【課題】抵抗変化素子の動作電流を削減、信頼性を改善することが可能な不揮発メモリセル、半導体装置、および不揮発性メモリセルの形成方法を提供する。
【解決手段】印加される電圧パルスに従って抵抗値が変化する抵抗変化層１１と、抵抗変化層１１を挟む第１の電極１０４および第２の電極１０２と、を備える抵抗変化型素子と、第１の電極１０４または第２の電極１０２が第３の電極１０６の間に絶縁膜１０５を備えるキャパシタ１２から形成される不揮発性メモリセルである。キャパシタに電圧印加し、ブレークダウンさせて、キャパシタの抵抗成分は抵抗変化素子の低抵抗状態と同じ程度の値とする。 （もっと読む）

【課題】メモリ回路と論理回路とでしきい電圧の異なるＣＭＯＳトランジスタを容易に製造することができ、ＣＭＯＳトランジスタのオフリーク電流を低減して消費電力を低減することができる半導体集積回路及びその製造方法を得る。
【解決手段】本発明に係る半導体集積回路は、絶縁膜上に半導体膜を形成した半導体基板上に第１のＣＭＯＳトランジスタ及び第２のＣＭＯＳトランジスタが形成され、第１のＣＭＯＳトランジスタに用いられた第１のゲート絶縁膜の誘電率は、第２のＣＭＯＳトランジスタに用いられた第２のゲート絶縁膜の誘電率よりも高く、第１のＣＭＯＳトランジスタによりメモリ回路が構成され、第２のＣＭＯＳトランジスタにより論理回路が構成されている。 （もっと読む）

【課題】 可変抵抗体の電気的に寄与する領域の面積が上部電極若しくは下部電極等で規定される面積よりも微細な面積である構造の可変抵抗素子及びその製造方法を提供する。
【解決手段】 下地基板５上に配置される下部電極１の上部には、下部電極１と平行して同一方向に延伸する突起電極物２が形成される。突起電極物２は、下部電極１の接触面と異なる面に可変抵抗体３と接触しており、この可変抵抗体３が突起電極物２との接触面と異なる面において上部電極４と接触している。これによって突起電極物２（可変抵抗体３）と上部電極４とのクロスポイント部分可変抵抗体の電気的に寄与している領域になるため、従来の可変抵抗素子における領域よりも、その面積が縮小される。 （もっと読む）

マイクロエレクトロニクス・トランジスタおよび製作方法の性能および製造可能性を強化するための新たな技術を提供する。
【課題】
【解決手段】トランジスタ装置およびそれを形成する方法であって、基板と、基板上の第１のゲート電極と、基板上の第２のゲート電極と、第２のゲート電極に重なり合うフランジ付き端部の対を備えるランディング・パッドとを備え、第２のゲート電極の構造は、ランディング・パッドの構造と不連続である。 （もっと読む）

【課題】熱による記憶素子へのダメージの発生を抑えて、繰り返し動作を安定して行うことを可能にする記憶素子を提供する。
【解決手段】２つの電極３，６間に記憶層４が配置され、この記憶層４に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれたイオン源層５が設けられ、記憶層４が、金、銀、イリジウム、ルテニウム、レニウム、白金、パラジウム、ロジウム、オスミウムから選ばれる少なくとも一種以上の元素即ち貴金属元素を含有する酸化物から成る記憶素子１０を構成する。 （もっと読む）

相変化メモリ素子、および、それを形成する方法。このメモリ素子は、第１の電極を支持する基板を含む。絶縁材料構成要素は、第１の電極の上に配置され、また、相変化材料層は、相変化材料層が、第１の電極と電気的につながる（通信する）下表面を有するように、第１の電極の上に絶縁材料構成要素を取り囲んで形成される。メモリ素子は、また、相変化材料層の上表面と電気的につながる第２の電極も有する。
（もっと読む）

【課題】低い動作電流、高集積化及び高速度化を提供できる不揮発性メモリ素子、その動作方法及びその製造方法を提供する。
【解決手段】半導体基板を備え、複数の抵抗層は、半導体基板の表面付近にそれぞれ形成され、可変抵抗状態を保存するとき、複数の埋め込み電極は、複数の抵抗層下の半導体基板部分にそれぞれ形成され、複数の抵抗層とそれぞれ連結され、複数のチャネル領域は、隣接する複数の抵抗層間を連結し、隣接する複数の下部電極を連結しないように、半導体基板の表面付近に形成され、ゲート絶縁膜は、半導体基板のチャネル領域上に提供され、ゲート電極は、ゲート絶縁膜上に形成され、複数の抵抗層上を横切って伸張している不揮発性メモリ素子である。 （もっと読む）

この抵抗メモリアレイには、基板と、基板にある複数のソース領域と、複数のソース領域を接続する導体とが含まれ、導体は基板に隣接して位置決めされ、複数のソース領域とともに共通ソースを形成する。１つの実施例においては、導体は、断面がＴ字型の細長い金属体（３７８）である。別の実施例においては、導体は、プレート状の金属体（７６６）である。
（もっと読む）

【課題】ＮＡＮＤ型不揮発性メモリの消去動作として、ＰウェルやＮウェルなどの基板端子を用いないで、不揮発性メモリ素子における電荷蓄積部に注入された電荷を放出する、すなわちＮＡＮＤ型不揮発性メモリのデータの消去動作する方法を提供することを課題とする。
【解決手段】ＮＡＮＤ型不揮発性メモリにおけるデータの消去方法において、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出について、ビット線、ソース線、及び制御ゲートに電位を印加することにより行う。そして、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出を、電荷を放出する不揮発性メモリ素子のソース端子、ドレイン端子、及び制御ゲートに電位を印加することにより行う。 （もっと読む）

【課題】電気パルスにより簡便に抵抗変化するメモリ素子を提供することを目的とする。
【解決手段】本発明のメモリ素子においては、可変抵抗膜５０４が下部金属電極５０３と上部金属電極５０５に挟まれた構造が形成されており、可変抵抗膜５０４には、下部金属電極５０３と上部金属電子５０５を構成する原子のどちらか一方、もしくは、両方がドーピングされている。上部金属電極５０５及び下部金属電極５０３の少なくとも一つは、Ｐｔを用いて構成された電極であり、可変抵抗膜５０４は鉄酸化物で構成されている。 （もっと読む）