可制御電流が大きく、かつ低損失のパワー半導体装置を得るために、ワイドギャップ半導体を用いるバイポーラ半導体素子の温度を、ヒーターなどの加熱手段を用いて上昇させる。その温度は、ワイドギャップバイポーラ半導体素子の、温度の上昇に応じて低下するビルトイン電圧の低下量に対応する前記ワイドギャップバイポーラ半導体素子の定常損失の減少量が、前記温度の上昇に応じて増加するオン抵抗の増加量に対応する前記定常損失の増加量よりも大きくなる温度を超える温度にする。
（もっと読む）

１５０℃以上の高温で使用するＳｉＣなどのワイドギャップ半導体装置において、ワイドギャップ半導体素子の絶縁性を改善し、高耐電圧のワイドギャップ半導体装置を得るために、ワイドギャップ半導体素子の外面を合成高分子化合物で被覆する前記合成高分子化合物は、シロキサン（Ｓｉ−Ｏ−Ｓｉ結合体）による橋かけ構造を有する１種以上の有機珪素ポリマーＡと、シロキサンによる線状連結構造を有する１種以上の有機珪素ポリマーＢとをシロキサン結合により連結させた有機珪素ポリマーＣ同士を、付加反応により生成される共有結合で連結させて三次元の立体構造に形成している。
（もっと読む）

【課題】１５０℃以上の高温で使用するＳｉＣなどのワイドギャップ半導体装置において、ワイドギャップ半導体素子の絶縁性を改善し、高耐電圧のワイドギャップ半導体装置を得る。
【解決手段】ワイドギャップ半導体素子の外面を、合成高分子化合物で被覆する。この合成高分子化合物は、シロキサン（Ｓｉ−Ｏ−Ｓｉ結合体）による橋かけ構造を有する１種以上の有機珪素ポリマーＡとシロキサンによる線状連結構造を有する１種以上の有機珪素ポリマーＢとをシロキサン結合により連結させた有機珪素ポリマーＣ同士を、付加反応により生成される共有結合で連結させて三次元の立体構造に形成している。この合成高分子化合物に高い熱伝導性を有する絶縁性セラミックスの微粒子を混合し、熱伝導率を高くしている。 （もっと読む）

【課題】リカバリー損失の低減を図るべく、アノード電極領域の不純物拡散深さを浅くすることができる電力用半導体装置を提供することを目的とする。
【解決手段】半導体基板１、ゲート電極領域（制御電極領域）２、カソード電極領域（第一の主電極領域）３、アノード電極領域（第二の主電極領域）４、およびガードリング５を備えている。半導体基板１は、断面視において、主面に対して略垂直に形成されている垂直部１ａと、垂直部１ａと接続するメサ部１ｂとを有する側面部を有している。ゲート電極領域２は、半導体基板１の第一の主面１ｃ内に形成されている。カソード電極領域３は、ゲート電極領域２の表面内の一部に形成されている。アノード電極領域４は、半導体基板１の第二の主面１ｄ内に形成されている。ガードリング５は、半導体基板１の第二の主面１ｄ内に形成されており、アノード電極領域４を環状に取り囲んでいる。 （もっと読む）

メサ型のワイドギャップ半導体ゲートターンオフサイリスタでは、ゲートの耐電圧が低く、またリーク電流が大きい。高温時にはｐ型不純物のイオン化率が室温に比べ大幅に増大するため、ホールの注入量が増えるとともに少数キャリアのライフタイムも伸びるため、最大可制御電流が室温に比べ大幅に低下する。その点を解決するために、一方の面にカソード電極を有するｎ型ＳｉＣのカソードエミッタ層の上にｐ型ベース層を設け、ｐ型ベース層の上に薄いｎ型ベース層を設ける。ｎ型ベース層の中央部にメサ型のｐ型アノードエミッタ層を設け、ｎ型ゲートコンタクト領域をｐ型アノードエミッタ層とｎ型ベース層の接合部から十分離して設けるとともに、ｎ型低抵抗ゲート領域をｎ型ベース層内にアノードエミッタ層を取り囲むように設ける。
（もっと読む）

【課題】ｐｉｎ構造を有する半導体装置のオン電圧を小さくする。
【解決手段】ｐｉｎ構造を有する半導体装置において、ｐ層１０２とｎ^-型半導体基板１０１との間のｐｎ接合に逆バイアスを印加して生じる空乏層が伸びる範囲での、ｐ層１０２の不純物量に対するｎ^-型半導体基板１０１の不純物量の比を２／３以下とする。これにより半導体装置の厚さを薄くすることができるので、オン電圧を小さくすることができる。 （もっと読む）

【課題】通電電流を検出用コイルや検出用抵抗を用いずに検出する、小型、軽量、高速かつ低損失のパワー半導体素子回路を構成するのに適したパワー半導体素子を提供すること。
【解決手段】本発明のパワー半導体素子は、実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるｐ型層３４とｎ型層３３，３５とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子である。複数層３３，３４，３５のうち中間に挟まれた層３４に電気的に接続され、この素子を通して流れる通電電流を制御する制御端子１６Ａを備える。複数層３３，３４，３５のうち少なくとも一層、例えば層３４に、通電電流に応じて光を発生する再結合センターが含まれ、この再結合センターで発生した光が外部へ放射されるようになっている。 （もっと読む）

【課題】小型、軽量、高速かつ低損失のパワー半導体素子回路を構成するのに適した光結合パワー半導体素子を提供すること。
【解決手段】本発明の光結合パワー半導体素子は、実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるｐ型層３４とｎ型層３３，３５とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子と、受光素子とを含む。パワー半導体素子は、複数層３３，３４，３５のうち中間に挟まれた層３４に通電電流を制御する制御端子１６Ａを備える。複数層３３，３４，３５のうち少なくとも一層、例えば層３４に、通電電流に応じて光を発生する再結合センターが含まれ、この再結合センターで発生した光が外部へ放射されるようになっている。受光素子は、その光を受けて、パワー半導体素子の通電電流に応じた出力を発生する。 （もっと読む）

【目的】オン電圧の増大などの悪影響を招くことなくゲートから離れた領域に配置されたユニットをターンオフしやすくするパッケージ構造を提案する。
【構成】補助カソードリード２４をペレット１０のゲート圧接部３３から最も離れた領域に配置された単位素子に接する部分のカソードバッファ３２電極に接触させ、ターンオフ時の補助カソード電流の押し込み効果が顕著になるようにする。
【効果】遮断耐量を高めることができ、素子の大電流化によるペレット直径の増大への対応が容易になる。さらにＧＴＯ素子の保護回路であるスナバ回路のコンデンサを小さくでき、スナバの損失を小さくできる。 （もっと読む）