【課題】デバイスのピーク電界強度が低減し、実効的降服電圧を増加させ、デバイスの歩留まりを改善すること。
【解決手段】第１の伝導型を有するドリフト層と、前記ドリフト層上にあって、前記第１の伝導型とは反対の第２の伝導型を有し、前記ドリフト層とＰ−Ｎ接合を形成するバッファ層と、前記Ｐ−Ｎ接合の近傍の前記ドリフト層内にあって前記第２の伝導型を有する接合終端拡張領域とを含む電子デバイスを提供する。前記バッファ層は、前記接合終端拡張領域の埋め込み部分上を延びる階段部分を含む。関連する方法も開示される。 （もっと読む）

【課題】単結晶シリコンセグメントを熱処理することによって、少数キャリア再結合中心の所望のプロファイルを有するセグメント、並びにそのようなセグメントを製造する方法の提供。
【解決手段】セグメントは前表面と、後表面と、前表面と後表面の間にある中央平面を有する。本発明の方法では、セグメントは結晶格子空孔を形成するために熱処理に付され、空孔はシリコンのバルクに形成される。セグメントはその後、中央平面にあるいは中央平面の近くにピーク密度があり、濃度がセグメントの前表面の方向にほぼ減少していく空孔濃度プロファイルを有するセグメントを製造するために、前表面に拡散する結晶格子空孔のすべてではないが、いくつかを許容する速度で熱処理の温度から冷却される。白金原子はその後に、結果的に生じる白金濃度プロファイルが実質的に結晶格子空孔の濃度プロファイルに関連するようにシリコンマトリックスのなかに内方拡散される。 （もっと読む）

バイポーラ接合トランジスタが、第１の導電型を有するコレクタと、このコレクタ上の、第１の導電型を有するドリフト層と、このドリフト層上の、第１の導電型と反対の第２の導電型を有するベース層と、このベース層上の、低濃度でドープされ第１の導電型を有しベース層とｐ−ｎ接合部を形成するバッファ層と、このバッファ層上の第１の導電型を有し側壁を有するエミッタメサとを含む。バッファ層は、エミッタメサの側壁の近傍でそこから横方向に間隔を置いて配置されたメサ段差を含み、エミッタメサの下のバッファ層の第１の厚さは、メサ段差外側のバッファ層の第２の厚さよりも厚い。
（もっと読む）

【課題】メサ型のエミッタ層を有するワイドギャップ半導体のゲートターンオフサイリスタにおいて、可制御電流を大きくできるものを提供すること。
【解決手段】 ｎ型の第１のエミッタ層、ｐ型の第１のベース層、ｎ型の第２のベース層、ｐ型の第２のエミッタ層をこの順に備える。第２のベース層の表面近傍の、メサ型の第２エミッタ層と第２のベース層との接合部近傍を含むメサの底部に、ｐ型の領域７を介在させてｎ型の低抵抗ゲート領域５を設ける。これにより、エミッタ層と、そのエミッタ層に近接する、ゲートが設けられるベース層との接合部の端部近傍の絶縁膜の電界を緩和する。なお、各層および各領域のｎ型とｐ型とを入れ替えても良い。 （もっと読む）

【課題】ターンオフ時間を短くできるサイリスタを有する半導体装置を提供する。
【解決手段】基板に第１導電型の第１半導体領域が形成され、その表層部に第２導電型の第２半導体領域と第２導電型の第３半導体領域（アノードＡＮ）と第１導電型の第４半導体領域（アノードゲートＡＧ）が、第２半導体領域の表層部に第１導電型の第５半導体領域（カソードＣＡ）と第２導電型の第６半導体領域（カソードゲートＣＧ）が形成され、第１及び第２半導体領域の境界から第２及び第５半導体領域の境界までの領域の第２半導体領域上にゲート絶縁膜及びゲート電極ＭＧが、第３半導体領域に負荷素子が形成されてサイリスタＳＣＲが構成された半導体装置において、サイリスタをオンからオフにする際に、アノードより高電位をアノードゲートに印加し、アノードとアノードゲートでサイリスタ内部に構成されるダイオードを降伏させてアノードの電位を制御して駆動する。 （もっと読む）

【課題】メサ構造をもつ炭化珪素バイポーラ型半導体装置において、素子の表面付近に存在する欠陥核を起点とした積層欠陥の発生およびその面積拡大を抑制し、これにより順方向電圧の増加を抑制する。
【解決手段】第１導電型炭化珪素単結晶基板、第１導電型炭化珪素ドリフト層、第２導電型炭化珪素電荷注入層および該炭化珪素電荷注入層よりもドーピング密度が高い第２導電型の高ドーピング層が、この順序にて積層してなり、前記炭化珪素ドリフト層から前記高ドーピング層側の素子表面に至るメサ構造を有し、前記高ドーピング層の厚さが１５ｎｍ〜１．５μｍであり、かつ、前記高ドーピング層における最大ドーピング密度が１×１０²⁰ｃｍ^-3〜２×１０²¹ｃｍ^-3であることを特徴とする炭化珪素バイポーラ型半導体装置。 （もっと読む）

【課題】小型,安価でオン抵抗の大きなｐｎダイオードを提供する。
【解決手段】このＳｉＣｐｎダイオードは、約３×１０^１３ｃｍ^−２以上の電子線を照射したことで、ライフタイム制御がなされている。このライフタイム制御の結果、図１の電流電圧特性Ｋ１０に示すように、このＳｉＣｐｎダイオードでは、電流は約３２Ｖから流れ出し、１００Ａ通電時のオン電圧は５０Ｖとなった。このときの上記ＳｉＣｐｎダイオードのオン時の抵抗は０.５Ωである。このＳｉＣｐｎダイオードの通電領域は０.４ｃｍ^２であり、上記ライフタイム制御によってオン抵抗を増大させて、０.２Ωｃｍ^２にしたから、例えば、従来はダイオードと抵抗とを直列に接続して使用していた電気回路装置において、上記抵抗を省略可能となる。 （もっと読む）

【課題】可制御電流が大きく、低損失のパワー半導体装置に適したアセンブリ構造を提供すること。
【解決手段】金属基板１２５と、絶縁板１２６と、金属膜７とを備える。金属基板１２５上に、ワイドギャップ半導体層からなるバイポーラスイッチング素子２０を備える。金属膜７上に、ｎ型ワイドギャップ半導体層を含むダイオード素子１３を備える。バイポーラスイッチング素子２０の低電位側の主電極３２は、金属基板１２５に直接に半田付けされている。一方、バイポーラスイッチング素子２０の高電位側の主電極２９は、金属膜７に配線３４、７ａを介して電気的に接続されている。ダイオード素子１３の低電位側の主電極３２は、金属膜７に直接に半田付けされている。一方、ダイオード素子１３の高電位側の主電極６は、金属基板１２５に配線８を介して電気的に接続されている。 （もっと読む）

【課題】可制御電流が大きく、低損失のパワー半導体装置を作製すること。
【解決手段】順方向特性にビルトイン電圧を有するワイドギャップバイポーラ半導体素子を形成するように、互いに異なる導電型を有する少なくとも２層のワイドギャップ半導体層１、２、３を積層する。積層欠陥を有するワイドギャップ半導体層１、２、３に、所定の照射エネルギーのγ線、電子線または荷電粒子線を所定量照射する。 （もっと読む）

【課題】可制御電流が大きく、かつ低損失のパワー半導体装置を得ること。
【解決手段】ワイドギャップ半導体を用いた、順方向特性にビルドイン電圧を有するワイドギャップバイポーラ半導体素子１３を備える。ワイドギャップバイポーラ半導体素子１３を収納し、ワイドギャップバイポーラ半導体素子１３を外部の装置に接続するための電気接続手段７、８、９、１１を有する半導体パッケージ１０、１４を備える。半導体パッケージ１０、１４内の前記ワイドギャップバイポーラ半導体素子１３を５０℃以上、７５０℃以下の温度範囲に加熱するための発熱手段１５を備える。 （もっと読む）