【課題】オン電圧を低減した半導体装置を提供する。
【解決手段】第１導電型の第１の半導体層と、前記第１の半導体層の上に設けられた第２導電型の第２の半導体層と、前記第１の半導体層の上に前記第２の半導体層と接して設けられた前記第１の半導体層よりも不純物濃度の高い第１導電型の第３の半導体層と、前記第２の半導体層に接続された第１の金属層と、前記第３の半導体層に接続され前記第１の金属層とは異なる金属からなる第２の金属層と、を有する第１の主電極と、を備えたことを特徴とする半導体装置が提供される。 （もっと読む）

【課題】ワイドギャップ半導体素子を動作させる半導体装置の動作方法であって、積層欠陥の発生による素子破壊を招くことなく簡単に実現できるとともに、定格電流に達するまでの時間を短縮できるものを提供すること。
【解決手段】ゼロから定格電流までの或る電流の値Ｉ１を設定して、上記通電電流がゼロからＩ１に達するまでの電流上昇率を一定値ｄＩ１／ｄｔとし、上記通電電流がＩ１から上記定格電流に達するまでの電流上昇率をｄＩｎ／ｄｔとする。上記ワイドギャップ半導体素子内の積層欠陥の発生による上記ワイドギャップ半導体素子の破壊を防止するように、上記ｄＩ１／ｄｔは、一定値で、かつ０．５秒＜（Ｉ１÷（ｄＩ１／ｄｔ））なる関係式を満たす。上記ｄＩｎ／ｄｔは、（ｄＩ１／ｄｔ）＜（ｄＩｎ／ｄｔ）なる関係式を満たす。 （もっと読む）

アノード、カソード及びゲート端子を有するワイド・バンドギャップ・サイリスタと、ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ・トランジスタを含む。バイポーラ・トランジスタとサイリスタとが直列接続されるように、バイポーラ・トランジスタのエミッタ端子は、サイリスタのアノード端子に直接結合される。バイポーラ・トランジスタ及びサイリスタは、ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスを特徴付け、ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスは、非導通状態と、ベース端子への第一制御信号の印加及びゲート端子への第二制御信号の印加に応答してバイポーラ・トランジスタのコレクタ端子に対応する第１主端子とサイリスタのカソード端子に対応する第２主端子との間に電流を流すことができる導通状態との間を切り替えるように構成される。関連した制御回路も開示される。
（もっと読む）

【課題】ワイドギャップ半導体素子を動作させる半導体装置の動作方法であって、積層欠陥の発生による素子破壊を招くことなく簡単に実現できるものを提供すること。
【解決手段】この発明の半導体装置の動作方法では、ワイドギャップ半導体素子の通電開始時に通電電流Ｉを或る電流上昇率でゼロから定格電流Ｉｎまで上昇させる。ワイドギャップ半導体素子内の積層欠陥の発生によるワイドギャップ半導体素子の破壊を防止するように、通電電流Ｉをゼロから定格電流Ｉｎまで上昇させるソフトスタート時間ｔｓを０．５秒から１０秒までの範囲内に設定する。 （もっと読む）

【課題】追加回路を省略して簡易かつ低コストに構成できる突入電流防止回路を提供する。

【解決手段】半導体基体と、該半導体基体の一方の主面上に設けられた第１の主電極及びゲート電極と、前記半導体基体の他方の主面に設けられた第２の主電極とを備えた逆阻止３端子サイリスタと抵抗素子とを並列接続して成る突入電流防止回路であって、
前記逆阻止３端子サイリスタは、
第１の導電型の第１の半導体領域と、
前記第１の半導体領域の一方の主面に露出する部分を有し且つ第２の導電型を有している第２の半導体領域と、
前記第１の半導体領域の一方の主面に露出する部分を有し且つ第１の導電型を有している第５の半導体領域とから成る前記半導体基体を備え、
前記第１の主電極は前記第２の半導体領域のみに接続され、
前記ゲート電極は前記第５の半導体領域及び前記第２の半導体領域に接続されることを特徴とする突入電流防止回路。 （もっと読む）

【課題】 ダイシングラインに沿って深部に至る深い不純物拡散領域を形成することによって必要な耐圧を確保する技術において、深い不純物拡散領域８を短時間の熱処理で製造可能な技術を提供する。
【解決手段】半導体基板４に不純物拡散領域を形成する際に、注入エネルギーを変えながら複数回に亘って不純物を注入する工程と、その後に半導体基板４を熱処理する工程を備えている。複数の深さＬ１〜Ｌ５に不純物を注入しておいてから熱処理をするので、深い不純物拡散領域８を短時間の熱処理で形成することができる。このバイポーラトランジスタ２の場合、複数の深さＬ１〜Ｌ５において不純物濃度のピークが観測される。 （もっと読む）

【課題】オフゲート電流によるサージ電圧によるアノードとゲートとの間の故障の発生を回避可能で信頼性を向上でき、かつ、小型化を図れるゲートターンオフサイリスタ装置を提供する。
【解決手段】このＳｉＣ ＧＴＯ装置によれば、オフゲート電流によって発生するアノード電極１２とゲート電極１３との間のサージ電圧をツェナーダイオード構造部６によって抑制できる。また、ｎ型ＳｉＣ基板１とｎ型ＳｉＣバッファ層２とｐ型ＳｉＣバッファ層３とｐ型ＳｉＣドリフト層４とｎ型ＳｉＣベース層５およびｐ型ＳｉＣアノード層７とｐ型ＳｉＣコンタクト層８が構成するＧＴＯ素子自体にツェナーダイオード構造部６が組み込まれているので、ＧＴＯ素子とは別個にツェナーダイオードを設ける場合に比べて、小型化を図れる。 （もっと読む）

【課題】炭化ケイ素中の結晶欠陥を低減することができるプロセスならびにその結果得られる構造体およびデバイスを提供すること。
【解決手段】炭化ケイ素ベースのパワーデバイスが、＜０００１＞方向に対して８°よりも小さいオフアクシス角を形成する平坦な表面を有する炭化ケイ素ドリフト層を含む。 （もっと読む）

半導体デバイスは、第１の伝導形を有する半導体バッファ層と、バッファ層の表面上にあって第１の伝導形を有する半導体メサとを含む。さらに第２の伝導形を有する電流シフト領域が半導体メサと半導体バッファ層との間の隅に隣接して設けられ、第１と第２の伝導形が互いに異なる伝導形である。関連する方法も開示される。
（もっと読む）

【課題】表面欠陥に起因する積層欠陥が生じても、リーク電流を低減でき、最小点弧電流の増大を防止できるバイポーラ型半導体装置を提供する。
【解決手段】ｎ型の半導体基板とその半導体基板上にエピタキシャル成長により順に形成された複数の半導体層とを備えたシリコンカーバイト(ＳｉＣ)を母材とする主構造体１と、上記主構造体１の半導体層の最上層に形成され、半導体基板のオフ方向に対してストライプ方向(矢印Ｒ１)が略直交するメサストライプ部２と、上記メサストライプ部２のメサ２a上に形成されたアノード電極３と、上記半導体基板の裏面に形成されたカソード電極５と、上記メサストライプ部２のメサ２a間に露出する半導体層上に形成されたゲート電極４とを備える。 （もっと読む）