電流シフト領域を有する半導体デバイスおよび関連方法
半導体デバイスは、第１の伝導形を有する半導体バッファ層と、バッファ層の表面上にあって第１の伝導形を有する半導体メサとを含む。さらに第２の伝導形を有する電流シフト領域が半導体メサと半導体バッファ層との間の隅に隣接して設けられ、第１と第２の伝導形が互いに異なる伝導形である。関連する方法も開示される。
【発明の詳細な説明】
【技術分野】
【０００１】
（背景）
本発明は、電子デバイスに関するものであって、さらに詳細には半導体メサ構造を含む電子デバイスとそれに関連する方法に関する。
【背景技術】
【０００２】
（政府権益の声明）
本発明は、米国陸軍研究所によって与えられた契約Ｗ９１１ＮＦ−０４−２−００２２号のもとで政府の支援によって行われた。米国政府は本発明に対してある一定の権利を有する。
【０００３】
（関連出願）
本出願は、「Ｓｔａｂｌｅ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｏｎ Ｌｏｗ−Ａｎｇｌｅ Ｏｆｆ−Ｃｕｔ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｃｒｙｓｔａｌｓ（小角度だけ軸から外して切断された炭化珪素結晶の上の安定なパワー・デバイス）」と題する２００８年１２月１日付けの米国特許仮出願第６１／１１８，８２５号の優先権を主張する。この開示は、ここに参照によってその全体が取り込まれ援用される。
【０００４】
高電圧炭化珪素（ＳｉＣ）デバイスは、約６００ボルトおよびそれ以上の電圧で使用することができる。そのようなデバイスは、能動領域の面積に依存して約１００アンペア又はそれ以上の電流を制御できる。高電圧ＳｉＣデバイスは、特に、電力の調整、分配および制御の分野において多くの重要な用途を有する。ショットキ・ダイオード、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）、ＧＴＯ（ゲート・ターンオフ・サイリスタ）、ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）、ＢＪＴ（バイポーラ接合トランジスタ）等のような高電圧半導体デバイスが、炭化珪素を用いて作製されている。
【０００５】
従来のＳｉＣパワー・デバイス、例えばＳｉＣショットキ・ダイオード構造は、ｎ形ＳｉＣ基板を有しており、その上にドリフト領域として機能するｎ−エピタキシャル層が形成される。このデバイスは、ｎ−層の上に直接形成されたショットキ・コンタクトを含むのが一般的である。ショットキ・コンタクトを囲んで、一般にイオン注入で形成されたｐ形ＪＴＥ（接合終端エクステンション）領域が位置する。注入は、アルミニウム、ホウ素又は任意のその他の適当なｐ形ドーパントを用いて行われる。ＪＴＥ領域の目的は、接合端に集中する電界を低減し、空乏領域がデバイスの表面と干渉することを防止又は軽減することである。表面効果は、空乏領域が不均一に広がる原因となり、それがデバイスの絶縁破壊電圧に悪影響を及ぼす。その他の終端技術には、保護リングおよび浮遊電界リングがあるが、これらは、表面効果によってより強く影響される。デバイスの端部に向かう空乏層の拡がりを低減する目的で、窒素やリンのようなｎ形ドーパントの注入によるチャネル・ストップ領域の形成が行われる。
【０００６】
接合終端エクステンション（ＪＴＥ）のほか、多重浮遊保護リング（ＭＦＧＲ）や電界プレート（ＦＰ）も高電圧炭化珪素デバイスで一般に使用される終端方式である。別の従来の終端技術は、メサ終端である。しかし、接合終端エクステンションや保護リングがあったとしても、メサ終端の存在によってメサの隅に高い電界が生じる。メサの過剰エッチは、メサの隅に集中する電界による問題を悪化させる。メサの隅における高い電界は、それがない場合に、与えられたドリフト層厚およびドーピングに対して期待される値よりもずっと低い絶縁破壊電圧をもたらす。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許仮出願第６１／１１８，８２５号
【特許文献２】米国特許第７，２７９，１１５号
【特許文献３】米国特許出願第２００９／０１２１３１９号
【発明の概要】
【０００８】
従来のメサ終端型のＰＩＮダイオードが図１に示されている。ここに示されたように、ＰＩＮダイオード１０は、ｐ＋層１６とｎ＋基板１４との間にｎ−ドリフト層１２を含む。図１は、ＰＩＮ構造の半分を示している。すなわち、この構造は、鏡像部分（図示されていない）を含む。アノード・コンタクト２３は、ｐ＋層１６の上にあり、カソード・コンタクト２５は、ｎ＋基板１４上にある。ｐ＋層１６は、ｎ−ドリフト層１２の上にメサとして形成される。複数のＪＴＥゾーン２０Ａ、２０Ｂ、２０Ｃを含む接合終端エクステンション（ＪＴＥ）領域２０がｐ＋メサ１６に隣接するｎ−ドリフト層１２中に設けられる。ＪＴＥゾーン２０Ａ、２０Ｂ、２０Ｃは、ｐ形領域であり、それは、ｐ＋メサ１６とｎ−ドリフト層１２との間のＰＮ接合位置から外に向かって距離とともに減衰する電荷レベルを有する。３つのＪＴＥゾーン２０Ａ、２０Ｂ、２０Ｃを示したが、より多くの、あるいはより少ないＪＴＥゾーンを設けることも可能である。
【発明が解決しようとする課題】
【０００９】
図１に示されたように、ｐ＋メサ１６に隣接するｎ−ドリフト層１２は、例えばエッチ・プロセス制御における困難のせいでわずかに過剰エッチされ、それによってｐ＋メサ１６の下のｎ−ドリフト層１２の側壁１２Ａが露出する。いくつかの場合には、約３０００Å（オングストローム）にも及ぶ過剰エッチングが発生する。露出した側壁１２Ａを保護するために、側壁注入を実行できるが、その場合には、ｐ形不純物を側壁１２Ａに注入して側壁注入領域２２を形成する。
【００１０】
図１に示されたＰＩＮダイオード構造１０のような従来のメサ終端構造においては、メサの隅２９あるいはその付近に電界集中が発生し、その結果、隅２９に高い電界強度が生ずる。このような高い電界強度は、デバイスの絶縁破壊電圧を低下させかねない。例えば、ドリフト層の厚さおよびドーピングとＪＴＥの設計に基づけば理論上１２ｋＶの絶縁破壊電圧を有するはずの従来のメサ終端ＰＩＮダイオード構造の有効絶縁破壊電圧が、ほんの８ｋＶになってしまう。
【００１１】
電界集中に加えて、ＳｉＣパワー・バイポーラ接合トランジスタ（ＢＪＴ）の開発における別の課題は、電流利得の劣化現象、すなわちデバイス中で電流利得が時間とともに低下する現象である。電流利得劣化の原因は、一般に基底面転位（ＢＰＤ）などの材料欠陥や、特にエミッタ側壁およびデバイスのベース表面に沿う表面再結合によるものとされる。ＢＰＤのないウエハ上に作製されたＳｉＣ−ＢＪＴにおいて電流利得劣化がわずかに軽減されることが観察されている。さらに、ＳｉＣ−ＢＪＴのエミッタ・フィンガは、一般に反応性イオン・エッチング（ＲＩＥ）によって形成される。ＲＩＥエッチング・レートの不均一性のせいで、ウエハ周辺周りから基盤材料が部分的又は完全に取り去られるため、歩留まりが大きく悪化する。
【課題を解決するための手段】
【００１２】
（概要）
本発明のいくつかの実施の形態に従えば、バイポーラ半導体デバイスは、第１の伝導形を有する半導体バッファ層と、バッファ層の表面にあって第１の伝導形を有する半導体メサとを含む。半導体メサと半導体バッファ層との間の隅に隣接して第２の伝導形を有する電流シフト領域が設けられる。さらに、第１と第２の伝導形は、互いに異なっており、また電流シフト領域は、半導体バッファ層部分と半導体メサ部分との間にあって第１の伝導形を有する。
【００１３】
さらに、半導体メサの表面に金属電極が設けられるため、半導体メサは、金属電極と半導体バッファ層との間に位置することになる。半導体バッファ層に隣接する半導体メサの中央部分は、金属電極から半導体メサに対向する半導体バッファ層の表面への第１の伝導形の電流経路を提供し、および／又は半導体メサに対向する半導体バッファ層の表面から金属電極への第１の伝導形の電流経路を提供する電流シフト領域を含まない。電流シフト領域は、半導体メサを含まない半導体バッファ層部分へ延びる。
【００１４】
半導体メサに隣接して半導体ステップが設けられ、半導体ステップの厚さは、半導体メサの厚さよりも小さくされる。さらに、半導体ステップに隣接するバッファ層中への電流シフト領域の深さは、半導体ステップを含まないバッファ層部分への電流シフト領域の深さよりも小さい。
【００１５】
第２の伝導形を有する半導体制御層が半導体バッファ層の上に設けられて、半導体バッファ層が半導体制御層と半導体メサとの間に位置するため、半導体バッファ層は、電流シフト領域と半導体制御層との間に位置することになる。さらに、第２の伝導形を有する制御コンタクト領域は、半導体バッファ層を貫通して延びて半導体制御層に電気的に結合するが、また制御コンタクト領域は、電流シフト領域から分離される。
【００１６】
第１の伝導形を有する半導体ドリフト層が設けられるため、半導体制御層は、半導体ドリフト層と半導体バッファ層との間に位置することになる。半導体メサの上に第１の金属電極が設けられるため、半導体メサは、第１の金属電極と半導体バッファ層との間に位置することになる。第２の金属電極が制御コンタクト領域上に設けられるため、制御コンタクト領域は、第２の金属電極と半導体制御層との間に位置することになる。第３の金属電極が設けられて、半導体ドリフト層が第３の金属電極と半導体制御層との間に位置することになる。
【００１７】
第２の伝導形を有する半導体アノード／カソード層が半導体ドリフト層と第３の金属電極との間に設けられる。
【００１８】
炭化珪素基板の上に半導体制御、ドリフトおよび／又はアノード／カソード層が設けられるため、半導体制御、ドリフトおよび／又はアノード／カソード層は、炭化珪素基板と半導体バッファ層との間に位置することになる。さらに、炭化珪素基板は、約４度よりも大きくない角度だけ軸から外して切断されるか、あるいは軸に沿って切断された表面を定義する。さらに、半導体制御層、半導体バッファ層および半導体メサの結晶構造は、炭化珪素基板の結晶構造と揃えられる。
【００１９】
本発明のその他の実施の形態に従えば、バイポーラ半導体デバイスの作製方法は、第１の伝導形を有する半導体バッファ層を形成する工程およびバッファ層の表面上に第１の伝導形を有する半導体メサを形成する工程を含む。半導体メサと半導体バッファ層との間の隅に隣接して第２の伝導形を有する電流シフト領域が形成される。さらに、第１と第２の伝導形は、互いに異なる伝導形であり、また電流シフト領域は、半導体バッファ層部分と半導体メサ部分との間にあって第１の伝導形を有する。
【００２０】
電流シフト領域の形成は、半導体メサを形成したあとで半導体メサに隣接する半導体バッファ層の露出部分を、第２の伝導形を有するドーパントでドーピング（例えば、注入）する工程を含む。半導体バッファ層および半導体メサは、熱処理されて、ドーパントの一部が半導体メサと半導体バッファ層との間に拡散するようにされる。
【００２１】
半導体メサの形成は、半導体バッファ層全体の上に半導体メサ層をエピタキシャル形成させる工程を含む。半導体メサ層の一部が選択的に除去されて（例えば、反応性イオン・エッチング又はＲＩＥを用いて）半導体メサが定義され、また半導体バッファ層の一部が露出される。
【００２２】
金属電極が半導体メサの表面に形成されるため、半導体メサは、金属電極と半導体バッファ層との間に位置することになる。半導体バッファ層に隣接する半導体メサの中央部分は、金属電極から半導体メサに対向する半導体バッファ層の表面への第１の伝導形の電流経路を提供し、および／又は半導体メサに対向する半導体バッファ層の表面から金属電極への第１の伝導形の電流経路を提供する電流シフト領域を含まない。
【００２３】
電流シフト領域は、半導体メサを含まない半導体バッファ層の部分に延びる。
【００２４】
電流シフト領域を形成する前に、半導体メサに隣接して半導体ステップが形成され、半導体ステップの厚さは、半導体メサの厚さよりも小さくされる。半導体ステップに隣接するバッファ層中への電流シフト領域の深さは、半導体ステップを含まないバッファ層部分への電流シフト領域の深さよりも小さい。半導体ステップの形成は、半導体メサの形成後に半導体メサから分離された半導体バッファ層の部分を選択的に除去して（例えば、反応性イオン・エッチング又はＲＩＥを用いて）、半導体メサに隣接して半導体ステップを定義する工程を含む。
【００２５】
電流シフト領域の形成は、半導体メサの形成後、および半導体ステップの形成後に、半導体ステップに隣接する半導体バッファ層の部分を、第２の伝導形を有するドーパントでドーピングする（例えば、イオン注入を用いて）工程を含む。半導体バッファ層および半導体メサは、熱処理されて、ドーパントの一部が半導体メサと半導体バッファ層との間に拡散するようにされる。
【００２６】
半導体バッファ層を形成する前に、第２の伝導形を有する半導体制御層が形成され、半導体バッファ層の形成には、半導体制御層の上への半導体バッファ層の形成が含まれる。従って、半導体バッファ層が半導体制御層と半導体メサとの間に位置するため、半導体バッファ層は、電流シフト領域と半導体制御層との間に位置することになる。半導体メサを形成したあとで、第２の伝導形を有する制御コンタクト領域が形成されるが、制御コンタクト領域は、半導体バッファ層を貫通して延びて半導体制御層に電気的に結合する。制御コンタクト領域は、電流シフト領域から分離される。
【００２７】
半導体制御層を形成する前に、第１の伝導形を有する半導体ドリフト層が形成され、半導体制御層の形成には、半導体ドリフト層の上への半導体制御層の形成が含まれる。従って、半導体制御層は、半導体ドリフト層と半導体バッファ層との間に位置することになる。半導体メサの上に第１の金属電極が形成されるため、半導体メサは、第１の金属電極と半導体バッファ層との間に位置することになる。制御コンタクト領域の上に第２の金属電極が形成されるため、制御コンタクト領域は、第２の金属電極と半導体制御層との間に位置することになる。半導体ドリフト層の上に第３の金属電極が形成されるため、半導体ドリフト層は、第３の金属電極と半導体制御層との間に位置することになる。
【００２８】
半導体ドリフト層を形成する前に、半導体アノード／カソード層が形成され、半導体ドリフト層の形成には、半導体アノード／カソード層の上に半導体ドリフト層を形成して、半導体アノード／カソード層が半導体ドリフト層と第３の金属電極との間に位置するようにする工程が含まれる。
【００２９】
半導体制御、ドリフトおよび／又はアノード／カソード層の形成は、炭化珪素基板上に半導体制御、ドリフトおよび／又はアノード／カソード層を形成して、半導体制御、ドリフトおよび／又はアノード／カソード層が炭化珪素基板と半導体バッファ層との間に位置するようにする工程を含む。炭化珪素基板は、約４度よりも大きくない角度だけ軸から外して切断されるか、あるいは軸に沿って切断された表面を定義しており、半導体制御層、半導体バッファ層および半導体メサの結晶構造は、炭化珪素基板の結晶構造と揃えられる。言い換えれば、半導体メサ、バッファ、制御および／又はアノード／カソード層が炭化珪素基板上にエピタキシャル形成される。
【００３０】
発明のよりよい理解のためにここに含められる添付図面は、本出願の一部を構成しており、発明の特定の実施の形態を示している。
【図面の簡単な説明】
【００３１】
【図１】従来のメサ終端したＰＩＮダイオード構造を示す断面図。
【図２Ａ】本発明のいくつかの実施の形態に従う、櫛形電極を含む半導体デバイスを示す平面図。
【図２Ｂ】本発明のいくつかの実施の形態に従うバイポーラ接合トランジスタ（ＢＪＴ）の構造を示す図２Ａの切断線ｉ−ｉ’に沿って取った断面図。
【図２Ｃ】本発明のいくつかの実施の形態に従うゲート・ターンオフ・サイリスタ（ＧＴＯ）の構造を示す図２Ａの切断線ｉ−ｉ’に沿って取った別の断面図。
【図３Ａ】本発明のいくつかの実施の形態に従ってメサおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図３Ｂ】本発明のいくつかの実施の形態に従ってメサおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図４Ａ】本発明のいくつかの実施の形態に従ってメサ、ステップおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図４Ｂ】本発明のいくつかの実施の形態に従ってメサ、ステップおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図５Ａ】本発明のいくつかの実施の形態に従ってメサ、ステップおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図５Ｂ】本発明のいくつかの実施の形態に従ってメサ、ステップおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図６Ａ】従来のＢＪＴ構造中での模擬電流密度を示す図。
【図６Ｂ】本発明のいくつかの実施の形態に従うステップ状電流シフト領域を含むＢＪＴ中での模擬電流密度を示す図。
【発明を実施するための形態】
【００３２】
（詳細な説明）
ここからは、発明の実施の形態を示している添付図面を参照しながら本発明の実施の形態についてより詳しく説明する。ただし、本発明は、多くの異なる形態として実現でき、ここに提示する実施の形態に限定すべきではない。むしろ、これらの実施の形態は、この開示が完全なものとなるように与えられるものであって、当業者に対して発明の範囲を完全に伝えるものである。全体を通して、同様な要素に対して同じ参照符号が用いられる。
【００３３】
第１とか第２とかの用語がここで各要素を説明するために用いられているが、それらの要素は、これらの用語によって限定されるべきでないことを理解すべきである。これら用語は、単にそれぞれの要素を区別するために用いられている。例えば、第１の要素を第２の要素と表現し、同様に、第２の要素を第１の要素と表現しても本発明の範囲から外れることはない。ここで用いられている「および／又は」という表現には、関連する列挙された項目の１つ又は複数のものの任意およびあらゆる組合せが含まれる。
【００３４】
ここで用いられる用語は、単に特定の実施の形態を説明するために用いられるものであって、発明を限定することを意図していない。ここで用いられるように、名詞が単数（“ａ”，“ａｎ”，“ｔｈｅ”）として表現されている場合でも、特に断らない限り、複数の意味も含む。さらに、ここで用いられている「成っている（ｃｏｍｐｒｉｓｅ）」および／又は「含んでいる（ｉｎｃｌｕｄｅ）」という表現は、言及される（特徴（ｆｅａｔｕｒｅｓ）、完全体（ｉｎｔｅｇｅｒｓ）、ステップ、操作、要素および／又はコンポネントの存在を明記するものであるが、１又は複数のその他の構造、完全体、工程、操作、要素、コンポネントおよび／又はそれらのグループの存在又は追加を排除するものではない。
【００３５】
別に定義しない限り、ここで用いられるすべての用語（技術的および科学的用語を含む）は、本発明が属する技術分野の業者によって共通的に理解されるのと同じ意味を持つ。さらに、ここで用いられる用語は、この明細書の文脈および関連技術分野でそれらが意味するものと整合する意味を持つものとして解釈されるべきであること、および特に別の意味で定義されていない限り、理想化あるいは過大に形式化された意味で解釈されるべきでないことを理解すべきである。
【００３６】
層、領域又は基板などの要素が別の要素の「中へ」延びたり、「上に」あると表現されるとき、それは、直接的にそれら他の要素の上にあったり、中に延びたりすることができるし、あるいは仲介物が存在することもあることを理解すべきである。これとは対照的に、要素が別の要素の「直接上に」あったり、「直接中に」延びたりすると表現されるときは、仲介物は存在しない。さらに、要素が別の要素に「接続」又は「結合」されると表現されるとき、それはその別の要素と直接的に接続又は結合することもできるが、仲介する要素が存在することもできることを理解すべきである。これと対照的に、要素が別の要素と「直接接続」又は「直接結合」されると表現されるときは、仲介する要素は存在しない。
【００３７】
相対的な用語、例えば「より小さい」、「上に」、「より上」、「より下」、「水平に」、「横に」、「縦に」、「下側に」、「上方に」、「上に載って」等は、ここで図面に示される１つの要素、層又は領域と、別の要素、層又は領域との関係を述べるために用いられる。これらの用語は、図面に示された方向に加えて、デバイスの異なる向きを包含する意図で用いられていることを理解すべきである。
【００３８】
発明の実施の形態について、ここで断面図を参照しながら説明する。それら断面図は、発明の理想化された実施の形態（および中間構造）を模式的に示している。図面中の層や領域の厚さは、分かりやすくするために誇張して描かれている。さらに、例えば、製造技術および／又は許容範囲の結果として図面の形状からの変形も期待される。従って、発明の実施の形態は、ここに示された領域の特定の形状に限定されるべきでなく、例えば、製造から生ずる形状の変形を包含する。例えば、矩形として示された注入領域は、一般に丸みのある、あるいはカーブした構造を有することができ、および／又は注入領域から非注入領域への端部における注入濃度の変化は、非連続的でなく、勾配を有することができる。同様に、イオン注入によって形成される埋め込み領域は、注入を行う表面と埋め込み領域との間の領域中に何らかの注入効果をもたらす。このように、図面に示された領域は、基本的に模式的なものであって、それらの形状は、デバイスの領域の実際の形状を示すものではなく発明の範囲を限定する意図もない。
【００３９】
層および／又は領域中の多数キャリア濃度を意味するｎ形又はｐ形という伝導形を有するとして特徴付けられる半導体の層および／又は領域を参照しながら、発明のいくつかの実施の形態について説明する。すなわち、ｎ形材料は、多数平衡濃度の負に帯電した電子を有し、他方、ｐ形材料は、多数平衡濃度の正に帯電した正孔を有する。いくつかの材料では、「＋」「−」を添えて（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などのように）、別の層や領域と比べて多数キャリア濃度がより多い（「＋」）か、より少ない（「−」）ことを示すように指定される。しかし、そのような表記は、層又は領域中に特定の具体的な濃度の多数キャリア又は少数キャリアが存在することを意味しない。
【００４０】
半導体パワー・デバイスは、融合型ＰｉＮ−ショットキ・ダイオード（ＭＰＳ）、ＰｉＮダイオード（ＰＮ）、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、ゲート・ターンオフ・サイリスタ（ＧＴＯ）、ＭＯＳ制御サイリスタ（ＭＣＴ）等のバイポーラ型パワー・デバイスと、高濃度にドープされたＰ＋領域を含むショットキ・ダイオードやポリシリコンなどその他の材料を含むヘテロ接合ダイオードのようなユニポーラ型パワー・デバイス（サージ性能を実現するために伝導形変調を採用できる）を含む。軸から８度外れた（オフ角が８度の）方位の炭化珪素（ＳｉＣ）上に作製されたとき、それらの半導体パワー・デバイスは、順方向電圧降下（Ｖｆｄｒｉｆｔ）の増加、電流利得の減少、逆方向リーク電流の増加などの性能劣化を蒙る。
【００４１】
軸から８度ずれた方位のＳｉＣ上に作製されたデバイスにおける性能劣化は、接合を順方向バイアスしたときに、電子と正孔との間での再結合を介して能動領域中で基底面転位（ＢＰＤ）が積層欠陥（ＳＦ）に成長することに起因する。これらの再結合は、基底面で積層欠陥を取り囲む部分転位の滑りを促進する。ＳＦの存在は、ＳｉＣ結晶内部およびすべての界面において、局所的なキャリア寿命の短縮、過剰な界面欠陥の生成等を引き起こす。
【００４２】
（０００１）基底面から２度ないし６度ずれた方位のＳｉＣ基板上へ高品質で低欠陥密度（低ＢＰＤ密度を含む）の成長を実現するための進歩したエピタキシャル厚層成長条件が考案された。この方式で成長させたエピタキシャル層は、低減されたＢＰＤ密度とそれに伴うＶｆｄｒｉｆｔの低減を示し、それによって例えば、その開示がここに参照によってその全体を取り込まれ援用される「Ｍｅｔｈｏｄ Ｔｏ Ｒｅｄｕｃｅ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ Ｎｕｃｌｅａｔｉｏｎ Ｓｉｔｅｓ Ａｎｄ Ｒｅｄｕｃｅ ＶｆＤｒｉｆｔ Ｉｎ Ｂｉｐｏｌａｒ Ｄｅｖｉｃｅｓ（積層欠陥生成サイトを低減し、バイポーラ・デバイスのＶｆｄｒｉｆｔを下げるための方法）」と題する米国特許第７，２７９，１１５号に述べられている多段エッチング処理を用いることなしに、その他の性能特性を改善させる。
【００４３】
本発明の実施の形態に従えば、安定した性能を提供する半導体パワー・デバイスは、［０００１］軸に平行に切断された表面を有するＳｉＣ基板、あるいは、［０００１］軸から小角度だけ外して切断されたＳｉＣ基板上に作製される。小角度だけ軸から外して切断されたＳｉＣ基板については、その開示がここに参照によってその全体を取り込まれ援用される「Ｓｔａｂｌｅ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｏｎ Ｌｏｗ−Ａｎｇｌｅ Ｏｆｆ−Ｃｕｔ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｃｒｙｓｔａｌｓ（小角度だけ軸から外して切断された炭化珪素結晶上の安定したパワー・デバイス）」と題する２００８年１２月１日付の米国特許仮出願第６１／１１８，８２５号に述べられている。ＳｉＣ−ＢＪＴで、例えば電流利得の劣化は、特にエミッタ・メサの隅におけるキャリア再結合および／又は表面再結合による積層欠陥（ＳＦ）などの欠陥の生成に起因する。本発明の実施の形態に従えば、エミッタ・メサの隅における表面再結合は、集中する電流をメサの隅からＳｉＣのバルクに向けてシフトさせることによって低減される。集中電流をメサの隅から遠ざけるようにシフトすることによって、電流利得の劣化が低減される。
【００４４】
図２Ａは、本発明のいくつかの実施の形態に従う、櫛形電極を含む半導体デバイスを示す部分平面図である。特に、第１の櫛形電極２０１は、第１の伝導形を有する半導体メサ２０３の上に設けられ、第２の櫛形電極２０５は、第１の伝導形と異なる第２の伝導形を有する制御コンタクト領域２０７の上に設けられる。さらに、第１の伝導形を有する半導体バッファ層２０９の上に半導体メサ２０３が設けられ、半導体メサ２０３に隣接する半導体バッファ層２０９中には、第２の伝導形を有する電流シフト領域２１１が設けられる。図２Ａの平面図には示されていないが、電流シフト領域２１１は、半導体メサ２０３の周辺部分と半導体シフト層２０９との間に広がる。半導体デバイスの能動領域に半導体のメサ、バッファ、電流シフトおよびコンタクト領域２０３、２１１、２１１および２０７が設けられ、また、半導体デバイスの終端領域（図示されていない）が能動領域を取り囲む。バッファ層２０９は、メサ２０３を形成する際の過剰エッチに対するマージンとなるため、メサ２０３を形成するために用いられるエッチが第２の伝導形を有する下層の半導体制御層（例えば、図２Ｂのベース層２１５’、あるいは図２Ｃのゲート層２１５’’）の一部をうっかり露出させることがない。
【００４５】
図２Ａの平面図に示された構造は、以下で詳しく説明するように異なるタイプの半導体パワー・デバイスのために用いられる。例えば、図２Ａの構造を用いて、本発明の実施の形態に従う、バイポーラ接合トランジスタおよび／又はゲート・ターンオフ・サイリスタを実現できる。
【００４６】
図２Ｂは、本発明のいくつかの実施の形態に従うバイポーラ接合トランジスタ（ＢＪＴ）の構造を示す図２Ａの切断線ｉ−ｉ’に沿って取った断面図である。ＢＪＴにおいて、第１の金属電極２０１’は、エミッタ／コレクタ電極と呼ばれ、第２の金属電極２０５’は、ベース電極と呼ばれ、また制御コンタクト領域２０７’は、ベース・コンタクト領域と呼ばれる。図２Ａに関して上で述べた要素に加えて、図２ＢのＢＪＴは、第２の伝導形を有するベース層２１５’、第１の伝導形を有するドリフト層２１７’および第１の伝導形を有する基板２１９’を含む。基板２１９’は、コレクタ／エミッタとして機能し、また第３の金属電極２２１’は、コレクタ／エミッタ電極と呼ばれる。従って、電極２０５’（又はベース電極）に供給される電流を用いて、電極２０１’と２２１’との間（あるいは、エミッタ電極とコレクタ電極との間）の電流が制御される。
【００４７】
さらに半導体メサ２０３’は、領域２０３ａ’および２０３ｂ’を含み（両方とも第１の伝導形を有する）、領域２０３ｂ’は、領域２０３ａ’よりも高い多数キャリア濃度を有する。例えば、領域２０３ｂ’は、電極２０１’との間でオーミック・コンタクトを提供できるように高いドーパント濃度を有する。
【００４８】
従って、図２ＢのＢＪＴは、電極２０５’に与えられる電気信号に応じて、電極２０１’と２２１’との間の比較的大きい電流をスイッチング／制御できる。このため、図２ＢのＢＪＴは、「縦型」パワー・デバイスと呼ばれる。それは、スイッチング／制御された電流が基板２１９’をはさんで対向する電極２０１’と電極２２１’との間で「縦」方向に流れるからである（ここで「縦」というのは、図２Ｂに示された構造の向きに相対的に決められる）。「縦」電流が連続した電極２２１’全体に広がったのちに櫛形電極２０１’のフィンガで集中するため、半導体メサ２０３’とバッファ層２０９’との間の隅に電流集中が発生する。電流シフト領域２１１’を設けることによって、この電流集中を半導体メサ２０３’とバッファ層２０９’との間の隅から離れるように移動させることができる。さらに詳細には、バッファ層２０９’（第１の伝導形を有する）と電流シフト領域２１１’（第２の伝導形を有する）との間に定義されるｐ−ｎ接合および／又は半導体メサ２０３’（第１の伝導形を有する）と電流シフト領域２１１’（第２の伝導形を有する）との間に定義されるｐ−ｎ接合は、電流シフト領域２１１’を流れる電流を低減／禁止する。
【００４９】
基板２１９’は、基底面転位（ＢＰＤ）を減らすために約４度よりも大きくない角度だけ軸から外して切断された表面、あるいは軸に沿って切断された表面を有する炭化珪素基板（ＳｉＣ）である。例えば、基板２１９’は、軸から外す角度（オフ角）α（アルファ）を約４度よりも大きくない角度とした場合、
（＜ワン、ワン、ツーバー、ゼロ＞）方向に向かって角度α（アルファ）だけ外して切断された一般に炭化珪素結晶のＣ面に対応する表面を有する結晶多形４ＨのＳｉＣ基板（４Ｈ−ｐｏｌｙｔｙｐｅ ＳｉＣ）である。約４度よりも大きくない角度だけ軸から外して切断された表面には、軸に沿って切断された表面（すなわち、角度０だけ軸から外して切断された表面）も含まれる。小角度だけ軸から外して切断されたＳｉＣ基板については、例えば、その開示がここに参照によってその全体を取り込まれ援用される「Ｓｔａｂｌｅ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｏｎ Ｌｏｗ−Ａｎｇｌｅ Ｏｆｆ−Ｃｕｔ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｃｒｙｓｔａｌｓ（小角度だけ軸から外して切断された炭化珪素結晶上の安定したパワー・デバイス）」と題する２００８年１２月１日付けの米国特許仮出願第６１／１１８，８２５号に述べられている。基板２１９’上の半導体層／領域の各々（例えば、ドリフト層２１７’、ベース層２１５’、バッファ層２０９’、メサ２０３’、ベース・コンタクト領域２０７’および電流シフト領域２１１’）は、エピタキシャル堆積、注入／拡散および／又はエッチングを用いて形成されるＳｉＣ層／領域である。従って、基板２１９’上の半導体層／領域の各々（例えば、ドリフト層２１７’、ベース層２１５’、バッファ層２０９’、メサ２０３’、ベース・コンタクト領域２０７’および電流シフト領域２１１’）は、基板２１９’の結晶構造に揃った単結晶構造を有する。
【００５０】
本発明のいくつかの実施の形態に従えば、図２ＢのＢＪＴは、第１の伝導形がｎ形で、第２の伝導形がｐ形のＮＰＮ−ＢＪＴである。その場合、メサ２０３’は、ｎ形エミッタであり、領域２０３ａ’は、高濃度にドープされたｎ形領域（Ｎ＋）で、領域２０３ｂ’は、非常に高濃度にドープされたｎ形領域（Ｎ＋＋）であって、基板２１９’は、高濃度にドープされたｎ形（Ｎ＋）コレクタを提供する。ドリフト層２１７’は、ｎ形伝導性（Ｎ）を有し、ベース層２１５’は、ｐ形伝導性（Ｐ）を有し、バッファ層２０９’は、ｎ形伝導性（Ｎ）を有し、電流シフト領域２１１’は、高濃度にドープされたｐ形伝導性（Ｐ＋）を有し、ベース・コンタクト領域２０７’は、高濃度にドープされたｐ形伝導性（Ｐ＋）を有する。図２Ｂには図示されていないが、電極２２１’との間でオーミック・コンタクトを提供するために、電極２２１’に隣接して基板２１９’上に非常に高濃度にドープされたｎ形層（Ｎ＋＋）が設けられる。
【００５１】
本発明のその他の実施の形態に従えば、図２ＢのＢＪＴは、第１の伝導形がｐ形で、第２の伝導形がｎ形のＰＮＰ−ＢＪＴである。その場合、メサ２０３’は、ｐ形エミッタであり、領域２０３ａ’は、高濃度にドープされたｐ形領域（Ｐ＋）で、領域２０３ｂ’は、非常に高濃度にドープされたｐ形領域（Ｐ＋＋）であって、基板２１９’は、高濃度にドープされたｐ形（Ｐ＋）コレクタを提供する。ドリフト層２１７’は、ｐ形伝導性（Ｐ）を有し、ベース層２１５’は、ｎ形伝導性（Ｎ）を有し、バッファ層２０９’は、ｐ形伝導性（Ｐ）を有し、電流シフト領域２１１’は、高濃度にドープされたｎ形伝導性（Ｎ＋）を有し、ベース・コンタクト領域２０７’は、高濃度にドープされたｎ形伝導性（Ｎ＋）を有する。図２Ｂには図示されていないが、電極２２１’との間でオーミック・コンタクトを提供するために、電極２２１’に隣接して基板２１９’上に非常に高濃度にドープされたｐ形層（Ｐ＋＋）が設けられる。
【００５２】
図２Ｃは、本発明のいくつかの実施の形態に従うゲート・ターンオフ・サイリスタ（ＧＴＯ）の構造を示す図２Ａの切断線ｉ−ｉ’に沿って取った別の断面図を示す。ＧＴＯにおいて、第１の金属電極２０１’’は、アノード／カソード電極と呼ばれ、第２の金属電極２０５’’は、ゲート電極と呼ばれ、制御コンタクト領域２０７’’は、ゲート・コンタクト領域と呼ばれる。さらに、上で図２Ａに関連して説明した要素に加えて、図２ＣのＧＴＯは、第２の伝導形を有する半導体ゲート層２１５’’、第１の伝導形を有する半導体ドリフト層２１７’’および２１８’’と、第２の伝導形を有する半導体基板２１９’’を含む。基板２１９’’は、アノード／カソードとして機能し、第３の金属電極２２１’’は、アノード／カソード電極と呼ばれる。従って、電極２０５’’（又はゲート電極）に供給される電流を用いて、電極２０１’’と２２１’’との間（あるいはアノード電極とカソード電極との間）の電流が制御される。
【００５３】
さらに半導体メサ２０３’’は、領域２０３ａ’’および２０３ｂ’’（両方とも第１の伝導形を有する）を含み、領域２０３ｂ’’は、領域２０３ａ’’よりも多い多数キャリア濃度を有する。例えば、領域２０３ｂ’’は、電極２０１’’との間でオーミック・コンタクトを提供できる高いドーパント濃度を有する。
【００５４】
従って、図２ＣのＧＴＯは、電極２０５’’に与えられる電気信号に応じて、電極２０１’’と２２１’’との間の比較的大きい電流をスイッチング／制御できる。このため、図２ＣのＢＪＴは、「縦型」パワー・デバイスと呼ばれる。それは、スイッチング／制御された電流が基板２１９’’をはさんで対向する電極２０１’’と電極２２１’’との間を「縦」方向に流れるからである（ここで「縦」というのは、図２Ｃに示された構造の向きに相対的に決められる）。「縦」電流は、連続した電極２２１’’全体に広がったのちに櫛形電極２０１’’のフィンガで集中するため、半導体メサ２０３’’とバッファ層２０９’’との間の隅に電流集中が発生する。電流シフト領域２１１’’を設けることによって、この電流集中を半導体メサ２０３’’とバッファ層２０９’’との間の隅から離れるように移動させることができる。さらに詳細には、バッファ層２０９’’（第１の伝導形を有する）と電流シフト領域２１１’’（第２の伝導形を有する）との間に定義されるｐ−ｎ接合および／又は半導体メサ２０３’’（第１の伝導形を有する）と電流シフト領域２１１’’（第２の伝導形を有する）との間に定義されるｐ−ｎ接合は、電流シフト領域２１１’’を流れる電流を低減／禁止する。
【００５５】
基板２１９’’は、基底面転位（ＢＰＤ）を減らすために約４度よりも大きくない角度だけ軸から外して切断された表面、あるいは軸に沿って切断された表面を有する炭化珪素基板（ＳｉＣ）である。例えば、基板２１９’’は、軸から外す角度α（アルファ）を約４度よりも大きくない角度とした場合、
（＜ワン、ワン、ツーバー、ゼロ＞）方向に向かって角度α（アルファ）だけ外して切断された一般に炭化珪素結晶のＣ面に対応する表面を有する４Ｈ結晶多形のＳｉＣ基板である。小角度だけ軸から外して切断されたＳｉＣ基板については、例えば、その開示がここに参照によってその全体を取り込まれ援用される「Ｓｔａｂｌｅ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｏｎ Ｌｏｗ−Ａｎｇｌｅ Ｏｆｆ−Ｃｕｔ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｃｒｙｓｔａｌｓ（小角度だけ軸から外して切断された炭化珪素結晶上の安定したパワー・デバイス）」と題する２００８年１２月１日付けの米国特許仮出願第６１／１１８，８２５号に述べられている。基板２１９’’上の半導体層／領域の各々（例えば、ドリフト層２１７’’と２１８’’、ゲート層２１５’’、バッファ層２０９’’、メサ２０３’’、ゲート・コンタクト領域２０７’’および電流シフト領域２１１’’）は、エピタキシャル堆積、注入／拡散および／又はエッチングを用いて形成されたＳｉＣ層／領域である。従って、基板２１９’’上の半導体層／領域の各々（例えば、ドリフト層２１７’’、ゲート層２１５’’、バッファ層２０９’’、メサ２０３’’、ゲート・コンタクト領域２０７’’および電流シフト領域２１１’’）は、基板２１９’’の結晶構造に揃った単結晶構造を有する。
【００５６】
本発明のいくつかの実施の形態に従えば、図２ＣのＧＴＯは、第１の伝導形がｎ形で、第２の伝導形がｐ形のｎ形ＧＴＯである。その場合、メサ２０３’’は、ｎ形カソードであり、領域２０３ａ’’は、高濃度にドープされたｎ形領域（Ｎ＋）で、領域２０３ｂ’’は、非常に高濃度にドープされたｎ形領域（Ｎ＋＋）であって、基板２１９’’は、高濃度にドープされたｐ形（Ｐ＋）アノードを提供する。ドリフト層２１７’’は、低濃度にドープされたｎ形伝導性（Ｎ−）を有し、ドリフト層２１８’’は、ｎ形伝導性（Ｎ）を有し、ゲート層２１５’’は、ｐ形伝導性（Ｐ）を有し、バッファ層２０９’’は、ｎ形伝導性（Ｎ）を有し、電流シフト領域２１１’’は、高濃度にドープされたｐ形伝導性（Ｐ＋）を有し、ゲート・コンタクト領域２０７’’は、高濃度にドープされたｐ形伝導性（Ｐ＋）を有する。図２Ｃには図示されていないが、電極２２１’’との間でオーミック・コンタクトを提供するために、電極２２１’’に隣接して基板２１９’’上に非常に高濃度にドープされたｐ形層（Ｐ＋＋）が設けられる。
【００５７】
本発明のその他の実施の形態に従えば、図２ＣのＧＴＯは、第１の伝導形がｐ形で、第２の伝導形がｎ形のｐ形ＧＴＯである。その場合、メサ２０３’’は、ｐ形アノードであり、領域２０３ａ’’は、高濃度にドープされたｐ形領域（Ｐ＋）で、領域２０３ｂ’’は、非常に高濃度にドープされたｐ形領域（Ｐ＋＋）であって、基板２１９’’は、高濃度にドープされたｎ形（Ｎ＋）カソードを提供する。ドリフト層２１７’’は、低濃度にドープされたｐ形伝導性（Ｐ−）を有し、ドリフト層２１８’’は、ｐ形伝導性（Ｐ）を有し、ゲート層２１５’’は、ｎ形伝導性（Ｎ）を有し、バッファ層２０９’’は、ｐ形伝導性（Ｐ）を有し、電流シフト領域２１１’’は、高濃度にドープされたｎ形伝導性（Ｎ＋）を有し、ゲート・コンタクト領域２０７’’は、高濃度にドープされたｎ形伝導性（Ｎ＋）を有する。図２Ｃには図示されていないが、電極２２１’’との間でオーミック・コンタクトを提供するために、電極２２１’’に隣接して基板２１９’’上に非常に高濃度にドープされたｎ形層（Ｎ＋＋）が設けられる。
【００５８】
図３Ａ−３Ｂ、４Ａ−４Ｂおよび５Ａ−５Ｂは、本発明の実施の形態に従って、メサおよび電流シフト領域の構造を形成する操作を示す拡大断面図である。各断面図で、要素は、一般に上で図２Ｂおよび２Ｃに関して説明したＢＪＴおよびＧＴＯ構造に関連して説明される。従って、図３Ａ−３Ｂ、４Ａ−４Ｂおよび５Ａ−５Ｂの操作および／又は構造は、ＢＪＴ、ＧＴＯ又は本発明の実施の形態に従うメサ構造を含む任意のその他の半導体デバイスに適用される。
【００５９】
図３Ａに示されたように、構造には、半導体基板２１９（例えば、図２Ｂの基板２１９’又は図２Ｃの基板２１９’’）、半導体ドリフト層２１７（例えば、図２Ｂのドリフト層２１７’又は図２Ｃのドリフト層２１７’’および２１８’’）、半導体制御層２１５（例えば、図２Ｂのベース層２１５’又は図２Ｃのゲート層２１５’’）、半導体バッファ層２０９（例えば、図２Ｂのバッファ層２０９’又は図２Ｃのバッファ層２０９’’）および半導体メサ２０３（例えば、図２Ｂのメサ２０３’又は図２Ｃのメサ２０３’’）が含まれる。
【００６０】
特に、半導体ドリフト層２１７、半導体制御層２１５および半導体バッファ層２０９は、半導体基板２１９上へエピタキシャル堆積によって形成される。メサ層は、バッファ層２０９上へのエピタキシャル堆積によって形成され、その後で、半導体メサ２０３にパターニング（例えば、反応性イオン・エッチング又はＲＩＥを用いて）される。材料成長時のその場ドーピング、材料成長後のその場拡散および／又は事後の注入を用いて、図３Ａの半導体層の伝導形および多数キャリアの濃度が提供される。例えば、材料成長時のその場ドーピングによって、ドリフト層２１７、制御層２１５、バッファ層２０９およびメサ領域２０３ａの伝導形／濃度が提供され、事後の注入によって、メサ領域２０３ｂの多数キャリア濃度が増加する。メサ２０３は、バッファ層２０９の位置で正確に終端しているように示されているが、いくらかの過剰エッチが生じる可能性があり、そうなるとバッファ層２０９の一部がメサ２０３に含まれることになる。さらに、拡散によってキャリア濃度の遷移がぼかされるため、バッファ層２０９とメサ領域２０３ａとの間で、ドーパント濃度は、勾配を持って変化する。言い換えると、バッファ層２０９とメサ領域２０３ａとの間のキャリア濃度（同じ伝導形のもの）の遷移位置は、メサ２０３の基部と必ずしも一致しない。
【００６１】
半導体メサ２０３を形成したあとで、選択的注入３０７および３１１（第２の伝導形のもの）が実行されて、制御コンタクト領域２０７および電流シフト領域２１１のための望ましい伝導形のドーパントがバッファ層２０９中に導入される。注入を希望しないバッファ層２０９およびメサ２０３の領域を覆うためにマスク（単数又は複数）が使用される。さらに、制御コンタクト領域２０７および電流シフト領域２１１を得るために異なる深さを与えるように、注入３０７と３１１とに対して、異なる分布、エネルギー、ドーズおよび／又はドーパントを用いることができる。例えば、注入３０７のためのドーズおよび／又はエネルギーは、注入３１１のためのドーズおよび／又はエネルギーよりも大きくすることができる。さらに、領域３０７の注入を行う間、注入領域３１１は、マスクされる。
【００６２】
図３Ｂに示されたように、熱活性化／拡散操作を行って、注入３０７および３１１のドーパントを活性化および拡散させることによって、制御コンタクト領域２０７（例えば、図２Ｂのベース・コンタクト領域２０７’又は図２Ｃのゲート・コンタクト領域２０７’’）および電流シフト領域２１１（例えば、図２Ｂの電流シフト領域２１１’又は図２Ｃの電流シフト領域２１１’’）が形成される。図３Ａおよび３Ｂには示されていないが、両方の注入を完了する前にも何らかの熱活性化／拡散が起こり得る。例えば、領域３１１に対するすべての注入を完了する前に、注入領域３０７で何らかの拡散が発生し得る。拡散処理（単数又は複数）の結果、電流シフト領域２１１は、メサ２０３とバッファ層２０９との間のメサ２０３の周辺領域の下側で距離ｄだけ広がる。距離ｄは、例えば、少なくとも約０．５μｍ（マイクロメートル）であり、さらに詳細には、少なくとも約１μｍ（マイクロメートル）である。距離ｄは、約０．８μｍ（マイクロメートル）から約１．２μｍ（マイクロメートル）の範囲にあり、さらに詳細には、距離ｄは、約１μｍ（マイクロメートル）である。本発明のいくつかの実施の形態に従えば、距離ｄは、本質的に０であって、その場合の隅（メサ２０３とバッファ層２０９との間）の下で電流シフト領域２１１の深さは、隅における電流集中を十分低減できるものである。
【００６３】
電流シフト領域２１１の深さがバッファ層２０９の厚さよりも小さいため、バッファ層２０９の一部分（第１の伝導形のもの）が電流シフト領域２１１と制御層２１５（第２の伝導形のもの）との間に残る。従って、電流シフト領域２１１は、制御コンタクト領域２０７および制御層２１５から電気的に分離される。制御コンタクト領域２０７の深さがバッファ層２０９の厚さよりも大きいため、制御コンタクト領域２０７は、バッファ層２０９を貫通して制御層２１５に電気的結合する。
【００６４】
制御コンタクト領域２０７および電流シフト領域２１１を形成したあと、図３Ｂに示すように金属電極２０１、２０５および２２１（例えば、図２Ｂの金属電極２０１’、２０５’および２２１’又は図２Ｃの金属電極２０１’’、２０５’’および２２１’’）が形成される。金属電極は、金属電極への損傷を回避するために、高温での熱活性化／拡散操作が完了したあとで形成される。このように、図３Ａおよび３Ｂの操作は、メサ構造を含む図２Ｂ又は２Ｃ又はその他の半導体デバイスのいずれかの構造を提供するために用いられる。
【００６５】
図４Ａに示されたように、構造には、半導体基板２１９（例えば、図２Ｂの基板２１９’又は図２Ｃの基板２１９’’）、半導体ドリフト層２１７（例えば、図２Ｂのドリフト層２１７’又は図２Ｃのドリフト層２１７’’と２１８’’）、半導体制御層２１５（例えば、図２Ｂのベース層２１５’又は図２Ｃのゲート層２１５’’）、半導体バッファ層２０９ｘ（例えば、図２Ｂのバッファ層２０９’又は図２Ｃのバッファ層２０９’’）および半導体メサ２０３（例えば、図２Ｂのメサ２０３’又は図２Ｃのメサ２０３’’）が含まれる。
【００６６】
特に、半導体ドリフト層２１７および半導体制御層２１５は、半導体基板２１９上へのエピタキシャル堆積によって形成される。バッファおよびメサ層は、エピタキシャル堆積によって形成され、そのあと２つのマスク／エッチ操作によって（例えば、２つの反応性イオン・エッチング又はＲＩＥ操作を用いて）バッファ層２０９ｘ中に半導体メサ２０３およびステップ４０１が形成される。例えば、第１のマスクおよび反応性イオン・エッチ操作を用いて、メサ層をエッチしてメサ２０３を形成し、次に第２のマスクおよび反応性イオン・エッチ操作を用いて、バッファ層をエッチして、メサ２０３に隣接してバッファ層２０９ｘ中にステップ４０１が形成される。メサ２０３は、バッファ層２０９ｘの位置で正確に終端しているように示されているが、いくらかの過剰エッチが発生する可能性があり、そうなるとメサ２０３中にバッファ層２０９ｘの一部が含まれることになる。さらに、拡散によってキャリア濃度の遷移がぼかされるため、バッファ層２０９ｘとメサ領域２０３ａとの間で、ドーパント濃度は、勾配を持って変化する。言い換えると、バッファ層２０９ｘとメサ領域２０３ａとの間のキャリア濃度（同じ伝導形のもの）の遷移位置は、メサ２０３の基部と必ずしも一致しない。メサ・ステップおよび関連する構造の形成については、その開示がここに参照によって全体を取り込まれ援用される「Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｗｉｔｈ Ｍｅｓａ Ｓｔｒｕｃｔｕｒｅｓ Ａｎｄ Ｂｕｆｆｅｒ Ｌａｙｅｒｓ Ｉｎｃｌｕｄｉｎｇ Ｍｅｓａ Ｓｔｅｐｓ（メサ構造およびメサ・ステップを含むバッファ層を備えたパワー半導体デバイス）」と題する米国特許出願第２００９／０１２１３１９号に述べられている。
【００６７】
材料成長時のその場ドーピング、材料成長後のその場拡散および／又は事後の注入を用いて、図４Ａの半導体層の伝導形および多数キャリアの濃度が提供される。例えば、材料成長時のその場ドーピングによって、ドリフト層２１７、制御層２１５、バッファ層２０９ｘおよびメサ領域２０３ａの伝導形／濃度が提供され、事後の注入によって、メサ領域２０３ｂの多数キャリア濃度が増加する。
【００６８】
半導体メサ２０３を形成したあとで、選択的注入３０７および３１１ｘ（第２の伝導形のもの）が実行されて、制御コンタクト領域２０７および電流シフト領域２１１ｘのための第２の伝導形のドーパントがバッファ層２０９ｘ中に導入される。さらに詳細には、注入３１１ｘは、メサ２０３に隣接するバッファ層２０９ｘ中でステップ４０１の両側に行われる。注入を望まないバッファ層２０９ｘおよびメサ２０３の領域を覆うためにマスク（単数又は複数）が用いられる。さらに、制御コンタクト領域２０７および電流シフト領域２１１ｘを得るために異なる深さを与えるように、注入３０７と３１１とに対して、異なる分布、エネルギー、ドーズおよび／又はドーパントを用いることができる。例えば、注入３０７のドーズおよび／又はエネルギーは、注入３１１ｘのドーズおよび／又はエネルギーよりも大きくすることができる。さらに、領域３０７の注入を行う間、注入領域３１１ｘは、マスクされる。
【００６９】
図４Ｂに示されたように、熱活性化／拡散操作を行って、注入３０７および３１１ｘのドーパントを活性化および拡散させることによって、制御コンタクト領域２０７（例えば、図２Ｂのベース・コンタクト領域２０７’又は図２Ｃのゲート・コンタクト領域２０７’’）および電流シフト領域２１１ｘ（例えば、図２Ｂの電流シフト領域２１１’又は図２Ｃの電流シフト領域２１１’’）が形成される。図４Ａおよび４Ｂには示されていないが、両方の注入が完了する前にも何らかの熱活性化／拡散が起こり得る。例えば、領域３１１ｘに対するすべての注入が完了する前に、注入領域３０７で何らかの拡散が発生し得る。拡散処理（単数又は複数）の結果、電流シフト領域２１１ｘは、メサ２０３とバッファ層２０９ｘとの間のメサ２０３の周辺領域の下側で距離ｄだけ広がる。距離ｄは、例えば、少なくとも約０．５μｍ（マイクロメートル）であり、さらに詳細には、少なくとも約１μｍ（マイクロメートル）である。距離ｄは、約０．８μｍ（マイクロメートル）から約１．２μｍ（マイクロメートル）の範囲にあり、さらに詳細には、距離ｄは、約１μｍ（マイクロメートル）である。本発明のいくつかの実施の形態に従えば、距離ｄは、本質的に０であって、その場合の隅（メサ２０３とバッファ層２０９ｘとの間）の下での電流シフト領域２１１の深さは、隅における電流集中を十分低減できるものである。
【００７０】
電流シフト領域２１１ｘの深さがバッファ層２０９ｘの厚さよりも小さいため、バッファ層２０９ｘの一部（第１の伝導形のもの）が電流シフト領域２１１ｘと制御層２１５（第２の伝導形のもの）との間に残る。従って、電流シフト領域２１１ｘは、制御コンタクト領域２０７および制御層２１５から電気的に分離される。制御コンタクト領域２０７の深さがバッファ層２０９ｘの厚さよりも大きいため、制御コンタクト領域２０７は、バッファ層２０９ｘを貫通して制御層２１５に電気的に結合する。
【００７１】
制御コンタクト領域２０７および電流シフト領域２１１ｘを形成したあと、図４Ｂに示すように金属電極２０１、２０５および２２１（例えば、図２Ｂの金属電極２０１’、２０５’および２２１’又は図２Ｃの金属電極２０１’’、２０５’’および２２１’’）が形成される。金属電極は、金属電極への損傷を回避するために、高温での熱活性化／拡散操作が完了したあとで形成される。このように、図４Ａおよび４Ｂの操作は、メサ構造を含む図２Ｂ又は２Ｃ又はその他の半導体デバイスのいずれかの構造を提供するために用いられる。
【００７２】
図５Ａに示されたように、構造には、半導体基板２１９（例えば、図２Ｂの基板２１９’又は図２Ｃの基板２１９’’）、半導体ドリフト層２１７（例えば、図２Ｂのドリフト層２１７’又は図２Ｃのドリフト層２１７’’および２１８’’）、半導体制御層２１５（例えば、図２Ｂのベース層２１５’又は図２Ｃのゲート層２１５’’）、半導体バッファ層２０９ｘｘ（例えば、図２Ｂのバッファ層２０９’又は図２Ｃのバッファ層２０９’’）および半導体メサ２０３ｘｘ（例えば、図２Ｂのメサ２０３’又は図２Ｃのメサ２０３’’）が含まれる。
【００７３】
特に、半導体ドリフト層２１７および半導体制御層２１５は、半導体基板２１９上へのエピタキシャル堆積によって形成される。バッファおよびメサ層は、エピタキシャル堆積によって形成され、そのあと２つのマスク／エッチ操作によって（例えば、２つの反応性イオン・エッチング又はＲＩＥ操作を用いて）ステップ状基部およびバッファ層２０９ｘｘを備えた半導体メサ２０３が形成される。例えば、第１のマスクおよび反応性イオン・エッチ操作を用いて、メサ・ステップ５０１の上部までメサ層を下方にエッチしてメサ２０３ｘｘ部分が形成される。言い換えると、第１のエッチは、バッファ層２０９ｘｘを露出することなくメサ層のほとんどを貫通してエッチする。次に、第２のマスク（第１のマスクよりも広い）および反応性イオン・エッチ操作を用いて、バッファ層２０９ｘｘ上に残っているメサ層の露出部分をエッチして、メサ２０３ｘｘの基部にメサ・ステップ５０１を形成する。メサ２０３ｘｘは、バッファ層２０９ｘｘの位置で正確に終端しているように示されているが、いくらかの過剰エッチが発生する可能性があり、そうなるとバッファ層２０９ｘｘの一部がメサ２０３ｘｘおよび／又はステップ５０１に含まれることになる。さらに、拡散によってキャリア濃度の遷移がぼかされるため、バッファ層２０９ｘｘとメサ領域２０３ａｘｘとの間で、ドーパント濃度は、勾配を持って変化する。言い換えると、バッファ層２０９ｘｘとメサ領域２０３ａｘｘとの間のキャリア濃度（同じ伝導形のもの）の遷移位置は、メサ２０３ｘｘ（ステップ５０１を含む）の基部と必ずしも正確に一致しない。メサ・ステップおよび関連する構造の形成については、その開示がここに参照によって全体を取り込まれ援用される「Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｗｉｔｈ Ｍｅｓａ Ｓｔｒｕｃｔｕｒｅｓ Ａｎｄ Ｂｕｆｆｅｒ Ｌａｙｅｒｓ Ｉｎｃｌｕｄｉｎｇ Ｍｅｓａ Ｓｔｅｐｓ（メサ構造およびメサ・ステップを含むバッファ層を備えたパワー半導体デバイス）」と題する米国特許出願第２００９／０１２１３１９号に述べられている。
【００７４】
材料成長時のその場ドーピング、材料成長後のその場拡散および／又は事後の注入を用いて、図５Ａの半導体層の伝導形および多数キャリアの濃度が提供される。例えば、材料成長時のその場ドーピングによって、ドリフト層２１７、制御層２１５、バッファ層２０９ｘｘおよびメサ領域２０３ａｘｘの伝導形／濃度が提供され、事後の注入によって、メサ領域２０３ｂの多数キャリア濃度が増加する。
【００７５】
半導体メサ２０３ｘｘを形成したあとで、選択的注入３０７および３１１ｘｘ（第２の伝導形のもの）が実行されて、制御コンタクト領域２０７および電流シフト領域２１１ｘｘのための第２の伝導形のドーパントがバッファ層２０９ｘｘ中に導入される。さらに詳細には、注入３１１ｘｘは、メサ・ステップ２０３に隣接して実行される。注入を望まないバッファ層２０９ｘｘおよびメサ２０３ｘｘ（ステップ５０１を含む）の領域を覆うためにマスク（単数又は複数）が用いられる。さらに、制御コンタクト領域２０７および電流シフト領域２１１ｘｘを得るために異なる深さを与えるように、注入３０７と３１１ｘｘとに対して、異なる分布、エネルギー、ドーズおよび／又はドーパントを用いることができる。例えば、注入３０７のドーズおよび／又はエネルギーは、注入３１１ｘｘのドーズおよび／又はエネルギーよりも大きくすることができる。さらに、領域３０７の注入を行う間、注入領域３１１ｘｘは、マスクされる。
【００７６】
図５Ｂに示されたように、熱活性化／拡散操作を行って、注入３０７および３１１ｘｘのドーパントを活性化および拡散させることによって、制御コンタクト領域２０７（例えば、図２Ｂのベース・コンタクト領域２０７’又は図２Ｃのゲート・コンタクト領域２０７’’）および電流シフト領域２１１ｘｘ（例えば、図２Ｂの電流シフト領域２１１’又は図２Ｃの電流シフト領域２１１’’）が形成される。図５Ａおよび５Ｂには示されていないが、両方の注入が完了する前にも何らかの熱活性化／拡散が起こり得る。例えば、領域３１１ｘに対するすべての注入が完了する前に、注入領域３０７に対する何らかの拡散を実行できる。拡散処理（単数又は複数）の結果、電流シフト領域２１１ｘｘは、メサ２０３ｘｘとバッファ層２０９ｘｘとの間のメサ２０３ｘｘのステップ５０１の下で距離ｄだけ広がる。距離ｄは、例えば、少なくとも約０．５μｍ（マイクロメートル）であり、さらに詳細には、少なくとも約１μｍ（マイクロメートル）である。距離ｄは、約０．８μｍ（マイクロメートル）から約１．２μｍ（マイクロメートル）の範囲にあり、さらに詳細には、距離ｄは、約１μｍ（マイクロメートル）である。本発明のいくつかの実施の形態に従えば、距離ｄは、本質的に０であって、その場合の隅（メサ２０３とバッファ層２０９ｘとの間）の下で電流シフト領域２１１ｘの深さは、隅における電流集中を十分低減できるものである。図５Ｂに示されたように、距離ｄは、ステップ５０１の幅とほぼ同じである。
【００７７】
電流シフト領域２１１ｘｘの深さがバッファ層２０９ｘｘの厚さよりも小さいため、バッファ層２０９ｘｘの一部（第１の伝導形のもの）が電流シフト領域２１１ｘｘと制御層２１５（第２の伝導形のもの）との間に残る。従って、電流シフト領域２１１ｘｘは、制御コンタクト領域２０７および制御層２１５から電気的に分離される。制御コンタクト領域２０７の深さがバッファ層２０９ｘｘの厚さよりも大きいため、制御コンタクト領域２０７は、バッファ層２０９ｘｘを貫通して制御層２１５に電気的に結合する。
【００７８】
制御コンタクト領域２０７および電流シフト領域２１１ｘｘを形成したあと、図５Ｂに示すように金属電極２０１、２０５および２２１（例えば、図２Ｂの金属電極２０１’、２０５’および２２１’又は図２Ｃの金属電極２０１’’、２０５’’および２２１’’）が形成される。金属電極は、金属電極への損傷を回避するために、高温での熱活性化／拡散操作が完了したあとで形成される。このように、図５Ａおよび５Ｂの操作は、メサ構造を含む図２Ｂ又は２Ｃ又はその他の半導体デバイスのいずれかの構造を提供するために用いられる。
【００７９】
図６Ａは、従来のＢＪＴ構造中で模擬された電流密度を示す。図６Ａで、Ｎ＋ＳｉＣメサ・エミッタ５０３、Ｎ ＳｉＣバッファ層５０９、Ｐ ＳｉＣベース層５１５、Ｐ＋ＳｉＣベース・コンタクト領域５０７、Ｎ ＳｉＣドリフト層５１７およびＮ＋ＳｉＣ基板層５１９は、従来のＮＰＮ ＳｉＣバイポーラ接合トランジスタを定義する。さらに金属エミッタ電極５０１、金属ベース電極５０５および金属コレクタ電極５２１は、それらとの電気的コンタクトを提供する。模擬の都合で、バッファ層５０９は、２つの部分に分けて示されているが、バッファ層５０９の両方の区分ともに同じＮ伝導形およびキャリア濃度を有するとして模擬されている。さらに、図示の便宜上、各種の層／領域（例えば、Ｐ ＳｉＣベース層５１５、Ｐ＋ＳｉＣベース・コンタクト領域５０７、Ｎ ＳｉＣドリフト層５１７、Ｎ＋ＳｉＣ基板層５１９および金属コレクタ電極５２１）は、別々に図示／定義されていないが、それは、別々に図示／定義しても模擬に関して顕著な効果を持たないからである。
【００８０】
図６Ａの模擬に示されたように、最も電流密度の高い領域は、メサ５０３とバッファ層５０９で定義される隅５３１に現れる。さらに、この隅における電流集中は、キャリア再結合および／又は表面再結合によって欠陥発生を増加させ、この欠陥発生が性能劣化を引き起こす。
【００８１】
図６Ｂは、上で図２Ｂおよび図５Ｂに関して説明した本発明のいくつかの実施の形態に従う、メサ・ステップおよび電流シフト領域を含むＢＪＴ中で模擬された電流密度を示す。図６Ｂで、Ｎ＋ＳｉＣメサ・エミッタ２０３ｘｘ（ステップ５０１を含む）、Ｎ ＳｉＣバッファ層２０９ｘｘ、Ｐ＋ＳｉＣ電流シフト領域２１１ｘｘ、Ｐ ＳｉＣベース層２１５、Ｐ＋ＳｉＣベース・コンタクト領域２０７、Ｎ ＳｉＣドリフト層２１７およびＮ＋ＳｉＣ基板層２１９は、本発明のいくつかの実施の形態に従うＮＰＮ−ＳｉＣバイポーラ接合トランジスタを定義する。さらに金属エミッタ電極２０１、金属ベース電極２０５および金属コレクタ電極２２１は、それらとの電気的コンタクトを提供する。電流シフト領域２１１ｘｘと電極２０５との間に空隙が示されているが、バッファ層２０９ｘｘおよびベース・コンタクト領域２０７の一部がこの空隙を埋めても模擬の結果は変わらない。さらに図示の便宜上、各種の層／領域（例えば、Ｐ ＳｉＣベース層２１５、Ｐ＋ＳｉＣベース・コンタクト領域２０７、Ｎ ＳｉＣドリフト層２１７、Ｎ＋ＳｉＣ基板層２１９および金属コレクタ電極２２１）は、別々に図示／定義されていないが、それは、別々に図示／定義しても模擬に関して顕著な効果を持たないからである。
【００８２】
図６Ｂに示されたように、最も電流密度の高い領域は、電流シフト領域２１１ｘｘとベース層２１５との間のバッファ層２０９ｘｘ中に現れる。言い換えれば、電流シフト領域２１１ｘｘが、最も電流密度が高い領域をメサ２０３ｘｘの基部に定義される隅から分離する。隅における電流集中を低減することで、キャリア再結合および／又は表面再結合による欠陥発生が低減される。従って、本発明のいくつかの実施の形態に従って、電流シフト領域および／又はステップを含めることによって性能劣化を緩和できる。
【００８３】
発明の実施の形態について、以上のようにバイポーラ接合トランジスタ（ＢＪＴ）およびゲート・ターンオフ・サイリスタ（ＧＴＯ）を例に挙げて説明してきた。しかし、発明は、メサ構造を含むその他の半導体デバイスに実施することができる。
【００８４】
図面および明細書において、発明の典型的な好適な実施の形態が開示されてきた。特別な用語が用いられているが、それらは、一般的な記述のための意味を持って使用されており、限定的な意図を有しない。発明の範囲は、以下の請求の範囲によって定義される。
【技術分野】
【０００１】
（背景）
本発明は、電子デバイスに関するものであって、さらに詳細には半導体メサ構造を含む電子デバイスとそれに関連する方法に関する。
【背景技術】
【０００２】
（政府権益の声明）
本発明は、米国陸軍研究所によって与えられた契約Ｗ９１１ＮＦ−０４−２−００２２号のもとで政府の支援によって行われた。米国政府は本発明に対してある一定の権利を有する。
【０００３】
（関連出願）
本出願は、「Ｓｔａｂｌｅ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｏｎ Ｌｏｗ−Ａｎｇｌｅ Ｏｆｆ−Ｃｕｔ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｃｒｙｓｔａｌｓ（小角度だけ軸から外して切断された炭化珪素結晶の上の安定なパワー・デバイス）」と題する２００８年１２月１日付けの米国特許仮出願第６１／１１８，８２５号の優先権を主張する。この開示は、ここに参照によってその全体が取り込まれ援用される。
【０００４】
高電圧炭化珪素（ＳｉＣ）デバイスは、約６００ボルトおよびそれ以上の電圧で使用することができる。そのようなデバイスは、能動領域の面積に依存して約１００アンペア又はそれ以上の電流を制御できる。高電圧ＳｉＣデバイスは、特に、電力の調整、分配および制御の分野において多くの重要な用途を有する。ショットキ・ダイオード、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）、ＧＴＯ（ゲート・ターンオフ・サイリスタ）、ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）、ＢＪＴ（バイポーラ接合トランジスタ）等のような高電圧半導体デバイスが、炭化珪素を用いて作製されている。
【０００５】
従来のＳｉＣパワー・デバイス、例えばＳｉＣショットキ・ダイオード構造は、ｎ形ＳｉＣ基板を有しており、その上にドリフト領域として機能するｎ−エピタキシャル層が形成される。このデバイスは、ｎ−層の上に直接形成されたショットキ・コンタクトを含むのが一般的である。ショットキ・コンタクトを囲んで、一般にイオン注入で形成されたｐ形ＪＴＥ（接合終端エクステンション）領域が位置する。注入は、アルミニウム、ホウ素又は任意のその他の適当なｐ形ドーパントを用いて行われる。ＪＴＥ領域の目的は、接合端に集中する電界を低減し、空乏領域がデバイスの表面と干渉することを防止又は軽減することである。表面効果は、空乏領域が不均一に広がる原因となり、それがデバイスの絶縁破壊電圧に悪影響を及ぼす。その他の終端技術には、保護リングおよび浮遊電界リングがあるが、これらは、表面効果によってより強く影響される。デバイスの端部に向かう空乏層の拡がりを低減する目的で、窒素やリンのようなｎ形ドーパントの注入によるチャネル・ストップ領域の形成が行われる。
【０００６】
接合終端エクステンション（ＪＴＥ）のほか、多重浮遊保護リング（ＭＦＧＲ）や電界プレート（ＦＰ）も高電圧炭化珪素デバイスで一般に使用される終端方式である。別の従来の終端技術は、メサ終端である。しかし、接合終端エクステンションや保護リングがあったとしても、メサ終端の存在によってメサの隅に高い電界が生じる。メサの過剰エッチは、メサの隅に集中する電界による問題を悪化させる。メサの隅における高い電界は、それがない場合に、与えられたドリフト層厚およびドーピングに対して期待される値よりもずっと低い絶縁破壊電圧をもたらす。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許仮出願第６１／１１８，８２５号
【特許文献２】米国特許第７，２７９，１１５号
【特許文献３】米国特許出願第２００９／０１２１３１９号
【発明の概要】
【０００８】
従来のメサ終端型のＰＩＮダイオードが図１に示されている。ここに示されたように、ＰＩＮダイオード１０は、ｐ＋層１６とｎ＋基板１４との間にｎ−ドリフト層１２を含む。図１は、ＰＩＮ構造の半分を示している。すなわち、この構造は、鏡像部分（図示されていない）を含む。アノード・コンタクト２３は、ｐ＋層１６の上にあり、カソード・コンタクト２５は、ｎ＋基板１４上にある。ｐ＋層１６は、ｎ−ドリフト層１２の上にメサとして形成される。複数のＪＴＥゾーン２０Ａ、２０Ｂ、２０Ｃを含む接合終端エクステンション（ＪＴＥ）領域２０がｐ＋メサ１６に隣接するｎ−ドリフト層１２中に設けられる。ＪＴＥゾーン２０Ａ、２０Ｂ、２０Ｃは、ｐ形領域であり、それは、ｐ＋メサ１６とｎ−ドリフト層１２との間のＰＮ接合位置から外に向かって距離とともに減衰する電荷レベルを有する。３つのＪＴＥゾーン２０Ａ、２０Ｂ、２０Ｃを示したが、より多くの、あるいはより少ないＪＴＥゾーンを設けることも可能である。
【発明が解決しようとする課題】
【０００９】
図１に示されたように、ｐ＋メサ１６に隣接するｎ−ドリフト層１２は、例えばエッチ・プロセス制御における困難のせいでわずかに過剰エッチされ、それによってｐ＋メサ１６の下のｎ−ドリフト層１２の側壁１２Ａが露出する。いくつかの場合には、約３０００Å（オングストローム）にも及ぶ過剰エッチングが発生する。露出した側壁１２Ａを保護するために、側壁注入を実行できるが、その場合には、ｐ形不純物を側壁１２Ａに注入して側壁注入領域２２を形成する。
【００１０】
図１に示されたＰＩＮダイオード構造１０のような従来のメサ終端構造においては、メサの隅２９あるいはその付近に電界集中が発生し、その結果、隅２９に高い電界強度が生ずる。このような高い電界強度は、デバイスの絶縁破壊電圧を低下させかねない。例えば、ドリフト層の厚さおよびドーピングとＪＴＥの設計に基づけば理論上１２ｋＶの絶縁破壊電圧を有するはずの従来のメサ終端ＰＩＮダイオード構造の有効絶縁破壊電圧が、ほんの８ｋＶになってしまう。
【００１１】
電界集中に加えて、ＳｉＣパワー・バイポーラ接合トランジスタ（ＢＪＴ）の開発における別の課題は、電流利得の劣化現象、すなわちデバイス中で電流利得が時間とともに低下する現象である。電流利得劣化の原因は、一般に基底面転位（ＢＰＤ）などの材料欠陥や、特にエミッタ側壁およびデバイスのベース表面に沿う表面再結合によるものとされる。ＢＰＤのないウエハ上に作製されたＳｉＣ−ＢＪＴにおいて電流利得劣化がわずかに軽減されることが観察されている。さらに、ＳｉＣ−ＢＪＴのエミッタ・フィンガは、一般に反応性イオン・エッチング（ＲＩＥ）によって形成される。ＲＩＥエッチング・レートの不均一性のせいで、ウエハ周辺周りから基盤材料が部分的又は完全に取り去られるため、歩留まりが大きく悪化する。
【課題を解決するための手段】
【００１２】
（概要）
本発明のいくつかの実施の形態に従えば、バイポーラ半導体デバイスは、第１の伝導形を有する半導体バッファ層と、バッファ層の表面にあって第１の伝導形を有する半導体メサとを含む。半導体メサと半導体バッファ層との間の隅に隣接して第２の伝導形を有する電流シフト領域が設けられる。さらに、第１と第２の伝導形は、互いに異なっており、また電流シフト領域は、半導体バッファ層部分と半導体メサ部分との間にあって第１の伝導形を有する。
【００１３】
さらに、半導体メサの表面に金属電極が設けられるため、半導体メサは、金属電極と半導体バッファ層との間に位置することになる。半導体バッファ層に隣接する半導体メサの中央部分は、金属電極から半導体メサに対向する半導体バッファ層の表面への第１の伝導形の電流経路を提供し、および／又は半導体メサに対向する半導体バッファ層の表面から金属電極への第１の伝導形の電流経路を提供する電流シフト領域を含まない。電流シフト領域は、半導体メサを含まない半導体バッファ層部分へ延びる。
【００１４】
半導体メサに隣接して半導体ステップが設けられ、半導体ステップの厚さは、半導体メサの厚さよりも小さくされる。さらに、半導体ステップに隣接するバッファ層中への電流シフト領域の深さは、半導体ステップを含まないバッファ層部分への電流シフト領域の深さよりも小さい。
【００１５】
第２の伝導形を有する半導体制御層が半導体バッファ層の上に設けられて、半導体バッファ層が半導体制御層と半導体メサとの間に位置するため、半導体バッファ層は、電流シフト領域と半導体制御層との間に位置することになる。さらに、第２の伝導形を有する制御コンタクト領域は、半導体バッファ層を貫通して延びて半導体制御層に電気的に結合するが、また制御コンタクト領域は、電流シフト領域から分離される。
【００１６】
第１の伝導形を有する半導体ドリフト層が設けられるため、半導体制御層は、半導体ドリフト層と半導体バッファ層との間に位置することになる。半導体メサの上に第１の金属電極が設けられるため、半導体メサは、第１の金属電極と半導体バッファ層との間に位置することになる。第２の金属電極が制御コンタクト領域上に設けられるため、制御コンタクト領域は、第２の金属電極と半導体制御層との間に位置することになる。第３の金属電極が設けられて、半導体ドリフト層が第３の金属電極と半導体制御層との間に位置することになる。
【００１７】
第２の伝導形を有する半導体アノード／カソード層が半導体ドリフト層と第３の金属電極との間に設けられる。
【００１８】
炭化珪素基板の上に半導体制御、ドリフトおよび／又はアノード／カソード層が設けられるため、半導体制御、ドリフトおよび／又はアノード／カソード層は、炭化珪素基板と半導体バッファ層との間に位置することになる。さらに、炭化珪素基板は、約４度よりも大きくない角度だけ軸から外して切断されるか、あるいは軸に沿って切断された表面を定義する。さらに、半導体制御層、半導体バッファ層および半導体メサの結晶構造は、炭化珪素基板の結晶構造と揃えられる。
【００１９】
本発明のその他の実施の形態に従えば、バイポーラ半導体デバイスの作製方法は、第１の伝導形を有する半導体バッファ層を形成する工程およびバッファ層の表面上に第１の伝導形を有する半導体メサを形成する工程を含む。半導体メサと半導体バッファ層との間の隅に隣接して第２の伝導形を有する電流シフト領域が形成される。さらに、第１と第２の伝導形は、互いに異なる伝導形であり、また電流シフト領域は、半導体バッファ層部分と半導体メサ部分との間にあって第１の伝導形を有する。
【００２０】
電流シフト領域の形成は、半導体メサを形成したあとで半導体メサに隣接する半導体バッファ層の露出部分を、第２の伝導形を有するドーパントでドーピング（例えば、注入）する工程を含む。半導体バッファ層および半導体メサは、熱処理されて、ドーパントの一部が半導体メサと半導体バッファ層との間に拡散するようにされる。
【００２１】
半導体メサの形成は、半導体バッファ層全体の上に半導体メサ層をエピタキシャル形成させる工程を含む。半導体メサ層の一部が選択的に除去されて（例えば、反応性イオン・エッチング又はＲＩＥを用いて）半導体メサが定義され、また半導体バッファ層の一部が露出される。
【００２２】
金属電極が半導体メサの表面に形成されるため、半導体メサは、金属電極と半導体バッファ層との間に位置することになる。半導体バッファ層に隣接する半導体メサの中央部分は、金属電極から半導体メサに対向する半導体バッファ層の表面への第１の伝導形の電流経路を提供し、および／又は半導体メサに対向する半導体バッファ層の表面から金属電極への第１の伝導形の電流経路を提供する電流シフト領域を含まない。
【００２３】
電流シフト領域は、半導体メサを含まない半導体バッファ層の部分に延びる。
【００２４】
電流シフト領域を形成する前に、半導体メサに隣接して半導体ステップが形成され、半導体ステップの厚さは、半導体メサの厚さよりも小さくされる。半導体ステップに隣接するバッファ層中への電流シフト領域の深さは、半導体ステップを含まないバッファ層部分への電流シフト領域の深さよりも小さい。半導体ステップの形成は、半導体メサの形成後に半導体メサから分離された半導体バッファ層の部分を選択的に除去して（例えば、反応性イオン・エッチング又はＲＩＥを用いて）、半導体メサに隣接して半導体ステップを定義する工程を含む。
【００２５】
電流シフト領域の形成は、半導体メサの形成後、および半導体ステップの形成後に、半導体ステップに隣接する半導体バッファ層の部分を、第２の伝導形を有するドーパントでドーピングする（例えば、イオン注入を用いて）工程を含む。半導体バッファ層および半導体メサは、熱処理されて、ドーパントの一部が半導体メサと半導体バッファ層との間に拡散するようにされる。
【００２６】
半導体バッファ層を形成する前に、第２の伝導形を有する半導体制御層が形成され、半導体バッファ層の形成には、半導体制御層の上への半導体バッファ層の形成が含まれる。従って、半導体バッファ層が半導体制御層と半導体メサとの間に位置するため、半導体バッファ層は、電流シフト領域と半導体制御層との間に位置することになる。半導体メサを形成したあとで、第２の伝導形を有する制御コンタクト領域が形成されるが、制御コンタクト領域は、半導体バッファ層を貫通して延びて半導体制御層に電気的に結合する。制御コンタクト領域は、電流シフト領域から分離される。
【００２７】
半導体制御層を形成する前に、第１の伝導形を有する半導体ドリフト層が形成され、半導体制御層の形成には、半導体ドリフト層の上への半導体制御層の形成が含まれる。従って、半導体制御層は、半導体ドリフト層と半導体バッファ層との間に位置することになる。半導体メサの上に第１の金属電極が形成されるため、半導体メサは、第１の金属電極と半導体バッファ層との間に位置することになる。制御コンタクト領域の上に第２の金属電極が形成されるため、制御コンタクト領域は、第２の金属電極と半導体制御層との間に位置することになる。半導体ドリフト層の上に第３の金属電極が形成されるため、半導体ドリフト層は、第３の金属電極と半導体制御層との間に位置することになる。
【００２８】
半導体ドリフト層を形成する前に、半導体アノード／カソード層が形成され、半導体ドリフト層の形成には、半導体アノード／カソード層の上に半導体ドリフト層を形成して、半導体アノード／カソード層が半導体ドリフト層と第３の金属電極との間に位置するようにする工程が含まれる。
【００２９】
半導体制御、ドリフトおよび／又はアノード／カソード層の形成は、炭化珪素基板上に半導体制御、ドリフトおよび／又はアノード／カソード層を形成して、半導体制御、ドリフトおよび／又はアノード／カソード層が炭化珪素基板と半導体バッファ層との間に位置するようにする工程を含む。炭化珪素基板は、約４度よりも大きくない角度だけ軸から外して切断されるか、あるいは軸に沿って切断された表面を定義しており、半導体制御層、半導体バッファ層および半導体メサの結晶構造は、炭化珪素基板の結晶構造と揃えられる。言い換えれば、半導体メサ、バッファ、制御および／又はアノード／カソード層が炭化珪素基板上にエピタキシャル形成される。
【００３０】
発明のよりよい理解のためにここに含められる添付図面は、本出願の一部を構成しており、発明の特定の実施の形態を示している。
【図面の簡単な説明】
【００３１】
【図１】従来のメサ終端したＰＩＮダイオード構造を示す断面図。
【図２Ａ】本発明のいくつかの実施の形態に従う、櫛形電極を含む半導体デバイスを示す平面図。
【図２Ｂ】本発明のいくつかの実施の形態に従うバイポーラ接合トランジスタ（ＢＪＴ）の構造を示す図２Ａの切断線ｉ−ｉ’に沿って取った断面図。
【図２Ｃ】本発明のいくつかの実施の形態に従うゲート・ターンオフ・サイリスタ（ＧＴＯ）の構造を示す図２Ａの切断線ｉ−ｉ’に沿って取った別の断面図。
【図３Ａ】本発明のいくつかの実施の形態に従ってメサおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図３Ｂ】本発明のいくつかの実施の形態に従ってメサおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図４Ａ】本発明のいくつかの実施の形態に従ってメサ、ステップおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図４Ｂ】本発明のいくつかの実施の形態に従ってメサ、ステップおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図５Ａ】本発明のいくつかの実施の形態に従ってメサ、ステップおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図５Ｂ】本発明のいくつかの実施の形態に従ってメサ、ステップおよび電流シフト領域の構造を形成する操作を示す拡大断面図。
【図６Ａ】従来のＢＪＴ構造中での模擬電流密度を示す図。
【図６Ｂ】本発明のいくつかの実施の形態に従うステップ状電流シフト領域を含むＢＪＴ中での模擬電流密度を示す図。
【発明を実施するための形態】
【００３２】
（詳細な説明）
ここからは、発明の実施の形態を示している添付図面を参照しながら本発明の実施の形態についてより詳しく説明する。ただし、本発明は、多くの異なる形態として実現でき、ここに提示する実施の形態に限定すべきではない。むしろ、これらの実施の形態は、この開示が完全なものとなるように与えられるものであって、当業者に対して発明の範囲を完全に伝えるものである。全体を通して、同様な要素に対して同じ参照符号が用いられる。
【００３３】
第１とか第２とかの用語がここで各要素を説明するために用いられているが、それらの要素は、これらの用語によって限定されるべきでないことを理解すべきである。これら用語は、単にそれぞれの要素を区別するために用いられている。例えば、第１の要素を第２の要素と表現し、同様に、第２の要素を第１の要素と表現しても本発明の範囲から外れることはない。ここで用いられている「および／又は」という表現には、関連する列挙された項目の１つ又は複数のものの任意およびあらゆる組合せが含まれる。
【００３４】
ここで用いられる用語は、単に特定の実施の形態を説明するために用いられるものであって、発明を限定することを意図していない。ここで用いられるように、名詞が単数（“ａ”，“ａｎ”，“ｔｈｅ”）として表現されている場合でも、特に断らない限り、複数の意味も含む。さらに、ここで用いられている「成っている（ｃｏｍｐｒｉｓｅ）」および／又は「含んでいる（ｉｎｃｌｕｄｅ）」という表現は、言及される（特徴（ｆｅａｔｕｒｅｓ）、完全体（ｉｎｔｅｇｅｒｓ）、ステップ、操作、要素および／又はコンポネントの存在を明記するものであるが、１又は複数のその他の構造、完全体、工程、操作、要素、コンポネントおよび／又はそれらのグループの存在又は追加を排除するものではない。
【００３５】
別に定義しない限り、ここで用いられるすべての用語（技術的および科学的用語を含む）は、本発明が属する技術分野の業者によって共通的に理解されるのと同じ意味を持つ。さらに、ここで用いられる用語は、この明細書の文脈および関連技術分野でそれらが意味するものと整合する意味を持つものとして解釈されるべきであること、および特に別の意味で定義されていない限り、理想化あるいは過大に形式化された意味で解釈されるべきでないことを理解すべきである。
【００３６】
層、領域又は基板などの要素が別の要素の「中へ」延びたり、「上に」あると表現されるとき、それは、直接的にそれら他の要素の上にあったり、中に延びたりすることができるし、あるいは仲介物が存在することもあることを理解すべきである。これとは対照的に、要素が別の要素の「直接上に」あったり、「直接中に」延びたりすると表現されるときは、仲介物は存在しない。さらに、要素が別の要素に「接続」又は「結合」されると表現されるとき、それはその別の要素と直接的に接続又は結合することもできるが、仲介する要素が存在することもできることを理解すべきである。これと対照的に、要素が別の要素と「直接接続」又は「直接結合」されると表現されるときは、仲介する要素は存在しない。
【００３７】
相対的な用語、例えば「より小さい」、「上に」、「より上」、「より下」、「水平に」、「横に」、「縦に」、「下側に」、「上方に」、「上に載って」等は、ここで図面に示される１つの要素、層又は領域と、別の要素、層又は領域との関係を述べるために用いられる。これらの用語は、図面に示された方向に加えて、デバイスの異なる向きを包含する意図で用いられていることを理解すべきである。
【００３８】
発明の実施の形態について、ここで断面図を参照しながら説明する。それら断面図は、発明の理想化された実施の形態（および中間構造）を模式的に示している。図面中の層や領域の厚さは、分かりやすくするために誇張して描かれている。さらに、例えば、製造技術および／又は許容範囲の結果として図面の形状からの変形も期待される。従って、発明の実施の形態は、ここに示された領域の特定の形状に限定されるべきでなく、例えば、製造から生ずる形状の変形を包含する。例えば、矩形として示された注入領域は、一般に丸みのある、あるいはカーブした構造を有することができ、および／又は注入領域から非注入領域への端部における注入濃度の変化は、非連続的でなく、勾配を有することができる。同様に、イオン注入によって形成される埋め込み領域は、注入を行う表面と埋め込み領域との間の領域中に何らかの注入効果をもたらす。このように、図面に示された領域は、基本的に模式的なものであって、それらの形状は、デバイスの領域の実際の形状を示すものではなく発明の範囲を限定する意図もない。
【００３９】
層および／又は領域中の多数キャリア濃度を意味するｎ形又はｐ形という伝導形を有するとして特徴付けられる半導体の層および／又は領域を参照しながら、発明のいくつかの実施の形態について説明する。すなわち、ｎ形材料は、多数平衡濃度の負に帯電した電子を有し、他方、ｐ形材料は、多数平衡濃度の正に帯電した正孔を有する。いくつかの材料では、「＋」「−」を添えて（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などのように）、別の層や領域と比べて多数キャリア濃度がより多い（「＋」）か、より少ない（「−」）ことを示すように指定される。しかし、そのような表記は、層又は領域中に特定の具体的な濃度の多数キャリア又は少数キャリアが存在することを意味しない。
【００４０】
半導体パワー・デバイスは、融合型ＰｉＮ−ショットキ・ダイオード（ＭＰＳ）、ＰｉＮダイオード（ＰＮ）、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、ゲート・ターンオフ・サイリスタ（ＧＴＯ）、ＭＯＳ制御サイリスタ（ＭＣＴ）等のバイポーラ型パワー・デバイスと、高濃度にドープされたＰ＋領域を含むショットキ・ダイオードやポリシリコンなどその他の材料を含むヘテロ接合ダイオードのようなユニポーラ型パワー・デバイス（サージ性能を実現するために伝導形変調を採用できる）を含む。軸から８度外れた（オフ角が８度の）方位の炭化珪素（ＳｉＣ）上に作製されたとき、それらの半導体パワー・デバイスは、順方向電圧降下（Ｖｆｄｒｉｆｔ）の増加、電流利得の減少、逆方向リーク電流の増加などの性能劣化を蒙る。
【００４１】
軸から８度ずれた方位のＳｉＣ上に作製されたデバイスにおける性能劣化は、接合を順方向バイアスしたときに、電子と正孔との間での再結合を介して能動領域中で基底面転位（ＢＰＤ）が積層欠陥（ＳＦ）に成長することに起因する。これらの再結合は、基底面で積層欠陥を取り囲む部分転位の滑りを促進する。ＳＦの存在は、ＳｉＣ結晶内部およびすべての界面において、局所的なキャリア寿命の短縮、過剰な界面欠陥の生成等を引き起こす。
【００４２】
（０００１）基底面から２度ないし６度ずれた方位のＳｉＣ基板上へ高品質で低欠陥密度（低ＢＰＤ密度を含む）の成長を実現するための進歩したエピタキシャル厚層成長条件が考案された。この方式で成長させたエピタキシャル層は、低減されたＢＰＤ密度とそれに伴うＶｆｄｒｉｆｔの低減を示し、それによって例えば、その開示がここに参照によってその全体を取り込まれ援用される「Ｍｅｔｈｏｄ Ｔｏ Ｒｅｄｕｃｅ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ Ｎｕｃｌｅａｔｉｏｎ Ｓｉｔｅｓ Ａｎｄ Ｒｅｄｕｃｅ ＶｆＤｒｉｆｔ Ｉｎ Ｂｉｐｏｌａｒ Ｄｅｖｉｃｅｓ（積層欠陥生成サイトを低減し、バイポーラ・デバイスのＶｆｄｒｉｆｔを下げるための方法）」と題する米国特許第７，２７９，１１５号に述べられている多段エッチング処理を用いることなしに、その他の性能特性を改善させる。
【００４３】
本発明の実施の形態に従えば、安定した性能を提供する半導体パワー・デバイスは、［０００１］軸に平行に切断された表面を有するＳｉＣ基板、あるいは、［０００１］軸から小角度だけ外して切断されたＳｉＣ基板上に作製される。小角度だけ軸から外して切断されたＳｉＣ基板については、その開示がここに参照によってその全体を取り込まれ援用される「Ｓｔａｂｌｅ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｏｎ Ｌｏｗ−Ａｎｇｌｅ Ｏｆｆ−Ｃｕｔ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｃｒｙｓｔａｌｓ（小角度だけ軸から外して切断された炭化珪素結晶上の安定したパワー・デバイス）」と題する２００８年１２月１日付の米国特許仮出願第６１／１１８，８２５号に述べられている。ＳｉＣ−ＢＪＴで、例えば電流利得の劣化は、特にエミッタ・メサの隅におけるキャリア再結合および／又は表面再結合による積層欠陥（ＳＦ）などの欠陥の生成に起因する。本発明の実施の形態に従えば、エミッタ・メサの隅における表面再結合は、集中する電流をメサの隅からＳｉＣのバルクに向けてシフトさせることによって低減される。集中電流をメサの隅から遠ざけるようにシフトすることによって、電流利得の劣化が低減される。
【００４４】
図２Ａは、本発明のいくつかの実施の形態に従う、櫛形電極を含む半導体デバイスを示す部分平面図である。特に、第１の櫛形電極２０１は、第１の伝導形を有する半導体メサ２０３の上に設けられ、第２の櫛形電極２０５は、第１の伝導形と異なる第２の伝導形を有する制御コンタクト領域２０７の上に設けられる。さらに、第１の伝導形を有する半導体バッファ層２０９の上に半導体メサ２０３が設けられ、半導体メサ２０３に隣接する半導体バッファ層２０９中には、第２の伝導形を有する電流シフト領域２１１が設けられる。図２Ａの平面図には示されていないが、電流シフト領域２１１は、半導体メサ２０３の周辺部分と半導体シフト層２０９との間に広がる。半導体デバイスの能動領域に半導体のメサ、バッファ、電流シフトおよびコンタクト領域２０３、２１１、２１１および２０７が設けられ、また、半導体デバイスの終端領域（図示されていない）が能動領域を取り囲む。バッファ層２０９は、メサ２０３を形成する際の過剰エッチに対するマージンとなるため、メサ２０３を形成するために用いられるエッチが第２の伝導形を有する下層の半導体制御層（例えば、図２Ｂのベース層２１５’、あるいは図２Ｃのゲート層２１５’’）の一部をうっかり露出させることがない。
【００４５】
図２Ａの平面図に示された構造は、以下で詳しく説明するように異なるタイプの半導体パワー・デバイスのために用いられる。例えば、図２Ａの構造を用いて、本発明の実施の形態に従う、バイポーラ接合トランジスタおよび／又はゲート・ターンオフ・サイリスタを実現できる。
【００４６】
図２Ｂは、本発明のいくつかの実施の形態に従うバイポーラ接合トランジスタ（ＢＪＴ）の構造を示す図２Ａの切断線ｉ−ｉ’に沿って取った断面図である。ＢＪＴにおいて、第１の金属電極２０１’は、エミッタ／コレクタ電極と呼ばれ、第２の金属電極２０５’は、ベース電極と呼ばれ、また制御コンタクト領域２０７’は、ベース・コンタクト領域と呼ばれる。図２Ａに関して上で述べた要素に加えて、図２ＢのＢＪＴは、第２の伝導形を有するベース層２１５’、第１の伝導形を有するドリフト層２１７’および第１の伝導形を有する基板２１９’を含む。基板２１９’は、コレクタ／エミッタとして機能し、また第３の金属電極２２１’は、コレクタ／エミッタ電極と呼ばれる。従って、電極２０５’（又はベース電極）に供給される電流を用いて、電極２０１’と２２１’との間（あるいは、エミッタ電極とコレクタ電極との間）の電流が制御される。
【００４７】
さらに半導体メサ２０３’は、領域２０３ａ’および２０３ｂ’を含み（両方とも第１の伝導形を有する）、領域２０３ｂ’は、領域２０３ａ’よりも高い多数キャリア濃度を有する。例えば、領域２０３ｂ’は、電極２０１’との間でオーミック・コンタクトを提供できるように高いドーパント濃度を有する。
【００４８】
従って、図２ＢのＢＪＴは、電極２０５’に与えられる電気信号に応じて、電極２０１’と２２１’との間の比較的大きい電流をスイッチング／制御できる。このため、図２ＢのＢＪＴは、「縦型」パワー・デバイスと呼ばれる。それは、スイッチング／制御された電流が基板２１９’をはさんで対向する電極２０１’と電極２２１’との間で「縦」方向に流れるからである（ここで「縦」というのは、図２Ｂに示された構造の向きに相対的に決められる）。「縦」電流が連続した電極２２１’全体に広がったのちに櫛形電極２０１’のフィンガで集中するため、半導体メサ２０３’とバッファ層２０９’との間の隅に電流集中が発生する。電流シフト領域２１１’を設けることによって、この電流集中を半導体メサ２０３’とバッファ層２０９’との間の隅から離れるように移動させることができる。さらに詳細には、バッファ層２０９’（第１の伝導形を有する）と電流シフト領域２１１’（第２の伝導形を有する）との間に定義されるｐ−ｎ接合および／又は半導体メサ２０３’（第１の伝導形を有する）と電流シフト領域２１１’（第２の伝導形を有する）との間に定義されるｐ−ｎ接合は、電流シフト領域２１１’を流れる電流を低減／禁止する。
【００４９】
基板２１９’は、基底面転位（ＢＰＤ）を減らすために約４度よりも大きくない角度だけ軸から外して切断された表面、あるいは軸に沿って切断された表面を有する炭化珪素基板（ＳｉＣ）である。例えば、基板２１９’は、軸から外す角度（オフ角）α（アルファ）を約４度よりも大きくない角度とした場合、
（＜ワン、ワン、ツーバー、ゼロ＞）方向に向かって角度α（アルファ）だけ外して切断された一般に炭化珪素結晶のＣ面に対応する表面を有する結晶多形４ＨのＳｉＣ基板（４Ｈ−ｐｏｌｙｔｙｐｅ ＳｉＣ）である。約４度よりも大きくない角度だけ軸から外して切断された表面には、軸に沿って切断された表面（すなわち、角度０だけ軸から外して切断された表面）も含まれる。小角度だけ軸から外して切断されたＳｉＣ基板については、例えば、その開示がここに参照によってその全体を取り込まれ援用される「Ｓｔａｂｌｅ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｏｎ Ｌｏｗ−Ａｎｇｌｅ Ｏｆｆ−Ｃｕｔ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｃｒｙｓｔａｌｓ（小角度だけ軸から外して切断された炭化珪素結晶上の安定したパワー・デバイス）」と題する２００８年１２月１日付けの米国特許仮出願第６１／１１８，８２５号に述べられている。基板２１９’上の半導体層／領域の各々（例えば、ドリフト層２１７’、ベース層２１５’、バッファ層２０９’、メサ２０３’、ベース・コンタクト領域２０７’および電流シフト領域２１１’）は、エピタキシャル堆積、注入／拡散および／又はエッチングを用いて形成されるＳｉＣ層／領域である。従って、基板２１９’上の半導体層／領域の各々（例えば、ドリフト層２１７’、ベース層２１５’、バッファ層２０９’、メサ２０３’、ベース・コンタクト領域２０７’および電流シフト領域２１１’）は、基板２１９’の結晶構造に揃った単結晶構造を有する。
【００５０】
本発明のいくつかの実施の形態に従えば、図２ＢのＢＪＴは、第１の伝導形がｎ形で、第２の伝導形がｐ形のＮＰＮ−ＢＪＴである。その場合、メサ２０３’は、ｎ形エミッタであり、領域２０３ａ’は、高濃度にドープされたｎ形領域（Ｎ＋）で、領域２０３ｂ’は、非常に高濃度にドープされたｎ形領域（Ｎ＋＋）であって、基板２１９’は、高濃度にドープされたｎ形（Ｎ＋）コレクタを提供する。ドリフト層２１７’は、ｎ形伝導性（Ｎ）を有し、ベース層２１５’は、ｐ形伝導性（Ｐ）を有し、バッファ層２０９’は、ｎ形伝導性（Ｎ）を有し、電流シフト領域２１１’は、高濃度にドープされたｐ形伝導性（Ｐ＋）を有し、ベース・コンタクト領域２０７’は、高濃度にドープされたｐ形伝導性（Ｐ＋）を有する。図２Ｂには図示されていないが、電極２２１’との間でオーミック・コンタクトを提供するために、電極２２１’に隣接して基板２１９’上に非常に高濃度にドープされたｎ形層（Ｎ＋＋）が設けられる。
【００５１】
本発明のその他の実施の形態に従えば、図２ＢのＢＪＴは、第１の伝導形がｐ形で、第２の伝導形がｎ形のＰＮＰ−ＢＪＴである。その場合、メサ２０３’は、ｐ形エミッタであり、領域２０３ａ’は、高濃度にドープされたｐ形領域（Ｐ＋）で、領域２０３ｂ’は、非常に高濃度にドープされたｐ形領域（Ｐ＋＋）であって、基板２１９’は、高濃度にドープされたｐ形（Ｐ＋）コレクタを提供する。ドリフト層２１７’は、ｐ形伝導性（Ｐ）を有し、ベース層２１５’は、ｎ形伝導性（Ｎ）を有し、バッファ層２０９’は、ｐ形伝導性（Ｐ）を有し、電流シフト領域２１１’は、高濃度にドープされたｎ形伝導性（Ｎ＋）を有し、ベース・コンタクト領域２０７’は、高濃度にドープされたｎ形伝導性（Ｎ＋）を有する。図２Ｂには図示されていないが、電極２２１’との間でオーミック・コンタクトを提供するために、電極２２１’に隣接して基板２１９’上に非常に高濃度にドープされたｐ形層（Ｐ＋＋）が設けられる。
【００５２】
図２Ｃは、本発明のいくつかの実施の形態に従うゲート・ターンオフ・サイリスタ（ＧＴＯ）の構造を示す図２Ａの切断線ｉ−ｉ’に沿って取った別の断面図を示す。ＧＴＯにおいて、第１の金属電極２０１’’は、アノード／カソード電極と呼ばれ、第２の金属電極２０５’’は、ゲート電極と呼ばれ、制御コンタクト領域２０７’’は、ゲート・コンタクト領域と呼ばれる。さらに、上で図２Ａに関連して説明した要素に加えて、図２ＣのＧＴＯは、第２の伝導形を有する半導体ゲート層２１５’’、第１の伝導形を有する半導体ドリフト層２１７’’および２１８’’と、第２の伝導形を有する半導体基板２１９’’を含む。基板２１９’’は、アノード／カソードとして機能し、第３の金属電極２２１’’は、アノード／カソード電極と呼ばれる。従って、電極２０５’’（又はゲート電極）に供給される電流を用いて、電極２０１’’と２２１’’との間（あるいはアノード電極とカソード電極との間）の電流が制御される。
【００５３】
さらに半導体メサ２０３’’は、領域２０３ａ’’および２０３ｂ’’（両方とも第１の伝導形を有する）を含み、領域２０３ｂ’’は、領域２０３ａ’’よりも多い多数キャリア濃度を有する。例えば、領域２０３ｂ’’は、電極２０１’’との間でオーミック・コンタクトを提供できる高いドーパント濃度を有する。
【００５４】
従って、図２ＣのＧＴＯは、電極２０５’’に与えられる電気信号に応じて、電極２０１’’と２２１’’との間の比較的大きい電流をスイッチング／制御できる。このため、図２ＣのＢＪＴは、「縦型」パワー・デバイスと呼ばれる。それは、スイッチング／制御された電流が基板２１９’’をはさんで対向する電極２０１’’と電極２２１’’との間を「縦」方向に流れるからである（ここで「縦」というのは、図２Ｃに示された構造の向きに相対的に決められる）。「縦」電流は、連続した電極２２１’’全体に広がったのちに櫛形電極２０１’’のフィンガで集中するため、半導体メサ２０３’’とバッファ層２０９’’との間の隅に電流集中が発生する。電流シフト領域２１１’’を設けることによって、この電流集中を半導体メサ２０３’’とバッファ層２０９’’との間の隅から離れるように移動させることができる。さらに詳細には、バッファ層２０９’’（第１の伝導形を有する）と電流シフト領域２１１’’（第２の伝導形を有する）との間に定義されるｐ−ｎ接合および／又は半導体メサ２０３’’（第１の伝導形を有する）と電流シフト領域２１１’’（第２の伝導形を有する）との間に定義されるｐ−ｎ接合は、電流シフト領域２１１’’を流れる電流を低減／禁止する。
【００５５】
基板２１９’’は、基底面転位（ＢＰＤ）を減らすために約４度よりも大きくない角度だけ軸から外して切断された表面、あるいは軸に沿って切断された表面を有する炭化珪素基板（ＳｉＣ）である。例えば、基板２１９’’は、軸から外す角度α（アルファ）を約４度よりも大きくない角度とした場合、
（＜ワン、ワン、ツーバー、ゼロ＞）方向に向かって角度α（アルファ）だけ外して切断された一般に炭化珪素結晶のＣ面に対応する表面を有する４Ｈ結晶多形のＳｉＣ基板である。小角度だけ軸から外して切断されたＳｉＣ基板については、例えば、その開示がここに参照によってその全体を取り込まれ援用される「Ｓｔａｂｌｅ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｏｎ Ｌｏｗ−Ａｎｇｌｅ Ｏｆｆ−Ｃｕｔ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｃｒｙｓｔａｌｓ（小角度だけ軸から外して切断された炭化珪素結晶上の安定したパワー・デバイス）」と題する２００８年１２月１日付けの米国特許仮出願第６１／１１８，８２５号に述べられている。基板２１９’’上の半導体層／領域の各々（例えば、ドリフト層２１７’’と２１８’’、ゲート層２１５’’、バッファ層２０９’’、メサ２０３’’、ゲート・コンタクト領域２０７’’および電流シフト領域２１１’’）は、エピタキシャル堆積、注入／拡散および／又はエッチングを用いて形成されたＳｉＣ層／領域である。従って、基板２１９’’上の半導体層／領域の各々（例えば、ドリフト層２１７’’、ゲート層２１５’’、バッファ層２０９’’、メサ２０３’’、ゲート・コンタクト領域２０７’’および電流シフト領域２１１’’）は、基板２１９’’の結晶構造に揃った単結晶構造を有する。
【００５６】
本発明のいくつかの実施の形態に従えば、図２ＣのＧＴＯは、第１の伝導形がｎ形で、第２の伝導形がｐ形のｎ形ＧＴＯである。その場合、メサ２０３’’は、ｎ形カソードであり、領域２０３ａ’’は、高濃度にドープされたｎ形領域（Ｎ＋）で、領域２０３ｂ’’は、非常に高濃度にドープされたｎ形領域（Ｎ＋＋）であって、基板２１９’’は、高濃度にドープされたｐ形（Ｐ＋）アノードを提供する。ドリフト層２１７’’は、低濃度にドープされたｎ形伝導性（Ｎ−）を有し、ドリフト層２１８’’は、ｎ形伝導性（Ｎ）を有し、ゲート層２１５’’は、ｐ形伝導性（Ｐ）を有し、バッファ層２０９’’は、ｎ形伝導性（Ｎ）を有し、電流シフト領域２１１’’は、高濃度にドープされたｐ形伝導性（Ｐ＋）を有し、ゲート・コンタクト領域２０７’’は、高濃度にドープされたｐ形伝導性（Ｐ＋）を有する。図２Ｃには図示されていないが、電極２２１’’との間でオーミック・コンタクトを提供するために、電極２２１’’に隣接して基板２１９’’上に非常に高濃度にドープされたｐ形層（Ｐ＋＋）が設けられる。
【００５７】
本発明のその他の実施の形態に従えば、図２ＣのＧＴＯは、第１の伝導形がｐ形で、第２の伝導形がｎ形のｐ形ＧＴＯである。その場合、メサ２０３’’は、ｐ形アノードであり、領域２０３ａ’’は、高濃度にドープされたｐ形領域（Ｐ＋）で、領域２０３ｂ’’は、非常に高濃度にドープされたｐ形領域（Ｐ＋＋）であって、基板２１９’’は、高濃度にドープされたｎ形（Ｎ＋）カソードを提供する。ドリフト層２１７’’は、低濃度にドープされたｐ形伝導性（Ｐ−）を有し、ドリフト層２１８’’は、ｐ形伝導性（Ｐ）を有し、ゲート層２１５’’は、ｎ形伝導性（Ｎ）を有し、バッファ層２０９’’は、ｐ形伝導性（Ｐ）を有し、電流シフト領域２１１’’は、高濃度にドープされたｎ形伝導性（Ｎ＋）を有し、ゲート・コンタクト領域２０７’’は、高濃度にドープされたｎ形伝導性（Ｎ＋）を有する。図２Ｃには図示されていないが、電極２２１’’との間でオーミック・コンタクトを提供するために、電極２２１’’に隣接して基板２１９’’上に非常に高濃度にドープされたｎ形層（Ｎ＋＋）が設けられる。
【００５８】
図３Ａ−３Ｂ、４Ａ−４Ｂおよび５Ａ−５Ｂは、本発明の実施の形態に従って、メサおよび電流シフト領域の構造を形成する操作を示す拡大断面図である。各断面図で、要素は、一般に上で図２Ｂおよび２Ｃに関して説明したＢＪＴおよびＧＴＯ構造に関連して説明される。従って、図３Ａ−３Ｂ、４Ａ−４Ｂおよび５Ａ−５Ｂの操作および／又は構造は、ＢＪＴ、ＧＴＯ又は本発明の実施の形態に従うメサ構造を含む任意のその他の半導体デバイスに適用される。
【００５９】
図３Ａに示されたように、構造には、半導体基板２１９（例えば、図２Ｂの基板２１９’又は図２Ｃの基板２１９’’）、半導体ドリフト層２１７（例えば、図２Ｂのドリフト層２１７’又は図２Ｃのドリフト層２１７’’および２１８’’）、半導体制御層２１５（例えば、図２Ｂのベース層２１５’又は図２Ｃのゲート層２１５’’）、半導体バッファ層２０９（例えば、図２Ｂのバッファ層２０９’又は図２Ｃのバッファ層２０９’’）および半導体メサ２０３（例えば、図２Ｂのメサ２０３’又は図２Ｃのメサ２０３’’）が含まれる。
【００６０】
特に、半導体ドリフト層２１７、半導体制御層２１５および半導体バッファ層２０９は、半導体基板２１９上へエピタキシャル堆積によって形成される。メサ層は、バッファ層２０９上へのエピタキシャル堆積によって形成され、その後で、半導体メサ２０３にパターニング（例えば、反応性イオン・エッチング又はＲＩＥを用いて）される。材料成長時のその場ドーピング、材料成長後のその場拡散および／又は事後の注入を用いて、図３Ａの半導体層の伝導形および多数キャリアの濃度が提供される。例えば、材料成長時のその場ドーピングによって、ドリフト層２１７、制御層２１５、バッファ層２０９およびメサ領域２０３ａの伝導形／濃度が提供され、事後の注入によって、メサ領域２０３ｂの多数キャリア濃度が増加する。メサ２０３は、バッファ層２０９の位置で正確に終端しているように示されているが、いくらかの過剰エッチが生じる可能性があり、そうなるとバッファ層２０９の一部がメサ２０３に含まれることになる。さらに、拡散によってキャリア濃度の遷移がぼかされるため、バッファ層２０９とメサ領域２０３ａとの間で、ドーパント濃度は、勾配を持って変化する。言い換えると、バッファ層２０９とメサ領域２０３ａとの間のキャリア濃度（同じ伝導形のもの）の遷移位置は、メサ２０３の基部と必ずしも一致しない。
【００６１】
半導体メサ２０３を形成したあとで、選択的注入３０７および３１１（第２の伝導形のもの）が実行されて、制御コンタクト領域２０７および電流シフト領域２１１のための望ましい伝導形のドーパントがバッファ層２０９中に導入される。注入を希望しないバッファ層２０９およびメサ２０３の領域を覆うためにマスク（単数又は複数）が使用される。さらに、制御コンタクト領域２０７および電流シフト領域２１１を得るために異なる深さを与えるように、注入３０７と３１１とに対して、異なる分布、エネルギー、ドーズおよび／又はドーパントを用いることができる。例えば、注入３０７のためのドーズおよび／又はエネルギーは、注入３１１のためのドーズおよび／又はエネルギーよりも大きくすることができる。さらに、領域３０７の注入を行う間、注入領域３１１は、マスクされる。
【００６２】
図３Ｂに示されたように、熱活性化／拡散操作を行って、注入３０７および３１１のドーパントを活性化および拡散させることによって、制御コンタクト領域２０７（例えば、図２Ｂのベース・コンタクト領域２０７’又は図２Ｃのゲート・コンタクト領域２０７’’）および電流シフト領域２１１（例えば、図２Ｂの電流シフト領域２１１’又は図２Ｃの電流シフト領域２１１’’）が形成される。図３Ａおよび３Ｂには示されていないが、両方の注入を完了する前にも何らかの熱活性化／拡散が起こり得る。例えば、領域３１１に対するすべての注入を完了する前に、注入領域３０７で何らかの拡散が発生し得る。拡散処理（単数又は複数）の結果、電流シフト領域２１１は、メサ２０３とバッファ層２０９との間のメサ２０３の周辺領域の下側で距離ｄだけ広がる。距離ｄは、例えば、少なくとも約０．５μｍ（マイクロメートル）であり、さらに詳細には、少なくとも約１μｍ（マイクロメートル）である。距離ｄは、約０．８μｍ（マイクロメートル）から約１．２μｍ（マイクロメートル）の範囲にあり、さらに詳細には、距離ｄは、約１μｍ（マイクロメートル）である。本発明のいくつかの実施の形態に従えば、距離ｄは、本質的に０であって、その場合の隅（メサ２０３とバッファ層２０９との間）の下で電流シフト領域２１１の深さは、隅における電流集中を十分低減できるものである。
【００６３】
電流シフト領域２１１の深さがバッファ層２０９の厚さよりも小さいため、バッファ層２０９の一部分（第１の伝導形のもの）が電流シフト領域２１１と制御層２１５（第２の伝導形のもの）との間に残る。従って、電流シフト領域２１１は、制御コンタクト領域２０７および制御層２１５から電気的に分離される。制御コンタクト領域２０７の深さがバッファ層２０９の厚さよりも大きいため、制御コンタクト領域２０７は、バッファ層２０９を貫通して制御層２１５に電気的結合する。
【００６４】
制御コンタクト領域２０７および電流シフト領域２１１を形成したあと、図３Ｂに示すように金属電極２０１、２０５および２２１（例えば、図２Ｂの金属電極２０１’、２０５’および２２１’又は図２Ｃの金属電極２０１’’、２０５’’および２２１’’）が形成される。金属電極は、金属電極への損傷を回避するために、高温での熱活性化／拡散操作が完了したあとで形成される。このように、図３Ａおよび３Ｂの操作は、メサ構造を含む図２Ｂ又は２Ｃ又はその他の半導体デバイスのいずれかの構造を提供するために用いられる。
【００６５】
図４Ａに示されたように、構造には、半導体基板２１９（例えば、図２Ｂの基板２１９’又は図２Ｃの基板２１９’’）、半導体ドリフト層２１７（例えば、図２Ｂのドリフト層２１７’又は図２Ｃのドリフト層２１７’’と２１８’’）、半導体制御層２１５（例えば、図２Ｂのベース層２１５’又は図２Ｃのゲート層２１５’’）、半導体バッファ層２０９ｘ（例えば、図２Ｂのバッファ層２０９’又は図２Ｃのバッファ層２０９’’）および半導体メサ２０３（例えば、図２Ｂのメサ２０３’又は図２Ｃのメサ２０３’’）が含まれる。
【００６６】
特に、半導体ドリフト層２１７および半導体制御層２１５は、半導体基板２１９上へのエピタキシャル堆積によって形成される。バッファおよびメサ層は、エピタキシャル堆積によって形成され、そのあと２つのマスク／エッチ操作によって（例えば、２つの反応性イオン・エッチング又はＲＩＥ操作を用いて）バッファ層２０９ｘ中に半導体メサ２０３およびステップ４０１が形成される。例えば、第１のマスクおよび反応性イオン・エッチ操作を用いて、メサ層をエッチしてメサ２０３を形成し、次に第２のマスクおよび反応性イオン・エッチ操作を用いて、バッファ層をエッチして、メサ２０３に隣接してバッファ層２０９ｘ中にステップ４０１が形成される。メサ２０３は、バッファ層２０９ｘの位置で正確に終端しているように示されているが、いくらかの過剰エッチが発生する可能性があり、そうなるとメサ２０３中にバッファ層２０９ｘの一部が含まれることになる。さらに、拡散によってキャリア濃度の遷移がぼかされるため、バッファ層２０９ｘとメサ領域２０３ａとの間で、ドーパント濃度は、勾配を持って変化する。言い換えると、バッファ層２０９ｘとメサ領域２０３ａとの間のキャリア濃度（同じ伝導形のもの）の遷移位置は、メサ２０３の基部と必ずしも一致しない。メサ・ステップおよび関連する構造の形成については、その開示がここに参照によって全体を取り込まれ援用される「Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｗｉｔｈ Ｍｅｓａ Ｓｔｒｕｃｔｕｒｅｓ Ａｎｄ Ｂｕｆｆｅｒ Ｌａｙｅｒｓ Ｉｎｃｌｕｄｉｎｇ Ｍｅｓａ Ｓｔｅｐｓ（メサ構造およびメサ・ステップを含むバッファ層を備えたパワー半導体デバイス）」と題する米国特許出願第２００９／０１２１３１９号に述べられている。
【００６７】
材料成長時のその場ドーピング、材料成長後のその場拡散および／又は事後の注入を用いて、図４Ａの半導体層の伝導形および多数キャリアの濃度が提供される。例えば、材料成長時のその場ドーピングによって、ドリフト層２１７、制御層２１５、バッファ層２０９ｘおよびメサ領域２０３ａの伝導形／濃度が提供され、事後の注入によって、メサ領域２０３ｂの多数キャリア濃度が増加する。
【００６８】
半導体メサ２０３を形成したあとで、選択的注入３０７および３１１ｘ（第２の伝導形のもの）が実行されて、制御コンタクト領域２０７および電流シフト領域２１１ｘのための第２の伝導形のドーパントがバッファ層２０９ｘ中に導入される。さらに詳細には、注入３１１ｘは、メサ２０３に隣接するバッファ層２０９ｘ中でステップ４０１の両側に行われる。注入を望まないバッファ層２０９ｘおよびメサ２０３の領域を覆うためにマスク（単数又は複数）が用いられる。さらに、制御コンタクト領域２０７および電流シフト領域２１１ｘを得るために異なる深さを与えるように、注入３０７と３１１とに対して、異なる分布、エネルギー、ドーズおよび／又はドーパントを用いることができる。例えば、注入３０７のドーズおよび／又はエネルギーは、注入３１１ｘのドーズおよび／又はエネルギーよりも大きくすることができる。さらに、領域３０７の注入を行う間、注入領域３１１ｘは、マスクされる。
【００６９】
図４Ｂに示されたように、熱活性化／拡散操作を行って、注入３０７および３１１ｘのドーパントを活性化および拡散させることによって、制御コンタクト領域２０７（例えば、図２Ｂのベース・コンタクト領域２０７’又は図２Ｃのゲート・コンタクト領域２０７’’）および電流シフト領域２１１ｘ（例えば、図２Ｂの電流シフト領域２１１’又は図２Ｃの電流シフト領域２１１’’）が形成される。図４Ａおよび４Ｂには示されていないが、両方の注入が完了する前にも何らかの熱活性化／拡散が起こり得る。例えば、領域３１１ｘに対するすべての注入が完了する前に、注入領域３０７で何らかの拡散が発生し得る。拡散処理（単数又は複数）の結果、電流シフト領域２１１ｘは、メサ２０３とバッファ層２０９ｘとの間のメサ２０３の周辺領域の下側で距離ｄだけ広がる。距離ｄは、例えば、少なくとも約０．５μｍ（マイクロメートル）であり、さらに詳細には、少なくとも約１μｍ（マイクロメートル）である。距離ｄは、約０．８μｍ（マイクロメートル）から約１．２μｍ（マイクロメートル）の範囲にあり、さらに詳細には、距離ｄは、約１μｍ（マイクロメートル）である。本発明のいくつかの実施の形態に従えば、距離ｄは、本質的に０であって、その場合の隅（メサ２０３とバッファ層２０９ｘとの間）の下での電流シフト領域２１１の深さは、隅における電流集中を十分低減できるものである。
【００７０】
電流シフト領域２１１ｘの深さがバッファ層２０９ｘの厚さよりも小さいため、バッファ層２０９ｘの一部（第１の伝導形のもの）が電流シフト領域２１１ｘと制御層２１５（第２の伝導形のもの）との間に残る。従って、電流シフト領域２１１ｘは、制御コンタクト領域２０７および制御層２１５から電気的に分離される。制御コンタクト領域２０７の深さがバッファ層２０９ｘの厚さよりも大きいため、制御コンタクト領域２０７は、バッファ層２０９ｘを貫通して制御層２１５に電気的に結合する。
【００７１】
制御コンタクト領域２０７および電流シフト領域２１１ｘを形成したあと、図４Ｂに示すように金属電極２０１、２０５および２２１（例えば、図２Ｂの金属電極２０１’、２０５’および２２１’又は図２Ｃの金属電極２０１’’、２０５’’および２２１’’）が形成される。金属電極は、金属電極への損傷を回避するために、高温での熱活性化／拡散操作が完了したあとで形成される。このように、図４Ａおよび４Ｂの操作は、メサ構造を含む図２Ｂ又は２Ｃ又はその他の半導体デバイスのいずれかの構造を提供するために用いられる。
【００７２】
図５Ａに示されたように、構造には、半導体基板２１９（例えば、図２Ｂの基板２１９’又は図２Ｃの基板２１９’’）、半導体ドリフト層２１７（例えば、図２Ｂのドリフト層２１７’又は図２Ｃのドリフト層２１７’’および２１８’’）、半導体制御層２１５（例えば、図２Ｂのベース層２１５’又は図２Ｃのゲート層２１５’’）、半導体バッファ層２０９ｘｘ（例えば、図２Ｂのバッファ層２０９’又は図２Ｃのバッファ層２０９’’）および半導体メサ２０３ｘｘ（例えば、図２Ｂのメサ２０３’又は図２Ｃのメサ２０３’’）が含まれる。
【００７３】
特に、半導体ドリフト層２１７および半導体制御層２１５は、半導体基板２１９上へのエピタキシャル堆積によって形成される。バッファおよびメサ層は、エピタキシャル堆積によって形成され、そのあと２つのマスク／エッチ操作によって（例えば、２つの反応性イオン・エッチング又はＲＩＥ操作を用いて）ステップ状基部およびバッファ層２０９ｘｘを備えた半導体メサ２０３が形成される。例えば、第１のマスクおよび反応性イオン・エッチ操作を用いて、メサ・ステップ５０１の上部までメサ層を下方にエッチしてメサ２０３ｘｘ部分が形成される。言い換えると、第１のエッチは、バッファ層２０９ｘｘを露出することなくメサ層のほとんどを貫通してエッチする。次に、第２のマスク（第１のマスクよりも広い）および反応性イオン・エッチ操作を用いて、バッファ層２０９ｘｘ上に残っているメサ層の露出部分をエッチして、メサ２０３ｘｘの基部にメサ・ステップ５０１を形成する。メサ２０３ｘｘは、バッファ層２０９ｘｘの位置で正確に終端しているように示されているが、いくらかの過剰エッチが発生する可能性があり、そうなるとバッファ層２０９ｘｘの一部がメサ２０３ｘｘおよび／又はステップ５０１に含まれることになる。さらに、拡散によってキャリア濃度の遷移がぼかされるため、バッファ層２０９ｘｘとメサ領域２０３ａｘｘとの間で、ドーパント濃度は、勾配を持って変化する。言い換えると、バッファ層２０９ｘｘとメサ領域２０３ａｘｘとの間のキャリア濃度（同じ伝導形のもの）の遷移位置は、メサ２０３ｘｘ（ステップ５０１を含む）の基部と必ずしも正確に一致しない。メサ・ステップおよび関連する構造の形成については、その開示がここに参照によって全体を取り込まれ援用される「Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｗｉｔｈ Ｍｅｓａ Ｓｔｒｕｃｔｕｒｅｓ Ａｎｄ Ｂｕｆｆｅｒ Ｌａｙｅｒｓ Ｉｎｃｌｕｄｉｎｇ Ｍｅｓａ Ｓｔｅｐｓ（メサ構造およびメサ・ステップを含むバッファ層を備えたパワー半導体デバイス）」と題する米国特許出願第２００９／０１２１３１９号に述べられている。
【００７４】
材料成長時のその場ドーピング、材料成長後のその場拡散および／又は事後の注入を用いて、図５Ａの半導体層の伝導形および多数キャリアの濃度が提供される。例えば、材料成長時のその場ドーピングによって、ドリフト層２１７、制御層２１５、バッファ層２０９ｘｘおよびメサ領域２０３ａｘｘの伝導形／濃度が提供され、事後の注入によって、メサ領域２０３ｂの多数キャリア濃度が増加する。
【００７５】
半導体メサ２０３ｘｘを形成したあとで、選択的注入３０７および３１１ｘｘ（第２の伝導形のもの）が実行されて、制御コンタクト領域２０７および電流シフト領域２１１ｘｘのための第２の伝導形のドーパントがバッファ層２０９ｘｘ中に導入される。さらに詳細には、注入３１１ｘｘは、メサ・ステップ２０３に隣接して実行される。注入を望まないバッファ層２０９ｘｘおよびメサ２０３ｘｘ（ステップ５０１を含む）の領域を覆うためにマスク（単数又は複数）が用いられる。さらに、制御コンタクト領域２０７および電流シフト領域２１１ｘｘを得るために異なる深さを与えるように、注入３０７と３１１ｘｘとに対して、異なる分布、エネルギー、ドーズおよび／又はドーパントを用いることができる。例えば、注入３０７のドーズおよび／又はエネルギーは、注入３１１ｘｘのドーズおよび／又はエネルギーよりも大きくすることができる。さらに、領域３０７の注入を行う間、注入領域３１１ｘｘは、マスクされる。
【００７６】
図５Ｂに示されたように、熱活性化／拡散操作を行って、注入３０７および３１１ｘｘのドーパントを活性化および拡散させることによって、制御コンタクト領域２０７（例えば、図２Ｂのベース・コンタクト領域２０７’又は図２Ｃのゲート・コンタクト領域２０７’’）および電流シフト領域２１１ｘｘ（例えば、図２Ｂの電流シフト領域２１１’又は図２Ｃの電流シフト領域２１１’’）が形成される。図５Ａおよび５Ｂには示されていないが、両方の注入が完了する前にも何らかの熱活性化／拡散が起こり得る。例えば、領域３１１ｘに対するすべての注入が完了する前に、注入領域３０７に対する何らかの拡散を実行できる。拡散処理（単数又は複数）の結果、電流シフト領域２１１ｘｘは、メサ２０３ｘｘとバッファ層２０９ｘｘとの間のメサ２０３ｘｘのステップ５０１の下で距離ｄだけ広がる。距離ｄは、例えば、少なくとも約０．５μｍ（マイクロメートル）であり、さらに詳細には、少なくとも約１μｍ（マイクロメートル）である。距離ｄは、約０．８μｍ（マイクロメートル）から約１．２μｍ（マイクロメートル）の範囲にあり、さらに詳細には、距離ｄは、約１μｍ（マイクロメートル）である。本発明のいくつかの実施の形態に従えば、距離ｄは、本質的に０であって、その場合の隅（メサ２０３とバッファ層２０９ｘとの間）の下で電流シフト領域２１１ｘの深さは、隅における電流集中を十分低減できるものである。図５Ｂに示されたように、距離ｄは、ステップ５０１の幅とほぼ同じである。
【００７７】
電流シフト領域２１１ｘｘの深さがバッファ層２０９ｘｘの厚さよりも小さいため、バッファ層２０９ｘｘの一部（第１の伝導形のもの）が電流シフト領域２１１ｘｘと制御層２１５（第２の伝導形のもの）との間に残る。従って、電流シフト領域２１１ｘｘは、制御コンタクト領域２０７および制御層２１５から電気的に分離される。制御コンタクト領域２０７の深さがバッファ層２０９ｘｘの厚さよりも大きいため、制御コンタクト領域２０７は、バッファ層２０９ｘｘを貫通して制御層２１５に電気的に結合する。
【００７８】
制御コンタクト領域２０７および電流シフト領域２１１ｘｘを形成したあと、図５Ｂに示すように金属電極２０１、２０５および２２１（例えば、図２Ｂの金属電極２０１’、２０５’および２２１’又は図２Ｃの金属電極２０１’’、２０５’’および２２１’’）が形成される。金属電極は、金属電極への損傷を回避するために、高温での熱活性化／拡散操作が完了したあとで形成される。このように、図５Ａおよび５Ｂの操作は、メサ構造を含む図２Ｂ又は２Ｃ又はその他の半導体デバイスのいずれかの構造を提供するために用いられる。
【００７９】
図６Ａは、従来のＢＪＴ構造中で模擬された電流密度を示す。図６Ａで、Ｎ＋ＳｉＣメサ・エミッタ５０３、Ｎ ＳｉＣバッファ層５０９、Ｐ ＳｉＣベース層５１５、Ｐ＋ＳｉＣベース・コンタクト領域５０７、Ｎ ＳｉＣドリフト層５１７およびＮ＋ＳｉＣ基板層５１９は、従来のＮＰＮ ＳｉＣバイポーラ接合トランジスタを定義する。さらに金属エミッタ電極５０１、金属ベース電極５０５および金属コレクタ電極５２１は、それらとの電気的コンタクトを提供する。模擬の都合で、バッファ層５０９は、２つの部分に分けて示されているが、バッファ層５０９の両方の区分ともに同じＮ伝導形およびキャリア濃度を有するとして模擬されている。さらに、図示の便宜上、各種の層／領域（例えば、Ｐ ＳｉＣベース層５１５、Ｐ＋ＳｉＣベース・コンタクト領域５０７、Ｎ ＳｉＣドリフト層５１７、Ｎ＋ＳｉＣ基板層５１９および金属コレクタ電極５２１）は、別々に図示／定義されていないが、それは、別々に図示／定義しても模擬に関して顕著な効果を持たないからである。
【００８０】
図６Ａの模擬に示されたように、最も電流密度の高い領域は、メサ５０３とバッファ層５０９で定義される隅５３１に現れる。さらに、この隅における電流集中は、キャリア再結合および／又は表面再結合によって欠陥発生を増加させ、この欠陥発生が性能劣化を引き起こす。
【００８１】
図６Ｂは、上で図２Ｂおよび図５Ｂに関して説明した本発明のいくつかの実施の形態に従う、メサ・ステップおよび電流シフト領域を含むＢＪＴ中で模擬された電流密度を示す。図６Ｂで、Ｎ＋ＳｉＣメサ・エミッタ２０３ｘｘ（ステップ５０１を含む）、Ｎ ＳｉＣバッファ層２０９ｘｘ、Ｐ＋ＳｉＣ電流シフト領域２１１ｘｘ、Ｐ ＳｉＣベース層２１５、Ｐ＋ＳｉＣベース・コンタクト領域２０７、Ｎ ＳｉＣドリフト層２１７およびＮ＋ＳｉＣ基板層２１９は、本発明のいくつかの実施の形態に従うＮＰＮ−ＳｉＣバイポーラ接合トランジスタを定義する。さらに金属エミッタ電極２０１、金属ベース電極２０５および金属コレクタ電極２２１は、それらとの電気的コンタクトを提供する。電流シフト領域２１１ｘｘと電極２０５との間に空隙が示されているが、バッファ層２０９ｘｘおよびベース・コンタクト領域２０７の一部がこの空隙を埋めても模擬の結果は変わらない。さらに図示の便宜上、各種の層／領域（例えば、Ｐ ＳｉＣベース層２１５、Ｐ＋ＳｉＣベース・コンタクト領域２０７、Ｎ ＳｉＣドリフト層２１７、Ｎ＋ＳｉＣ基板層２１９および金属コレクタ電極２２１）は、別々に図示／定義されていないが、それは、別々に図示／定義しても模擬に関して顕著な効果を持たないからである。
【００８２】
図６Ｂに示されたように、最も電流密度の高い領域は、電流シフト領域２１１ｘｘとベース層２１５との間のバッファ層２０９ｘｘ中に現れる。言い換えれば、電流シフト領域２１１ｘｘが、最も電流密度が高い領域をメサ２０３ｘｘの基部に定義される隅から分離する。隅における電流集中を低減することで、キャリア再結合および／又は表面再結合による欠陥発生が低減される。従って、本発明のいくつかの実施の形態に従って、電流シフト領域および／又はステップを含めることによって性能劣化を緩和できる。
【００８３】
発明の実施の形態について、以上のようにバイポーラ接合トランジスタ（ＢＪＴ）およびゲート・ターンオフ・サイリスタ（ＧＴＯ）を例に挙げて説明してきた。しかし、発明は、メサ構造を含むその他の半導体デバイスに実施することができる。
【００８４】
図面および明細書において、発明の典型的な好適な実施の形態が開示されてきた。特別な用語が用いられているが、それらは、一般的な記述のための意味を持って使用されており、限定的な意図を有しない。発明の範囲は、以下の請求の範囲によって定義される。
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
第１の伝導形を有する半導体バッファ層と、
バッファ層の上にあって第１の伝導形を有する半導体メサと、
隅に隣接し、半導体バッファ層中にあって第２の伝導形を有する電流シフト領域であって、第１と第２の伝導形が互いに異なる伝導形である電流シフト領域と、
を含む半導体デバイス。
【請求項２】
請求項１に記載の半導体デバイスであって、さらに
半導体メサの表面上に位置する金属電極であって、半導体メサが金属電極と半導体バッファ層との間に位置し、また半導体バッファ層に隣接する半導体メサの中央部分は、金属電極から半導体メサに対向する半導体バッファ層の表面への第１の伝導形の電流経路を提供し、および／又は半導体メサに対向する半導体バッファ層の表面から金属電極への第１の伝導形の電流経路を提供する電流シフト領域を含まない金属電極、
を含む前記半導体デバイス。
【請求項３】
請求項１に記載の半導体デバイスであって、電流シフト領域が、半導体メサと半導体バッファ層との間の隅から電流を遠ざけるようにシフトするように構成されている前記半導体デバイス。
【請求項４】
請求項１に記載の半導体デバイスであって、電流シフト領域が、半導体メサを含まない半導体バッファ層部分へ広がっている前記半導体デバイス。
【請求項５】
請求項１に記載の半導体デバイスであって、さらに
半導体メサに隣接する半導体ステップであって、バッファ層の表面に対して垂直な方向での半導体ステップの厚さがバッファ層の表面に対して垂直な方向での半導体メサの厚さよりも小さい半導体ステップ、
を含む前記半導体デバイス。
【請求項６】
請求項１に記載の半導体デバイスであって、さらに
半導体バッファ層の上にあって第２の伝導形を有する半導体制御層であって、そのため半導体バッファ層が半導体制御層と半導体メサとの間に位置し、そのため半導体バッファ層が電流シフト領域と半導体制御層との間に位置する半導体制御層と、
第２の伝導形を有する制御コンタクト領域であって、制御コンタクト領域が半導体バッファ層を貫通して延びて半導体制御層に電気的に結合しており、制御コンタクト領域が電流シフト領域から分離されている制御コンタクト領域と、
を含む前記半導体デバイス。
【請求項７】
請求項６に記載の半導体デバイスであって、さらに
半導体制御層の上にあって第１の伝導形を有する半導体ドリフト層であって、そのため半導体制御層が半導体ドリフト層と半導体バッファ層との間に位置する半導体ドリフト層と、
半導体メサの上にある第１の金属電極であって、そのため半導体メサが第１の金属電極と半導体バッファ層との間に位置する第１の金属電極と、
制御コンタクト領域の上にある第２の金属電極であって、そのため制御コンタクト領域が第２の金属電極と半導体制御層との間に位置する第２の金属電極と、
半導体ドリフト層の上にある第３の金属電極であって、そのため半導体ドリフト層が第３の金属電極と半導体制御層との間にある第３の金属電極と、
を含む前記半導体デバイス。
【請求項８】
請求項７に記載の半導体デバイスであって、さらに
半導体ドリフト層と第３の金属電極との間にあって第２の伝導形を有する半導体アノード／カソード層、
を含む前記半導体デバイス。
【請求項９】
請求項６に記載の半導体デバイスであって、さらに
半導体制御層の上にある炭化珪素基板であって、そのため半導体制御層が炭化珪素基板と半導体バッファ層との間に位置する炭化珪素基板を含み、炭化珪素基板が、約４度よりも大きくない角度だけ軸から外して切断されるか、あるいは軸に沿って切断された表面を定義しており、また半導体制御層、半導体バッファ層および半導体メサの結晶構造が、炭化珪素基板の結晶構造と揃っている炭化珪素基板、
を含む前記半導体デバイス。
【請求項１０】
半導体デバイス作製方法であって、
第１の伝導形を有する半導体バッファ層を形成する工程と、
バッファ層の上にあって第１の伝導形を有する半導体メサを形成する工程と、
半導体メサと半導体バッファ層との間の隅に隣接して第２の伝導形を有する電流シフト領域を形成する工程であって、第１と第２の伝導形が互いに異なる伝導形である電流シフト領域を形成する工程と、
を含む半導体デバイス作製方法。
【請求項１１】
請求項１０に記載の方法であって、さらに
半導体メサの表面に金属電極を形成する工程であって、半導体メサが金属電極と半導体バッファ層との間に位置しており、また半導体バッファ層に隣接する半導体メサの中央部分が、金属電極から半導体メサに対向する半導体バッファ層の表面への第１の伝導形の電流経路を提供し、および／又は半導体メサに対向する半導体バッファ層の表面から金属電極への第１の伝導形の電流経路を提供する電流シフト領域を含んでいない金属電極を形成する工程、
を含む前記方法。
【請求項１２】
請求項１０に記載の方法であって、電流シフト領域が、半導体メサと半導体バッファ層との間の隅から電流を遠ざけるようにシフトするように構成されている、
前記方法。
【請求項１３】
請求項１０に記載の方法であって、電流シフト領域を形成する工程が、
半導体メサを形成したあとで、半導体メサに隣接する半導体バッファ層の露出部分に第２の伝導形を有するドーパントをドープする工程と、
半導体バッファ層および半導体メサを熱処理して、ドーパントの一部が半導体メサと半導体バッファ層との間に拡散するようにする工程と、
を含んでいる前記方法。
【請求項１４】
請求項１０に記載の方法であって、半導体メサを形成する工程が、
半導体バッファ層全体の上に半導体メサ層をエピタキシャル的に形成する工程と、
半導体メサ層の一部を選択的に除去して、半導体メサを定義し、半導体バッファ層の一部を露出させる工程と、
を含んでいる前記方法。
【請求項１５】
請求項１０に記載の方法であって、さらに
電流シフト領域を形成する前に、半導体メサに隣接して半導体ステップを形成して、半導体ステップの厚さが半導体メサの厚さよりも小さくなるように形成する工程、
を含む前記方法。
【請求項１６】
請求項１５に記載の方法であって、半導体ステップを形成する工程が、
半導体メサを形成したあとで、半導体メサから離れて位置する半導体バッファ層の一部を選択的に除去して、半導体メサに隣接して半導体ステップを定義する工程、
を含んでいる前記方法。
【請求項１７】
請求項１５に記載の方法であって、電流シフト領域を形成する工程が、
半導体メサを形成し、そして半導体ステップを形成したあとで、半導体ステップにずっと隣接する半導体バッファ層部分に第２の伝導形を有するドーパントをドープする工程と、
半導体バッファ層および半導体メサを熱処理して、ドーパントの一部が半導体メサと半導体バッファ層との間に拡散するようにする工程と、
を含んでいる前記方法。
【請求項１８】
請求項１０に記載の方法であって、電流シフト領域が半導体バッファ層部分と半導体メサ部分との間にあって第１の伝導形を有する、
前記方法。
【請求項１９】
半導体デバイスであって、
第１の伝導形を有する半導体バッファ層と、
バッファ層の上にあって第１の伝導形を有する半導体メサと、
半導体メサと半導体バッファ層との間の隅に隣接して第２の伝導形を有する電流シフト領域であって、第１と第２の伝導形が互いに異なる伝導形であり、また電流シフト領域が半導体バッファ層部分と半導体メサ部分との間にあって第１の伝導形を有する電流シフト領域と、
を含む半導体デバイス。
【請求項２０】
請求項１９に記載の半導体デバイスであって、さらに
半導体メサの表面に位置する金属電極であって、半導体メサが金属電極と半導体バッファ層との間に位置し、また半導体バッファ層に隣接する半導体メサの中央部分が、金属電極から半導体メサに対向する半導体バッファ層の表面への第１の伝導形の電流経路を提供し、および／又は半導体メサに対向する半導体バッファ層の表面から金属電極への第１の伝導形の電流経路を提供する電流シフト領域を含まない金属電極、
を含む前記半導体デバイス。
【請求項２１】
請求項１９に記載の半導体デバイスであって、さらに
半導体メサに隣接する半導体ステップであって、バッファ層の表面に対して垂直な方向での半導体ステップの厚さがバッファ層の表面に対して垂直な方向での半導体メサの厚さよりも小さい半導体ステップ、
を含む前記半導体デバイス。
【請求項１】
半導体デバイスであって、
第１の伝導形を有する半導体バッファ層と、
バッファ層の上にあって第１の伝導形を有する半導体メサと、
隅に隣接し、半導体バッファ層中にあって第２の伝導形を有する電流シフト領域であって、第１と第２の伝導形が互いに異なる伝導形である電流シフト領域と、
を含む半導体デバイス。
【請求項２】
請求項１に記載の半導体デバイスであって、さらに
半導体メサの表面上に位置する金属電極であって、半導体メサが金属電極と半導体バッファ層との間に位置し、また半導体バッファ層に隣接する半導体メサの中央部分は、金属電極から半導体メサに対向する半導体バッファ層の表面への第１の伝導形の電流経路を提供し、および／又は半導体メサに対向する半導体バッファ層の表面から金属電極への第１の伝導形の電流経路を提供する電流シフト領域を含まない金属電極、
を含む前記半導体デバイス。
【請求項３】
請求項１に記載の半導体デバイスであって、電流シフト領域が、半導体メサと半導体バッファ層との間の隅から電流を遠ざけるようにシフトするように構成されている前記半導体デバイス。
【請求項４】
請求項１に記載の半導体デバイスであって、電流シフト領域が、半導体メサを含まない半導体バッファ層部分へ広がっている前記半導体デバイス。
【請求項５】
請求項１に記載の半導体デバイスであって、さらに
半導体メサに隣接する半導体ステップであって、バッファ層の表面に対して垂直な方向での半導体ステップの厚さがバッファ層の表面に対して垂直な方向での半導体メサの厚さよりも小さい半導体ステップ、
を含む前記半導体デバイス。
【請求項６】
請求項１に記載の半導体デバイスであって、さらに
半導体バッファ層の上にあって第２の伝導形を有する半導体制御層であって、そのため半導体バッファ層が半導体制御層と半導体メサとの間に位置し、そのため半導体バッファ層が電流シフト領域と半導体制御層との間に位置する半導体制御層と、
第２の伝導形を有する制御コンタクト領域であって、制御コンタクト領域が半導体バッファ層を貫通して延びて半導体制御層に電気的に結合しており、制御コンタクト領域が電流シフト領域から分離されている制御コンタクト領域と、
を含む前記半導体デバイス。
【請求項７】
請求項６に記載の半導体デバイスであって、さらに
半導体制御層の上にあって第１の伝導形を有する半導体ドリフト層であって、そのため半導体制御層が半導体ドリフト層と半導体バッファ層との間に位置する半導体ドリフト層と、
半導体メサの上にある第１の金属電極であって、そのため半導体メサが第１の金属電極と半導体バッファ層との間に位置する第１の金属電極と、
制御コンタクト領域の上にある第２の金属電極であって、そのため制御コンタクト領域が第２の金属電極と半導体制御層との間に位置する第２の金属電極と、
半導体ドリフト層の上にある第３の金属電極であって、そのため半導体ドリフト層が第３の金属電極と半導体制御層との間にある第３の金属電極と、
を含む前記半導体デバイス。
【請求項８】
請求項７に記載の半導体デバイスであって、さらに
半導体ドリフト層と第３の金属電極との間にあって第２の伝導形を有する半導体アノード／カソード層、
を含む前記半導体デバイス。
【請求項９】
請求項６に記載の半導体デバイスであって、さらに
半導体制御層の上にある炭化珪素基板であって、そのため半導体制御層が炭化珪素基板と半導体バッファ層との間に位置する炭化珪素基板を含み、炭化珪素基板が、約４度よりも大きくない角度だけ軸から外して切断されるか、あるいは軸に沿って切断された表面を定義しており、また半導体制御層、半導体バッファ層および半導体メサの結晶構造が、炭化珪素基板の結晶構造と揃っている炭化珪素基板、
を含む前記半導体デバイス。
【請求項１０】
半導体デバイス作製方法であって、
第１の伝導形を有する半導体バッファ層を形成する工程と、
バッファ層の上にあって第１の伝導形を有する半導体メサを形成する工程と、
半導体メサと半導体バッファ層との間の隅に隣接して第２の伝導形を有する電流シフト領域を形成する工程であって、第１と第２の伝導形が互いに異なる伝導形である電流シフト領域を形成する工程と、
を含む半導体デバイス作製方法。
【請求項１１】
請求項１０に記載の方法であって、さらに
半導体メサの表面に金属電極を形成する工程であって、半導体メサが金属電極と半導体バッファ層との間に位置しており、また半導体バッファ層に隣接する半導体メサの中央部分が、金属電極から半導体メサに対向する半導体バッファ層の表面への第１の伝導形の電流経路を提供し、および／又は半導体メサに対向する半導体バッファ層の表面から金属電極への第１の伝導形の電流経路を提供する電流シフト領域を含んでいない金属電極を形成する工程、
を含む前記方法。
【請求項１２】
請求項１０に記載の方法であって、電流シフト領域が、半導体メサと半導体バッファ層との間の隅から電流を遠ざけるようにシフトするように構成されている、
前記方法。
【請求項１３】
請求項１０に記載の方法であって、電流シフト領域を形成する工程が、
半導体メサを形成したあとで、半導体メサに隣接する半導体バッファ層の露出部分に第２の伝導形を有するドーパントをドープする工程と、
半導体バッファ層および半導体メサを熱処理して、ドーパントの一部が半導体メサと半導体バッファ層との間に拡散するようにする工程と、
を含んでいる前記方法。
【請求項１４】
請求項１０に記載の方法であって、半導体メサを形成する工程が、
半導体バッファ層全体の上に半導体メサ層をエピタキシャル的に形成する工程と、
半導体メサ層の一部を選択的に除去して、半導体メサを定義し、半導体バッファ層の一部を露出させる工程と、
を含んでいる前記方法。
【請求項１５】
請求項１０に記載の方法であって、さらに
電流シフト領域を形成する前に、半導体メサに隣接して半導体ステップを形成して、半導体ステップの厚さが半導体メサの厚さよりも小さくなるように形成する工程、
を含む前記方法。
【請求項１６】
請求項１５に記載の方法であって、半導体ステップを形成する工程が、
半導体メサを形成したあとで、半導体メサから離れて位置する半導体バッファ層の一部を選択的に除去して、半導体メサに隣接して半導体ステップを定義する工程、
を含んでいる前記方法。
【請求項１７】
請求項１５に記載の方法であって、電流シフト領域を形成する工程が、
半導体メサを形成し、そして半導体ステップを形成したあとで、半導体ステップにずっと隣接する半導体バッファ層部分に第２の伝導形を有するドーパントをドープする工程と、
半導体バッファ層および半導体メサを熱処理して、ドーパントの一部が半導体メサと半導体バッファ層との間に拡散するようにする工程と、
を含んでいる前記方法。
【請求項１８】
請求項１０に記載の方法であって、電流シフト領域が半導体バッファ層部分と半導体メサ部分との間にあって第１の伝導形を有する、
前記方法。
【請求項１９】
半導体デバイスであって、
第１の伝導形を有する半導体バッファ層と、
バッファ層の上にあって第１の伝導形を有する半導体メサと、
半導体メサと半導体バッファ層との間の隅に隣接して第２の伝導形を有する電流シフト領域であって、第１と第２の伝導形が互いに異なる伝導形であり、また電流シフト領域が半導体バッファ層部分と半導体メサ部分との間にあって第１の伝導形を有する電流シフト領域と、
を含む半導体デバイス。
【請求項２０】
請求項１９に記載の半導体デバイスであって、さらに
半導体メサの表面に位置する金属電極であって、半導体メサが金属電極と半導体バッファ層との間に位置し、また半導体バッファ層に隣接する半導体メサの中央部分が、金属電極から半導体メサに対向する半導体バッファ層の表面への第１の伝導形の電流経路を提供し、および／又は半導体メサに対向する半導体バッファ層の表面から金属電極への第１の伝導形の電流経路を提供する電流シフト領域を含まない金属電極、
を含む前記半導体デバイス。
【請求項２１】
請求項１９に記載の半導体デバイスであって、さらに
半導体メサに隣接する半導体ステップであって、バッファ層の表面に対して垂直な方向での半導体ステップの厚さがバッファ層の表面に対して垂直な方向での半導体メサの厚さよりも小さい半導体ステップ、
を含む前記半導体デバイス。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【公表番号】特表２０１２−５１０７１８（Ｐ２０１２−５１０７１８Ａ）
【公表日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願番号】特願２０１１−５３８６３９（Ｐ２０１１−５３８６３９）
【出願日】平成２１年１１月２０日（２００９．１１．２０）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０６５２５１
【国際公開番号】ＷＯ２０１０／０６５３３４
【国際公開日】平成２２年６月１０日（２０１０．６．１０）
【出願人】（５９２０５４８５６）クリー インコーポレイテッド (468)
【氏名又は名称原語表記】ＣＲＥＥ ＩＮＣ．
【Ｆターム（参考）】
【公表日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願日】平成２１年１１月２０日（２００９．１１．２０）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０６５２５１
【国際公開番号】ＷＯ２０１０／０６５３３４
【国際公開日】平成２２年６月１０日（２０１０．６．１０）
【出願人】（５９２０５４８５６）クリー インコーポレイテッド (468)
【氏名又は名称原語表記】ＣＲＥＥ ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]