【課題】窒化物半導体を用いたメサ型の半導体装置のｐ型層の抵抗を低減する。また、窒化物半導体を用いたメサ型の半導体装置に高い値でばらつくオン抵抗が生じることを防ぐ。
【解決手段】窒化物半導体からなり、所定のベース電極間隔を有するヘテロ接合バイポーラトランジスタにおいて、ＧａＮベース層４およびＧａＮコレクタ層２の間に表面再結合抑制層３を設け、ＧａＮベース層４を貫通して表面再結合抑制層３の途中深さまで開口するメサＭ１を形成することでＧａＮベース層４を分離する。 （もっと読む）

【課題】高温や電流密度が高い条件下でも基板へ少数キャリアが到達するのを防いで、順方向電圧の増大を防ぐことができるバイポーラ半導体素子を提供する。
【解決手段】このＳｉＣ ｐｉｎダイオード２０では、ｎ型ＳｉＣ基板２１とｎ型バッファ層２２との間に形成したｎ型少数キャリア消滅層３１は、ｎ型バッファ層２２よりも炭素空孔欠陥の濃度が高く、少数キャリア消滅層３１の炭素空孔欠陥はｐ型のアノード層２４,２５からの正孔のトラップとして働く。よって、小数キャリア消滅層３１に達した正孔(少数キャリア)がトラップされ、小数キャリア消滅層３１において正孔密度Ｋ２が急激に減衰する。これにより、正孔(少数キャリア)が基板２１へ到達することを防いで、基板２１から積層欠陥が拡大するのを防いで、順方向電圧の増大を防止できる。 （もっと読む）

【課題】電力破壊を抑制できる半導体装置を提供すること。
【解決手段】ベース領域１２の表面に設定されたベースコンタクト領域１４において、ベース電極１５がベース領域１２に接合されている。ベースコンタクト領域１４の境界部の下方には、エミッタ領域１３と同じ導電型を有するＮ型領域２１がベースコンタクト領域１４を包囲するように形成されている。言い換えれば、ベースコンタクト領域１４の境界部の下方において、Ｐ型のベース領域１２およびＮ型領域２１によりＰＮ型の寄生ダイオードが形成されている。 （もっと読む）

エミッタ領域（５０）と、ベース領域（４０）と、コレクタ領域（２０）と、ベース領域（４０）から離間し、それを囲む、保護領域（２００）とを備える、バイポーラトランジスタ。保護領域（２００）は、ベース領域（４０）を形成するために使用される同一ドーピングマスクを使用して形成することができ、動作中には、空乏層を展開する役割を果たすことができる。また、本発明は、上記バイポーラトランジスタを製造する方法であって、エミッタ領域と、ベース領域と、コレクタ領域とを形成することと、該ベース領域を囲む保護領域を形成することとを含む、方法も提供する。
（もっと読む）

【課題】低電圧で作動するとともに大きなベース電圧を印加した場合でも耐電圧が高く、各種の回路素子への応用が容易で、製造コストを抑えた有機トランジスタ及び回路素子を提供する。
【解決手段】コレクタ電極１とエミッタ電極２と両電極間に設けられた有機半導体層３と有機半導体層３内に設けられたベース電極４とを有する縦型トランジスタ部、及び、ベース電極４とベース電圧電源端子７との間に設けられた抵抗部６、を有する。抵抗部６は、コレクタ電極１と同じ材料からなりベース電圧電源端子７に接続する第１電極２１と、エミッタ電極２と同じ材料からなりベース電極４に接続する第２電極２２と、有機半導体層３と同じ材料からなり第１電極２１及び第２電極２２間に挟まれた抵抗層２４とを有する。 （もっと読む）

【課題】バイポーラトランジスタが動作する際に、ベース領域のうちコレクタ側の端部が破壊されることを抑制する。
【解決手段】ベース領域１５０は、ウェル１１０内に形成されている。エミッタ領域１７０はベース領域１５０の中に形成され、ベース領域１５０より浅い。コレクタ領域１４０はウェル１１０内に形成され、ベース領域１５０の外側に位置している。第１埋込領域１８０は、少なくとも一部がベース領域１５０の中に位置しており、ベース領域１５０よりも不純物濃度が高い。そして第１埋込領域１８０は、平面視において、エミッタ領域１７０とコレクタ領域１４０の間に少なくとも一部が位置している。また第１埋込領域１８０は、エミッタ領域１７０の縁のうち少なくとも一辺と重なっており、かつエミッタ領域１７０の全面には重なっていない。 （もっと読む）

【課題】エミツタ・ベース間の接合界面特性の最適化により、性能が改善されたバイポーラ・トランジスタ構造そのおよび製造方法を提供する。
【解決手段】バイポーラ・トランジスタは、（１）半導体基板内に少なくとも部分的に位置決めされたコレクタ領域１５と、（２）コレクタ領域に接触するベース領域１６と、（３）ベース領域に接触するエミッタ領域１６Ａとを含む。エミッタ領域とベース領域の界面は、酸素不純物と、フッ素不純物および炭素不純物から成るグループから選ばれた少なくとも１つの不純物とを含む損傷領域１６Ａをエミツタ開口のベースを含む層１６に形成することにより、バイポーラ・トランジスタの性能を改善する。それらの不純物は、ベース領域を構成するベース材料のプラズマ・エッチング処理または代わりに無水アンモニアおよびフッ化水素処理が後に続く熱処理によって界面に導入することができる。 （もっと読む）

【課題】表面酸化膜下の界面近傍で発生する降伏を防ぎ、ツェナー降伏によるブレークダウン電圧の経時変動を防ぐバイポーラトランジスタを提供することを目的としている。
【解決手段】第一導電型半導体基体３内に不純物濃度が第一導電型半導体基体３より高い第一導電型の電流経路領域４と、電流経路領域４内に第二導電型の表面降伏防止領域５と、第一導電型半導体基体３表面に電流経路領域４と表面降伏防止領域５に接し不純物濃度が表面降伏防止領域５より高い第二導電型のベース領域６と、第一導電型半導体基体３表面に電流経路領域４と表面降伏防止領域５に接する第一導電型コレクタ領域７と、第一導電型半導体基体３表面かつ表面降伏防止領域５内に不純物濃度が電流経路領域４より高い第一導電型のエミッタ領域８と、表面降伏防止領域５内かつエミッタ領域８に接する不純物濃度が表面降伏防止領域５より高い第一導電型内部降伏誘導領域９を備える。 （もっと読む）

【課題】静電破壊保護回路の大きさを変えることなく、保持電圧を向上させることができ、保持電圧の制御を可能とする静電破壊保護回路を提供する。
【解決手段】ベース領域12の表面に、エミッタ領域6近傍からコレクタ端子側1へベース領域より不純物濃度が高いＰ型拡散領域２０を備える構造とすることで、保持電圧を増加させることができ、Ｐ型拡散領域の長さにより保持電圧の値を設定することができる。 （もっと読む）

【課題】ＳＯＡ（安全動作領域）拡大と良好な静特性とを同時に達成するトランジスタを提供する。

【解決手段】第１導電型のコレクタ層（２）と、前記コレクタ層上に形成される第２導電型のベース層（３）と、前記ベース層上に島状に形成される第１導電型のエミッタ層（４）と、前記ベース層とベース電極（１１）とが電気的に接続されるとベースコンタクト（１１’）と、前記エミッタ層とエミッタ電極（１２）とが電気的に接続されるエミッタコンタクト（１２’）と、を有する半導体装置であって、
平面的に見て前記ベースコンタクトと前記エミッタコンタクトとの間に形成されるトレンチ（６）を備えることを特徴とする半導体装置。 （もっと読む）

【課題】バイポーラトランジスタのエミッタ−ベース界面において、ドーパント濃度プロファイルを制御する方法を提供する。
【解決手段】第１濃度を有する第１ドーパントを含む第１半導体材料を形成する工程と、その上に、第２濃度を有し、これにより接合を形成する、第２ドーパントを含む第２半導体材料を形成する工程と、第２半導体材料を形成する前に、原子層エピタキシまたは気相ドーピングにより、第１半導体材料の上に、第２ドーパントを形成するのに適した、単分子層の少なくとも一部分の前駆体を堆積し、これにより接合における第２ドーパントの第２濃度を増加させる工程と、を含む（またはこれらの工程からなる）。 （もっと読む）

【課題】 静電破壊保護回路の動作開始電圧を下げるためトリガ素子を接続した場合であっても、静電破壊保護回路の静電破壊耐量を向上させることができる静電破壊保護回路を提供する。
【解決手段】 トリガ素子が接続される別のベース電極部拡散領域の周囲に、ベース領域より不純物濃度が低く、かつベース領域より深く形成されたＰ型拡散領域１１を備える構造とすることで、別のベース電極部拡散領域近傍で生じる高電界を緩和し、またコレクタの一部を構成する埋め込み領域近傍で、ベース電流供給に必要な高電界を生じさせることができ、静電破壊耐量を向上させている。 （もっと読む）

【課題】電流利得のばらつきを低減することができる半導体装置を提供する。
【解決手段】第１導電型の半導体基体１と、この半導体基体１の表面の一部に形成された、バイポーラトランジスタの第２導電型のコレクタ層２と、このコレクタ層２の一部に形成された、バイポーラトランジスタの第１導電型のベース層６と、このベース層６の一部に形成された、バイポーラトランジスタの第２導電型のエミッタ層７と、このエミッタ層７の直下の領域を除いた部分の半導体基体１に形成された、第１導電型の半導体層９とを含む半導体装置を構成する。 （もっと読む）

【課題】半導体装置の特性を向上できると共に、製造コストを低減できる。
【解決手段】本発明の例に関わる半導体装置は、半導体基板１上に順次積層されたコレクタ層２Ａ、ベース層３Ａ及びエミッタ層４Ａと、コレクタ層２Ａの側面上に設けられ、コレクタ層に対して歪み応力を与える第１ストレスソース膜１５Ａと、ベース層３Ａの側面上に設けられ、ベース層３Ａに対して歪み応力を与える第２ストレスソース膜１７と、を具備し、第１ストレスソース膜１５Ａ上端及び前記ベース層上端は、半導体基板表面から同じ高さに位置し、第２ストレスソース膜１７は、ベース層３Ａの側面と第１ストレスソース膜１５Ａの側面との間に設けられる。 （もっと読む）

【課題】現在、半導体集積回路で使用されているバイポーラトランジスタとＭＯＳトランジスタは最初に発明された時よりその構造は変わっておりません。構造と原理を根本的に見直し、高速化・低消費電力化・微細化を進展させる。
【解決手段】サブミクロンスケールの微細加工技術を用い、新しい原理と構造のトランジスタによる半導体集積回路を形成する。 （もっと読む）

半導体デバイスは、第１の伝導形を有する半導体バッファ層と、バッファ層の表面上にあって第１の伝導形を有する半導体メサとを含む。さらに第２の伝導形を有する電流シフト領域が半導体メサと半導体バッファ層との間の隅に隣接して設けられ、第１と第２の伝導形が互いに異なる伝導形である。関連する方法も開示される。
（もっと読む）

【課題】本発明は、半導体装置及びその製造方法等に関し、バイポーラトランジスタの面積を縮小してトランジスタの高集積化が可能な半導体装置及びその製造方法等提供する。
【解決手段】本発明に係る半導体装置及びその製造方法は、第１導電型半導体にベース領域６を形成後、第１のシリコン窒化膜８及びシリコン酸化膜９を形成する。シリコン酸化膜に溝を形成し、第２のシリコン窒化膜１０を形成する。第１及び第２のシリコン窒化膜をエッチバックすることでカバー膜１０ａを形成する。溝の底面上及びカバー膜の内側にポリシリコンエミッタを形成し、第３のシリコン窒化膜１３を形成する。第３のシリコン窒化膜及びカバー膜をマスクとして自己整合的にシリコン酸化膜をエッチングすることで、カバー膜の周囲に位置し且つ前記ベース領域上に位置する開口部を形成し、ベース領域を露出させ、導電膜１７ａを形成する工程とを具備することを特徴とする。 （もっと読む）

【課題】耐圧の異なるトランジスタを容易に形成することができる半導体装置を提供すること。
【解決手段】本発明にかかる半導体装置は、ボディシリコン層２３、低耐圧のトランジスタ４０、及び高耐圧のトランジスタ３０を有する。トランジスタ４０では、高濃度コレクタ領域４２及びベース領域４３が、半導体層２３に設けられた低濃度コレクタ領域４１に接する。また、トランジスタ３０では、ボディシリコン層２３に設けられた低濃度コレクタ領域３１に接する、高濃度コレクタ領域３２及びベース領域３３において、ボディシリコン層２３の主表面に対して平行方向の距離が、高濃度コレクタ領域３２及びベース領域３３よりも離れて設けられている。 （もっと読む）

【課題】バイポーラトランジスタの高周波特性の向上を図る。
【解決手段】ｐ型シリコン基板１０上に形成されたｎ型導電型の第１コレクタ層１４と、第１コレクタ層１４上に形成された、第１コレクタ層１４より幅の狭い、ｎ型導電型の第２コレクタ層２１と、第１コレクタ層１４上に、第２コレクタ層２１側面に接して形成された絶縁膜層２０と、第２コレクタ層２１上に形成された、ｐ型導電型のベース層２２と、ベース層２２側面に接してに形成された、ｐ型導電型のベース引き出し層２５と、ベース層２２上に形成された、ｎ型導電型のエミッタ領域３２とを備える。第１コレクタ層１４とベース層２２の間、又は第１コレクタ層１４とベース引き出し層２５の間に、絶縁膜層２０が形成されていることにより、ベース・コレクタ間の接合容量を低減させる。 （もっと読む）

【課題】複合高電圧素子工程を用いたポリエミッタ型バイポーラトランジスタ及びその製造方法、ＢＣＤ（複合高圧）素子及びその製造方法を提供する。
【解決手段】実施の形態に係るポリエミッタ型バイポーラトランジスタは、半導体基板１００の上側の一部に形成された埋込層１１０と、上記半導体基板の上に形成されたエピ層１２０と、上記エピ層に形成され、上記埋込層と連結されるコレクタ領域１３０と、上記エピ層の上側の一部に形成されたベース領域１４０と、上記ベース領域の基板の表面に形成され、ポリシリコン材質からなるポリエミッタ領域１７０と、を含む。実施の形態に係るＢＣＤ素子は、ポリシリコン材質からなるポリエミッタ領域を含むポリエミッタ型バイポーラトランジスタを含み、上記バイポーラトランジスタと同一な単一ウエハ上に形成されたＣＭＯＳとＤＭＯＳのうちの１つ以上のＭＯＳを含む。 （もっと読む）