非負の温度係数及び関連した制御回路を有するワイド・バンドギャップ・バイポーラ・ターンオフ・サイリスタ
アノード、カソード及びゲート端子を有するワイド・バンドギャップ・サイリスタと、ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ・トランジスタを含む。バイポーラ・トランジスタとサイリスタとが直列接続されるように、バイポーラ・トランジスタのエミッタ端子は、サイリスタのアノード端子に直接結合される。バイポーラ・トランジスタ及びサイリスタは、ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスを特徴付け、ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスは、非導通状態と、ベース端子への第一制御信号の印加及びゲート端子への第二制御信号の印加に応答してバイポーラ・トランジスタのコレクタ端子に対応する第１主端子とサイリスタのカソード端子に対応する第２主端子との間に電流を流すことができる導通状態との間を切り替えるように構成される。関連した制御回路も開示される。
【発明の詳細な説明】
【技術分野】
【０００１】
（政府権益の声明）
本発明は、陸軍研究所契約Ｎｏ．Ｗ９１１ＮＦ−０４−２−００２２に基づく米国政府の補助によって開発されたものである。米国政府は一定の本発明の権利を有する。
【０００２】
本発明は、パワー半導体デバイスに関し、特に、パワー・スイッチング・デバイスを含むデバイス及び回路に関する。
【背景技術】
【０００３】
パワー・デバイスは、大電流を通し高電圧をサポートするために広く用いられる。一般的に、最新のパワー・デバイスは、単結晶シリコン半導体材料から製造される。パワー・デバイスの一種はサイリスタである。サイリスタは、非導通「オフ」状態から導通「オン」状態へ、あるいはその逆方向に切り替えることができる双安定パワー半導体デバイスである。サイリスタ、ハイパワー・バイポーラ接合トランジスタ（HPBJT）、パワー金属酸化物半導体電界効果トランジスタ（MOSFET）等のパワー半導体デバイスは、大電流を制御又は通し、及び高電圧を遮断できる半導体デバイスである。
【０００４】
サイリスタは、一般的に知られており、通常、アノード、カソード及びゲートの３つの端子を有する。サイリスタは、そのゲート端子に電流パルスを受けると、そのアノード端子とカソード端子との間に電流を通すように動作する。特に、ゲートとカソードとの間に短い電流パルスを印加することにより、サイリスタはターンオンする。サイリスタが一旦ターンオンすると、ゲートはデバイスをターンオフする制御ができない。アノードとカソードとの間に逆電圧を印加することにより、ターンオフする。しかし、通常、特別に設計されたゲート・ターンオフ・サイリスタ（ＧＴＯ）は、逆ゲート・パルスによりターンオフする。一般的に、ＧＴＯサイリスタは、何らかのトリガ入力により通電を開始し、その後は、ダイオードとして動作する。
【０００５】
サイリスタは、過渡電流、つまりｄｉ／ｄｔ及びｄｖ／ｄｔ能力が非常に高いデバイスである。従来のシリコン・サイリスタでの順電圧（ＶＦ）降下は、約１．５Ｖから２Ｖであり、ハイパワー・デバイスでは、約３Ｖである。したがって、サイリスタは、大電流を制御又は通し、高電圧を効果的に遮断することができる（すなわち、電圧スイッチである）。
【０００６】
サイリスタの２つのパラメータは、ビルトイン電位（サイリスタの製造に用いられる半導体材料のバンドギャップ特性）と、固有オン抵抗（すなわち、デバイスがターンオンした時の線形領域におけるデバイスのアノードとカソードとの間の抵抗）である。通常、サイリスタの固有オン抵抗は、サイリスタに印加された所定の電圧で単位面積当たりの電流を大きくできるようにできるだけ小さくする。固有オン抵抗が小さいほど、所定の定格電流に対する順電圧（ＶＦ）降下は小さい。所定の半導体材料での最小のＶＦは、そのビルトイン電位（電圧）である。
【０００７】
シリコン制御整流器（ＳＣＲ）等の従来のサイリスタは、シリコン（Ｓｉ）又はガリウム砒素（ＧａＡｓ）で製造される。しかし、Ｓｉ又はＧａＡｓで製造されたサイリスタは、少数キャリア寿命やドリフト領域の厚さ等のＳｉ又はＧａＡｓ材料自身に起因する一定の性能限界がある。固有オン抵抗の最大要因は、サイリスタの低ドープの厚いドリフト領域の抵抗である。ＭＯＳＦＥＴ等の多数キャリア・デバイスでは、固有オン抵抗は、ドーピング濃度と、低ドープのドリフト層の厚さにより定まる。少数キャリア（又は、バイポーラ）デバイスは、電子及び正孔の両方のキャリアをドリフト層に注入して、実質的に固有オン抵抗値を減少させる。この効果は、導電率変調と呼ばれる。通常、サイリスタの定格電圧が増加すると、ドリフト領域の厚さを増加させ、ドリフト領域のドーピングを減少させる。効率的な導電率変調のためには、極めて長い少数キャリア寿命が必要である。同時に、ドリフト層の体積も増加するため、ドリフト層に蓄えられるキャリアの量も増加する。したがって、より高い定格遮断電圧を有するデバイスでは、スイッチング時間と周波数を決定するドリフト層内のアクセス・キャリアを除去するのに必要な時間は、劇的に増加する。
【０００８】
パワー・デバイスの開発努力として、パワー・デバイスに炭化ケイ素（ＳｉＣ）デバイスを利用することが行われてきた。炭化ケイ素は、シリコンに比べ、広いバンドギャップ、より低い比誘電率、高い降伏電界強度、高い熱伝導率、高い飽和電子ドリフト速度を有する。これらの特性により、炭化ケイ素のパワー・デバイスは、従来のシリコン・ベースのパワー・デバイスより、高い温度及び高いパワー・レベルで動作することができ、低い固有オン抵抗及び高いスイッチング周波数を有する。シリコン・デバイスと比べた炭化ケイ素デバイスの優位性に関する理論的解析は、バートナガール（Bhatnagar）他の出版物、「パワー・デバイスのための６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ及びＳｉの比較」（“Comparison of 6H-SiC, 3C-SiC and Si for Power Devices”）、IEEE Transactions on Electron Devices、第４０巻、１９９３年発行、６４５頁〜６５５頁に記載されている。
【０００９】
（発明の概要）
本発明のいくつかの実施例によれば、電子デバイスは、アノード、カソード及びゲート端子を有するワイド・バンドギャップ・サイリスタと、ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ・トランジスタと、を含む。バイポーラ・トランジスタのエミッタ端子は、サイリスタのアノード端子に結合される。バイポーラ・トランジスタ及びサイリスタは、ハイブリット又はモノリシック・ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスを特徴付ける。ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスは、非導通状態と、バイポーラ・トランジスタのベース端子への第一制御信号の印加及びサイリスタのゲート端子への第二制御信号の印加に応答してバイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間に電流を流すことができる導通状態との間を切り替えるように構成される。
【００１０】
いくつかの実施例において、電子デバイスは、第一及び第二制御信号を生成して、サイリスタのゲート端子に第一制御信号を供給し、バイポーラ・トランジスタのベース端子に第二制御信号を供給し、バイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間に負荷電流が流れるような導通状態にバイポーラ・パワー・スイッチング・デバイスを切り替えるように構成される制御回路を、さらに含む。制御回路は、さらに、バイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合して、負荷電流をサイリスタのゲート端子に転流し、バイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成される。
【００１１】
いくつかの実施例において、制御回路は、バイポーラ・トランジスタを導通状態に切り替えるように構成された第一制御信号を生成するように構成される第一電圧源と、サイリスタを導通状態に切り替えるように構成された第二制御信号を生成するように構成される第二電圧源と、バイポーラ・トランジスタのベース端子に第一電圧源を結合し、そこに第一制御信号を供給するように構成される第一スイッチング素子と、サイリスタのゲート端子に第二電圧源を結合し、そこに第二制御信号を供給するように構成される第二スイッチング素子と、バイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合するように構成される第三スイッチング素子と、を含む。
【００１２】
いくつかの実施例において、制御回路は、サイリスタのゲート端子に結合される第一スイッチング素子と、バイポーラ・トランジスタのベース端子に第一制御信号を与えるように構成され、第一スイッチング素子を切り替えてサイリスタのゲート端子に第二制御信号を与えるように構成される反転ドライバ装置と、サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に結合される第二スイッチング素子と、第二スイッチング素子を切り替えてバイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合するように構成される非反転ドライバ装置を含む。
【００１３】
いくつかの実施例において、第一スイッチング素子は、サイリスタのゲート端子に結合されるソース／ドレーン端子と、反転ドライバ装置の出力に結合されるゲート端子とを有するワイド・バンドギャップ・金属酸化物半導体（ＭＯＳ）トランジスタを含む。第二スイッチング素子は、バイポーラ・トランジスタのコレクタ端子に結合されるコレクタ端子と、サイリスタのゲート端子に結合されるエミッタ端子と、非反転ドライバ装置の出力に結合されるベース端子とを有するワイド・バンドギャップ・転流バイポーラ・トランジスタを含む。
【００１４】
いくつかの実施例において、制御回路は、さらに、印加された光に応答して出力信号を与えるように構成される光トリガ・ドライバ装置を含む。反転ドライバ装置及び非反転ドライバ装置は、光トリガ・ドライバ装置の出力に結合される。反転ドライバ装置は、バイポーラ・トランジスタのベース端子に第一制御信号を与えるように構成され、光トリガ・ドライバ装置に光が印加されている時には、ＭＯＳトランジスタを導通状態に切り替えてサイリスタのゲート端子に第二制御信号を与えるように構成される。非反転ドライバ装置は、光トリガ・ドライバ装置に光が印加されていない時には、転流バイポーラ・トランジスタを導通状態に切り替えて、サイリスタのゲート端子に第一バイポーラ・トランジスタのコレクタ端子を結合するように構成される。
【００１５】
いくつかの実施例において、制御回路は、さらに、サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に結合されるバイパス段を含む。バイパス段は、それらの間に電流を通し、バイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間の電流が予め定められたレベルを上回る時には、バイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成される。
【００１６】
いくつかの実施例において、バイパス段は、バイポーラ・トランジスタのコレクタとサイリスタのゲートとの間の電圧降下が、ツェナー・ダイオードの降伏電圧を上回る時には、導通するように構成されるツェナー・ダイオードを含む。いくつかの実施例において、バイパス段は、サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に、直列接続された複数のパワー・ダイオードを含む
【００１７】
いくつかの実施例において、バイパス段が、さらに、バイポーラ・トランジスタのコレクタ端子に結合されるコレクタ端子と、サイリスタのゲート端子に結合されるエミッタ端子と、ツェナー・ダイオードに結合されるベース端子とを有する転流バイポーラ・トランジスタを含む。転流バイポーラ・トランジスタは、ツェナー・ダイオードの導通に応答して、導通状態に切り替えられ、サイリスタのゲート端子に負荷電流を与えてバイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成される。
【００１８】
いくつかの実施例において、バイポーラ・トランジスタ及びサイリスタは、共通パッケージに同梱される。サイリスタの動作温度が上昇すると、サイリスタのアノード端子とカソード端子との間のオン抵抗は減少する。バイポーラ・トランジスタの動作温度が上昇すると、バイポーラ・トランジスタのコレクタ端子とエミッタ端子との間のオン抵抗は増加する。
【００１９】
いくつかの実施例において、それぞれの動作温度が上昇しても、バイポーラ・トランジスタのオン抵抗の増加は、サイリスタの電気抵抗の減少よりも大きい。したがって、バイポーラ・パワー・スイッチング・デバイスの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの導通状態の電気抵抗は増加する。
【００２０】
いくつかの実施例において、それぞれの動作温度の上昇に伴うバイポーラ・トランジスタのオン抵抗の増加とサイリスタの電気抵抗の減少とは実質的に同じである。したがって、バイポーラ・パワー・スイッチング・デバイスの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの導通状態の電気抵抗は実質的に変化しない。
【００２１】
いくつかの実施例において、バイポーラ・パワー・スイッチング・デバイスは、バイポーラ・トランジスタが活性領域で動作させられる時、電流飽和能力を提供するように構成される。
【００２２】
いくつかの実施例において、バイポーラ・トランジスタは、炭化ケイ素バイポーラ接合トランジスタ（ＢＪＴ）を含み、サイリスタは、炭化ケイ素ゲート・ターンオフ・サイリスタ（ＧＴＯ）を含む。
【００２３】
本発明の別の実施例によれば、パッケージ化したバイポーラ・パワー・スイッチング・デバイスは、ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ・トランジスタと、アノード、カソード及びゲート端子を有するワイド・バンドギャップ・サイリスタと、を含む。サイリスタのアノード端子は、バイポーラ・トランジスタのエミッタ端子に結合される。コレクタ端子が、バイポーラ・パワー・スイッチング・デバイスの第一主端子に対応し、カソード端子が、バイポーラ・パワー・スイッチング・デバイスの第二主端子に対応する。バイポーラ・パワー・トランジスタは、非導通状態と、第一及び第二主端子間に電流を流すことができる導通状態との間を切り替えるように構成される。バイポーラ・パワー・トランジスタは、導通状態において第一及び第二主端子の間で非負の温度係数を有し、バイポーラ・パワー・スイッチング・デバイスの動作温度が上昇しても、第一及び第二主端子間の電気抵抗は減少しない。
【００２４】
いくつかの実施例において、サイリスタの動作温度が上昇すると、サイリスタのアノード端子とカソード端子との間のオン抵抗は減少する。バイポーラ・トランジスタの動作温度が上昇すると、バイポーラ・トランジスタのコレクタ端子とエミッタ端子との間のオン抵抗は増加する。
【００２５】
いくつかの実施例において、それぞれの動作温度が上昇しても、バイポーラ・トランジスタのオン抵抗の増加は、サイリスタの電気抵抗の減少よりも大きく、正の温度係数を提供し、バイポーラ・パワー・トランジスタの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの第一及び第二主端子間の導通状態の電気抵抗は増加する。
【００２６】
いくつかの実施例において、それぞれの動作温度の上昇に伴うバイポーラ・トランジスタのオン抵抗の増加とサイリスタの電気抵抗の減少とは実質的に同じであり、ゼロに近い温度係数を提供し、バイポーラ・パワー・トランジスタの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの第一及び第二主端子間の導通状態の電気抵抗は実質的に変化しない。
【００２７】
本発明のさらに別の実施例によれば、パッケージ化したバイポーラ・ターンオフ・サイリスタ・デバイスは、アノード、カソード及びゲート端子を有するワイド・バンドギャップ・ゲート・ターンオフ・サイリスタ（ＧＴＯ）と、ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ接合トランジスタ（ＢＪＴ）を含む。ＢＪＴのエミッタ端子がＧＴＯのアノード端子に直接結合する。バイポーラ・パワー・スイッチング・デバイスは、非導通状態と、ＢＪＴのベース端子への第一制御信号の印加とＧＴＯのゲート端子への第二制御信号の印加とに応答してＢＪＴのコレクタとＧＴＯのカソードとの間に電流を流すことができる導通状態との間を切り替えるように構成される。
【００２８】
いくつかの実施例において、ＧＴＯの動作温度が上昇すると、ＧＴＯのアノード端子とカソード端子との間のオン抵抗は減少し、ＢＪＴの動作温度が上昇すると、ＢＪＴのコレクタ端子とエミッタ端子との間のオン抵抗は増加する。
【００２９】
いくつかの実施例において、ＧＴＯは、カソード端子を有する第一導電型の基板と、カソード端子と反対側の基板上に設けた第一導電型とは逆の第二導電型のドリフト層と、ドリフト層上に設けられ、ゲート端子を有する第一導電型のベース層と、ベース層上に設けられ、アノード端子を有する第二導電型の第一層と、を含む。ＢＪＴは、第二導電型の第一層の直接上に設けられ、エミッタ端子を有する第一導電型の層と、第一導電型の層上に設けられる第二導電型の第二層と、を含む。第二層は、コレクタ端子を有する第一導電型の高ドープ第一領域と、ベース端子を有する第二導電型の高ドープ第二領域と、を含む。
【００３０】
いくつかの実施例において、第一導電型はｎ型を含み、第二導電型はｐ型を含む。基板及びその上の層は、炭化ケイ素を含む。
【図面の簡単な説明】
【００３１】
添付図面は、本発明がさらに理解されるように、この出願に含まれその一部をなし、本発明のいくつかの実施例を示す。
【００３２】
【図１】本発明のいくつかの実施例によるデバイス及び／又は回路を示す回路図。
【図２】本発明のいくつかの実施例によるデバイス及び／又は回路を示す回路図。
【図３】本発明のいくつかの実施例によるデバイス及び／又は回路を示す回路図。
【図４】本発明のいくつかの実施例によるデバイス及び／又は回路を示す回路図。
【００３３】
【図５】本発明のいくつかの実施例によるデバイスの電流−電圧（Ｉ−Ｖ）特性を示すグラフ。
【図６】本発明のいくつかの実施例によるデバイスの電流−電圧（Ｉ−Ｖ）特性を示すグラフ。
【００３４】
【図７】図１のデバイスの断面図。
【発明を実施するための形態】
【００３５】
以下、本発明の実施例を示す添付図面を参照して本発明をより詳細に説明する。しかし、本発明は、多くの様々な形態で実施することができ、本明細書に記載された実施例に限定されないと解すべきである。むしろ、本明細書が十分で完全なものとなり、本発明の範囲を当業者に十分に伝えるように、これらの実施例は提供されている。なお、図面においては、層及び領域の寸法及び相対的寸法は、わかりやすさのために誇張されている場合もある。当然のことながら、要素又は層が、他の要素又は層に対して、「上」、「接続」又は「結合」という場合には、それは、他の要素又は層に対して、直接上にあり、接続し又は結合してもよいし、介在する要素又は層があってもよい。対照的に、要素が、他の要素又は層に対して、「直接上」、「直接接続」又は「直接結合」という場合には、介在する要素又は層はない。本明細書では、「及び／又は」という用語は、関連して列挙されたものの一つ以上の任意のもの及び全ての組み合わせを含む。全体を通して、同じ符号は、同じ要素を意味する。
【００３６】
当然のことながら、第１及び第２という用語は、本明細書では、様々な領域、層及び／又は部分を記載するために用いるが、これらの領域、層及び／又は部分は、これらの用語により制限されるべきでない。これらの用語は、１つの領域、層又は部分を、他の領域、層又は部分と区別するためのみに用いる。したがって、本発明の範囲を逸脱することがなければ、以下で説明する第一の領域、層又は部分を、第二の領域、層又は部分といってもよいし、同様に、第二の領域、層又は部分を、第一の領域、層又は部分といってもよい。
【００３７】
さらに、「下の」又は「底部」、及び「上の」又は「上部」等の相対語は、本明細書では、図示されるような１つの要素の他の要素に対する関係を記載するために用いる。当然のことながら、相対語は、図示されたデバイスの向きに加え、デバイスの様々な向きを包含することを意図している。例えば、図中のデバイスの向きを反転した場合、他の要素の「下」側と記載された要素は、他の要素の「上」側に向きが変わる。したがって、一例としての用語「下の」は、図の特定の向きに依存して、「下の」及び「上の」の両方の向きを包含することができる。同様に、複数の図の一つにあるデバイスの向きを反転した場合、他の要素の「下」又は「すぐ下」にあると記載された要素は、他の要素の「上」になることもある。したがって、一例としての用語「下」又は「すぐ下」は、上及び下の両方の向きを包含することができる。
【００３８】
本明細書に使用される専門用語は、特定の実施例を説明するためだけのものであり、本発明を限定することを意図しない。本明細書では、単数形の「一つの（a）」、「一つの（an）」及び「その（the）」は、文脈によって他の明確な指示がされない限り、複数形も含むことを意図する。さらに、用語「含む（include）」及び／又は「含む（including）」は、本明細書では、記載されている特徴、整数、ステップ、動作、要素、及び／又はコンポーネントの存在を特定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、及び／又はそのグループの存在又は付加を除外しない。
【００３９】
他に定めのない限りは、本明細書に使用されるすべての用語（技術用語及び科学用語を含む）は、本発明が属する当業者が一般的に理解するのと同じ意味を有する。さらに、当然のことながら、よく使用される辞書に定義のある用語等の本明細書で使用される用語は、本明細書及び関連技術の文脈における意味と整合する意味を有すると解すべきであり、本明細書に明確な定義がない限り、理想的、つまりあまりに形式的な意味に解しない。
【００４０】
図面を参照すると、図１乃至図４は、本発明の様々な実施例を示す回路図である。本発明の実施例によるトランジスタ及びサイリスタは、３Ｃ、２Ｈ、４Ｈ、６Ｈ及び１５Ｒのポリタイプを有する炭化ケイ素、又は電子デバイスを製造するために有用な様々な第ＩＩＩ族窒化物材料の任意のものから形成される。図示された実施例において、当業者にはよく理解できる方法で、ｎ＋領域及びｎ−領域並びにｐ＋領域及びｐ−領域は、同一の導電型の材料にそれぞれ異なる複数のドープ濃度レベルを記号で表すために「＋」及び「−」が付されている。本明細書では、「＋」及び「−」の表記は、材料が、変質したり（degenerate）半絶縁性であることを必ずしも表わさない。ｐ型炭化ケイ素には、例えば、アルミ又はホウ素をドープし、ｎ型炭化ケイ素には、例えば、窒素又はリンをドープする。ｐ型窒化物には、例えば、マグネシウムをドープするが、ｎ型窒化物には、例えば、ケイ素をドープする。
【００４１】
当業者に知られているように、サイリスタは、電流フローのためのアノード及びカソード、並びに遮断状態から導通状態に及びその逆にデバイスを切り替えるためのゲートを有する４層からなるラッチ・スイッチング・デバイスである。ゲートに印加された制御信号により、デバイスを、電流がデバイスのアノードとカソードの間を自由に流れることができる「オン」状態又は導通状態に「ラッチ」する。制御信号を除去した後でも、デバイスは導通状態を維持する。第二制御信号は、第一制御信号とは極性が反対で、デバイスを、「オフ」状態又は遮断状態に戻す。しかし、特別に設計されたゲート・ターンオフ・サイリスタ（「ＧＴＯ」）は、通常、逆ゲート・パルスによりターンオフする。一般的に、ＧＴＯサイリスタは、何らかのトリガ入力により導通を開始し、その後は、ダイオードとして動作する。以下に、いくつかのワイド・バンドギャップ・サイリスタの設計についてより詳細に説明するが、ワイド・バンドギャップ・サイリスタの設計は一般的な公知技術である。例えば、米国特許第５，５３９，２１７号は、炭化ケイ素（ＳｉＣ）サイリスタの設計と製造について記載している。このような炭化ケイ素サイリスタは、同様なケイ素サイリスタより改善されたパワー処理能力を示す。
【００４２】
本発明のいくつかの実施例は、従来のサイリスタでは、特に、動作温度が上昇すると、個々のオン抵抗値の差のため、サイリスタを並列にして実装することが困難であるとの認識から考えられている。特に、いくつかの従来のＳｉＣサイリスタは、負の温度係数（ＮＴＣ）を有し、動作温度が上昇すると、デバイスのオン抵抗（したがって、順電圧降下ＶＦ）が減少する。このような順電圧降下の負の温度係数は、接合温度の増加のため、導通電流を増加させる。その結果、一つ以上の並列接続されたサイリスタに電流が集中して熱暴走に到る。
【００４３】
本発明の実施例は、直列接続されたワイド・バンドギャップ・サイリスタ及びワイド・バンドギャップ・バイポーラ・トランジスタを含むバイポーラ・パワー・スイッチング・デバイスを提供する。このようなワイド・バンドギャップ・デバイスは、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）及び／又はその他の第ＩＩＩ族窒化物材料等のワイド・バンドギャップ材料の活性半導体層を含む。特に、本発明の実施例は、サイリスタのアノード端子に直列接続されたＳｉＣバイポーラ接合トランジスタ（ＢＪＴ）を少なくとも有するＳｉＣサイリスタを提供する。本明細書ではバイポーラ・ターンオフ・サイリスタ（「ＢＴＯ」）というこのような構成は、従来のＳｉＣサイリスタに比べ向上した動作特性を提供する。
【００４４】
特に、本発明の実施例によるバイポーラ・パワー・スイッチング・デバイスは、ワイド・バンドギャップ・サイリスタと直列にワイド・バンドギャップＢＪＴを接続することにより、（例えば、動作温度が上昇しても、デバイスのオン抵抗が、実質的に変化しないような）順電圧降下ＶＦのゼロに近い温度係数、又は（例えば、動作温度が上昇しても、デバイスのオン抵抗が増加するような）正の温度係数（ＰＴＣ）を提供することができる。例えば、順電圧降下に対し正の温度係数を有するＳｉＣ ＢＪＴを特に選択して、ＳｉＣサイリスタの負の温度係数を減少させ、ＢＴＯの主端子間でゼロに近い又は少しだけ正の温度係数を提供することができる。特に、ＳｉＣ ＢＪＴは、飽和領域で動作させた時には、抵抗のように動作し、順電圧降下の正の温度係数を提供することができる。したがって、本発明の実施例によるバイポーラ・パワー・スイッチング・デバイスは、温度上昇に伴って順電圧降下が増加し、並列接続されたデバイスの電流分布を更に均一にできるため、より容易に並列接続することができる。
【００４５】
さらに、本発明のいくつかの実施例によるバイポーラ・パワー・スイッチング・デバイスは、ＳｉＣ ＢＪＴが活性領域で動作した時には、電流飽和能力を提供することができる。電流飽和能力は、このようなデバイスを、ターンオン中の突入電流及び／又は短絡事故の場合の電流オーバー・シュートから保護することができる。本発明のいくつかの実施例によるバイポーラ・パワー・スイッチング・デバイスは、飽和電流の負の温度係数も提供することができる。
【００４６】
本発明のいくつかの実施例によるバイポーラ・パワー・スイッチング・デバイスは、比較的高速で切り替えることもできる。例えば、本発明のいくつかの実施例によるＢＴＯは、ＳｉＣ ＢＪＴを用いて、比較的高速でＳｉＣサイリスタのアノード電流をターンオフすることができるため、従来のＳｉＣサイリスタよりも高速で、ターンオフすることができる。また、ツェナー・ダイオード及び／又は直列接続された数個のパワー・ダイオードを含むバイパス段を用いて、アノード電流をサイリスタのゲート端子に逃がすと、サイリスタはターンオフする。本発明のいくつかの実施例によるバイポーラ・パワー・スイッチング・デバイスは、ゲート誘電体膜がないため、比較的高温で動作することもできる。
【００４７】
図１は、本発明のいくつかの実施例による、バイポーラ・パワー・スイッチング・デバイス又は「ＢＴＯ」１００を示した概略図である。図１を参照すると、ＢＴＯ１００は、（図１にＳｉＣ ＧＴＯ１１０として示される）ワイド・バンドギャップ・サイリスタに直列接続された（図１にＳｉＣ ＢＪＴエミッタフォロワ１０５として示される）ワイド・バンドギャップ・バイポーラ・トランジスタを含み、疑似カスコード・ペアを提供する。特に、ＳｉＣ ＧＴＯ１１０は、ゲート端子１１０ｇ、カソード端子１１０ｃ、及びアノード端子１１０ａを含む。ＳｉＣ ＢＪＴ１０５は、ベース端子１０５ｂ、コレクタ端子１０５ｃ、及びエミッタ端子１０５ｅを含む。ＳｉＣ ＢＪＴ１０５のエミッタ端子１０５ｅは、ＳｉＣ ＧＴＯ１１０のアノード端子１１０ａに直接結合する。ＳｉＣ ＢＪＴ１０５のコレクタ１０５ｃは、（本明細書では第一主端子ともいう）ＢＴＯのアノード端子１００ａに結合及び／又はそれを提供し、ＳｉＣ ＧＴＯ１１０のカソード１１０ｃは、（本明細書では第二主端子ともいう）ＢＴＯ１００のカソード端子１００ｃに結合及び／又はそれを提供する。ベース端子１０５ｂ及びゲート端子１１０ｇは、ＢＴＯ１００の制御端子を提供する。ＢＪＴ１０５及びＧＴＯ１１０は、共通パッケージで提供され、それらの特定の温度係数及び／又はその他の特性に基づいて選択され、非負の温度係数及び／又はその他の所望の特性を有するパッケージ化されたＢＴＯ１００を提供する。本明細書では、炭化ケイ素デバイスに関して記載しているが、当然のことながら、ＢＪＴ１０５及び／又はＧＴＯ１１０は、例えば、ここで記載した特許のいずれかで記載されているように、その他のワイド・バンドギャップ・半導体材料から製造される。また、図１は、ｎｐｎ型ＢＪＴ１０５及びｐ型サイリスタ１１０を示しているが、当然のことながら、いくつかの実施例においては、ｐｎｐ型ＢＪＴ及びｎ型サイリスタを使う。
【００４８】
ベース端子１０５ｂ及びゲート端子１１０ｇへのそれぞれの制御信号の印加により、ＢＴＯ１００を、（アノード１００ａとカソード１００ｂとの間に電流が流れない）非導通状態から（アノード１００ａとカソード１００ｃとの間に電流を流すことができる）導通状態に切り替える。特に、ゲート１１０ｇへの制御信号の印加により、ＳｉＣ ＧＴＯ１１０を、導電状態又は「オン」状態に「ラッチ」することにより、アノード１１０ａとカソード１１０ｃとの間に電流を流すことができる。同様に、ベース１０５ｂへの制御信号の印加により、ＳｉＣ ＢＪＴ１０５をターンオンして、コレクタ端子１０５ｃとエミッタ端子１０５ｅとの間に電流を通す。特に、ベース１０５ｂに印加された制御信号は、例えば、ベース電流ＩＢの変化がコレクタ電流ＩＣにほとんど影響を与えない飽和領域でＢＪＴ１０５を動作させるのに十分なものである。同様の電流レベルが、ベース１０５ｂとゲート１１０ｇに与えられ、ＢＪＴ１０５とＧＴＯ１１０をそれぞれ導通状態とするため、制御回路を用いて、制御信号を生成し、ＢＪＴ１０５のベース１０５ｂとＧＴＯ１１０のゲート１１０ｇの両方に制御信号を供給する。
【００４９】
図２は、いくつかの実施例による図１のＢＴＯ１００を駆動するための回路例を示す概略図である。図２を参照すると、制御回路２００は、電圧源２１０と、ＢＪＴ１０５のベース１０５ｂに結合されるバッファ増幅器又はドライバ２０５と、ＢＪＴ１０５のコレクタ１０５ｃとＧＴＯ１１０のゲート１１０ｇとの間に結合される（図２に、ツェナー・ダイオード２１５として示される）バイパス段とを含む。ＢＪＴ１０５のコレクタ１０５ｃ（例えば、ＢＴＯ１００のアノード端子１００ａ）は、接地２３０に結合されるが、ＧＴＯのカソード１１０ｃ（例えば、ＢＴＯ１００のカソード端子１００ｃ）は、供給電圧ＶＣＣ２２０の負側に結合される。ＧＴＯ１１０のゲート１１０ｇとＢＪＴ１０５のコレクタ１０５ｃとの間の電圧降下がツェナー・ダイオード２１５の降伏電圧を上回る時には、バイパス段が導通するように構成され、故障電流制限機能を提供する。図２はツェナー・ダイオード２１５について示したが、いくつかの実施例においては、その他の要素（例えば、一つ以上の直列接続されたパワー・ダイオード）を用いてバイパス段を実装してもよい。
【００５０】
図３は、いくつかの実施例において、ＢＴＯ１００を駆動するための回路３００の例をより詳細に示す。ＢＴＯ１００を制御するための制御回路３００は、２つのアノード基準の電圧源Ｖ１ ３１０及びＶ２ ３２０と、スイッチ３０１乃至３０４と、図３では電圧クランプ・ダイオード（又はツェナー・ダイオード）Ｄ１ ３１５を実装したバイパス段とを含む。Ｖ１ ３１０は、ベース１０５ｃに制御信号を与え、ＳｉＣ ＢＪＴ１０５を駆動する。Ｖ２ ３２０は、ゲート１１０ｇに制御信号を与え、ＳｉＣ ＧＴＯ１１０を駆動する。クランプ・ダイオードＤ１ ３１５は、Ｖ２ ３２０で与えられる電圧よりも高い降伏電圧ＶＺを有する。
【００５１】
ＢＴＯ１００を導通状態にターンオンするために、スイッチ３０１及び３０３を閉じ、スイッチ３０２及び３０４を開く。スイッチ３０１を閉じることにより、Ｖ１ ３１０の正側にベース１０５ｂを結合する。（「コレクタ接地」ともいう）エミッタフォロワであるためには、ＳｉＣ ＢＪＴ１０５のベース１０５ｂをコレクタ電位より高く引き上げて、ＳｉＣ ＢＪＴ１０５を飽和領域にしなければならない。Ｖ１ ３１０は、この電圧を与えるために用い、ＳｉＣ ＢＪＴ１０５のベース・エミッタ間電圧降下ＶＢＥよりも高い定格電圧を有する。例えば、いくつかの実施例において、Ｖ１ ３１０は、約３Ｖから約３．５Ｖの電圧を与えるように構成される。Ｖ１ ３１０は、ＳｉＣ ＢＪＴ１０５に加えられるベース電流ＩＢを調節するようにも構成される。スイッチ３０３を閉じることにより、Ｖ２ ３２０の負側に、ＳｉＣ ＧＴＯ１１０のゲート１１０ｇを結合し、これにより、ＳｉＣ ＧＴＯ１１０を、遮断又は非導通状態から導通状態に遷移させる。Ｖ２ ３２０の定格電圧も、ＳｉＣ ＧＴＯ１１０のアノード・ゲート間接合の順電圧よりも少し高い値に設定する。例えば、いくつかの実施例において、Ｖ２ ３３０は、約３Ｖから約３．５Ｖの電圧を与えるように構成される。Ｖ２ ３２０は、ＳｉＣ ＧＴＯ１１０に加えられるゲート電流ＩＧを調節するようにも構成される。このように、ＢＪＴ１０５及びＧＴＯ１１０が、共に導通状態に切り替えられた時に、ＢＴＯ１００のアノード１００ａ端子とカソード１００ｃ端子との間に負荷電流が流れる。
【００５２】
ＢＴＯ１００をターンオフして遮断又は非導通状態に切り替えるために、スイッチ３０１及び３０３を開いてスイッチ３０２及び３０４を閉じる。スイッチ３０１を開いてスイッチ３０２を閉じることによりＶ２ ３２０の負側にＳｉＣ ＢＪＴ１０５のベース１０５ｂを結合し、これにより、ＳｉＣ ＢＪＴ１０５をターンオフする。スイッチ３０３を開いてスイッチ３０４を閉じることにより、ＢＴＯ１００のアノード１００ａにＳｉＣ ＧＴＯ１１０のゲート１１０ｇを結合する。結果として、負荷電流は、ＢＴＯのアノード１００ａからＧＴＯのゲート１１０ｇに転流する。これにより、ＳｉＣ ＧＴＯ１１０のアノード・ゲート間接合に逆バイアスがかかる結果、ＳｉＣ ＧＴＯ１１０は瞬時にターンオフする。
【００５３】
さらに、図３を参照すると、本発明のいくつかの実施例によるＢＴＯ１００を含む制御回路３００は、故障電流制限機能を提供する。特に、ＳｉＣ ＢＪＴ１０５のコレクタ電流ＩＣが、ベース電流ＩＢとＳｉＣ ＢＪＴ１０５の電流利得βとの積を下回っている間は、ＳｉＣ ＢＪＴ１０５は強力な飽和状態を維持する。この条件が一旦満足されなくなると、ＳｉＣ ＢＪＴ１０５は、活性領域に入り、その電流を、ベース電流ＩＢと電流利得βとの積の値に制限する。これにより、ＳｉＣ ＢＪＴ１０５のコレクタ・エミッタ間電圧ＶＣＥは急増し、結果として、ＳｉＣ ＧＴＯのゲートとＳｉＣ ＢＪＴのコレクタとの間の電圧も、対応した速度で増加する。ゲート１１０ｇとコレクタ１０５ｃとの間の電圧降下は、その電圧が、クランプ・ダイオードＤ１ ３１５の降伏電圧ＶＺを上回るまで増加し、上回る時点で、クランプ・ダイオードＤ１ ３１５は導通を開始する。クランプ又は降伏電圧ＶＺがＶ２ ３２０によって与えられた電圧を上回ることにより、クランプ・ダイオードＤ１ ３１５が通常動作で導通状態となることを防ぐ。ＳｉＣ ＢＪＴ１０５のコレクタ・エミッタ間電圧ＶＣＥの増加と、クランプ・ダイオードＤ１ ３１５によりＳｉＣ ＢＪＴ１０５のコレクタ１０５ｃをＳｉＣ ＧＴＯのゲート１１０ｇにクランプすることとを組み合わせることにより、ＳｉＣ ＧＴＯ１１０のアノード・ゲート間接合を逆バイアスする。これにより、ＢＴＯのアノード１００ａからＧＴＯのゲート１１０ｇに、強制的に負荷電流を転流させて、ＳｉＣ ＧＴＯ１１０を急速にターンオフさせることにより故障電流を阻止する。
【００５４】
図４に、本発明のいくつかの実施例による別の制御回路４００の例を示す。図４に示すように、制御回路４００は、ＳｉＣ ＧＴＯ１１０の転流素子としてＢＪＴ Ｑ２ ４２５を用いる。図４を参照すると、ＢＴＯ１００が導通状態にある時には、負荷電流は、ＢＴＯ１００のアノード端子１００ａから、ＳｉＣ ＢＪＴ Ｑ１ １０５及びＳｉＣ ＧＴＯ １１０を経由して、ＢＴＯ１００のカソード端子１００ｃに流れる。回路４００の残りの部分は、ＳｉＣ ＧＴＯ １１０及びＳｉＣ ＢＪＴ Ｑ１ １０５を制御するために用いる。特に、制御回路４００は、絶縁ターンオン／オフ信号を与える光トリガ・ドライバ４０１（光発光ダイオードその他の光源４０１ａ及び反転ドライバ４０１ｂを含む）と、反転ドライバＩＮＶ４０２及び非反転ドライバＢＵＦ４０３と、ＳｉＣ ＧＴＯ １１０にターンオン・ゲート電流を与える低電圧ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタ４０４及び抵抗Ｒ１ ４０５と、転流及び故障状態中にＳｉＣ ＧＴＯのゲート１１０ｇをクランプするために用いるバイパス段（ＢＪＴ Ｑ２ ４２５及びツェナー・ダイオードＤ１ ４１５を含む）とを含む。ＧＴＯ１００は、カスコードＳｉＣ ＢＪＴ Ｑ１ １０５とＳｉＣ ＧＴＯ１１０とを含む。ＢＴＯ１００のカソード端子１００ｃは、供給電圧ＶＣＣ２２０の負側に結合される。２つの浮遊ＤＣ電圧源Ｖ１’４１０及びＶ２’４２０は、ＢＴＯ１００の接地アノード端子１００ａを基準として電源供給に用いる。
【００５５】
図４の制御回路４００の例の動作は、以下に詳細に示すように、以下の実装に基づく。特に、駆動電圧の基準点又は接地２３０は、ＢＴＯ１００のアノード端子１００ａである。反転ドライバＩＮＶ４０２及び非反転ドライバＢＵＦ４０３の出力は、ＢＴＯ１００のアノード端子１００ａを基準とする正及び負の電位を与える。電圧振幅は、＋Ｖ１’（高）から−Ｖ２’（低）であり、＋Ｖ１’４１０及び−Ｖ’４２０で与えられる電圧は、それぞれ図３の電源Ｖ１ ３１０及びＶ２ ３２０で与えられる電圧と同様である。（全部ではないが）多くのコレクタ電流条件下で、ＳｉＣ ＢＪＴ Ｑ１ １０５及びＢＪＴ Ｑ２ ４２５のエミッタをアノード電位まで引き上げるために、電圧源Ｖ１’４１０により与えられる電圧の大きさと反転ドライバＩＮＶ４０２及び非反転ドライバＢＵＦ４０３の電流源能力は、十分な大きさである。（全部ではないが）多くの負荷電流条件下で、（ＳｉＣ ＢＪＴ Ｑ１ １０５が導通している時に）ＳｉＣ ＧＴＯ １１０をターンオンするために、電圧源Ｖ２’４２０により与えられる電圧の大きさとＮＭＯＳトランジスタ４０４の電流源能力は、十分な大きさである。反転ドライバＩＮＶ４０２、非反転ドライバＢＵＦ４０３及びＮＭＯＳトランジスタ４０４の出力には、適切な電流制限が設けられ、（全部ではないが）多くの動作条件下で安全に動作することができる。
【００５６】
さらに、図４を参照して、ＢＴＯ１００の遮断又は非導通状態を以下で説明する。ＳｉＣ ＧＴＯ１１０が遮断又は非導通状態にあり、光トリガ・ドライバ４０１をトリガするための光源４０１ａにより光が与えられていない時には、反転ドライバＩＮＶ４０２の出力は、電圧−Ｖ２’であり、非反転ドライバＢＵＦ４０３の出力は、電圧＋Ｖ１’である。その結果、ＳｉＣ ＢＪＴ Ｑ１ １０５及びＮＭＯＳトランジスタ４０４は、「オフ」又は遮断状態であり、ＢＪＴ Ｑ２ ４２５は、「オン」又は導通状態である。これにより、ＳｉＣ ＧＴＯのゲート１１０ｇがＢＴＯのアノード１００ａに効果的に結合され、電圧の経時的変化（ｄＶ／ｄｔ）に対して比較的高い耐性を有する強固な遮断状態が提供される。
【００５７】
ＢＴＯ１００の遮断状態から導通状態への遷移は、以下のとおりである。光トリガ・ドライバ４０１をトリガするための光源４０１ａにより光が与えられている時には、反転ドライバＩＮＶ４０２の出力は、＋Ｖ１’に変化し、非反転ドライバＢＵＦ４０３の出力は、−Ｖ２’に変化する。その結果、ＢＪＴ Ｑ２ ４２５はターンオフし、ＳｉＣ ＢＪＴ Ｑ１ １０５及びＮＭＯＳトランジスタ４０４はターンオンする。ＳｉＣ ＢＪＴ Ｑ１ １０５が導通状態にあるため、ＳｉＣ ＧＴＯ１１０のアノード１１０ａは、ＢＴＯ１００のアノード端子１００ａと強く接続する。これにより、電流は、ＤＣ電圧源Ｖ２’４２０から、ＮＭＯＳトランジスタ４０４を経由し、抵抗Ｒ１ ４０５に流れ、ＳｉＣ ＧＴＯ１１０のゲート１１０ｇに入り、ＳｉＣ ＧＴＯ１１０のアノード１１０ａを経由し、ＤＣ電圧源Ｖ２’４２０に戻る。この動作により、ＳｉＣ ＧＴＯ１１０のゲート１１０ｇには、抵抗Ｒ１ ４０５の抵抗値で制限されたゲート電流ＩＧで、順方向バイアスをかける。これにより、ＢＴＯ１００は導通状態となり、アノード端子１００ａとカソード端子１００ｃとの間に負荷電流が流れる。この時間中、ＮＭＯＳトランジスタ４０４のドレーン電流を、ＳｉＣ ＧＴＯのゲート１１０ｇを駆動するのに適切なレベルに制限するように、ＮＭＯＳトランジスタ４０４にバイアスをかける。
【００５８】
導通状態にあるＢＴＯ１００の動作は、以下のとおりである。負荷電流は、ＢＴＯ１００のアノード端子１００ａとＳｉＣ ＢＪＴ Ｑ１ １０５のコレクタ１０５ｃに入ってエミッタ１０５ｅから出て、ＳｉＣ ＧＴＯ１１０のアノード１１０ａに入ってカソード１１０ｃとＢＴＯ１００のカソード端子１００ｃから出る。ＳｉＣ ＢＪＴ Ｑ１ １０５及びＳｉＣ ＧＴＯ１１０は、直列接続され、ＳｉＣ ＧＴＯ１１０のアノード・カソード間電圧降下を減少させる。特に、ＳｉＣ ＢＪＴ１０５は、正の温度係数を有し、動作温度の上昇と共に、そのコレクタ・エミッタ間電圧降下ＶＣＥが増加する。このように、本発明のいくつかの実施例による各パッケージ化されたＢＴＯ１００のＳｉＣ ＢＪＴ Ｑ１ １０５は、その順電圧降下の正の温度係数及びＳｉＣ ＧＴＯ１１０の負の温度係数に基づいて選択され、ＳｉＣ ＧＴＯ１１０の負の温度係数を減少及び／又は効果的に打ち消し、さらにいくつかの実施例においてＢＴＯ１００の正の温度係数さえも与える。ＳｉＣ ＧＴＯ１１０の負の温度係数のため、従来のＳｉＣ ＧＴＯでの並列配列では、静的な電流分担が困難である。したがって、ＳｉＣ ＢＪＴ Ｑ１ １０５を、ＳｉＣ ＧＴＯ１１０に直列接続して用いることにより、ＧＴＯ１００は非負（例えば、ゼロに近い又は正さえも）の温度係数を持つことができるため、電流分布をより平坦にし、本発明のいくつかの実施例によるＢＴＯを並列接続することを容易にする。
【００５９】
ＢＴＯ１００の導通状態から遮断状態への遷移は、以下のとおりである。光トリガ・ドライバ４０１をトリガするための光源４０１ａにより光が与えられていない時には、反転ドライバＩＮＶ４０２の出力は、−Ｖ２’に変化し、非反転ドライバＢＵＦ４０３の出力は、＋Ｖ１’に変化する。その結果、ＳｉＣ ＢＪＴ Ｑ１ １０５及びＮＭＯＳトランジスタ４０４はターンオフし、ＢＪＴ Ｑ２ ４２５はターンオンする。ＳｉＣ ＢＪＴ Ｑ１ １０５が非導通状態にあるため、ＳｉＣ ＧＴＯ１１０のアノード１１０ａは、ＢＴＯ１００のアノード端子１００ａから切断される。ＢＪＴ Ｑ２ ４２５が導通状態にあり、ＮＭＯＳトランジスタ４０４が非導通状態にあるため、ＳｉＣ ＧＴＯ１１０のゲート１１０ｇは、電圧源Ｖ２’４２０から切断され、ＢＴＯ１００のアノード端子１００ａと接続される。したがって、負荷電流は、アノード端子１００ａからＳｉＣ ＧＴＯ１１０のゲート１１０ｇに転流することによりＳｉＣ ＧＴＯ１１０を急速にターンオフする。
【００６０】
図４に示した本発明の実施例も、万一負荷電流が予め定められたレベルを上回るという場合には、ＳｉＣ ＧＴＯ１１０をターンオフする過電流特性を提供する。特に、ＳｉＣ ＢＪＴ Ｑ１ １０５により与えられるコレクタ電流ＩＣは、そのベース電流ＩＢと電流利得βとの積の値で定まる。この値を上回ると、ＳｉＣ ＢＪＴ Ｑ１ １０５は線形領域での動作に入り、定電流源として動作を開始する。その結果、ＳｉＣ ＢＪＴ１０５のコレクタ・エミッタ間電圧ＶＣＥは急速に増加し、結果として、ＢＴＯのアノード端子１００ａとＳｉＣ ＧＴＯのゲート１１０ｇとの間の電圧は増加する。アノード・ゲート間電圧降下が、ツェナー・ダイオードＤ１ ４１５の降伏電圧を上回る時には、ダイオードＤ１ ４１５が導通してＢＪＴ Ｑ２ ４２５に、ゲート電圧を予め定められたレベルにクランプさせる。故障電流が増加すると、ＳｉｃＢＪＴ Ｑ１ １０５のコレクタ・エミッタ間電圧ＶＣＥはさらに増加することにより、ＳｉＣ ＧＴＯ１１０のアノード・ゲート間接合に逆バイアスをかけ、ＳｉＣ ＧＴＯ１１０をターオンオフし、負荷電流を遮断する。制御回路４００が損傷を受けることを防ぐように、ＢＪＴ Ｑ２ ４２５がＳｉＣ ＧＴＯ１１０のゲート１１０ｇをクランプする電圧を選択する。
【００６１】
図４を参照して上記したように、ＳｉＣ ＢＪＴ Ｑ１ １０５は、導通状態の連続全負荷電流をサポートし、遮断状態時には電圧Ｖ２’をサポートするように選択される。導通状態中、ＳｉＣ ＢＪＴ Ｑ１ １０５のコレクタ・エミッタ間電圧降下ＶＣＥは、ＳｉＣ ＧＴＯ１１０のアノード・ゲート間接合に順バイアスをかけるために、十分に小さくすべきである。また、ＢＪＴ Ｑ２ ４２５も、導通状態（例えば、ＳｉＣ ＧＴＯ１１０の転流中）の全負荷電流をサポートし、遮断状態時には電圧Ｖ２’をサポートするように選択される。導通状態中、ＢＪＴ Ｑ２ ４２５のコレクタ・エミッタ間電圧降下ＶＣＥは、ＮＭＯＳトランジスタ４０４に対する破壊の可能性を減少及び／又は防ぐために、Ｖ２’未満にすべきである。
【００６２】
図５及び図６は、本発明のいくつかの実施例によるＢＴＯの電流−電圧（Ｉ−Ｖ）特性を示すグラフである。特に、図５及び図６は、本発明のいくつかの実施例による、１０ｋＶ ＳｉＣ ＧＴＯ及び１６００Ｖ ＳｉＣ ＢＪＴを含むＳｉＣ ＢＴＯの順方向Ｉ−Ｖ特性を示す。図５に示すように、ＢＴＯのオン抵抗が温度上昇と共に増加する構成は、正の温度係数を提供する。特に、線５０５（室温）、線５１０（約１００℃）、線５１５（約１５０℃）及び線５２０（約２００℃）で示すように動作温度が上昇すると、（増加するＢＴＯの電圧降下で示される）ＢＴＯのオン抵抗は増加する。図６は、本発明のいくつかの実施例によるＳｉＣ ＢＴＯは、動作温度が上昇すると電流飽和能力を提供することを、線６０５（室温）及び線６１０（約２００℃）で示す。
【００６３】
図７は、本発明のいくつかの実施例による、共通基板上のバイポーラ・トランジスタ１０５及びサイリスタ１１０を含むＳｉＣ ＢＴＯ １００の断面図である。いくつかの実施例において、先に詳細に説明したバイポーラ・トランジスタ１０５及びサイリスタ１１０は、ｎ型４Ｈ炭化ケイ素層５２上に製造及び／又は後で設ける。ＳｉＣバイポーラ・トランジスタは、例えば、米国特許第４，９４５，３９４号に記載されているが、ＳｉＣサイリスタは、例えば、米国特許第５，５３９，２１７号に記載され、それらの開示全体を本明細書で参照することにより援用する。
【００６４】
図７に示すように、いくつかの実施例によるＢＴＯ１００は、ｎ型層５２を含む。ｎ型層５２上には、コンタクト１００ｃ／１１０ｃが設けられ、ＢＴＯ１００及びＧＴＯ１１０の両方のカソード端子を提供する。ｎ型層５２上には、ｐ型ドリフト層５４が設けられ、ｐ型ドリフト層５４上には、ｎ型ベース層５６が設けられる。ｎ型ベース層５６の高ドープｎ＋領域５７上には、ＧＴＯ１１０のゲートコンタクト１１０ｇが設けられる。ｎ型ベース層５６上には、ｐ型層５８が設けられ、ｐ型層５８上には、ｎ型層６０が設けられる。ｎ型層６０及びｐ型層５８上には、それぞれＢＪＴ１０５のエミッタ端子及びＧＴＯ１１０のアノード端子として、コンタクト１０５ｅ及び１１０ａが設けられる。ｎ型層６０上には、ｐ型層６２が設けられる。ｐ型層６２は、高ドープｐ＋領域６３及び高ドープｎ＋領域６４を含む。高ドープｐ＋領域６３上には、ＢＪＴ１０５のベース・コンタクト１０５ｂが設けられ、高ドープｎ＋領域６４上には、ＢＴＯ１００のアノード端子及びＢＪＴ１０５のコレクタ端子として、ベース・コンタクト１００ａ／１０５ｃが設けられる。
【００６５】
したがって、ｎ型領域６４、ｐ型層６２及びｎ型層６０は、ＳｉＣ ＢＪＴ１０５を特徴付ける。ｐ＋領域６３上のコンタクト１０５ｂは、ＢＪＴ１０５のベース端子を提供し、ｎ＋領域６４上のコンタクト１００ａ／１０５ｃは、ＢＪＴ１０５のコレクタ端子（及びＢＴＯ１００のアノード端子）を提供し、ｎ型層６０上のコンタクト１０５ｅは、ＢＪＴのエミッタ端子を提供する。また、ｐ型層５８、ｎ型ベース層５６、ｐ型ドリフト層５４及びｎ型層５２は、ＳｉＣ ＧＴＯ１１０を特徴付ける。ｎ型ベース層５６上のコンタクト１１０ｇは、ＧＴＯ１１０のゲートコンタクトを提供し、ｐ型層５８上のコンタクト１１０ａは、ＧＴＯ１１０のアノード端子を提供し、ｎ型層５２上のコンタクト１００ｃ／１１０ｃは、ＧＴＯ１１０のカソード端子（及びＢＴＯ１００のカソード端子）を提供する。ＧＪＴ１０５及びＧＴＯ１１０が直列接続されるように、ＢＪＴのエミッタを提供するｎ型層６０は、ＧＴＯのアノードを提供するｐ型層５８の直接上にある。
【００６６】
図１−図７を参照して説明したように、本発明のいくつかの実施例は、バイポーラ・トランジスタ１０５及びサイリスタ１１０のモノリシック集積回路又はハイブリッド集積回路により実現することができる。本明細書では、「ハイブリッド」バイポーラ・パワー・スイッチング・デバイスとは、ディスクリート・バイポーラ・トランジスタ１０５とディスクリート・サイリスタ１１０のカスコード構成及び／又はその他の組合せをいう。「モノリシック」バイポーラ・パワー・スイッチング・デバイスとは、バイポーラ・トランジスタ１０５及びサイリスタ１１０の両方が同一の半導体チップ及び／又は基板上で製造されたデバイスをいう。本発明のいくつかの実施例によるパッケージ化されたバイポーラ・パワー・スイッチング・デバイスは、バイポーラ・トランジスタ１０５及びサイリスタ１１０を組み合わせたモノリシック集積回路及びハイブリッド集積回路の両方を含む。
【００６７】
上記実施例は、特定の図面を参照して説明されているが、当然のことながら、本発明のいくつかの実施例は、追加及び／又は介在する層、構造又は要素を含み、及び／又は特定の層、構造又は要素が削除されてよい。より一般的には、前記実施例は、本発明の例示にすぎず、本発明を制限するものではないと解すべきである。本発明の実施例を説明してきたが、当業者であれば、本発明の新規な教示及び利点から実質的に逸脱することなく、実施例に多くの修正が可能なことは容易に分かることである。したがって、このような修正の全ては、請求の範囲で定義されている本発明の範囲に含まれることを意図している。当然のことながら、以上の説明は、本発明の例示であり、開示した特定の実施例に限定されないと解すべきであり、開示した実施例及びその他実施例に対する修正は、添付の請求項の範囲内に含まれることを意図している。本発明は、以下の請求項により定義されており、これらの請求項の均等物も本発明に含まれる。
【技術分野】
【０００１】
（政府権益の声明）
本発明は、陸軍研究所契約Ｎｏ．Ｗ９１１ＮＦ−０４−２−００２２に基づく米国政府の補助によって開発されたものである。米国政府は一定の本発明の権利を有する。
【０００２】
本発明は、パワー半導体デバイスに関し、特に、パワー・スイッチング・デバイスを含むデバイス及び回路に関する。
【背景技術】
【０００３】
パワー・デバイスは、大電流を通し高電圧をサポートするために広く用いられる。一般的に、最新のパワー・デバイスは、単結晶シリコン半導体材料から製造される。パワー・デバイスの一種はサイリスタである。サイリスタは、非導通「オフ」状態から導通「オン」状態へ、あるいはその逆方向に切り替えることができる双安定パワー半導体デバイスである。サイリスタ、ハイパワー・バイポーラ接合トランジスタ（HPBJT）、パワー金属酸化物半導体電界効果トランジスタ（MOSFET）等のパワー半導体デバイスは、大電流を制御又は通し、及び高電圧を遮断できる半導体デバイスである。
【０００４】
サイリスタは、一般的に知られており、通常、アノード、カソード及びゲートの３つの端子を有する。サイリスタは、そのゲート端子に電流パルスを受けると、そのアノード端子とカソード端子との間に電流を通すように動作する。特に、ゲートとカソードとの間に短い電流パルスを印加することにより、サイリスタはターンオンする。サイリスタが一旦ターンオンすると、ゲートはデバイスをターンオフする制御ができない。アノードとカソードとの間に逆電圧を印加することにより、ターンオフする。しかし、通常、特別に設計されたゲート・ターンオフ・サイリスタ（ＧＴＯ）は、逆ゲート・パルスによりターンオフする。一般的に、ＧＴＯサイリスタは、何らかのトリガ入力により通電を開始し、その後は、ダイオードとして動作する。
【０００５】
サイリスタは、過渡電流、つまりｄｉ／ｄｔ及びｄｖ／ｄｔ能力が非常に高いデバイスである。従来のシリコン・サイリスタでの順電圧（ＶＦ）降下は、約１．５Ｖから２Ｖであり、ハイパワー・デバイスでは、約３Ｖである。したがって、サイリスタは、大電流を制御又は通し、高電圧を効果的に遮断することができる（すなわち、電圧スイッチである）。
【０００６】
サイリスタの２つのパラメータは、ビルトイン電位（サイリスタの製造に用いられる半導体材料のバンドギャップ特性）と、固有オン抵抗（すなわち、デバイスがターンオンした時の線形領域におけるデバイスのアノードとカソードとの間の抵抗）である。通常、サイリスタの固有オン抵抗は、サイリスタに印加された所定の電圧で単位面積当たりの電流を大きくできるようにできるだけ小さくする。固有オン抵抗が小さいほど、所定の定格電流に対する順電圧（ＶＦ）降下は小さい。所定の半導体材料での最小のＶＦは、そのビルトイン電位（電圧）である。
【０００７】
シリコン制御整流器（ＳＣＲ）等の従来のサイリスタは、シリコン（Ｓｉ）又はガリウム砒素（ＧａＡｓ）で製造される。しかし、Ｓｉ又はＧａＡｓで製造されたサイリスタは、少数キャリア寿命やドリフト領域の厚さ等のＳｉ又はＧａＡｓ材料自身に起因する一定の性能限界がある。固有オン抵抗の最大要因は、サイリスタの低ドープの厚いドリフト領域の抵抗である。ＭＯＳＦＥＴ等の多数キャリア・デバイスでは、固有オン抵抗は、ドーピング濃度と、低ドープのドリフト層の厚さにより定まる。少数キャリア（又は、バイポーラ）デバイスは、電子及び正孔の両方のキャリアをドリフト層に注入して、実質的に固有オン抵抗値を減少させる。この効果は、導電率変調と呼ばれる。通常、サイリスタの定格電圧が増加すると、ドリフト領域の厚さを増加させ、ドリフト領域のドーピングを減少させる。効率的な導電率変調のためには、極めて長い少数キャリア寿命が必要である。同時に、ドリフト層の体積も増加するため、ドリフト層に蓄えられるキャリアの量も増加する。したがって、より高い定格遮断電圧を有するデバイスでは、スイッチング時間と周波数を決定するドリフト層内のアクセス・キャリアを除去するのに必要な時間は、劇的に増加する。
【０００８】
パワー・デバイスの開発努力として、パワー・デバイスに炭化ケイ素（ＳｉＣ）デバイスを利用することが行われてきた。炭化ケイ素は、シリコンに比べ、広いバンドギャップ、より低い比誘電率、高い降伏電界強度、高い熱伝導率、高い飽和電子ドリフト速度を有する。これらの特性により、炭化ケイ素のパワー・デバイスは、従来のシリコン・ベースのパワー・デバイスより、高い温度及び高いパワー・レベルで動作することができ、低い固有オン抵抗及び高いスイッチング周波数を有する。シリコン・デバイスと比べた炭化ケイ素デバイスの優位性に関する理論的解析は、バートナガール（Bhatnagar）他の出版物、「パワー・デバイスのための６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ及びＳｉの比較」（“Comparison of 6H-SiC, 3C-SiC and Si for Power Devices”）、IEEE Transactions on Electron Devices、第４０巻、１９９３年発行、６４５頁〜６５５頁に記載されている。
【０００９】
（発明の概要）
本発明のいくつかの実施例によれば、電子デバイスは、アノード、カソード及びゲート端子を有するワイド・バンドギャップ・サイリスタと、ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ・トランジスタと、を含む。バイポーラ・トランジスタのエミッタ端子は、サイリスタのアノード端子に結合される。バイポーラ・トランジスタ及びサイリスタは、ハイブリット又はモノリシック・ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスを特徴付ける。ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスは、非導通状態と、バイポーラ・トランジスタのベース端子への第一制御信号の印加及びサイリスタのゲート端子への第二制御信号の印加に応答してバイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間に電流を流すことができる導通状態との間を切り替えるように構成される。
【００１０】
いくつかの実施例において、電子デバイスは、第一及び第二制御信号を生成して、サイリスタのゲート端子に第一制御信号を供給し、バイポーラ・トランジスタのベース端子に第二制御信号を供給し、バイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間に負荷電流が流れるような導通状態にバイポーラ・パワー・スイッチング・デバイスを切り替えるように構成される制御回路を、さらに含む。制御回路は、さらに、バイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合して、負荷電流をサイリスタのゲート端子に転流し、バイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成される。
【００１１】
いくつかの実施例において、制御回路は、バイポーラ・トランジスタを導通状態に切り替えるように構成された第一制御信号を生成するように構成される第一電圧源と、サイリスタを導通状態に切り替えるように構成された第二制御信号を生成するように構成される第二電圧源と、バイポーラ・トランジスタのベース端子に第一電圧源を結合し、そこに第一制御信号を供給するように構成される第一スイッチング素子と、サイリスタのゲート端子に第二電圧源を結合し、そこに第二制御信号を供給するように構成される第二スイッチング素子と、バイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合するように構成される第三スイッチング素子と、を含む。
【００１２】
いくつかの実施例において、制御回路は、サイリスタのゲート端子に結合される第一スイッチング素子と、バイポーラ・トランジスタのベース端子に第一制御信号を与えるように構成され、第一スイッチング素子を切り替えてサイリスタのゲート端子に第二制御信号を与えるように構成される反転ドライバ装置と、サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に結合される第二スイッチング素子と、第二スイッチング素子を切り替えてバイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合するように構成される非反転ドライバ装置を含む。
【００１３】
いくつかの実施例において、第一スイッチング素子は、サイリスタのゲート端子に結合されるソース／ドレーン端子と、反転ドライバ装置の出力に結合されるゲート端子とを有するワイド・バンドギャップ・金属酸化物半導体（ＭＯＳ）トランジスタを含む。第二スイッチング素子は、バイポーラ・トランジスタのコレクタ端子に結合されるコレクタ端子と、サイリスタのゲート端子に結合されるエミッタ端子と、非反転ドライバ装置の出力に結合されるベース端子とを有するワイド・バンドギャップ・転流バイポーラ・トランジスタを含む。
【００１４】
いくつかの実施例において、制御回路は、さらに、印加された光に応答して出力信号を与えるように構成される光トリガ・ドライバ装置を含む。反転ドライバ装置及び非反転ドライバ装置は、光トリガ・ドライバ装置の出力に結合される。反転ドライバ装置は、バイポーラ・トランジスタのベース端子に第一制御信号を与えるように構成され、光トリガ・ドライバ装置に光が印加されている時には、ＭＯＳトランジスタを導通状態に切り替えてサイリスタのゲート端子に第二制御信号を与えるように構成される。非反転ドライバ装置は、光トリガ・ドライバ装置に光が印加されていない時には、転流バイポーラ・トランジスタを導通状態に切り替えて、サイリスタのゲート端子に第一バイポーラ・トランジスタのコレクタ端子を結合するように構成される。
【００１５】
いくつかの実施例において、制御回路は、さらに、サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に結合されるバイパス段を含む。バイパス段は、それらの間に電流を通し、バイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間の電流が予め定められたレベルを上回る時には、バイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成される。
【００１６】
いくつかの実施例において、バイパス段は、バイポーラ・トランジスタのコレクタとサイリスタのゲートとの間の電圧降下が、ツェナー・ダイオードの降伏電圧を上回る時には、導通するように構成されるツェナー・ダイオードを含む。いくつかの実施例において、バイパス段は、サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に、直列接続された複数のパワー・ダイオードを含む
【００１７】
いくつかの実施例において、バイパス段が、さらに、バイポーラ・トランジスタのコレクタ端子に結合されるコレクタ端子と、サイリスタのゲート端子に結合されるエミッタ端子と、ツェナー・ダイオードに結合されるベース端子とを有する転流バイポーラ・トランジスタを含む。転流バイポーラ・トランジスタは、ツェナー・ダイオードの導通に応答して、導通状態に切り替えられ、サイリスタのゲート端子に負荷電流を与えてバイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成される。
【００１８】
いくつかの実施例において、バイポーラ・トランジスタ及びサイリスタは、共通パッケージに同梱される。サイリスタの動作温度が上昇すると、サイリスタのアノード端子とカソード端子との間のオン抵抗は減少する。バイポーラ・トランジスタの動作温度が上昇すると、バイポーラ・トランジスタのコレクタ端子とエミッタ端子との間のオン抵抗は増加する。
【００１９】
いくつかの実施例において、それぞれの動作温度が上昇しても、バイポーラ・トランジスタのオン抵抗の増加は、サイリスタの電気抵抗の減少よりも大きい。したがって、バイポーラ・パワー・スイッチング・デバイスの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの導通状態の電気抵抗は増加する。
【００２０】
いくつかの実施例において、それぞれの動作温度の上昇に伴うバイポーラ・トランジスタのオン抵抗の増加とサイリスタの電気抵抗の減少とは実質的に同じである。したがって、バイポーラ・パワー・スイッチング・デバイスの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの導通状態の電気抵抗は実質的に変化しない。
【００２１】
いくつかの実施例において、バイポーラ・パワー・スイッチング・デバイスは、バイポーラ・トランジスタが活性領域で動作させられる時、電流飽和能力を提供するように構成される。
【００２２】
いくつかの実施例において、バイポーラ・トランジスタは、炭化ケイ素バイポーラ接合トランジスタ（ＢＪＴ）を含み、サイリスタは、炭化ケイ素ゲート・ターンオフ・サイリスタ（ＧＴＯ）を含む。
【００２３】
本発明の別の実施例によれば、パッケージ化したバイポーラ・パワー・スイッチング・デバイスは、ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ・トランジスタと、アノード、カソード及びゲート端子を有するワイド・バンドギャップ・サイリスタと、を含む。サイリスタのアノード端子は、バイポーラ・トランジスタのエミッタ端子に結合される。コレクタ端子が、バイポーラ・パワー・スイッチング・デバイスの第一主端子に対応し、カソード端子が、バイポーラ・パワー・スイッチング・デバイスの第二主端子に対応する。バイポーラ・パワー・トランジスタは、非導通状態と、第一及び第二主端子間に電流を流すことができる導通状態との間を切り替えるように構成される。バイポーラ・パワー・トランジスタは、導通状態において第一及び第二主端子の間で非負の温度係数を有し、バイポーラ・パワー・スイッチング・デバイスの動作温度が上昇しても、第一及び第二主端子間の電気抵抗は減少しない。
【００２４】
いくつかの実施例において、サイリスタの動作温度が上昇すると、サイリスタのアノード端子とカソード端子との間のオン抵抗は減少する。バイポーラ・トランジスタの動作温度が上昇すると、バイポーラ・トランジスタのコレクタ端子とエミッタ端子との間のオン抵抗は増加する。
【００２５】
いくつかの実施例において、それぞれの動作温度が上昇しても、バイポーラ・トランジスタのオン抵抗の増加は、サイリスタの電気抵抗の減少よりも大きく、正の温度係数を提供し、バイポーラ・パワー・トランジスタの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの第一及び第二主端子間の導通状態の電気抵抗は増加する。
【００２６】
いくつかの実施例において、それぞれの動作温度の上昇に伴うバイポーラ・トランジスタのオン抵抗の増加とサイリスタの電気抵抗の減少とは実質的に同じであり、ゼロに近い温度係数を提供し、バイポーラ・パワー・トランジスタの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの第一及び第二主端子間の導通状態の電気抵抗は実質的に変化しない。
【００２７】
本発明のさらに別の実施例によれば、パッケージ化したバイポーラ・ターンオフ・サイリスタ・デバイスは、アノード、カソード及びゲート端子を有するワイド・バンドギャップ・ゲート・ターンオフ・サイリスタ（ＧＴＯ）と、ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ接合トランジスタ（ＢＪＴ）を含む。ＢＪＴのエミッタ端子がＧＴＯのアノード端子に直接結合する。バイポーラ・パワー・スイッチング・デバイスは、非導通状態と、ＢＪＴのベース端子への第一制御信号の印加とＧＴＯのゲート端子への第二制御信号の印加とに応答してＢＪＴのコレクタとＧＴＯのカソードとの間に電流を流すことができる導通状態との間を切り替えるように構成される。
【００２８】
いくつかの実施例において、ＧＴＯの動作温度が上昇すると、ＧＴＯのアノード端子とカソード端子との間のオン抵抗は減少し、ＢＪＴの動作温度が上昇すると、ＢＪＴのコレクタ端子とエミッタ端子との間のオン抵抗は増加する。
【００２９】
いくつかの実施例において、ＧＴＯは、カソード端子を有する第一導電型の基板と、カソード端子と反対側の基板上に設けた第一導電型とは逆の第二導電型のドリフト層と、ドリフト層上に設けられ、ゲート端子を有する第一導電型のベース層と、ベース層上に設けられ、アノード端子を有する第二導電型の第一層と、を含む。ＢＪＴは、第二導電型の第一層の直接上に設けられ、エミッタ端子を有する第一導電型の層と、第一導電型の層上に設けられる第二導電型の第二層と、を含む。第二層は、コレクタ端子を有する第一導電型の高ドープ第一領域と、ベース端子を有する第二導電型の高ドープ第二領域と、を含む。
【００３０】
いくつかの実施例において、第一導電型はｎ型を含み、第二導電型はｐ型を含む。基板及びその上の層は、炭化ケイ素を含む。
【図面の簡単な説明】
【００３１】
添付図面は、本発明がさらに理解されるように、この出願に含まれその一部をなし、本発明のいくつかの実施例を示す。
【００３２】
【図１】本発明のいくつかの実施例によるデバイス及び／又は回路を示す回路図。
【図２】本発明のいくつかの実施例によるデバイス及び／又は回路を示す回路図。
【図３】本発明のいくつかの実施例によるデバイス及び／又は回路を示す回路図。
【図４】本発明のいくつかの実施例によるデバイス及び／又は回路を示す回路図。
【００３３】
【図５】本発明のいくつかの実施例によるデバイスの電流−電圧（Ｉ−Ｖ）特性を示すグラフ。
【図６】本発明のいくつかの実施例によるデバイスの電流−電圧（Ｉ−Ｖ）特性を示すグラフ。
【００３４】
【図７】図１のデバイスの断面図。
【発明を実施するための形態】
【００３５】
以下、本発明の実施例を示す添付図面を参照して本発明をより詳細に説明する。しかし、本発明は、多くの様々な形態で実施することができ、本明細書に記載された実施例に限定されないと解すべきである。むしろ、本明細書が十分で完全なものとなり、本発明の範囲を当業者に十分に伝えるように、これらの実施例は提供されている。なお、図面においては、層及び領域の寸法及び相対的寸法は、わかりやすさのために誇張されている場合もある。当然のことながら、要素又は層が、他の要素又は層に対して、「上」、「接続」又は「結合」という場合には、それは、他の要素又は層に対して、直接上にあり、接続し又は結合してもよいし、介在する要素又は層があってもよい。対照的に、要素が、他の要素又は層に対して、「直接上」、「直接接続」又は「直接結合」という場合には、介在する要素又は層はない。本明細書では、「及び／又は」という用語は、関連して列挙されたものの一つ以上の任意のもの及び全ての組み合わせを含む。全体を通して、同じ符号は、同じ要素を意味する。
【００３６】
当然のことながら、第１及び第２という用語は、本明細書では、様々な領域、層及び／又は部分を記載するために用いるが、これらの領域、層及び／又は部分は、これらの用語により制限されるべきでない。これらの用語は、１つの領域、層又は部分を、他の領域、層又は部分と区別するためのみに用いる。したがって、本発明の範囲を逸脱することがなければ、以下で説明する第一の領域、層又は部分を、第二の領域、層又は部分といってもよいし、同様に、第二の領域、層又は部分を、第一の領域、層又は部分といってもよい。
【００３７】
さらに、「下の」又は「底部」、及び「上の」又は「上部」等の相対語は、本明細書では、図示されるような１つの要素の他の要素に対する関係を記載するために用いる。当然のことながら、相対語は、図示されたデバイスの向きに加え、デバイスの様々な向きを包含することを意図している。例えば、図中のデバイスの向きを反転した場合、他の要素の「下」側と記載された要素は、他の要素の「上」側に向きが変わる。したがって、一例としての用語「下の」は、図の特定の向きに依存して、「下の」及び「上の」の両方の向きを包含することができる。同様に、複数の図の一つにあるデバイスの向きを反転した場合、他の要素の「下」又は「すぐ下」にあると記載された要素は、他の要素の「上」になることもある。したがって、一例としての用語「下」又は「すぐ下」は、上及び下の両方の向きを包含することができる。
【００３８】
本明細書に使用される専門用語は、特定の実施例を説明するためだけのものであり、本発明を限定することを意図しない。本明細書では、単数形の「一つの（a）」、「一つの（an）」及び「その（the）」は、文脈によって他の明確な指示がされない限り、複数形も含むことを意図する。さらに、用語「含む（include）」及び／又は「含む（including）」は、本明細書では、記載されている特徴、整数、ステップ、動作、要素、及び／又はコンポーネントの存在を特定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、及び／又はそのグループの存在又は付加を除外しない。
【００３９】
他に定めのない限りは、本明細書に使用されるすべての用語（技術用語及び科学用語を含む）は、本発明が属する当業者が一般的に理解するのと同じ意味を有する。さらに、当然のことながら、よく使用される辞書に定義のある用語等の本明細書で使用される用語は、本明細書及び関連技術の文脈における意味と整合する意味を有すると解すべきであり、本明細書に明確な定義がない限り、理想的、つまりあまりに形式的な意味に解しない。
【００４０】
図面を参照すると、図１乃至図４は、本発明の様々な実施例を示す回路図である。本発明の実施例によるトランジスタ及びサイリスタは、３Ｃ、２Ｈ、４Ｈ、６Ｈ及び１５Ｒのポリタイプを有する炭化ケイ素、又は電子デバイスを製造するために有用な様々な第ＩＩＩ族窒化物材料の任意のものから形成される。図示された実施例において、当業者にはよく理解できる方法で、ｎ＋領域及びｎ−領域並びにｐ＋領域及びｐ−領域は、同一の導電型の材料にそれぞれ異なる複数のドープ濃度レベルを記号で表すために「＋」及び「−」が付されている。本明細書では、「＋」及び「−」の表記は、材料が、変質したり（degenerate）半絶縁性であることを必ずしも表わさない。ｐ型炭化ケイ素には、例えば、アルミ又はホウ素をドープし、ｎ型炭化ケイ素には、例えば、窒素又はリンをドープする。ｐ型窒化物には、例えば、マグネシウムをドープするが、ｎ型窒化物には、例えば、ケイ素をドープする。
【００４１】
当業者に知られているように、サイリスタは、電流フローのためのアノード及びカソード、並びに遮断状態から導通状態に及びその逆にデバイスを切り替えるためのゲートを有する４層からなるラッチ・スイッチング・デバイスである。ゲートに印加された制御信号により、デバイスを、電流がデバイスのアノードとカソードの間を自由に流れることができる「オン」状態又は導通状態に「ラッチ」する。制御信号を除去した後でも、デバイスは導通状態を維持する。第二制御信号は、第一制御信号とは極性が反対で、デバイスを、「オフ」状態又は遮断状態に戻す。しかし、特別に設計されたゲート・ターンオフ・サイリスタ（「ＧＴＯ」）は、通常、逆ゲート・パルスによりターンオフする。一般的に、ＧＴＯサイリスタは、何らかのトリガ入力により導通を開始し、その後は、ダイオードとして動作する。以下に、いくつかのワイド・バンドギャップ・サイリスタの設計についてより詳細に説明するが、ワイド・バンドギャップ・サイリスタの設計は一般的な公知技術である。例えば、米国特許第５，５３９，２１７号は、炭化ケイ素（ＳｉＣ）サイリスタの設計と製造について記載している。このような炭化ケイ素サイリスタは、同様なケイ素サイリスタより改善されたパワー処理能力を示す。
【００４２】
本発明のいくつかの実施例は、従来のサイリスタでは、特に、動作温度が上昇すると、個々のオン抵抗値の差のため、サイリスタを並列にして実装することが困難であるとの認識から考えられている。特に、いくつかの従来のＳｉＣサイリスタは、負の温度係数（ＮＴＣ）を有し、動作温度が上昇すると、デバイスのオン抵抗（したがって、順電圧降下ＶＦ）が減少する。このような順電圧降下の負の温度係数は、接合温度の増加のため、導通電流を増加させる。その結果、一つ以上の並列接続されたサイリスタに電流が集中して熱暴走に到る。
【００４３】
本発明の実施例は、直列接続されたワイド・バンドギャップ・サイリスタ及びワイド・バンドギャップ・バイポーラ・トランジスタを含むバイポーラ・パワー・スイッチング・デバイスを提供する。このようなワイド・バンドギャップ・デバイスは、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）及び／又はその他の第ＩＩＩ族窒化物材料等のワイド・バンドギャップ材料の活性半導体層を含む。特に、本発明の実施例は、サイリスタのアノード端子に直列接続されたＳｉＣバイポーラ接合トランジスタ（ＢＪＴ）を少なくとも有するＳｉＣサイリスタを提供する。本明細書ではバイポーラ・ターンオフ・サイリスタ（「ＢＴＯ」）というこのような構成は、従来のＳｉＣサイリスタに比べ向上した動作特性を提供する。
【００４４】
特に、本発明の実施例によるバイポーラ・パワー・スイッチング・デバイスは、ワイド・バンドギャップ・サイリスタと直列にワイド・バンドギャップＢＪＴを接続することにより、（例えば、動作温度が上昇しても、デバイスのオン抵抗が、実質的に変化しないような）順電圧降下ＶＦのゼロに近い温度係数、又は（例えば、動作温度が上昇しても、デバイスのオン抵抗が増加するような）正の温度係数（ＰＴＣ）を提供することができる。例えば、順電圧降下に対し正の温度係数を有するＳｉＣ ＢＪＴを特に選択して、ＳｉＣサイリスタの負の温度係数を減少させ、ＢＴＯの主端子間でゼロに近い又は少しだけ正の温度係数を提供することができる。特に、ＳｉＣ ＢＪＴは、飽和領域で動作させた時には、抵抗のように動作し、順電圧降下の正の温度係数を提供することができる。したがって、本発明の実施例によるバイポーラ・パワー・スイッチング・デバイスは、温度上昇に伴って順電圧降下が増加し、並列接続されたデバイスの電流分布を更に均一にできるため、より容易に並列接続することができる。
【００４５】
さらに、本発明のいくつかの実施例によるバイポーラ・パワー・スイッチング・デバイスは、ＳｉＣ ＢＪＴが活性領域で動作した時には、電流飽和能力を提供することができる。電流飽和能力は、このようなデバイスを、ターンオン中の突入電流及び／又は短絡事故の場合の電流オーバー・シュートから保護することができる。本発明のいくつかの実施例によるバイポーラ・パワー・スイッチング・デバイスは、飽和電流の負の温度係数も提供することができる。
【００４６】
本発明のいくつかの実施例によるバイポーラ・パワー・スイッチング・デバイスは、比較的高速で切り替えることもできる。例えば、本発明のいくつかの実施例によるＢＴＯは、ＳｉＣ ＢＪＴを用いて、比較的高速でＳｉＣサイリスタのアノード電流をターンオフすることができるため、従来のＳｉＣサイリスタよりも高速で、ターンオフすることができる。また、ツェナー・ダイオード及び／又は直列接続された数個のパワー・ダイオードを含むバイパス段を用いて、アノード電流をサイリスタのゲート端子に逃がすと、サイリスタはターンオフする。本発明のいくつかの実施例によるバイポーラ・パワー・スイッチング・デバイスは、ゲート誘電体膜がないため、比較的高温で動作することもできる。
【００４７】
図１は、本発明のいくつかの実施例による、バイポーラ・パワー・スイッチング・デバイス又は「ＢＴＯ」１００を示した概略図である。図１を参照すると、ＢＴＯ１００は、（図１にＳｉＣ ＧＴＯ１１０として示される）ワイド・バンドギャップ・サイリスタに直列接続された（図１にＳｉＣ ＢＪＴエミッタフォロワ１０５として示される）ワイド・バンドギャップ・バイポーラ・トランジスタを含み、疑似カスコード・ペアを提供する。特に、ＳｉＣ ＧＴＯ１１０は、ゲート端子１１０ｇ、カソード端子１１０ｃ、及びアノード端子１１０ａを含む。ＳｉＣ ＢＪＴ１０５は、ベース端子１０５ｂ、コレクタ端子１０５ｃ、及びエミッタ端子１０５ｅを含む。ＳｉＣ ＢＪＴ１０５のエミッタ端子１０５ｅは、ＳｉＣ ＧＴＯ１１０のアノード端子１１０ａに直接結合する。ＳｉＣ ＢＪＴ１０５のコレクタ１０５ｃは、（本明細書では第一主端子ともいう）ＢＴＯのアノード端子１００ａに結合及び／又はそれを提供し、ＳｉＣ ＧＴＯ１１０のカソード１１０ｃは、（本明細書では第二主端子ともいう）ＢＴＯ１００のカソード端子１００ｃに結合及び／又はそれを提供する。ベース端子１０５ｂ及びゲート端子１１０ｇは、ＢＴＯ１００の制御端子を提供する。ＢＪＴ１０５及びＧＴＯ１１０は、共通パッケージで提供され、それらの特定の温度係数及び／又はその他の特性に基づいて選択され、非負の温度係数及び／又はその他の所望の特性を有するパッケージ化されたＢＴＯ１００を提供する。本明細書では、炭化ケイ素デバイスに関して記載しているが、当然のことながら、ＢＪＴ１０５及び／又はＧＴＯ１１０は、例えば、ここで記載した特許のいずれかで記載されているように、その他のワイド・バンドギャップ・半導体材料から製造される。また、図１は、ｎｐｎ型ＢＪＴ１０５及びｐ型サイリスタ１１０を示しているが、当然のことながら、いくつかの実施例においては、ｐｎｐ型ＢＪＴ及びｎ型サイリスタを使う。
【００４８】
ベース端子１０５ｂ及びゲート端子１１０ｇへのそれぞれの制御信号の印加により、ＢＴＯ１００を、（アノード１００ａとカソード１００ｂとの間に電流が流れない）非導通状態から（アノード１００ａとカソード１００ｃとの間に電流を流すことができる）導通状態に切り替える。特に、ゲート１１０ｇへの制御信号の印加により、ＳｉＣ ＧＴＯ１１０を、導電状態又は「オン」状態に「ラッチ」することにより、アノード１１０ａとカソード１１０ｃとの間に電流を流すことができる。同様に、ベース１０５ｂへの制御信号の印加により、ＳｉＣ ＢＪＴ１０５をターンオンして、コレクタ端子１０５ｃとエミッタ端子１０５ｅとの間に電流を通す。特に、ベース１０５ｂに印加された制御信号は、例えば、ベース電流ＩＢの変化がコレクタ電流ＩＣにほとんど影響を与えない飽和領域でＢＪＴ１０５を動作させるのに十分なものである。同様の電流レベルが、ベース１０５ｂとゲート１１０ｇに与えられ、ＢＪＴ１０５とＧＴＯ１１０をそれぞれ導通状態とするため、制御回路を用いて、制御信号を生成し、ＢＪＴ１０５のベース１０５ｂとＧＴＯ１１０のゲート１１０ｇの両方に制御信号を供給する。
【００４９】
図２は、いくつかの実施例による図１のＢＴＯ１００を駆動するための回路例を示す概略図である。図２を参照すると、制御回路２００は、電圧源２１０と、ＢＪＴ１０５のベース１０５ｂに結合されるバッファ増幅器又はドライバ２０５と、ＢＪＴ１０５のコレクタ１０５ｃとＧＴＯ１１０のゲート１１０ｇとの間に結合される（図２に、ツェナー・ダイオード２１５として示される）バイパス段とを含む。ＢＪＴ１０５のコレクタ１０５ｃ（例えば、ＢＴＯ１００のアノード端子１００ａ）は、接地２３０に結合されるが、ＧＴＯのカソード１１０ｃ（例えば、ＢＴＯ１００のカソード端子１００ｃ）は、供給電圧ＶＣＣ２２０の負側に結合される。ＧＴＯ１１０のゲート１１０ｇとＢＪＴ１０５のコレクタ１０５ｃとの間の電圧降下がツェナー・ダイオード２１５の降伏電圧を上回る時には、バイパス段が導通するように構成され、故障電流制限機能を提供する。図２はツェナー・ダイオード２１５について示したが、いくつかの実施例においては、その他の要素（例えば、一つ以上の直列接続されたパワー・ダイオード）を用いてバイパス段を実装してもよい。
【００５０】
図３は、いくつかの実施例において、ＢＴＯ１００を駆動するための回路３００の例をより詳細に示す。ＢＴＯ１００を制御するための制御回路３００は、２つのアノード基準の電圧源Ｖ１ ３１０及びＶ２ ３２０と、スイッチ３０１乃至３０４と、図３では電圧クランプ・ダイオード（又はツェナー・ダイオード）Ｄ１ ３１５を実装したバイパス段とを含む。Ｖ１ ３１０は、ベース１０５ｃに制御信号を与え、ＳｉＣ ＢＪＴ１０５を駆動する。Ｖ２ ３２０は、ゲート１１０ｇに制御信号を与え、ＳｉＣ ＧＴＯ１１０を駆動する。クランプ・ダイオードＤ１ ３１５は、Ｖ２ ３２０で与えられる電圧よりも高い降伏電圧ＶＺを有する。
【００５１】
ＢＴＯ１００を導通状態にターンオンするために、スイッチ３０１及び３０３を閉じ、スイッチ３０２及び３０４を開く。スイッチ３０１を閉じることにより、Ｖ１ ３１０の正側にベース１０５ｂを結合する。（「コレクタ接地」ともいう）エミッタフォロワであるためには、ＳｉＣ ＢＪＴ１０５のベース１０５ｂをコレクタ電位より高く引き上げて、ＳｉＣ ＢＪＴ１０５を飽和領域にしなければならない。Ｖ１ ３１０は、この電圧を与えるために用い、ＳｉＣ ＢＪＴ１０５のベース・エミッタ間電圧降下ＶＢＥよりも高い定格電圧を有する。例えば、いくつかの実施例において、Ｖ１ ３１０は、約３Ｖから約３．５Ｖの電圧を与えるように構成される。Ｖ１ ３１０は、ＳｉＣ ＢＪＴ１０５に加えられるベース電流ＩＢを調節するようにも構成される。スイッチ３０３を閉じることにより、Ｖ２ ３２０の負側に、ＳｉＣ ＧＴＯ１１０のゲート１１０ｇを結合し、これにより、ＳｉＣ ＧＴＯ１１０を、遮断又は非導通状態から導通状態に遷移させる。Ｖ２ ３２０の定格電圧も、ＳｉＣ ＧＴＯ１１０のアノード・ゲート間接合の順電圧よりも少し高い値に設定する。例えば、いくつかの実施例において、Ｖ２ ３３０は、約３Ｖから約３．５Ｖの電圧を与えるように構成される。Ｖ２ ３２０は、ＳｉＣ ＧＴＯ１１０に加えられるゲート電流ＩＧを調節するようにも構成される。このように、ＢＪＴ１０５及びＧＴＯ１１０が、共に導通状態に切り替えられた時に、ＢＴＯ１００のアノード１００ａ端子とカソード１００ｃ端子との間に負荷電流が流れる。
【００５２】
ＢＴＯ１００をターンオフして遮断又は非導通状態に切り替えるために、スイッチ３０１及び３０３を開いてスイッチ３０２及び３０４を閉じる。スイッチ３０１を開いてスイッチ３０２を閉じることによりＶ２ ３２０の負側にＳｉＣ ＢＪＴ１０５のベース１０５ｂを結合し、これにより、ＳｉＣ ＢＪＴ１０５をターンオフする。スイッチ３０３を開いてスイッチ３０４を閉じることにより、ＢＴＯ１００のアノード１００ａにＳｉＣ ＧＴＯ１１０のゲート１１０ｇを結合する。結果として、負荷電流は、ＢＴＯのアノード１００ａからＧＴＯのゲート１１０ｇに転流する。これにより、ＳｉＣ ＧＴＯ１１０のアノード・ゲート間接合に逆バイアスがかかる結果、ＳｉＣ ＧＴＯ１１０は瞬時にターンオフする。
【００５３】
さらに、図３を参照すると、本発明のいくつかの実施例によるＢＴＯ１００を含む制御回路３００は、故障電流制限機能を提供する。特に、ＳｉＣ ＢＪＴ１０５のコレクタ電流ＩＣが、ベース電流ＩＢとＳｉＣ ＢＪＴ１０５の電流利得βとの積を下回っている間は、ＳｉＣ ＢＪＴ１０５は強力な飽和状態を維持する。この条件が一旦満足されなくなると、ＳｉＣ ＢＪＴ１０５は、活性領域に入り、その電流を、ベース電流ＩＢと電流利得βとの積の値に制限する。これにより、ＳｉＣ ＢＪＴ１０５のコレクタ・エミッタ間電圧ＶＣＥは急増し、結果として、ＳｉＣ ＧＴＯのゲートとＳｉＣ ＢＪＴのコレクタとの間の電圧も、対応した速度で増加する。ゲート１１０ｇとコレクタ１０５ｃとの間の電圧降下は、その電圧が、クランプ・ダイオードＤ１ ３１５の降伏電圧ＶＺを上回るまで増加し、上回る時点で、クランプ・ダイオードＤ１ ３１５は導通を開始する。クランプ又は降伏電圧ＶＺがＶ２ ３２０によって与えられた電圧を上回ることにより、クランプ・ダイオードＤ１ ３１５が通常動作で導通状態となることを防ぐ。ＳｉＣ ＢＪＴ１０５のコレクタ・エミッタ間電圧ＶＣＥの増加と、クランプ・ダイオードＤ１ ３１５によりＳｉＣ ＢＪＴ１０５のコレクタ１０５ｃをＳｉＣ ＧＴＯのゲート１１０ｇにクランプすることとを組み合わせることにより、ＳｉＣ ＧＴＯ１１０のアノード・ゲート間接合を逆バイアスする。これにより、ＢＴＯのアノード１００ａからＧＴＯのゲート１１０ｇに、強制的に負荷電流を転流させて、ＳｉＣ ＧＴＯ１１０を急速にターンオフさせることにより故障電流を阻止する。
【００５４】
図４に、本発明のいくつかの実施例による別の制御回路４００の例を示す。図４に示すように、制御回路４００は、ＳｉＣ ＧＴＯ１１０の転流素子としてＢＪＴ Ｑ２ ４２５を用いる。図４を参照すると、ＢＴＯ１００が導通状態にある時には、負荷電流は、ＢＴＯ１００のアノード端子１００ａから、ＳｉＣ ＢＪＴ Ｑ１ １０５及びＳｉＣ ＧＴＯ １１０を経由して、ＢＴＯ１００のカソード端子１００ｃに流れる。回路４００の残りの部分は、ＳｉＣ ＧＴＯ １１０及びＳｉＣ ＢＪＴ Ｑ１ １０５を制御するために用いる。特に、制御回路４００は、絶縁ターンオン／オフ信号を与える光トリガ・ドライバ４０１（光発光ダイオードその他の光源４０１ａ及び反転ドライバ４０１ｂを含む）と、反転ドライバＩＮＶ４０２及び非反転ドライバＢＵＦ４０３と、ＳｉＣ ＧＴＯ １１０にターンオン・ゲート電流を与える低電圧ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタ４０４及び抵抗Ｒ１ ４０５と、転流及び故障状態中にＳｉＣ ＧＴＯのゲート１１０ｇをクランプするために用いるバイパス段（ＢＪＴ Ｑ２ ４２５及びツェナー・ダイオードＤ１ ４１５を含む）とを含む。ＧＴＯ１００は、カスコードＳｉＣ ＢＪＴ Ｑ１ １０５とＳｉＣ ＧＴＯ１１０とを含む。ＢＴＯ１００のカソード端子１００ｃは、供給電圧ＶＣＣ２２０の負側に結合される。２つの浮遊ＤＣ電圧源Ｖ１’４１０及びＶ２’４２０は、ＢＴＯ１００の接地アノード端子１００ａを基準として電源供給に用いる。
【００５５】
図４の制御回路４００の例の動作は、以下に詳細に示すように、以下の実装に基づく。特に、駆動電圧の基準点又は接地２３０は、ＢＴＯ１００のアノード端子１００ａである。反転ドライバＩＮＶ４０２及び非反転ドライバＢＵＦ４０３の出力は、ＢＴＯ１００のアノード端子１００ａを基準とする正及び負の電位を与える。電圧振幅は、＋Ｖ１’（高）から−Ｖ２’（低）であり、＋Ｖ１’４１０及び−Ｖ’４２０で与えられる電圧は、それぞれ図３の電源Ｖ１ ３１０及びＶ２ ３２０で与えられる電圧と同様である。（全部ではないが）多くのコレクタ電流条件下で、ＳｉＣ ＢＪＴ Ｑ１ １０５及びＢＪＴ Ｑ２ ４２５のエミッタをアノード電位まで引き上げるために、電圧源Ｖ１’４１０により与えられる電圧の大きさと反転ドライバＩＮＶ４０２及び非反転ドライバＢＵＦ４０３の電流源能力は、十分な大きさである。（全部ではないが）多くの負荷電流条件下で、（ＳｉＣ ＢＪＴ Ｑ１ １０５が導通している時に）ＳｉＣ ＧＴＯ １１０をターンオンするために、電圧源Ｖ２’４２０により与えられる電圧の大きさとＮＭＯＳトランジスタ４０４の電流源能力は、十分な大きさである。反転ドライバＩＮＶ４０２、非反転ドライバＢＵＦ４０３及びＮＭＯＳトランジスタ４０４の出力には、適切な電流制限が設けられ、（全部ではないが）多くの動作条件下で安全に動作することができる。
【００５６】
さらに、図４を参照して、ＢＴＯ１００の遮断又は非導通状態を以下で説明する。ＳｉＣ ＧＴＯ１１０が遮断又は非導通状態にあり、光トリガ・ドライバ４０１をトリガするための光源４０１ａにより光が与えられていない時には、反転ドライバＩＮＶ４０２の出力は、電圧−Ｖ２’であり、非反転ドライバＢＵＦ４０３の出力は、電圧＋Ｖ１’である。その結果、ＳｉＣ ＢＪＴ Ｑ１ １０５及びＮＭＯＳトランジスタ４０４は、「オフ」又は遮断状態であり、ＢＪＴ Ｑ２ ４２５は、「オン」又は導通状態である。これにより、ＳｉＣ ＧＴＯのゲート１１０ｇがＢＴＯのアノード１００ａに効果的に結合され、電圧の経時的変化（ｄＶ／ｄｔ）に対して比較的高い耐性を有する強固な遮断状態が提供される。
【００５７】
ＢＴＯ１００の遮断状態から導通状態への遷移は、以下のとおりである。光トリガ・ドライバ４０１をトリガするための光源４０１ａにより光が与えられている時には、反転ドライバＩＮＶ４０２の出力は、＋Ｖ１’に変化し、非反転ドライバＢＵＦ４０３の出力は、−Ｖ２’に変化する。その結果、ＢＪＴ Ｑ２ ４２５はターンオフし、ＳｉＣ ＢＪＴ Ｑ１ １０５及びＮＭＯＳトランジスタ４０４はターンオンする。ＳｉＣ ＢＪＴ Ｑ１ １０５が導通状態にあるため、ＳｉＣ ＧＴＯ１１０のアノード１１０ａは、ＢＴＯ１００のアノード端子１００ａと強く接続する。これにより、電流は、ＤＣ電圧源Ｖ２’４２０から、ＮＭＯＳトランジスタ４０４を経由し、抵抗Ｒ１ ４０５に流れ、ＳｉＣ ＧＴＯ１１０のゲート１１０ｇに入り、ＳｉＣ ＧＴＯ１１０のアノード１１０ａを経由し、ＤＣ電圧源Ｖ２’４２０に戻る。この動作により、ＳｉＣ ＧＴＯ１１０のゲート１１０ｇには、抵抗Ｒ１ ４０５の抵抗値で制限されたゲート電流ＩＧで、順方向バイアスをかける。これにより、ＢＴＯ１００は導通状態となり、アノード端子１００ａとカソード端子１００ｃとの間に負荷電流が流れる。この時間中、ＮＭＯＳトランジスタ４０４のドレーン電流を、ＳｉＣ ＧＴＯのゲート１１０ｇを駆動するのに適切なレベルに制限するように、ＮＭＯＳトランジスタ４０４にバイアスをかける。
【００５８】
導通状態にあるＢＴＯ１００の動作は、以下のとおりである。負荷電流は、ＢＴＯ１００のアノード端子１００ａとＳｉＣ ＢＪＴ Ｑ１ １０５のコレクタ１０５ｃに入ってエミッタ１０５ｅから出て、ＳｉＣ ＧＴＯ１１０のアノード１１０ａに入ってカソード１１０ｃとＢＴＯ１００のカソード端子１００ｃから出る。ＳｉＣ ＢＪＴ Ｑ１ １０５及びＳｉＣ ＧＴＯ１１０は、直列接続され、ＳｉＣ ＧＴＯ１１０のアノード・カソード間電圧降下を減少させる。特に、ＳｉＣ ＢＪＴ１０５は、正の温度係数を有し、動作温度の上昇と共に、そのコレクタ・エミッタ間電圧降下ＶＣＥが増加する。このように、本発明のいくつかの実施例による各パッケージ化されたＢＴＯ１００のＳｉＣ ＢＪＴ Ｑ１ １０５は、その順電圧降下の正の温度係数及びＳｉＣ ＧＴＯ１１０の負の温度係数に基づいて選択され、ＳｉＣ ＧＴＯ１１０の負の温度係数を減少及び／又は効果的に打ち消し、さらにいくつかの実施例においてＢＴＯ１００の正の温度係数さえも与える。ＳｉＣ ＧＴＯ１１０の負の温度係数のため、従来のＳｉＣ ＧＴＯでの並列配列では、静的な電流分担が困難である。したがって、ＳｉＣ ＢＪＴ Ｑ１ １０５を、ＳｉＣ ＧＴＯ１１０に直列接続して用いることにより、ＧＴＯ１００は非負（例えば、ゼロに近い又は正さえも）の温度係数を持つことができるため、電流分布をより平坦にし、本発明のいくつかの実施例によるＢＴＯを並列接続することを容易にする。
【００５９】
ＢＴＯ１００の導通状態から遮断状態への遷移は、以下のとおりである。光トリガ・ドライバ４０１をトリガするための光源４０１ａにより光が与えられていない時には、反転ドライバＩＮＶ４０２の出力は、−Ｖ２’に変化し、非反転ドライバＢＵＦ４０３の出力は、＋Ｖ１’に変化する。その結果、ＳｉＣ ＢＪＴ Ｑ１ １０５及びＮＭＯＳトランジスタ４０４はターンオフし、ＢＪＴ Ｑ２ ４２５はターンオンする。ＳｉＣ ＢＪＴ Ｑ１ １０５が非導通状態にあるため、ＳｉＣ ＧＴＯ１１０のアノード１１０ａは、ＢＴＯ１００のアノード端子１００ａから切断される。ＢＪＴ Ｑ２ ４２５が導通状態にあり、ＮＭＯＳトランジスタ４０４が非導通状態にあるため、ＳｉＣ ＧＴＯ１１０のゲート１１０ｇは、電圧源Ｖ２’４２０から切断され、ＢＴＯ１００のアノード端子１００ａと接続される。したがって、負荷電流は、アノード端子１００ａからＳｉＣ ＧＴＯ１１０のゲート１１０ｇに転流することによりＳｉＣ ＧＴＯ１１０を急速にターンオフする。
【００６０】
図４に示した本発明の実施例も、万一負荷電流が予め定められたレベルを上回るという場合には、ＳｉＣ ＧＴＯ１１０をターンオフする過電流特性を提供する。特に、ＳｉＣ ＢＪＴ Ｑ１ １０５により与えられるコレクタ電流ＩＣは、そのベース電流ＩＢと電流利得βとの積の値で定まる。この値を上回ると、ＳｉＣ ＢＪＴ Ｑ１ １０５は線形領域での動作に入り、定電流源として動作を開始する。その結果、ＳｉＣ ＢＪＴ１０５のコレクタ・エミッタ間電圧ＶＣＥは急速に増加し、結果として、ＢＴＯのアノード端子１００ａとＳｉＣ ＧＴＯのゲート１１０ｇとの間の電圧は増加する。アノード・ゲート間電圧降下が、ツェナー・ダイオードＤ１ ４１５の降伏電圧を上回る時には、ダイオードＤ１ ４１５が導通してＢＪＴ Ｑ２ ４２５に、ゲート電圧を予め定められたレベルにクランプさせる。故障電流が増加すると、ＳｉｃＢＪＴ Ｑ１ １０５のコレクタ・エミッタ間電圧ＶＣＥはさらに増加することにより、ＳｉＣ ＧＴＯ１１０のアノード・ゲート間接合に逆バイアスをかけ、ＳｉＣ ＧＴＯ１１０をターオンオフし、負荷電流を遮断する。制御回路４００が損傷を受けることを防ぐように、ＢＪＴ Ｑ２ ４２５がＳｉＣ ＧＴＯ１１０のゲート１１０ｇをクランプする電圧を選択する。
【００６１】
図４を参照して上記したように、ＳｉＣ ＢＪＴ Ｑ１ １０５は、導通状態の連続全負荷電流をサポートし、遮断状態時には電圧Ｖ２’をサポートするように選択される。導通状態中、ＳｉＣ ＢＪＴ Ｑ１ １０５のコレクタ・エミッタ間電圧降下ＶＣＥは、ＳｉＣ ＧＴＯ１１０のアノード・ゲート間接合に順バイアスをかけるために、十分に小さくすべきである。また、ＢＪＴ Ｑ２ ４２５も、導通状態（例えば、ＳｉＣ ＧＴＯ１１０の転流中）の全負荷電流をサポートし、遮断状態時には電圧Ｖ２’をサポートするように選択される。導通状態中、ＢＪＴ Ｑ２ ４２５のコレクタ・エミッタ間電圧降下ＶＣＥは、ＮＭＯＳトランジスタ４０４に対する破壊の可能性を減少及び／又は防ぐために、Ｖ２’未満にすべきである。
【００６２】
図５及び図６は、本発明のいくつかの実施例によるＢＴＯの電流−電圧（Ｉ−Ｖ）特性を示すグラフである。特に、図５及び図６は、本発明のいくつかの実施例による、１０ｋＶ ＳｉＣ ＧＴＯ及び１６００Ｖ ＳｉＣ ＢＪＴを含むＳｉＣ ＢＴＯの順方向Ｉ−Ｖ特性を示す。図５に示すように、ＢＴＯのオン抵抗が温度上昇と共に増加する構成は、正の温度係数を提供する。特に、線５０５（室温）、線５１０（約１００℃）、線５１５（約１５０℃）及び線５２０（約２００℃）で示すように動作温度が上昇すると、（増加するＢＴＯの電圧降下で示される）ＢＴＯのオン抵抗は増加する。図６は、本発明のいくつかの実施例によるＳｉＣ ＢＴＯは、動作温度が上昇すると電流飽和能力を提供することを、線６０５（室温）及び線６１０（約２００℃）で示す。
【００６３】
図７は、本発明のいくつかの実施例による、共通基板上のバイポーラ・トランジスタ１０５及びサイリスタ１１０を含むＳｉＣ ＢＴＯ １００の断面図である。いくつかの実施例において、先に詳細に説明したバイポーラ・トランジスタ１０５及びサイリスタ１１０は、ｎ型４Ｈ炭化ケイ素層５２上に製造及び／又は後で設ける。ＳｉＣバイポーラ・トランジスタは、例えば、米国特許第４，９４５，３９４号に記載されているが、ＳｉＣサイリスタは、例えば、米国特許第５，５３９，２１７号に記載され、それらの開示全体を本明細書で参照することにより援用する。
【００６４】
図７に示すように、いくつかの実施例によるＢＴＯ１００は、ｎ型層５２を含む。ｎ型層５２上には、コンタクト１００ｃ／１１０ｃが設けられ、ＢＴＯ１００及びＧＴＯ１１０の両方のカソード端子を提供する。ｎ型層５２上には、ｐ型ドリフト層５４が設けられ、ｐ型ドリフト層５４上には、ｎ型ベース層５６が設けられる。ｎ型ベース層５６の高ドープｎ＋領域５７上には、ＧＴＯ１１０のゲートコンタクト１１０ｇが設けられる。ｎ型ベース層５６上には、ｐ型層５８が設けられ、ｐ型層５８上には、ｎ型層６０が設けられる。ｎ型層６０及びｐ型層５８上には、それぞれＢＪＴ１０５のエミッタ端子及びＧＴＯ１１０のアノード端子として、コンタクト１０５ｅ及び１１０ａが設けられる。ｎ型層６０上には、ｐ型層６２が設けられる。ｐ型層６２は、高ドープｐ＋領域６３及び高ドープｎ＋領域６４を含む。高ドープｐ＋領域６３上には、ＢＪＴ１０５のベース・コンタクト１０５ｂが設けられ、高ドープｎ＋領域６４上には、ＢＴＯ１００のアノード端子及びＢＪＴ１０５のコレクタ端子として、ベース・コンタクト１００ａ／１０５ｃが設けられる。
【００６５】
したがって、ｎ型領域６４、ｐ型層６２及びｎ型層６０は、ＳｉＣ ＢＪＴ１０５を特徴付ける。ｐ＋領域６３上のコンタクト１０５ｂは、ＢＪＴ１０５のベース端子を提供し、ｎ＋領域６４上のコンタクト１００ａ／１０５ｃは、ＢＪＴ１０５のコレクタ端子（及びＢＴＯ１００のアノード端子）を提供し、ｎ型層６０上のコンタクト１０５ｅは、ＢＪＴのエミッタ端子を提供する。また、ｐ型層５８、ｎ型ベース層５６、ｐ型ドリフト層５４及びｎ型層５２は、ＳｉＣ ＧＴＯ１１０を特徴付ける。ｎ型ベース層５６上のコンタクト１１０ｇは、ＧＴＯ１１０のゲートコンタクトを提供し、ｐ型層５８上のコンタクト１１０ａは、ＧＴＯ１１０のアノード端子を提供し、ｎ型層５２上のコンタクト１００ｃ／１１０ｃは、ＧＴＯ１１０のカソード端子（及びＢＴＯ１００のカソード端子）を提供する。ＧＪＴ１０５及びＧＴＯ１１０が直列接続されるように、ＢＪＴのエミッタを提供するｎ型層６０は、ＧＴＯのアノードを提供するｐ型層５８の直接上にある。
【００６６】
図１−図７を参照して説明したように、本発明のいくつかの実施例は、バイポーラ・トランジスタ１０５及びサイリスタ１１０のモノリシック集積回路又はハイブリッド集積回路により実現することができる。本明細書では、「ハイブリッド」バイポーラ・パワー・スイッチング・デバイスとは、ディスクリート・バイポーラ・トランジスタ１０５とディスクリート・サイリスタ１１０のカスコード構成及び／又はその他の組合せをいう。「モノリシック」バイポーラ・パワー・スイッチング・デバイスとは、バイポーラ・トランジスタ１０５及びサイリスタ１１０の両方が同一の半導体チップ及び／又は基板上で製造されたデバイスをいう。本発明のいくつかの実施例によるパッケージ化されたバイポーラ・パワー・スイッチング・デバイスは、バイポーラ・トランジスタ１０５及びサイリスタ１１０を組み合わせたモノリシック集積回路及びハイブリッド集積回路の両方を含む。
【００６７】
上記実施例は、特定の図面を参照して説明されているが、当然のことながら、本発明のいくつかの実施例は、追加及び／又は介在する層、構造又は要素を含み、及び／又は特定の層、構造又は要素が削除されてよい。より一般的には、前記実施例は、本発明の例示にすぎず、本発明を制限するものではないと解すべきである。本発明の実施例を説明してきたが、当業者であれば、本発明の新規な教示及び利点から実質的に逸脱することなく、実施例に多くの修正が可能なことは容易に分かることである。したがって、このような修正の全ては、請求の範囲で定義されている本発明の範囲に含まれることを意図している。当然のことながら、以上の説明は、本発明の例示であり、開示した特定の実施例に限定されないと解すべきであり、開示した実施例及びその他実施例に対する修正は、添付の請求項の範囲内に含まれることを意図している。本発明は、以下の請求項により定義されており、これらの請求項の均等物も本発明に含まれる。
【特許請求の範囲】
【請求項１】
アノード、カソード及びゲート端子を有するワイド・バンドギャップ・サイリスタと、
ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ・トランジスタであって、バイポーラ・トランジスタのエミッタ端子がサイリスタのアノード端子に結合されるワイド・バンドギャップ・バイポーラ・トランジスタと、を備える電子デバイスにおいて、
バイポーラ・トランジスタ及びサイリスタは、ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスを特徴付け、ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスは、非導通状態と、バイポーラ・トランジスタのベース端子への第一制御信号の印加及びサイリスタのゲート端子への第二制御信号の印加に応答してバイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間に電流が流れるような導通状態との間を切り替えるように構成される電子デバイス。
【請求項２】
請求項１記載の電子デバイスであって、
第一及び第二制御信号を生成して、サイリスタのゲート端子に第一制御信号を供給し、バイポーラ・トランジスタのベース端子に第二制御信号を供給し、バイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間に負荷電流が流れるような導通状態にバイポーラ・パワー・スイッチング・デバイスを切り替えるように構成される制御回路を、さらに備える電子デバイスにおいて、
制御回路は、さらに、バイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合して、負荷電流をサイリスタのゲート端子に転流し、バイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成される電子デバイス。
【請求項３】
請求項２記載の電子デバイスにおいて、
制御回路は、
バイポーラ・トランジスタを導通状態に切り替えるように構成された第一制御信号を生成するように構成される第一電圧源と、
サイリスタを導通状態に切り替えるように構成された第二制御信号を生成するように構成される第二電圧源と、
バイポーラ・トランジスタのベース端子に第一電圧源を結合し、そこに第一制御信号を供給するように構成される第一スイッチング素子と、
サイリスタのゲート端子に第二電圧源を結合し、そこに第二制御信号を供給するように構成される第二スイッチング素子と、
バイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合するように構成される第三スイッチング素子と、を含む電子デバイス。
【請求項４】
請求項２記載の電子デバイスにおいて、
制御回路は、
サイリスタのゲート端子に結合される第一スイッチング素子と、
バイポーラ・トランジスタのベース端子に第一制御信号を与えるように構成され、第一スイッチング素子を切り替えてサイリスタのゲート端子に第二制御信号を与えるように構成される反転ドライバ装置と、
サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に結合される第二スイッチング素子と、
第二スイッチング素子を切り替えてバイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合するように構成される非反転ドライバ装置を含む電子デバイス。
【請求項５】
請求項４記載の電子デバイスにおいて、
第一スイッチング素子は、サイリスタのゲート端子に結合されるソース／ドレーン端子と、反転ドライバ装置の出力に結合されるゲート端子とを有するワイド・バンドギャップ・金属酸化物半導体（ＭＯＳ）トランジスタを含み、
第二スイッチング素子は、バイポーラ・トランジスタのコレクタ端子に結合されるコレクタ端子と、サイリスタのゲート端子に結合されるエミッタ端子と、非反転ドライバ装置の出力に結合されるベース端子とを有するワイド・バンドギャップ・転流バイポーラ・トランジスタを含む電子デバイス。
【請求項６】
請求項５記載の電子デバイスであって、
制御回路は、さらに、
印加された光に応答して出力信号を与えるように構成される光トリガ・ドライバ装置を含む電子デバイスにおいて、
反転ドライバ装置及び非反転ドライバ装置は、光トリガ・ドライバ装置の出力に結合され、
反転ドライバ装置は、バイポーラ・トランジスタのベース端子に第一制御信号を与えるように構成され、光トリガ・ドライバ装置に光が印加されている時には、ＭＯＳトランジスタを導通状態に切り替えてサイリスタのゲート端子に第二制御信号を与えるように構成され、
非反転ドライバ装置は、光トリガ・ドライバ装置に光が印加されていない時には、転流バイポーラ・トランジスタを導通状態に切り替えて、サイリスタのゲート端子に第一バイポーラ・トランジスタのコレクタ端子を結合するように構成される電子デバイス。
【請求項７】
請求項２記載の電子デバイスにおいて、
制御回路は、さらに、
サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に結合され、バイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間の電流が予め定められたレベルを上回る時には、サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に電流を通し、バイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成されるバイパス段を含む電子デバイス。
【請求項８】
請求項７記載の電子デバイスにおいて、
バイパス段は、バイポーラ・トランジスタのコレクタとサイリスタのゲートとの間の電圧降下が、ツェナー・ダイオードの降伏電圧を上回る時には、導通するように構成されるツェナー・ダイオードを含む電子デバイス。
【請求項９】
請求項８記載の電子デバイスであって、
バイパス段は、さらに、
バイポーラ・トランジスタのコレクタ端子に結合されるコレクタ端子と、サイリスタのゲート端子に結合されるエミッタ端子と、ツェナー・ダイオードに結合されるベース端子とを有する転流バイポーラ・トランジスタを含む電子デバイスにおいて、
転流バイポーラ・トランジスタは、ツェナー・ダイオードの導通に応答して、導通状態に切り替えられ、サイリスタのゲート端子に負荷電流を与えてバイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成される電子デバイス。
【請求項１０】
請求項７記載の電子デバイスにおいて、
バイパス段は、サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に、直列接続された複数のパワー・ダイオードを含む電子デバイス。
【請求項１１】
請求項１記載の電子デバイスであって、
バイポーラ・トランジスタ及びサイリスタが、共通パッケージに同梱された電子デバイスにおいて、
サイリスタの動作温度が上昇すると、サイリスタのアノード端子とカソード端子との間のオン抵抗は減少し、バイポーラ・トランジスタの動作温度が上昇すると、バイポーラ・トランジスタのコレクタ端子とエミッタ端子との間のオン抵抗は増加する電子デバイス。
【請求項１２】
請求項１１記載の電子デバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの導通状態の電気抵抗が増加するように、それぞれの動作温度が上昇しても、バイポーラ・トランジスタのオン抵抗の増加は、サイリスタの電気抵抗の減少よりも大きい電子デバイス。
【請求項１３】
請求項１１記載の電子デバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの導通状態の電気抵抗が実質的に変化しないように、それぞれの動作温度の上昇に伴うバイポーラ・トランジスタのオン抵抗の増加とサイリスタの電気抵抗の減少とは実質的に同じである電子デバイス。
【請求項１４】
請求項１記載の電子デバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスは、バイポーラ・トランジスタが活性領域で動作させられる時、電流飽和能力を提供するように構成される電子デバイス。
【請求項１５】
請求項１記載の電子デバイスにおいて、
バイポーラ・トランジスタは、炭化ケイ素バイポーラ接合トランジスタ（ＢＪＴ）を含み、サイリスタは、炭化ケイ素ゲート・ターンオフ・サイリスタ（ＧＴＯ）を含む電子デバイス。
【請求項１６】
ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ・トランジスタであって、コレクタ端子が、バイポーラ・パワー・スイッチング・デバイスの第一主端子に対応するワイド・バンドギャップ・バイポーラ・トランジスタと、
アノード、カソード及びゲート端子を有するワイド・バンドギャップ・サイリスタであって、サイリスタのアノード端子が、バイポーラ・トランジスタのエミッタ端子に結合され、カソード端子が、バイポーラ・パワー・スイッチング・デバイスの第二主端子に対応するワイド・バンドギャップ・サイリスタと、を備えるパッケージ化したバイポーラ・パワー・スイッチング・デバイスにおいて、
バイポーラ・パワー・トランジスタは、非導通状態と、第一及び第二主端子間に電流が流れるような導通状態との間を切り替えるように構成され、バイポーラ・パワー・トランジスタは、導通状態において第一及び第二主端子の間で非負の温度係数を有するバイポーラ・パワー・スイッチング・デバイス。
【請求項１７】
請求項１６記載のデバイスにおいて、
サイリスタの動作温度が上昇すると、サイリスタのアノード端子とカソード端子との間のオン抵抗は減少し、バイポーラ・トランジスタの動作温度が上昇すると、バイポーラ・トランジスタのコレクタ端子とエミッタ端子との間のオン抵抗は増加するバイポーラ・パワー・スイッチング・デバイス。
【請求項１８】
請求項１７記載のデバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスが導通状態において第一及び第二主端子の間で正の温度係数を有するように、それぞれの動作温度が上昇しても、バイポーラ・トランジスタのオン抵抗の増加は、サイリスタの電気抵抗の減少よりも大きいバイポーラ・パワー・スイッチング・デバイス。
【請求項１９】
請求項１７記載のデバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスが導通状態において第一及び第二主端子の間でゼロに近い温度係数を有するように、それぞれの動作温度の上昇に伴うバイポーラ・トランジスタのオン抵抗の増加とサイリスタの電気抵抗の減少とは実質的に同じであるバイポーラ・パワー・スイッチング・デバイス。
【請求項２０】
請求項１記載のデバイスにおいて、
バイポーラ・トランジスタは、炭化ケイ素バイポーラ接合トランジスタ（ＢＪＴ）を含み、サイリスタは、炭化ケイ素ゲート・ターンオフ・サイリスタ（ＧＴＯ）を含むバイポーラ・パワー・スイッチング・デバイス。
【請求項２１】
アノード、カソード及びゲート端子を有するワイド・バンドギャップ・ゲート・ターンオフ・サイリスタ（ＧＴＯ）と、
ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ接合トランジスタ（ＢＪＴ）であって、ＢＪＴのエミッタ端子がＧＴＯのアノード端子に直接結合するワイド・バンドギャップ・バイポーラ接合トランジスタ（ＢＪＴ）と、を備えるパッケージ化したバイポーラ・ターンオフ・サイリスタ・デバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスは、非導通状態と、ＢＪＴのベース端子への第一制御信号の印加とＧＴＯのゲート端子への第二制御信号の印加とに応答してＢＪＴのコレクタとＧＴＯのカソードとの間に電流を流すことができる導通状態との間を切り替えるように構成されるパッケージ化したバイポーラ・ターンオフ・サイリスタ・デバイス。
【請求項２２】
請求項２１記載のデバイスにおいて、
ＧＴＯの動作温度が上昇すると、ＧＴＯのアノード端子とカソード端子との間のオン抵抗は減少し、ＢＪＴの動作温度が上昇すると、ＢＪＴのコレクタ端子とエミッタ端子との間のオン抵抗は増加するバイポーラ・ターンオフ・サイリスタ・デバイス。
【請求項２３】
請求項２１記載のデバイスにおいて、
ＧＴＯは、
カソード端子を有する第一導電型の基板と、
カソード端子と反対側の基板上に設けた第一導電型とは逆の第二導電型のドリフト層と、
ドリフト層上に設けられ、ゲート端子を有する第一導電型のベース層と、
ベース層上に設けられ、アノード端子を有する第二導電型の第一層と、を含み、
ＢＪＴは、
第二導電型の第一層の直接上に設けられ、エミッタ端子を有する第一導電型の層と、
第一導電型の層上に設けられる第二導電型の第二層であって、コレクタ端子を有する第一導電型の高ドープ第一領域と、ベース端子を有する第二導電型の高ドープ第二領域とを含む第二層と、を含むバイポーラ・ターンオフ・サイリスタ・デバイス。
【請求項２４】
請求項２３記載のデバイスにおいて、
第一導電型はｎ型を含み、第二導電型はｐ型を含むバイポーラ・ターンオフ・サイリスタ・デバイス。
【請求項２５】
請求項２３記載のデバイスにおいて、
基板及びその上の層は、炭化ケイ素を含むバイポーラ・ターンオフ・サイリスタ・デバイス。
【請求項１】
アノード、カソード及びゲート端子を有するワイド・バンドギャップ・サイリスタと、
ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ・トランジスタであって、バイポーラ・トランジスタのエミッタ端子がサイリスタのアノード端子に結合されるワイド・バンドギャップ・バイポーラ・トランジスタと、を備える電子デバイスにおいて、
バイポーラ・トランジスタ及びサイリスタは、ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスを特徴付け、ワイド・バンドギャップ・バイポーラ・パワー・スイッチング・デバイスは、非導通状態と、バイポーラ・トランジスタのベース端子への第一制御信号の印加及びサイリスタのゲート端子への第二制御信号の印加に応答してバイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間に電流が流れるような導通状態との間を切り替えるように構成される電子デバイス。
【請求項２】
請求項１記載の電子デバイスであって、
第一及び第二制御信号を生成して、サイリスタのゲート端子に第一制御信号を供給し、バイポーラ・トランジスタのベース端子に第二制御信号を供給し、バイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間に負荷電流が流れるような導通状態にバイポーラ・パワー・スイッチング・デバイスを切り替えるように構成される制御回路を、さらに備える電子デバイスにおいて、
制御回路は、さらに、バイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合して、負荷電流をサイリスタのゲート端子に転流し、バイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成される電子デバイス。
【請求項３】
請求項２記載の電子デバイスにおいて、
制御回路は、
バイポーラ・トランジスタを導通状態に切り替えるように構成された第一制御信号を生成するように構成される第一電圧源と、
サイリスタを導通状態に切り替えるように構成された第二制御信号を生成するように構成される第二電圧源と、
バイポーラ・トランジスタのベース端子に第一電圧源を結合し、そこに第一制御信号を供給するように構成される第一スイッチング素子と、
サイリスタのゲート端子に第二電圧源を結合し、そこに第二制御信号を供給するように構成される第二スイッチング素子と、
バイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合するように構成される第三スイッチング素子と、を含む電子デバイス。
【請求項４】
請求項２記載の電子デバイスにおいて、
制御回路は、
サイリスタのゲート端子に結合される第一スイッチング素子と、
バイポーラ・トランジスタのベース端子に第一制御信号を与えるように構成され、第一スイッチング素子を切り替えてサイリスタのゲート端子に第二制御信号を与えるように構成される反転ドライバ装置と、
サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に結合される第二スイッチング素子と、
第二スイッチング素子を切り替えてバイポーラ・トランジスタのコレクタ端子にサイリスタのゲート端子を結合するように構成される非反転ドライバ装置を含む電子デバイス。
【請求項５】
請求項４記載の電子デバイスにおいて、
第一スイッチング素子は、サイリスタのゲート端子に結合されるソース／ドレーン端子と、反転ドライバ装置の出力に結合されるゲート端子とを有するワイド・バンドギャップ・金属酸化物半導体（ＭＯＳ）トランジスタを含み、
第二スイッチング素子は、バイポーラ・トランジスタのコレクタ端子に結合されるコレクタ端子と、サイリスタのゲート端子に結合されるエミッタ端子と、非反転ドライバ装置の出力に結合されるベース端子とを有するワイド・バンドギャップ・転流バイポーラ・トランジスタを含む電子デバイス。
【請求項６】
請求項５記載の電子デバイスであって、
制御回路は、さらに、
印加された光に応答して出力信号を与えるように構成される光トリガ・ドライバ装置を含む電子デバイスにおいて、
反転ドライバ装置及び非反転ドライバ装置は、光トリガ・ドライバ装置の出力に結合され、
反転ドライバ装置は、バイポーラ・トランジスタのベース端子に第一制御信号を与えるように構成され、光トリガ・ドライバ装置に光が印加されている時には、ＭＯＳトランジスタを導通状態に切り替えてサイリスタのゲート端子に第二制御信号を与えるように構成され、
非反転ドライバ装置は、光トリガ・ドライバ装置に光が印加されていない時には、転流バイポーラ・トランジスタを導通状態に切り替えて、サイリスタのゲート端子に第一バイポーラ・トランジスタのコレクタ端子を結合するように構成される電子デバイス。
【請求項７】
請求項２記載の電子デバイスにおいて、
制御回路は、さらに、
サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に結合され、バイポーラ・トランジスタのコレクタ端子とサイリスタのカソード端子との間の電流が予め定められたレベルを上回る時には、サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に電流を通し、バイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成されるバイパス段を含む電子デバイス。
【請求項８】
請求項７記載の電子デバイスにおいて、
バイパス段は、バイポーラ・トランジスタのコレクタとサイリスタのゲートとの間の電圧降下が、ツェナー・ダイオードの降伏電圧を上回る時には、導通するように構成されるツェナー・ダイオードを含む電子デバイス。
【請求項９】
請求項８記載の電子デバイスであって、
バイパス段は、さらに、
バイポーラ・トランジスタのコレクタ端子に結合されるコレクタ端子と、サイリスタのゲート端子に結合されるエミッタ端子と、ツェナー・ダイオードに結合されるベース端子とを有する転流バイポーラ・トランジスタを含む電子デバイスにおいて、
転流バイポーラ・トランジスタは、ツェナー・ダイオードの導通に応答して、導通状態に切り替えられ、サイリスタのゲート端子に負荷電流を与えてバイポーラ・パワー・スイッチング・デバイスを非導通状態に切り替えるように構成される電子デバイス。
【請求項１０】
請求項７記載の電子デバイスにおいて、
バイパス段は、サイリスタのゲート端子とバイポーラ・トランジスタのコレクタ端子との間に、直列接続された複数のパワー・ダイオードを含む電子デバイス。
【請求項１１】
請求項１記載の電子デバイスであって、
バイポーラ・トランジスタ及びサイリスタが、共通パッケージに同梱された電子デバイスにおいて、
サイリスタの動作温度が上昇すると、サイリスタのアノード端子とカソード端子との間のオン抵抗は減少し、バイポーラ・トランジスタの動作温度が上昇すると、バイポーラ・トランジスタのコレクタ端子とエミッタ端子との間のオン抵抗は増加する電子デバイス。
【請求項１２】
請求項１１記載の電子デバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの導通状態の電気抵抗が増加するように、それぞれの動作温度が上昇しても、バイポーラ・トランジスタのオン抵抗の増加は、サイリスタの電気抵抗の減少よりも大きい電子デバイス。
【請求項１３】
請求項１１記載の電子デバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスの動作温度が上昇しても、バイポーラ・パワー・スイッチング・デバイスの導通状態の電気抵抗が実質的に変化しないように、それぞれの動作温度の上昇に伴うバイポーラ・トランジスタのオン抵抗の増加とサイリスタの電気抵抗の減少とは実質的に同じである電子デバイス。
【請求項１４】
請求項１記載の電子デバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスは、バイポーラ・トランジスタが活性領域で動作させられる時、電流飽和能力を提供するように構成される電子デバイス。
【請求項１５】
請求項１記載の電子デバイスにおいて、
バイポーラ・トランジスタは、炭化ケイ素バイポーラ接合トランジスタ（ＢＪＴ）を含み、サイリスタは、炭化ケイ素ゲート・ターンオフ・サイリスタ（ＧＴＯ）を含む電子デバイス。
【請求項１６】
ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ・トランジスタであって、コレクタ端子が、バイポーラ・パワー・スイッチング・デバイスの第一主端子に対応するワイド・バンドギャップ・バイポーラ・トランジスタと、
アノード、カソード及びゲート端子を有するワイド・バンドギャップ・サイリスタであって、サイリスタのアノード端子が、バイポーラ・トランジスタのエミッタ端子に結合され、カソード端子が、バイポーラ・パワー・スイッチング・デバイスの第二主端子に対応するワイド・バンドギャップ・サイリスタと、を備えるパッケージ化したバイポーラ・パワー・スイッチング・デバイスにおいて、
バイポーラ・パワー・トランジスタは、非導通状態と、第一及び第二主端子間に電流が流れるような導通状態との間を切り替えるように構成され、バイポーラ・パワー・トランジスタは、導通状態において第一及び第二主端子の間で非負の温度係数を有するバイポーラ・パワー・スイッチング・デバイス。
【請求項１７】
請求項１６記載のデバイスにおいて、
サイリスタの動作温度が上昇すると、サイリスタのアノード端子とカソード端子との間のオン抵抗は減少し、バイポーラ・トランジスタの動作温度が上昇すると、バイポーラ・トランジスタのコレクタ端子とエミッタ端子との間のオン抵抗は増加するバイポーラ・パワー・スイッチング・デバイス。
【請求項１８】
請求項１７記載のデバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスが導通状態において第一及び第二主端子の間で正の温度係数を有するように、それぞれの動作温度が上昇しても、バイポーラ・トランジスタのオン抵抗の増加は、サイリスタの電気抵抗の減少よりも大きいバイポーラ・パワー・スイッチング・デバイス。
【請求項１９】
請求項１７記載のデバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスが導通状態において第一及び第二主端子の間でゼロに近い温度係数を有するように、それぞれの動作温度の上昇に伴うバイポーラ・トランジスタのオン抵抗の増加とサイリスタの電気抵抗の減少とは実質的に同じであるバイポーラ・パワー・スイッチング・デバイス。
【請求項２０】
請求項１記載のデバイスにおいて、
バイポーラ・トランジスタは、炭化ケイ素バイポーラ接合トランジスタ（ＢＪＴ）を含み、サイリスタは、炭化ケイ素ゲート・ターンオフ・サイリスタ（ＧＴＯ）を含むバイポーラ・パワー・スイッチング・デバイス。
【請求項２１】
アノード、カソード及びゲート端子を有するワイド・バンドギャップ・ゲート・ターンオフ・サイリスタ（ＧＴＯ）と、
ベース、コレクタ及びエミッタ端子を有するワイド・バンドギャップ・バイポーラ接合トランジスタ（ＢＪＴ）であって、ＢＪＴのエミッタ端子がＧＴＯのアノード端子に直接結合するワイド・バンドギャップ・バイポーラ接合トランジスタ（ＢＪＴ）と、を備えるパッケージ化したバイポーラ・ターンオフ・サイリスタ・デバイスにおいて、
バイポーラ・パワー・スイッチング・デバイスは、非導通状態と、ＢＪＴのベース端子への第一制御信号の印加とＧＴＯのゲート端子への第二制御信号の印加とに応答してＢＪＴのコレクタとＧＴＯのカソードとの間に電流を流すことができる導通状態との間を切り替えるように構成されるパッケージ化したバイポーラ・ターンオフ・サイリスタ・デバイス。
【請求項２２】
請求項２１記載のデバイスにおいて、
ＧＴＯの動作温度が上昇すると、ＧＴＯのアノード端子とカソード端子との間のオン抵抗は減少し、ＢＪＴの動作温度が上昇すると、ＢＪＴのコレクタ端子とエミッタ端子との間のオン抵抗は増加するバイポーラ・ターンオフ・サイリスタ・デバイス。
【請求項２３】
請求項２１記載のデバイスにおいて、
ＧＴＯは、
カソード端子を有する第一導電型の基板と、
カソード端子と反対側の基板上に設けた第一導電型とは逆の第二導電型のドリフト層と、
ドリフト層上に設けられ、ゲート端子を有する第一導電型のベース層と、
ベース層上に設けられ、アノード端子を有する第二導電型の第一層と、を含み、
ＢＪＴは、
第二導電型の第一層の直接上に設けられ、エミッタ端子を有する第一導電型の層と、
第一導電型の層上に設けられる第二導電型の第二層であって、コレクタ端子を有する第一導電型の高ドープ第一領域と、ベース端子を有する第二導電型の高ドープ第二領域とを含む第二層と、を含むバイポーラ・ターンオフ・サイリスタ・デバイス。
【請求項２４】
請求項２３記載のデバイスにおいて、
第一導電型はｎ型を含み、第二導電型はｐ型を含むバイポーラ・ターンオフ・サイリスタ・デバイス。
【請求項２５】
請求項２３記載のデバイスにおいて、
基板及びその上の層は、炭化ケイ素を含むバイポーラ・ターンオフ・サイリスタ・デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公表番号】特表２０１２−５２６３８１（Ｐ２０１２−５２６３８１Ａ）
【公表日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１２−５０９８１３（Ｐ２０１２−５０９８１３）
【出願日】平成２２年２月２３日（２０１０．２．２３）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０２５０５３
【国際公開番号】ＷＯ２０１０／１２９０８３
【国際公開日】平成２２年１１月１１日（２０１０．１１．１１）
【出願人】（５９２０５４８５６）クリー インコーポレイテッド (468)
【氏名又は名称原語表記】ＣＲＥＥ ＩＮＣ．
【Ｆターム（参考）】
【公表日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２２年２月２３日（２０１０．２．２３）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０２５０５３
【国際公開番号】ＷＯ２０１０／１２９０８３
【国際公開日】平成２２年１１月１１日（２０１０．１１．１１）
【出願人】（５９２０５４８５６）クリー インコーポレイテッド (468)
【氏名又は名称原語表記】ＣＲＥＥ ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]