現在、IC設計での利用が想定される、集積抵抗器の多くのバリエーションがある。しかしながら、電気回路に応じて、しばしば、一定の値を示さず、可変制御可能な値を示す抵抗器が必要となる。本発明は、固体可変抵抗器に関する。また本発明は、そのような可変抵抗器を有する電子装置に関する。さらに、本発明は、固体可変抵抗器を製造する方法に関する。
（もっと読む）

【課題】相変化メモリ素子及びその製造方法を提供する。
【解決手段】本発明は、スイッチング素子とこれに連結されるストレージノードとを備え、ストレージノードは、下部電極と上部電極、下部電極及び上部電極間に介在された相変化層、上部電極と相変化層との間に介在されたＴｉ−Ｔｅ系拡散防止膜を備えることを特徴とする相変化メモリ素子及びその製造方法である。Ｔｉ−Ｔｅ系拡散防止膜は、Ｔｉ_ｘＴｅ_１−ｘ膜（０＜ｘ＜０．５）でありうる。 （もっと読む）

【課題】ヒステリシスを有するＭＩＭ素子を配列した電子装置を、高い歩留まりで製造可能とする。
【解決手段】電子装置は、基板と、前記基板上に互いに平行に第1の方向に延在するように形成されたダミーパターンと、前記ダミーパターンの相対向する第1および第２の側壁面にそれぞれ形成された第1および第2の導電性側壁膜よりなり、各々前記第1の方向に延在する一対の下部電極パターンと、前記基板上に、前記ダミーパターンおよび前記一対の下部電極パターンを覆って形成された、金属酸化物よりなるヒステリシス膜と、前記ヒステリシス膜上に、前記第1の方向とは異なる第2の方向に延在するように形成された導電膜よりなる上部電極パターンと、よりなる。 （もっと読む）

【課題】抵抗変化保存層を有する不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】少なくとも一層以上の第１半導体層１１０は、基板１０５の一部分上に互いに離隔積層され、第１導電型を有し、複数の第１抵抗変化保存層１５５は、少なくとも一層以上の第１半導体層１１０それぞれの第１側壁を覆い、複数の第２半導体層１５０は、少なくとも一層以上の第１半導体層１１０それぞれの第１側壁と複数の第１抵抗変化保存層１５５との間に介在され、第１導電型の逆である第２導電型を有し、複数のビットライン電極は、複数の第１抵抗変化保存層１５５それぞれに連結される不揮発性メモリ素子である。 （もっと読む）

トラップ制御型空間電荷制限電流（ｔｒａｐ−ｃｏｎｔｒｏｌｌｅｄ ｓｐａｃｅ ｃｈａｒｇｅ ｌｉｍｉｔ ｃｕｒｒｅｎｔ）を利用した抵抗変化型不揮発性メモリ素子、およびその製造方法を提供する。本発明に係るメモリ素子は、下部電極と、前記下部電極上に形成された電極と誘電体薄膜との間の拡散防止膜と、前記電極と誘電体薄膜との間の拡散防止膜上に形成され、電荷トラップの密度が異なる複数の層構造を有する誘電体薄膜と、前記誘電体薄膜上に形成された上部電極とを備える。
（もっと読む）

【課題】ドーパントを含む抵抗性メモリ素子及びその製造方法を提供する。
【解決手段】下部電極と、下部電極上に形成されたドーパントを含む抵抗層と、抵抗層上に形成された上部電極と、を含むドーパントを含む抵抗性メモリ素子である。前記下部電極または前記上部電極は、金属または金属酸化物で形成される。前記金属は、Ａｌ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、Ｃｏ、Ａｕ、Ｐｔ、Ｒｕ、ＩｒまたはＴｉのうち少なくとも何れか一つの物質を含む。これにより、電圧及び抵抗特性が安定化した信頼性のあるメモリ素子を具現しうる。 （もっと読む）

【課題】不揮発性を有し、製造や特性の制御が容易である構成の記憶素子を提供する。
【解決手段】２つの電極１，２の間に記憶層３が挟まれて配置され、この記憶層３が、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの金属元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかのカルコゲン元素と、Ｓｉ又はＧｅとを含有する組成である記憶素子５を構成する。 （もっと読む）

【課題】相変化メモリにおいて、メモリセルをプログラムするために用いられる電力量を最小限にする方法を提供する。
【解決手段】メモリセルは、第１の電極２０２および開口部を形成する第２の電極２０８を備えている。当該開口部は、第１の側壁２１４、第２の側壁２１８、および当該第１の側壁と当該第２の側壁との間に伸びる表面部２１６によって構成されている。上記メモリセルは、上記第１の電極、上記第１の側壁、および上記第２の側壁に対しそれぞれ接触する相変化材料を含んでいる。上記メモリセルは、上記相変化材料を、第１の側壁と第２の側壁との間に伸びる上記表面部から電気的に絶縁する分離材料を含んでいる。 （もっと読む）

【課題】相変化膜の剥離防止、プラグを介した熱拡散の防止に加え、相変化膜の下地となる界面膜を膜厚精度高く、安定性良く成膜可能構造の半導体記憶装置及びその製造方法を得る。
【解決手段】層間絶縁膜ＩＦ１を貫通してタングステンプラグＷＰ１が選択的に形成され、タングステンプラグＷＰ１の他端はバリヤメタルＢＭ１を介して選択トランジスタＱ１のソース・ドレイン領域１４，１４の一方と電気的に接続される。層間絶縁膜ＩＦ３及びストッパー膜ＳＦ１を貫通して銅プラグＣＰ１が選択的に形成され、銅プラグＣＰ１の他端はバリヤメタルＢＭ２を介してタングステンプラグＷＰ１の一端と電気的に接続される。銅プラグＣＰ１の一端上に界面膜２７が直接形成され、界面膜２７上にＧＳＴ膜２３及び上部電極２４が積層される。 （もっと読む）

【課題】低温蒸着可能なゲルマニウム前駆体を用いた相変化層の形成方法及びその方法を用いた相変化メモリ素子の製造方法を提供する。
【解決手段】相変化層が形成される下部膜上に第１前駆体を供給する段階を含むが、第１前駆体はＧｅを含み且つ環を有する２価の前駆体であることを特徴とする相変化層の形成方法とその方法を用いたメモリ素子の製造方法。第１前駆体は環状ゲルミレン系及び巨大環状ゲルミレン系のうちいずれか１つのＧｅ化合物またはＧｅ−Ｎ結合を含む環状ゲルミレン系及び巨大環状ゲルミレン系のうちいずれか１つのＧｅ化合物でありうる。相変化層は、ＭＯＣＶＤ、サイクリック−ＣＶＤ及びＡＬＤのうちいずれか一方式で形成しうる。この際相変化層の組成は、蒸着圧力、蒸着温度または反応ガス供給量で調節でき、圧力範囲は０．００１ｔｏｒｒ〜１０ｔｏｒｒ、蒸着温度の範囲は１５０℃〜３５０℃、反応ガスの供給量は０〜１ｓｌｍでありうる。 （もっと読む）