【課題】製造時の歩留まり低下を抑制することのできる構造を有し、かつヒータ電極による電圧降下の少ない相変化メモリ装置を提供すること。
【解決手段】相変化層１１４と、相変化層１１４と電気的に接続される積層ヒータ電極１０８と、積層ヒータ電極１０８と電気的に接続されるコンタクトプラグ１０４と、を有する相変化メモリ装置であって、積層ヒータ電極１０８は、第一の導電材料からなる第一の電極部分１０９と、第一の電極部分１０９の内側に接して設けられた、第一の導電材料の比抵抗よりも小さい比抵抗を有する第二の導電材料からなる第二の電極部分１１０と、を少なくとも有することを特徴とする。 （もっと読む）

【課題】互いに異なる相変化物質を有するメモリセルを備える相変化メモリ素子、それに関連した方法及びシステムを開示する。
【解決手段】相変化メモリ素子は集積回路基板及び前記集積回路基板上に配置された第１及び第２相変化メモリ要素を備える。前記１相変化メモリ要素は第１結晶化温度を有する第１相変化物質を備える。前記２相変化メモリ要素は第２結晶化温度を有する第２相変化物質を備える。前記第１及び第２相変化メモリ要素を互いに異なる温度においてプログラムできるように前記第１及び第２結晶化温度は互いに異なる。それに関連した方法及びシステムも提供する。 （もっと読む）

【課題】 大幅な工程増を伴わずにメモリ層を積層できる構造を持つ半導体メモリを提供する。
【解決手段】 基板に平行に積層された縞状のアクティブエリア(ＡＡ)を有し、基板に垂直方向に積層された前記各ＡＡは自己整合的に加工されており、各ＡＡは基板に垂直方向の側面の一方または両方をチャネル領域として使用し、かつ、各ＡＡは長手方向に複数のゲート電極(ＧＣ)と直交し、ＡＡとＧＣとの直交部分がメモリセルを形成し、直交面内の複数のセルがゲート電極を共有する。 （もっと読む）

【課題】メモリ状態を変化させるために必要な電力を低減し、より微細な各選択デバイスの使用を可能とするメモリセルの提供。
【解決手段】メモリセルは、第１の電極１２０と、対向する第２の電極１２２と、上記第１の電極と上記第２の電極との間にて展開されるメモリスタック１２４とを有している。上記メモリスタックは、上記第１の電極に接触している、熱的絶縁材の第１の層１２６と、上記第２の電極に接触している、熱的絶縁材の第２の層１２８と、上記第１および上記第２の各層間の相変化材料１３０とを有している。上記メモリセルにおいて、上記相変化材料は、アクティブ領域１４０の幅Ｄ３が、上記第１の層および上記第２の層のいずれかの幅Ｄ１、Ｄ２の１つより小さく限定されている。 （もっと読む）

【課題】従来の抵抗変化型メモリとは異なる構造を有し、生産性に優れるとともに、素子の微細化を実現できる抵抗変化型メモリとその製造方法を提供する。
【解決手段】基板上１０に、下部配線電極１１と上部配線電極１２と下部配線電極１１および上部配線電極１２に狭持された抵抗変化層１５とを有する多層構造体１８が配置され、抵抗変化層１５は、下部配線電極１１および上部配線電極１２と接合し、電気抵抗値が異なる２以上の状態を有し、双方の配線電極を介した駆動電圧または電流の印加により上記２以上の状態から選ばれる１つの状態から他の状態へと変化する抵抗変化部１３と、抵抗変化部よりも電気抵抗値が高く、かつ、抵抗変化部を囲む分離部１４とを有し、抵抗変化部１３と分離部１４とは酸化の状態が異なる同種の金属酸化物からなり、抵抗変化部における上記状態に対してビットが割り当てられている抵抗変化型メモリとする。 （もっと読む）

【課題】メモリセル列に選択的にアクセスする半導体記憶装置のレイアウト面積を小さくする。
【解決手段】メモリセル１０は、プログラム可能な抵抗素子ＧＳＴを含み、ビット線ＢＬ０で接続され、メモリセル列１１ａを構成する。メモリセル列を選択する選択回路１４は、一端をライトアンプ１２に接続し、他端をビット線ＢＬ０に接続し、ブロック選択活性化信号ＢＳ０がアクティブとなった後にライトアンプ１２が電源側の電圧レベルを出力した場合には、ゲートに電源ＶＤＤの電圧と同極性で電源ＶＤＤの電圧レベルを上回る電圧が与えられるように制御されるＮＭＯＳトランジスタＮ１ａを含む。また、一端にブロック選択活性化信号ＢＳ０が与えられ、ゲートを電源ＶＤＤに接続し、他端をＮＭＯＳトランジスタＮ１ａのゲートに接続するＮＭＯＳトランジスタＮ２ａを備える。 （もっと読む）

【課題】 半導体装置における相変化メモリは、書換え時に高温になることから、相変化領域やヒータ電極が酸化され、書換え特性の変動、劣化が発生するという問題がある。
【解決手段】 本発明の相変化メモリは、下部電極上の層間絶縁膜に開口されたコンタクトホール内にサイドウォール絶縁膜と、ヒータ電極を備えている。ヒータ電極をリセス構造とし、サイドウォール絶縁膜に囲まれた領域において、ヒータ電極と相変化膜とを接触させる。このため相変化領域はサイドウォール絶縁膜に接した領域のみに形成される。サイドウォール絶縁膜を耐酸化性絶縁膜とすることで、書換え時に高温になる相変化領域とヒータ電極は酸化性絶縁膜と接触しないことから、相変化領域とヒータ電極の酸化が防止できる効果がある。 （もっと読む）

【課題】相変化メモリセルの値を読み出す時間は相変化材料が高抵抗であるため時間を要す。この読み出し時間を削減する。
【解決手段】相変化メモリセル１０４は分流器１１６により分流される。セルが結晶状態にある場合、分流器を流れる電流と比較して、セルを流れる電流の方が多い。セルが非結晶状態の場合、セルを流れる電流と比較して、分流器を流れる電流の方が多い。センス回路１１８は分流器を流れる電流に基づいてセルの状態を検知する。センス回路がセルの状態を検知する時間は、分流器を含まないメモリアレイと比較して削減される。 （もっと読む）

【課題】新規な構成を有するライトワンス型の抵抗変化型記憶装置を提供する。
【解決手段】第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に形成された薄膜とを備え、前記薄膜は遷移金属を含む酸化物を含有し、第１のレベル以上の電気パルスを前記第１の電極および前記第２の電極を介して前記薄膜に加えると前記第１の電極および前記第２の電極の間の電気抵抗が不可逆的に変化する。 （もっと読む）

【課題】 相変化メモリにおける書換えは、ヒータ電極の発熱により相変化膜を高温とし、相変化膜の結晶状態を変えることにより行われる。そのため小さい書換え電流で効率よく相変化するメモリセル構造が望まれている。
【解決手段】 本発明の相変化メモリにおいて、セルトランジスタの拡散層と相変化膜との間をコンタクトプラグ、バッファプラグ、ヒータ電極の多段構成とする。コンタクトプラグ、バッファプラグ、ヒータ電極の順に比抵抗は高く、その径は小さくする。ヒータ電極は小さな径で、高抵抗であることから電流密度が大きく、発熱効率がよい。さらにバッファプラグをやや高抵抗とすることで、コンタクトプラグへの熱拡散を抑制できる。これにより発熱効率を向上させ、小さな書換え電流でデータの書換えを行うことができる。 （もっと読む）