抵抗スイッチングデバイスのスケーラビリティの改善のために、交差点抵抗スイッチング構造を開示する。この抵抗スイッチング構造では、抵抗スイッチング材料を格納するためにプラグ自体を用い、例えば化学−機械研磨（ＣＭＰ）又は単に機械研磨を用いてトップ電極をプラグに自己整列させる。 （もっと読む）

【課題】相変化材料の相変化に用いるジュール熱をさらに効率よく相変化材料に加えることができる半導体記憶装置を提供し、当該半導体記憶装置を容易に製造することができる製造方法を提供する。
【解決手段】上部電極６６は、積層方向に直交する平面に沿って相変化層６３を外側から囲んでいる。上部電極６６は、第１の領域８４外の残りの第２の領域８５内に配設されているため、上部電極６６とヒータ電極４３とは積層方向において重ならない。上部電極６６は、相変化層６３から積層方向に直交する平面に沿って延在している第３の領域８６内に配設されていることが好ましい。また、上部電極６６は、相変化層６３から積層方向に延在する第４の領域８７内には存在せず、第４の領域８７外の第５の領域８８内に配設されていることが好ましい。 （もっと読む）

プログラマブルな抵抗メモリ素子、およびその形成方法について述べる。このメモリ素子には、第一の電極 (14) と、その第一の電極の上の誘電体層(21) と、その誘電体層の上の第二の電極 (22) と、が含まれる。誘電体層と第二の電極はそれぞれが側壁を有する。プログラマブルな抵抗材料(16) （相変化材料など）の層を、第一の電極と、誘電体層の側壁および第二の電極の側壁のうちの少なくとも一部とに、接続する。複数のメモリ素子を含んだメモリ装置、およびそうしたメモリ装置群を組み込んだ系についても、開示している。
（もっと読む）

【課題】４Ｆ^２のセルサイズで２Ｒメモリを有する３次元ＲＲＡＭの製造方法を提供する。
【解決手段】多値３次元メモリアレイの製造方法は、ウェハと前記ウェハ上に周辺回路を準備する工程１８と、Ａｕ、Ａｇ、Ｐｔ、Ｗ、Ｃｕ、Ｔｉ、Ｉｒ、及び、ＴｉＮｘ等から成る第１金属層と、第１巨大磁気抵抗（ＣＭＲ：Ｃｏｌｏｓｓａｌ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）層、或いは、他の適切なメモリ抵抗体材料層を堆積させ、続いて、Ａｕ、Ａｇ、Ｐｔ、Ｗ、Ｃｕ、Ｔｉ、Ｉｒ、及び、ＴｉＮｘ等から成る第２金属層を堆積させる工程２２と、パターニングし、エッチングする工程２４を備える。各工程はＮ段のメモリセルアレイを製造するために繰り返し行われる。 （もっと読む）

【課題】小さな電流で効率よく書換え出来る相変化メモリを備えた半導体装置及び量産しやすく、かつ安定動作可能な相変化メモリを備えた半導体装置の製造方法を提供する。
【解決手段】ヒータ電極の１上面位置は、サイドウォール絶縁膜７の上面位置より相変化膜２の膜厚分以上低くする。ヒータ電極１の上面の位置を低くし、ヒータ電極１と相変化膜２との接触面、及び相変化領域４の高温となる領域をサイドウォール絶縁膜７で囲まれた領域内とする。この構造とすることで、熱拡散を防止し、発熱効率が向上できる。そのため小さな書換え電流で、効率よく書換え動作が実施できる。 （もっと読む）

【課題】抵抗変化型メモリ装置（ＲＲＡＭ）に適用できる新規な可変抵抗素子を提供すること。
【解決手段】可変抵抗素子１０は、第１電極１２と、前記第１電極１２の上に形成された抵抗体層１４と、前記抵抗体層１４の上に形成された第２電極１６と、を含む。前記抵抗体層１４は、式Ａ_１−ｘＡ’_ｘＢ_１−ｙＢ’_ｙＯ_３−αで表される、酸素欠陥を有するペロブスカイト型酸化物からなる。Ａで表される元素は、ランタン（Ｌａ）、ネオジウム（Ｎｄ）、プラセオジウム（Ｐｒ）およびガドリウム（Ｇｄ）から選択される少なくとも１種からなり、Ａ’で表される元素は、ストロンチウム（Ｓｒ）およびカルシウム（Ｃａ）から選択される少なくとも１種からなり、Ｂで表される元素は、ガリウム（Ｇａ）およびアルミニウム（Ａｌ）から選択される少なくとも１種であり、Ｂ’で表される元素は、マグネシウム（Ｍｇ）であることができる。 （もっと読む）

【課題】
ナノファブリック材料およびスケーラブルな不揮発性ナノチューブスイッチに基づく、スケーラブルなラッチ回路、不揮発性メモリおよび動作回路を提供する。
【解決手段】
不揮発性抵抗変化メモリが提供される。このメモリは少なくとも１つの不揮発性メモリセルと選択回路とを含む。各メモリセルは、導電端子間に配置され、かつ導電端子と電気的に結合しているナノチューブファブリック部材を有する２端子ナノチューブスイッチングデバイスを含む。選択回路は、読出しおよび書込み動作のために２端子ナノチューブスイッチングデバイスを選択するように動作する。制御信号に応答して、書込み制御回路が書込み信号を選択されたメモリセルに供給して、ナノチューブファブリック部材の抵抗変化を引き起こし、この抵抗がメモリセルの情報状態に対応する。選択されたメモリセルと結合している抵抗検知回路は、ナノチューブファブリック部材の抵抗を検知し、制御信号を書込み制御回路に提供する。読出し回路はメモリセルの対応する情報状態を読み出す。複数の不揮発性レジスタファイル内で使用する不揮発性ラッチ回路および不揮発性レジスタファイル構成回路もまた提供される。 （もっと読む）

【課題】
不揮発性ナノチューブダイオード及び不揮発性ナノチューブブロック、並びにそれらを用いるシステム及びその製造方法を提供する。
【解決手段】
一態様において、不揮発性ナノチューブダイオードデバイスは、第１及び第２端子と、陰極及び陽極を含み、前記第１導電端子に印加される電気刺激に応答して、前記陰極と前記陽極の間に導電経路を形成することができる半導体素子と、前記半導体性素子と電気的に導通するナノチューブファブリック部材を含むナノチューブスイッチング素子とを含み、前記ナノチューブファブリック部材は、前記半導体素子と前記第２端子の間に配置されて、その間で導電経路を形成することができ、前記第１及び第２端子に対する電気刺激は、複数のロジッグ状態をもたらす。 （もっと読む）

【課題】記憶層に含まれる酸化物層の抵抗状態が変化することを利用して情報を記憶する記憶装置において、書き込み及び消去の繰り返し動作に対する耐性に優れた記憶素子を提供する。
【解決手段】第１の電極１と、第２の電極５との間に、希土類元素の酸化物からなる酸化物層３と、イオン化するＣｕ，ＡｇもしくはＺｎから選ばれる少なくとも１種類を含有するイオン源層４とを有して成る記憶層２が配置され、この酸化物層３とイオン源層４とに接して、かつ酸化物層３とイオン源層４との接続部分の周囲に、イオンの拡散を規制するイオン源拡散制御層６が設けられた記憶素子１０を構成する。 （もっと読む）

【課題】相変化メモリ素子において、アモルファス相から結晶相への相転移に要する電圧を低減する。
【解決手段】相変化メモリ素子（１）は、第１の電極（６）と、第２の電極（８）と、第１（６）および第２の電極（８）間に設けたメモリ層（１４）と、を備え、このメモリ層（１４）は、少なくとも、室温でアモルファス相および結晶相で安定する相変化材料で構成される第１の層（１０）と、抵抗材料で構成される第２の層（１２）とを含み、第２の層（１２）の抵抗値を、第１の層（１０）がアモルファス相である場合の抵抗値より小さく、第１の層（１０）が結晶相である場合の抵抗値よりも大きくしている。 （もっと読む）