【課題】出力端子の誤接続の際の検出感度と正常接続時の負荷駆動能力とを最大限に向上できる電力増幅装置を提供する。
【解決手段】電力増幅装置は、第１出力トランジスタＭ１と、前記第１出力トランジスタの電力を検出する第１電力検出回路Ｄ１と、第２出力トランジスタＭ２と、前記第２出力トランジスタの電力を検出する第２電力検出回路Ｄ２とを備えた第１増幅回路１５−１と、第３出力トランジスタＭ３と、前記第３出力トランジスタの電力を検出する第３電力検出回路Ｄ３と、第４出力トランジスタＭ４と、前記第４出力トランジスタの電力を検出する第４電力検出回路Ｄ４とを備えた第２増幅回路１５−２と、を有するＢＴＬ増幅回路と、前記第１、第４電力検出回路の出力値を比較する第１比較器Ｃ１と、前記第２、第３電力検出回路の出力値を比較する第２比較器Ｃ２とを具備する。 （もっと読む）

【課題】経済的に有利な構成の高周波電力増幅回路を提供する。
【解決手段】高周波用パワーＭＯＳ・ＦＥＴ１１がゲート−ドレイン間ショートの故障モードに陥り、電圧制限用バリスタ１３に設定電圧を超える高電圧が印加されたとき、電圧制限用バリスタ１３は印加された過剰電圧分を放電する。この放電電流により過電流保護ヒューズ１４がゲート電極（Ｇ）−ゲートパルス入力端（Ｔｇｂ）間の電流路を遮断する。 （もっと読む）

【課題】パルス動作により間歇的に高周波電力増幅を行う、高周波用のパワーＭＯＳ・ＦＥＴを用いた高周波電力増幅回路において、ゲートパルスによるバイアス電圧の掛け方を工夫することで、パワーＭＯＳ・ＦＥＴの出力パルス幅を拡げて、かつ安全性の高い動作を期待できる、経済的に有利な回路構成とした。
【解決手段】波形成形回路２０は、ゲートパルス入力端２１に入力されたゲートパルスＧＰ（ｉｎ）を出力電位が漸減する所定幅のゲートパルスＧＰ（ｏｕｔ）に成形して、増幅回路１０のパワーＭＯＳ・ＦＥＴ１２，１３のゲート電極（Ｇ）に供給する。 （もっと読む）

【課題】D級増幅器を構成する抵抗値の差に起因するオフセット電圧を補正する事のできるＤ級増幅器を提供する。
【解決手段】入力信号を入力する入力手段と、オフセット電圧補正機能を備えた差動演算増幅器からなり、前記入力手段を介して入力された入力信号を積分する積分手段と、前記積分手段の積分結果をパルス幅変調して前記積分結果がパルス幅に反映されたパルス信号を生成する変調手段と、前記パルス信号を出力する出力手段と、前記出力手段の出力信号を前記入力信号に重畳させて前記積分手段に帰還させる帰還手段と、前記入力手段を無信号入力状態に設定する入力制御手段と、前記無信号入力状態時に前記帰還手段によって帰還されるべき電圧に前記出力手段の出力信号の電圧を設定する出力制御手段とを備える。 （もっと読む）

本発明は、高速差動シリアルリンクにおける相互接続電力レベルの調整に関する。実施形態において、デジタル入力ポートで受信されるデジタル信号は、ドライバにおいて、相当する差動信号に変換され、レシーバに対し供給するための差動伝送線に接続される出力ポートに供給される。ドライバとレシーバとの間の相互接続電力レベルを調整するため、電源とドライバとの間に、電圧レギュレータを配置する。この電圧レギュレータは、ドライバに対し調整電源電圧を供給する。操作中、電圧レギュレータは、制御回路から制御信号を受信する。この制御信号は、予め選択されたタイプのデータを伝送するためのドライバに供給するための、所定の調整電圧を示す。受信した制御信号に基づいて、電圧レギュレータは、相当する基準電圧を選択して、この基準電圧をドライバに供給する。相互接続電力レベルの調整は、消費電力の大幅な減少を可能にすることから、非常に有益である。
（もっと読む）

【課題】同じ導電型のトランジスタを使用して、出力トランスなしにスピーカの２端子のボイスコイルを直結できるプッシュプル増幅回路で構成されたオーディオ電力増幅回路を提供する。また、オーディオ電力増幅回路の出力の周波数特性の範囲を高域に延ばす。
【解決手段】ソース接地型プッシュプル回路として接続された一対の同じ導電型の静電誘導トランジスタと、両端とセンタータップを有し、両端がそれぞれ前記静電誘導トランジスタのそれぞれのドレインに接続され、センタータップが動作電源のドレイン側電圧ラインに接続されたチョークコイルと、前記一対の静電誘導トランジスタの両ドレイン間にボイスコイルが接続されたスピーカと、前記静電誘導トランジスタの各ゲートに動作用のゲートバイアスを与えるゲートバイアス手段と、前記静電誘導トランジスタの各ゲートにプッシュプル動作のための互いに位相反転した入力を供給する手段とを備えてなる。 （もっと読む）

【課題】少ないバイアス電流で正負両方の大信号入力時に高い出力電流駆動能力を実現して、高速セトリングを可能とする増幅回路を提供する。
【解決手段】第１及び第２ノードにそれぞれ接続された第１及び第２の電流出力端を有する電流源Ｐ３，Ｐ２と、第２ノードに接続された電流入力端を有する電流源Ｎ３と、信号入力端子１からの入力信号を第１の出力電流及び第２の出力電流からなる差動電流に変換するトランスコンダクタ９と、ゲート端子が第１ノードに接続され、ソース端子が電源Ｖddに接続され、ドレイン端子が信号出力端子５に接続された第２導電型のトランジスタＰ１と、ゲート端子が第２ノードに接続され、ソース端子が電源Ｖssに接続され、ドレイン端子が信号出力端子５に接続された第１導電型の第３トランジスタＮ２とを有し、電流源Ｐ３，Ｐ２の電流が第１の出力電流により制御されるか、または電流源Ｎ３の電流が第２の出力電流により制御される。 （もっと読む）

【課題】従来の発振器用集積回路では、低振幅の出力波形を要求された場合に、出力増幅回路トランジスタ対のゲート・ソース間電圧が十分に確保できず、大きな負荷を駆動できないという問題があった。
【解決手段】 出力増幅回路１１２のＰチャネルトランジスタ１１０およびＮチャネルトランジスタ１１１のゲートを、コンデンサ１０６および１０７により発振回路１０４の出力に交流的に結合するとともに、抵抗１０８および１０９を介してＰチャネルトランジスタ１１０のゲートはＧＮＤ電位に、Ｎチャネルトランジスタ１１１のゲートは電源電位にバイアスされていることにより、これらのトランジスタのゲート・ソース間電圧が充分に確保され、大きな負荷を駆動できるようにしたことを特徴とする集積回路。 （もっと読む）

【課題】
素子数を削減してレイアウト面積を縮小させることができると共に、高速動作が可能なスルーレート機能を有する出力バッファ回路を提供する。
【解決手段】
出力バッファ回路１０は、それぞれバイアス電圧ＶＲＰ、ＶＲＮが供給される定電流回路４、５と、定電流回路４、５に流れる定電流のそれぞれＭ及びＮ倍の電流を流す出力用Ｐｃｈ及びＮｃｈＭＯＳトランジスタＰ１、Ｎ１と、それぞれドレインが出力トランジスタＰ１、Ｎ１のゲートに接続され、入力信号に応じて出力トランジスタＰ１、Ｎ１の一方をオンし他方をオフするスイッチトランジスタＰ３、Ｎ３とを有する。定電流回路４、５は、それぞれ、ゲートにバイアス電圧ＶＲＰ、ＶＲＮが供給され定電流を設定する定電流設定用トランジスタＮ４、Ｐ４と、このＮ４、Ｐ４に直列に接続され、入力信号に応じてオフすることで定電流を遮断するスイッチトランジスタＮ５、Ｐ５を有する。 （もっと読む）

【課題】 分布型増幅器において、増幅要素に単一半導体素子を用いた場合電源供給用のチョークコイルを必要としていた。このチョークコイルは容積が大きく、分布増幅器の小型化の障害になっていた。
【解決手段】 分布型増幅器を、入力側伝送線路１と、出力側伝送線路２と、入力側伝送線路１及び出力側伝送線路２に接続された複数の増幅回路３とを備えるものとし、増幅要素をプッシュプル増幅回路とした。この置き換えによって電源供給用チョークコイルを省略することができた。
【効果】分布増幅器全体が小型でき、さらに高出力化および良好な線形性が得られた。 （もっと読む）