常に信号の増幅動作を行うキャリア増幅器と、高電力出力時のみに動作するピーク増幅器と、キャリア増幅器とピーク増幅器の出力を合成して出力する合成器と、入力信号をキャリア増幅器側とピーク増幅器側に分配する分配器とを含んで構成される。キャリア増幅器およびピーク増幅器は１個のパッケージ１（１パッケージトランジスタ）に内蔵される。
（もっと読む）

【課題】位相特性が良好であり、しかも低価格のＬＳＩチップとして実現可能な負荷駆動回路を提供すること。
【解決手段】終段増幅回路（ＡＭＰ０）の出力素子（Ｐ１，Ｎ１）の制御入力端子（ＧＰ１，ＧＮ１）と当該負荷駆動回路の出力端子（ＯＵＴ）との間に非直線抵抗素子（Ｐ２，Ｎ３）とスイッチ素子（Ｎ２，Ｐ３）との直列回路を挿入する。非直線抵抗素子は、印加電圧値が増加するに連れて抵抗値が減少し、かつ印加電圧値が減少するに連れて抵抗値が増加する非直線特性を有する。スイッチ素子は、その出力素子が終段増幅回路内において、高電位側又は低電位側のいずれに配置されているかに対応して、入力信号の高電位期間又は低電位期間に限り選択的にオン状態となるようにスイッチング制御される。 （もっと読む）

【課題】配線パターン内の高周波信号の位相差を小さくし、電流分布を線対称にすることで、電力損失を低減すると共に、且つ高出力電力増幅モジュールの設計を容易に行うことが可能な高出力電力増幅モジュールを提供する。
【解決手段】少なくとも一つの電力増幅用半導体素子が内蔵された半導体モジュール１と、半導体モジュールに接続された入力側伝送線路１４、１５と、半導体モジュールに接続された出力側伝送線路１６、１７と、入力側伝送線路および出力側伝送線路に各々接続されたインピーダンス整合用の回路素子１０、１１、３２〜３５とを備える。インピーダンス整合用の回路素子は、入力側伝送線路および出力側伝送線路を構成する金属配線パターンの少なくとも一方について、信号の進行方向に対する両側端部に各々、少なくとも１個が実装される。 （もっと読む）

【課題】高速充放電速度で低消費電力を達成するプッシュプルバッファ増幅器とソースドライバを提供する。
【解決手段】バッファ増幅器内で、Ｎ型コンパレータとＰ型コンパレータが入力信号と出力信号を比較する。第１インバータと第２インバータの入力端子がそれぞれＮ型コンパレータとＰ型コンパレータの第１出力端子に接続する。第１電圧線が出力負荷に充放電するように、第１トランジスタと第４トランジスタはそれぞれＮ型コンパレータの第２出力端子と第２インバータの出力端子により制御される。第２電圧線と第２電圧線が出力負荷に充放電するように、第２トランジスタと第３トランジスタはそれぞれＰ型コンパレータの第２出力端子と第１インバータの出力端子により制御される。 （もっと読む）

【課題】出力電圧を発生させる増幅回路を備える集積回路装置を提供する。
【解決手段】バイアス制御回路（２１５，２１６）は、制御信号（ＳＷ）の状態に基づいてその出力からバイアス制御電圧（ＶＢ１，ＶＢ２）または出力電圧（ＶＯＵＴ＋，ＶＯＵＴ−）を選択的に発生させる。出力ステージドライバー回路（２１３）は、バイアス制御回路の出力から発生した電圧に応答して動作する。 （もっと読む）

【課題】例えば数ＧＨｚから十数ＧＨｚ程度の高周波を送信する送信装置などに有用な、変調器や増幅器などを集積して構成されるＩＣ回路の小型化や消費電力の低減を図る。
【解決手段】本発明の変調機能を有する増幅装置の回路構成は、アクティブバラン部１とプッシュプル増幅部２とＬＣバラン部３の３つの部分に分類することができる。アクティブバラン部１は、主に、変調信号入力回路１１０と図中の差動増幅器などから構成される。アクティブバラン部１は基本的には差動増幅器であると考えることができるが、高周波用途であるのでインダクタやキャパシタを多く含んでおり、高周波のマッチングを考慮して構成されている。差動増幅器には２つの入力端子ｔ_a とｔ_b があり、通常は位相が互いに１８０°異なる２つのキャリヤを入力するバランス入力と、片方の入力端子は接地してもう一方のみにキャリヤを入力するシングル入力の２つの使い方が可能である。 （もっと読む）

【課題】 歪のない安定した出力を得られる安価な電力増幅回路および電力増幅器を提供する。
【解決手段】 ＮチャンネルＦＥＴ１のソースとＮチャンネルＦＥＴ２のドレインを共通接続し、この接続点に負荷３を接続するとともに、ＮチャンネルＦＥＴ１のドレインに正極性電源、ＮチャンネルＦＥＴ２のソースに負極性電源を接続したものであって、ＮチャンネルＦＥＴ１のソースとＮチャンネルＦＥＴ２のドレインの接続点の負荷３への出力を基準として、ＮチャンネルＦＥＴ１のゲートを制御する第１の駆動回路１７と、負極性電源を基準として、ＮチャンネルＦＥＴ２のゲートを制御する第２の駆動回路１８を有する。 （もっと読む）

【課題】高出力パワーアンプにおいて、主基板の反りによる放熱悪化により、電流増や高周波特性劣化が発生してしまうことを抑制し、且つ、半導体の特性を最大限に引き出すことを可能とする高出力パワーアンプの提供を課題とする。
【解決手段】本発明の高出力パワーアンプ２０は、Push-Pull構成の半導体信号線間に、両面若しくは片面に積層銅張り層２１，２２が設けられ、且つネジ孔２３が設けられた整合用小型基板１１が、ネジ１２によって主基板４に押し付けられて取り付けられ、これにより、主基板４の反り防止と、半導体直近における整合回路の形成とを両立できる。 （もっと読む）

【課題】 差動増幅器で発生するオフセットの影響を排除でき、収率に優れかつ低消費電流で大電流駆動能力を有したプッシュプル増幅器の提供
【解決手段】この発明は、差動増幅器１と、差動増幅器２と、Ｐ型のＭＯＳトランジスタ３およびＮ型のＭＯＳトランジスタ４からなる出力増幅部１５と、オフセット制御部１７とを備えている。差動増幅器１は、オフセット電圧を調整するためのオフセット調整端子１０を有する。オフセット制御部１７は、差動増幅器１と差動増幅器２の出力電位差を基準電圧になるように制御するものであり、差動増幅器１の出力電圧と差動増幅器２の出力電圧との減算を行う減算回路１１と、減算回路１１の出力電圧と基準電圧Ｖｒｅｆとの減算を行う減算回路１３と、減算回路１３の出力電圧を増幅する増幅回路１４とを備え、増幅回路１４の出力を差動増幅器１のオフセット調整端子１０に供給するようになっている。 （もっと読む）

本発明は、増幅器の回路およびシステムに関し、ブリッジ構成における第１および第２の増幅器手段（２２、２４）を有する相補形増幅器段中において生成されるゲイン・アンバランスを補償する方法に関する。補償オフセット電流が、前記第１および第２の増幅器手段のそれぞれの入力に供給される入力信号のこれらの値に応じて生成され、この補償オフセット電流は、これらの第１および第２の増幅器手段（２２、２４）のこれらの入力の間のジャンクション・ノードに注入される。それによって、これらの第１および第２の増幅器手段のゲインは、入力信号の種類、すなわち平衡入力信号または不平衡入力信号には依存しないことが保証される可能性がある。このようにして自動ゲイン補正が、達成される可能性があり、この増幅器回路の入力源または入力構成の種類に依存するゲイン制御回路の選択のための追加の制御信号または制御端子の要件は、削除されてもよい。
（もっと読む）