高出力電力増幅モジュール
【課題】配線パターン内の高周波信号の位相差を小さくし、電流分布を線対称にすることで、電力損失を低減すると共に、且つ高出力電力増幅モジュールの設計を容易に行うことが可能な高出力電力増幅モジュールを提供する。
【解決手段】少なくとも一つの電力増幅用半導体素子が内蔵された半導体モジュール１と、半導体モジュールに接続された入力側伝送線路１４、１５と、半導体モジュールに接続された出力側伝送線路１６、１７と、入力側伝送線路および出力側伝送線路に各々接続されたインピーダンス整合用の回路素子１０、１１、３２〜３５とを備える。インピーダンス整合用の回路素子は、入力側伝送線路および出力側伝送線路を構成する金属配線パターンの少なくとも一方について、信号の進行方向に対する両側端部に各々、少なくとも１個が実装される。
【解決手段】少なくとも一つの電力増幅用半導体素子が内蔵された半導体モジュール１と、半導体モジュールに接続された入力側伝送線路１４、１５と、半導体モジュールに接続された出力側伝送線路１６、１７と、入力側伝送線路および出力側伝送線路に各々接続されたインピーダンス整合用の回路素子１０、１１、３２〜３５とを備える。インピーダンス整合用の回路素子は、入力側伝送線路および出力側伝送線路を構成する金属配線パターンの少なくとも一方について、信号の進行方向に対する両側端部に各々、少なくとも１個が実装される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波帯域で使用する高出力の電力増幅モジュールに関する。
【背景技術】
【０００２】
高周波、高出力の電力増幅モジュール、特に携帯電話中継基地局や通信衛星などの送信部における電力増幅モジュールには、一般的に図５に示すような回路構成のものが知られている（例えば、特許文献１、２参照）。
【０００３】
図５に示す従来の高周波、高出力の電力増幅モジュールにおいて、入力端子４から入力された高周波信号は、外部回路基板上に形成した入力側バラン２により、２本の入力側伝送線路１４、１５間で位相が逆相となるよう電力分配される。回路素子１０（例えば容量値ＣAのキャパシタ）でインピーダンス整合が行われた後、パッケージ内部に少なくとも一つの半導体が内蔵された半導体モジュール（あるいは半導体装置）１内部で増幅される。出力側で回路素子１１（例えば容量値ＣBのキャパシタ）によって再び負荷インピーダンスに整合が行われ、２本の出力側伝送線路１６、１７を通って出力側バラン３に供給される。出力側バラン３の回路を通過することで同相になるよう電力合成され、出力端子５から、増幅された高周波信号が出力される。
【０００４】
この増幅の手法は、位相が逆相のまま増幅されるため、一般的にプッシュプル増幅と呼ばれている。ここで、半導体モジュール１のバイアスは、ゲート（ベース）に印加される電圧が入力側電源端子６，７から供給され、抵抗あるいはインダクタからなるバイアスライン回路素子１２、１３を通過したあと、半導体モジュール１に印加される。またドレイン（コレクタ）に供給される電力は、入力側電源端子８，９からそれぞれ供給される。
【０００５】
この回路では、２本の伝送線路間では常に逆相の高周波信号が通過するため、片方に＋Ｖの振幅を有する高周波信号が励振されるならば、もう一方の線路には−Ｖの振幅を有する高周波信号が励振されることとなり、２倍の電圧が２本の伝送線路間に印加されることと等価となる。この場合、図７に示すように、逆相に励振されたニ本の伝送線路１４、１５の中央部には、仮想接地と呼ばれる電気壁２６が等価的に存在する。そのため、例えば伝送線路１４、１５間に配したインピーダンス整合用の容量値ＣAのキャパシタ１０は、容量値ＣAの２倍の容量値を有するキャパシタＣｘ（＝２ＣA）２７およびキャパシタＣｙ（＝２ＣA）２８を直列接続したものと等価となる。なお、インダクタ、抵抗の場合も同様に考えられ、伝送線路間に電気壁が存在することになるが、インダクタ、抵抗ならば１／２倍のインダクタンス値、抵抗値として働くことになる。
【０００６】
図６は、図５に示した従来の高出力電力増幅モジュールの実際の装置構成における、半導体モジュール１近傍を図示したものである。図６において、半導体モジュール１のパッケージ内部には、ＳｉやＧａＡｓ、ＧａＮやＳｉＣ等の材料からなる半導体が載置されている。パッケージ外部でプリント基板上に形成したマイクロストリップ線路等からなる配線パターン２０により、バイアス電流の供給と高周波信号の入出力が行われると共に、伝送線路１４、１５、１６、１７を構成する２本の配線パターン２０間に、チップキャパシタ等の回路素子１０、１１（回路素子定数値ＣA、ＣB）が配置されることで、入出力される高周波信号に対してインピーダンス整合が実現され、高周波信号が効率良く増幅され、出力される。
【０００７】
以上のように、従来の高出力電力増幅モジュールは、入出力側でインピーダンス整合を行うことで、入力された高周波信号が効率よく入力、増幅され且つ効率よく出力されることで、高出力電力増幅を可能とさせるものである。なお、本願発明と無関係の構成については説明を省略している。
【特許文献１】特開２００２−２０４１３１号公報
【特許文献２】特開２００１−１２７６５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
高出力電力増幅モジュールでは、高い飽和出力電力を実現するためには大電流が必要であり、配線パターンの電流許容度を大きくするため、回路基板上に一般的に０．３ｍｍ以上の幅の広い配線パターン２０が形成される。配線パターン幅は、回路素子１０、１１の素子寸法と比較して狭くないため、回路素子１０、１１の電気的な接続位置となる電極部分は、配線パターン２０幅の中央部分には実装されない。図６に示すように、向かい合う二本の伝送線路１４、１５側の端部に、回路素子１０の電極部分が接着されることが多い。特に、近年の技術革新により、チップキャパシタ等の回路素子の小型化が実現されており、回路素子１０、１１の有する一対の電極を、短絡（ショート）させることなく二本の伝送線路１４、１５、１６、１７上に実装するために、上述のように、配線パターン２０端部に回路素子の電極部分が実装、接着されることが多い。
【０００９】
しかしながら、高周波信号は表皮効果により、例えばマイクロストリップ線路を想定すると、同線路の断面構造を示す図８に記載の電流分布を形成する。すなわち、配線パターン２９端部に電流が大きく集中するような分布で電流が流れている。同図において、３０は誘電体、３１は接地導体３１である。
【００１０】
このように、配線パターン端部に電流が大きく集中するような電流分布となるので、図６の回路素子配置構造、すなわち向かい合う二本の伝送線路１４、１５側の端部に回路素子１０の電極を接触させた構造では、回路素子１０に遠い端部を流れる電流成分２１と、近い端部を流れる電流成分２２とで、回路素子１０に対する電流経路が大きく異なり、高周波信号進行方向に対して垂直な面内において配線パターン２０内の電流の位相が異なることになる。
【００１１】
一般的に、電流は配線パターン内で高周波信号進行を軸とした線対称な電流分布で進行していくのが最も電力損失が小さく望ましい。しかしながら上記構造では、上述の理由により、電流成分２１、２２間で高周波信号に位相差が生じ、線対称な電流分布とならず、電力損失が生じるという課題があった。
【００１２】
また、一般的にマイクロストリップ線路等の伝送線路を通過する高周波信号は、平面波と呼ばれる進行方向に向かって電磁界成分を持たないＴＥＭ(Transverse Electro-Magnetic Wave)波、あるいはほぼそれが満足できる準ＴＥＭ波が伝搬するものとして、平面波理論に基づき２次元的に設計するのが容易である。しかしながら、前記回路素子配置構造では、高周波信号に位相差が生じるため進行方向に対しても電磁界成分を有することとなり、ＴＥＭ波あるいは準ＴＥＭとして取り扱うことができず、前述の平面波理論に基づいて設計を行った場合は設計精度が悪くなる。そのため高精度の設計を行うには、複雑な方程式に基づく３次元解析手法等が必要となり、設計に多大な時間を要するという課題があった。
【００１３】
したがって本発明の目的は、配線パターン内の高周波信号の位相差を小さくし、電流分布を線対称にすることで、電力損失を低減すると共に、且つ高出力電力増幅モジュールの設計を容易に行うことが可能な高周波回路、およびそれを用いた高出力電力増幅モジュールを提供することにある。
【課題を解決するための手段】
【００１４】
本発明の高出力電力増幅モジュールは、少なくとも一つの電力増幅用半導体素子が内蔵された半導体モジュールと、前記半導体モジュールに接続された入力側伝送線路と、前記半導体モジュールに接続された出力側伝送線路と、前記入力側伝送線路および前記出力側伝送線路に各々接続されたインピーダンス整合用の回路素子とを備える。
【００１５】
そして上記課題を解決するために、前記インピーダンス整合用の回路素子は、前記入力側伝送線路および前記出力側伝送線路を構成する金属配線パターンの少なくとも一方について、信号の進行方向に対する両側端部に各々、少なくとも１個が実装されていることを特徴とする。
【発明の効果】
【００１６】
上記構成によれば、インピーダンス整合用の回路素子が、配線パターンの一方の端部だけでなく、信号進行方向に対して垂直な方向のもう一方の端部においても実装されている。従って、配線パターンを通過する高周波信号の電流分布が配線パターン中央に対して線対称となり、配置した回路素子に遠い部分を流れる電流成分と、近い部分を流れる電流成分とで、位相差を十分小さくすることが可能となる。それにより、電力損失を低減することが可能となると共に、進行方向に対して電磁界成分を持たないため、平面波理論に基づく２次元での解析が可能となり、設計を容易に行うことが可能となる。
【発明を実施するための最良の形態】
【００１７】
本発明の高出力電力増幅モジュールにおいて、前記金属配線パターンの両側端部に各々実装された前記インピーダンス整合用の回路素子は、信号の進行方向に対して直交する方向において互いに整列していることが好ましい。
【００１８】
本発明の高出力電力増幅モジュールは、前記金属配線パターンが、０．３ｍｍ以上の幅を有する場合に特に好適である。
【００１９】
また、前記入力側伝送線路および前記出力側伝送線路は各々２本設けられ、高周波回路を用いたプッシュプル増幅が行われるように構成することができる。
【００２０】
この構成において、前記回路素子がキャパシタである場合は、前記２本の入力側伝送線路の間に配置された前記回路素子の素子定数値をＣ1、前記２本の入力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ2、Ｃ3、前記２本の出力側伝送線路の間に配置された前記回路素子の素子定数値をＣ4、前記２本の出力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ5、Ｃ6とするとき、Ｃ2＝Ｃ3＝２Ｃ1，Ｃ5＝Ｃ6＝２Ｃ4の関係を満足することが好ましい。
【００２１】
また前記回路素子がインダクタまたは抵抗である場合は、前記２本の入力側伝送線路の間に配置された前記回路素子の素子定数値をＣ1、前記２本の入力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ2、Ｃ3、前記２本の出力側伝送線路の間に配置された前記回路素子の素子定数値をＣ4、前記２本の出力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ5、Ｃ6とするとき、Ｃ2＝Ｃ3＝Ｃ1／２，Ｃ5＝Ｃ6＝Ｃ4／２の関係を満足することが好ましい。
【００２２】
上記いずれかの構成において、前記回路素子の素子定数値の公差が、１０％以内であることが好ましい。
【００２３】
また、上記いずれかの構成において、３００ＭＨｚ以上の周波数を有する高周波信号を伝送させるように構成することができる。
【００２４】
以下、本発明の実施の形態について、図面を参照して具体的に説明する。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１に係る高出力電力増幅モジュールを示した回路図である。図２は、図１の回路に配置された半導体あるいは半導体モジュール近傍の構造を示す上面図である。図１、２において、図５、６に示した従来の高出力電力増幅モジュールと同様の要素には、同一の参照番号を付して、説明を簡略化する。
【００２６】
本実施の形態の高出力電力増幅モジュールが、図５、６に示した従来例と異なる部分は、伝送線路１４、１５、および１６、１７を構成する配線パターン上に、回路素子１０、１１に加えて、回路素子３２，３３，３４，３５が実装されていることである。
【００２７】
すなわち、向かい合う二本の配線パターン間の端部に配置された回路素子１０、１１のみではなく、配線パターンの外側の端部に各々配置された回路素子３２，３３，３４，３５が、接地電極３６（図２参照）に接続され、インピーダンス整合が実現されていることである。
【００２８】
回路素子１０、１１、３２，３３，３４，３５の定数値Ｃ１〜Ｃ６は、以下のように設定する。例えば回路素子がキャパシタの場合、向かい合う二本の配線パターン外側に実装されている回路素子３２，３３および３４，３５の定数値Ｃ2、Ｃ3およびＣ5、Ｃ6は、配線パターン間に配置された回路素子１０、１１の定数値Ｃ1およびＣ4の二倍の値（Ｃ2＝Ｃ3＝２Ｃ1，Ｃ5＝Ｃ6＝２Ｃ4）とする。回路素子がインダクタ、または抵抗の場合、１／２の値（Ｃ2＝Ｃ3＝Ｃ1／２，Ｃ5＝Ｃ6＝Ｃ4／２）とする。この関係を有することで、最も本発明の効果が大きくなる。
【００２９】
また、図５、６の従来の電力増幅モジュールの回路素子定数値ＣA、ＣBと比較すると、キャパシタならば、Ｃ2＝Ｃ3＝ＣA、Ｃ5＝Ｃ6＝ＣB、且つＣ1＝ＣA／２、Ｃ4＝ＣB／２、また、インダクタ、抵抗ならば、Ｃ2＝Ｃ3＝ＣA、Ｃ5＝Ｃ6＝ＣB、且つＣ1＝２ＣA、Ｃ4＝２ＣBの関係を有する回路素子を使用すれば良く、回路設計も容易である。なお、回路素子定数値Ｃ1，Ｃ2，Ｃ3，Ｃ4，Ｃ5、Ｃ6の公差が小さいほど、電流分布の線対称性が良くなり、特に１０％以内であれば十分位相差を小さくすることが可能であり、十分に大きな効果が得られる。
【００３０】
以上のように、本実施の形態の構成によれば、配線パターンを通過する高周波信号の位相が配線パターン中央に対して線対称の電流分布となり、位相差により生じる電力損失を十分低減することが可能となる。また、平面波理論に基づく２次元解析を行うことが可能となり、設計を容易に行うことができる電力増幅モジュールを提供することが可能となる。なお、電流分布は配線パターン端部に大部分が集中するため、特に配線パターン幅が広いほどこの効果は非常に大きくなる。また、高周波信号周波数が高いほど、この効果は大きくなり、おおよそ３００ＭＨｚ以上の周波数で特に有用である。
【００３１】
（実施の形態２）
図３は、本発明の実施の形態２に係る高出力電力増幅モジュールを示した回路図である。図４は、図３の回路に配置された半導体あるいは半導体モジュール近傍の構造を示す上面図である。
【００３２】
図３、４のモジュールは、図１、２に示した実施の形態１に係る高出力電力増幅モジュールと同様の基本構成により、プッシュプル増幅を行わない場合の構造である。従って、高周波信号の入出力がそれぞれ１本の配線パターンによって行われる。すなわち、入力端子３８から入力された高周波信号は、入力側伝送線路４０を通り、回路素子４５、４６でインピーダンス整合が行われた後、半導体モジュール３７内部で増幅される。出力側で回路素子４７、４８によって再び負荷インピーダンスに整合が行われ、出力側伝送線路４１を通って出力端子３９から、増幅された高周波信号が出力される。半導体モジュール３７のバイアスは、ゲート（ベース）に印加される電圧が入力側電源端子４２から供給され、抵抗あるいはインダクタからなるバイアスライン回路素子４４を通過したあと、半導体モジュール３７に印加される。またドレイン（コレクタ）に供給される電力は、入力側電源端子４３から供給される。
【００３３】
本実施の形態においても、伝送線路４０、４１を形成する配線パターンの両側に、それぞれ対になった回路素子４５、４６、および回路素子４７、４８が、接地電極４９に接続されてに配置されている。
【００３４】
なお、回路素子４５、４６、４７、４８の定数値Ｃ1，Ｃ2，Ｃ3，Ｃ4は、公差が小さいほど、電流分布の線対称性が良くなり、特に１０％以内であれば十分位相差を小さくすることが可能である。
【００３５】
本実施の形態の構成によれば、配線パターンを通過する高周波信号が配線パターン中央に対して線対称の電流分布となり、位相差により生じる電力損失を十分低減することが可能となる。また、平面波理論に基づく２次元解析を行うことが可能となり、設計を容易に行うことが可能な電力増幅モジュールを提供することができる。
【００３６】
なお、図８に示したように、電流分布は、配線パターン端部に大部分が集中するため、特に配線パターン幅が広いほどこの効果は非常に大きくなる。また、高周波信号周波数が高いほど、この効果は大きくなり、おおよそ３００ＭＨｚ以上の周波数で特に有用である。
【産業上の利用可能性】
【００３７】
本発明の電力増幅モジュールは、高周波帯域で使用する高出力の電力増幅モジュールとして有用である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態１に係る高出力電力増幅モジュールの回路図
【図２】本発明の実施の形態１に係る高出力電力増幅モジュールの上面図
【図３】本発明の実施の形態２に係る高出力電力増幅モジュールの回路図
【図４】本発明の実施の形態２に係る高出力電力増幅モジュールの上面図
【図５】従来の高出力電力増幅モジュールの回路図
【図６】従来の高出力電力増幅モジュールの上面図
【図７】プッシュプル増幅回路の二本の伝送線路間に働く仮想接地によるキャパシタの等価回路を示す図
【図８】マイクロストリップ線路の断面構造から見た配線パターン上の電流分布を示す図
【符号の説明】
【００３９】
１ 半導体モジュール
２ 入力側バラン
３ 出力側バラン
４ 入力端子
５ 出力端子
６、７ 入力側電源端子
８、９ 出力側電源端子
１０、１１、３２、３３、３４、３５、４５、４６、４７、４８ 回路素子
１２、１３ バイアスライン回路素子
１４、１５ 入力側伝送線路
１６、１７ 出力側伝送線路
１８ 線対称線
２０ 配線パターン
２１、２２ 電流成分１
２３ 信号進行方向
２４ 線対称
２５ 仮想接地
２６ 仮想接地
２７ キャパシタＣｘ
２８ キャパシタＣｙ
２９ 配線パターン
３０ 誘電体
３１ 接地導体
【技術分野】
【０００１】
本発明は、高周波帯域で使用する高出力の電力増幅モジュールに関する。
【背景技術】
【０００２】
高周波、高出力の電力増幅モジュール、特に携帯電話中継基地局や通信衛星などの送信部における電力増幅モジュールには、一般的に図５に示すような回路構成のものが知られている（例えば、特許文献１、２参照）。
【０００３】
図５に示す従来の高周波、高出力の電力増幅モジュールにおいて、入力端子４から入力された高周波信号は、外部回路基板上に形成した入力側バラン２により、２本の入力側伝送線路１４、１５間で位相が逆相となるよう電力分配される。回路素子１０（例えば容量値ＣAのキャパシタ）でインピーダンス整合が行われた後、パッケージ内部に少なくとも一つの半導体が内蔵された半導体モジュール（あるいは半導体装置）１内部で増幅される。出力側で回路素子１１（例えば容量値ＣBのキャパシタ）によって再び負荷インピーダンスに整合が行われ、２本の出力側伝送線路１６、１７を通って出力側バラン３に供給される。出力側バラン３の回路を通過することで同相になるよう電力合成され、出力端子５から、増幅された高周波信号が出力される。
【０００４】
この増幅の手法は、位相が逆相のまま増幅されるため、一般的にプッシュプル増幅と呼ばれている。ここで、半導体モジュール１のバイアスは、ゲート（ベース）に印加される電圧が入力側電源端子６，７から供給され、抵抗あるいはインダクタからなるバイアスライン回路素子１２、１３を通過したあと、半導体モジュール１に印加される。またドレイン（コレクタ）に供給される電力は、入力側電源端子８，９からそれぞれ供給される。
【０００５】
この回路では、２本の伝送線路間では常に逆相の高周波信号が通過するため、片方に＋Ｖの振幅を有する高周波信号が励振されるならば、もう一方の線路には−Ｖの振幅を有する高周波信号が励振されることとなり、２倍の電圧が２本の伝送線路間に印加されることと等価となる。この場合、図７に示すように、逆相に励振されたニ本の伝送線路１４、１５の中央部には、仮想接地と呼ばれる電気壁２６が等価的に存在する。そのため、例えば伝送線路１４、１５間に配したインピーダンス整合用の容量値ＣAのキャパシタ１０は、容量値ＣAの２倍の容量値を有するキャパシタＣｘ（＝２ＣA）２７およびキャパシタＣｙ（＝２ＣA）２８を直列接続したものと等価となる。なお、インダクタ、抵抗の場合も同様に考えられ、伝送線路間に電気壁が存在することになるが、インダクタ、抵抗ならば１／２倍のインダクタンス値、抵抗値として働くことになる。
【０００６】
図６は、図５に示した従来の高出力電力増幅モジュールの実際の装置構成における、半導体モジュール１近傍を図示したものである。図６において、半導体モジュール１のパッケージ内部には、ＳｉやＧａＡｓ、ＧａＮやＳｉＣ等の材料からなる半導体が載置されている。パッケージ外部でプリント基板上に形成したマイクロストリップ線路等からなる配線パターン２０により、バイアス電流の供給と高周波信号の入出力が行われると共に、伝送線路１４、１５、１６、１７を構成する２本の配線パターン２０間に、チップキャパシタ等の回路素子１０、１１（回路素子定数値ＣA、ＣB）が配置されることで、入出力される高周波信号に対してインピーダンス整合が実現され、高周波信号が効率良く増幅され、出力される。
【０００７】
以上のように、従来の高出力電力増幅モジュールは、入出力側でインピーダンス整合を行うことで、入力された高周波信号が効率よく入力、増幅され且つ効率よく出力されることで、高出力電力増幅を可能とさせるものである。なお、本願発明と無関係の構成については説明を省略している。
【特許文献１】特開２００２−２０４１３１号公報
【特許文献２】特開２００１−１２７６５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
高出力電力増幅モジュールでは、高い飽和出力電力を実現するためには大電流が必要であり、配線パターンの電流許容度を大きくするため、回路基板上に一般的に０．３ｍｍ以上の幅の広い配線パターン２０が形成される。配線パターン幅は、回路素子１０、１１の素子寸法と比較して狭くないため、回路素子１０、１１の電気的な接続位置となる電極部分は、配線パターン２０幅の中央部分には実装されない。図６に示すように、向かい合う二本の伝送線路１４、１５側の端部に、回路素子１０の電極部分が接着されることが多い。特に、近年の技術革新により、チップキャパシタ等の回路素子の小型化が実現されており、回路素子１０、１１の有する一対の電極を、短絡（ショート）させることなく二本の伝送線路１４、１５、１６、１７上に実装するために、上述のように、配線パターン２０端部に回路素子の電極部分が実装、接着されることが多い。
【０００９】
しかしながら、高周波信号は表皮効果により、例えばマイクロストリップ線路を想定すると、同線路の断面構造を示す図８に記載の電流分布を形成する。すなわち、配線パターン２９端部に電流が大きく集中するような分布で電流が流れている。同図において、３０は誘電体、３１は接地導体３１である。
【００１０】
このように、配線パターン端部に電流が大きく集中するような電流分布となるので、図６の回路素子配置構造、すなわち向かい合う二本の伝送線路１４、１５側の端部に回路素子１０の電極を接触させた構造では、回路素子１０に遠い端部を流れる電流成分２１と、近い端部を流れる電流成分２２とで、回路素子１０に対する電流経路が大きく異なり、高周波信号進行方向に対して垂直な面内において配線パターン２０内の電流の位相が異なることになる。
【００１１】
一般的に、電流は配線パターン内で高周波信号進行を軸とした線対称な電流分布で進行していくのが最も電力損失が小さく望ましい。しかしながら上記構造では、上述の理由により、電流成分２１、２２間で高周波信号に位相差が生じ、線対称な電流分布とならず、電力損失が生じるという課題があった。
【００１２】
また、一般的にマイクロストリップ線路等の伝送線路を通過する高周波信号は、平面波と呼ばれる進行方向に向かって電磁界成分を持たないＴＥＭ(Transverse Electro-Magnetic Wave)波、あるいはほぼそれが満足できる準ＴＥＭ波が伝搬するものとして、平面波理論に基づき２次元的に設計するのが容易である。しかしながら、前記回路素子配置構造では、高周波信号に位相差が生じるため進行方向に対しても電磁界成分を有することとなり、ＴＥＭ波あるいは準ＴＥＭとして取り扱うことができず、前述の平面波理論に基づいて設計を行った場合は設計精度が悪くなる。そのため高精度の設計を行うには、複雑な方程式に基づく３次元解析手法等が必要となり、設計に多大な時間を要するという課題があった。
【００１３】
したがって本発明の目的は、配線パターン内の高周波信号の位相差を小さくし、電流分布を線対称にすることで、電力損失を低減すると共に、且つ高出力電力増幅モジュールの設計を容易に行うことが可能な高周波回路、およびそれを用いた高出力電力増幅モジュールを提供することにある。
【課題を解決するための手段】
【００１４】
本発明の高出力電力増幅モジュールは、少なくとも一つの電力増幅用半導体素子が内蔵された半導体モジュールと、前記半導体モジュールに接続された入力側伝送線路と、前記半導体モジュールに接続された出力側伝送線路と、前記入力側伝送線路および前記出力側伝送線路に各々接続されたインピーダンス整合用の回路素子とを備える。
【００１５】
そして上記課題を解決するために、前記インピーダンス整合用の回路素子は、前記入力側伝送線路および前記出力側伝送線路を構成する金属配線パターンの少なくとも一方について、信号の進行方向に対する両側端部に各々、少なくとも１個が実装されていることを特徴とする。
【発明の効果】
【００１６】
上記構成によれば、インピーダンス整合用の回路素子が、配線パターンの一方の端部だけでなく、信号進行方向に対して垂直な方向のもう一方の端部においても実装されている。従って、配線パターンを通過する高周波信号の電流分布が配線パターン中央に対して線対称となり、配置した回路素子に遠い部分を流れる電流成分と、近い部分を流れる電流成分とで、位相差を十分小さくすることが可能となる。それにより、電力損失を低減することが可能となると共に、進行方向に対して電磁界成分を持たないため、平面波理論に基づく２次元での解析が可能となり、設計を容易に行うことが可能となる。
【発明を実施するための最良の形態】
【００１７】
本発明の高出力電力増幅モジュールにおいて、前記金属配線パターンの両側端部に各々実装された前記インピーダンス整合用の回路素子は、信号の進行方向に対して直交する方向において互いに整列していることが好ましい。
【００１８】
本発明の高出力電力増幅モジュールは、前記金属配線パターンが、０．３ｍｍ以上の幅を有する場合に特に好適である。
【００１９】
また、前記入力側伝送線路および前記出力側伝送線路は各々２本設けられ、高周波回路を用いたプッシュプル増幅が行われるように構成することができる。
【００２０】
この構成において、前記回路素子がキャパシタである場合は、前記２本の入力側伝送線路の間に配置された前記回路素子の素子定数値をＣ1、前記２本の入力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ2、Ｃ3、前記２本の出力側伝送線路の間に配置された前記回路素子の素子定数値をＣ4、前記２本の出力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ5、Ｃ6とするとき、Ｃ2＝Ｃ3＝２Ｃ1，Ｃ5＝Ｃ6＝２Ｃ4の関係を満足することが好ましい。
【００２１】
また前記回路素子がインダクタまたは抵抗である場合は、前記２本の入力側伝送線路の間に配置された前記回路素子の素子定数値をＣ1、前記２本の入力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ2、Ｃ3、前記２本の出力側伝送線路の間に配置された前記回路素子の素子定数値をＣ4、前記２本の出力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ5、Ｃ6とするとき、Ｃ2＝Ｃ3＝Ｃ1／２，Ｃ5＝Ｃ6＝Ｃ4／２の関係を満足することが好ましい。
【００２２】
上記いずれかの構成において、前記回路素子の素子定数値の公差が、１０％以内であることが好ましい。
【００２３】
また、上記いずれかの構成において、３００ＭＨｚ以上の周波数を有する高周波信号を伝送させるように構成することができる。
【００２４】
以下、本発明の実施の形態について、図面を参照して具体的に説明する。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１に係る高出力電力増幅モジュールを示した回路図である。図２は、図１の回路に配置された半導体あるいは半導体モジュール近傍の構造を示す上面図である。図１、２において、図５、６に示した従来の高出力電力増幅モジュールと同様の要素には、同一の参照番号を付して、説明を簡略化する。
【００２６】
本実施の形態の高出力電力増幅モジュールが、図５、６に示した従来例と異なる部分は、伝送線路１４、１５、および１６、１７を構成する配線パターン上に、回路素子１０、１１に加えて、回路素子３２，３３，３４，３５が実装されていることである。
【００２７】
すなわち、向かい合う二本の配線パターン間の端部に配置された回路素子１０、１１のみではなく、配線パターンの外側の端部に各々配置された回路素子３２，３３，３４，３５が、接地電極３６（図２参照）に接続され、インピーダンス整合が実現されていることである。
【００２８】
回路素子１０、１１、３２，３３，３４，３５の定数値Ｃ１〜Ｃ６は、以下のように設定する。例えば回路素子がキャパシタの場合、向かい合う二本の配線パターン外側に実装されている回路素子３２，３３および３４，３５の定数値Ｃ2、Ｃ3およびＣ5、Ｃ6は、配線パターン間に配置された回路素子１０、１１の定数値Ｃ1およびＣ4の二倍の値（Ｃ2＝Ｃ3＝２Ｃ1，Ｃ5＝Ｃ6＝２Ｃ4）とする。回路素子がインダクタ、または抵抗の場合、１／２の値（Ｃ2＝Ｃ3＝Ｃ1／２，Ｃ5＝Ｃ6＝Ｃ4／２）とする。この関係を有することで、最も本発明の効果が大きくなる。
【００２９】
また、図５、６の従来の電力増幅モジュールの回路素子定数値ＣA、ＣBと比較すると、キャパシタならば、Ｃ2＝Ｃ3＝ＣA、Ｃ5＝Ｃ6＝ＣB、且つＣ1＝ＣA／２、Ｃ4＝ＣB／２、また、インダクタ、抵抗ならば、Ｃ2＝Ｃ3＝ＣA、Ｃ5＝Ｃ6＝ＣB、且つＣ1＝２ＣA、Ｃ4＝２ＣBの関係を有する回路素子を使用すれば良く、回路設計も容易である。なお、回路素子定数値Ｃ1，Ｃ2，Ｃ3，Ｃ4，Ｃ5、Ｃ6の公差が小さいほど、電流分布の線対称性が良くなり、特に１０％以内であれば十分位相差を小さくすることが可能であり、十分に大きな効果が得られる。
【００３０】
以上のように、本実施の形態の構成によれば、配線パターンを通過する高周波信号の位相が配線パターン中央に対して線対称の電流分布となり、位相差により生じる電力損失を十分低減することが可能となる。また、平面波理論に基づく２次元解析を行うことが可能となり、設計を容易に行うことができる電力増幅モジュールを提供することが可能となる。なお、電流分布は配線パターン端部に大部分が集中するため、特に配線パターン幅が広いほどこの効果は非常に大きくなる。また、高周波信号周波数が高いほど、この効果は大きくなり、おおよそ３００ＭＨｚ以上の周波数で特に有用である。
【００３１】
（実施の形態２）
図３は、本発明の実施の形態２に係る高出力電力増幅モジュールを示した回路図である。図４は、図３の回路に配置された半導体あるいは半導体モジュール近傍の構造を示す上面図である。
【００３２】
図３、４のモジュールは、図１、２に示した実施の形態１に係る高出力電力増幅モジュールと同様の基本構成により、プッシュプル増幅を行わない場合の構造である。従って、高周波信号の入出力がそれぞれ１本の配線パターンによって行われる。すなわち、入力端子３８から入力された高周波信号は、入力側伝送線路４０を通り、回路素子４５、４６でインピーダンス整合が行われた後、半導体モジュール３７内部で増幅される。出力側で回路素子４７、４８によって再び負荷インピーダンスに整合が行われ、出力側伝送線路４１を通って出力端子３９から、増幅された高周波信号が出力される。半導体モジュール３７のバイアスは、ゲート（ベース）に印加される電圧が入力側電源端子４２から供給され、抵抗あるいはインダクタからなるバイアスライン回路素子４４を通過したあと、半導体モジュール３７に印加される。またドレイン（コレクタ）に供給される電力は、入力側電源端子４３から供給される。
【００３３】
本実施の形態においても、伝送線路４０、４１を形成する配線パターンの両側に、それぞれ対になった回路素子４５、４６、および回路素子４７、４８が、接地電極４９に接続されてに配置されている。
【００３４】
なお、回路素子４５、４６、４７、４８の定数値Ｃ1，Ｃ2，Ｃ3，Ｃ4は、公差が小さいほど、電流分布の線対称性が良くなり、特に１０％以内であれば十分位相差を小さくすることが可能である。
【００３５】
本実施の形態の構成によれば、配線パターンを通過する高周波信号が配線パターン中央に対して線対称の電流分布となり、位相差により生じる電力損失を十分低減することが可能となる。また、平面波理論に基づく２次元解析を行うことが可能となり、設計を容易に行うことが可能な電力増幅モジュールを提供することができる。
【００３６】
なお、図８に示したように、電流分布は、配線パターン端部に大部分が集中するため、特に配線パターン幅が広いほどこの効果は非常に大きくなる。また、高周波信号周波数が高いほど、この効果は大きくなり、おおよそ３００ＭＨｚ以上の周波数で特に有用である。
【産業上の利用可能性】
【００３７】
本発明の電力増幅モジュールは、高周波帯域で使用する高出力の電力増幅モジュールとして有用である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態１に係る高出力電力増幅モジュールの回路図
【図２】本発明の実施の形態１に係る高出力電力増幅モジュールの上面図
【図３】本発明の実施の形態２に係る高出力電力増幅モジュールの回路図
【図４】本発明の実施の形態２に係る高出力電力増幅モジュールの上面図
【図５】従来の高出力電力増幅モジュールの回路図
【図６】従来の高出力電力増幅モジュールの上面図
【図７】プッシュプル増幅回路の二本の伝送線路間に働く仮想接地によるキャパシタの等価回路を示す図
【図８】マイクロストリップ線路の断面構造から見た配線パターン上の電流分布を示す図
【符号の説明】
【００３９】
１ 半導体モジュール
２ 入力側バラン
３ 出力側バラン
４ 入力端子
５ 出力端子
６、７ 入力側電源端子
８、９ 出力側電源端子
１０、１１、３２、３３、３４、３５、４５、４６、４７、４８ 回路素子
１２、１３ バイアスライン回路素子
１４、１５ 入力側伝送線路
１６、１７ 出力側伝送線路
１８ 線対称線
２０ 配線パターン
２１、２２ 電流成分１
２３ 信号進行方向
２４ 線対称
２５ 仮想接地
２６ 仮想接地
２７ キャパシタＣｘ
２８ キャパシタＣｙ
２９ 配線パターン
３０ 誘電体
３１ 接地導体
【特許請求の範囲】
【請求項１】
少なくとも一つの電力増幅用半導体素子が内蔵された半導体モジュールと、前記半導体モジュールに接続された入力側伝送線路と、前記半導体モジュールに接続された出力側伝送線路と、前記入力側伝送線路および前記出力側伝送線路に各々接続されたインピーダンス整合用の回路素子とを備えた高出力電力増幅モジュールにおいて、
前記インピーダンス整合用の回路素子は、前記入力側伝送線路および前記出力側伝送線路を構成する金属配線パターンの少なくとも一方について、信号の進行方向に対する両側端部に各々、少なくとも１個が実装されていることを特徴とする高出力電力増幅モジュール。
【請求項２】
前記金属配線パターンの両側端部に各々実装された前記インピーダンス整合用の回路素子は、信号の進行方向に対して直交する方向において互いに整列している請求項１に記載の高出力電力増幅モジュール。
【請求項３】
前記金属配線パターンは、０．３ｍｍ以上の幅を有する請求項１または２に記載の高出力電力増幅モジュール。
【請求項４】
前記入力側伝送線路および前記出力側伝送線路は各々２本設けられ、高周波回路を用いたプッシュプル増幅が行われるように構成された請求項１〜３のいずれか１項に記載の高出力電力増幅モジュール。
【請求項５】
前記回路素子がキャパシタであり、前記２本の入力側伝送線路の間に配置された前記回路素子の素子定数値をＣ1、前記２本の入力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ2、Ｃ3、前記２本の出力側伝送線路の間に配置された前記回路素子の素子定数値をＣ4、前記２本の出力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ5、Ｃ6とするとき、Ｃ2＝Ｃ3＝２Ｃ1，Ｃ5＝Ｃ6＝２Ｃ4の関係を満足する請求項４記載の高出力電力増幅モジュール。
【請求項６】
前記回路素子がインダクタまたは抵抗であり、前記２本の入力側伝送線路の間に配置された前記回路素子の素子定数値をＣ1、前記２本の入力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ2、Ｃ3、前記２本の出力側伝送線路の間に配置された前記回路素子の素子定数値をＣ4、前記２本の出力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ5、Ｃ6とするとき、Ｃ2＝Ｃ3＝Ｃ1／２，Ｃ5＝Ｃ6＝Ｃ4／２の関係を満足する請求項４記載の高出力電力増幅モジュール。
【請求項７】
前記回路素子の素子定数値の公差が、１０％以内である請求項１〜６のいずれか１項に載の高出力電力増幅モジュール。
【請求項８】
３００ＭＨｚ以上の周波数を有する高周波信号を伝送させるように構成された請求項１〜７のいずれか１項に載の高出力電力増幅モジュール。
【請求項１】
少なくとも一つの電力増幅用半導体素子が内蔵された半導体モジュールと、前記半導体モジュールに接続された入力側伝送線路と、前記半導体モジュールに接続された出力側伝送線路と、前記入力側伝送線路および前記出力側伝送線路に各々接続されたインピーダンス整合用の回路素子とを備えた高出力電力増幅モジュールにおいて、
前記インピーダンス整合用の回路素子は、前記入力側伝送線路および前記出力側伝送線路を構成する金属配線パターンの少なくとも一方について、信号の進行方向に対する両側端部に各々、少なくとも１個が実装されていることを特徴とする高出力電力増幅モジュール。
【請求項２】
前記金属配線パターンの両側端部に各々実装された前記インピーダンス整合用の回路素子は、信号の進行方向に対して直交する方向において互いに整列している請求項１に記載の高出力電力増幅モジュール。
【請求項３】
前記金属配線パターンは、０．３ｍｍ以上の幅を有する請求項１または２に記載の高出力電力増幅モジュール。
【請求項４】
前記入力側伝送線路および前記出力側伝送線路は各々２本設けられ、高周波回路を用いたプッシュプル増幅が行われるように構成された請求項１〜３のいずれか１項に記載の高出力電力増幅モジュール。
【請求項５】
前記回路素子がキャパシタであり、前記２本の入力側伝送線路の間に配置された前記回路素子の素子定数値をＣ1、前記２本の入力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ2、Ｃ3、前記２本の出力側伝送線路の間に配置された前記回路素子の素子定数値をＣ4、前記２本の出力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ5、Ｃ6とするとき、Ｃ2＝Ｃ3＝２Ｃ1，Ｃ5＝Ｃ6＝２Ｃ4の関係を満足する請求項４記載の高出力電力増幅モジュール。
【請求項６】
前記回路素子がインダクタまたは抵抗であり、前記２本の入力側伝送線路の間に配置された前記回路素子の素子定数値をＣ1、前記２本の入力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ2、Ｃ3、前記２本の出力側伝送線路の間に配置された前記回路素子の素子定数値をＣ4、前記２本の出力側伝送線路の外側に配置された前記回路素子の素子定数値をＣ5、Ｃ6とするとき、Ｃ2＝Ｃ3＝Ｃ1／２，Ｃ5＝Ｃ6＝Ｃ4／２の関係を満足する請求項４記載の高出力電力増幅モジュール。
【請求項７】
前記回路素子の素子定数値の公差が、１０％以内である請求項１〜６のいずれか１項に載の高出力電力増幅モジュール。
【請求項８】
３００ＭＨｚ以上の周波数を有する高周波信号を伝送させるように構成された請求項１〜７のいずれか１項に載の高出力電力増幅モジュール。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００６−２２９４６２（Ｐ２００６−２２９４６２Ａ）
【公開日】平成１８年８月３１日（２００６．８．３１）
【国際特許分類】
【出願番号】特願２００５−３９４１４（Ｐ２００５−３９４１４）
【出願日】平成１７年２月１６日（２００５．２．１６）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１８年８月３１日（２００６．８．３１）
【国際特許分類】
【出願日】平成１７年２月１６日（２００５．２．１６）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]