【課題】入力の整合回路での損失の低減、並びに、回路の簡略化及び小型化が可能な電力増幅器を提供する。
【解決手段】電力増幅器１００であって、第１金属配線である環状１次コイル１２１と、複数の第２金属配線である複数の直線２次コイル１２２とを有し、入力インピーダンスの整合をとるとともに、入力信号を複数の分配信号に分配する入力側トランスフォーマ１２０と、複数の分配信号の１つを増幅する１対のトランジスタ１１１をそれぞれが備える複数のプッシュプル増幅器１１０と、第３金属配線である環状２次コイル１３１と、複数の第４金属配線である複数の直線１次コイル１３２とを有し、増幅された複数の分配信号を合成するとともに、出力インピーダンスの整合をとる出力側トランスフォーマ１３０とを備え、１対のトランジスタ１１１の２つの入力端子は、第２金属配線を介して互いに接続され、２つの出力端子は、第４金属配線を介して互いに接続される。 （もっと読む）

【課題】高速低消費電力の電流検出型センスアンプの実現には、低バイアス電流でゲイン帯域積が大きな増幅器をゲート接地型トランジスタに設ける必要がある。
【解決手段】ソースが電流入力端子Iin1,Iin2、ドレインが負荷8,9および電圧出力端子Vout1,Vout2に接続されたゲート接地型トランジスタペアM1,M2のゲート・ソース間に、トランジスタM3とM5およびM4とM6の２組のソースが共通のプシュプル型CMOS反転増幅器で構成される差動増幅器の共通ソースに定電流トランジスタM7が設けられた差動増幅器AMPを設ける。 （もっと読む）

【課題】 入出力信号が変化する際の過渡期間に出力バッファを構成するトランジスタへのバイアス電流を一時的に増強することで、バッファ回路全体の定常的なバイアス電流を抑制しつつ、高スルーレートが得られるバッファ回路を提供する。
【解決手段】 ドライバ回路200は信号レベル発生回路100により発生した信号SGOを出力バッファ回路110を駆動する回路150(プリバッファ回路)を介し、出力バッファ回路110により伝送線路120を駆動することで測定対象回路DUT140に伝える。プリバッファ回路150とこれを模擬したレプリカバッファ回路160とを互いに並列に備え、信号SGOが変化する際の入出力新信号の過渡期間において、レプリカバッファ回路160の出力電流に基づいて出力バッファ回路110の出力段トランジスタQN12、QP22の入力バイアス電流を一時的に増強する。 （もっと読む）

【課題】増幅器の入出力特性の直線性が悪化することを防ぐこと。
【解決手段】一対のＦＥＴ素子Ｑ１，Ｑ２の出力側の各々の間に１次側の両端が接続され、２次側の両端よりＦＥＴ素子Ｑ１，Ｑ２から出力される信号を降圧した降圧信号を出力する帰還用トランスＬ３と、ＦＥＴ素子Ｑ１，Ｑ２の入力側の各々と、ＦＥＴ素子Ｑ１，Ｑ２の入力側の位相と同相となる降圧信号を出力する帰還用トランスＬ３の２次側の各々との間に、ＦＥＴ素子Ｑ１，Ｑ２の入力側に向かって整流する方向に接続された整流用ダイオードＤ１，Ｄ２と、整流用ダイオードＤ１，Ｄ２を介してＦＥＴ素子Ｑ１，Ｑ２の入力側にバイアス電圧またはバイアス電流を供給するバイアス回路と、を備える。 （もっと読む）

増幅すべき入力信号（ｅ）を出力信号（ａ）に増幅するためのプッシュプル増幅器が一つの第１の及び一つの第２の増幅素子（１、１’）有する。前記２つの増幅素子（１、１’）のそれぞれが一つの電流放出電極（２、２’）、一つの集電電極（３、３’）、及び一つの電流制御電極（４、４’）を有する。前記増幅素子（１、１’）の前記電流制御電極（４、４’）に、それぞれの入力端子（６、６’）を介して、及び、それぞれの前記入力端子（６、６’）とそれぞれの前記電流制御電極（４、４’）との間に配置されたそれぞれの入力インダクタンス（５、５’）を介して、前記入力信号（ｅ）が供給される。前記集電電極（３、３’）は、それぞれの供給インダクタンス（７、７’）を介して一つの共通の供給電圧（Ｖ＋）に接続される。前記増幅素子（１、１’）の前記電流放出電極（２、２’）は、それぞれのコンデンサ（８、８’）を介してそれぞれもう一方の前記増幅素子（１’、１）の前記集電電極（３’、３）に接続される。前記電流放出電極（２、２’）は、前記出力信号（ａ）をピックアップ可能である出力端子（９、９’）に接続される。前記電流放出電極（２、２’）は、それぞれの出力インダクタンス（１０、１０’）を介して基準電位に接続されている。前記増幅素子（１、１’）の前記供給インダクタンス（７、７’）は、それぞれもう一方の前記増幅素子（１’、１）の前記入力インダクタンス（５’、５）及び前記出力インダクタンス（１０’、１０）に誘導結合される。
（もっと読む）

【課題】構成素子数を最小限に抑えて消費電流の増加を抑え、且つ過渡応答時のクロスオーバー歪を改善する。
【解決手段】ＮチャネルＭＯＳトランジスタＭ１，Ｍ２，Ｍ６と、ＰチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５を備える出力回路において、ドレインとゲートがＭＯＳトランジスタＭ２のドレインおよびトランジスタＭ５のゲートに接続され、ソースがＭＯＳトランジスタＭ４のドレインに接続されたＭＯＳトランジスタＭ７を設けた。 （もっと読む）

第１出力（Ｖｏ−）を規定し、第１入力端子（３３０Ａ）に結合されるゲートを各トランジスタ（３１５Ａ、３２０Ａ）が有する第１対のトランジスタ（３０５Ａ）、第２出力（Ｖｏ＋）を規定し、第２入力端子（３３０Ｂ）に結合されるゲートを各トランジスタ（３１５Ｂ、３２０Ｂ）が有する第２対のトランジスタ（３０５Ｂ）、第２出力端子（３１０Ｂ）に及び第１対のトランジスタの第１トランジスタ（３１５Ａ）のゲートに結合される第１キャパシタ（３５０Ａ）、第２出力端子（３１０Ｂ）に及び第１対の第２トランジスタ（３２０Ａ）のゲートに結合される第２キャパシタ（３５５Ａ）、第１出力端子（３１０Ａ）に及び第２対の第３トランジスタ（３１５Ｂ）のゲートに結合される第３キャパシタ（３５０Ｂ）、及び第１出力端子（３１０Ａ）に及び第２対の第４トランジスタ（３２０Ｂ）のゲートに結合される第４キャパシタ（３５５Ｂ）を含む増幅器（２３０）。

（もっと読む）

【課題】負帰還回路を用いずにDAコンバーターの電流出力を電圧出力に高精度で変換しプッシュプル合成して高品質の信号出力を得る、構成簡易で安価な電流電圧変換合成出力装置。
【解決手段】夫々エミッタ入力・ベース電圧固定（接地）・コレクタ出力動作の第１、第２のトランジスタQ10、Q11と、第１〜第３のカレントミラー回路CM1〜CM3を組み合わせて用いる。 カレントミラー回路CM1、CM2は夫々トランジスタQ10、Q11の各コレクタ出力をカレントミラー電流出力する。カレントミラー回路CM3はカレントミラー回路CM1の出力をカレントミラー電流出力する。カレントミラー回路CM2、CM3の各出力の共通接続点とGND間に、抵抗とコンデンサの並列回路が接続される。DAコンバーターからの互いに極性が逆の電流出力信号を、各トランジスタQ10、Q11のエミッタに入力し、カレントミラー回路CM2、CM3の各出力の共通接続点に電流電圧変換された電圧出力信号を得る。 （もっと読む）