説明

国際特許分類[H03F3/45]の内容

電気 (1,674,590) | 基本電子回路 (63,536) | 増幅器 (10,074) | 増幅素子として電子管のみまたは半導体装置のみをもつ増幅器 (6,434) | 差動増幅器 (968)

国際特許分類[H03F3/45]に分類される特許

81 - 90 / 968


【課題】他の回路との磁気的結合による干渉を引き起こしにくい無線周波送信機回路のための差動シングルエンド変換回路を提供する。
【解決手段】異なる位相を有する複数の差動入力波形から無線周波波形を受信するための複数の入力361a、361bと、波形を複数の差動入力波形から非反転入力波形とほぼ同じ位相に反転させるためのインバータ回路366とを具備する回路が開示される。回路は、反転及び非反転入力波形を出力波形に組み合わせるためのコンバイナノード368をさらに具備する。 (もっと読む)


【課題】より十分な出力電流を流せる出力回路を提供する。
【解決手段】PMOSトランジスタ12のドレイン電流が大きい場合、PMOSトランジスタ13は非飽和領域で動作する。このときNMOSトランジスタ14及び17のゲート電圧は電源端子電圧付近まで上昇している。このため、NMOSトランジスタ17のゲート・ソース間電圧は大きくなり、十分な出力電流が流れる。 (もっと読む)


【課題】セトリング速度を向上させる。
【解決手段】差動入力信号を増幅する差動対(M1、M2、M19)と、差動対の一方および他方の出力端にそれぞれ接続される一方および他方のカスコード増幅器対(M9、M10)と、カスコード増幅器対の一方および他方の出力端にそれぞれゲートを接続し、差動対の一方および他方の出力端にそれぞれドレインを接続するソース接地の第1のMOSトランジスタ対(M11a、M12a)と、を備える。カスコード増幅器対の一方および他方の出力端にそれぞれゲートを接続し、差動対の他方および一方の出力端にそれぞれドレインを接続する、第1のMOSトランジスタ対と同一の導電型であるソース接地の第2のMOSトランジスタ対(M3a、M4a)をさらに備える。 (もっと読む)


【課題】良好な雑音性能を有しかつ大きい干渉信号に対処できる増幅器を提供する。
【解決手段】集積フィルタを備えた増幅器320b(例えば,LNA)は利得ステージ330、フィルタ・ステージ340およびバッファ・ステージ350を含んでいてもよい。利得ステージは、入力信号に対して信号増幅を提供する。フィルタ・ステージは、入力信号に対してフィルタリングを提供する。バッファ・ステージは、フィルタ・ステージからのフィルタされた信号をバッファする。増幅器は、第2のフィルタ・ステージ360及び第2のバッファ・ステージ370をさらに含んでいてもよい。 (もっと読む)


【課題】電流源の誤差やカレントミラーのミラー精度の誤差による同相出力電圧の出力オフセット電圧を補正し、より正確に同相出力電圧を制御することができる演算増幅回路を提供する。
【解決手段】入力切替回路14がコモンモード参照電圧を選択してコモンモード基準電圧として出力したときの全差動増幅回路10の同相出力電圧をコモンモード検出回路11が検出した後、S/H回路12がコモンモード検出回路11の出力のサンプル及びホールドを行い、演算回路13がS/H回路12の出力とコモンモード参照電圧とのずれ量とコモンモード参照電圧とに基づく電圧を出力し、入力切替回路14が演算回路13の出力を選択してコモンモード基準電圧として出力する。 (もっと読む)


【課題】複数の増幅段で構成される電圧増幅装置において、回路規模を抑えつつ、出力信号が含む電源電圧のリップル成分を抑制することが可能にする。
【解決手段】 一の電源電圧(VDD)から第一、第二基準電圧(V1、V2)を生成するバイアス回路(200)と、第一基準電圧を用いて入力信号(Vin)を増幅して第一出力信号(Vout1)を出力する第一増幅器(101)と、第二基準電圧を用いて第一出力信号を増幅して第二出力信号(Vout2)を出力する第二増幅器(102)とを備える。第一、第二基準電圧は、電源電圧のリップル成分を含む。第二増幅器は、互いに同相である第一出力信号が含むリップル成分と第二基準電圧が含むリップル成分とを入力して、第二基準電圧が含むリップル成分を第一出力信号が含むリップル成分により抑制する。 (もっと読む)


【課題】演算増幅回路を安定に動作させつつスルーレートを向上させる。
【解決手段】第1差動増幅部(311)は、P型差動対(P1/P2)のソースと正側電源電圧(VDD)との間に、並列に接続される第1電流源(I1)と第1容量(C1)とを備え、P型差動対(P1/P2)のソースと第1容量(C1)との間に挿入される第1スイッチ(SW1)をさらに備える。第2差動増幅部(312)は、N型差動対(N1/N2)のソースと負側電源電圧(VSS)との間に、並列に接続される第2電流源(I2)と第2容量(C2)とを備え、N型差動対(N1/N2)のソースと第2容量(C2)との間に挿入される第2スイッチ(SW2)をさらに備える。第1スイッチ(SW1)と第2スイッチ(SW2)とは、第1差動増幅部(311)および第2差動増幅部(312)に入力される入力差動信号に同期して交互に回路を開閉する。 (もっと読む)


【課題】光ファイバ受信器やハードディスクドライブ向けに、大きい帯域幅及び高利得TIAを提供する。
【解決手段】入れ子状のトランスインピーダンス増幅器(TIA)回路は、入力及び出力を有する0次のTIAと、第1の演算増幅器(オペアンプ)と、を備えている。オペアンプは、0次のTIAの出力に接続する入力と、該入力によって駆動される第1のトランジスタと、第1のバイアス電圧によって駆動され且つ上記第1のトランジスタに接続する第2のトランジスタと、第2のトランジスタに接続する第1の電流源と、第1のトランジスタと第2のトランジスタの間のノードに存在する出力と、を備えている。 (もっと読む)


【課題】制御開始のタイムラグを低減したアンプ回路とそれを備える充電または放電制御回路とその制御方法とを提供することを目的とする。
【解決手段】誤差アンプと、誤差アンプの出力にベースが接続されたトランジスタと、トランジスタのコレクタとエミッタとの間に接続された負荷と、誤差アンプの出力と誤差アンプのマイナス側入力との間に接続された位相補償コンデンサと、を備えるアンプ回路において、位相補償コンデンサと直列に接続されたフォトモススイッチを備え、フォトモススイッチは、トランジスタのベース電流の有無に対応してオン・オフが制御されるアンプ回路とする。 (もっと読む)


【課題】回路面積が小さな電流源回路を提供する。
【解決手段】この電流源回路では、直流電圧V1に応じた値の参照電流I1を生成し、その電流I1のうちの電流IrをダイオードD1に流し、残りの電流I1−IrをダイオードD2に流し、ダイオードD1,D2のアノードの電圧VR1,VR2を差動増幅回路のトランジスタQ1,Q2のベースに与える。また、直流電圧V2に応じた値の参照電流I2を生成し、その電流I2を差動増幅回路の駆動電流とする。トランジスタQ1のコレクタに流れる定電流Io=Ir・(V2/V1)が電流源回路の出力電流Ioとなる。したがって、外付け用の端子および外部抵抗器が不要となる。 (もっと読む)


81 - 90 / 968