【課題】分布定数型差動増幅器の出力波形におけるジッタを低減する。
【解決手段】分布定数型増幅器は、複数の増幅器を有する。複数の増幅器はそれぞれ、固有の遅延時間を持って一の信号源からの入力信号を受ける。また、複数の増幅器はそれぞれ、固有の遅延時間に対応する遅延時間をもって共通の負荷に出力信号を提供する。複数の増幅器それぞれに関して、固有の遅延時間と対応する遅延時間の和は等しく設定されている。複数の増幅器のそれぞれは、一対の差動トランジスタと、該一対の差動トランジスタと当該増幅器の出力との間に直列に挿入された一対のカスコードトランジスタを含む。一対の差動トランジスタは、当該一対の差動トランジスタそれぞれのコレクタ−ベース間の接合容量が準飽和領域の接合容量となるように、バイアスされている。 （もっと読む）

【課題】チップ面積を小さくする。
【解決手段】一端がグランド端子１４に接続される定電流源１３と、ソースが共通に定電流源１３の他端に接続され、ゲートが入力端子Ａ、Ｂにそれぞれ接続される第１および第２の差動対（Ｑ１１、Ｑ１２およびＱ１３、Ｑ１４に相当）と、第１の差動対のそれぞれのドレインにそれぞれのソースを接続するｎＭＯＳトランジスタＱ１５、Ｑ１６と、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのドレインを出力端子Ｃ、Ｄとし、出力端子Ｃ、Ｄと電源端子１１との間に接続される負荷部（図１のＱ１７、Ｑ１８に相当）と、を備え、第１の差動対のそれぞれのドレインを第２の差動対の逆相となるそれぞれのドレインに接続し、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのゲートは、ｎＭＯＳトランジスタＱ１５、Ｑ１６のドレインにそれぞれ接続する。 （もっと読む）

【課題】オフセット調整差動増幅回路において、オフセット調整値を温度に対して安定して維持することを提供する。
【解決手段】オフセット調整差動増幅回路は、差動対を構成する第１、第２のＭＯＳトランジスタＭ１、Ｍ２と、第１のＭＯＳトランジスタＭ１のソースに一端が接続される第１の抵抗Ｒ１と、第２のＭＯＳトランジスタＭ２のソースに一端が接続され、第１の抵抗Ｒ１の他端に他端が接続される第２の抵抗Ｒ２と、第１、第２の抵抗Ｒ１、Ｒ２の接続点と第１の電源端子との間に接続され、差動対の動作電流を供給する電流源Ｍ６と、第１のＭＯＳトランジスタＭ１のソースにソースが接続され、第２の電源端子にドレインが接続され、ゲートにオフセット調整電圧ＶＴが与えられ、第１の抵抗Ｒ１の両端に生じる電圧を調節するオフセット調整電流Ｉ７をオフセット調整電圧ＶＴに応じて制御する第３のＭＯＳトランジスタＭ７と、を有する。 （もっと読む）

【課題】スイッチに流れるオフリーク電流の影響を抑制し、利得の発振を抑える。
【解決手段】差動増幅器１６は、入力信号が入力される入力端子２７，２８と、前記入力信号が増幅された出力信号を出力する出力端子２５，２６と、を備える差動増幅器１６であって、前記入力信号を増幅し前記出力信号を生成する増幅部２１と、前記増幅部２１と電源端子との間に接続され、第１導電型トランジスタＴ３４，Ｔ３５と、前記第１導電型トランジスタＴ３４，Ｔ３５のゲート端子をドレイン端子に接続するかまたは前記出力端子２５，２６に接続するかを切り替える切り替えスイッチ２２と、を有する負荷回路２３と、前記切り替えスイッチ２２のオフリーク電流を低減するキャンセル電流を生成するリークキャンセルスイッチ３０と、を備える。 （もっと読む）

【課題】動作電流を減少させることが可能となり、低消費電力化が可能となる増幅回路の提供。
【解決手段】この発明は、差動対を構成し、互いに逆相の差動入力信号ｖｉｐｘ、ｖｉｎｘが入力されるＭＯＳトランジスＭ１、Ｍ２と、ＭＯＳトランジスタＭ１、Ｍ２のそれぞれの負荷となるＭＯＳトランジスタＭ３、Ｍ４とを備えている。また、ＭＯＳトランジスタＭ３のバルクには、抵抗Ｒ５を介してバイアス電圧が印加されるととともに、キャパシタＣ３を介して反転出力信号ｖｏｎが入力される。さらに、ＭＯＳトランジスタＭ４のバルクには、抵抗Ｒ６を介してバイアス電圧が印加されるととともに、キャパシタＣ４を介して出力信号ｖｏｐが入力される。 （もっと読む）

【課題】差動対を構成する２つのＰＭＯＳトランジスターにおけるＮＢＴＩの発生を可能な限り防ぐことにより出力オフセット電圧の発生を抑制可能な差動増幅回路及び集積回路装置を提供すること。
【解決手段】差動増幅回路１は、第１の信号が入力されるＰＭＯＳトランジスター１０（第１のＰＭＯＳトランジスターの一例）と、第２の信号が入力されるＰＭＯＳトランジスター２０（第２のＰＭＯＳトランジスターの一例）と、制御信号ＸＳＴＢに基づいて、ＰＭＯＳトランジスター１０のゲートとバックゲートを同電位にするか否かを選択するＰＭＯＳトランジスター１４（第１のスイッチ部の一例）と、制御信号ＸＳＴＢに基づいて、ＰＭＯＳトランジスター２０のゲートとバックゲートを同電位にするか否かを選択するＰＭＯＳトランジスター２４（第２のスイッチ部の一例）と、を含む。 （もっと読む）

【課題】差動増幅回路、カレントミラー回路およびレール・トゥ・レール回路を組み合わせた電気回路において、外部からの信号に応じて容量の充放電を高速化する機能を維持しつつ、容量の充放電に寄与しない無駄な電流を減少させた差動増幅器を提供する。
【解決手段】外部からの信号に基づくデジタル信号を生成する論理回路を内蔵するスイッチ制御回路を設けて、容量の充放電を高速化するスイッチをこのデジタル信号を用いて制御する。 （もっと読む）

【課題】トランスコンダクタンスを精度良く調整することができるトランスコンダクタンス調整回路、回路装置及び電子機器等を提供すること。
【解決手段】トランスコンダクタンス調整回路１００は、第１の信号Ｉ及び第１の信号Ｉと位相が９０度異なる第２の信号Ｑが入力され、第１、第２の抵抗素子ＲＡ１と、第１、第２のキャパシターＣＡ１、ＣＡ２と、演算トランスコンダクタンス増幅器で構成される中心周波数シフト回路１１０と、トランスコンダクタンス調整信号ＡＧＭを出力する調整信号生成回路１２０とを含む。調整信号生成回路１２０は、第２の信号Ｑと第１の出力信号ＯＩとに基づいて、又は第１の信号Ｉと第２の出力信号ＯＱとに基づいて、又は第１の信号Ｉと第１の出力信号ＯＩとに基づいて、又は第２の信号Ｑと第２の出力信号ＯＱとに基づいて、トランスコンダクタンス調整信号ＡＧＭを生成する。 （もっと読む）

【課題】電圧制御によりゲイン調整を行うゲイン可変増幅器制御用の制御電圧を、基準電圧を用いることなく生成し、電圧制御ゲイン可変増幅器全体の小型化および消費電力の削減を図る。
【解決手段】ゲイン可変増幅器制御回路を構成する差動対として、ｎチャネル型トランジスタＴＲ１１とｐチャネル型トランジスタＴＲ１２とを用い、共通のゲイン制御電圧Ｓ１をこれらトランジスタＴＲ１１およびＴＲ１２のゲートに供給する。各トランジスタＴＲ１１、ＴＲ１２を流れる電流は、ゲイン制御電圧Ｓ１が増加するにつれて一方は増加し、他方は減少する特性となり、基準電圧を用いたゲイン可変増幅器制御回路と同一特性のゲイン可変増幅器制御電圧を得ることができる。よって、基準電圧発生回路を設ける必要がないため、装置全体の小型化および消費電力の削減を図ることができる。 （もっと読む）

【課題】帰還抵抗の寄生容量による悪影響をなくして、半導体基板上で実用化が可能な、出力ノイズの小さいチャージアンプを提供する。
【課題の解決手段】チャージアンプ１は、非反転入力端子を増幅基準電圧６に接続し、反転入力端子に水晶振動子を有する振動型角速度センサ７から５０ＫＨｚの周波数信号を入力するとともに、その出力端子は並列接続された帰還抵抗４，５及び帰還容量３を介して反転入力端子に接続したものであって、帰還抵抗４，５の反転入力端子側ほぼ半分に対応する寄生容量８の基板電極を反転入力端子に接続して、出力ノイズを低減したものである。 （もっと読む）