【課題】入力オフセット電圧温度変動を悪化させることなく入力オフセット電圧のゼロ調整を可能とする。
【解決手段】差動対をなすように第１及び第２のＰチャネルＭＯＳトランジスタ１，２が差動接続されてなる差動増幅回路１０１を有すると共に、第１及び第２のＰチャネルＭＯＳトランジスタ１，２へテール電流を供給する第３の定電流源１３に対して負の温度特性を有する電流を生成、出力する負温度特性電流生成回路１０３と、第１及び第２のＰチャネルＭＯＳトランジスタ１，２の各々へ入力オフセット電圧補正電流を供給する入力オフセット電圧補正電流生成回路１０２とを具備し、入力オフセット電圧補正電流生成回路１０２は、負温度特性電流生成回路１０３の出力電流を基に、入力オフセット電圧補正電流を出力調整可能に構成されたものとなっている。 （もっと読む）

【課題】増幅器の出力雑音電圧を抑制する。
【解決手段】正転入力電圧と反転入力電圧の差分を増幅する差動入力回路１と、差動入力回路１の出力信号を増幅して出力端子に出力する出力回路２と、差動入力回路１の電流源ＭＰ３と出力回路２の電流源ＭＰ４にバイアス電圧を出力するバイアス回路５を備えた増幅器である。差動入力回路１の正転入力電圧と反転入力電圧が共に接地電圧のときに出力端子に現れる出力雑音電圧を検出し、該雑音電圧のレベルが高いほど、バイアス回路５が、電流源ＭＰ３，ＭＰ４の電流を増大させるバイアス電圧を出力するようにした。 （もっと読む）

【課題】差動入力信号を入力し１対の差動出力信号を出力する際、差動出力信号間の回路誤差を低減する。
【解決手段】電力分配回路１０はトランス２Ａ、２Ｂ及び加算回路３を含む構成である。トランス２Ａの出力信号は、正相信号（Ｖｏｕｔ２Ａｐ）の位相θ１＋９０°、逆相信号（Ｖｏｕｔ２Ａｎ）の位相θ１−９０°の差動信号として出力される。トランス２Ｂの出力信号は、正相信号（Ｖｏｕｔ２Ｂｐ）の位相θ２＋９０°、逆相信号（Ｖｏｕｔ２Ｂｎ）の位相θ２−９０°の差動信号として出力される。加算回路３は、トランス２Ａ，２Ｂからの２対の差動信号を、正相信号及び逆相信号毎にベクトル加算し、１対の差動出力信号に合成する。差動出力信号は、トランス２Ａ，２Ｂにおいて生じた位相誤差（θ１−θ２）が補正された信号として得られる。 （もっと読む）

【課題】 入力段及び出力段の電源電位にかかわらず、増幅器の電力消費を抑えつつスルーレートを向上する。
【解決手段】 増幅器は、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、を備える。 （もっと読む）

【課題】動作電流を大きく増大させることなく、入力信号変化に対する出力追従性を向上させることのできるボルテージフォロワ回路を提供する。
【解決手段】実施形態のボルテージフォロワ回路は、Ｐ型差動対１０１と、Ｎ型差動対１０２と、折り返しカスコード型中間増幅段１０３と、出力段１０４とを備える演算増幅回路１００を使用するボルテージフォロワ回路であって、出力変化加速部１が、Ｐ型差動対１０１に接続された定電流源Ｉ１０１からＰ型差動対１０１へ電流が流れないときに、出力段１０４へ加速電流Ｉ１を印加して出力段１０４の出力変化を加速し、出力変化加速部２が、Ｎ型差動対１０２に接続された定電流源Ｉ１０２からＮ型差動対１０２へ電流が流れないときに、出力段１０４へ加速電流Ｉ２を印加して出力段１０４の出力変化を加速する。 （もっと読む）

【課題】消費電流を削減する。
【解決手段】第１及び第２の入力端子に現れる電位差を第１及び第２の電源に基づいて増幅する差動アンプ（図２のＭＮ１、ＭＮ２が相当）と、差動アンプを動作させるバイアス電流を制御するバイアストランジスタ（図２のＭＮ３が相当）と、差動アンプの負荷となるカレントミラー回路（図２のＭＰ１、ＭＰ２が相当）と、カレントミラー回路のダイオード接続側と其々の制御端が接続されると共に第１及び第２の電源間に直列に接続される、バイアストランジスタと逆導電型の第１及び第２のトランジスタ（図２のＭＰ４、ＭＰ６が相当）を有し、第１及び第２のトランジスタの間の接続ノードをバイアストランジスタの制御端に接続するバイアス制御回路と、を備える。 （もっと読む）

【課題】位相余裕を減らすことなく電源立ち上げ時における出力電圧の立ち上がりを速くする。
【解決手段】電源電圧が立ち上がると、入力電圧ＶinpがＶinmよりも高くなるので、トランジスタ９がオン、トランジスタ１０がオフとなり、差動対１１に供給される動作電流は全てトランジスタ９に流れる。電流検出回路６２に電流が流れないので、トランジスタ７３がオフし、第２の定電流回路６９が出力する増分動作電流Ｉ２は、ダイオード７２を通して差動対１１に流れ込む。トランジスタ９に流れる電流は定常動作電流Ｉ１＋増分動作電流Ｉ２となり、位相補償コンデンサ８の充電電流が増えて出力電圧Ｖｏの立ち上がりが速くなる。 （もっと読む）

【課題】オフセット電圧の変動を低減した差動増幅回路及びコンパレータを提供する。
【解決手段】実施形態によれば、差動回路と、出力回路と、クリップ回路と、を備えたことを特徴とする差動増幅回路が提供される。前記差動回路は、一対の入力信号の電位差に応じた一対の差動電流を生成する。前記出力回路は、前記一対の差動電流を受けて、電流差に応じた出力電圧を生成する。前記クリップ回路は、前記出力電圧に応じてオンし、前記出力電圧をしきい値電圧を含みローレベルまたは前記ローレベルよりも高いハイレベルに変換できる範囲に抑制するクリップ素子を有する。 （もっと読む）

【課題】動作トランジスタのエミッタ電圧の温度依存性を抑制する。
【解決手段】動作トランジスタＱ８にベースには、バイアス電流Ｉｂが第１抵抗Ｒ３，Ｒ４、第１トランジスタＱ７を介し供給される。少なくとも１つのカレントミラー回路を含み、バイアス電流Ｉｂに応じた対応電流Ｉｂ’が第２トランジスタＱ３に流れる。第３トランジスタＱ２は、第１トランジスタとベースが共通接続され、対応電流Ｉｂ’を流し、第２抵抗Ｒ２は、前記第１抵抗Ｒ３における電圧降下に対応する電圧降下を得る。第４トランジスタＱ１はエミッタ側に基準電圧Ｖｒｅｆを受け、ベースが前記第３トランジスタＱ２のエミッタ側に接続される。動作トランジスタＱ８の１ＶＢＥを第４トランジスタＱ１の１ＶＢＥで相殺し、第２トランジスタＱ７の１ＶＢＥを前記第３トランジスタＱ２の１ＶＢＥで相殺することによって、基準電圧Ｖｒｅｆを動作トランジスタＱ８のエミッタ側に設定する。 （もっと読む）

【課題】
出力の線形性を改善した電力増幅器、及び、電子装置を提供する。
【解決手段】
電力増幅器は、所望波が差動入力される一対の第１増幅部と、前記第１増幅部の出力側に接続される一対の第２増幅部と、前記第２増幅部の出力側に接続されるトランスと、電源から前記第１増幅部に電力を供給するとともに、前記トランスを介して前記第２増幅部に電力を供給する電力供給線と、前記第１増幅部と前記第２増幅部との間に接続され、前記所望波を前記第２増幅部に通過させるとともに、前記所望波の二次歪み成分を遮断する遮断回路とを含む。 （もっと読む）