【課題】２分周、８分周、さらには８分周可能な回路規模の小さな低消費電力の注入同期型分周回路の実現。
【解決手段】偶数個Mの遅延要素DL1-DL4を有するリングオシレータ11と、入力発振信号から同期信号を生成して複数個の遅延要素の少なくとも一部に注入する同期信号注入回路と、を有し、入力発振信号の分周信号を出力する分周回路であって、遅延要素のオン・オフする分周トランジスタの一方の被制御端子が注入ノードであり、同期信号注入回路は、M/2個離れた２つの遅延要素の注入ノードに接続されるように並列に設けられた２個の補助注入トランジスタを有する注入差動対M1-M4と、入力発振信号RF4+,RF4-が制御端子に入力され、注入差動対の注入ノードとの接続ノードに、入力発振信号の差動信号を発生するように注入差動対に接続された信号注入トランジスタM5,M6と、を有する分周回路。 （もっと読む）

【課題】半導体装置の制御に好適な制御信号発生回路を提供する。
【解決手段】ジョンソンカウンタ３１は、フリップフロップＦＦ１〜ＦＦ４およびゲート回路４１〜４４を含み、順次入力されるスタート信号ＳＴ１〜ＳＴ４に応答してそれぞれ制御信号Ｃ１〜Ｃ４を「Ｈ」レベルにした後、順次入力されるストップ信号ＳＰ１〜ＳＰ４に応答してそれぞれ制御信号Ｃ１〜Ｃ４を「Ｌ」レベルにする。したがって、多数のフリップフロップを用いることなく、所望の時間間隔で制御信号Ｃ１〜Ｃ４を順次「Ｈ」レベルにし、順次「Ｌ」レベルにすることができる。 （もっと読む）

【課題】開示する発明の一態様は、安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供することを課題の一とする。
【解決手段】開示する発明の一態様のパルス信号出力回路は、第１乃至第１０のトランジスタを有し、第１のトランジスタおよび第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第６のトランジスタのＷ／Ｌよりも大きく、第５のトランジスタのＷ／Ｌは、第６のトランジスタのＷ／Ｌよりも大きく、第５のトランジスタのＷ／Ｌは、第７のトランジスタのＷ／Ｌと等しく、第３のトランジスタのＷ／Ｌは、第４のトランジスタのＷ／Ｌよりも大きくする。これによって、安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供することができる。 （もっと読む）

【解決手段】周波数分周器は、複数のインジェクションロックリング発振器（ＩＬＲＯ）を含む。第１ＩＬＲＯは、クロスカップルされたＮチャネルトランジスタの対、負荷抵抗の対、インテグレイトキャパシタ、及び電流注入回路を含む。各トランジスタのドレインは、他方のトランジスタのゲートに結合される。各負荷抵抗は、各トランジスタのドレインを回路電圧源に結合する。インテグレイトキャパシタは、各トランジスタのソースに結合する。電流注入回路は、第１周波数の発振入力信号に応答して、各トランジスタのソースから回路グランドへのパスを交互にオープン及びクローズする。これに応答して、各トランジスタのドレインの電圧状態は交互にラッチ及びトグルされて、２分周された発振信号の差動対が生成される。逆位相で駆動される第１及び第２ＩＬＲＯは、位相直交する２つの差動出力信号を生成する。 （もっと読む）

設定可能な分周比を使用する信号の周波数を分周する方法が開示される。第１周波数による入力信号は、設定可能な分周比による周波数分周器における、クロックドスイッチで受信される。周波数分周器内のノンクロックドスイッチは、複数の分周比の１つを選択するため、操作される。出力信号は、選択された分周比によって分周された第１周波数である第２周波数により出力される。
（もっと読む）

【課題】回路動作の安定性の向上と、消費電力の低減とを両立できるようにした分周回路及び半導体装置を提供する。
【解決手段】発振回路に近い前段の側にあって高い周波数で動作するＦＦ回路１０と、発振回路から遠い後段の側にあって低い周波数で動作するＦＦ回路１０と、を備え、前段と後段の各ＦＦ回路１０は、分周回路の動作時に通常、オン、オフを繰り返すＦＢ−ＳＯＩ−ＭＯＳＦＥＴ１１〜１４、２１、２５をそれぞれ有し、前段の各ＦＦ回路１０が有するＭＯＳＦＥＴ１１〜１４、２１、２５の閾値電圧の絶対値を│Ｖｔｈ１│とし、後段の各ＦＦ回路１０が有するＭＯＳＦＥＴ１１〜１４、２１、２５の閾値電圧の絶対値を│Ｖｔｈ２│としたとき、│Ｖｔｈ１│＜│Ｖｔｈ２│に設定されている。 （もっと読む）

【課題】 不要な周波数の信号の生成を抑制可能な分周回路を提供する。
【解決手段】 分周回路は、入力信号をクロック信号に同期して順次シフトする少なくともｎビットのシフトレジスタと、シフトレジスタのｎビットの出力信号のうち、入力信号をｎビットシフトしたビットの出力信号の論理レベルの変化に応じて、入力信号をパルス状に変化させるパルス生成回路と、クロック信号をｎビットのビット数に応じた分周比で分周するために、シフトレジスタの何れか１ビットの出力信号、または、入力信号の論理レベルの変化に応じて論理レベルが反転する分周信号を生成する分周信号生成回路と、を備える。 （もっと読む）

【課題】セットアップマージンを増加させて、更なる高速動作を図る。
【解決手段】リング状にカスケード接続された９個のフリップフロップＵ１２，Ｕ４〜Ｕ１１、及びＮＡＮＤゲートＵ３を備えている。フリップフロップＵ１２，Ｕ４〜Ｕ１１は、初段から最終段に向けてこの順で配列され、それぞれ、マスタースレイブ方式のフリップフロップにより構成されている。フリップフロップＵ１２のマスターラッチに、分周比切替端子Ｔ−ＰＳが接続されたＮＯＲゲートＧ１を組み込む。 （もっと読む）

【課題】 一導電型のＴＦＴによって構成され、かつ出力信号の振幅を正常に得られる表示装置の駆動回路を提供する。
【解決手段】 ＴＦＴ１０１、１０４にパルスが入力されてＯＮし、ノードαの電位が上昇した後、ＶＤＤ−ＶｔｈＮとなったところで浮遊状態となる。よってＴＦＴ１０５がＯＮし、クロック信号がＨｉとなるのに伴って出力ノードの電位が上昇する。一方、ＴＦＴ１０５のゲート電極の電位は、出力ノードの電位上昇に伴い、容量１０７の働きによってさらに上昇し、ＶＤＤ＋ＶｔｈＮより高くなる。よって出力ノードの電位は、ＴＦＴ１０５のしきい値によって電圧降下することなくＶＤＤまで上昇する。その後、次段出力がＴＦＴ１０２、１０３に入力されてＯＮし、ノードαの電位は下降してＴＦＴ１０５がＯＦＦする。同時にＴＦＴ１０６がＯＮし、出力ノードの電位はＬｏとなる。 （もっと読む）

【課題】シフトレジスタ動作を小さいチップ面積で実現可能とし且つクロック入力の立ち上がり（もしくは立ち下がり）エッジのみで動作可能とするシフトレジスタを提供する。
【解決手段】制御信号ＣＫ(36)がＬで制御信号ＣＫb(37)がＨのとき、スイッチ12を経て入力信号Ｄ(11)はラッチセル13のインバータ14に加えられ、インバータ14の出力信号がラッチセル13の出力としてインバータ16で反転されてシフト出力Ｑ0(17)となる。スイッチ18は制御信号ＣＫb(37)が立ち下がる時点、すなわちクロック入力ＣＫ_in(34)の立ち上がり時点で動作してラッチセル13の出力を通過させ、ラッチセル19のインバータ20に加え、インバータ20の出力信号がラッチセル19の出力としてシフト出力Ｑ1(22)となる。以下同様に、スイッチ23,29及びラッチセル24,30を経て入力信号Ｄ(11)がシフト出力Ｑ2(28),Ｑ3(33)に次々と伝搬される。 （もっと読む）