アルミナ抵抗変化型メモリ素子及びその製造方法
【課題】素子駆動電圧、消費電力がともに低く、高安定性・高信頼性・高耐久性かつ、酸素ないしは金属欠損型の金属酸化物層を抵抗変化層に用いる抵抗変化素子形成時のフォーミング処理ないしは欠損への電子注入という動作（フィラメントの形成）を必要としない、金属―絶縁体（抵抗変化層）−金属（ＭＩＭ）構造の抵抗変化型メモリ素子を提供する。
【解決手段】抵抗変化層に金属ないしは半導体、窒素を添加することにより、あらかじめ伝導パスの一部を形成する（プレフィラメント）ことにより、従来の高電圧フォーミングによるフィラメント形成プロセスを経ることなく、ＯＮ電圧と同等レベルの低電圧化することにより、素子駆動電圧、消費電力がともに低く、高安定性・高信頼性・高耐久性の抵抗変化素子。
【解決手段】抵抗変化層に金属ないしは半導体、窒素を添加することにより、あらかじめ伝導パスの一部を形成する（プレフィラメント）ことにより、従来の高電圧フォーミングによるフィラメント形成プロセスを経ることなく、ＯＮ電圧と同等レベルの低電圧化することにより、素子駆動電圧、消費電力がともに低く、高安定性・高信頼性・高耐久性の抵抗変化素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化型メモリ素子（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ： ＲｅＲＡＭ）及びその製造方法に関する。
更に詳しくは、下部電極及び上部電極からなる１対の電極と、下部電極及び上部電極により狭持された、アルミニウム酸化物の抵抗変化層とで構成されている抵抗変化型メモリ素子に関するものである。
【背景技術】
【０００２】
抵抗変化型メモリ素子は次世代型メモリ素子としてＤＲＡＭの高速応答性とフラッシュメモリの不揮発性を同時にもつメモリとして注目を浴びている。更に、その構造も金属／絶縁体／金属の３層構造と比較的単純な構造であることから、微細化への期待も持たれ、次世代型ユニバーサルメモリ素子として期待されている素子である。
【０００３】
通常絶縁体にはペロブスカイト型３元系酸化物及び２元系遷移金属酸化物を用いる。この素子をメモリとして使用するには使用前にフォーミングプロセスという高電圧を印可して絶縁体中に電気伝導部を形成する（ソフトブレイクダウン）工程が必要となる。このフォーミングプロセスに必要とされる電圧は組み込まれる半導体素子の電圧域より高い電圧が必要とされることから、フォーミングプロセス中に他の素子を破壊する可能性もあり実用上の障壁となる。
【０００４】
この抵抗変化素子の動作プロセスは、図１に示すようにまず電流制限下で高い電圧をかけ、ある閾値となると高抵抗状態から低抵抗状態へ遷移するＯＮプロセス（ＳＥＴプロセスを呼ばれることもある）と、その後電流制限をはずし、電流を印加することにより低抵抗状態から高抵抗状態へ遷移するＯＦＦプロセス（ＲＥＳＥＴプロセスと呼ばれることもある）からなる。通常動作層には絶縁体である金属酸化物を用いるため、膜厚上昇によりフォーミング電圧やＯＮ電圧は高くなる傾向にある。そのため現在は薄膜化が進んでいる。
【０００５】
しかしながら薄膜化することで絶縁層内での絶縁破壊（ブレイクダウン）を起こしやすく、信頼性に問題を生じる。そこで通常は素子を微細化することで電界を集中して印加、ＯＮ／ＯＦＦ電圧を下げ問題を解決してきた。しかしながらこの微細化ではＯＦＦ機構によってはＯＦＦ時の高電流による損傷も起こり、信頼性に問題を生じることも知られている。
【０００６】
そこで、近年は導電パスを予め形成させ、その前後に絶縁層を入れる多層化も解決法として知られている。（特許文献１）これにより安定性は増すものの、製造プロセス増加による複雑化は避けられず、製造時の構造制御性の問題がある。
【０００７】
また、Ｓｏｎｇ等は導電パスの形成を制御するために絶縁層の中にアルミニウム層を混入する多層化により動作の安定化を図る方法を考案した。（非特許文献１）しかしながらこの方法においてもＭＩＭからＭＩＭＩＭなど構造の複雑化は避けられず、素子製造時の構造制御性の問題がある。
【０００８】
さらに近年抵抗変化層として機能する金属酸化膜及び、それに適した電極金属の探索に関する多くの工夫（例えば非特許文献２参照）、更に絶縁膜を複合積層化することによってスイッチング特性を改善する技術（例えば非特許文献３参照）等が行われている。しかしながらいずれも電極にはＰｔ等のいくつかの限られた金属が用いられており、素子の動作にはやはり高電圧フォーミング過程が必要とされるという問題があった。
また最近は、電極層の一方を半導体Ｓｉなどにより形成することでの素子形成、消費電力の低下を試みる例もあるが、この方法においては一方の電極材料が指定されることにより、素子の実用化、特に他の素子と組み合わせた回路形成ないしは製造工程において自由度が低下することは避けられないという欠点がある。
【０００９】
また、従来の抵抗変化層においては酸素欠損を含む金属酸化層、ないしは金属欠損を含む金属酸化層などを用いるのが一般的であった。この方法では電界を印加することで酸素欠損への電子注入により絶縁体である金属酸化層中へ導電性領域を形成するフォーミングプロセスが必要とされる。このとき抵抗変化層は絶縁体としての高抵抗状態から低抵抗状態へと遷移する。このフォーミングにより形成された導電性パスは低抵抗状態においては金属的な挙動をすることから便宜上フィラメントと呼ばれている。このプロセスには動作電圧より高電圧が必要であり、またソフトブレイクダウンという絶縁破壊（ブレイクダウン）手前で止めることにより、リークではなく導電性パスを形成する必要がある。そのため適切な制限電流（コンプライアンス）を高抵抗状態から低抵抗状態へと遷移させる際には入れておく必要があるという実用上の問題もあった。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−１４１２２５号 公報
【非特許文献】
【００１１】
【非特許文献１】Ｊａｈｏｏｎ Ｓｏｎｇら、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ，３（２０１０），０９１１０１
【非特許文献２】Ｚ．ＷｅｉらＩＥＤＭ（２００８）Ｈｉｇｈｌｙ Ｒｅｌｉａｂｌｅ ＴａＯｘ ＲｅＲＡＭ ａｎｄ Ｄｉｒｅｃｔ Ｅｖｉｄｅｎｃｅ ｏｆ Ｒｅｄｏｘ Ｒｅａｃｔｉｏｎ Ｍｅｃｈａｎｉｓｍ
【非特許文献３】福田夏樹ら、第７２回応用物理学会学術講演会（２０１１）３１ｐ−ＺＫ１２
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記の問題を解決するために、抵抗変化層に用いられるアルミニウム酸化層中に遷移金属、合金、金属酸化物、窒化物など導電性を有する材料を添加することにより、電気伝導パスの基点（プレフィラメント）をあらかじめ層内に作りこむことにより、従来法の金属層−抵抗変化層−金属層（ＭＩＭ）構造に比較し、素子駆動電圧、消費電力がともに低く、高安定性・高信頼性・高耐久性の抵抗変化型メモリ素子の作製を目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明の第１は、金属／金属酸化物（抵抗変化層）／金属の３層からなる抵抗変化型メモリ素子であって、前記金属酸化物中に電気伝導性を有する物質が添加され、物質を介して抵抗変化を引き起こす伝導性パスが形成され、素子の作動開始時において前記添加材料による導電性パスの高電圧のフォーミングプロセスを経ることなく導電性プレフィラメントが形成されていることを特徴とする抵抗変化素子を提供する。
【００１４】
発明の第２は、第１の発明の金属酸化物がＡｌＯｘ（ｘの範囲はｘ＜１．５）である抵抗変化素子を提供する。
【００１５】
発明の第３は、第１の発明の導電性プレフィラメントが金属元素、半導体元素である抵抗変化素子を提供する。
【００１６】
発明の第４は、第１の発明の導電性プレフィラメントが金属元素又は半導体元素の酸化物、窒化物、炭化物、ホウ化物で構成されている抵抗変化素子を提供する。
【００１７】
図を参照しながら、本発明の実施の形態について説明する。図２に抵抗変化素子の例を示す。素子は基板と、下部電極及び上部電極からなる１対の電極と、下部電極及び上部電極により狭持された抵抗変化層とを有する。下部電極、抵抗変化層及び上部電極は、多層構造体として、互いに接するように、上記順に基板上に配置されている。
【００１８】
図１に示されるように素子には、下部電極と上部電極の間の電気抵抗値が異なる２つ以上の状態が存在する。駆動電圧または電流を素子１に、具体的には下部電極と上部電極との間に印加することにより、素子は上記の２つ以上の状態から選ばれる１つの状態から他の状態へと変化する。具体的には素子に電気抵抗値が異なる２つの状態（高抵抗状態と低抵抗状態）が存在する場合、駆動電圧または電流の印加により、素子１は高抵抗状態Ａから低抵抗状態Ｂへ、あるいは低抵抗状態Ｂから高抵抗状態Ａへと変化する。
【００１９】
基板は、例えばシリコン（Ｓｉ）基板であればよく、この場合、基板における下部電極に接している表面が酸化されていてもよい。基板がＳｉで有る場合、本発明の抵抗変化素子と半導体素子との組み合わせが容易となる。なお、基板にはトランジスタなどを形成した加工済みの基体も、基板に含めることができる。あるいは、基板はガラスやＰＥＴなどの樹脂、サファイア（Ａｌ２Ｏ３）や酸化マグネシウム（ＭｇＯ）など単結晶金属酸化物基板を用いてもよい。
【００２０】
下部電極及び上部電極は基本的に導電性を有していればよく、例えば、金（Ａｕ）、白金（Ｐｔ）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ａｌ（アルミニウム）、ＩＴＯ（スズ添加インジウム酸化物）、Ｓｉ等、あるいはこれらの合金、酸化物、窒化物、フッ化物、炭化物、ホウ化物等が例示できる。
【００２１】
また下部電極と基板との間にはその密着性の向上を目的として、密着層を挿入してもよい。特に基板表面が酸化されている場合はＴｉ（チタン）やＣｒ（クロム）などの３ｄ遷移金属を用いることが望ましい。また基板と下部電極層との格子定数や結晶構造が近い物質、もしくは基板と下部電極層との格子状数や結晶構造が近いように配合された合金、酸化物、窒化物、フッ化物、炭化物、ホウ化物等からなればよい。
【００２２】
密着層は下部電極層をリソグラフィ法により形成する際、Ａｌなどの電極材料によっては現像に用いるアルカリ溶液を用いたプロセスなどにより、また抵抗変化層や上部電極層を形成する際のプラズマ利用プロセスにより剥がれることを防止する意味合いがある。またこのとき、抵抗変化層が薄いことから、下部電極層から上部電極層へのリークを防止するため、下部電極層表面の平坦性が高いことが望ましく、そのため成膜においては真空度が高い環境（１×１０−４Ｐａ以上）で形成することが望ましい。
【００２３】
さらに電極層を形成する際にリフトオフ工程を用いる場合には、レジストの残渣物や基板表面に残った有機物質のコンタミネーションを蒸着前に酸素プラズマを用いて１００ＳＣＣＭの酸素雰囲気中にて１００Ｗの酸素プラズマで１から１０分間、好ましくは１分間ほどクリーニングすることが望ましい。この工程を用いないと上部電極層と抵抗変化層の間ないしは下部電極層と抵抗変化層の間に残渣物やコンタミネーションが残り、良好な接合が形成されず素子特性の劣化を招く。
【００２４】
抵抗変化層は、アモルファスないしは多結晶体のアルミニウム酸化物ＡｌＯｘ（ｘ＜１．５）で形成され、その層膜中にＡｌ、Ｔｉ、ＡｌＮといった導電性を有する材料が添加されていることを特徴とする。
この添加材料は基本的に導電性を有していればよく、例えば、金（Ａｕ）、白金（Ｐｔ）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ａｌ（アルミニウム）、Ｔｉ（チタニウム）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）等金属あるいはこれらの合金、あるいは電気伝導性を示す物質であれば、金属元素又は半導体元素の酸化物、窒化物、炭化物、ホウ化物等の化合物でも構わない。例えば、酸素欠損性ＴｉＯ２（二酸化チタン）、ＩＴＯ（スズ添加インジウム酸化物）、ＡｌＮ、ＳｉＣ、ＭｇＢ２等の導電性を有する化合物を使用することができる。
【００２５】
図３にＡｌターゲットとアルミナ（Ａｌ２Ｏ３）ターゲットの同時スパッタにおいて、アルミナをＲＦ２００Ｗに固定し、アルミのＤＣ出力をＤＣ０Ｗ（酸素欠損アルミナ形成状態）から２０Ｗの状態で作製した同時スパッタ膜のＸＰＳ Ａｌ２ｐスペクトルを示す。横軸は結合エネルギー、縦軸はそのエネルギーをもつ光電子のカウント数を示す。アルミニウム酸化物をベースとしているため、７４．５ｅＶのＡｌ−Ｏのエネルギーを持つ光電子のカウント数が一番大きいが、７２．０ｅＶにＡｌ−Ａｌのエネルギーを持つ光電子が検出されている。このことから膜中にはＡｌがＡｌの粒子として混入されていることが分かる。
【００２６】
図４には図３のＸＰＳの結果から添加されたＡｌ量を計算したものを示す。縦軸は原子パーセント、横軸はアルミのＤＣスパッタパワーとしてプロットしてある。この結果及びＩ−Ｖ特性の結果から、金属の添加量は５％から１０％の範囲でメモリ動作することが分かる。中でも特に５から６％程度が高抵抗状態（ＯＦＦ状態）と低抵抗状態（ＯＮ状態）の抵抗比が大きく信頼性の面から望ましい。
【００２７】
またＴｉターゲットとアルミナターゲットの同時スパッタにおいてもアルミとアルミナターゲットを用いた同時蒸着膜と同様に３Ｗから２０ＷにおいてＴｉが膜中２％から１０％添加されメモリ動作を示す。しかしながら、ＴｉにおいてはＤＣパワーを１００ＷとするとＴｉと酸素との結合力がアルミと酸素との結合力より強いため、膜中の主要組成はＡｌ２Ｏ３からＴｉＯ２が優先的となる。
【００２８】
また同様にＳｉなど半導体、Ｎｉ、Ｃｏ、Ｐｔといった金属ターゲットを用いて、アルミナターゲットとのＤＣ／ＲＦ同時蒸着を行い作成した同時蒸着膜においてもＤＣパワーが５Ｗから２０Ｗのスパッタパワー範囲においてアルミナ中に添加されメモリ動作を示す。さらに同様にアルミナターゲットを用いた成膜時に窒素（Ｎ２）ガスを導入し、Ｎ２プラズマを発生させることにより膜中に窒素を添加することによっても同様のメモリ効果を示す。
【００２９】
同時蒸着法においてメモリ効果を示す抵抗変化層を形成するには、添加される材料は導電性を有し、膜中に取り込まれる必要がある。この構造を形成するには形成チャンバ内のガスを制御する必要がある。というのは残留ガス特に酸素ガスが存在すると蒸着原子がこのガスによるプラズマにより酸化され、導電性を有しない状態で添加される可能性がある。さらに水素ガスによっては膜中に水素が混入することで膜の構造、組成が変化し、電流電圧特性が変わる。そこで抵抗変化層の形成には高真空雰囲気下での作製が必要となる。特に残留ガスの影響を考えると１０−４Ｐａ台よりよい真空度で形成する必要がある。望ましくは１０−５Ｐａ台より高真空下であると望ましい。このような作製方法で作製された膜においては、膜中に添加された導電性材料が電圧を印加した際の導電性パスの基点となる（プレフィラメント）ことから、高電圧のフォーミングを行うことなくＯＮ／ＯＦＦ動作電圧程度の低電圧にてフィラメント（導電性パス）を形成することができるようになる。
【００３０】
本発明による素子では、その電気抵抗値を、駆動電圧または電流を印加するまで保持できるため、素子における上記各状態に対してビットを割り当てる（例えば、高抵抗状態（ＯＦＦ状態）を「０」、低抵抗状態（ＯＮ状態）を「１」とする）ことにより、不揮発性の抵抗変化型メモリ（メモリ素子、あるいは２つ以上のメモリ素子が配列したメモリアレイ）を構築できる。また、素子ではこのような状態の変化を少なくても２回以上繰り返し行うことができ、不揮発性のランダムアクセスメモリを構築できる。その他、上記各状態に対してＯＮまたはＯＦＦを割り当てることにより素子をスイッチング素子として応用することも可能である。
【００３１】
素子の電気抵抗値の検出は、例えば素子に当該素子における上記状態が変化しない程度の電圧（読み出し電圧）を印加、その際の素子に流れる電流値を検出することにより行えばよい。読み出し電圧としては、素子の消費電力をより低減できることから、パルス状の電圧を印加することが好ましい。
【００３２】
本発明の抵抗変化素子を用いて抵抗変化型メモリを構築するためには、本発明の素子を半導体素子、例えば、ダイオード、あるいは金属／酸化物／シリコン（Ｍｅｔａｌ／Ｏｘｉｄｅ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ： ＭＯＳ）型トランジスタ等のトランジスタ等と組み合わせればよい。これによりメモリ素子の最小構成要素である１Ｔ１Ｒ（１トランジスタ、１ＲｅＲＡＭ）を構築することが可能となる。
【００３３】
本発明の抵抗変化素子は、半導体製造プロセスを応用し、一般的な薄膜形成プロセス及び微細加工プロセスにより形成できる。抵抗変化層の形成には例えばＲＦ及びＤＣ、ＥＣＲ（電子サイクロトロン共鳴）、ヘリコン、誘導結合プラズマ（ＩＣＰ）、対向ターゲット等の各種スパッタリング法、ＰＬＤ（パルスレーザデポジション）、ＩＢＤ（イオンビームデポジション）、ＭＢＥ（分子線エピタキシャル法）等の蒸着法、イオンプレーティング法等を用いればよい。これらＰＶＤ法のほかに、ＣＶＤ（ケミカルヴェイパーデポジション）法、ＭＯＣＶＤ（有機金属ＣＶＤ）法、メッキ法、ゾルゲル法等を用いてもよい。しかしながらＤＣ／ＲＦ同時スパッタ法を用いた抵抗変化層の形成が、膜中への導電性材料の導電性を保ったままの添加量、組成の制御の容易さなどからより望ましい。
【００３４】
各層の微細加工には、半導体プロセスに用いられるイオンミリング、ＲＩＥ（反応性イオンエッチング）、ＦＩＢ（集束イオンビーム）等の物理的、あるいは化学的エッチング法を用いることは可能である。また微細パターンの形成のためのフォトリソグラフィ法、ステッパー、コンタクトマスクアライナーなど紫外光を用いた方法、もしくは電子線（ＥＢ）リソグラフィ法など電子線を用いた方法、さらにはレーザ加工技術を組み合わせて加工することは可能である。各層の表面の平坦化には、例えば、ＣＭＰ（ケミカルメカニカルポリッシング）やクラスターイオンビームエッチング等を用いてもよい。
【００３５】
一方、本発明の抵抗変化層においては成膜時に金属酸化物膜中に、金属及び合金、酸化物、窒化物等導電性材料が導入される。特に金属ターゲットを用いてＤＣスパッタ法によりアルゴンプラズマによって、また窒化物は窒素プラズマによって、酸化物はアルミナ中の酸素ないしは酸素プラズマにより導入することが可能となる。絶縁膜のアルミニウム酸化物膜に導電性材料が添加されることにより、全体の見かけの抵抗を下げることができる。また金属、金属窒化物が層中にあることにより導電性パスの基点となり、元来絶縁体である金属酸化物中を電気伝導させることができる。このような金属及び導電性材料の添加によって電気伝導性パスの一部を変化層内に入れ込む（プレフィラメントと呼ぶ）ことにより、明らかなフォーミング過程を有することなく、ＯＮ電圧と同様の低電圧においてフィラメント（伝導パス）を形成することが可能となる。これにより大幅な消費電力の低下に効果も期待できる。
【発明の効果】
【００３６】
メモリ素子を抵抗変化型メモリ（ＲｅＲＡＭ）として使用するために、抵抗変化層を絶縁状態から導電性を有する状態へ遷移する高電圧のフォーミング工程が省かれることから、製品作成後すぐに使用可能であり、省電力かつ使用上での制限も省かれることで実用化への大きなメリットとなる。
【００３７】
また下部電極には導電層を用いればよく、従来ＲｅＲＡＭ素子のように上下電極材料を選ぶ、特に半導体を電極として使用する場合においてその抵抗値、または極性を選ぶ必要もないことから、既存の半導体素子、基板との接合形成、回路形成も容易であり、既存の半導体素子上へ直接作製が可能となるメリットがある。
【００３８】
抵抗変化型メモリ素子にはフィラメント型と界面型の２種類が存在する。フィラメント型は本素子のように抵抗変化層内に導電性を有するパスが形成されることで抵抗変化層の抵抗値が高抵抗状態（ＯＦＦ状態）から低抵抗状態（ＯＮ状態）へ、また導電性パスがジュール熱などの機構により導電性から絶縁性に遷移することで低抵抗状態から高抵抗状態へと変化することでメモリ動作をすることが可能となる。
【００３９】
一方界面型は界面近傍において電界により酸素イオンなどイオン伝導機構により界面原子の酸化還元反応により界面近傍の組成変調により抵抗変化層と電極層界面の接合抵抗が変化することにより抵抗状態に高抵抗状態（ＯＦＦ状態）と低抵抗状態（ＯＮ状態）の２状態が存在する。
このような機構上の違いから、一般的にフィラメント型は形成されるフィラメントのサイズに素子の特性が依存し、電極サイズには依存しない。対して界面型は電極サイズへの依存性が見られる特徴を有する。
【００４０】
しかしながら、フィラメント型においても最終的に動作を決定するのは抵抗変化層と上下電極層との界面の状態が絶縁性酸化物状態（高抵抗状態）と導電性金属状態（低抵抗状態）との遷移による。従って抵抗状態の変化には上下界面が重要となる。アルミニウム酸化物ＲｅＲＡＭはこれまでの実験結果から電極サイズへの依存性がないことが明らかとなっており、フィラメント型機構で動作するメモリ素子となる。同時蒸着膜においても同様の機構で動作することがこれまでの実験から明らかとなっている。しかしながら同時蒸着膜においてはアルミニウム酸化物を始めフィラメント型に見られるような高電圧のフォーミングプロセスを用いずとも同様の動作を行うという特徴を有する。これはフィラメントの元となるプレフィラメントを膜形成時点において既に形成していることによる。
【００４１】
本素子の特徴として、上下電極をＡｌ電極にするなど同一電極材料を用いることで、いずれの電極界面においても動作させることができる特徴（無極性ないしはノンポーラ動作）を有する。従来他の材料においては一方をショットキー型電極材料にする必要性など、電極への制限もあったが、本素子においては明瞭な制限を有しないことから、他の半導体素子、回路との整合もとりやすいメリットがある。また本素子は絶縁性抵抗変化層内に導電性パスの基点（プレフィラメント）が形成されていることから、ＯＮ電圧（高抵抗状態から低抵抗状態へ遷移させる電圧）も膜厚によらず低電圧での駆動が可能となる。これにより動作時の省電力化にも期待ができる。
【図面の簡単な説明】
【００４２】
【図１】典型的な抵抗変化型メモリ素子のＩ−Ｖ特性。
【図２】抵抗変化型メモリ素子構造。
【図３】アルミ添加同時スパッタ膜のＡｌ２ｐＸＰＳスペクトル
【図４】ＸＰＳピークから得られるアルミナ中のＡｌ添加量
【図５】２８μｍ角、アルミ添加同時スパッタ膜のＩ−Ｖ（メモリ）特性。
【図６】４０μｍ角、アルミ添加同時スパッタ膜のＩ−Ｖ（メモリ）特性。
【図７】動作サイクル時の高抵抗（ＯＦＦ）状態／低抵抗（ＯＮ）状態抵抗変化。
【図８】５６μｍ角素子、ＯＮ／ＯＦＦ動作電圧のヒストグラム。
【図９】Ｔｉ添加同時スパッタ膜のＩ−Ｖ（メモリ）特性
【図１０】Ｔｉ添加同時スパッタ膜のノンポーラメモリ動作
【図１１】窒素添加アルミニウム酸化物膜のＮ１ｓのＸＰＳスペクトル
【図１２】窒素添加アルミニウム酸化物膜のＩ−Ｖ特性（メモリ特性）
【発明を実施するための形態】
【実施例】
【００４３】
＜実施例１＞Ａｌ（５Ｗ）： Ａｌ２Ｏ３ （Ａｌ ＤＣ５Ｗ、Ａｌ２Ｏ３ ＲＦ２００Ｗ 同時蒸着膜）
ＳｉＯ２（２００ｎｍ）付きＳｉ（１００）基板上に、電子ビーム蒸着法でＴｉ密着層２０ｎｍ、１〜３ｎｍ／ｍｉｎの成長速度にて、Ａｌ下部配線層を５００ｎｍ、１〜３ｎｍ／ｍｉｎの成長速度で成膜する。
その後、下部電極層状にＤＣ／ＲＦ同時スパッタ法を用いて抵抗変化層を成膜する。ＡｌをＤＣスパッタ法で、Ａｌ２Ｏ３をＲＦスパッタ法で９０‐１００ｎｍ同時成膜する。
【００４４】
この条件においてＡｌは変化層内に５％程度混入され、プレフィラメント効果を示す。
成膜後のサンプルはフォトレジストＡＺ５２１４（ＡＺ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ社製）をスピンコート法にて１．４μｍコートし、９０℃で２分フォトレジスト中の溶液を飛ばす（ソフトベーク）。その後コンタクトマスクアライナー（波長３５０ｎｍの水銀ランプ）を用いて１．５秒電極パターンを露光。露光後１２０℃で３０秒の反転ベークを経て、もう一度マスクアライナーにて６秒Ｈｇランプを照射することで上部電極パターンを露光形成する。
【００４５】
露光されたパターンは現像液ＮＭＤ−３（東京応化社製）などＡＺレジスト用現像液によってリフトオフ工程用に電極形成部のレジストが現像され除去される。このレジストのパターンを用いて上部電極層を形成する。上部電極層の形成には電子線蒸着ないしは真空蒸着装置を用い、２００ｎｍのＡｌをリフトオフ工程で形成する。
【００４６】
図５にこの方法にて形成したアルミ添加アルミニウム酸化物同時蒸着膜を用いた抵抗変化素子のＩ−Ｖ（メモリ）特性を示す。２８μｍ角の上部電極層を持つ素子のＩ−Ｖ特性である。４Ｖで高抵抗状態（ＯＦＦ状態）から低抵抗状態（ＯＮ状態）へ遷移し、０．３Ｖで低抵抗状態（ＯＮ状態）から高抵抗状態（ＯＦＦ状態）へ遷移起する様子が分かる。
【００４７】
続いて４０μｍ角の上部電極層を用いた素子でのＩ−Ｖ特性を図６に示す。メモリ動作としては２８μｍ角素子とほぼ同様の４Ｖで高抵抗状態（ＯＦＦ状態）から低抵抗状態（ＯＮ状態）となり、０．３Ｖ付近で低抵抗状態（ＯＮ状態）から高抵抗状態（ＯＦＦ状態）に戻るサイクルで動作をする。この素子はフィラメント型動作機構であることから、素子の動作は上部電極のサイズに依存しない。
【００４８】
続いて５６μｍ角の上部電極をもつアルミ添加アルミニウム酸化物膜の素子にて３０サイクル動作を行った際の高抵抗状態（ＯＦＦ状態）及び低抵抗状態（ＯＮ状態）の抵抗値の変化をまとめたものを図６に示す。横軸に動作サイクル数と縦軸にそのときの高抵抗状態と低抵抗状態の抵抗値をプロットしたものである。３０回の抵抗変化においてほぼ同一の１０１Ω台（低抵抗状態、ＯＮ状態）と１０６Ω台（高抵抗状態、ＯＦＦ状態）を繰り返して動作することが分かる。
【００４９】
アルミ添加アルミニウム酸化物同時スパッタ膜の素子のバラつきを評価するために、任意に５素子を選択し動作サイクルを行った場合の、各素子のＯＮ電圧、ＯＦＦ電圧をまとめたヒストグラムを図７に示す。横軸が電圧、縦軸はその電圧で動作した素子数を示す。通常抵抗変化型メモリ素子は全く同一電圧で動作することはなく有る程度のバラつきを持って動作する。この素子間、動作間での電圧の変化、バラつきが少ないほど動作が安定し、信頼性が高いと言える。本素子において、ＯＮ電圧は２Ｖを中心として１Ｖから５Ｖで動作することがわかる。またＯＦＦ電圧は１Ｖ以下特に０．５Ｖ以下にて動作している様子が分かる。またＯＮとＯＦＦは動作電圧域が重ならないこともこの結果からわかる。
【００５０】
以上の結果から、本素子はＯＮ／ＯＦＦ電圧ともある一定領域内に集中して存在し、ＯＮとＯＦＦを動作電圧においても明瞭に区別することができる。さらに電圧は最大５Ｖ以下と半導体素子の動作電圧内であることから、信頼性が高く、実用化に向く素子であるといえる。
【００５１】
＜実施例２＞Ｔｉ（３Ｗ）： Ａｌ２Ｏ３ （Ｔｉ添加アルミニウム酸化物同時スパッタ膜）
下部電極を真空蒸着装置でリフトオフ工程を用いて、Ｔｉ２０ｎｍ、Ａｌ２００ｎｍを１×１０−４Ｐａ台以下の高真空下において成膜する。アルミニウムはこの真空度以下では膜中にアルミナが混入、もしくは表面のラフネスが増大（Ｒａ 数ｎｍから数十ｎｍへ）し、Ａｌ表面が銀色から、銀色と白色の混合色に変化した。
【００５２】
リフトオフ工程後、下部電極層上のレジスト残渣を除去するために酸素プラズマ雰囲気中（１００ｓｃｃｍ、１００Ｗ、３ｍｉｎ）でアッシング処理を行う。抵抗変化層の形成にはリフトオフ工程を用いて形成した。フォトレジストＯＦＰＲ８００（東京応化製）とＡＺ５２１４（ＡＺ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ社製）の２種類を用いた２層レジスト法を用いて抵抗変化層を下部電極層上にのみ形成するようにしている。露光にはマスクアライナーを用いた。
【００５３】
抵抗変化層の成膜方法は実施例１のサンプル同様にＤＣ／ＲＦ同時スパッタ法を用いて、ＴｉターゲットをＤＣスパッタ３Ｗで、アルミナターゲットをＲＦスパッタ２００Ｗにて作製を行った。これによりＴｉは１．５から３％、抵抗変化層内に添加される。
【００５４】
リフトオフ工程後、抵抗変化層上のレジストの残渣を除去するために酸素プラズマ雰囲気中にて（１００ｓｃｃｍ、１００Ｗ、３ｍｉｎ）のアッシング処理を行う。上部電極層は実施例１と同様にフォトレジストをスピンコート法にて１．４ミクロン塗布し、マスクアライナーを用いてフォトリソグラフィのリフトオフ工程にて２００ｎｍのＡｌを用いて形成する。
【００５５】
図９にこのチタン添加アルミニウム酸化物同時スパッタ膜のＩ−Ｖ特性を示す。素子はＡｌ添加同様に１Ｖから５Ｖの範囲において高抵抗（ＯＦＦ）状態から低抵抗（ＯＮ）状態に遷移し、１Ｖ以下でＯＦＦ状態からＯＮ状態へ遷移するメモリ効果を示す。
【００５６】
図１０に図９と同一サイズの素子において、上部電極側の単一極側で動作させるユニポーラ動作から、ＯＦＦ動作において逆側の下部電極側を使用した両極動作（バイポーラ動作）をさせた場合のＩ−Ｖ特性を示す。横軸は動作電圧、縦軸はそのときの電流値を示す。下部電極から上部電極側に電圧を印加する場合をプラス側、その逆に上部電極側から下部電極側に電圧を印加した場合をマイナス側としている。実線のように２Ｖ付近で高抵抗から低抵抗へ、０．５Ｖ付近で低抵抗から高抵抗へ遷移するユニポーラ動作の後、白丸付きの実線のように０．５Ｖ程度で再び高抵抗から低抵抗へ遷移、その後電圧印加方向を逆にし、マイナス０．５Ｖ付近において低抵抗から高抵抗へ状態遷移するバイポーラ動作をする様子がわかる。この結果からこの素子もアルミ添加同様に無極性（ノンポーラ）であることがわかる。
【００５７】
この結果、Ａｌ添加以外にも金属添加により同様のプレフィラメント効果が得られることが明らかとなった。さらにその添加量に関してもＸＰＳの結果からアルミ同様に広い範囲に分布しており、５％程度の添加が最も信頼性が高いことが明らかとなった。 またこの素子はフォトリソグラフィ法により集積化プロセスを適用しているが、実施例１のような膜単体のみならずとも集積化しても同様の効果を発揮することから、同様のごく一般的な半導体製造プロセスにおいて、既存の半導体素子上（ＭＯＳデバイス）に本素子を形成することが可能であることが推測できる。
【００５８】
＜実施例３＞Ｎ（２ｓｃｃｍ）： Ａｌ２Ｏ３
下部電極をスパッタ装置でＴｉ２０ｎｍ、Ａｌ２００ｎｍを１×１０−４Ｐａ以下の高真空下において成膜する。抵抗変化層は実施例１及び２同様にＤＣ／ＲＦ同時スパッタ装置において、アルミナターゲットをＲＦスパッタ２００Ｗにて作製を行った。アルミナターゲットのＲＦスパッタにおいてはＡｒプラズマ（Ａｒガス１８ｓｃｃｍ）をベースに窒素ガスを２ｓｃｃｍ導入することによりチャンバ内にアルゴンプラズマと窒素プラズマを発生させ窒素を膜中に添加する。図１１にこの膜のＮ１ｓのＸＰＳスペクトルを示す。横軸が結合エネルギーを、縦軸が光電子検出強度を示す。結合エネルギーから膜中には窒素が添加され、窒化アルミが形成されていることがわかる。
【００５９】
上部電極層は実施例１と同様にフォトレジストをスピンコート法にて１．４ミクロン塗布し、マスクアライナーを用いてフォトリソグラフィのリフトオフ法にて２００ｎｍのＡｌを用いて形成する。
【００６０】
図１２に窒素添加アルミニウム酸化物膜のＩ−Ｖ特性を示す。実施例１及び２のアルミ、チタン添加同時スパッタ膜同様に２Ｖ付近において高抵抗（ＯＦＦ）状態から低抵抗（ＯＮ）状態へ遷移し、０．３Ｖ付近において低抵抗（ＯＮ）状態から高抵抗（ＯＦＦ）状態へ遷移するメモリ効果を示すことがわかる。
【００６１】
この結果、アルミやチタン添加以外にもアルミ窒化物のように導電性のある材料を抵抗変化層内に添加することによりプレフィラメント効果が得られることが明らかとなった。
【産業上の利用可能性】
【００６２】
本発明の抵抗変化型メモリ素子を使用すれば、構造が単純かつ微細化が可能なことから、パーソナルコンピュータ及び携帯電話など電子機器に搭載されているメモリの小型化が可能となる。またその駆動電圧、電流が小さいことから省エネルギーへの効果も期待ができ、充電池を大型化することなく端末の駆動時間を大幅に増加することが可能となる。 また不揮発性の観点から、各種電子端末の動作の記憶、保持も可能となり、再起動時の駆動時間を減らすことが可能となり、ノーマリーオフコンピューティングなど省電力動作コンピュータ、モバイル端末の形成が可能となる。
【符号の説明】
【００６３】
１ 上部電極層
２ 抵抗変化層
３ 下部電極層
４ 密着層
５ 酸化物層
６ 基板
７ 抵抗変化型メモリ素子
【技術分野】
【０００１】
本発明は、抵抗変化型メモリ素子（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ： ＲｅＲＡＭ）及びその製造方法に関する。
更に詳しくは、下部電極及び上部電極からなる１対の電極と、下部電極及び上部電極により狭持された、アルミニウム酸化物の抵抗変化層とで構成されている抵抗変化型メモリ素子に関するものである。
【背景技術】
【０００２】
抵抗変化型メモリ素子は次世代型メモリ素子としてＤＲＡＭの高速応答性とフラッシュメモリの不揮発性を同時にもつメモリとして注目を浴びている。更に、その構造も金属／絶縁体／金属の３層構造と比較的単純な構造であることから、微細化への期待も持たれ、次世代型ユニバーサルメモリ素子として期待されている素子である。
【０００３】
通常絶縁体にはペロブスカイト型３元系酸化物及び２元系遷移金属酸化物を用いる。この素子をメモリとして使用するには使用前にフォーミングプロセスという高電圧を印可して絶縁体中に電気伝導部を形成する（ソフトブレイクダウン）工程が必要となる。このフォーミングプロセスに必要とされる電圧は組み込まれる半導体素子の電圧域より高い電圧が必要とされることから、フォーミングプロセス中に他の素子を破壊する可能性もあり実用上の障壁となる。
【０００４】
この抵抗変化素子の動作プロセスは、図１に示すようにまず電流制限下で高い電圧をかけ、ある閾値となると高抵抗状態から低抵抗状態へ遷移するＯＮプロセス（ＳＥＴプロセスを呼ばれることもある）と、その後電流制限をはずし、電流を印加することにより低抵抗状態から高抵抗状態へ遷移するＯＦＦプロセス（ＲＥＳＥＴプロセスと呼ばれることもある）からなる。通常動作層には絶縁体である金属酸化物を用いるため、膜厚上昇によりフォーミング電圧やＯＮ電圧は高くなる傾向にある。そのため現在は薄膜化が進んでいる。
【０００５】
しかしながら薄膜化することで絶縁層内での絶縁破壊（ブレイクダウン）を起こしやすく、信頼性に問題を生じる。そこで通常は素子を微細化することで電界を集中して印加、ＯＮ／ＯＦＦ電圧を下げ問題を解決してきた。しかしながらこの微細化ではＯＦＦ機構によってはＯＦＦ時の高電流による損傷も起こり、信頼性に問題を生じることも知られている。
【０００６】
そこで、近年は導電パスを予め形成させ、その前後に絶縁層を入れる多層化も解決法として知られている。（特許文献１）これにより安定性は増すものの、製造プロセス増加による複雑化は避けられず、製造時の構造制御性の問題がある。
【０００７】
また、Ｓｏｎｇ等は導電パスの形成を制御するために絶縁層の中にアルミニウム層を混入する多層化により動作の安定化を図る方法を考案した。（非特許文献１）しかしながらこの方法においてもＭＩＭからＭＩＭＩＭなど構造の複雑化は避けられず、素子製造時の構造制御性の問題がある。
【０００８】
さらに近年抵抗変化層として機能する金属酸化膜及び、それに適した電極金属の探索に関する多くの工夫（例えば非特許文献２参照）、更に絶縁膜を複合積層化することによってスイッチング特性を改善する技術（例えば非特許文献３参照）等が行われている。しかしながらいずれも電極にはＰｔ等のいくつかの限られた金属が用いられており、素子の動作にはやはり高電圧フォーミング過程が必要とされるという問題があった。
また最近は、電極層の一方を半導体Ｓｉなどにより形成することでの素子形成、消費電力の低下を試みる例もあるが、この方法においては一方の電極材料が指定されることにより、素子の実用化、特に他の素子と組み合わせた回路形成ないしは製造工程において自由度が低下することは避けられないという欠点がある。
【０００９】
また、従来の抵抗変化層においては酸素欠損を含む金属酸化層、ないしは金属欠損を含む金属酸化層などを用いるのが一般的であった。この方法では電界を印加することで酸素欠損への電子注入により絶縁体である金属酸化層中へ導電性領域を形成するフォーミングプロセスが必要とされる。このとき抵抗変化層は絶縁体としての高抵抗状態から低抵抗状態へと遷移する。このフォーミングにより形成された導電性パスは低抵抗状態においては金属的な挙動をすることから便宜上フィラメントと呼ばれている。このプロセスには動作電圧より高電圧が必要であり、またソフトブレイクダウンという絶縁破壊（ブレイクダウン）手前で止めることにより、リークではなく導電性パスを形成する必要がある。そのため適切な制限電流（コンプライアンス）を高抵抗状態から低抵抗状態へと遷移させる際には入れておく必要があるという実用上の問題もあった。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−１４１２２５号 公報
【非特許文献】
【００１１】
【非特許文献１】Ｊａｈｏｏｎ Ｓｏｎｇら、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ，３（２０１０），０９１１０１
【非特許文献２】Ｚ．ＷｅｉらＩＥＤＭ（２００８）Ｈｉｇｈｌｙ Ｒｅｌｉａｂｌｅ ＴａＯｘ ＲｅＲＡＭ ａｎｄ Ｄｉｒｅｃｔ Ｅｖｉｄｅｎｃｅ ｏｆ Ｒｅｄｏｘ Ｒｅａｃｔｉｏｎ Ｍｅｃｈａｎｉｓｍ
【非特許文献３】福田夏樹ら、第７２回応用物理学会学術講演会（２０１１）３１ｐ−ＺＫ１２
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記の問題を解決するために、抵抗変化層に用いられるアルミニウム酸化層中に遷移金属、合金、金属酸化物、窒化物など導電性を有する材料を添加することにより、電気伝導パスの基点（プレフィラメント）をあらかじめ層内に作りこむことにより、従来法の金属層−抵抗変化層−金属層（ＭＩＭ）構造に比較し、素子駆動電圧、消費電力がともに低く、高安定性・高信頼性・高耐久性の抵抗変化型メモリ素子の作製を目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明の第１は、金属／金属酸化物（抵抗変化層）／金属の３層からなる抵抗変化型メモリ素子であって、前記金属酸化物中に電気伝導性を有する物質が添加され、物質を介して抵抗変化を引き起こす伝導性パスが形成され、素子の作動開始時において前記添加材料による導電性パスの高電圧のフォーミングプロセスを経ることなく導電性プレフィラメントが形成されていることを特徴とする抵抗変化素子を提供する。
【００１４】
発明の第２は、第１の発明の金属酸化物がＡｌＯｘ（ｘの範囲はｘ＜１．５）である抵抗変化素子を提供する。
【００１５】
発明の第３は、第１の発明の導電性プレフィラメントが金属元素、半導体元素である抵抗変化素子を提供する。
【００１６】
発明の第４は、第１の発明の導電性プレフィラメントが金属元素又は半導体元素の酸化物、窒化物、炭化物、ホウ化物で構成されている抵抗変化素子を提供する。
【００１７】
図を参照しながら、本発明の実施の形態について説明する。図２に抵抗変化素子の例を示す。素子は基板と、下部電極及び上部電極からなる１対の電極と、下部電極及び上部電極により狭持された抵抗変化層とを有する。下部電極、抵抗変化層及び上部電極は、多層構造体として、互いに接するように、上記順に基板上に配置されている。
【００１８】
図１に示されるように素子には、下部電極と上部電極の間の電気抵抗値が異なる２つ以上の状態が存在する。駆動電圧または電流を素子１に、具体的には下部電極と上部電極との間に印加することにより、素子は上記の２つ以上の状態から選ばれる１つの状態から他の状態へと変化する。具体的には素子に電気抵抗値が異なる２つの状態（高抵抗状態と低抵抗状態）が存在する場合、駆動電圧または電流の印加により、素子１は高抵抗状態Ａから低抵抗状態Ｂへ、あるいは低抵抗状態Ｂから高抵抗状態Ａへと変化する。
【００１９】
基板は、例えばシリコン（Ｓｉ）基板であればよく、この場合、基板における下部電極に接している表面が酸化されていてもよい。基板がＳｉで有る場合、本発明の抵抗変化素子と半導体素子との組み合わせが容易となる。なお、基板にはトランジスタなどを形成した加工済みの基体も、基板に含めることができる。あるいは、基板はガラスやＰＥＴなどの樹脂、サファイア（Ａｌ２Ｏ３）や酸化マグネシウム（ＭｇＯ）など単結晶金属酸化物基板を用いてもよい。
【００２０】
下部電極及び上部電極は基本的に導電性を有していればよく、例えば、金（Ａｕ）、白金（Ｐｔ）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ａｌ（アルミニウム）、ＩＴＯ（スズ添加インジウム酸化物）、Ｓｉ等、あるいはこれらの合金、酸化物、窒化物、フッ化物、炭化物、ホウ化物等が例示できる。
【００２１】
また下部電極と基板との間にはその密着性の向上を目的として、密着層を挿入してもよい。特に基板表面が酸化されている場合はＴｉ（チタン）やＣｒ（クロム）などの３ｄ遷移金属を用いることが望ましい。また基板と下部電極層との格子定数や結晶構造が近い物質、もしくは基板と下部電極層との格子状数や結晶構造が近いように配合された合金、酸化物、窒化物、フッ化物、炭化物、ホウ化物等からなればよい。
【００２２】
密着層は下部電極層をリソグラフィ法により形成する際、Ａｌなどの電極材料によっては現像に用いるアルカリ溶液を用いたプロセスなどにより、また抵抗変化層や上部電極層を形成する際のプラズマ利用プロセスにより剥がれることを防止する意味合いがある。またこのとき、抵抗変化層が薄いことから、下部電極層から上部電極層へのリークを防止するため、下部電極層表面の平坦性が高いことが望ましく、そのため成膜においては真空度が高い環境（１×１０−４Ｐａ以上）で形成することが望ましい。
【００２３】
さらに電極層を形成する際にリフトオフ工程を用いる場合には、レジストの残渣物や基板表面に残った有機物質のコンタミネーションを蒸着前に酸素プラズマを用いて１００ＳＣＣＭの酸素雰囲気中にて１００Ｗの酸素プラズマで１から１０分間、好ましくは１分間ほどクリーニングすることが望ましい。この工程を用いないと上部電極層と抵抗変化層の間ないしは下部電極層と抵抗変化層の間に残渣物やコンタミネーションが残り、良好な接合が形成されず素子特性の劣化を招く。
【００２４】
抵抗変化層は、アモルファスないしは多結晶体のアルミニウム酸化物ＡｌＯｘ（ｘ＜１．５）で形成され、その層膜中にＡｌ、Ｔｉ、ＡｌＮといった導電性を有する材料が添加されていることを特徴とする。
この添加材料は基本的に導電性を有していればよく、例えば、金（Ａｕ）、白金（Ｐｔ）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ａｌ（アルミニウム）、Ｔｉ（チタニウム）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）等金属あるいはこれらの合金、あるいは電気伝導性を示す物質であれば、金属元素又は半導体元素の酸化物、窒化物、炭化物、ホウ化物等の化合物でも構わない。例えば、酸素欠損性ＴｉＯ２（二酸化チタン）、ＩＴＯ（スズ添加インジウム酸化物）、ＡｌＮ、ＳｉＣ、ＭｇＢ２等の導電性を有する化合物を使用することができる。
【００２５】
図３にＡｌターゲットとアルミナ（Ａｌ２Ｏ３）ターゲットの同時スパッタにおいて、アルミナをＲＦ２００Ｗに固定し、アルミのＤＣ出力をＤＣ０Ｗ（酸素欠損アルミナ形成状態）から２０Ｗの状態で作製した同時スパッタ膜のＸＰＳ Ａｌ２ｐスペクトルを示す。横軸は結合エネルギー、縦軸はそのエネルギーをもつ光電子のカウント数を示す。アルミニウム酸化物をベースとしているため、７４．５ｅＶのＡｌ−Ｏのエネルギーを持つ光電子のカウント数が一番大きいが、７２．０ｅＶにＡｌ−Ａｌのエネルギーを持つ光電子が検出されている。このことから膜中にはＡｌがＡｌの粒子として混入されていることが分かる。
【００２６】
図４には図３のＸＰＳの結果から添加されたＡｌ量を計算したものを示す。縦軸は原子パーセント、横軸はアルミのＤＣスパッタパワーとしてプロットしてある。この結果及びＩ−Ｖ特性の結果から、金属の添加量は５％から１０％の範囲でメモリ動作することが分かる。中でも特に５から６％程度が高抵抗状態（ＯＦＦ状態）と低抵抗状態（ＯＮ状態）の抵抗比が大きく信頼性の面から望ましい。
【００２７】
またＴｉターゲットとアルミナターゲットの同時スパッタにおいてもアルミとアルミナターゲットを用いた同時蒸着膜と同様に３Ｗから２０ＷにおいてＴｉが膜中２％から１０％添加されメモリ動作を示す。しかしながら、ＴｉにおいてはＤＣパワーを１００ＷとするとＴｉと酸素との結合力がアルミと酸素との結合力より強いため、膜中の主要組成はＡｌ２Ｏ３からＴｉＯ２が優先的となる。
【００２８】
また同様にＳｉなど半導体、Ｎｉ、Ｃｏ、Ｐｔといった金属ターゲットを用いて、アルミナターゲットとのＤＣ／ＲＦ同時蒸着を行い作成した同時蒸着膜においてもＤＣパワーが５Ｗから２０Ｗのスパッタパワー範囲においてアルミナ中に添加されメモリ動作を示す。さらに同様にアルミナターゲットを用いた成膜時に窒素（Ｎ２）ガスを導入し、Ｎ２プラズマを発生させることにより膜中に窒素を添加することによっても同様のメモリ効果を示す。
【００２９】
同時蒸着法においてメモリ効果を示す抵抗変化層を形成するには、添加される材料は導電性を有し、膜中に取り込まれる必要がある。この構造を形成するには形成チャンバ内のガスを制御する必要がある。というのは残留ガス特に酸素ガスが存在すると蒸着原子がこのガスによるプラズマにより酸化され、導電性を有しない状態で添加される可能性がある。さらに水素ガスによっては膜中に水素が混入することで膜の構造、組成が変化し、電流電圧特性が変わる。そこで抵抗変化層の形成には高真空雰囲気下での作製が必要となる。特に残留ガスの影響を考えると１０−４Ｐａ台よりよい真空度で形成する必要がある。望ましくは１０−５Ｐａ台より高真空下であると望ましい。このような作製方法で作製された膜においては、膜中に添加された導電性材料が電圧を印加した際の導電性パスの基点となる（プレフィラメント）ことから、高電圧のフォーミングを行うことなくＯＮ／ＯＦＦ動作電圧程度の低電圧にてフィラメント（導電性パス）を形成することができるようになる。
【００３０】
本発明による素子では、その電気抵抗値を、駆動電圧または電流を印加するまで保持できるため、素子における上記各状態に対してビットを割り当てる（例えば、高抵抗状態（ＯＦＦ状態）を「０」、低抵抗状態（ＯＮ状態）を「１」とする）ことにより、不揮発性の抵抗変化型メモリ（メモリ素子、あるいは２つ以上のメモリ素子が配列したメモリアレイ）を構築できる。また、素子ではこのような状態の変化を少なくても２回以上繰り返し行うことができ、不揮発性のランダムアクセスメモリを構築できる。その他、上記各状態に対してＯＮまたはＯＦＦを割り当てることにより素子をスイッチング素子として応用することも可能である。
【００３１】
素子の電気抵抗値の検出は、例えば素子に当該素子における上記状態が変化しない程度の電圧（読み出し電圧）を印加、その際の素子に流れる電流値を検出することにより行えばよい。読み出し電圧としては、素子の消費電力をより低減できることから、パルス状の電圧を印加することが好ましい。
【００３２】
本発明の抵抗変化素子を用いて抵抗変化型メモリを構築するためには、本発明の素子を半導体素子、例えば、ダイオード、あるいは金属／酸化物／シリコン（Ｍｅｔａｌ／Ｏｘｉｄｅ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ： ＭＯＳ）型トランジスタ等のトランジスタ等と組み合わせればよい。これによりメモリ素子の最小構成要素である１Ｔ１Ｒ（１トランジスタ、１ＲｅＲＡＭ）を構築することが可能となる。
【００３３】
本発明の抵抗変化素子は、半導体製造プロセスを応用し、一般的な薄膜形成プロセス及び微細加工プロセスにより形成できる。抵抗変化層の形成には例えばＲＦ及びＤＣ、ＥＣＲ（電子サイクロトロン共鳴）、ヘリコン、誘導結合プラズマ（ＩＣＰ）、対向ターゲット等の各種スパッタリング法、ＰＬＤ（パルスレーザデポジション）、ＩＢＤ（イオンビームデポジション）、ＭＢＥ（分子線エピタキシャル法）等の蒸着法、イオンプレーティング法等を用いればよい。これらＰＶＤ法のほかに、ＣＶＤ（ケミカルヴェイパーデポジション）法、ＭＯＣＶＤ（有機金属ＣＶＤ）法、メッキ法、ゾルゲル法等を用いてもよい。しかしながらＤＣ／ＲＦ同時スパッタ法を用いた抵抗変化層の形成が、膜中への導電性材料の導電性を保ったままの添加量、組成の制御の容易さなどからより望ましい。
【００３４】
各層の微細加工には、半導体プロセスに用いられるイオンミリング、ＲＩＥ（反応性イオンエッチング）、ＦＩＢ（集束イオンビーム）等の物理的、あるいは化学的エッチング法を用いることは可能である。また微細パターンの形成のためのフォトリソグラフィ法、ステッパー、コンタクトマスクアライナーなど紫外光を用いた方法、もしくは電子線（ＥＢ）リソグラフィ法など電子線を用いた方法、さらにはレーザ加工技術を組み合わせて加工することは可能である。各層の表面の平坦化には、例えば、ＣＭＰ（ケミカルメカニカルポリッシング）やクラスターイオンビームエッチング等を用いてもよい。
【００３５】
一方、本発明の抵抗変化層においては成膜時に金属酸化物膜中に、金属及び合金、酸化物、窒化物等導電性材料が導入される。特に金属ターゲットを用いてＤＣスパッタ法によりアルゴンプラズマによって、また窒化物は窒素プラズマによって、酸化物はアルミナ中の酸素ないしは酸素プラズマにより導入することが可能となる。絶縁膜のアルミニウム酸化物膜に導電性材料が添加されることにより、全体の見かけの抵抗を下げることができる。また金属、金属窒化物が層中にあることにより導電性パスの基点となり、元来絶縁体である金属酸化物中を電気伝導させることができる。このような金属及び導電性材料の添加によって電気伝導性パスの一部を変化層内に入れ込む（プレフィラメントと呼ぶ）ことにより、明らかなフォーミング過程を有することなく、ＯＮ電圧と同様の低電圧においてフィラメント（伝導パス）を形成することが可能となる。これにより大幅な消費電力の低下に効果も期待できる。
【発明の効果】
【００３６】
メモリ素子を抵抗変化型メモリ（ＲｅＲＡＭ）として使用するために、抵抗変化層を絶縁状態から導電性を有する状態へ遷移する高電圧のフォーミング工程が省かれることから、製品作成後すぐに使用可能であり、省電力かつ使用上での制限も省かれることで実用化への大きなメリットとなる。
【００３７】
また下部電極には導電層を用いればよく、従来ＲｅＲＡＭ素子のように上下電極材料を選ぶ、特に半導体を電極として使用する場合においてその抵抗値、または極性を選ぶ必要もないことから、既存の半導体素子、基板との接合形成、回路形成も容易であり、既存の半導体素子上へ直接作製が可能となるメリットがある。
【００３８】
抵抗変化型メモリ素子にはフィラメント型と界面型の２種類が存在する。フィラメント型は本素子のように抵抗変化層内に導電性を有するパスが形成されることで抵抗変化層の抵抗値が高抵抗状態（ＯＦＦ状態）から低抵抗状態（ＯＮ状態）へ、また導電性パスがジュール熱などの機構により導電性から絶縁性に遷移することで低抵抗状態から高抵抗状態へと変化することでメモリ動作をすることが可能となる。
【００３９】
一方界面型は界面近傍において電界により酸素イオンなどイオン伝導機構により界面原子の酸化還元反応により界面近傍の組成変調により抵抗変化層と電極層界面の接合抵抗が変化することにより抵抗状態に高抵抗状態（ＯＦＦ状態）と低抵抗状態（ＯＮ状態）の２状態が存在する。
このような機構上の違いから、一般的にフィラメント型は形成されるフィラメントのサイズに素子の特性が依存し、電極サイズには依存しない。対して界面型は電極サイズへの依存性が見られる特徴を有する。
【００４０】
しかしながら、フィラメント型においても最終的に動作を決定するのは抵抗変化層と上下電極層との界面の状態が絶縁性酸化物状態（高抵抗状態）と導電性金属状態（低抵抗状態）との遷移による。従って抵抗状態の変化には上下界面が重要となる。アルミニウム酸化物ＲｅＲＡＭはこれまでの実験結果から電極サイズへの依存性がないことが明らかとなっており、フィラメント型機構で動作するメモリ素子となる。同時蒸着膜においても同様の機構で動作することがこれまでの実験から明らかとなっている。しかしながら同時蒸着膜においてはアルミニウム酸化物を始めフィラメント型に見られるような高電圧のフォーミングプロセスを用いずとも同様の動作を行うという特徴を有する。これはフィラメントの元となるプレフィラメントを膜形成時点において既に形成していることによる。
【００４１】
本素子の特徴として、上下電極をＡｌ電極にするなど同一電極材料を用いることで、いずれの電極界面においても動作させることができる特徴（無極性ないしはノンポーラ動作）を有する。従来他の材料においては一方をショットキー型電極材料にする必要性など、電極への制限もあったが、本素子においては明瞭な制限を有しないことから、他の半導体素子、回路との整合もとりやすいメリットがある。また本素子は絶縁性抵抗変化層内に導電性パスの基点（プレフィラメント）が形成されていることから、ＯＮ電圧（高抵抗状態から低抵抗状態へ遷移させる電圧）も膜厚によらず低電圧での駆動が可能となる。これにより動作時の省電力化にも期待ができる。
【図面の簡単な説明】
【００４２】
【図１】典型的な抵抗変化型メモリ素子のＩ−Ｖ特性。
【図２】抵抗変化型メモリ素子構造。
【図３】アルミ添加同時スパッタ膜のＡｌ２ｐＸＰＳスペクトル
【図４】ＸＰＳピークから得られるアルミナ中のＡｌ添加量
【図５】２８μｍ角、アルミ添加同時スパッタ膜のＩ−Ｖ（メモリ）特性。
【図６】４０μｍ角、アルミ添加同時スパッタ膜のＩ−Ｖ（メモリ）特性。
【図７】動作サイクル時の高抵抗（ＯＦＦ）状態／低抵抗（ＯＮ）状態抵抗変化。
【図８】５６μｍ角素子、ＯＮ／ＯＦＦ動作電圧のヒストグラム。
【図９】Ｔｉ添加同時スパッタ膜のＩ−Ｖ（メモリ）特性
【図１０】Ｔｉ添加同時スパッタ膜のノンポーラメモリ動作
【図１１】窒素添加アルミニウム酸化物膜のＮ１ｓのＸＰＳスペクトル
【図１２】窒素添加アルミニウム酸化物膜のＩ−Ｖ特性（メモリ特性）
【発明を実施するための形態】
【実施例】
【００４３】
＜実施例１＞Ａｌ（５Ｗ）： Ａｌ２Ｏ３ （Ａｌ ＤＣ５Ｗ、Ａｌ２Ｏ３ ＲＦ２００Ｗ 同時蒸着膜）
ＳｉＯ２（２００ｎｍ）付きＳｉ（１００）基板上に、電子ビーム蒸着法でＴｉ密着層２０ｎｍ、１〜３ｎｍ／ｍｉｎの成長速度にて、Ａｌ下部配線層を５００ｎｍ、１〜３ｎｍ／ｍｉｎの成長速度で成膜する。
その後、下部電極層状にＤＣ／ＲＦ同時スパッタ法を用いて抵抗変化層を成膜する。ＡｌをＤＣスパッタ法で、Ａｌ２Ｏ３をＲＦスパッタ法で９０‐１００ｎｍ同時成膜する。
【００４４】
この条件においてＡｌは変化層内に５％程度混入され、プレフィラメント効果を示す。
成膜後のサンプルはフォトレジストＡＺ５２１４（ＡＺ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ社製）をスピンコート法にて１．４μｍコートし、９０℃で２分フォトレジスト中の溶液を飛ばす（ソフトベーク）。その後コンタクトマスクアライナー（波長３５０ｎｍの水銀ランプ）を用いて１．５秒電極パターンを露光。露光後１２０℃で３０秒の反転ベークを経て、もう一度マスクアライナーにて６秒Ｈｇランプを照射することで上部電極パターンを露光形成する。
【００４５】
露光されたパターンは現像液ＮＭＤ−３（東京応化社製）などＡＺレジスト用現像液によってリフトオフ工程用に電極形成部のレジストが現像され除去される。このレジストのパターンを用いて上部電極層を形成する。上部電極層の形成には電子線蒸着ないしは真空蒸着装置を用い、２００ｎｍのＡｌをリフトオフ工程で形成する。
【００４６】
図５にこの方法にて形成したアルミ添加アルミニウム酸化物同時蒸着膜を用いた抵抗変化素子のＩ−Ｖ（メモリ）特性を示す。２８μｍ角の上部電極層を持つ素子のＩ−Ｖ特性である。４Ｖで高抵抗状態（ＯＦＦ状態）から低抵抗状態（ＯＮ状態）へ遷移し、０．３Ｖで低抵抗状態（ＯＮ状態）から高抵抗状態（ＯＦＦ状態）へ遷移起する様子が分かる。
【００４７】
続いて４０μｍ角の上部電極層を用いた素子でのＩ−Ｖ特性を図６に示す。メモリ動作としては２８μｍ角素子とほぼ同様の４Ｖで高抵抗状態（ＯＦＦ状態）から低抵抗状態（ＯＮ状態）となり、０．３Ｖ付近で低抵抗状態（ＯＮ状態）から高抵抗状態（ＯＦＦ状態）に戻るサイクルで動作をする。この素子はフィラメント型動作機構であることから、素子の動作は上部電極のサイズに依存しない。
【００４８】
続いて５６μｍ角の上部電極をもつアルミ添加アルミニウム酸化物膜の素子にて３０サイクル動作を行った際の高抵抗状態（ＯＦＦ状態）及び低抵抗状態（ＯＮ状態）の抵抗値の変化をまとめたものを図６に示す。横軸に動作サイクル数と縦軸にそのときの高抵抗状態と低抵抗状態の抵抗値をプロットしたものである。３０回の抵抗変化においてほぼ同一の１０１Ω台（低抵抗状態、ＯＮ状態）と１０６Ω台（高抵抗状態、ＯＦＦ状態）を繰り返して動作することが分かる。
【００４９】
アルミ添加アルミニウム酸化物同時スパッタ膜の素子のバラつきを評価するために、任意に５素子を選択し動作サイクルを行った場合の、各素子のＯＮ電圧、ＯＦＦ電圧をまとめたヒストグラムを図７に示す。横軸が電圧、縦軸はその電圧で動作した素子数を示す。通常抵抗変化型メモリ素子は全く同一電圧で動作することはなく有る程度のバラつきを持って動作する。この素子間、動作間での電圧の変化、バラつきが少ないほど動作が安定し、信頼性が高いと言える。本素子において、ＯＮ電圧は２Ｖを中心として１Ｖから５Ｖで動作することがわかる。またＯＦＦ電圧は１Ｖ以下特に０．５Ｖ以下にて動作している様子が分かる。またＯＮとＯＦＦは動作電圧域が重ならないこともこの結果からわかる。
【００５０】
以上の結果から、本素子はＯＮ／ＯＦＦ電圧ともある一定領域内に集中して存在し、ＯＮとＯＦＦを動作電圧においても明瞭に区別することができる。さらに電圧は最大５Ｖ以下と半導体素子の動作電圧内であることから、信頼性が高く、実用化に向く素子であるといえる。
【００５１】
＜実施例２＞Ｔｉ（３Ｗ）： Ａｌ２Ｏ３ （Ｔｉ添加アルミニウム酸化物同時スパッタ膜）
下部電極を真空蒸着装置でリフトオフ工程を用いて、Ｔｉ２０ｎｍ、Ａｌ２００ｎｍを１×１０−４Ｐａ台以下の高真空下において成膜する。アルミニウムはこの真空度以下では膜中にアルミナが混入、もしくは表面のラフネスが増大（Ｒａ 数ｎｍから数十ｎｍへ）し、Ａｌ表面が銀色から、銀色と白色の混合色に変化した。
【００５２】
リフトオフ工程後、下部電極層上のレジスト残渣を除去するために酸素プラズマ雰囲気中（１００ｓｃｃｍ、１００Ｗ、３ｍｉｎ）でアッシング処理を行う。抵抗変化層の形成にはリフトオフ工程を用いて形成した。フォトレジストＯＦＰＲ８００（東京応化製）とＡＺ５２１４（ＡＺ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ社製）の２種類を用いた２層レジスト法を用いて抵抗変化層を下部電極層上にのみ形成するようにしている。露光にはマスクアライナーを用いた。
【００５３】
抵抗変化層の成膜方法は実施例１のサンプル同様にＤＣ／ＲＦ同時スパッタ法を用いて、ＴｉターゲットをＤＣスパッタ３Ｗで、アルミナターゲットをＲＦスパッタ２００Ｗにて作製を行った。これによりＴｉは１．５から３％、抵抗変化層内に添加される。
【００５４】
リフトオフ工程後、抵抗変化層上のレジストの残渣を除去するために酸素プラズマ雰囲気中にて（１００ｓｃｃｍ、１００Ｗ、３ｍｉｎ）のアッシング処理を行う。上部電極層は実施例１と同様にフォトレジストをスピンコート法にて１．４ミクロン塗布し、マスクアライナーを用いてフォトリソグラフィのリフトオフ工程にて２００ｎｍのＡｌを用いて形成する。
【００５５】
図９にこのチタン添加アルミニウム酸化物同時スパッタ膜のＩ−Ｖ特性を示す。素子はＡｌ添加同様に１Ｖから５Ｖの範囲において高抵抗（ＯＦＦ）状態から低抵抗（ＯＮ）状態に遷移し、１Ｖ以下でＯＦＦ状態からＯＮ状態へ遷移するメモリ効果を示す。
【００５６】
図１０に図９と同一サイズの素子において、上部電極側の単一極側で動作させるユニポーラ動作から、ＯＦＦ動作において逆側の下部電極側を使用した両極動作（バイポーラ動作）をさせた場合のＩ−Ｖ特性を示す。横軸は動作電圧、縦軸はそのときの電流値を示す。下部電極から上部電極側に電圧を印加する場合をプラス側、その逆に上部電極側から下部電極側に電圧を印加した場合をマイナス側としている。実線のように２Ｖ付近で高抵抗から低抵抗へ、０．５Ｖ付近で低抵抗から高抵抗へ遷移するユニポーラ動作の後、白丸付きの実線のように０．５Ｖ程度で再び高抵抗から低抵抗へ遷移、その後電圧印加方向を逆にし、マイナス０．５Ｖ付近において低抵抗から高抵抗へ状態遷移するバイポーラ動作をする様子がわかる。この結果からこの素子もアルミ添加同様に無極性（ノンポーラ）であることがわかる。
【００５７】
この結果、Ａｌ添加以外にも金属添加により同様のプレフィラメント効果が得られることが明らかとなった。さらにその添加量に関してもＸＰＳの結果からアルミ同様に広い範囲に分布しており、５％程度の添加が最も信頼性が高いことが明らかとなった。 またこの素子はフォトリソグラフィ法により集積化プロセスを適用しているが、実施例１のような膜単体のみならずとも集積化しても同様の効果を発揮することから、同様のごく一般的な半導体製造プロセスにおいて、既存の半導体素子上（ＭＯＳデバイス）に本素子を形成することが可能であることが推測できる。
【００５８】
＜実施例３＞Ｎ（２ｓｃｃｍ）： Ａｌ２Ｏ３
下部電極をスパッタ装置でＴｉ２０ｎｍ、Ａｌ２００ｎｍを１×１０−４Ｐａ以下の高真空下において成膜する。抵抗変化層は実施例１及び２同様にＤＣ／ＲＦ同時スパッタ装置において、アルミナターゲットをＲＦスパッタ２００Ｗにて作製を行った。アルミナターゲットのＲＦスパッタにおいてはＡｒプラズマ（Ａｒガス１８ｓｃｃｍ）をベースに窒素ガスを２ｓｃｃｍ導入することによりチャンバ内にアルゴンプラズマと窒素プラズマを発生させ窒素を膜中に添加する。図１１にこの膜のＮ１ｓのＸＰＳスペクトルを示す。横軸が結合エネルギーを、縦軸が光電子検出強度を示す。結合エネルギーから膜中には窒素が添加され、窒化アルミが形成されていることがわかる。
【００５９】
上部電極層は実施例１と同様にフォトレジストをスピンコート法にて１．４ミクロン塗布し、マスクアライナーを用いてフォトリソグラフィのリフトオフ法にて２００ｎｍのＡｌを用いて形成する。
【００６０】
図１２に窒素添加アルミニウム酸化物膜のＩ−Ｖ特性を示す。実施例１及び２のアルミ、チタン添加同時スパッタ膜同様に２Ｖ付近において高抵抗（ＯＦＦ）状態から低抵抗（ＯＮ）状態へ遷移し、０．３Ｖ付近において低抵抗（ＯＮ）状態から高抵抗（ＯＦＦ）状態へ遷移するメモリ効果を示すことがわかる。
【００６１】
この結果、アルミやチタン添加以外にもアルミ窒化物のように導電性のある材料を抵抗変化層内に添加することによりプレフィラメント効果が得られることが明らかとなった。
【産業上の利用可能性】
【００６２】
本発明の抵抗変化型メモリ素子を使用すれば、構造が単純かつ微細化が可能なことから、パーソナルコンピュータ及び携帯電話など電子機器に搭載されているメモリの小型化が可能となる。またその駆動電圧、電流が小さいことから省エネルギーへの効果も期待ができ、充電池を大型化することなく端末の駆動時間を大幅に増加することが可能となる。 また不揮発性の観点から、各種電子端末の動作の記憶、保持も可能となり、再起動時の駆動時間を減らすことが可能となり、ノーマリーオフコンピューティングなど省電力動作コンピュータ、モバイル端末の形成が可能となる。
【符号の説明】
【００６３】
１ 上部電極層
２ 抵抗変化層
３ 下部電極層
４ 密着層
５ 酸化物層
６ 基板
７ 抵抗変化型メモリ素子
【特許請求の範囲】
【請求項１】
金属／金属酸化物（抵抗変化層）／金属の３層からなる抵抗変化型メモリ素子であって、前記金属酸化物中に電気伝導性を有する物質が添加され、物質を介して抵抗変化を引き起こす伝導性パスが形成され、素子の作動開始時において前記添加材料による導電性パスの高電圧のフォーミングプロセスを経ることなく導電性プレフィラメントが形成されていることを特徴とする抵抗変化メモリ素子。
【請求項２】
前記金属酸化物がＡｌＯｘ（ｘの範囲はｘ＜１．５）であることを特徴とする請求項１に記載の抵抗変化メモリ素子。
【請求項３】
前記導電性プレフィラメントが金属元素、半導体元素で構成されていることを特徴とする請求項１に記載の抵抗変化メモリ素子。
【請求項４】
前記導電性プレフィラメントが金属元素又は半導体元素の酸化物、窒化物、炭化物、ホウ化物で構成されていることを特徴とする請求項１に記載の抵抗変化メモリ素子。
【請求項１】
金属／金属酸化物（抵抗変化層）／金属の３層からなる抵抗変化型メモリ素子であって、前記金属酸化物中に電気伝導性を有する物質が添加され、物質を介して抵抗変化を引き起こす伝導性パスが形成され、素子の作動開始時において前記添加材料による導電性パスの高電圧のフォーミングプロセスを経ることなく導電性プレフィラメントが形成されていることを特徴とする抵抗変化メモリ素子。
【請求項２】
前記金属酸化物がＡｌＯｘ（ｘの範囲はｘ＜１．５）であることを特徴とする請求項１に記載の抵抗変化メモリ素子。
【請求項３】
前記導電性プレフィラメントが金属元素、半導体元素で構成されていることを特徴とする請求項１に記載の抵抗変化メモリ素子。
【請求項４】
前記導電性プレフィラメントが金属元素又は半導体元素の酸化物、窒化物、炭化物、ホウ化物で構成されていることを特徴とする請求項１に記載の抵抗変化メモリ素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−８９７４０（Ｐ２０１３−８９７４０Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２２８５１１（Ｐ２０１１−２２８５１１）
【出願日】平成２３年１０月１８日（２０１１．１０．１８）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 平成２３年８月１６日 公益社団法人応用物理学会発行の「２０１１年秋季 第７２回応用物理学会学術講演会「講演予稿集」」に発表
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２３年度、科学技術振興費、元素戦略プロジェクト委託事業、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（３０１０２３２３８）独立行政法人物質・材料研究機構 (1,333)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月１８日（２０１１．１０．１８）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 平成２３年８月１６日 公益社団法人応用物理学会発行の「２０１１年秋季 第７２回応用物理学会学術講演会「講演予稿集」」に発表
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２３年度、科学技術振興費、元素戦略プロジェクト委託事業、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（３０１０２３２３８）独立行政法人物質・材料研究機構 (1,333)
【Ｆターム（参考）】
[ Back to top ]