アーク放電抑止装置および方法
【課題】アーク放電を検出して電源を遮断した後の任意の時刻において、アーク放電が連続的に発生するか否かを検出することができ、かつハードアークを抑制することができるアーク放電抑止装置およびその方法を提供する。
【解決手段】第２のアーク制御器１２２は、保持器１２３、モノステーブル回路１２４，Ｒ−Ｓフリップフロップ回路１２５およびオンディレイタイマー１２６を備える。保持器１２３は、アーク放電を検出してから所定の時定数だけアーク検出信号を保持する。Ｒ−Ｓフリップフロップ回路１２５は、モノステーブル回路１２４によりアーク放電を検出してから所定時間が経過した際に、アーク検出信号を保持しているときには、そのアーク放電をハードアークと判定し、さらにオンディレイタイマー１２６により所定時間だけ経過したとき、電源を再起動する。
【解決手段】第２のアーク制御器１２２は、保持器１２３、モノステーブル回路１２４，Ｒ−Ｓフリップフロップ回路１２５およびオンディレイタイマー１２６を備える。保持器１２３は、アーク放電を検出してから所定の時定数だけアーク検出信号を保持する。Ｒ−Ｓフリップフロップ回路１２５は、モノステーブル回路１２４によりアーク放電を検出してから所定時間が経過した際に、アーク検出信号を保持しているときには、そのアーク放電をハードアークと判定し、さらにオンディレイタイマー１２６により所定時間だけ経過したとき、電源を再起動する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グロー放電処理装置に用いるアーク放電抑止装置および方法に関し、特に、スパッタリング装置における連続的なアーク放電を検出し、電源を遮断かつ再起動するためのアーク放電抑止装置および方法に関するものである。
【背景技術】
【０００２】
従来、グロー放電を利用した処理装置に用いるアーク放電抑制装置として、例えば特許文献１に記載のものが知られている。このアーク放電抑制装置は、図９に示すように、放電電流検出器（図示せず）からの検出電流値ａと、常時、検出レベル設定器１１の検出レベルｂとが、比較器１４において比較される。この場合の検出レベルｂは異常放電電流検出値に相当する。アーク放電が発生すると、検出電流値ａが検出レベルｂを越えるため、比較器１４において出力信号ｃが出力され、メモリ回路１５に送られてアーク放電発生状態が書き込まれる。これに対応してメモリ回路１５から積分器１６に信号ｄが送られて所要の積分動作が加えられ、該積分信号ｅが休止時間幅パルス発生器２０に入力される。この休止時間幅パルス発生器２０には休止時間設定器１２から一定値の電流信号ｆが入力されており、上記積分信号ｅの立上り幅に応じたパルス幅の休止時間幅パルスｇが出力される。このアーク放電抑制装置は、比較器１４による異常放電電流検出時に放電休止回路によって所要時間通電を停止させると共に、放電休止時間経過時に放電電流を積分波形的に漸増させる電流制御回路によって再通電させることを特徴とする。
【０００３】
また、グロー放電を利用した処理方法の一例であるスパッタリングの成膜プロセスを用いて、成膜用基板（以下、基板という。）に種々な被膜材料を成膜させて半導体や液晶基板などを製造するスパッタリング装置は、真空装置の中に、アルゴンなどの不活性ガスを導入しながら、被膜材料（ターゲットに相当する。）を取り付けた電極を陰極（またはカソードという。）としてグロー放電を発生させ、放電中に生成したイオンを放電電圧に相当する数百ｅＶのエネルギーで陰極に衝突させ、その際に反動で放出する粒子を、基板上に堆積させて成膜を行う。
【０００４】
このスパッタリング装置に電力を供給する電源装置は、直流電源や高周波の交流電源であって、かつ、電圧、電流および電力を一定に制御して電極に印加する。しかし、この成膜プロセスでは電力を供給するための電極に熱的変化が起こり、プロセス状態が一定せず、アーク放電やフラッシュバックなどの現象が発生する。従来、アーク放電を検出し、スパッタリング装置への供給電力を瞬時に停止し、アーク放電が消去した後再スタートする方法が用いられていた。このとき、アーク放電を検出すると、スパッタリング装置への電力を遮断するので、アークの検出信号も消滅する。
【０００５】
図７は、従来のアーク放電抑止装置をスパッタリング装置に適用した場合の制御ブロック図である。スパッタリング装置１０１は、電源装置１３０、真空装置１０７、カレントトランス１０６およびアーク放電抑止装置１３３を備える。電源装置１３０は、ＡＣ−ＤＣ電力変換器１０２、平滑コンデンサ１０３、ＤＣ−ＡＣ電力変換器１０４および絶縁トランス１０５を備える。
【０００６】
ＡＣ−ＤＣ電力変換器１０２は、整流素子例えば、ダイオードを用いた３相全波整流回路であり、３相交流電力を入力し、３相交流電力を整流し、直流電力を平滑用コンデンサ１０３に出力する。ＡＣ−ＤＣ電力変換器１０２の出力正極端子は、平滑用コンデンサ１０３の一端に、出力負極端子は、平滑用コンデンサ１０３の他端にそれぞれ接続される。
【０００７】
平滑用コンデンサ１０３は、ＡＣ−ＤＣ電力変換器１０２による直流電力を入力し、直流電力を平滑にし、その結果得られる平滑された直流電力をＤＣ―ＡＣ電力変換器１０４に出力する。平滑用コンデンサ１０３は、その一端がＤＣ―ＡＣ電力変換器１０４の入力正極端子に接続され、他端がＤＣ―ＡＣ電力変換器１０４の入力負極端子に接続される。
【０００８】
ＤＣ−ＡＣ電力変換器１０４は、インバータであり、相対向する２対の半導体スイッチング素子、例えばＩＧＢＴ（Ｑ１およびＱ４スイッチ）およびＩＧＢＴ（Ｑ２およびＱ３スイッチ）の対が、ＩＧＢＴのゲートに入力される制御信号により、コレクターエミッタ間の導通／遮断制御を行う。すなわち、ＤＣ−ＡＣ電力変換器１０４は、ＩＧＢＴの対が交互にオン／オフ動作を繰り返して、例えば、半導体スイッチング素子のスイッチング周波数を数KHzから数１０KHzまでとして、平滑用コンデンサ１０３による平滑された直流波形を略矩形波交流波形である高周波の交流電力に変換する回路である。すなわち、ＤＣ−ＡＣ電力変換器１０４は、平滑された直流電力を入力し、内在する半導体スイッチング素子のゲートをオン／オフ動作させて、平滑された直流電力を高周波の交流電力に変換する。
【０００９】
絶縁トランス１０５は、相互に電磁結合された１次巻線および２次巻線からなる変圧器であり、１次巻線に交流電圧を入力し、相互電磁誘導作用により、１次巻線と２次巻線の巻数比に比例した交流電圧が２次巻線に発生する。絶縁トランス１０５の２次巻線は、真空装置１０７に接続される。すなわち、絶縁トランス１０５は、交流電力を入力し、交流電力を電気的に絶縁させた交流電力に変換する。
【００１０】
カレントトランス１０６は、例えば、磁電変換素子であるホール素子を利用して、被測定電流を非接触で検出するセンサであり、カソード１０８，１０９に供給される交流の放電電流信号Ａの電流値を検出することができる。
【００１１】
従来のアーク放電抑止装置１３３は、アーク検出器１３４および第１のアーク制御器１３１を備える。アーク検出器１３４は、抵抗体１１０、ＡＣ／ＤＣ変換器１１１および比較器１１２を備える。抵抗体１１０は、交流の放電電流信号Ａを入力し、交流の放電電流信号Ａを交流の放電電圧信号ＡＡに変換し、交流の放電電圧信号ＡＡをＡＣ／ＤＣ変換器１１１に出力する。ここで、放電電流信号Ａを放電電圧信号ＡＡに変換するのは、比較器１１２が、機能上、入力信号として電圧信号を使用しなければならないからである。尚、実質上、放電電圧信号ＡＡのレベルと放電電流信号Ａのレベルとが一致するように、抵抗体１１０の抵抗値が選択されている。
【００１２】
ＡＣ／ＤＣ変換器１１１は、交流の放電電圧信号ＡＡを入力し、交流の放電電圧信号ＡＡの絶対値を演算し、演算の結果により、得られる直流電圧信号Ｂ（この信号のレベルと直流の電流信号のレベルとが一致するので、以下、直流電流信号Ｂと表示する。）を比較器１１２に出力する。
【００１３】
比較器１１２は、ＡＣ／ＤＣ変換器１１１による直流電流値〔Ｂ〕（以下、〔 〕は、〔 〕内の信号の信号レベルを示す。例えば、〔Ｂ〕は、直流電流信号Ｂの信号レベルを示す。）と、アーク放電を判定する基準電流値であるアーク電流検出レベルＬとを入力し、直流電流値〔Ｂ〕とアーク電流検出レベルＬとを比較演算し、演算の結果により、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しいとき、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きいとき、オン信号であるアーク検出信号をフリップフロップ回路１１４およびオンディレイタイマー１１３に出力する。また、直流電流値〔Ｂ〕がアーク電流検出レベルＬより小さいとき、アーク検出信号Ｃを出力しない。
【００１４】
また、第１のアーク制御器１３１は、オンディレイタイマー１１３およびＲ−Ｓフリップフロップ回路１１４を備える。オンディレイタイマー１１３は、例えばソフトタイマーであり、オンディレイタイマー１１３の入力信号がオンした後、オンディレイタイマー１１３に設定した第１の所定時間ｔ１が経過したとき、出力信号がオンとなる。つまり、オンディレイタイマー１１３は、比較器１１２によるアーク検出信号Ｃを入力し、アーク検出信号Ｃがオンになってから第１の所定時間ｔ１が経過したとき、出力信号がオンとなる第１のオンディレイ信号ＤをＲ−Ｓフリップフロップ回路１１４に出力する。ここで、第１の所定時間ｔ１は、アーク放電（後述するマイクロアーク）が発生した後、電源を一定時間だけ停止する時間を示す。
【００１５】
図８は、従来のアーク放電抑止装置をスパッタリング装置に適用した場合における各信号のタイミングを示す図である。図８（Ａ）は、図７に示した交流放電電流信号Ａまたは交流放電電圧信号ＡＡの波形に相当し、アーク放電が発生しないときの交流放電電流信号Ａまたは交流放電電圧信号ＡＡのレベルと経過時間との関係を示す。横軸tは経過時間、縦軸は交流放電電流レベル（交流放電電流レベルと交流放電電圧レベルとは同等とみなす。）をそれぞれ示す。
【００１６】
図８（Ａ１）は、アーク放電が発生するときの交流放電電流レベルと経過時間との関係を示す。横軸ｔは経過時間、縦軸は交流放電電流レベルをそれぞれ示す。図８（Ｂ）は、図７に示したＡＣ／ＤＣ変換器１１１による直流電流信号Ｂに相当し、横軸ｔは経過時間、縦軸は直流電流レベルをそれぞれ示す。記号Ｌは、アーク放電を判定するための基準電流値であり、アーク電流検出レベルを示す。
【００１７】
図８（Ｃ）は、図７に示した比較器１１２によるアーク検出信号Ｃの波形を示し、横軸ｔは経過時間、縦軸はアーク検出信号Ｃのレベルをそれぞれ示す。例えば、アーク検出信号ＣがＬＯＷである場合は、アーク放電を検出している状態、つまりオン状態であるものする。またアーク検出信号ＣがＨＩＧＨである場合は、アーク放電を検出していない状態、つまりオフ状態であるものとする。記号ａは、アーク放電を検出する時刻を示す。
【００１８】
図８（Ｄ）は、第１のオンディレイ信号Ｄの波形を示し、横軸ｔは経過時間、縦軸は第１のオンディレイ信号Ｄのレベルをそれぞれ示す。第１のオンディレイ信号Ｄは、図７に示したオンディレイタイマー１１３により、アーク検出信号Ｃを入力した後、オンのタイミングを第１の所定時間ｔ１だけ遅延させた信号である。
【００１９】
図８（Ｅ）は、第１の電源遮断／再起動信号Ｅの波形を示し、横軸ｔは経過時間、縦軸は第１の電源遮断／再起動信号Ｅのレベルをそれぞれ示す。図８（Ｂ’）は、図７に示したＡＣ／ＤＣ変換器１１１による直流電流信号Ｂに相当し、アーク検出信号Ｃを検出した後電源を遮断し、さらに第１の所定時間ｔ１が経過した後、電源を再起動させる場合の経過時間と直流電流レベルとの関係を示し、横軸ｔは経過時間、縦軸はアーク放電が存在する場合の直流電流レベルをそれぞれ示す。ここで、δ1は、アーク放電を検出してから電源を遮断するまでの信号処理の遅れ時間を示す。この遅れは、アーク検出回路１３４およびＡＣ−ＤＣ電力変換器１０４のスイッチング素子による信号処理に時間がかかるからである。
【００２０】
次に、Ｒ−Ｓフリップフロップ回路１１４は、図７に示したように、セット側に比較器１１２によるアーク検出信号Ｃを入力し、かつリセット側にオンディレイタイマー１１３による第１のオンディレイ信号Ｄを入力し、第１の電源遮断／再起動信号ＥをＤＣ−ＡＣ電力変換器１０４におけるスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。Ｒ−Ｓフリップフロップ回路１１４は、図８（Ｅ）に示すように、セット側の入力がオンになると、出力がオンになり、リセット側がオンになるまでオンを保持する。つまり、Ｒ−Ｓフリップフロップ回路１１４は、アーク検出信号Ｃが、時刻ａにおいてオフからオンに変化してから、第１の所定時間ｔ１が経過するまで、オンを出力し、保持する。次に、第１の所定時間ｔ１が経過したとき、すなわち時刻ｇであるとき、リセット側にオンが入力すると、オンからオフに変化する第１の電源遮断／再起動信号ＥをＤＣ−ＡＣ電力変換器１０４におけるスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。ここで、ゲート回路（図示せず）は、フリップフロップ回路１１４による第１の電源遮断／再起動信号Ｅがオンであるとき、スイッチング素子のゲートをオフにし、すなわち前記電源を遮断する。また、第１の電源遮断／再起動信号Ｅがオフであるとき、スイッチング素子のゲートをオンにし、すなわち電源を起動する。
【００２１】
これにより、第１のアーク制御器１３１は、アーク放電が発生すると、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しい、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きくなり、アーク検出信号Ｃを出力し、直ちに電源装置１３０から真空装置１０７へ供給している電源を遮断し、第１の所定時間ｔ１が経過した後、電源を再起動して電源の供給を再開することができる。つまり、図８（Ｃ）および（Ｄ）に示した時刻ａから時刻ｇまでの区間において、真空装置１０７に供給する電源を遮断するので、単発のアーク放電であるマイクロアークを消滅させることができる。
【００２２】
【特許文献１】特開昭５３−６０３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、従来のアーク放電抑止装置では、電源を再起動したとき、すぐにマイクロアークが発生することがある。この場合、この状態が長時間続くと、スパッタリング装置のカソードなどを損傷させてしまうという問題が生じる虞がある。また、カソードが新しい場合には、異物がカソードの表面に付着して、マイクロアークが発生し易くなり、マイクロアークが連続して発生する可能性がある。つまり、ハードアークの発生の可能性が高くなるため、カソードを一層損傷させてしまうという問題が生じる虞がある。このような場合、アーク放電が発生した直後に電源を遮断するとアーク放電が止まるため、その後は当然のことながら、アーク放電を検出することができない。電源を遮断してアーク放電が止まったとしても、その後電源を再起動するとアーク放電が発生する状態、すなわち、アーク放電が連続して発生する状態になる可能性がある。この場合、アーク放電が連続して発生するか否かを検出し、その発生を防ぐことが望ましい。
【００２４】
そこで、本発明は、アーク放電を検出して電源を遮断した後の任意の時刻において、アーク放電が連続的に発生するか否かを検出することができるように、かつハードアークを抑制することができるように、アーク放電を検出してから所定の時定数だけアーク検出信号を保持し、さらにアーク放電を検出してから所定時間が経過した際に、アーク検出信号を保持しているときには、そのアーク放電をハードアークと判定し、さらに所定時間だけ経過したとき、電源を再起動することができるアーク放電抑止装置およびその方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するために、本発明は、真空装置と前記真空装置内の電極へ電力を供給する電源装置とを備えるグロー放電処理装置において、前記真空装置内のアーク放電を検出した後、前記電源装置のスイッチング素子のゲートをオン／オフ制御してアーク放電を抑止するアーク放電抑止装置であって、前記電極に供給する放電電流に基づく直流電流値と、前記アーク放電を判定するための基準電流値であるアーク電流検出レベルとを入力し、前記直流電流値がアーク電流検出レベルに等しいとき、または前記直流電流値がアーク電流検出レベルより大きいときに、アーク検出信号を出力する比較器と、前記アーク検出信号を入力し、前記アーク検出信号に基づいて電源を遮断し、かつ電源を停止する時間を示す第１の所定時間が経過した後に、電源を再起動するための第１の電源遮断／再起動信号を出力する第１のアーク制御器と、前記アーク検出信号を入力し、前記アーク検出信号を所定の時定数で保持してアーク検出保持信号を生成し、ハードアークを判定する時間を示す第２の所定時間が経過した際に、前記アーク検出保持信号がオンであるとき、アーク放電をハードアークと判定して電源を遮断し、さらに、前記ハードアークを停止する時間を示す第３の所定時間が経過した後に、電源を再起動するための第２の電源遮断／再起動信号を出力する第２のアーク制御器と、前記第１の電源遮断／再起動信号と、前記第２の電源遮断／再起動信号とを入力し、前記第１の電源遮断／再起動信号と、前記第２の電源遮断／再起動信号との論理和の演算結果により、前記スイッチング素子のゲートをオフまたはオンするための電源遮断／再起動信号を出力するＯＲ回路と、を備えることを特徴とする。
【００２６】
さらに、好適には、前記第２のアーク制御器は、前記アーク検出信号を入力し、前記アーク検出信号を所定の時定数だけ保持して、得られるアーク検出保持信号を出力する保持器と、前記アーク検出保持信号を入力し、前記アーク検出保持信号をトリガパルス信号としてオンし、前記第２の所定時間が経過した後にオフに戻るモノステーブル信号を出力するモノステーブル回路と、前記アーク検出保持信号をセット側に入力し、かつ前記モノステーブル信号をリセット側に入力し、前記第２の所定時間が経過した後の前記モノステーブル信号がオンからオフに変化した際に、前記アーク検出保持信号がオンであるとき、前記アーク放電をハードアークと判定し、電源を遮断するための第２の電源遮断／再起動信号を出力するＲ−Ｓフリップフロップ回路と、前記ハードアークと判定した後、前記ハードアークを停止する時間を示す第３の所定時間を設定するオンディレイタイマーと、を備えることを特徴とする。
【００２７】
さらに、好適には、グロー放電処理装置が、スパッタリング装置であることを特徴とする。
【００２８】
また、本発明は、真空装置と前記真空装置内の電極へ電力を供給する電源装置とを備えるグロー放電処理装置において、前記真空装置内のアーク放電を検出した後、電源装置のスイッチング素子のゲートをオン／オフ制御してアーク放電を抑止するアーク放電抑止方法であって、前記電極に供給する放電電流に基づく直流電流値と、前記アーク放電を判定するための基準電流値であるアーク電流検出レベルとを比較し、前記直流電流値が前記アーク電流検出レベルに等しいとき、または前記直流電流値が前記アーク電流検出レベルより大きいときに、アーク検出信号を出力するステップと、前記アーク検出信号を所定の時定数で保持し、得られるアーク検出保持信号を出力するステップと、前記アーク検出保持信号をトリガパルス信号としてオンし、ハードアークを判定する時間を示す第２の所定時間が経過した後にオフに戻るモノステーブル信号を出力するステップと、前記アーク検出保持信号をＲ−Ｓフリップフロップ回路のセット側に入力し、かつ前記モノステーブル信号を前記Ｒ−Ｓフリップフロップ回路のリセット側に入力し、前記第２の所定時間が経過した際に、前記アーク検出保持信号がオンである否かを判断するステップと、前記ステップにより、前記アーク検出保持信号がオンであるとき、前記アーク放電をハードアークと判定するステップと、前記ハードアークと判定した後、電源を遮断し、さらに、前記ハードアークを停止する時間を示す第３の所定時間だけ保持するタイマーを起動するステップと、前記第３の所定時間が経過した後、前記第３の所定時間の保持を解除し、電源を再起動するステップと、を備えることを特徴とする。
【発明の効果】
【００２９】
以上説明したように、本発明によれば、アーク放電を検出して電源を遮断した後に、アーク放電が連続的に発生するときにはアーク検出保持信号がオン状態になる。これにより、アーク検出保持信号の状態によりアークが連続的に発生するか否かを検出することができ、かつ、その発生を検出することにより、ハードアークを抑制することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
〔構成〕
図１は、本発明に係るアーク放電抑止装置をスパッタリング装置に適用した一例を示す制御ブロック図である。スパッタリング装置１２１は、電源装置１３０、真空装置１０７およびアーク放電抑止装置１３２を備える。電源装置１３０および真空装置１０７は、図７に示した従来の装置と同様であるので、説明を省略する。アーク放電抑止装置１３２は、アーク放電抑止装置１３３、第２のアーク制御器１２２およびＯＲ回路１２７を備える。アーク放電抑止装置１３３は、図７に示した従来の装置と同様であるので、説明を省略する。
【００３１】
第２のアーク制御器１２２は、図１に示すように、保持器１２３、モノステーブル回路１２４、Ｒ−Ｓフリップフロップ回路１２５およびオンディレイタイマー１２６を備える。
【００３２】
保持器１２３は、例えば時定数Ｔｃとする微分回路から成るフィルタ回路であり、比較器１１２によるアーク検出信号Ｃを入力し、アーク検出信号Ｃを時定数Ｔｃの微分回路によって演算処理して、アーク検出信号Ｃを時定数Ｔｃだけ保持して、得られるアーク検出保持信号Ｆをモノステーブル回路１２４およびＲ−Ｓフリップフロップ回路１２５に出力する。ここで、保持器１２３は、フィルタ回路の代わりに、モノステーブル回路を使用しても同様な機能を持たせることができる。
【００３３】
モノステーブル回路１２４は、保持器１２３によるアーク検出保持信号Ｆを入力し、モノステーブル信号Ｇ’またはＧをＲ−Ｓフリップフロップ回路１２５に出力する。モノステーブル信号Ｇ’またはＧは、アーク検出保持信号Ｆをトリガパルスとしてオンし、第２の所定時間ｔ２’またはｔ２に見合うモノステーブル回路１２４の時定数で決まる時間が経つと、安定点であるオフに戻る。ここで、第２の所定時間ｔ２’，ｔ２は、アーク放電の継続時間を判定するための設定時間、すなわちハードアークであることを判定するための設定時間であり、第１の所定時間ｔ１を超える時間とし、スパッタリング装置１２１の仕様、真空装置１０７に投入する被加工物上に成膜する膜質およびカソード１０８，１０９の表面上の清浄度等によって、予め設定される。つまり、モノステーブル回路１２４は、後述する図３（Ｇ’）または（Ｇ）に示すように、アーク検出保持信号Ｆの時刻ａと同一のタイミングでオフからオンに変化し、さらに第２の所定時間ｔ２’，ｔ２が経過した後、オフに戻るモノステーブル信号Ｇ’またはＧをＲ−Ｓフリップフロップ回路１２５に出力する。
【００３４】
Ｒ−Ｓフリップフロップ回路１２５は、保持器１２３によるアーク検出保持信号Ｆをセット側に入力し、かつモノステーブル回路１２４によるモノステーブル信号Ｇ’またはＧをリセット側に入力し、ハードアークを判定した場合に、電源を遮断または再起動するための中間段に位置するアーク検出信号である第２の電源遮断／再起動信号Ｈ’またはＨをオンディレイタイマー１２６およびＯＲ回路１２７に出力する。
【００３５】
オンディレイタイマー１２６は、Ｒ−Ｓフリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈ’またはＨを入力し、第２の電源遮断／再起動信号Ｈ’またはＨがオンした後、第３の所定時間ｔ３が経過したとき、オフからオンとなる第２のオンディレイ信号ＩをＲ−Ｓフリップフロップ回路１２５のリセット側に出力する。ここで、第３の所定時間ｔ３は、ハードアークを停止する時間を決めるための設定時間であり、マイクロアークが発生したときの第１の所定時間ｔ１よりも長い時間、例えば数ミリ秒とする。
【００３６】
ＯＲ回路１２７は、論理和であり、アーク放電抑止装置１３３のＲ−Ｓフリップフロップ回路１１４による第１の電源遮断／再起動信号ＥとＲ−Ｓフリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈ’またはＨとを入力し、第１の電源遮断／再起動信号Ｅと第２の電源遮断／再起動信号Ｈ’またはＨとの論理和を演算し、演算の結果により、得られる電源を遮断または再起動するための最終段に位置するアーク検出信号である電源遮断／再起動信号Ｊ’またはＪをＤＣ−ＡＣ電力変換器１０４のスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。つまり、ゲート回路（図示せず）は、ＯＲ回路１２７による論理和の演算結果により、電源遮断／再起動信号Ｊ’またはＪがオンであるとき、電源を遮断する。また、電源遮断／再起動信号Ｊ’またはＪがオフであるとき、電源を再起動するための制御信号をスイッチング素子のゲートに出力することにより、電源を再起動する。
【００３７】
〔動作〕
次に、本発明に係るアーク放電抑止装置１３２の動作について説明する。アーク放電抑止装置１３２は、図１および図７に示すように、アーク放電装置１３３、第２のアーク制御器１２２およびＯＲ回路１２７を備える。アーク放電装置１３３は、アーク検出器１３４および第１のアーク制御器１３１を備える。アーク放電抑止装置１３２を概略的に説明すると、アーク検出器１３４は、カレントトランス１０６による交流放電電流Ａを入力してアーク放電を検出すると、アーク検出信号Ｃを前述した第１のアーク制御器１３１および第２のアーク制御器１２２に出力する。
【００３８】
第１のアーク制御器１３１は、アーク検出信号Ｃを入力すると、先ず電源を遮断し、電源を遮断してから第１の所定時間ｔ１が経過した後、電源を再起動するための第１の電源遮断／再起動信号ＥをＯＲ回路１２７に出力する。また、第２のアーク制御器１２２は、アーク検出信号Ｃを入力すると、比較器１１２によるアーク検出信号Ｃを所定の時定数で決まる時間だけ保持し、アーク検出信号Ｃを検出し始めてから第２の所定時間ｔ２’またはｔ２が経過したときに、アーク検出信号Ｃを保持している場合に、そのアーク放電をハードアークであると判定し、かつ電源を遮断し、さらに、電源を遮断してから後述する第３の所定時間ｔ３が経過した後、電源を再起動する第２の電源遮断／再起動信号Ｈ’またはＨをＯＲ回路１２７に出力する。
【００３９】
また、ＯＲ回路１２７は、第１の電源遮断／再起動信号Ｅおよび第２の電源遮断／再起動信号Ｈ’またはＨを入力すると、論理和による演算処理によって、得られる電源遮断／再起動信号Ｊ’またはＪをＤＣ−ＡＣ電力変換器１０４のスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。これにより、アーク放電が発生して電源を遮断した後であっても、アーク放電が連続的に発生するか否かを検出することができ、かつハードアークを抑制することができる。
【００４０】
次に、第２のアーク制御器１２２の動作について説明する。
その前に、アーク放電が連続的に発生する場合の第１の電源遮断／再起動信号Ｅについて説明する。図２は、本発明に係るアーク放電抑止装置におけるアーク放電が連続的に発生する場合の各信号のタイミングを示す図である。この例は、アーク放電が３回だけ発生する場合を示す。図２（Ａ）は、前述した図８（Ａ）に示すアーク放電が発生しない場合の交流放電電流信号に対し、アーク放電が連続的に発生する場合の交流放電電流信号Ａを示す。つまり、図２（Ａ）は、アーク放電が発生すると、アーク検出信号Ｃを出力し、直ちに電源を遮断し、それから第１の所定時間ｔ１が経過した後、電源を再起動するステップが繰り返し発生する場合の交流放電電流信号Ａを示し、横軸は経過時間ｔ、縦軸は交流放電電流信号Ａのレベルをそれぞれ示す。記号Ｌは、図８（Ｂ）と同様に、時刻ａにおいてアーク放電を判定する基準電流値であるアーク電流検出レベルを示す。
【００４１】
図２（Ｂ）は、ＡＣ／ＤＣ変換器１１２による交流放電電流信号Ａ（交流放電電流信号は、交流放電電圧信号と同等とする。）の絶対値信号である直流電流信号Ｂを示し、横軸は経過時間ｔ、縦軸は直流電流信号Ｂをそれぞれ示す。
【００４２】
図２（Ｃ）は、比較器１１２によるアーク検出信号Ｃを示し、横軸は経過時間ｔ、縦軸はアーク検出信号Ｃのオンおよびオフをそれぞれ示す。時刻ａ，ｃ，ｅは、アーク検出信号Ｃの前縁のタイミングを示し、時刻ｂ，ｄ，ｆは、アーク検出信号Ｃの後縁のタイミングを示す。図２（Ｃ）によれば、アーク検出信号Ｃは、アーク放電が発生すると、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しい、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きくなり、パルス状波形の信号となる。
【００４３】
図２（Ｄ）は、オンディレイタイマー１１３による第１のオンディレイ信号Ｄを示し、横軸は経過時間ｔ、縦軸は第１のオンディレイ信号Ｄのオンおよびオフをそれぞれ示す。時刻ｇは、アーク検出信号Ｃが出力されてから第１の所定時間ｔ１だけ経過した時点を示す。
【００４４】
図２（Ｅ）は、フリップフロップ回路１１４による第１の電源遮断／再起動信号Ｅを示し、横軸は経過時間ｔ、縦軸は第１の電源遮断／再起動信号Ｅのオンおよびオフをそれぞれ示す。
【００４５】
このように、アーク放電が連続的に発生する場合、アーク放電が発生すると、アーク検出信号Ｃを出力して、直ちに電源を遮断し、第１の所定時間ｔ１が経過した後、電源を再起動するステップを繰り返し動作させることができる。
【００４６】
以上のようなアーク放電が連続的に発生する場合における第２のアーク制御器１２２の動作について説明する。図３および図４は、図２における各信号のタイミングを示す図の続きを示す図である。図３（Ｆ）は、保持器１２３によるアーク検出信号Ｃを保持したアーク検出保持信号Ｆを示し、横軸は経過時間ｔ、縦軸はアーク検出保持信号Ｆのレベルをそれぞれ示す。記号ｐ，ｑ，ｒはそれぞれ時刻を示す。ここで、時刻ｐ，ｑ，ｒは、第２の所定時間ｔ２’に対応する時刻、後述する閾値に対応する時刻、第２の所定時間ｔ２に対応する時刻をそれぞれ示す。記号Ｍは、時刻ｑにおいてアーク検出保持信号Ｆのオンオフ状態を判断するための閾値とする。つまり、アーク検出保持信号Ｆのレベルが閾値Ｍに等しいとき、またはアーク検出保持信号Ｆのレベルが閾値Ｍより大きいときに、アーク検出保持信号Ｆはオフ状態であるとし、また、アーク検出保持信号Ｆのレベルが閾値Ｍより小さいときに、アーク検出保持信号Ｆはオン状態であるとする。
【００４７】
図３（Ｆ）によれば、アーク検出保持信号Ｆは、時刻ａにおいて保持器１２３がアーク検出信号Ｃを入力すると、アーク検出信号Ｃが時刻ａからｂまでの間でオンであるからその信号を受けてオンとなり、その後、時刻ｂから保持器１２３の時定数にしたがって漸増する。同様に、時刻ｃにおいてアーク検出信号Ｃを再度入力すると、アーク検出信号Ｃが時刻ｃからｄまでの間でオンであるからその信号を受けてオンとなり、その後、時刻ｄから漸増し、さらに時刻ｅおいて、アーク検出信号Ｃを再々度入力すると、アーク検出信号Ｃが時刻ｅからｆまでの間でオンであるからその信号を受けてオンとなり、その後、時刻ｆから漸増していることがわかる。
【００４８】
図３（Ｋ）は、アーク検出保持信号Ｆに基づく遅延信号を示す。横軸ｔは経過時間、縦軸は遅延信号のオンおよびオフをそれぞれ示す。記号δ２（２箇所）は、遅延信号における遅延時間を示す。
【００４９】
図３（Ｇ）は、モノステーブル回路１２４によるモノステーブル信号Ｇを示し、横軸が経過時間ｔ、縦軸がモノステーブル信号Ｇのオンおよびオフをそれぞれ示す。つまり、モノステーブル信号Ｇは、アーク検出保持信号Ｆをトリガー信号としてオンし、そこから第２の所定時間ｔ２が経過した後、オフに戻る信号を示す。図３（Ｆ）および図３（Ｇ）によれば、最初、アーク検出信号Ｃを入力してから（アーク検出保持信号Ｆがオンしてから）第２の所定時間ｔ２が経過したとき、アーク検出保持信号Ｆがオフ状態であること、すなわちアーク放電を検出していない状態であることを示す。
【００５０】
図３（Ｇ’）は、モノステーブル信号Ｇ’を示す。つまり、モノステーブル信号Ｇ’は、アーク検出保持信号Ｆをトリガー信号としてオンし、そこから第２の所定時間ｔ２’が経過した後、オフに戻る信号を示す。図３（Ｆ）および図３（Ｇ’）によれば、最初、アーク検出信号Ｃを入力してから（アーク検出保持信号Ｆがオンしてから）第２の所定時間ｔ２’が経過したとき、アーク検出保持信号Ｆがオン状態であること、すなわちアーク放電を検出している状態であることを示す。
【００５１】
図３（Ｈ）は、フリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈを示し、横軸は経過時間ｔ、縦軸は第２の電源遮断／再起動信号Ｈをそれぞれ示す。図３（Ｆ）および図３（Ｇ）によれば、第２の電源遮断／再起動信号Ｈは、経過時間に拘わらずオフ状態となる。
【００５２】
一方、図３（Ｈ’）は、フリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈ’を示し、横軸は経過時間ｔ、縦軸は第２の電源遮断／再起動信号Ｈ’をそれぞれ示す。図３（Ｆ）および図３（Ｇ’）によれば、第２の電源遮断／再起動信号Ｈ’は、時刻ａにおいて最初にアーク放電を検出してから第２の所定時間ｔ２’だけ経過した後、オフからオンとなり、さらに第３の所定時間ｔ３だけ経過した後、リセットされてオフ状態となる。
【００５３】
図３（Ｉ）は、第２のオンディレイ信号Ｉ、すなわちハードアークを停止する期間を表す信号を示し、横軸が経過時間t、縦軸がハードアークを停止する期間のタイミングをそれぞれ示す。記号ｔ３は、第２の電源遮断／再起動信号Ｈ’のオフからオンへの切替え時点からハードアークを停止する時間である第３の所定時間を示す。
【００５４】
図４（Ｊ）は、第２の所定時間ｔ２の場合、ＯＲ回路１２７による電源の遮断または再起動を行うための最終段に位置するアーク検出信号である電源遮断／再起動信号Ｊを示し、横軸が経過時間ｔ、縦軸が電源遮断／再起動信号Ｊをそれぞれ示す。
【００５５】
図４（Ｊ’）は、図４（Ｊ）と同様に、第２の所定時間ｔ２’の場合、ＯＲ回路１２７による電源の遮断または再起動を行うための最終段に位置するアーク検出信号である電源遮断／再起動信号Ｊ’を示し、横軸が経過時間ｔ、縦軸が電源遮断／再起動信号Ｊ’をそれぞれ示す。
【００５６】
保持器１２３は、アーク検出信号Ｃを入力すると、アーク検出信号Ｃを当該保持器１２３の時定数によって、時間が経過すると共に漸増するように保持するアーク検出保持信号Ｆを生成し、そのアーク検出保持信号Ｆをフリップフロップ回路１２５およびモノステーブル回路１２４に出力する。つまり、保持器１２３によるアーク検出保持信号Ｆは、保持器１２３がない場合、図２（Ｃ）に示すように、時刻ａのアーク検出信号Ｃによりオンとなる。そして、図２（Ｅ）に示すように、電源が遮断され、時刻ｂにおいて瞬時にオフとなる。一方、保持器１２３が有る場合、アーク検出保持信号Ｆは、図３（Ｆ）に示すように、時刻ａにおいて比較器１１２によるアーク検出信号Ｃが保持器１２３に入力されてオンとなる。そして、電源が遮断された後、時刻ｂから実線および２点鎖線で示す応答曲線に沿ってレベルが変化し、時刻ｑ以後オフ状態に至る。応答曲線は、保持器１２３によるフィルタ回路の時定数に基づくものである。これにより、アーク検出器１３４によるアーク検出信号Ｃを出力した後、電源を遮断してもアーク検出保持信号Ｆを保持することができる。したがって、アーク放電を検出して電源を遮断した場合であっても、アーク放電を検出している状態であるか否かを判定することができる。つまり、アーク放電が連続的に発生するか否かを検出することができる。
【００５７】
モノステーブル回路１２４は、アーク検出保持信号Ｆを入力すると、図３（Ｇ）または（Ｇ’）に示すように、アーク検出保持信号Ｆをトリガパルス信号としてオンし、第２の所定時間ｔ２，ｔ２’が経過した後オフに戻るモノステーブル信号ＧまたはＧ'をそれぞれフリップフロップ回路１２５に出力する。
【００５８】
フリップフロップ回路１２５は、アーク検出保持信号Ｆをセット側に入力し、かつモノステーブル回路１２４によるモノステーブル信号ＧまたはＧ’をリセット側に入力すると、図３（Ｈ）または（Ｈ’）に示すように、アーク検出信号Ｃが出力してから第２の所定時間ｔ２またはｔ２’だけ経過した際に、アーク検出保持信号Ｆがオンしているか否かを判断し、その結果により、第２の所定時間ｔ２’が経過した際に、アーク検出保持信号Ｆがオンしているとき、つまりアーク検出保持信号Ｆがアーク検出信号Ｃの影響を受けているとき、そのアーク放電をハードアークと判定し、電源を遮断する。そして、さらに第３の所定時間ｔ３が経過した後、電源を再起動するための中間段に位置するアーク検出信号である第２の電源遮断／再起動信号Ｈ’をＯＲ回路１２７に出力する。また第２の所定時間ｔ２が経過した際に、アーク検出保持信号Ｆがオフしているとき、つまりアーク検出保持信号がアーク検出信号Ｃの影響を受けていないとき、電源を再起動するための中間段に位置するアーク検出信号である第２の電源遮断／再起動信号ＨをＯＲ回路１２７に出力する。
【００５９】
フリッププロップ回路１２５は、アーク検出保持信号Ｆをセット側に入力して信号処理する場合、実際上、図３（Ｋ）に示すように、アーク検出保持信号Ｆを入力する代わりに、保持器１２３によるアーク検出保持信号Ｆのオフからオンへのタイミングを遅延時間δ２だけ遅延させた遅延信号Ｋを入力するようにしてもよい。遅延信号Ｋは、論理回路、例えばＮＯＴ回路２個を保持器１２３とフリップフロップ回路１２５との間に直列に接続することにより、論理回路の出力信号として得ることができる。この遅延信号Ｋは、元の信号をそのままにし、時間のみを遅延させた信号である。これにより、フリップフロップ回路１２５による出力信号を安定な信号とすることができる。何故ならば、フリップフロップ回路１２５の入力信号が、セット側がオフであり、リセット側がオンであるとき、フリップフロップ回路１２５の出力信号がオフとなる。次に、フリップフロップ回路１２５の入力信号が、セット側がオンであり、リセット側がオンであるとき、フリップフロップ回路１２５の出力信号が直前のオフを保持するからである。
【００６０】
次に、ＯＲ回路１２７は、第１の電源遮断／再起動信号Ｅおよび第２の電源遮断／再起動信号ＨまたはＨ’を入力すると、出力信号である電源遮断／再起動信号Ｊは、最初のアーク放電が発生してから第２の所定時間ｔ２が経過した際に、アーク検出保持信号Ｆがオフ状態であるからアーク放電を検出していない状態であると判断したとき、図４（Ｊ）に示すように、オフとなり、電源は切断されず接続され続ける。また、電源遮断／再起動信号Ｊは、最初のアーク放電が発生してから第２の所定時間ｔ２’が経過した際に、アーク検出保持信号Ｆがオン状態であるからアーク放電を検出している状態であると判断したとき、図４（Ｊ’）に示すように、オンとなり、そのアーク放電はハードアークであると判定し、直ちに電源は遮断され、さらに第３の所定時間ｔ３が経過した後、電源は再起動する。ここで、ＯＲ回路１２７は論理和の演算を行う。これにより、アーク検出信号Ｃを出力した後、電源を遮断してもその後に発生するアーク放電を検出することができ、かつアーク放電が最初に発生した時刻から第２の所定時間ｔ２’が経過した際に、アーク放電を検出している状態であると判断したとき、そのアーク放電はハードアークであると判定し、電源が遮断され、さらに電源遮断から第３の所定時間t3が経過した後、電源を再起動することができる。
【００６１】
したがって、アーク放電を検出して電源を遮断した場合であっても、アーク放電が連続的に発生するときにはアーク検出保持信号Ｆがオン状態になっているから、アーク検出保持信号Ｆの状態によりアークが連続的に発生するか否かを検出することができ、かつ、その発生を検出することにより、ハードアークを抑制することができる。
【００６２】
図５は、本発明に係るアーク放電抑止装置におけるハードアークを検出する手順を示す図である。以下、アーク放電抑止装置におけるハードアークを検出する手順を説明する。
【００６３】
まず、電源装置１３０は、真空装置１０７の電極に供給する電源の交流放電電流に基づく直流電流値〔Ｂ〕と、アーク放電を判定するための基準電流であるアーク電流検出レベルＬとを比較し、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しいとき、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きいとき、アーク放電が発生しているものと判定し、アーク検出信号Ｃを出力する（ステップＳ１）。
【００６４】
そして、第２のアーク制御器１２２の保持器１２３は、アーク検出信号Ｃを入力し、アーク検出信号Ｃを所定の時定数で保持し、得られるアーク検出保持信号Ｆを出力する。つまり、アーク放電が発生した後、アーク検出信号Ｃを一定時間だけ保持する（ステップＳ２）。
【００６５】
そして、モノステーブル回路１２４は、アーク検出保持信号Ｆを入力し、アーク検出保持信号Ｆをトリガパルス信号としてオンし、第２の所定時間ｔ２’またはｔ２経過後にオフに戻るモノステーブル信号Ｇ’またはＧを出力する。つまり、保持したアーク検出信号Ｃの保持時間ｔ２’またはｔ２の間モノステーブル回路１２４を起動させる（ステップＳ３）。
【００６６】
そして、Ｒ−Ｓフリップフロップ回路１２５は、アーク検出保持信号Ｆをセット側に入力し、かつモノステーブル信号Ｇ’またはＧ’をリセット側に入力し、第２の所定時間ｔ２’またはｔ２が経過した後、アーク検出保持信号Ｆがオン状態であるかオフ状態であるか、すなわちアーク検出信号Ｃが保持されているか（アーク検出信号Ｃの影響を受けているか）否かを判断する。つまり、第２の所定時間（保持時間）ｔ２’またはｔ２が経過した後、アーク放電を検出している状態であるか否かを判断する（ステップＳ４）。前記ステップ４により、アーク放電を検出している状態であると判断した場合、そのアーク放電をハードアークであると判定する（ステップＳ５）。
【００６７】
ハードアークであると判定した後電源は遮断され、さらに、オンディレイタイマー１２６は、ハードアークを停止する時間である第３の所定時間（保持時間）ｔ３だけ保持するタイマーを起動させる。つまり、ハードアーク検出信号の第３の所定時間ｔ３のタイマーを起動させる（ステップＳ６）。第３の所定時間ｔ３が経過した後、ハードアーク検出信号の保持を解除し、電源を再起動する（ステップＳ７）。また、前記ステップ４の結果として、アーク放電を検出している状態でないと判断した場合、運転を継続し終了する。
【００６８】
次に、アーク放電抑止装置１３２におけるマイクロアークを検出する手順について説明する。ハードアークと同様に、アーク検出信号Ｃを出力する（ステップＳ１）。そして、電源を遮断し、かつアーク検出信号Ｃの第１の所定時間ｔ１のオンディレイタイマー１１３を起動させる（ステップＳ８）。第１の所定時間ｔ１が経過した後、保持された第１の所定時間ｔ１を解除し、電源を再起動する（ステップＳ９）。
【００６９】
以上により、アーク放電が発生して直ちに電源を遮断し、電源を遮断してから第１の所定時間ｔ１だけ経過したとき、電源を再起動する。この場合、そのアーク放電をマイクロアークであると判定する。また、アーク放電が発生した後、第２の所定時間ｔ２’が経過した際に、アーク放電を検出している状態であるとき、つまり連続的にアーク放電が発生するものと判断したとき、そのアーク放電をハードアークである判定し、電源を遮断し、さらに、電源を遮断してから第３の所定時間ｔ３が経過したとき、電源を再起動することができる。したがって、アーク放電を検出して電源を遮断した場合であっても、アーク放電が連続的に発生するか否かを検出することができ、かつハードアークを抑制することができる。
【００７０】
以上の説明では、電源装置１３０が、交流型スパッタリング装置に適用する交流電源の場合を示したが、図６に示すように、直流型スパッタリング装置を制御するために、絶縁トランス１０５と直流型のカソード１０８を使用する真空装置１０７との間にＡＣ−ＤＣ電力変換器１３５を配設し、ＡＣ−ＤＣ電力変換器１３５による直流放電電流信号Ａ３をカソード１０８に供給する直流電源の場合にも適用することができる。この場合、例えば図１における直流電流信号Ｂの代わりに直流放電電流信号Ａ３の絶対値を用いる。具体的には、絶対値変換器（図示せず）は、直流放電電流信号Ａ３を入力し、直流放電電流信号Ａ３の絶対値を演算し、演算の結果により、得られる直流放電電流信号Ａ３の絶対値を比較器１１２に出力する。以下の信号処理は、図１と同様である。
【図面の簡単な説明】
【００７１】
【図１】本発明に係るアーク放電抑止装置をスパッタリング装置に適用した一例を示す制御ブロック図である。
【図２】本発明に係るアーク放電抑止装置におけるアーク放電が連続的に発生する場合の各信号のタイミングを示す図である。
【図３】図２の続きを示す図である。
【図４】図３の続きを示す図である。
【図５】本発明に係るアーク放電抑止装置におけるハードアークを検出する手順を示す図である。
【図６】本発明に係るアーク放電抑止装置の周辺装置の他の例を示す図である。
【図７】従来のアーク放電抑止装置をスパッタリング装置に適用した場合の制御ブロック図である。
【図８】従来のアーク放電抑止装置をスパタリング装置に適用した場合における各信号のタイミングを示す図である。
【図９】従来のグロー放電処理装置における制御信号発生器の回路図である。
【符号の説明】
【００７２】
８ 制御信号発生器
１１ 検出レベル設定器
１２ 休止時間設定器
１３ 立上り時間時間設定器
１４ 比較器
１５ メモリ回路
１６，１７ 積分器
１８，１９ 演算器
２０ 休止時間幅パルス発生器
１０１ 従来のスパッタリング装置
１０２ ＡＣ―ＤＣ電力変換器
１０３ 平滑用コンデンサ
１０４ ＤＣ−ＡＣ電力変換器
１０５ 高周波トランス
１０６ カレントトランス
１０７ 真空装置
１０８，１０９ カソード
１１０ 抵抗体
１１１ ＡＣ−ＤＣ変換器
１１２ 比較器
１１３ オンディレイタイマー
１１４ フリップフロップ回路
１２１ スパッタリング装置
１２２ 第２のアーク制御器
１２３ 保持器
１２４ モノステーブル回路
１２５ フリップフロップ回路
１２６ オンディレイタイマー
１２７ ＯＲ回路
１３０ 電源装置
１３１ 第１のアーク制御器
１３２，１３３ アーク放電抑止装置
１３４ アーク検出器
１３５ ＡＣ−ＤＣ電力変換器
ａ 検出電流値
ｂ 検出レベル
ｃ 比較器出力信号
ｄ メモリ出力信号
ｅ 積分信号
ｆ 電流信号
ｇ 休止時間幅パルス信号
ｋ 制御信号
Ａ 交流放電電流信号
ＡＡ 交流放電電圧信号
Ａ１ アーク放電がある交流放電電流信号
Ａ３ 直流放電電流信号
Ｂ 直流電圧信号または直流電流信号
Ｃ アーク検出信号
Ｄ 第１のオンディレイ信号
Ｅ 第１の電源遮断／再起動信号
Ｆ アーク検出保持信号
Ｇ，Ｇ’ モノステーブル信号
Ｈ，Ｈ’ 第２の電源遮断／再起動信号
Ｉ 第２のオンディレイ信号
Ｊ，Ｊ’ 電源遮断／再起動信号
Ｌ アーク電流検出レベル
【技術分野】
【０００１】
本発明は、グロー放電処理装置に用いるアーク放電抑止装置および方法に関し、特に、スパッタリング装置における連続的なアーク放電を検出し、電源を遮断かつ再起動するためのアーク放電抑止装置および方法に関するものである。
【背景技術】
【０００２】
従来、グロー放電を利用した処理装置に用いるアーク放電抑制装置として、例えば特許文献１に記載のものが知られている。このアーク放電抑制装置は、図９に示すように、放電電流検出器（図示せず）からの検出電流値ａと、常時、検出レベル設定器１１の検出レベルｂとが、比較器１４において比較される。この場合の検出レベルｂは異常放電電流検出値に相当する。アーク放電が発生すると、検出電流値ａが検出レベルｂを越えるため、比較器１４において出力信号ｃが出力され、メモリ回路１５に送られてアーク放電発生状態が書き込まれる。これに対応してメモリ回路１５から積分器１６に信号ｄが送られて所要の積分動作が加えられ、該積分信号ｅが休止時間幅パルス発生器２０に入力される。この休止時間幅パルス発生器２０には休止時間設定器１２から一定値の電流信号ｆが入力されており、上記積分信号ｅの立上り幅に応じたパルス幅の休止時間幅パルスｇが出力される。このアーク放電抑制装置は、比較器１４による異常放電電流検出時に放電休止回路によって所要時間通電を停止させると共に、放電休止時間経過時に放電電流を積分波形的に漸増させる電流制御回路によって再通電させることを特徴とする。
【０００３】
また、グロー放電を利用した処理方法の一例であるスパッタリングの成膜プロセスを用いて、成膜用基板（以下、基板という。）に種々な被膜材料を成膜させて半導体や液晶基板などを製造するスパッタリング装置は、真空装置の中に、アルゴンなどの不活性ガスを導入しながら、被膜材料（ターゲットに相当する。）を取り付けた電極を陰極（またはカソードという。）としてグロー放電を発生させ、放電中に生成したイオンを放電電圧に相当する数百ｅＶのエネルギーで陰極に衝突させ、その際に反動で放出する粒子を、基板上に堆積させて成膜を行う。
【０００４】
このスパッタリング装置に電力を供給する電源装置は、直流電源や高周波の交流電源であって、かつ、電圧、電流および電力を一定に制御して電極に印加する。しかし、この成膜プロセスでは電力を供給するための電極に熱的変化が起こり、プロセス状態が一定せず、アーク放電やフラッシュバックなどの現象が発生する。従来、アーク放電を検出し、スパッタリング装置への供給電力を瞬時に停止し、アーク放電が消去した後再スタートする方法が用いられていた。このとき、アーク放電を検出すると、スパッタリング装置への電力を遮断するので、アークの検出信号も消滅する。
【０００５】
図７は、従来のアーク放電抑止装置をスパッタリング装置に適用した場合の制御ブロック図である。スパッタリング装置１０１は、電源装置１３０、真空装置１０７、カレントトランス１０６およびアーク放電抑止装置１３３を備える。電源装置１３０は、ＡＣ−ＤＣ電力変換器１０２、平滑コンデンサ１０３、ＤＣ−ＡＣ電力変換器１０４および絶縁トランス１０５を備える。
【０００６】
ＡＣ−ＤＣ電力変換器１０２は、整流素子例えば、ダイオードを用いた３相全波整流回路であり、３相交流電力を入力し、３相交流電力を整流し、直流電力を平滑用コンデンサ１０３に出力する。ＡＣ−ＤＣ電力変換器１０２の出力正極端子は、平滑用コンデンサ１０３の一端に、出力負極端子は、平滑用コンデンサ１０３の他端にそれぞれ接続される。
【０００７】
平滑用コンデンサ１０３は、ＡＣ−ＤＣ電力変換器１０２による直流電力を入力し、直流電力を平滑にし、その結果得られる平滑された直流電力をＤＣ―ＡＣ電力変換器１０４に出力する。平滑用コンデンサ１０３は、その一端がＤＣ―ＡＣ電力変換器１０４の入力正極端子に接続され、他端がＤＣ―ＡＣ電力変換器１０４の入力負極端子に接続される。
【０００８】
ＤＣ−ＡＣ電力変換器１０４は、インバータであり、相対向する２対の半導体スイッチング素子、例えばＩＧＢＴ（Ｑ１およびＱ４スイッチ）およびＩＧＢＴ（Ｑ２およびＱ３スイッチ）の対が、ＩＧＢＴのゲートに入力される制御信号により、コレクターエミッタ間の導通／遮断制御を行う。すなわち、ＤＣ−ＡＣ電力変換器１０４は、ＩＧＢＴの対が交互にオン／オフ動作を繰り返して、例えば、半導体スイッチング素子のスイッチング周波数を数KHzから数１０KHzまでとして、平滑用コンデンサ１０３による平滑された直流波形を略矩形波交流波形である高周波の交流電力に変換する回路である。すなわち、ＤＣ−ＡＣ電力変換器１０４は、平滑された直流電力を入力し、内在する半導体スイッチング素子のゲートをオン／オフ動作させて、平滑された直流電力を高周波の交流電力に変換する。
【０００９】
絶縁トランス１０５は、相互に電磁結合された１次巻線および２次巻線からなる変圧器であり、１次巻線に交流電圧を入力し、相互電磁誘導作用により、１次巻線と２次巻線の巻数比に比例した交流電圧が２次巻線に発生する。絶縁トランス１０５の２次巻線は、真空装置１０７に接続される。すなわち、絶縁トランス１０５は、交流電力を入力し、交流電力を電気的に絶縁させた交流電力に変換する。
【００１０】
カレントトランス１０６は、例えば、磁電変換素子であるホール素子を利用して、被測定電流を非接触で検出するセンサであり、カソード１０８，１０９に供給される交流の放電電流信号Ａの電流値を検出することができる。
【００１１】
従来のアーク放電抑止装置１３３は、アーク検出器１３４および第１のアーク制御器１３１を備える。アーク検出器１３４は、抵抗体１１０、ＡＣ／ＤＣ変換器１１１および比較器１１２を備える。抵抗体１１０は、交流の放電電流信号Ａを入力し、交流の放電電流信号Ａを交流の放電電圧信号ＡＡに変換し、交流の放電電圧信号ＡＡをＡＣ／ＤＣ変換器１１１に出力する。ここで、放電電流信号Ａを放電電圧信号ＡＡに変換するのは、比較器１１２が、機能上、入力信号として電圧信号を使用しなければならないからである。尚、実質上、放電電圧信号ＡＡのレベルと放電電流信号Ａのレベルとが一致するように、抵抗体１１０の抵抗値が選択されている。
【００１２】
ＡＣ／ＤＣ変換器１１１は、交流の放電電圧信号ＡＡを入力し、交流の放電電圧信号ＡＡの絶対値を演算し、演算の結果により、得られる直流電圧信号Ｂ（この信号のレベルと直流の電流信号のレベルとが一致するので、以下、直流電流信号Ｂと表示する。）を比較器１１２に出力する。
【００１３】
比較器１１２は、ＡＣ／ＤＣ変換器１１１による直流電流値〔Ｂ〕（以下、〔 〕は、〔 〕内の信号の信号レベルを示す。例えば、〔Ｂ〕は、直流電流信号Ｂの信号レベルを示す。）と、アーク放電を判定する基準電流値であるアーク電流検出レベルＬとを入力し、直流電流値〔Ｂ〕とアーク電流検出レベルＬとを比較演算し、演算の結果により、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しいとき、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きいとき、オン信号であるアーク検出信号をフリップフロップ回路１１４およびオンディレイタイマー１１３に出力する。また、直流電流値〔Ｂ〕がアーク電流検出レベルＬより小さいとき、アーク検出信号Ｃを出力しない。
【００１４】
また、第１のアーク制御器１３１は、オンディレイタイマー１１３およびＲ−Ｓフリップフロップ回路１１４を備える。オンディレイタイマー１１３は、例えばソフトタイマーであり、オンディレイタイマー１１３の入力信号がオンした後、オンディレイタイマー１１３に設定した第１の所定時間ｔ１が経過したとき、出力信号がオンとなる。つまり、オンディレイタイマー１１３は、比較器１１２によるアーク検出信号Ｃを入力し、アーク検出信号Ｃがオンになってから第１の所定時間ｔ１が経過したとき、出力信号がオンとなる第１のオンディレイ信号ＤをＲ−Ｓフリップフロップ回路１１４に出力する。ここで、第１の所定時間ｔ１は、アーク放電（後述するマイクロアーク）が発生した後、電源を一定時間だけ停止する時間を示す。
【００１５】
図８は、従来のアーク放電抑止装置をスパッタリング装置に適用した場合における各信号のタイミングを示す図である。図８（Ａ）は、図７に示した交流放電電流信号Ａまたは交流放電電圧信号ＡＡの波形に相当し、アーク放電が発生しないときの交流放電電流信号Ａまたは交流放電電圧信号ＡＡのレベルと経過時間との関係を示す。横軸tは経過時間、縦軸は交流放電電流レベル（交流放電電流レベルと交流放電電圧レベルとは同等とみなす。）をそれぞれ示す。
【００１６】
図８（Ａ１）は、アーク放電が発生するときの交流放電電流レベルと経過時間との関係を示す。横軸ｔは経過時間、縦軸は交流放電電流レベルをそれぞれ示す。図８（Ｂ）は、図７に示したＡＣ／ＤＣ変換器１１１による直流電流信号Ｂに相当し、横軸ｔは経過時間、縦軸は直流電流レベルをそれぞれ示す。記号Ｌは、アーク放電を判定するための基準電流値であり、アーク電流検出レベルを示す。
【００１７】
図８（Ｃ）は、図７に示した比較器１１２によるアーク検出信号Ｃの波形を示し、横軸ｔは経過時間、縦軸はアーク検出信号Ｃのレベルをそれぞれ示す。例えば、アーク検出信号ＣがＬＯＷである場合は、アーク放電を検出している状態、つまりオン状態であるものする。またアーク検出信号ＣがＨＩＧＨである場合は、アーク放電を検出していない状態、つまりオフ状態であるものとする。記号ａは、アーク放電を検出する時刻を示す。
【００１８】
図８（Ｄ）は、第１のオンディレイ信号Ｄの波形を示し、横軸ｔは経過時間、縦軸は第１のオンディレイ信号Ｄのレベルをそれぞれ示す。第１のオンディレイ信号Ｄは、図７に示したオンディレイタイマー１１３により、アーク検出信号Ｃを入力した後、オンのタイミングを第１の所定時間ｔ１だけ遅延させた信号である。
【００１９】
図８（Ｅ）は、第１の電源遮断／再起動信号Ｅの波形を示し、横軸ｔは経過時間、縦軸は第１の電源遮断／再起動信号Ｅのレベルをそれぞれ示す。図８（Ｂ’）は、図７に示したＡＣ／ＤＣ変換器１１１による直流電流信号Ｂに相当し、アーク検出信号Ｃを検出した後電源を遮断し、さらに第１の所定時間ｔ１が経過した後、電源を再起動させる場合の経過時間と直流電流レベルとの関係を示し、横軸ｔは経過時間、縦軸はアーク放電が存在する場合の直流電流レベルをそれぞれ示す。ここで、δ1は、アーク放電を検出してから電源を遮断するまでの信号処理の遅れ時間を示す。この遅れは、アーク検出回路１３４およびＡＣ−ＤＣ電力変換器１０４のスイッチング素子による信号処理に時間がかかるからである。
【００２０】
次に、Ｒ−Ｓフリップフロップ回路１１４は、図７に示したように、セット側に比較器１１２によるアーク検出信号Ｃを入力し、かつリセット側にオンディレイタイマー１１３による第１のオンディレイ信号Ｄを入力し、第１の電源遮断／再起動信号ＥをＤＣ−ＡＣ電力変換器１０４におけるスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。Ｒ−Ｓフリップフロップ回路１１４は、図８（Ｅ）に示すように、セット側の入力がオンになると、出力がオンになり、リセット側がオンになるまでオンを保持する。つまり、Ｒ−Ｓフリップフロップ回路１１４は、アーク検出信号Ｃが、時刻ａにおいてオフからオンに変化してから、第１の所定時間ｔ１が経過するまで、オンを出力し、保持する。次に、第１の所定時間ｔ１が経過したとき、すなわち時刻ｇであるとき、リセット側にオンが入力すると、オンからオフに変化する第１の電源遮断／再起動信号ＥをＤＣ−ＡＣ電力変換器１０４におけるスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。ここで、ゲート回路（図示せず）は、フリップフロップ回路１１４による第１の電源遮断／再起動信号Ｅがオンであるとき、スイッチング素子のゲートをオフにし、すなわち前記電源を遮断する。また、第１の電源遮断／再起動信号Ｅがオフであるとき、スイッチング素子のゲートをオンにし、すなわち電源を起動する。
【００２１】
これにより、第１のアーク制御器１３１は、アーク放電が発生すると、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しい、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きくなり、アーク検出信号Ｃを出力し、直ちに電源装置１３０から真空装置１０７へ供給している電源を遮断し、第１の所定時間ｔ１が経過した後、電源を再起動して電源の供給を再開することができる。つまり、図８（Ｃ）および（Ｄ）に示した時刻ａから時刻ｇまでの区間において、真空装置１０７に供給する電源を遮断するので、単発のアーク放電であるマイクロアークを消滅させることができる。
【００２２】
【特許文献１】特開昭５３−６０３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、従来のアーク放電抑止装置では、電源を再起動したとき、すぐにマイクロアークが発生することがある。この場合、この状態が長時間続くと、スパッタリング装置のカソードなどを損傷させてしまうという問題が生じる虞がある。また、カソードが新しい場合には、異物がカソードの表面に付着して、マイクロアークが発生し易くなり、マイクロアークが連続して発生する可能性がある。つまり、ハードアークの発生の可能性が高くなるため、カソードを一層損傷させてしまうという問題が生じる虞がある。このような場合、アーク放電が発生した直後に電源を遮断するとアーク放電が止まるため、その後は当然のことながら、アーク放電を検出することができない。電源を遮断してアーク放電が止まったとしても、その後電源を再起動するとアーク放電が発生する状態、すなわち、アーク放電が連続して発生する状態になる可能性がある。この場合、アーク放電が連続して発生するか否かを検出し、その発生を防ぐことが望ましい。
【００２４】
そこで、本発明は、アーク放電を検出して電源を遮断した後の任意の時刻において、アーク放電が連続的に発生するか否かを検出することができるように、かつハードアークを抑制することができるように、アーク放電を検出してから所定の時定数だけアーク検出信号を保持し、さらにアーク放電を検出してから所定時間が経過した際に、アーク検出信号を保持しているときには、そのアーク放電をハードアークと判定し、さらに所定時間だけ経過したとき、電源を再起動することができるアーク放電抑止装置およびその方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するために、本発明は、真空装置と前記真空装置内の電極へ電力を供給する電源装置とを備えるグロー放電処理装置において、前記真空装置内のアーク放電を検出した後、前記電源装置のスイッチング素子のゲートをオン／オフ制御してアーク放電を抑止するアーク放電抑止装置であって、前記電極に供給する放電電流に基づく直流電流値と、前記アーク放電を判定するための基準電流値であるアーク電流検出レベルとを入力し、前記直流電流値がアーク電流検出レベルに等しいとき、または前記直流電流値がアーク電流検出レベルより大きいときに、アーク検出信号を出力する比較器と、前記アーク検出信号を入力し、前記アーク検出信号に基づいて電源を遮断し、かつ電源を停止する時間を示す第１の所定時間が経過した後に、電源を再起動するための第１の電源遮断／再起動信号を出力する第１のアーク制御器と、前記アーク検出信号を入力し、前記アーク検出信号を所定の時定数で保持してアーク検出保持信号を生成し、ハードアークを判定する時間を示す第２の所定時間が経過した際に、前記アーク検出保持信号がオンであるとき、アーク放電をハードアークと判定して電源を遮断し、さらに、前記ハードアークを停止する時間を示す第３の所定時間が経過した後に、電源を再起動するための第２の電源遮断／再起動信号を出力する第２のアーク制御器と、前記第１の電源遮断／再起動信号と、前記第２の電源遮断／再起動信号とを入力し、前記第１の電源遮断／再起動信号と、前記第２の電源遮断／再起動信号との論理和の演算結果により、前記スイッチング素子のゲートをオフまたはオンするための電源遮断／再起動信号を出力するＯＲ回路と、を備えることを特徴とする。
【００２６】
さらに、好適には、前記第２のアーク制御器は、前記アーク検出信号を入力し、前記アーク検出信号を所定の時定数だけ保持して、得られるアーク検出保持信号を出力する保持器と、前記アーク検出保持信号を入力し、前記アーク検出保持信号をトリガパルス信号としてオンし、前記第２の所定時間が経過した後にオフに戻るモノステーブル信号を出力するモノステーブル回路と、前記アーク検出保持信号をセット側に入力し、かつ前記モノステーブル信号をリセット側に入力し、前記第２の所定時間が経過した後の前記モノステーブル信号がオンからオフに変化した際に、前記アーク検出保持信号がオンであるとき、前記アーク放電をハードアークと判定し、電源を遮断するための第２の電源遮断／再起動信号を出力するＲ−Ｓフリップフロップ回路と、前記ハードアークと判定した後、前記ハードアークを停止する時間を示す第３の所定時間を設定するオンディレイタイマーと、を備えることを特徴とする。
【００２７】
さらに、好適には、グロー放電処理装置が、スパッタリング装置であることを特徴とする。
【００２８】
また、本発明は、真空装置と前記真空装置内の電極へ電力を供給する電源装置とを備えるグロー放電処理装置において、前記真空装置内のアーク放電を検出した後、電源装置のスイッチング素子のゲートをオン／オフ制御してアーク放電を抑止するアーク放電抑止方法であって、前記電極に供給する放電電流に基づく直流電流値と、前記アーク放電を判定するための基準電流値であるアーク電流検出レベルとを比較し、前記直流電流値が前記アーク電流検出レベルに等しいとき、または前記直流電流値が前記アーク電流検出レベルより大きいときに、アーク検出信号を出力するステップと、前記アーク検出信号を所定の時定数で保持し、得られるアーク検出保持信号を出力するステップと、前記アーク検出保持信号をトリガパルス信号としてオンし、ハードアークを判定する時間を示す第２の所定時間が経過した後にオフに戻るモノステーブル信号を出力するステップと、前記アーク検出保持信号をＲ−Ｓフリップフロップ回路のセット側に入力し、かつ前記モノステーブル信号を前記Ｒ−Ｓフリップフロップ回路のリセット側に入力し、前記第２の所定時間が経過した際に、前記アーク検出保持信号がオンである否かを判断するステップと、前記ステップにより、前記アーク検出保持信号がオンであるとき、前記アーク放電をハードアークと判定するステップと、前記ハードアークと判定した後、電源を遮断し、さらに、前記ハードアークを停止する時間を示す第３の所定時間だけ保持するタイマーを起動するステップと、前記第３の所定時間が経過した後、前記第３の所定時間の保持を解除し、電源を再起動するステップと、を備えることを特徴とする。
【発明の効果】
【００２９】
以上説明したように、本発明によれば、アーク放電を検出して電源を遮断した後に、アーク放電が連続的に発生するときにはアーク検出保持信号がオン状態になる。これにより、アーク検出保持信号の状態によりアークが連続的に発生するか否かを検出することができ、かつ、その発生を検出することにより、ハードアークを抑制することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
〔構成〕
図１は、本発明に係るアーク放電抑止装置をスパッタリング装置に適用した一例を示す制御ブロック図である。スパッタリング装置１２１は、電源装置１３０、真空装置１０７およびアーク放電抑止装置１３２を備える。電源装置１３０および真空装置１０７は、図７に示した従来の装置と同様であるので、説明を省略する。アーク放電抑止装置１３２は、アーク放電抑止装置１３３、第２のアーク制御器１２２およびＯＲ回路１２７を備える。アーク放電抑止装置１３３は、図７に示した従来の装置と同様であるので、説明を省略する。
【００３１】
第２のアーク制御器１２２は、図１に示すように、保持器１２３、モノステーブル回路１２４、Ｒ−Ｓフリップフロップ回路１２５およびオンディレイタイマー１２６を備える。
【００３２】
保持器１２３は、例えば時定数Ｔｃとする微分回路から成るフィルタ回路であり、比較器１１２によるアーク検出信号Ｃを入力し、アーク検出信号Ｃを時定数Ｔｃの微分回路によって演算処理して、アーク検出信号Ｃを時定数Ｔｃだけ保持して、得られるアーク検出保持信号Ｆをモノステーブル回路１２４およびＲ−Ｓフリップフロップ回路１２５に出力する。ここで、保持器１２３は、フィルタ回路の代わりに、モノステーブル回路を使用しても同様な機能を持たせることができる。
【００３３】
モノステーブル回路１２４は、保持器１２３によるアーク検出保持信号Ｆを入力し、モノステーブル信号Ｇ’またはＧをＲ−Ｓフリップフロップ回路１２５に出力する。モノステーブル信号Ｇ’またはＧは、アーク検出保持信号Ｆをトリガパルスとしてオンし、第２の所定時間ｔ２’またはｔ２に見合うモノステーブル回路１２４の時定数で決まる時間が経つと、安定点であるオフに戻る。ここで、第２の所定時間ｔ２’，ｔ２は、アーク放電の継続時間を判定するための設定時間、すなわちハードアークであることを判定するための設定時間であり、第１の所定時間ｔ１を超える時間とし、スパッタリング装置１２１の仕様、真空装置１０７に投入する被加工物上に成膜する膜質およびカソード１０８，１０９の表面上の清浄度等によって、予め設定される。つまり、モノステーブル回路１２４は、後述する図３（Ｇ’）または（Ｇ）に示すように、アーク検出保持信号Ｆの時刻ａと同一のタイミングでオフからオンに変化し、さらに第２の所定時間ｔ２’，ｔ２が経過した後、オフに戻るモノステーブル信号Ｇ’またはＧをＲ−Ｓフリップフロップ回路１２５に出力する。
【００３４】
Ｒ−Ｓフリップフロップ回路１２５は、保持器１２３によるアーク検出保持信号Ｆをセット側に入力し、かつモノステーブル回路１２４によるモノステーブル信号Ｇ’またはＧをリセット側に入力し、ハードアークを判定した場合に、電源を遮断または再起動するための中間段に位置するアーク検出信号である第２の電源遮断／再起動信号Ｈ’またはＨをオンディレイタイマー１２６およびＯＲ回路１２７に出力する。
【００３５】
オンディレイタイマー１２６は、Ｒ−Ｓフリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈ’またはＨを入力し、第２の電源遮断／再起動信号Ｈ’またはＨがオンした後、第３の所定時間ｔ３が経過したとき、オフからオンとなる第２のオンディレイ信号ＩをＲ−Ｓフリップフロップ回路１２５のリセット側に出力する。ここで、第３の所定時間ｔ３は、ハードアークを停止する時間を決めるための設定時間であり、マイクロアークが発生したときの第１の所定時間ｔ１よりも長い時間、例えば数ミリ秒とする。
【００３６】
ＯＲ回路１２７は、論理和であり、アーク放電抑止装置１３３のＲ−Ｓフリップフロップ回路１１４による第１の電源遮断／再起動信号ＥとＲ−Ｓフリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈ’またはＨとを入力し、第１の電源遮断／再起動信号Ｅと第２の電源遮断／再起動信号Ｈ’またはＨとの論理和を演算し、演算の結果により、得られる電源を遮断または再起動するための最終段に位置するアーク検出信号である電源遮断／再起動信号Ｊ’またはＪをＤＣ−ＡＣ電力変換器１０４のスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。つまり、ゲート回路（図示せず）は、ＯＲ回路１２７による論理和の演算結果により、電源遮断／再起動信号Ｊ’またはＪがオンであるとき、電源を遮断する。また、電源遮断／再起動信号Ｊ’またはＪがオフであるとき、電源を再起動するための制御信号をスイッチング素子のゲートに出力することにより、電源を再起動する。
【００３７】
〔動作〕
次に、本発明に係るアーク放電抑止装置１３２の動作について説明する。アーク放電抑止装置１３２は、図１および図７に示すように、アーク放電装置１３３、第２のアーク制御器１２２およびＯＲ回路１２７を備える。アーク放電装置１３３は、アーク検出器１３４および第１のアーク制御器１３１を備える。アーク放電抑止装置１３２を概略的に説明すると、アーク検出器１３４は、カレントトランス１０６による交流放電電流Ａを入力してアーク放電を検出すると、アーク検出信号Ｃを前述した第１のアーク制御器１３１および第２のアーク制御器１２２に出力する。
【００３８】
第１のアーク制御器１３１は、アーク検出信号Ｃを入力すると、先ず電源を遮断し、電源を遮断してから第１の所定時間ｔ１が経過した後、電源を再起動するための第１の電源遮断／再起動信号ＥをＯＲ回路１２７に出力する。また、第２のアーク制御器１２２は、アーク検出信号Ｃを入力すると、比較器１１２によるアーク検出信号Ｃを所定の時定数で決まる時間だけ保持し、アーク検出信号Ｃを検出し始めてから第２の所定時間ｔ２’またはｔ２が経過したときに、アーク検出信号Ｃを保持している場合に、そのアーク放電をハードアークであると判定し、かつ電源を遮断し、さらに、電源を遮断してから後述する第３の所定時間ｔ３が経過した後、電源を再起動する第２の電源遮断／再起動信号Ｈ’またはＨをＯＲ回路１２７に出力する。
【００３９】
また、ＯＲ回路１２７は、第１の電源遮断／再起動信号Ｅおよび第２の電源遮断／再起動信号Ｈ’またはＨを入力すると、論理和による演算処理によって、得られる電源遮断／再起動信号Ｊ’またはＪをＤＣ−ＡＣ電力変換器１０４のスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。これにより、アーク放電が発生して電源を遮断した後であっても、アーク放電が連続的に発生するか否かを検出することができ、かつハードアークを抑制することができる。
【００４０】
次に、第２のアーク制御器１２２の動作について説明する。
その前に、アーク放電が連続的に発生する場合の第１の電源遮断／再起動信号Ｅについて説明する。図２は、本発明に係るアーク放電抑止装置におけるアーク放電が連続的に発生する場合の各信号のタイミングを示す図である。この例は、アーク放電が３回だけ発生する場合を示す。図２（Ａ）は、前述した図８（Ａ）に示すアーク放電が発生しない場合の交流放電電流信号に対し、アーク放電が連続的に発生する場合の交流放電電流信号Ａを示す。つまり、図２（Ａ）は、アーク放電が発生すると、アーク検出信号Ｃを出力し、直ちに電源を遮断し、それから第１の所定時間ｔ１が経過した後、電源を再起動するステップが繰り返し発生する場合の交流放電電流信号Ａを示し、横軸は経過時間ｔ、縦軸は交流放電電流信号Ａのレベルをそれぞれ示す。記号Ｌは、図８（Ｂ）と同様に、時刻ａにおいてアーク放電を判定する基準電流値であるアーク電流検出レベルを示す。
【００４１】
図２（Ｂ）は、ＡＣ／ＤＣ変換器１１２による交流放電電流信号Ａ（交流放電電流信号は、交流放電電圧信号と同等とする。）の絶対値信号である直流電流信号Ｂを示し、横軸は経過時間ｔ、縦軸は直流電流信号Ｂをそれぞれ示す。
【００４２】
図２（Ｃ）は、比較器１１２によるアーク検出信号Ｃを示し、横軸は経過時間ｔ、縦軸はアーク検出信号Ｃのオンおよびオフをそれぞれ示す。時刻ａ，ｃ，ｅは、アーク検出信号Ｃの前縁のタイミングを示し、時刻ｂ，ｄ，ｆは、アーク検出信号Ｃの後縁のタイミングを示す。図２（Ｃ）によれば、アーク検出信号Ｃは、アーク放電が発生すると、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しい、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きくなり、パルス状波形の信号となる。
【００４３】
図２（Ｄ）は、オンディレイタイマー１１３による第１のオンディレイ信号Ｄを示し、横軸は経過時間ｔ、縦軸は第１のオンディレイ信号Ｄのオンおよびオフをそれぞれ示す。時刻ｇは、アーク検出信号Ｃが出力されてから第１の所定時間ｔ１だけ経過した時点を示す。
【００４４】
図２（Ｅ）は、フリップフロップ回路１１４による第１の電源遮断／再起動信号Ｅを示し、横軸は経過時間ｔ、縦軸は第１の電源遮断／再起動信号Ｅのオンおよびオフをそれぞれ示す。
【００４５】
このように、アーク放電が連続的に発生する場合、アーク放電が発生すると、アーク検出信号Ｃを出力して、直ちに電源を遮断し、第１の所定時間ｔ１が経過した後、電源を再起動するステップを繰り返し動作させることができる。
【００４６】
以上のようなアーク放電が連続的に発生する場合における第２のアーク制御器１２２の動作について説明する。図３および図４は、図２における各信号のタイミングを示す図の続きを示す図である。図３（Ｆ）は、保持器１２３によるアーク検出信号Ｃを保持したアーク検出保持信号Ｆを示し、横軸は経過時間ｔ、縦軸はアーク検出保持信号Ｆのレベルをそれぞれ示す。記号ｐ，ｑ，ｒはそれぞれ時刻を示す。ここで、時刻ｐ，ｑ，ｒは、第２の所定時間ｔ２’に対応する時刻、後述する閾値に対応する時刻、第２の所定時間ｔ２に対応する時刻をそれぞれ示す。記号Ｍは、時刻ｑにおいてアーク検出保持信号Ｆのオンオフ状態を判断するための閾値とする。つまり、アーク検出保持信号Ｆのレベルが閾値Ｍに等しいとき、またはアーク検出保持信号Ｆのレベルが閾値Ｍより大きいときに、アーク検出保持信号Ｆはオフ状態であるとし、また、アーク検出保持信号Ｆのレベルが閾値Ｍより小さいときに、アーク検出保持信号Ｆはオン状態であるとする。
【００４７】
図３（Ｆ）によれば、アーク検出保持信号Ｆは、時刻ａにおいて保持器１２３がアーク検出信号Ｃを入力すると、アーク検出信号Ｃが時刻ａからｂまでの間でオンであるからその信号を受けてオンとなり、その後、時刻ｂから保持器１２３の時定数にしたがって漸増する。同様に、時刻ｃにおいてアーク検出信号Ｃを再度入力すると、アーク検出信号Ｃが時刻ｃからｄまでの間でオンであるからその信号を受けてオンとなり、その後、時刻ｄから漸増し、さらに時刻ｅおいて、アーク検出信号Ｃを再々度入力すると、アーク検出信号Ｃが時刻ｅからｆまでの間でオンであるからその信号を受けてオンとなり、その後、時刻ｆから漸増していることがわかる。
【００４８】
図３（Ｋ）は、アーク検出保持信号Ｆに基づく遅延信号を示す。横軸ｔは経過時間、縦軸は遅延信号のオンおよびオフをそれぞれ示す。記号δ２（２箇所）は、遅延信号における遅延時間を示す。
【００４９】
図３（Ｇ）は、モノステーブル回路１２４によるモノステーブル信号Ｇを示し、横軸が経過時間ｔ、縦軸がモノステーブル信号Ｇのオンおよびオフをそれぞれ示す。つまり、モノステーブル信号Ｇは、アーク検出保持信号Ｆをトリガー信号としてオンし、そこから第２の所定時間ｔ２が経過した後、オフに戻る信号を示す。図３（Ｆ）および図３（Ｇ）によれば、最初、アーク検出信号Ｃを入力してから（アーク検出保持信号Ｆがオンしてから）第２の所定時間ｔ２が経過したとき、アーク検出保持信号Ｆがオフ状態であること、すなわちアーク放電を検出していない状態であることを示す。
【００５０】
図３（Ｇ’）は、モノステーブル信号Ｇ’を示す。つまり、モノステーブル信号Ｇ’は、アーク検出保持信号Ｆをトリガー信号としてオンし、そこから第２の所定時間ｔ２’が経過した後、オフに戻る信号を示す。図３（Ｆ）および図３（Ｇ’）によれば、最初、アーク検出信号Ｃを入力してから（アーク検出保持信号Ｆがオンしてから）第２の所定時間ｔ２’が経過したとき、アーク検出保持信号Ｆがオン状態であること、すなわちアーク放電を検出している状態であることを示す。
【００５１】
図３（Ｈ）は、フリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈを示し、横軸は経過時間ｔ、縦軸は第２の電源遮断／再起動信号Ｈをそれぞれ示す。図３（Ｆ）および図３（Ｇ）によれば、第２の電源遮断／再起動信号Ｈは、経過時間に拘わらずオフ状態となる。
【００５２】
一方、図３（Ｈ’）は、フリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈ’を示し、横軸は経過時間ｔ、縦軸は第２の電源遮断／再起動信号Ｈ’をそれぞれ示す。図３（Ｆ）および図３（Ｇ’）によれば、第２の電源遮断／再起動信号Ｈ’は、時刻ａにおいて最初にアーク放電を検出してから第２の所定時間ｔ２’だけ経過した後、オフからオンとなり、さらに第３の所定時間ｔ３だけ経過した後、リセットされてオフ状態となる。
【００５３】
図３（Ｉ）は、第２のオンディレイ信号Ｉ、すなわちハードアークを停止する期間を表す信号を示し、横軸が経過時間t、縦軸がハードアークを停止する期間のタイミングをそれぞれ示す。記号ｔ３は、第２の電源遮断／再起動信号Ｈ’のオフからオンへの切替え時点からハードアークを停止する時間である第３の所定時間を示す。
【００５４】
図４（Ｊ）は、第２の所定時間ｔ２の場合、ＯＲ回路１２７による電源の遮断または再起動を行うための最終段に位置するアーク検出信号である電源遮断／再起動信号Ｊを示し、横軸が経過時間ｔ、縦軸が電源遮断／再起動信号Ｊをそれぞれ示す。
【００５５】
図４（Ｊ’）は、図４（Ｊ）と同様に、第２の所定時間ｔ２’の場合、ＯＲ回路１２７による電源の遮断または再起動を行うための最終段に位置するアーク検出信号である電源遮断／再起動信号Ｊ’を示し、横軸が経過時間ｔ、縦軸が電源遮断／再起動信号Ｊ’をそれぞれ示す。
【００５６】
保持器１２３は、アーク検出信号Ｃを入力すると、アーク検出信号Ｃを当該保持器１２３の時定数によって、時間が経過すると共に漸増するように保持するアーク検出保持信号Ｆを生成し、そのアーク検出保持信号Ｆをフリップフロップ回路１２５およびモノステーブル回路１２４に出力する。つまり、保持器１２３によるアーク検出保持信号Ｆは、保持器１２３がない場合、図２（Ｃ）に示すように、時刻ａのアーク検出信号Ｃによりオンとなる。そして、図２（Ｅ）に示すように、電源が遮断され、時刻ｂにおいて瞬時にオフとなる。一方、保持器１２３が有る場合、アーク検出保持信号Ｆは、図３（Ｆ）に示すように、時刻ａにおいて比較器１１２によるアーク検出信号Ｃが保持器１２３に入力されてオンとなる。そして、電源が遮断された後、時刻ｂから実線および２点鎖線で示す応答曲線に沿ってレベルが変化し、時刻ｑ以後オフ状態に至る。応答曲線は、保持器１２３によるフィルタ回路の時定数に基づくものである。これにより、アーク検出器１３４によるアーク検出信号Ｃを出力した後、電源を遮断してもアーク検出保持信号Ｆを保持することができる。したがって、アーク放電を検出して電源を遮断した場合であっても、アーク放電を検出している状態であるか否かを判定することができる。つまり、アーク放電が連続的に発生するか否かを検出することができる。
【００５７】
モノステーブル回路１２４は、アーク検出保持信号Ｆを入力すると、図３（Ｇ）または（Ｇ’）に示すように、アーク検出保持信号Ｆをトリガパルス信号としてオンし、第２の所定時間ｔ２，ｔ２’が経過した後オフに戻るモノステーブル信号ＧまたはＧ'をそれぞれフリップフロップ回路１２５に出力する。
【００５８】
フリップフロップ回路１２５は、アーク検出保持信号Ｆをセット側に入力し、かつモノステーブル回路１２４によるモノステーブル信号ＧまたはＧ’をリセット側に入力すると、図３（Ｈ）または（Ｈ’）に示すように、アーク検出信号Ｃが出力してから第２の所定時間ｔ２またはｔ２’だけ経過した際に、アーク検出保持信号Ｆがオンしているか否かを判断し、その結果により、第２の所定時間ｔ２’が経過した際に、アーク検出保持信号Ｆがオンしているとき、つまりアーク検出保持信号Ｆがアーク検出信号Ｃの影響を受けているとき、そのアーク放電をハードアークと判定し、電源を遮断する。そして、さらに第３の所定時間ｔ３が経過した後、電源を再起動するための中間段に位置するアーク検出信号である第２の電源遮断／再起動信号Ｈ’をＯＲ回路１２７に出力する。また第２の所定時間ｔ２が経過した際に、アーク検出保持信号Ｆがオフしているとき、つまりアーク検出保持信号がアーク検出信号Ｃの影響を受けていないとき、電源を再起動するための中間段に位置するアーク検出信号である第２の電源遮断／再起動信号ＨをＯＲ回路１２７に出力する。
【００５９】
フリッププロップ回路１２５は、アーク検出保持信号Ｆをセット側に入力して信号処理する場合、実際上、図３（Ｋ）に示すように、アーク検出保持信号Ｆを入力する代わりに、保持器１２３によるアーク検出保持信号Ｆのオフからオンへのタイミングを遅延時間δ２だけ遅延させた遅延信号Ｋを入力するようにしてもよい。遅延信号Ｋは、論理回路、例えばＮＯＴ回路２個を保持器１２３とフリップフロップ回路１２５との間に直列に接続することにより、論理回路の出力信号として得ることができる。この遅延信号Ｋは、元の信号をそのままにし、時間のみを遅延させた信号である。これにより、フリップフロップ回路１２５による出力信号を安定な信号とすることができる。何故ならば、フリップフロップ回路１２５の入力信号が、セット側がオフであり、リセット側がオンであるとき、フリップフロップ回路１２５の出力信号がオフとなる。次に、フリップフロップ回路１２５の入力信号が、セット側がオンであり、リセット側がオンであるとき、フリップフロップ回路１２５の出力信号が直前のオフを保持するからである。
【００６０】
次に、ＯＲ回路１２７は、第１の電源遮断／再起動信号Ｅおよび第２の電源遮断／再起動信号ＨまたはＨ’を入力すると、出力信号である電源遮断／再起動信号Ｊは、最初のアーク放電が発生してから第２の所定時間ｔ２が経過した際に、アーク検出保持信号Ｆがオフ状態であるからアーク放電を検出していない状態であると判断したとき、図４（Ｊ）に示すように、オフとなり、電源は切断されず接続され続ける。また、電源遮断／再起動信号Ｊは、最初のアーク放電が発生してから第２の所定時間ｔ２’が経過した際に、アーク検出保持信号Ｆがオン状態であるからアーク放電を検出している状態であると判断したとき、図４（Ｊ’）に示すように、オンとなり、そのアーク放電はハードアークであると判定し、直ちに電源は遮断され、さらに第３の所定時間ｔ３が経過した後、電源は再起動する。ここで、ＯＲ回路１２７は論理和の演算を行う。これにより、アーク検出信号Ｃを出力した後、電源を遮断してもその後に発生するアーク放電を検出することができ、かつアーク放電が最初に発生した時刻から第２の所定時間ｔ２’が経過した際に、アーク放電を検出している状態であると判断したとき、そのアーク放電はハードアークであると判定し、電源が遮断され、さらに電源遮断から第３の所定時間t3が経過した後、電源を再起動することができる。
【００６１】
したがって、アーク放電を検出して電源を遮断した場合であっても、アーク放電が連続的に発生するときにはアーク検出保持信号Ｆがオン状態になっているから、アーク検出保持信号Ｆの状態によりアークが連続的に発生するか否かを検出することができ、かつ、その発生を検出することにより、ハードアークを抑制することができる。
【００６２】
図５は、本発明に係るアーク放電抑止装置におけるハードアークを検出する手順を示す図である。以下、アーク放電抑止装置におけるハードアークを検出する手順を説明する。
【００６３】
まず、電源装置１３０は、真空装置１０７の電極に供給する電源の交流放電電流に基づく直流電流値〔Ｂ〕と、アーク放電を判定するための基準電流であるアーク電流検出レベルＬとを比較し、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しいとき、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きいとき、アーク放電が発生しているものと判定し、アーク検出信号Ｃを出力する（ステップＳ１）。
【００６４】
そして、第２のアーク制御器１２２の保持器１２３は、アーク検出信号Ｃを入力し、アーク検出信号Ｃを所定の時定数で保持し、得られるアーク検出保持信号Ｆを出力する。つまり、アーク放電が発生した後、アーク検出信号Ｃを一定時間だけ保持する（ステップＳ２）。
【００６５】
そして、モノステーブル回路１２４は、アーク検出保持信号Ｆを入力し、アーク検出保持信号Ｆをトリガパルス信号としてオンし、第２の所定時間ｔ２’またはｔ２経過後にオフに戻るモノステーブル信号Ｇ’またはＧを出力する。つまり、保持したアーク検出信号Ｃの保持時間ｔ２’またはｔ２の間モノステーブル回路１２４を起動させる（ステップＳ３）。
【００６６】
そして、Ｒ−Ｓフリップフロップ回路１２５は、アーク検出保持信号Ｆをセット側に入力し、かつモノステーブル信号Ｇ’またはＧ’をリセット側に入力し、第２の所定時間ｔ２’またはｔ２が経過した後、アーク検出保持信号Ｆがオン状態であるかオフ状態であるか、すなわちアーク検出信号Ｃが保持されているか（アーク検出信号Ｃの影響を受けているか）否かを判断する。つまり、第２の所定時間（保持時間）ｔ２’またはｔ２が経過した後、アーク放電を検出している状態であるか否かを判断する（ステップＳ４）。前記ステップ４により、アーク放電を検出している状態であると判断した場合、そのアーク放電をハードアークであると判定する（ステップＳ５）。
【００６７】
ハードアークであると判定した後電源は遮断され、さらに、オンディレイタイマー１２６は、ハードアークを停止する時間である第３の所定時間（保持時間）ｔ３だけ保持するタイマーを起動させる。つまり、ハードアーク検出信号の第３の所定時間ｔ３のタイマーを起動させる（ステップＳ６）。第３の所定時間ｔ３が経過した後、ハードアーク検出信号の保持を解除し、電源を再起動する（ステップＳ７）。また、前記ステップ４の結果として、アーク放電を検出している状態でないと判断した場合、運転を継続し終了する。
【００６８】
次に、アーク放電抑止装置１３２におけるマイクロアークを検出する手順について説明する。ハードアークと同様に、アーク検出信号Ｃを出力する（ステップＳ１）。そして、電源を遮断し、かつアーク検出信号Ｃの第１の所定時間ｔ１のオンディレイタイマー１１３を起動させる（ステップＳ８）。第１の所定時間ｔ１が経過した後、保持された第１の所定時間ｔ１を解除し、電源を再起動する（ステップＳ９）。
【００６９】
以上により、アーク放電が発生して直ちに電源を遮断し、電源を遮断してから第１の所定時間ｔ１だけ経過したとき、電源を再起動する。この場合、そのアーク放電をマイクロアークであると判定する。また、アーク放電が発生した後、第２の所定時間ｔ２’が経過した際に、アーク放電を検出している状態であるとき、つまり連続的にアーク放電が発生するものと判断したとき、そのアーク放電をハードアークである判定し、電源を遮断し、さらに、電源を遮断してから第３の所定時間ｔ３が経過したとき、電源を再起動することができる。したがって、アーク放電を検出して電源を遮断した場合であっても、アーク放電が連続的に発生するか否かを検出することができ、かつハードアークを抑制することができる。
【００７０】
以上の説明では、電源装置１３０が、交流型スパッタリング装置に適用する交流電源の場合を示したが、図６に示すように、直流型スパッタリング装置を制御するために、絶縁トランス１０５と直流型のカソード１０８を使用する真空装置１０７との間にＡＣ−ＤＣ電力変換器１３５を配設し、ＡＣ−ＤＣ電力変換器１３５による直流放電電流信号Ａ３をカソード１０８に供給する直流電源の場合にも適用することができる。この場合、例えば図１における直流電流信号Ｂの代わりに直流放電電流信号Ａ３の絶対値を用いる。具体的には、絶対値変換器（図示せず）は、直流放電電流信号Ａ３を入力し、直流放電電流信号Ａ３の絶対値を演算し、演算の結果により、得られる直流放電電流信号Ａ３の絶対値を比較器１１２に出力する。以下の信号処理は、図１と同様である。
【図面の簡単な説明】
【００７１】
【図１】本発明に係るアーク放電抑止装置をスパッタリング装置に適用した一例を示す制御ブロック図である。
【図２】本発明に係るアーク放電抑止装置におけるアーク放電が連続的に発生する場合の各信号のタイミングを示す図である。
【図３】図２の続きを示す図である。
【図４】図３の続きを示す図である。
【図５】本発明に係るアーク放電抑止装置におけるハードアークを検出する手順を示す図である。
【図６】本発明に係るアーク放電抑止装置の周辺装置の他の例を示す図である。
【図７】従来のアーク放電抑止装置をスパッタリング装置に適用した場合の制御ブロック図である。
【図８】従来のアーク放電抑止装置をスパタリング装置に適用した場合における各信号のタイミングを示す図である。
【図９】従来のグロー放電処理装置における制御信号発生器の回路図である。
【符号の説明】
【００７２】
８ 制御信号発生器
１１ 検出レベル設定器
１２ 休止時間設定器
１３ 立上り時間時間設定器
１４ 比較器
１５ メモリ回路
１６，１７ 積分器
１８，１９ 演算器
２０ 休止時間幅パルス発生器
１０１ 従来のスパッタリング装置
１０２ ＡＣ―ＤＣ電力変換器
１０３ 平滑用コンデンサ
１０４ ＤＣ−ＡＣ電力変換器
１０５ 高周波トランス
１０６ カレントトランス
１０７ 真空装置
１０８，１０９ カソード
１１０ 抵抗体
１１１ ＡＣ−ＤＣ変換器
１１２ 比較器
１１３ オンディレイタイマー
１１４ フリップフロップ回路
１２１ スパッタリング装置
１２２ 第２のアーク制御器
１２３ 保持器
１２４ モノステーブル回路
１２５ フリップフロップ回路
１２６ オンディレイタイマー
１２７ ＯＲ回路
１３０ 電源装置
１３１ 第１のアーク制御器
１３２，１３３ アーク放電抑止装置
１３４ アーク検出器
１３５ ＡＣ−ＤＣ電力変換器
ａ 検出電流値
ｂ 検出レベル
ｃ 比較器出力信号
ｄ メモリ出力信号
ｅ 積分信号
ｆ 電流信号
ｇ 休止時間幅パルス信号
ｋ 制御信号
Ａ 交流放電電流信号
ＡＡ 交流放電電圧信号
Ａ１ アーク放電がある交流放電電流信号
Ａ３ 直流放電電流信号
Ｂ 直流電圧信号または直流電流信号
Ｃ アーク検出信号
Ｄ 第１のオンディレイ信号
Ｅ 第１の電源遮断／再起動信号
Ｆ アーク検出保持信号
Ｇ，Ｇ’ モノステーブル信号
Ｈ，Ｈ’ 第２の電源遮断／再起動信号
Ｉ 第２のオンディレイ信号
Ｊ，Ｊ’ 電源遮断／再起動信号
Ｌ アーク電流検出レベル
【特許請求の範囲】
【請求項１】
真空装置と前記真空装置内の電極へ電力を供給する電源装置とを備えるグロー放電処理装置において、前記真空装置内のアーク放電を検出した後、前記電源装置のスイッチング素子のゲートをオン／オフ制御してアーク放電を抑止するアーク放電抑止装置であって、
前記電極に供給する放電電流に基づく直流電流値と、前記アーク放電を判定するための基準電流値であるアーク電流検出レベルとを入力し、前記直流電流値がアーク電流検出レベルに等しいとき、または前記直流電流値がアーク電流検出レベルより大きいときに、アーク検出信号を出力する比較器と、
前記アーク検出信号を入力し、前記アーク検出信号に基づいて電源を遮断し、かつ電源を停止する時間を示す第１の所定時間が経過した後に、電源を再起動するための第１の電源遮断／再起動信号を出力する第１のアーク制御器と、
前記アーク検出信号を入力し、前記アーク検出信号を所定の時定数で保持してアーク検出保持信号を生成し、ハードアークを判定する時間を示す第２の所定時間が経過した際に、前記アーク検出保持信号がオンであるとき、アーク放電をハードアークと判定して電源を遮断し、さらに、前記ハードアークを停止する時間を示す第３の所定時間が経過した後に、電源を再起動するための第２の電源遮断／再起動信号を出力する第２のアーク制御器と、
前記第１の電源遮断／再起動信号と、前記第２の電源遮断／再起動信号とを入力し、前記第１の電源遮断／再起動信号と、前記第２の電源遮断／再起動信号との論理和の演算結果により、前記スイッチング素子のゲートをオフまたはオンするための電源遮断／再起動信号を出力するＯＲ回路と、
を備えることを特徴とするアーク放電抑止装置。
【請求項２】
前記第２のアーク制御器は、
前記アーク検出信号を入力し、前記アーク検出信号を所定の時定数だけ保持して、得られるアーク検出保持信号を出力する保持器と、
前記アーク検出保持信号を入力し、前記アーク検出保持信号をトリガパルス信号としてオンし、前記第２の所定時間が経過した後にオフに戻るモノステーブル信号を出力するモノステーブル回路と、
前記アーク検出保持信号をセット側に入力し、かつ前記モノステーブル信号をリセット側に入力し、前記第２の所定時間が経過した後の前記モノステーブル信号がオンからオフに変化した際に、前記アーク検出保持信号がオンであるとき、前記アーク放電をハードアークと判定し、電源を遮断するための第２の電源遮断／再起動信号を出力するＲ−Ｓフリップフロップ回路と、
前記ハードアークと判定した後、前記ハードアークを停止する時間を示す第３の所定時間を設定するオンディレイタイマーと、
を備えることを特徴とする請求項１に記載のアーク放電抑止装置。
【請求項３】
前記グロー放電処理装置が、
スパッタリング装置であることを特徴とする請求項１または２のいずれかの請求項に記載のアーク放電抑止装置。
【請求項４】
真空装置と前記真空装置内の電極へ電力を供給する電源装置とを備えるグロー放電処理装置において、前記真空装置内のアーク放電を検出した後、電源装置のスイッチング素子のゲートをオン／オフ制御してアーク放電を抑止するアーク放電抑止方法であって、
前記電極に供給する放電電流に基づく直流電流値と、前記アーク放電を判定するための基準電流値であるアーク電流検出レベルとを比較し、前記直流電流値が前記アーク電流検出レベルに等しいとき、または前記直流電流値が前記アーク電流検出レベルより大きいときに、アーク検出信号を出力するステップと、
前記アーク検出信号を所定の時定数で保持し、得られるアーク検出保持信号を出力するステップと、
前記アーク検出保持信号をトリガパルス信号としてオンし、ハードアークを判定する時間を示す第２の所定時間が経過した後にオフに戻るモノステーブル信号を出力するステップと、
前記アーク検出保持信号をＲ−Ｓフリップフロップ回路のセット側に入力し、かつ前記モノステーブル信号を前記Ｒ−Ｓフリップフロップ回路のリセット側に入力し、前記第２の所定時間が経過した際に、前記アーク検出保持信号がオンである否かを判断するステップと、
前記ステップにより、前記アーク検出保持信号がオンであるとき、前記アーク放電をハードアークと判定するステップと、
前記ハードアークと判定した後、電源を遮断し、さらに、前記ハードアークを停止する時間を示す第３の所定時間だけ保持するタイマーを起動するステップと、
前記第３の所定時間が経過した後、前記第３の所定時間の保持を解除し、電源を再起動するステップと、
を備えることを特徴とするアーク放電抑止方法。
【請求項１】
真空装置と前記真空装置内の電極へ電力を供給する電源装置とを備えるグロー放電処理装置において、前記真空装置内のアーク放電を検出した後、前記電源装置のスイッチング素子のゲートをオン／オフ制御してアーク放電を抑止するアーク放電抑止装置であって、
前記電極に供給する放電電流に基づく直流電流値と、前記アーク放電を判定するための基準電流値であるアーク電流検出レベルとを入力し、前記直流電流値がアーク電流検出レベルに等しいとき、または前記直流電流値がアーク電流検出レベルより大きいときに、アーク検出信号を出力する比較器と、
前記アーク検出信号を入力し、前記アーク検出信号に基づいて電源を遮断し、かつ電源を停止する時間を示す第１の所定時間が経過した後に、電源を再起動するための第１の電源遮断／再起動信号を出力する第１のアーク制御器と、
前記アーク検出信号を入力し、前記アーク検出信号を所定の時定数で保持してアーク検出保持信号を生成し、ハードアークを判定する時間を示す第２の所定時間が経過した際に、前記アーク検出保持信号がオンであるとき、アーク放電をハードアークと判定して電源を遮断し、さらに、前記ハードアークを停止する時間を示す第３の所定時間が経過した後に、電源を再起動するための第２の電源遮断／再起動信号を出力する第２のアーク制御器と、
前記第１の電源遮断／再起動信号と、前記第２の電源遮断／再起動信号とを入力し、前記第１の電源遮断／再起動信号と、前記第２の電源遮断／再起動信号との論理和の演算結果により、前記スイッチング素子のゲートをオフまたはオンするための電源遮断／再起動信号を出力するＯＲ回路と、
を備えることを特徴とするアーク放電抑止装置。
【請求項２】
前記第２のアーク制御器は、
前記アーク検出信号を入力し、前記アーク検出信号を所定の時定数だけ保持して、得られるアーク検出保持信号を出力する保持器と、
前記アーク検出保持信号を入力し、前記アーク検出保持信号をトリガパルス信号としてオンし、前記第２の所定時間が経過した後にオフに戻るモノステーブル信号を出力するモノステーブル回路と、
前記アーク検出保持信号をセット側に入力し、かつ前記モノステーブル信号をリセット側に入力し、前記第２の所定時間が経過した後の前記モノステーブル信号がオンからオフに変化した際に、前記アーク検出保持信号がオンであるとき、前記アーク放電をハードアークと判定し、電源を遮断するための第２の電源遮断／再起動信号を出力するＲ−Ｓフリップフロップ回路と、
前記ハードアークと判定した後、前記ハードアークを停止する時間を示す第３の所定時間を設定するオンディレイタイマーと、
を備えることを特徴とする請求項１に記載のアーク放電抑止装置。
【請求項３】
前記グロー放電処理装置が、
スパッタリング装置であることを特徴とする請求項１または２のいずれかの請求項に記載のアーク放電抑止装置。
【請求項４】
真空装置と前記真空装置内の電極へ電力を供給する電源装置とを備えるグロー放電処理装置において、前記真空装置内のアーク放電を検出した後、電源装置のスイッチング素子のゲートをオン／オフ制御してアーク放電を抑止するアーク放電抑止方法であって、
前記電極に供給する放電電流に基づく直流電流値と、前記アーク放電を判定するための基準電流値であるアーク電流検出レベルとを比較し、前記直流電流値が前記アーク電流検出レベルに等しいとき、または前記直流電流値が前記アーク電流検出レベルより大きいときに、アーク検出信号を出力するステップと、
前記アーク検出信号を所定の時定数で保持し、得られるアーク検出保持信号を出力するステップと、
前記アーク検出保持信号をトリガパルス信号としてオンし、ハードアークを判定する時間を示す第２の所定時間が経過した後にオフに戻るモノステーブル信号を出力するステップと、
前記アーク検出保持信号をＲ−Ｓフリップフロップ回路のセット側に入力し、かつ前記モノステーブル信号を前記Ｒ−Ｓフリップフロップ回路のリセット側に入力し、前記第２の所定時間が経過した際に、前記アーク検出保持信号がオンである否かを判断するステップと、
前記ステップにより、前記アーク検出保持信号がオンであるとき、前記アーク放電をハードアークと判定するステップと、
前記ハードアークと判定した後、電源を遮断し、さらに、前記ハードアークを停止する時間を示す第３の所定時間だけ保持するタイマーを起動するステップと、
前記第３の所定時間が経過した後、前記第３の所定時間の保持を解除し、電源を再起動するステップと、
を備えることを特徴とするアーク放電抑止方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００８−４７２９２（Ｐ２００８−４７２９２Ａ）
【公開日】平成２０年２月２８日（２００８．２．２８）
【国際特許分類】
【出願番号】特願２００６−２１８５４５（Ｐ２００６−２１８５４５）
【出願日】平成１８年８月１０日（２００６．８．１０）
【出願人】（３９００１４３８４）日本リライアンス株式会社 (58)
【Ｆターム（参考）】
【公開日】平成２０年２月２８日（２００８．２．２８）
【国際特許分類】
【出願日】平成１８年８月１０日（２００６．８．１０）
【出願人】（３９００１４３８４）日本リライアンス株式会社 (58)
【Ｆターム（参考）】
[ Back to top ]