サンプリングされた振幅リードチャネル
【課題】アナログ・ディジタル変換器、タイミングリカバリＶＣＯあるいはシ
ーケンス検出器のコストを増大させたり、それらをさらに複雑にしたりすること
なく、高いユーザデータレートおよび密度で動作可能である、コンピュータ記憶
システム用のサンプリングされた振幅リードチャネルを提供する。
【解決手段】サンプリングされた振幅リードチャネルは、ディスク記憶媒体上
に位置づけられたリードヘッドからのアナログリード信号におけるパルスを非同
期的にサンプリングするサンプリングデバイスと、同期サンプル値を発生する補
間されたタイミングリカバリと、同期サンプル値から２進データを検出するシー
ケンス検出器とを備えている。
ーケンス検出器のコストを増大させたり、それらをさらに複雑にしたりすること
なく、高いユーザデータレートおよび密度で動作可能である、コンピュータ記憶
システム用のサンプリングされた振幅リードチャネルを提供する。
【解決手段】サンプリングされた振幅リードチャネルは、ディスク記憶媒体上
に位置づけられたリードヘッドからのアナログリード信号におけるパルスを非同
期的にサンプリングするサンプリングデバイスと、同期サンプル値を発生する補
間されたタイミングリカバリと、同期サンプル値から２進データを検出するシー
ケンス検出器とを備えている。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔発明の属する技術分野〕
本発明は、ディジタルコンピュータ用の記憶システム（例えば、磁気ディスクドライブや光ディスクドライブなど）の制御に関する。より具体的には、本発明は、アナログリード信号の非同期サブサンプリング、補間されたタイミングリカバリおよび再変調／復調シーケンス検出器を用いる、サンプリングされた振幅リードチャネルに関する。
【０００２】
〔技術の技術〕
コンピュータ記憶システム（例えば、光学システム、磁気システムなど）は、記憶媒体（典型的には、回転する磁気ディスクまたは光ディスクのかたちをとる）の表面上に、ディスクの表面特性を変化させることによりディジタルデータを記録する。ディジタルデータは、半径方向に複数の同心円状トラックまたは螺旋状トラックのかたちで２進データをディスク上へと記録するライトトランスデューサ（ライトヘッド）の動作を変調するようにはたらく。例えば、磁気記録システムでは、ディジタルデータは、一連の磁束の遷移を磁化可能なディスクの表面上に記録するために、ライトコイル中の電流を変調する。また、例えば、光学記録システムでは、ディジタルデータは、一連の「ピット」を光ディスクの表面上へと記録するために、レーザビームの強度を変調する。この記録されたデータをリードする時には、回転するディスクの近傍に位置づけられたリードトランスデューサ（リードヘッド）は、媒体上の変化を検出し、対応するパルスのシーケンスをアナログリード信号に発生する。これらのパルスは、それからリードチャネル回路により検出、復号化されてディジタルシーケンスを再生する。
【０００３】
パルスをディジタルシーケンスに検出・復号化することは、従来のアナログリードチャネルでは簡単なピーク検出器によっておこなわれてきた。また、もっと最近の設計では、サンプリングされた振幅リードチャネルにおける離散時間シーケンス検出器によっておこなわれている。離散時間シーケンス検出器のほうが、簡単なアナログパルス検出器よりも好ましい。なぜなら、離散時間シーケンス検出器は、符号間干渉（ＩＳＩ）を補償することができるので、チャネルノイズの影響を受けにくいからである。その結果、離散時間シーケンス検出器は、記憶システムの容量を増大させ、その信頼性を高めることができる。公知の離散時間シーケンス検出方法としては、離散時間パルス検出（ＤＰＤ）、ビタビ検出を用いたパーシャルレスポンス（ＰＲ）、最尤シーケンス検出（ＭＬＳＤ）、判定帰還
等化（ＤＦＥ）、改善された判定帰還等化（ＥＤＦＥ）、および判定帰還を用いた固定遅延ツリー検索（ＦＤＴＳ／ＤＦ）などが挙げられる。
【０００４】
従来のピーク検出リードチャネルでは、アナログ回路が、リードヘッドにより発生された連続時間アナログリード信号におけるピークを検出する。このアナログリード信号は、複数のビットセル期間に「セグメント化」され、これらの時間セグメントの間で解釈される。あるビットセル期間内にピークが存在すると、「１」ビットとして検出され、一方、ピークが存在しない時には、「０」ビットとして検出される。検出時に最も誤差が発生しやすいのは、これらのビットセルがアナログパルスデータと正しく一致していないときである。そこで、このような検出誤差を最小限にとどめるために、平均すればこれらのビットセルの中心にピークが発生するように、タイミングリカバリを用いてこれらのビットセル期間を調整する。タイミング情報が得られるのはピークが検出された時だけなので、入
力されたデータストリームは通常、ランレングス制限（ＲＬＬ）され、連続する「０」ビットの数を制限する。
【０００５】
データの密度を高めようとして複数のデータトラック上に多数のパルスを緊密にパックしても、符号間干渉（ＩＳＩ）や、間隔が狭くなって互いにオーバーラップするパルスによってリード信号にもたらされる歪みなどが原因で、検出誤差はやはり発生する。この干渉がもとで、ビットセルのピークがそのセル内からシフトしたり、そのピークの大きさが低下したりするので、結局、検出誤差は起こってしまう。ＩＳＩの影響は、データ密度を低くすることによって、または、「１」ビットと「１」ビットとの間の「０」ビットの数を確実に最小とするような符号化スキームを用いることによって抑えることができる。例えば、（ｄ、ｋ）ランレングス制限（ＲＬＬ）された符号は、「１」ビットと「１」ビットとの間の「０」ビットの最小数をｄに制約し、連続する「０」ビットの最大数をｋに制
約する。典型的な（１、７）ＲＬＬ ２／３レートの符号は、８ビットのデータワードを１２ビットのコードワードに符号化し、（１、７）制約を満たしている。
【０００６】
ビタビ検出を用いたパーシャルレスポンス（ＰＲ）のようなサンプリングされた振幅検出は、符号間干渉やチャネルノイズの影響を補償することによってデータ密度を高めることを可能にする。従来のピーク検出システムとは異なり、サンプリングされた振幅による記録は、パルスデータの実際の値を離散した時間点において解釈することによってディジタルデータを検出する。この目的のために、リードチャネルは、アナログリード信号をサンプリングするサンプリングデバイスと、サンプルをボーレート（符号ビットレート）に同期させるタイミングリカバリ回路とを備えている。これらのパルスをサンプリングする前に、可変利得増幅器が、リード信号の振幅を定格値に調整し、ローパスアナログフィルタが、リード信号をフィルタリングすることによって、チャネルノイズおよびエイリアシ
ングノイズを減衰させる。サンプリングの後、ディジタル等化器が、所望のパーシャルレスポンスに従ってサンプル値を等化し、ビタビ検出器のような離散時間シーケンス検出器が、それらの等化されたサンプル値を文脈に従って解釈することによって、そのディジタルデータについて最尤（most likely）のシーケンスを決める（すなわち、最尤シーケンス検出（ＭＬＳＤ）をおこなう）。ＭＬＳＤは、検出アルゴリズムにおいて、ＩＳＩおよびチャネルノイズの影響を考慮に入れることによって、検出誤差が発生する可能性を低くする。これによって、従来のアナログピーク検出リードチャネルに比べて、有効な信号対雑音比を増大させることができ、また、ある与えられた（ｄ、ｋ）制約に対して、はるかに高いデータ密度を実現することができる。
【０００７】
サンプリングされた振幅技術をディジタル通信チャネルに適用した例は、既に多くの文献に見られる。例えば、Y. KabalおよびS. Pasupathyの「パーシャルレスポンス信号化」、IEEE Trans. Commun. Tech.、第COM-23巻、第921〜934頁、1975年９月、Edward A. LeeおよびDavid G. Messerschmittの「ディジタル通信」、Kluwer Academic Publishers、Boston、1990年、およびG.D. Forney, Jr.の「ビタビアルゴリズム」、Proc. IEEE、第61巻、第268〜278頁、1973年３月などを参照のこと。
【０００８】
サンプリングされた振幅技術を磁気記憶システムに適用した例も、既に多くの文献に見られる。例えば、Roy D. Cideciyan、Francois Dolivo、Walter HirtおよびWolfgang Schottの「ディジタル磁気記録用ＰＲＭＬシステム」、IEEE Journal on Selected Areas in Communications、第10巻、第１号、1992年１月、第38〜56頁、Woodらの「磁気記録チャネル上のクラスＩＶパーシャルレスポンスのビタビ検出」、IEEE Trans. Commun.、第Com-34巻、第５号、第454〜461頁、1986年５月、Cokerらの「リジッドディスクドライブにおけるＰＲＭＬの実施」、IEEE Trans. on Magnetics、第27巻、第６号、1991年11月、Carleyらの「ＦＤＴＳ／ＤＦシーケンス検出を後におこなう適応連続時間等化」、Digest of The Magnetic Recording Conference、1994年８月15〜17日、第C3頁、Moonらの「判定帰還を用いた固定遅延ツリー検索用の複雑さの制限された等化器設計」、IEEE Tra
ns. on Magnetics、第30巻、第５号、1994年９月、Abbottらの「磁気記憶チャネルの適応判定帰還等化用のタイミングリカバリ」、Globecom '90 IEEE Global Telecommunications Conference 1990、 San Diego、CA、1990年11月、第1794〜1799頁、Abbottらの「等化およびオフトラック干渉を用いたディジタル磁気記録の性能」、IEEE Transactions on Magnetics、第27巻、第１号、1991年１月、Cioffiらの「磁気ディスク記憶チャネルにおける適応等化」、IEEE Communication Magazine、1990年２月、およびRoger Woodの「改善された判定帰還等化」、Intermag '90などを参照のこと。
【０００９】
本明細書に開示される原理は、特にどのような離散時間シーケンス検出方法を用いるかには関わりなく、適用可能である。本発明は、上に列挙したシーケンス検出方法のすべてに適用可能であるばかりか、上には挙げなかったその他の検出方法にも適用可能であり、さらに、将来開発される技術にさえも適用可能である。
【００１０】
従来のピーク検出システムと同様に、サンプリングされた振幅検出においても、ディジタルシーケンスを正確に抽出するためにはタイミングリカバリが必要である。ピーク検出システムにおいておこなわれているように、各ピークがビットセル期間のそれぞれの中心に一致するように連続的な信号処理をおこなうのではなく、サンプリングされた振幅システムは、複数のパルスサンプルをボーレートに同期させる。従来のサンプリングされた振幅リードチャネルでは、タイミングリカバリは、信号サンプル値と、推定されたサンプル値との間の誤差を最小化することによって、サンプリングクロックを同期させる。パルス検出器、つまりスライサは、リード信号サンプルから推定されたサンプル値を決める。たとえＩＳＩが存在していても、これらのサンプル値は推定可能であり、また、これらのサ
ンプル値は、信号サンプル値を併用することによって、判定により向きの決められた帰還システムでアナログパルスのサンプリングの同期をとることにも用いることができる。
【００１１】
通常、位相同期ループ（ＰＬＬ）を用いることによって、タイミングリカバリを用い、判定により向きの決められた帰還システムを実現することができる。ＰＬＬは、推定されたサンプルと、リード信号サンプルとの間の差に基づいて、位相誤差を発生する位相検出器を備えている。ＰＬＬのループフィルタは、この位相誤差をフィルタリングする。そして、フィルタリングされた位相誤差は、チャネルサンプルをボーレートに同期させるように作用する。
【００１２】
従来は、この位相誤差によって、典型的には可変周波数発振器（ＶＦＯ）の出力である、サンプリングクロックの周波数を調整していた。ＶＦＯの出力により、アナログ・ディジタル（Ａ／Ｄ）変換器のようなサンプリングデバイスを制御することによって、サンプリングをボーレートに同期させることができる。
【００１３】
ビタビ検出を用いたパーシャルレスポンス（ＰＲ）は、前述したように、サンプリングされた振幅リードチャネルにおいて、同期サンプル値から記録されたディジタルデータを検出するために通常用いられている方法である。最もよく用いられるビタビ型のシーケンス検出方法としては、インタリーブされたスライディング閾値検出器が２つ必要になるだけのコスト的に有効な実現形態である、ｄ＝０レート８／９ ＰＲ４と、高密度でビット誤り率（ＢＥＲ）を改善することができるが、より高度な加算／比較／選択（ＡＳＣ）型のシーケンス検出器が必要になる実現形態である、ｄ＝１レート２／３ ＥＥＰＲ４とがある。
【００１４】
ＥＥＰＲ４リードチャネルにおけるｄ＝１の制約は、対応するトレリス符号の最小距離を増大させる（また、これに伴い、ＢＥＲを低下させる）。さらに、この制約は、状態の個数を減らすことによってシーケンス検出器の複雑さを緩和するとともに、そのコストを下げ、トレリスモデルにおいて対称性を確立することによって、さらに簡単な構成とすることを可能にする。しかし、ｄ＝１システムに伴う欠点もいくつかある。
【００１５】
〔発明が解決しようとする課題〕
すなわち、ｄ＝１リードチャネルでは、（ｄ＝１の場合のレート２／３をｄ＝０の場合のレート８／９と比較すれば）符号化効率が低下するので、ユーザデータレートも低下する。よって、より高いユーザデータレートを実現するためには、より高速でより複雑なタイミングリカバリおよびＡ／Ｄ回路（すなわち、より高い周波数のタイミングリカバリのＶＣＯおよびＡ／Ｄ変換器）を用いて、チャネルデータレート（符号ビットレート）を増大させなければならない。このような構成は好ましくない。なぜなら、コスト面で有効ではないからである。また、符号レートの低下が原因でｄ＝１リードチャネルに起こるこの特有の問題も、データレートをさらに押し上げれば、ｄ＝０リードチャネルでも起こりうる問題になる。さらに、前述したように、ｄ＝１ ＥＰＲ４／ＥＥＰＲ４シーケンス検出
器は、トレリスモデルがさらに複雑になっているので、実施するにはそのぶん余分なコストを要する。
【００１６】
よって、アナログ・ディジタル変換器、タイミングリカバリＶＣＯあるいはシーケンス検出器のコストを増大させたり、それらをさらに複雑にしたりすることなく、高いユーザデータレートおよび密度で動作可能である、コンピュータ記憶システム用のサンプリングされた振幅リードチャネルがいま必要とされている。また、本発明のもう一つの局面は、アナログリード信号がサブサンプリングされる時に、より高いユーザデータ密度でｄ＝０リードチャネルのパフォーマンスを改善する符号化スキームを用いることにある。
【００１７】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、アナログ・ディジタル変換器、タイミングリカバリＶＣＯあるいはシーケンス検出器のコストを増大させたり、それらをさらに複雑にしたりすることなく、高いユーザデータレートおよび密度で動作可能である、コンピュータ記憶システム用のサンプリングされた振幅リードチャネルを提供することにある。また他の目的は、アナログリード信号がサブサンプリングされる時に、より高いユーザデータ密度でｄ＝０リードチャネルのパフォーマンスを改善する符号化スキームを提供することにある。
【００１８】
〔課題を解決するための手段〕
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された、補間された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルは、該２進データが所定のボーレートで記録される、サンプリングされた振幅リードチャネルであって、（ａ）該アナログリード信号を該ボーレートの９／１０以下のサンプリングレートでサブサンプリングすることによって、サブサンプリングされた値を発生する、サンプリングデバイスと、（ｂ）該サブサンプリングされた値に応答して、補間されたサンプル値を発生する、補間器と、（ｃ）該補間されたサンプル値から検出されたシーケンスを発生する、離散時間検出器と、を備えており、そのことにより上記目的が達成される。
【００１９】
ある実施形態では、前記離散時間検出器が、最小距離誤り事象を増大させる符号制約に従って動作する。
【００２０】
ある実施形態では、前記符号制約が（ｄ、ｋ）ランレングス制限された符号制約（ここで、ｄ＞０である）である。
【００２１】
ある実施形態では、前記補間器が、（ａ）サンプリングクロックと前記ボーレートとの間の周波数差に比例する周波数オフセットΔｆを発生する、周波数オフセット発生器と、（ｂ）モジュロＴｓおよび該周波数オフセットΔｆをアキュムレートすることによって、補間間隔τを発生する、モジュロＴｓアキュムレータであって、Ｔｓは該サンプリングクロックの所定のサンプル周期である、モジュロＴｓアキュムレータと、を備えている。
【００２２】
ある実施形態では、前記周波数オフセット発生器が、（ａ）補間されたサンプル値と、推定されたサンプリング値との間の位相誤差Δθを検出する、位相誤差検出器と、（ｂ）該位相誤差Δθをフィルタリングすることによって、前記周波数オフセットΔｆを発生する、ループフィルタと、を備えている。
【００２３】
ある実施形態では、前記位相誤差検出器が、離散時間パルス検出器を備えている。
【００２４】
ある実施形態では、前記離散時間パルス検出器が、判定帰還等化を備えている。
【００２５】
ある実施形態では、第１の等化されたサンプル値を発生する第１の等化器と、第２の等化されたサンプル値を発生する第２の等化器と、をさらに備えている、サンプリングされた振幅リードチャネルであって、（ａ）前記離散時間パルス検出器が、該第１の等化されたサンプル値に応答し、（ａ）該離散時間パルス検出器が、該第２の等化されたサンプル値に応答する。
【００２６】
ある実施形態では、前記補間器が、前記離散時間検出器のクロックを合わせるデータクロックをさらに発生する。
【００２７】
ある実施形態では、前記離散時間検出器が、前記リード信号の非線形特性にマッチングされた状態遷移表に従って動作する。
【００２８】
ある実施形態では、前記非線形効果が、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の非線形低減である部分消去効果である。
【００２９】
ある実施形態では、前記離散時間検出器が、（ａ）前記補間されたサンプル値に応答して、１以上のビット誤りを有する予備シーケンスを検出する、復調器と、（ｂ）該予備シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器と、（ｃ）該補間されたサンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器と、（ｄ）該サンプル誤り値のシーケンスに応答して、該予備シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器と、（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該予備シーケンスを訂正する、誤り検出器と、を備えている。
【００３０】
ある実施形態では、前記再変調器が、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の前記非線形低減を補償する部分消去補償器を備えている。
【００３１】
ある実施形態では、前記離散時間検出器が、検出された誤り事象について妥当性を検査する誤り検出妥当性判定器をさらに備えている。
【００３２】
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるサブサンプリングパルスにより発生された離散時間サンプル値のサブサンプリングされたシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルは、該２進データが所定のボーレートで記録される、サンプリングされた振幅リードチャネルであって、（ａ）該アナログリード信号を該ボーレートの９／１０以下のサンプリングレートでサブサンプリングすることによって、サブサンプリングされた値を発生する、サンプリングデバイスと、（ｂ）該サブサンプリングされた値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、（ｃ）該同期サンプル値から該２進データを検出する、離散時間シーケンス検出器と、を備えており、そのことによ
り上記目的が達成される。
【００３３】
ある実施形態では、前記離散時間シーケンス検出器が、前記リード信号の非線形特性にマッチングされた状態遷移表に従って動作する。
【００３４】
ある実施形態では、前記非線形効果が、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の非線形低減である部分消去効果である。
【００３５】
ある実施形態では、前記シーケンス検出器が、サブサンプリングされたリード信号に実質的にマッチングされた状態遷移表に従って動作する。
【００３６】
ある実施形態では、前記サンプリングレートが、前記ボーレートの１／２の１０％以内である。
【００３７】
ある実施形態では、前記状態遷移表が、以下の表１
【００３８】
【表１】
【００３９】
である。
【００４０】
ある実施形態では、前記状態遷移表が、以下の表２
【００４１】
【表２】
【００４２】
である。
【００４３】
ある実施形態では、前記タイミングリカバリが、（ａ）前記同期サンプル値に応答して、推定されたサンプル値を発生する、スライサと、（ｂ）複数の該推定されたサンプル値に応答して、少なくとも１つの勾配係数を発生する、制御ロジックと、（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値を発生する、加算器と、（ｄ）サンプル誤り値を該勾配係数により乗算する乗算器であって、該乗算が、推定された位相誤差を発生するのに用いられる、乗算器と、を有する位相誤差推定器を備えている。
【００４４】
ある実施形態では、（ａ）前記タイミングリカバリが、ユーザデータの前に記録されたアクイジションプリアンブルのサブサンプル値を対象に動作し、かつ（ｂ）該アクイジションプリアンブルが、前記ボーレートの２倍よりも長い周期で前記ディスク上にライトされる。
【００４５】
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルは、（ａ）該アナログリード信号をサンプリングすることによって、非同期サンプル値のシーケンスを発生する、サンプリングデバイスと、（ｂ）該非同期サンプル値を補間することによって、同期サンプル値を発生する、補間器と、（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、（ｃ）該同期サンプル値および該推
定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、および（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り検出器、を有する、離散時間検出器と、を備えており、そのことにより上記目的が達成される。
【００４６】
ある実施形態では、前記復調器が、前記２進シーケンスの符号および大きさを出力する。
【００４７】
ある実施形態では、前記再変調器が、前記２進シーケンスをＮＲＺＩシーケンスに変換するＮＲＺＩ変換器を備えている。
【００４８】
ある実施形態では、前記再変調器が、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の前記非線形低減を補償する部分消去補償器を備えている。
【００４９】
ある実施形態では、前記誤りパターン検出器が、所定の誤り事象にマッチングされた複数の離散時間フィルタを備えている。
【００５０】
ある実施形態では、前記サンプル誤り値のシーケンスを低次パーシャルレスポンス領域から高次パーシャルレスポンス領域に変換する手段をさらに備えている、サンプリングされた振幅リードチャネルであって、前記誤りパターン検出器が、該高次パーシャルレスポンス領域において前記ビット誤りを検出する。
【００５１】
ある実施形態では、前記復調器が、ＰＲ４シーケンス検出器を備えている。
【００５２】
ある実施形態では、検出された誤り事象について妥当性を検査し、もし該検出された誤り事象が妥当であるのなら、前記誤り訂正器をイネーブルする、誤り検出妥当性判定器をさらに備えている。
【００５３】
ある実施形態では、前記補間器が、前記離散時間検出器のクロックを合わせるデータクロックをさらに発生する。
【００５４】
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルは、（ａ）該アナログリード信号をサンプリングすることによって、該離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器であって、１次
パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の前記非線形低減を補償する部分消去補償器を備えている、再変調器、（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、および（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り検出器を有する、離散時間検出器と、を備えており、そのことにより上記目的が達成される。
【００５５】
ある実施形態では、検出された誤り事象について妥当性を検査し、もし該検出された誤り事象が妥当であるのなら、前記誤り訂正器をイネーブルする、誤り検出妥当性判定器をさらに備えている。
【００５６】
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルは、（ａ）該アナログリード信号をサンプリングすることによって、該離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、（ｃ）該同期
サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、（ｄ）該サンプル誤り値に応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器であって、それぞれが所定の誤り事象にマッチングされている、複数の離散時間フィルタと、該離散時間フィルタに応答して、ピーク誤り事象を検出する、ピーク検出器と、を備えている誤りパターン検出器、および（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り訂正器を有する、離散時間検出器と、を備えており、そのことにより上記目的が達成される。
【００５７】
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルであって、（ａ）該アナログリード信号をサンプリングすることによって、離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、（ｃ）該
同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、（ｅ）検出された誤り事象について妥当性を検査する、誤り検出妥当性判定器、および（ｆ）該ビット誤りの該大きさおよび該位置、ならびに、該誤り検出妥当性判定器に応答して、該２進シーケンスを訂正する、誤り訂正器を有する、離散時間検出器と、を備えており、そのことにより上記目的が達成される。
【００５８】
以下に作用を説明する。
【００５９】
２進データを記録するコンピュータディスク記憶システム用のサンプリングされた振幅リードチャネルが開示される。このサンプリングされた振幅リードチャネルは、ディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスを非同期的にサンプリングするサンプリングデバイスと、同期サンプル値を発生する補間されたタイミングリカバリと、同期サンプル値から２進データを検出するシーケンス検出器とを備えている。シーケンス検出器は、ビット誤りを有しうる予備２進シーケンスを検出する復調器と、推定されたサンプル値に再変調する再変調器と、サンプル誤り値を発生する手段と、ビット誤りを検出する誤りパターン検出器と、誤り検出妥当性判定器と、ビット誤りを訂正する誤り検出器とを備えている。再変調器は、１次パルスの近傍に位置する２
次パルスによりもたらされた１次パルスの振幅の非線形低減を補償する部分消去回路を備えている。誤りパターン検出器は、ピーク誤りパターン検出器を備えている。再変調器は、また、誤りパターンが検出された場合には、検出されたその誤りパターンが完全に処理されるまで、誤りパターン検出器をディセーブルする手段も備えている。誤り検出妥当性判定器は、検出された誤り事象について妥当性を検査し、もしそれが妥当であるのなら、誤り訂正器の動作をイネーブルする。
【００６０】
復調器は、ｄ＝０制約に従って動作することによって、ｄ＝１リードチャネルに伴うコストの上昇およびさらなる複雑化を回避しつつ、より高速なユーザデータレートを実現することができる。復調器はまた、２つのスライディング閾値検出器を含む、簡単なインタリーブされたＰＲ４ビタビ検出器として実施されてもよい。誤りパターン検出器および誤り訂正器は、より高いパーシャルレスポンス領域（例えば、ＥＰＲ４）で動作することにより、コストを上昇させたり、さらに複雑したりすることなく、シーケンス検出器のパフォーマンスを大幅に改善することができる。
【００６１】
また、高データレートコンピュータシステム用の、サブサンプリングされた離散時間リードチャネルも開示される。このリードチャネルは、チャネルボーレート（符号ビットレート）よりも大幅に低いレートでアナログリード信号を非同期的にサンプリングし、非同期サンプル値を補間することによって、ボーレートに実質的に同期された補間されたサンプル値を発生し、かつ、補間されたサンプル値からディジタルデータを検出するように動作する。本発明以外の方法によれば高いデータレートでは大幅な劣化を招く、制約されていないリードチャネル（ｄ＝０リードチャネル）のパフォーマンスを、本発明によるサブサンプリング技法を用いて改善するために、符号化スキームは、劣化を招くデータシーケンスをコードアウト（code out）する。
【００６２】
リード信号は、同期的にサンプリングされるのではなく、サブサンプリングされるので、より高いユーザデータレートを実現するために、Ａ／Ｄの帯域幅を広くとる必要はない。また、補間されたタイミングリカバリでは、帯域幅の広い同期のとられたＶＣＯは必要なくなる。実際に、本発明によるＶＣＯは、リード／ライトヘッドがディスク上のデータゾーン間を遷移するときのみ、周波数を変化させる（ゾーン分割記録は、ディスクが所定数のゾーンに分割され、ディスク上の所定数の連続するトラックが１つのゾーンに分類され、データレートが内側のゾーンから外側のゾーンへと大きくなるようにする技術である）。さらに、符号化スキームは、サブサンプリングによる高データレートでのパフォーマンスの低下を、劣化を招くデータシーケンスをコードアウトすることによって補償する。
【００６３】
〔発明の実施の形態〕
本願は、以下の同時係属中の米国特許出願、すなわち、「ユーザデータおよび埋め込まれたサーボデータを磁気媒体からリードするためのサンプリングされた振幅リードチャネル」と題された米国特許出願第08/440,515号、「サンプル推定等化、欠陥スキャニング、チャネル品質、ディジタルサーボ復調、タイミングリカバリ用のＰＩＤフィルタおよびＤＣオフセット制御を含むサンプリングされた振幅リードチャネル」と題された米国特許出願第08/341,251号、「同期パーシャルレスポンス記録のための改善されたタイミングリカバリ」と題された米国特許出願第08/313,491号、および「サンプリングされた振幅磁気記録のための改善された欠陥許容シンクマーク検出器」と題された米国特許出願第08/533,797号に関連している。本願は、また、以下に掲げるいくつかの米国特許、すなわち、「同期波形サンプリング用のタイミングリカバリ回路」と題された米国特許第5,359,631号、「複雑さの低減されたビタビ型シーケンス検出器のための方法および装置」と題された米国特許第5,291,499号、「同期波形サンプリングのための利得制御回路」と題された米国特許第5,297,184号、「ディジタルパルス検出器」と題された米国特許第5,329,554号、および「同期リードチャネル」と題された米国特許第5,424,881号にも関連している。上に列挙した特許出願および特許のすべては、同一の譲受人に譲渡されており、本願でも、それらのすべてが参考として援用される。
【００６４】
本発明の上記局面および利点、ならびにその他の局面および利点は、添付の図面を参照しながら以下に述べる本発明の詳細な説明を読めば、よりよく理解できるであろう。
【００６５】
（従来のサンプリングされた振幅リードチャネル）
図１をここで参照すれば、従来のサンプリングされた振幅リードチャネルの詳細なブロック図が示されている。ライト動作のあいだ、ユーザデータ２またはデータ発生器４からのプリアンブルデータ（例えば２Ｔのプリアンブルデータ）が、媒体上にライトされる。ＲＬＬ符号化器６は、ＲＬＬ制約条件にしたがって、ユーザデータ２を２進シーケンスｂ（ｎ）８に符号化する。プリコーダ１０は、記録チャネル１８および等化器フィルタの伝達関数を補償し、プリコードされたシーケンス〜ｂ（ｎ）１２をつくるために、２進シーケンスｂ（ｎ）８をプリコードする。プリコードされたシーケンス〜ｂ（ｎ）１２は、〜ｂ（Ｎ）＝０をａ（Ｎ）＝−１に、かつ〜ｂ（Ｎ）＝１をａ（Ｎ）＝＋１に翻訳すること（１４）によって、シンボルａ（ｎ）１６に変換される。ライト回路９は、シンボルａ（
ｎ）１６に応答して、ボーレート１／Ｔで記録ヘッドコイル中の電流を変調することによって、２進シーケンスを媒体上に記録する。周波数シンセサイザ５２は、ボーレートライトクロック５４をライト回路９に供給する。また、周波数シンセサイザ５２は、記録ヘッドがどのゾーンの上に位置しているかによってチャネルデータレート信号（ＣＤＲ）３０により調整される。
【００６６】
記録された２進シーケンスを媒体からリードするとき、タイミングリカバリ２８は、まず、リードチャネルへの入力としてマルチプレクサ６０を通してライトクロック５４を選択することによって、ライト周波数にロックする。いったんライト周波数にロックされると、マルチプレクサ６０は、記録されたユーザデータよりも前にディスク上に記録されたアクイジションプリアンブルを得るために、リードヘッドからの信号１９をリードチャネルへの入力として選択する。可変利得増幅器２２は、アナログリード信号５８の振幅を調整し、アナログフィルタ２０は、エイリアシングノイズを減衰させるのと同時に、所望の応答を得るために初期等化をおこなう。サンプリングデバイス２４は、アナログフィルタ２０からのアナログリード信号６２をサンプリングし、離散時間等化器フィルタ２６は、所望の応答を得るためにサンプル値２５をさらに等化する。パーシャルレスポンス記録においては、所望の応答は、例えば、しばしば表３から選択される。
【００６７】
【表３】
【００６８】
等化の後、リード信号５８の振幅と、サンプリングデバイス２４の周波数および位相とをそれぞれ調整するために、等化されたサンプル値３２は、判定により向きの決められた利得制御５０と、タイミングリカバリ回路２８とに与えられる。等化されたサンプル３２をボーレートに同期させるために、タイミングリカバリは、ライン２３を介してサンプリングデバイス２４の周波数を調整する。温度、電圧およびプロセスのばらつきに対してタイミングリカバリ周波数を所定の値に揃えるために、周波数シンセサイザ５２は、センタ周波数の粗い設定値をライン６４を介してタイミングリカバリ回路２８に与える。チャネルデータレート（ＣＤＲ）信号３０は、シンセサイザ５２の周波数範囲を、現在のゾーンについてのデータレートにしたがって調整する。利得制御５０は、チャネルの周波数応答の大きさを所望のパーシャルレスポンスに一致させるために、ライン２１を介して可変利得増幅器２２の利得を調整する。
【００６９】
等化されたサンプル３２は、最尤（ＭＬ）ビタビシーケンス検出器のような離散時間シーケンス検出器３４にも送られる。離散時間シーケンス検出器３４は、サンプル値から推定された２進シーケンス＾ｂ（ｎ）３３を検出する。ＲＬＬ復号化器３６は、シーケンス検出器３４からの推定された２進シーケンス＾ｂ（ｎ）３３を、推定されたユーザデータ３７に復号化する。データシンク検出器６６は、ＲＬＬ復号化器３６の動作をフレームに同期させるために、データセクタ１５の中のシンクマーク７０（図２Ｂに示す）を検出する。誤差がなければ、推定された２進シーケンス＾ｂ（ｎ）３３は、記録された２進シーケンスｂ（ｎ）８と一致し、復号化されたユーザデータ３７は、記録されたユーザデータ２と一致する。
【００７０】
（データフォーマット）
図２Ａは、１連の同心円状データトラック１３を備えた磁気媒体のデータフォーマットの１例を示す。ここで、それぞれのデータトラック１３は、サーボウェッジ１７の埋め込まれた複数のセクタ１５を有している。サーボコントローラ（不図示）が、サーボウェッジ１７におけるサーボデータを処理し、そのサーボデータに応答して、リード／ライトヘッドを所望のトラック上に位置づける。また、サーボコントローラは、サーボウェッジ１７内のサーボバーストを処理することによって、データをライトしたり、リードしたりしながら、所望のトラックのセンタライン上にヘッドを位置合わせし続ける。サーボウェッジ１７は、簡単な離散時間パルス検出器によっても、あるいは離散時間シーケンス検出器３４によっても検出されうる。もしシーケンス検出器３４がサーボデータを検出すれば、サーボウェッジ１７のフォーマットは、ユーザデータセクタ１５と同様に、プリアンブルおよびシンクマークを含むことになる。
【００７１】
図２Ｂは、アクイジションプリアンブル６８、シンクマーク７０およびユーザデータ７２を備えたユーザデータセクタ１５のフォーマットを示す。タイミングリカバリは、アクイジションプリアンブル６８を用いて、正しいサンプリング周波数および位相を、ユーザデータ７２をリードする前に得ており、シンクマーク７０は、ユーザデータ７２の始まりを区切る。
【００７２】
記憶密度の全体を増加させるために、ディスクは、１トラック当たり１４個のデータセクタを有する外側のゾーン１１と、１トラック当たり７個のデータセクタを有する内側のゾーン２７とに区分される。実用時には、ディスクは、実際には、ゾーン当たりのセクタ数が互いに異なる複数のゾーンに区分される。その場合、データは、それぞれ異なるデータレートで各ゾーンに記録され、また、そこから検出されることになる。
【００７３】
（改善されたサンプリングされた振幅リードチャネル）
図３は、本発明による改善されたサンプリングされた振幅リードチャネルを示している。図３では、図１の従来のサンプリングされたタイミングリカバリ２８は、補間されたタイミングリカバリＢ１００に置き換えられている。さらに、ライト周波数シンセサイザ５２は、ライト動作中にライト回路９に与えられるボーレートライトクロック５４を発生するか、または、リード動作中にサンプリングデバイス２４と、離散時間等化器フィルタ２６と、補間されたタイミングリカバリＢ１００とを、現在のゾーンに対する周波数（ＣＤＲ３０）でクロック合わせする非同期リードクロック５４を発生する。代わりに実施可能な形態では、第１の周波数シンセサイザがライトクロックを発生し、第２の周波数シンセサイザがリードクロックを発生する。
【００７４】
補間されたタイミングリカバリＢ１００は、等化されたサンプル値３２を補間することによって、現在のゾーンのデータレートと実質的に同期のとられた補間されたサンプル値Ｂ１０２を発生する。離散時間シーケンス検出器３４は、補間されたサンプル値Ｂ１０２（同期のとられたサンプル値）から、ユーザデータを表現する推定された２進シーケンス３３を検出する。また、補間されたタイミングリカバリ回路Ｂ１００は、利得制御５０、離散時間シーケンス検出器３４、シンクマーク検出器６６およびＲＬＬ復号化器３６の動作をクロック合わせする、周波数同期データクロックＢ１０４を発生する。
【００７５】
（従来のタイミングリカバリ）
図１に示す従来のサンプリングタイミングリカバリ２８の全体図が、図４Ａに示されている。可変周波数発振器（ＶＦＯ）Ｂ１６４の出力２３は、典型的にはディジタルリードチャネルにおけるアナログ・ディジタル変換器（Ａ／Ｄ）であるサンプリングデバイス２４のサンプリングクロックを制御する。マルチプレクサＢ１５９は、アクイジションのあいだは等化されていないサンプル値２５を選択し、トラッキングのあいだは等化されたサンプル値３２を選択することによって、付随するレイテンシを避けるために、アクイジションのあいだ、離散等化器フィルタ２６をタイミングループから除く。位相誤差検出器Ｂ１５５は、ラインＢ１４９を介して受け取られたサンプル値と、ラインＢ１４３上の、ｄ＝０のＰＲ４リードチャネルにおけるスライサのようなサンプル値推定器Ｂ１４１からの推定されたサンプル値〜Ｙkとに応答して、位相誤差を発生する。ループフィルタＢ１６０は、位相誤差をフィルタリングすることによって、サンプリングクロック２３と、ボーレートとの間の周波数差に比例した値に落ちつく周波数オフセットΔｆ Ｂ１６７を発生する。周波数オフセットΔｆ Ｂ１６７は、周波数シンセサイザ５２からのセンタ周波数制御信号６４とともに、サンプリングクロック２３をＶＦＯ Ｂ１６４の出力において調整することによって、サンプリングをボーレートに同期させる。
【００７６】
ゼロ位相スタート回路Ｂ１６２は、ＶＦＯ Ｂ１６４の動作をアクイジションの始めに停止させることによって、サンプリングクロック２３と、リード信号６２との間の初期位相誤差を最小にする。これは、ＶＦＯ Ｂ１６４をディセーブルし、アナログリード信号６２におけるゼロクロスを検出し、検出されたゼロクロスと第１のボーレートサンプルとの間の所定の遅延の後にＶＦＯ Ｂ１６４を再びイネーブルすることによっておこなわれる。
【００７７】
（補間されたタイミングリカバリ）
本発明による補間されたタイミングリカバリＢ１００は、図４Ｂに示されている。図４Ａの従来のタイミングリカバリにおけるＶＦＯ Ｂ１６４は、モジュロＴｓアキュムレータＢ１２０および補間器Ｂ１２２に置き換えられている。さらに予期されたサンプル値発生器Ｂ１５１は、補間されたサンプル値Ｂ１０２に応答して、位相誤差検出器Ｂ１５５によって用いられる予期されたサンプルＹk+τを発生することによって、アクイジションのあいだの位相誤差を計算する。マルチプレクサＢ１５３は、スライサＢ１４１からの推定されたサンプル値〜Ｙk+τを選択し、トラッキングのあいだに位相誤差検出器Ｂ１５５によって使えるようにする。後で詳しく述べるように、データクロックＢ１０４は、サンプリングクロック５４と、モジュロＴｓアキュムレータＢ１２０からのマスク信号Ｂ１２４とに応答して、ＡＮＤゲートＢ１２６の出力において発生される。位相誤差検出器Ｂ１５５およびスライサＢ１４１は、図４Ａの離散等化器フィルタ２６の出力におけるチャネルサンプル値３２の代わりに、補間器Ｂ１２２の出力における補間されたサンプル値Ｂ１０２を処理する。ＰＩＤループフィルタＢ１６１は、図４ＡのループフィルタＢ１６０に似た閉ループ周波数応答を制御する。
【００７８】
本発明による補間されたタイミングリカバリにおいて、プリアンブルを獲得する前に、ＶＦＯを参照周波数にロックさせることはもはや必要ではなく、（図１のように）ライトクロック５４をアナログ受信フィルタ２０にマルチプレクシングすること（６０）は、必要ではない。さらにサンプリングデバイス２４および離散等化器フィルタ２６は、それらに付随する遅延とともに、タイミングリカバリループから除かれている。アクイジションとトラッキングとのあいだに等化器フィルタ２６の周辺でマルチプレクシングすること（Ｂ１５９）は、必要ではない。しかしユーザデータ７２をトラッキングする前にプリアンブル６８を獲得することはやはり必要である。この目的のために、図４Ａのゼロ位相スタート回路Ｂ１６２と同様に、アクイジションの始めに、ゼロ位相スタート回路Ｂ１６３は、補間されたサンプル値と、ボーレートとの間の初期位相誤差を最小化する。しかしサンプリングＶＦＯ Ｂ１６４の動作を停止させる代わりに、補間されたタイミングリカバリのゼロ位相スタート回路Ｂ１６３は、Ａ／Ｄ２４のサンプル値２５からの初期位相誤差τを計算し、この初期位相誤差をモジュロＴｓアキュムレータＢ１２０にロードする。
【００７９】
モジュロＴｓアキュムレータＢ１２０、データクロックＢ１０４、および補間器Ｂ１２２については、以下に詳細に説明する。
【００８０】
（補間器）
図４Ｂの補間器Ｂ１２２は、サンプリングされた２Ｔのアクイジションプリアンブル信号Ｂ２００を示す図５を参照すれば理解できるだろう。ターゲット同期サンプル値Ｂ１０２は、黒丸として示されており、非同期チャネルサンプル値３２は、垂直の矢印として示されている。サンプリングされたプリアンブル信号の下にあるのは、サンプリングクロック５４、データクロックＢ１０４およびマスク信号Ｂ１２４の対応するタイミング信号を表すタイミングチャートである。図５に示すように、プリアンブル信号Ｂ２００は、ボーレート（ターゲット値のレート）よりもわずかに速くサンプリングされている。
【００８１】
補間器の機能は、チャネルサンプル値を補間することによってターゲットサンプル値を推定することである。例示を目的として、簡単な推定アルゴリズムである線形補間を考える。
【００８２】
Ｙ（Ｎ−１）＝ｘ（Ｎ−１）＋τ・（ｘ（Ｎ）−ｘ（Ｎ−１）） （１）ここでｘ（Ｎ−１）およびｘ（Ｎ）は、ターゲットサンプルのまわりにあるチャネルサンプルであり、τは、チャネルサンプル値ｘ（Ｎ−１）と、ターゲットサンプル値との間の時間差に比例する補間間隔である。補間間隔τは、ＰＩＤループフィルタＢ１６１の出力において周波数オフセット信号Δｆ Ｂ１６７をアキュムレートするモジュロＴｓアキュムレータＢ１２０の出力において発生される。
【００８３】
τ＝（ΣΔｆ）ＭＯＤ Ｔｓ （２）
ここで、Ｔｓはサンプリングクロック５４のサンプリング周期である。サンプリングクロック５４は、アナログリード信号６２をボーレートよりもわずかに速くサンプリングするので、アキュムレートされた周波数オフセットΔｆ、つまりＴｓによって割られた整数が１だけ増加するときにはいつも、データクロックをマスクする必要がある。データクロックＢ１０４およびモジュロＴｓアキュムレータＢ１２０によって発生されるマスク信号Ｂ１２４の動作は、図５のタイミングチャートを参照すれば理解できよう。
【００８４】
補間器が上述の簡単な線形方程式（１）を実現するとすれば、チャネルサンプル値Ｂ２０２およびＢ２０４は、ターゲットサンプル値Ｂ２０６に対応する補間されたサンプル値を発生するのに用いられる。補間間隔τ Ｂ２０８は、上述の方程式（２）にしたがって発生される。次のターゲット値Ｂ２１０に対応する次の補間されたサンプル値は、チャネルサンプル値Ｂ２０４およびＢ２１２から計算される。このプロセスは、周囲を「包みこみ」、実際にτ Ｂ２１６となる（すなわちアキュムレートされた周波数オフセットΔｆ、すなわちＴｓによって割られた整数が１だけ増加することによって、マスク信号Ｂ１２４をアクティベートする）とき以外は、補間間隔τ Ｂ２１４がＴｓよりも大きくなるまで続く。ターゲットサンプル値Ｂ２２０に対応する補間されたサンプル値が、チャネルサンプル値Ｂ２１８およびＢ２２２からではなく、チャネルサンプル値Ｂ２２２およびＢ２２４から計算されるように、この時点において、データクロックＢ１０４は、マスク信号Ｂ１２４によってマスクされる。
【００８５】
方程式（１）の簡単な線形補間は、アナログリード信号がボーレートよりもずっと高い周波数でサンプリングされるときにしかうまくはたらかない。より高い周波数でチャネルを動作させることは、その複雑さとコストとを増すことになるので望ましくない。よって、好ましい実施の形態では、補間器Ｂ１２２は、２つよりも多くのチャネルサンプルに応答して、補間されたサンプル値を計算するフィルタとして実現される。
【００８６】
理想的な離散時間位相補間フィルタは、大きさの応答が平坦であり、τの群遅延が一定である。
【００８７】
Ｃτ（ｅjω）＝ｅjωτ （３）
これは、理想的なインパルス応答をもつ。
【００８８】
ｓｉｎｃ（π・（ｎ−τ／Ｔｓ）） （４）
残念ながら、上述の非因果的な無限インパルス応答である（４）は実現できない。よって、補間フィルタのインパルス応答は、理想インパルス応答である（４）に最もよく一致する近似になるように設計される。これは、実際の補間フィルタの周波数応答と、理想補間フィルタである（３）の周波数応答との間の平均２乗誤差を最小にすることによって得られる。この近似は、入力信号のスペクトルを考慮に入れることによって改善されうる。つまり実際の補間スペクトルによって乗算された入力スペクトルと、理想補間スペクトルによって乗算された入力スペクトルとの間の平均２乗誤差を最小にすることによって以下のようになる。
【００８９】
／Ｃτ（ｅjω）ｘ（ｅjω）−Ｃτ（ｅjω）ｘ（ｅjω） （５）
ここで／Ｃτ（ｅjω）は、実際の補間フィルタのスペクトルであり、またｘ（ｅjω）は、入力信号のスペクトルである。また「／」は、「バー」を示す。方程式（５）から、平均２乗誤差は、以下の数１により表される。
【００９０】
【数１】
【００９１】
ここでｘ（ｅjω）は、リードチャネルのスペクトル（例えば、表３のＰＲ４、ＥＰＲ４、ＥＥＰＲ４や他のパーシャルレスポンススペクトル）である。
【００９２】
実際には、上述の平均２乗誤差方程式である数１は、入力信号のスペクトルがある所定の定数０≦ω≦απに帯域制限されると特定することによって以下のように書き直すことができる。ここで０＜α＜１である。つまり
｜ｘ（ｅjω）｜＝０、ただし｜ω｜≧απ
である。すると数１は、以下のようになる。
【００９３】
【数２】
【００９４】
この数２の最小化問題に対する解決策としては、例えば、実際の補間フィルタをその係数によって表現し、かつ伝統的な平均２乗の観点から誤差を最小化できる係数の解を求める方法が挙げられる。
【００９５】
実際の補間フィルタは、ＦＩＲ多項式として以下の数３のように表現すること
ができる。
【００９６】
【数３】
【００９７】
ここで、２Ｒは各補間フィルタにおけるタップ数であり、また、サンプル周期Ｔｓは１に正規化されている。係数の個数が偶数である補間フィルタに対する数学的微分法について以下に説明する。係数の個数が奇数である補間フィルタを微分できるように、以下の演算法を改変することは当業者の技量内で十分に可能であろう。
【００９８】
数３を数２に代入すると、係数Ｃτ（ｎ）によって所望の数式を得ることができる。
【００９９】
【数４】
【０１００】
次のステップは、係数Ｃτ（ｎ）について数４の導関数をとり、かつそれらを０に初期化することである。
【０１０１】
【数５】
【０１０２】
慎重に変形すれば、数５により以下の数６が導かれる。
【０１０３】
【数６】
【０１０４】
ただし、ｎ0＝−Ｒ,...,０, １,..., Ｒ−１である。
φ（ｒ）を以下の数７のように規定し、
【０１０５】
【数７】
【０１０６】
また数７を数６に代入すると、以下の数８のようになる。
【０１０７】
【数８】
【０１０８】
ただし、ｎ0＝−Ｒ,...,０, １,..., Ｒ−１である。
数８は、係数Ｃτ（ｎ）によって２Ｒ線形方程式のセットを規定している。数８は、より簡潔に行列形式で以下のように表現することができる。
【０１０９】
ΦTＣτ＝Φτ
ここで、Ｃτは以下の形式の列ベクトルである。
【０１１０】
Ｃτ＝［ｃτ（−Ｒ）,..., ｃτ（０）,..., ｃτ（Ｒ−１）］t
ΦTは、以下の形式のテープリッツ行列である。
【０１１１】
【数９】
【０１１２】
また、Φτは以下の形式の列ベクトルである。
Φτ＝［φ(−Ｒ＋τ),..., φ(τ)，φ(１＋τ),..., φ(Ｒ−１＋τ)］t （６）
方程式（６）の解は、以下の方程式（７）のようになる。
【０１１３】
Ｃτ＝ΦT-1Φτ （７）
ここで、ΦT-1は公知の方法を用いて解を求めることができる逆行列である。 表４は、２Ｒ＝６、α＝０．８およびｘ（ｅjω）＝ＰＲ４であるときの方程式（７）から計算される係数Ｃτ（ｎ）の例を示している。また、図６には、６つのタップを有するＦＩＲフィルタの実施の形態を示している。シフトレジスタＢ２５０は、サンプリングクロックレート５４でチャネルサンプル３２を受け取る。フィルタ係数Ｃτ（ｎ）は、係数レジスタファイルＢ２５２に格納され、τ Ｂ１２８の現在の値に従って対応する乗算器に与えられる。これらの係数は、シフトレジスタＢ２５０に格納されているチャネルサンプル３２によって乗算される。その結果得られた積の和がとられ（Ｂ２５４）、その和は遅延レジスタＢ２５６に格納される。係数レジスタファイルＢ２５２および遅延レジスタＢ２５６は、上述したマスキング機能を実現するデータクロックＢ１０４によってクロックが合わせられる。
【０１１４】
【表４】
【０１１５】
図示しない代替の実施の形態においては、τの互いに異なる値に対応する係数を有する複数のスタティックＦＩＲが、シフトレジスタＢ２５０におけるサンプル値をフィルタリングする。各フィルタは補間値を出力し、補間間隔の現在の値τ Ｂ１２８は、対応するフィルタの出力を補間器Ｂ１２２の出力Ｂ１０２として選択する。図６では、１つのフィルタの係数は一定の間隔で更新されないので、このように多数のフィルタを用いる実施の形態によれば、補間器Ｂ１２２の速度を増大させることができ、またリードチャネル全体のスループットを高めることができる。
【０１１６】
（コストの低減された補間器）
より効率が高く、コストの低減された実施の形態では、補間フィルタのすべての係数をメモリに格納するのではなく、図６に示す係数レジスタファイルＢ２５２が、フィルタ係数Ｃτ（ｎ）をτの関数としてリアルタイムで計算する。フィルタ係数Ｃτ（ｎ）は、例えば、τにおける所定の多項式に従ってリアルタイムで計算することができる（例えば、Farrowに付与された「連続的な可変ディジタル遅延回路」と題された米国特許第4,866,647号を参照のこと。この特許の開示については本願も参考として援用している）。また、フィルタ係数をリアルタイムで計算するための別の好ましい実施の形態においては、それらの係数のランクを低くした行列表現に従って、フィルタ係数を推定する。
【０１１７】
係数レジスタファイルＢ２５２に格納されているフィルタ係数のバンクは、Ｍ×Ｎ行列ＡM×Nとして表現することができる。ここで、Ｎは補間フィルタの深さ（つまり、方程式（７）に従って計算されたインパルス応答における係数Ｃτ（ｎ）の個数）であり、またＭは補間間隔の個数（すなわち、τ間隔の個数）である。より効率が高く、コストの低減されたこの実施の形態は、ＡM×N行列の全体をメモリに格納するのではなく、ＡM×N行列の因数分解および特異値分解（ＳＶＤ）をおこなうことによって実現される。
【０１１８】
ＡM×N行列をＦM×N行列およびＧN×N行列に因数分解できる場合を考える。
【０１１９】
ＡM×N＝ＦM×N・ＧN×N
こうすると、ＮをＬで置換（ここで、Ｌ＜Ｎであり、より好ましくはＬ＜＜Ｎである）してＦM×N行列およびＧN×N行列の大きさを小さくすることによって、ＡM×N行列のランクを低くした近似値をつくることができる。言い換えれば、掛け合わせるとその積がＡM×N行列に最も近似するＦM×L行列とＧL×N行列とを見つければよい。
【０１２０】
ＡM×N≒ＦM×L・ＧL×N
次に、図７に示すように、（以下の説明を読めばさらに明らかになるように）チャネルサンプル値３２を受け取るように接続されたＦＩＲフィルタＢ２６０のバンクとしてＧL×N行列を実現し、かつτ Ｂ１２８を指数とするルックアップテーブルＢ２６２としてＦM×L行列を実現することによって、補間フィルタのたたみ込み処理をおこなうことができる。代わりに実施可能な形態では、ＡM×N行列を３つの以上の行列（すなわち、Ａ≒ＦＧＨ...）に因数分解できることは、当業者には理解できよう。
【０１２１】
ＦM×L行列とＧL×N行列とを見出すための好ましい方法は、以下の数１０によって得られる、２乗誤差の和を最小化することである。
【０１２２】
【数１０】
【０１２３】
数１０の解は、ＡM×N行列を特異値分解することによって得られる。この特異値分解は以下のステップを含んでいる。
１．（Ｍ≧Ｎであると仮定すると）以下に示す素因子分解をおこなうことができるＳＶＤをＡM×N行列に対しておこなうステップであって、
ＡM×N＝ＵM×N・ＤN×N・ＶN×N、ここで
ＵM×Nは、Ｍ×Ｎユニタリ行列であり、
ＤN×Nは、Ｎ×Ｎ対角行列であり｛σ1、σ2、...σN｝（ここでσiはＡM×Nの特異値であり、かつσ1≧σ2...≧σN≧０である）、
ＶN×NはＮ×Ｎユニタリ行列である、ステップと、
２．所定の数であるＬ個の最大特異値σを選択することによって、大きさの小さくなった対角行列ＤL×Lを生成するステップと、
【０１２４】
【数１１】
【０１２５】
３．ＵM×N行列から最初のＬ本の列を抽出することによって、大きさの小さくなったＵM×L行列を形成するステップと、
【０１２６】
【数１２】
【０１２７】
４．ＶN×N行列から最初のＬ本の行を抽出することによって、大きさの小さくなったＶL×N行列を形成するステップと、
【０１２８】
【数１３】
【０１２９】
５．ＦM×L行列とＧL×N行列とを以下の関係を満たすように規定するステップと、
ＦM×L・ＧL×N＝ＵM×L・ＤL×L・ＶL×N≒ＡM×N
（例えば、ＦM×L＝ＵM×L・ＤL×LおよびＧL×N＝ＶL×Nとする）を含んでいる。
上述したように、多項式とランクの低くされた行列とを用いてコストの低減された実施の形態において、補間フィルタ係数Ｃτ（ｎ）は、τの関数としてリアルタイムで計算される。すなわち、フィルタのインパルス応答ｈ（ｎ）は以下の数１４に従って近似される。
【０１３０】
【数１４】
【０１３１】
ここで、ｆ（ｉ、τ）はτにおける所定の関数（例えば、τにおける多項式、つまりτは上記ＦM×L行列の指数となる）であり、Ｌは近似の正確さを決める度合い（例えば、多項式の次数または上記ＦM×L行列の列の幅）であり、かつＧi（ｎ）は所定の行列（例えば、多項式つまり上記ＧL×N行列の係数）である。Ｌが増大するにつれて、数１４の近似されたフィルタ係数Ｃτ（ｎ）は、方程式（７）により得られる理想の係数に近づく傾向にある。数１４から、補間フィルタの出力Ｙ（ｘ）の出力は、以下の数１５のように表現されることになる。
【０１３２】
【数１５】
【０１３３】
ここで、Ｕ（ｘ）はチャネルサンプル値３２であり、Ｎは補間フィルタ係数Ｃτ（ｎ）の個数である。
【０１３４】
ここで再び図６を参照すると、係数レジスタファイルは、数１４に従って補間フィルタ係数Ｃτ（ｎ）を計算した後、これらの係数Ｃτ（ｎ）をチャネルサンプルＵ（ｘ）３２とたたみ込むことによって、ボーレートと同期のとられた、補間されたサンプル値Ｂ１０２を発生することができる。しかし、数１５を整理することによって、補間フィルタのより効率の高い実施の形態を以下の数１６のように実現することができる。
【０１３５】
【数１６】
【０１３６】
図７は、数１６による補間フィルタの好ましい実施の形態を示す。多項式を用いる実施の形態において、τの関数はτにおける多項式であり、また、行列Ｇi（ｎ）はこの多項式の係数である。またランクの低くされた行列を用いる実施の形態において、τの関数は上記ＦM×L行列Ｂ２６２の指数となり、数１６における第２の和は、
【０１３７】
【数１７】
【０１３８】
図７に示すように、ＦＩＲフィルタＢ２６０のバンクとして実現される。数１６においても、Ｌは近似関数ｆ（ｉ、τ）の深さ（例えば、多項式の次数、つまり上記ＦM×L行列の列の幅）であり、また、Ｎは補間フィルタのインパルス応答の深さ（つまり、インパルス応答における係数の個数）である。Ｎ＝８であり、かつＬ＝３の場合に最良のパフォーマンス／コストバランスが得られることが判明している。しかし、今後、ＩＣ技術が進歩して、ゲート当たりのコストの低下が進むにつれて、これらの値を大きくすることができよう。
【０１３９】
（ｄ＝０再変調／復調検出器）
ｄ＝０ ＲＬＬ制約を用いるサンプリングされた振幅記憶システムでは、リードチャネルは、通常、ＰＲ４レスポンスに等化され、離散時間シーケンス検出器は、通常、一対のインタリーブされたスライディング閾値ビタビ検出器として実施される。ＰＲ４等化が好ましいのは、より高次のｄ＝０シーケンス検出器（例えば、ＥＰＲ４やＥＥＰＲ４など）では、トレリスモデルにおける状態の数が増えるので、実施するには、より複雑で、より高価になってしまうからである。しかし、ＥＰＲ４領域において最小距離誤り事象をサーチし、その後、誤り事象が検出された時にＰＲ４検出器の出力を訂正することによって、従来のＰＲ４シーケンス検出器を改良することも可能である。このようにして、シーケンス検出器のパフォーマンスを、ｄ＝０ ＥＰＲ４ほど複雑にせず、またｄ＝０ ＥＰＲ４
よりも低いコストで、ＥＰＲ４検出器のパフォーマンスに近づけることができる。
【０１４０】
ｄ＝０リードチャネルに用いられる改良されたＰＲ４検出器の好ましい実施の形態は、図８Ａに示されている。この検出器は、以下のステップに従って動作する。
【０１４１】
１．従来のＰＲ４シーケンス検出器の出力を理想のＰＲ４サンプル値のシーケンスに再変調し、
２．理想のＰＲ４サンプル値をリード信号サンプル値から減算することによって、ＰＲ４サンプル誤り値のシーケンスを発生し、
３．ＰＲ４サンプル誤り値をＥＰＲ４サンプル誤り値に変換し、
４．ＥＰＲ４サンプル誤り値を、支配的なＥＰＲ４誤り事象にマッチングされ
たフィルタのバンクを用いてフィルタリングし、
５．最大の大きさのマッチドフィルタ出力を選択し、もしその大きさが所定の閾値を上回っていれば、その訂正が妥当であるのなら、その判定に従ってＰＲ４の検出された２進シーケンスを訂正する（つまり、その結果、有効なＰＲ４シーケンスが得られる）。
【０１４２】
図８Ａの改良されたＰＲ４検出器は、検出された２進シーケンスを推定されたＰＲ４サンプルシーケンスに再変調し、その後、ＥＰＲ４領域において検出された誤りを訂正することによって、リード信号を復調するので、この検出器を再変調／復調検出器（remod/demod detector）と呼ぶことにする。
【０１４３】
さて、ここで図８Ａを詳細に参照すれば、従来のＰＲ４シーケンス検出器Ｂ４００は、リード信号サンプル値３２から予備２進シーケンスＢ４１２を検出する。ＰＲ４検出器Ｂ４００は、好ましくは、一対のインタリーブされたスライディング閾値ビタビ検出器として実施される。ただし、両インタリーブにおける遷移の符号Ｂ４１０は、再変調器（remodulator）Ｂ４０２により保存されて用いられる。符号ビットＢ４１０には、それぞれのインタリーブにおいてＰＲ４検出器Ｂ４００により出力された「１」ビットおよび「０」ビットがそれぞれ関連づけられる。例えば、もし偶数のインタリーブにおいて正の遷移が検出されれば、ＰＲ４検出器Ｂ４００は、負の遷移が検出されるまで、複数の「＋０」値が後に続く「＋１」を出力する。符号ビットＢ４１０は、検出された２進シーケンスＢ４１２と共に、理想のＰＲ４サンプルシーケンスＢ４１４へと再変調するのに用いられる。
【０１４４】
再変調器は、符号つきＰＲ４／ＳＮＲＺＩ変換器Ｂ４０４（ＳＮＲＺＩは、符号つきＮＲＺＩの短縮形である）と、部分消去補償器Ｂ４０６と、１＋ＤフィルタＢ４０８とを備えている。これらの詳細については、後で説明する。再変調されたサンプルシーケンスＢ４１４が、現在のリード信号サンプルＢ４１６から減算されることによって、ＰＲ４サンプル誤りシーケンスＢ４２０を発生する（遅延Ｂ４１８は、ＰＲ４シーケンス検出器Ｂ４００および再変調器Ｂ４０２の遅延を処理するために、リード信号サンプルを遅延させる）。ＰＲ４サンプル誤りシーケンスＢ４２０は、その後、１＋ＤフィルタＢ４２２に通されることによって、ＥＰＲ４サンプル誤りシーケンスＢ４２４を発生する。
【０１４５】
支配的なＥＰＲ４誤り事象にマッチングされた誤りパターン検出器Ｂ４２６は、ＥＰＲ４サンプル誤りシーケンスＢ４２４を処理する。そして、もしＥＰＲ４誤り事象が検出されれば、対応する訂正信号Ｂ４２８が、誤り訂正回路Ｂ４３０に与えられる。誤り訂正回路Ｂ４３０は、ＰＲ４シーケンス検出器Ｂ４００により出力された検出された２進シーケンスＢ４１２における誤りビットを訂正する。
【０１４６】
再変調器回路Ｂ４０２の詳細は、図８Ｂに示されている。再変調器回路Ｂ４０２は、ＳＮＲＺＩ変換器Ｂ４０４と、部分消去補償器Ｂ４０６と、１＋ＤフィルタＢ４０８と、利得Ｂ４３０と、加算器Ｂ４３２とを備えている。ＳＮＲＺＩ変換器Ｂ４０４は、検出された２進ビットＢ４１２（すなわち、０または１）および関連づけられた符号ビット（すなわち、±１または±０）Ｂ４１０をＰＲ４シーケンス検出器Ｂ４００から受け取る。１／１＋ＤフィルタＢ４３４は、検出された２進シーケンスＢ４１２をフィルタリングすることによって、対応するＳＮＲＺＩの大きさサンプルのシーケンスＢ４３６を発生する。検出された２進シーケンスＢ４１２の符号ビットＢ４１０は、ＳＮＲＺＩ符号ビットに直接、変換される。
【０１４７】
あるいは、ＳＮＲＺＩ変換器Ｂ４０４は、検出された２進シーケンスＢ４１２および関連づけられた符号ビットＢ４１０によりインデックスのつけられたルックアップテーブルとして実施されてもよい。ルックアップテーブルによる実施の形態では、疑似破局的な誤り事象（すなわち、ＰＲ４シーケンス検出器Ｂ４００においてマージされていないパスを結果として生じさせる誤り）の場合でも、誤りの伝搬を回避できる。ルックアップテーブルへのエントリは、表５に示されている。
【０１４８】
【表５】
【０１４９】
検出された２進シーケンスがＳＮＲＺＩシーケンス（Ｓnと表される）に変換された後、部分消去補償器Ｂ４０６は、ＳＮＲＺＩサンプルの大きさを調整することによって、隣接する磁束の遷移によりパルス振幅にもたらされた非線形低減を補償する。すなわち、Ｓn-1Ｂ４３８におけるＳＮＲＺＩサンプルの大きさは、もしＳnＢ４４２またはＳn-2Ｂ４４４のいずれかに隣接する遷移があるのなら、±ＡPEＢ４４０（ここで、｜±ＡPE｜＜１）にまで低減される。また、Ｓn-1Ｂ４３８の大きさは、もしＳnＢ４４２およびＳn-2Ｂ４４４の両方に隣接する遷移があるのなら、±（ＡPE×ＡPE）にまで低減される。部分消去補償器Ｂ４０６を実施するために、Ｓn、Ｓn-1およびＳn-2として表されるＳＮＲＺＩサンプルは、表６に示されているエントリに従ってＳn-1の改変された値（ＳＰn-1Ｂ４４６と表される）を出力するルックアップテーブルＢ４４６のインデックスとなる。
【０１５０】
【表６】
【０１５１】
部分消去の効果を補償した後、改変されたＳＮＲＺＩサンプルＳＰn-1Ｂ４４８は、１＋ＤフィルタＢ４０８に通されることによって、ＳＮＲＺＩサンプルを推定されたＰＲ４サンプルシーケンスＢ４５０に変換する。ＡＧＣ５０のループは、リード信号の振幅を平均すれば理想のＰＲ４の大きさになるように調整することによって、部分消去の非線形効果を補償しようと試みるので、利得乗算器Ｂ４３０は、再変調されたＰＲ４シーケンスＢ４５０の大きさを調整することによって、ＡＧＣ５０によりなされた調整を補償する。利得乗算器Ｂ４３０の出力における推定されたＰＲ４サンプルシーケンスＢ４１３は、その後、加算器Ｂ４３２において実際のリード信号サンプル値Ｂ４１６から減算されることによって、ＰＲ４サンプル誤りシーケンスＢ４２０を発生する。
【０１５２】
ここで再び図８Ａを参照すれば、ＰＲ４サンプル誤りシーケンスＢ４２０が、１＋ＤフィルタＢ４２２に通されることによって、ＥＰＲ４サンプル誤りシーケンスＢ４２４を発生している。ＥＰＲ４サンプル誤りシーケンスＢ４２４は、その後、最小距離ＥＰＲ４誤り事象にマッチングされた誤りパターン検出器Ｂ４２６により処理される。最小距離ＥＰＲ４誤り事象の例は、図８Ｃ〜図８Ｅに示されている。図８Ｃは、ＮＲＺ領域におけるＰＲ４検出器の３つの最小距離誤り事象を示しており、図８Ｄは、ＰＲ４領域における同じ誤り事象を示しており、図８Ｅは、ＥＰＲ４領域における誤り事象を示している。図８ＥのＥＰＲ４誤りシーケンスは、図８Ｄの対応するＰＲ４誤りシーケンスを１＋Ｄフィルタに通すことによって発生されうることには留意されたい。よって、誤りパターン検出器Ｂ
４２６は、ＰＲ４誤りシーケンスにマッチングされたフィルタのバンクが後続する１＋Ｄフィルタとして実施されうる。回路をさらに簡単にするためには、ＥＰＲ４サンプル誤りシーケンスに変換するための図８Ａの１＋ＤフィルタＢ４２２を、誤りパターン検出器Ｂ４２６における１＋Ｄフィルタと組み合わせることによって、図８Ｆに示されているように、単一の１＋２Ｄ＋Ｄ2フィルタＢ４５０を形成してもよい。
【０１５３】
図８Ｆに示されている１＋２Ｄ＋Ｄ2フィルタＢ４５０の出力は、フィルタのバンクＢ４５２に接続される。これらのフィルタはそれぞれ、図８Ｄに示されているＰＲ４誤りシーケンスの対応する一つにマッチングされたインパルス応答を有している。加算器Ｂ４５６の出力Ｘ１ Ｂ４５４は、図８Ｄの第１の誤りシーケンスに対応しており、出力Ｘ２ Ｂ４５８は、図８Ｄの第２の誤りシーケンスに対応しており、出力Ｘ３ Ｂ４６０は、図８Ｄの第３の誤りシーケンスに対応している。マッチドフィルタの出力は、所定の閾値と比較され、もしその閾値を超えているのなら、誤り検出信号がアサートされる。例えば、比較器Ｂ４６２は、Ｘ１出力Ｂ４５４を閾値（ＴＨ１AまたはＴＨ１B）と比較し、もしＸ１ Ｂ４５４がその閾値を超えているのなら、Ｆ１信号Ｂ４６４がアサートされる。また
、比較器Ｂ４６２は、検出された誤りの極性を示す（すなわち、図８Ｃ〜図８Ｅに示されている誤りの極性は反転されてもよい）符号ビットＦ１１ Ｂ４６５を出力する。
【０１５４】
もしダイビット、クワッドビットまたは６ビットの遷移シーケンスに関連づけられた誤り事象が起これば、対応するマッチドフィルタの出力と比較される閾値レベルは、部分消去の効果を補償するために低減される（ここでも、部分消去は、隣接する（１つ以上の）パルスによりもたらされたパルス振幅の低減である）。例えば、マルチプレクサＢ４７０は、もしＤn+5Ｂ４７６においてダイビットシーケンスが検出されたか、誤検出された（つまり、誤って検出された）のなら（すなわち、時刻Ｄn+5およびＤn+4におけるＮＲＺＩビットが共に非ゼロであるか、または共にゼロであるのなら）、閾値ＴＨ１AＢ４７２をＸ１ Ｂ４５４と比較するために選択する。そうでない場合には、マルチプレクサＢ４７０は、閾値ＴＨ１BをＸ１ Ｂ４５４と比較するために選択する。同様に、マルチプレクサＢ４７８は、もしＤn+5Ｂ４７６においてクワッドビットシーケンスが検出されたか、誤検出された（つまり、誤って検出された）のなら（すなわち、時刻Ｄn+5、Ｄn+4、Ｄn+3およびＤn+2におけるＮＲＺＩビットがすべて非ゼロであるか、またはすべてゼロであるのなら）、閾値ＴＨ２AをＸ２ Ｂ４５８と比較するために選択する。そうでない場合には、マルチプレクサＢ４７８は、閾値ＴＨ２BをＸ２ Ｂ４５８と比較するために選択する。最後に、マルチプレクサＢ４８０は、もしＤn+5Ｂ４７６において６ビットの遷移シーケンスが検出されたか、誤検出された（つまり、誤って検出された）のなら（すなわち、時刻Ｄn+5、Ｄn+4、Ｄn+3、Ｄn+2、Ｄn+1およびＤnにおけるＮＲＺＩビットがすべて非ゼロであるか、またはすべてゼロであるのなら）、閾値ＴＨ３AをＸ３ Ｂ４６０と比較するために選択する。そうでない場合には、マルチプレクサＢ４８０は、閾値ＴＨ３BをＸ３ Ｂ４６０と比較するために選択する。閾値ＴＨＸAは、閾値ＴＨＸBに図８Ｂの部分消去低減係数ＡPEＢ４４０を掛け合わせた値として計算される。また、この回路は、ＴＨ１A＝ＴＨ２A＝ＴＨ３AおよびＴＨ１B＝ＴＨ２B＝ＴＨ３Bに設定することによって、簡単にすることもできる。
【０１５５】
ＭＡＸ回路Ｂ４８２は、マッチドフィルタの出力Ｘ１、Ｘ２およびＸ３を比較し、最大の絶対振幅を有するマッチドフィルタ出力に対応する信号ＦＡ、ＦＢまたはＦＣをアサートする。信号ＦＡ、ＦＢおよびＦＣは、後述するように、検出された２進シーケンスを訂正するのに用いられる。
【０１５６】
ピーク誤り検出器回路Ｂ４８４は、マッチドフィルタ出力Ｘ１、Ｘ２およびＸ３ならびに最大絶対振幅信号ＦＡ、ＦＢおよびＦＣに応答して、時刻ｎ Ｂ４９０における最大マッチドフィルタ出力を、時刻ｎ−１ Ｂ４９２における最大マッチドフィルタ出力と比較する（Ｂ４８６）。もし時刻ｎにおける最大フィルタ出力が、時刻ｎ−１における出力よりも小さいのなら、信号ＦＡＨ Ｂ４９４がアサートされ、ピーク誤り信号が検出されたことを示す。ＦＡＨ信号Ｂ４９４は、図８Ａの誤り訂正回路Ｂ４３０の動作をイネーブルする。
【０１５７】
図示されていない代わりに実施可能な形態では、図８Ｆの信号ＦＡ、ＦＢ、ＦＣおよびＦＡＨは、フィルタの出力そのものではなく、フィルタの出力と比較器の閾値との間の差を用いて発生される。すなわち、ＭＡＸ回路Ｂ４８２は、フィルタの出力Ｘkと、それに対応する閾値ＴＨkとの間の差として計算された３つの値を比較し、ピーク誤り検出器Ｂ４８４は 、これらの差分値におけるピークを求める。この実施の形態は、もしそれぞれの誤り事象について異なる閾値が用いられるのなら、好ましい。
【０１５８】
図８Ａの誤り訂正器回路Ｂ４３０の詳細は、図８Ｇおよび図８Ｈに示されている。図８Ｇにおいて、誤りパターン検出器Ｂ４２６からのＦ１〜Ｆ３、ＦＡ〜ＦＣおよびＦＡＨ信号Ｂ４２８は、それぞれの誤り事象ＡＮＤゲートＢ４９６Ａ〜Ｂ４９６Ｃに入力される。これらのゲートの出力は、ＩＮＨＩＢＩＴ信号Ｂ５００によりＡＮＤゲートＢ４９８Ａ〜Ｂ４９８Ｃを通してイネーブルされる。もし対応するマッチドフィルタの出力がＴＨ閾値（Ｆ１、Ｆ２またはＦ３）を超えており、かつ、それが最大の誤り事象（ＦＡ、ＦＢまたはＦＣ）であり、かつ、それがピーク誤り事象であり（ＦＡＨ Ｂ４９４がアサートされる）、かつ、ＩＮＨＩＢＩＴ信号Ｂ５００がアサートされないのなら、誤り事象（Ｃ１、Ｃ２またはＣ３）が検出される。検出された誤り事象（Ｃ１、Ｃ２およびＣ３）、誤り事
象符号（Ｆ１１、Ｆ２２およびＦ３３）、検出された２進シーケンスＢ４１２および符号ビットＢ４１０は、誤り妥当性判定器（error validator）および訂正器Ｂ５０２に入力される。誤り妥当性判定器および訂正器Ｂ５０２は、もし検出された誤り事象が妥当であるのなら、検出された２進シーケンスＢ４１２（および符号ビット４１０）を訂正する。
【０１５９】
ＩＮＨＩＢＩＴ信号Ｂ５００は、以下のように作用する。すなわち、もし妥当な誤り事象が検出されれば、検出された誤り事象の長さに等しい数のクロックサイクルのあいだ、ＩＮＨＩＢＩＴ信号Ｂ５００をアサートする。すなわち、現在の誤り事象が訂正されるまで、後続する誤り事象は処理しない。
【０１６０】
ＩＮＨＩＢＩＴ信号Ｂ５００は、カウンタＢ５２２、レジスタＢ５２４、マルチプレクサＢ５２６およびＯＲゲートＢ５０４を用いて実施される。もし妥当な誤り事象が検出されれば（Ｂ５０８Ａ、Ｂ５０８ＢまたはＢ５０８Ｃがアサートされれば）、ＯＲゲートＢ５０４の出力が、レジスタＢ５２４の出力（すなわち、ＩＮＨＩＢＩＴ信号Ｂ５００）をハイに設定する。それによって、ＡＮＤゲートＢ４９８Ａ〜Ｂ４９８Ｃをディセーブルする。検出された誤り事象は、マルチプレクサＢ５２６を介してカウント値３、５または７をそれぞれ選択し、ＯＲゲートＢ５０４の出力は、そのカウント値をカウンタＢ５２２にロードする。次に、ＤＡＴＡ ＣＬＯＣＫがカウンタＢ５２２のクロックを合わせる。そして、このカウントが最終のカウントに達すると、ＴＣ信号Ｂ５２８が、レジスタＢ５２４をリセットすることによって、ＡＮＤゲートＢ４９８Ａ〜Ｂ４９８Ｃを再びイ
ネーブルする。
【０１６１】
それぞれＣ１、Ｃ２およびＣ３として表される、ＡＮＤゲートＢ４９８Ａ〜Ｂ４９８Ｃの出力は、マッチドフィルタにより誤りパターン検出器Ｂ４２６において検出されうる３つの誤り事象に対応している。これらの信号は、図８Ｈに示すように一連のレジスタＢ５２０を通してシフトする時に、検出された２進シーケンスＢ４１２（および符号ビットＢ４１０）を訂正するのに用いられる。しかし、検出された誤り事象に従って２進シーケンスを訂正する前に、その訂正そのものの妥当性が検査される。
【０１６２】
もし、例えば、検出誤りをもたらすノイズがリード信号と同じ極性を有しているのなら、誤り事象が間違って検出されることもある。この点を明らかにするために、図８Ｄに示されている第１の誤り事象を考える。ＰＲ４信号が、ノイズの影響で誤ってダイビットデータシーケンスとして検出されたものとすると、このノイズをキャンセルするための訂正は、検出されたＰＲ４シーケンス（＋１、＋０、−１）にシーケンス（−１、−０、＋１）を加算することになる。しかし、もしダイビットデータシーケンスが、実際に、加えられたノイズと同じ位置に記録されているのなら、逆極性の誤り事象が検出されることになるので、その際の訂正は、シーケンス（＋１、＋０、−１）を検出されたシーケンス（＋１、＋０、−１）に加算することになる。その結果、訂正されたシーケンスは、（＋２、
＋０、−２）となる。この場合、ＰＲ４シーケンス検出器Ｂ４００は、正しい判定を下していることになるので、検出された２進シーケンスＢ４１２は、訂正されるべきではない。
【０１６３】
ここで、再び図８Ｈを参照すると、検出されたデータシーケンスに訂正を施す前に、検出された誤り事象について妥当性を検査する回路が設けられている。ルックアップテーブルＢ５２８は、検出された誤り事象を、検出されたＰＲ４シーケンスに対して評価する。訂正により有効なＰＲ４シーケンスが得られる場合のみ、ＰＲ４シーケンス検出器Ｂ４００により出力された、検出された２進シーケンスＢ４１２（および符号ビットＢ４１０）に対して訂正が施される。すなわち、それぞれの誤り事象について、検出されたＰＲ４シーケンスは、予想される可能なＰＲ４シーケンスとマッチングしていなければならない。そうでなければ、訂正が施されることはない。
【０１６４】
動作時には、ルックアップテーブルＢ５２８は、検出された誤り事象（Ｃ１、Ｃ２またはＣ３）、誤り事象の符号（マルチプレクサＢ５３０を通して、検出された誤り事象により選択されるＦ１１、Ｆ２２またはＦ３３）および対応する検出されたＰＲ４データ（２進シーケンスＢ４１２および符号ビットＢ４１０）をＤn+6Ｂ５０６、Ｄn+4Ｂ５１０、Ｄn+2Ｂ５１４およびＤnＢ５１８において受け取る。もしＣ１誤り事象が検出されれば、以下の表７を用いて、ルックアップテーブルＢ５２８は、Ｄn+6Ｂ５０６およびＤn+4Ｂ５１０において、検出されたＰＲ４シーケンスと、予想されたＰＲ４シーケンスと比較する。もしマッチングが見られれば、Ｄn+6およびＤn+4における訂正されたＰＲ４データは、シフトレジスタＢ５２０内に挿入される。そうでない場合には、検出されたＰＲ４シーケンスは、訂正されないままでシフトレジスタＢ５２０内に再び格納される。同様に、もしＣ２誤り事象が検出されれば、以下の表８を用いて、ルックアップテーブルＢ５２８は、Ｄn+6Ｂ５０６、Ｄn+4Ｂ５１０、およびＤn+2Ｂ５１４において、検出されたＰＲ４シーケンスと、予想されたＰＲ４シーケンスと比較する。もしマッチングが見られれば、Ｄn+6、Ｄn+4およびＤn+2における訂正されたＰＲ４データは、シフトレジスタＢ５２０内に挿入される。そうでない場合には、検出されたＰＲ４シーケンスは、訂正されないままでシフトレジスタＢ５２０内に再び格納される。最後に、もしＣ３誤り事象が検出されれば、以下の表９を用いて、ルックアップテーブルＢ５２８は、Ｄn+6Ｂ５０６、Ｄn+4Ｂ５１０、Ｄn+2Ｂ５１４、およびＤnＢ５１８において、検出されたＰＲ４シーケンスと、予想されたＰＲ４シーケンスと比較する。もしマッチングが見られれば、Ｄn+6、Ｄn+4、Ｄn+2およびＤnにおける正しいＰＲ４データは、シフトレジスタＢ５２０内に挿入される。そうでない場合には、検出されたＰＲ４シーケンスは、訂正されないままでシフトレジスタＢ５２０内に再び格納される。訂正された２進シーケンスＢ４１２（および符号ビットＢ４１０）は、その後、シフトレジスタＢ５２０からシフトアウトされ、リードチャネルによりさらに処理される。
【０１６５】
【表７】
【０１６６】
【表８】
【０１６７】
【表９】
【０１６８】
（サブサンプリングされたリードチャネル）
上述の議論では、図４Ｂの補間されたタイミングリカバリは、オーバーサンプリングされたシステムとして説明された。すなわち、アナログリード信号６２がわずかにオーバーサンプリングされた（２４）後、「ダウンサンプリングされる」（すなわち、補間されるＢ１２２）ことによって、ボーレートに同期されたサンプル値Ｂ１０２を発生する。しかし、アナログリード信号を大幅にアンダーサンプリングした後に、「アップサンプリングする」ことによって、同期サンプルを発生することも可能である。このことは、ボーレートよりもはるかに低いレート（例えば、ボーレートの２／３）でサンプリングし（２４）、その後、図４Ｂの補間されたタイミングリカバリ回路を用いてボーレートのサンプル値に補間すること（Ｂ１２２）によって実現される。サブサンプリングおよび補間をおこな
うことにより、Ａ／Ｄの速度制約は緩和され、図４ＡのタイミングリカバリＶＣＯ Ｂ１６４は不要になる。その結果、リードチャネルの全スループットを向上させることができる。
【０１６９】
サブサンプリングがリードチャネルのパフォーマンスを低下させる範囲を決定する、すなわち、パフォーマンスの低下のほうが、リード信号をサブサンプリングすることにより得られたユーザデータレートの利得よりも重大になる閾値を見出すために、コンピュータシミュレーションがおこなわれた。まず、いかなる符号制約も課さずに（ｄ＝０）、サブサンプリングされたリードチャネルがシミュレーションされた。その結果は、図９Ａに示されている。このグラフは、さまざまなユーザデータ密度（１直線トラックインチあたりのユーザデータビット数）についてサブサンプリングする（帯域幅をボーレートの分数として減少させる）ことによってもたらされた距離損失（パフォーマンス低下）の等高線的プロットである。図９Ａに示されているように、符号制約なしで（ｄ＝０）サブサンプリングされたレートで動作するリードチャネルは、サブサンプリングの量が増加するにつれて、高いデータ密度では、急速にそのパフォーマンスが低下する。
【０１７０】
最尤シーケンス検出器について最小距離誤り事象を増大させる符号制約を導入した後、同じコンピュータシミュレーションがおこなわれた。具体的には、ＲＬＬ ｄ＝１制約が導入された。その結果は、図９Ｂに示されている。図９Ｂに示されているように、符号制約は、高いユーザデータ密度でも、リードチャネルのパフォーマンスを大幅に改善している。実際、ボーレートの１／２および３．５のユーザ密度までのサブサンプリングの場合には、パフォーマンスの低下は実質的にない。ｄ＝１以外のその他同様の符号制約もまた、サブサンプリングの存在下にパフォーマンスを改善しうることは、当業者には認識できるであろう。
【０１７１】
符号化されていない時の（ｄ＝０）制約およびｄ＝１符号制約の両方の場合について、パルス形状ｐ（ｔ）にマッチングされたフィルタと、ｘk＝ｘ（ｋＴ）を生成するサンプラと、ノイズホワイトニングフィルタ（noise whitening filter）と、ビタビ（または等価な）検出アルゴリズムとを含む、最適なＭＬＳＤシーケンス検出器に対してシミュレーションがおこなわれた。よって、図９Ａおよび図９Ｂと同様な結果は、サブサンプリングの度合いを変化させる可能な最良のパフォーマンスに対する理論上の限界である。実用的なシーケンス検出方法は、最適なＭＬＳＤの近似であり、それらの方法もまた、サブサンプリングの度合いが増大する（帯域幅が減少するにつれて）につれて、同様に劣化する。
【０１７２】
（従来のｄ＝１サブサンプリングされたリードチャネル）
図９Ｂを再び参照すると、ｄ＝１の符号制約を用い、かつ、ボーレートのおよそ１／２までのレートでサブサンプリングをおこなう時には、最適なＭＬＳＤリードチャネルのパフォーマンスの低下は実質的にない。これは、朗報である。なぜなら、このことは、より実用的なリードチャネルもまた、パフォーマンスの大幅な低下なしに、同様のサブサンプリングレートで動作するであろうことを意味しているからである。ボーレートの２／３でサブサンプリングをおこない、上述の補間されたタイミングリカバリを用いて、従来のｄ＝１、レート２／３リードチャネルについてコンピュータシミュレーションをおこなったところ、そのようなリードチャネルもこのケースに該当することが確認された。
【０１７３】
ｄ＝１サブサンプリングされたリードチャネルの本発明による好ましい実施の形態は、図１０に示されている。この実施の形態は、形態および機能の面では図３に示されているリードチャネルと同様である。しかし、この実施の形態は、ｄ＝１システムであるので、図３のプリコーダ１０は必要ない。また、アナログ受信フィルタ２０の遮断周波数は、リード信号をサブサンプリングすることによってもたらされる増大したエイリアシングノイズを減衰させるために、低くされる。補間されたタイミングリカバリＢ１００では、図１１に示されているように、図４Ｂのスライサの代わりに、ＤＦＥ遷移検出器Ｂ２７４が用いられる。また、第１の等化器２６は、タイミングリカバリ遷移検出器Ｂ２７４に対して最適化されたＥＰＲ４等化を実現し、第２の等化器Ｂ２７０は、ｄ＝１シーケンス検出器３４に対して最適化されたＥＥＰＲ４等化を実現する。
【０１７４】
ここで、図１１を参照すると、位相誤差検出器Ｂ２７２は、補間されたサンプル値Ｂ１０２と、アクイジションのあいだに予想された遷移Ｐk Ｂ２８８あるいはトラッキングのあいだに検出された遷移〜ＰkＢ２８４のいずれかとの関数として、位相誤差推定値を計算する。図１１の予想された遷移発生器Ｂ２８６は、図４Ｂの発生器と同様に動作する。すなわち、この発生器Ｂ２８６は、ステートマシンを用いることによって予想された遷移ＰkＢ２８８を発生し、それによって、アクイジションプリアンブルを獲得しつつ、位相誤差推定値を計算する。
【０１７５】
図１２は、図１１のＤＦＥ遷移検出器Ｂ２７４のブロック図である。図１２の判定帰還等化（ＤＦＥ）は、遷移検出器Ｂ２７６の出力における推定された遷移においてサンプル値の符号として計算されたデータ推定値Ｂ２８１をフィルタリングし（Ｂ２７８）、加算器Ｂ２８２においてフィルタの出力Ｂ２８０を補間されたサンプルＢ１０２に加算することによって、実施される。その結果、判定により向きの決められた等化は、アナログリード信号６２がサブサンプリングされる時の、遷移検出器Ｂ２７６の正確さを改善する。
【０１７６】
ｄ＝１リードチャネルの場合、図１０に示されているシーケンス検出器３４は、従来の技術を用いて実施されうる。好ましくは、複雑の低減されたビタビ型のシーケンス検出器として実施される。図９Ｂを再び参照すれば、ボーレートの１／２までのレートでサブサンプリングをおこなっても、最適なＭＬＳＤシステムがその影響を受けないということは、従来のリードチャネルもまた、サブサンプリングの存在下に適正に動作するということを示している。コンピュータシミュレーションの結果、従来のｄ＝１、レート２／３の符号を用いる場合には、好ましいサブサンプリングレートは、ボーレートの２／３のレートであると確定された。実用時には、図５を参照して既に説明したようにデータクロックＢ１０４のマスキング動作を実施するために、ボーレートの２／３よりもわずかに高い（例えば、１％〜５％だけ高い）サンプリングレートが選択される。よって、図１１で、Ａ／Ｄ２４、離散時間等化器フィルタ２６および補間器Ｂ１２２のクロックを合わせる。また、周波数シンセサイザ５２は、ボーレートをわずかに超えるレートで、データクロックＡＮＤゲートＢ１２６のクロックを合わせる（すなわち、周波数シンセサイザ５２の出力５４は、１／３（Ｂ１２１）だけ増加された後、ＡＮＤゲートＢ１２６のクロック合わせに用いられる）。
【０１７７】
従来のビタビ型シーケンス検出器および補間されたタイミングリカバリの代わりに、サブサンプリングされたトレリスモデルにマッチングされた改良されたシーケンス検出器が用いられる。サブサンプリングされたリード信号にマッチングされたシーケンス検出器は、そのパフォーマンスが低下する（そのパフォーマンスは、従来のピーク検出器により近い）ものの、その複雑さは、大幅に緩和される。次のセクションでは、本発明による、この代わりに実施可能な形態について説明する。
【０１７８】
（マッチングされたｄ＝１サブサンプリングされたリードチャネル）
マッチングされたｄ＝１サブサンプリングされたシーケンス検出器は、以下のように規定される。すなわち、サブサンプリングされたシーケンス検出器の状態遷移にマッチングさせるために、従来のｄ＝１シーケンス検出器の状態遷移図を改良する検出器である。図１３Ａは、従来のＥＰＲ４、ｄ＝１のフルサンプルレートシステムの状態遷移図である。この状態図において、それぞれの円は、サンプリングされたリード信号（サンプル事例）における状態を表しており、矢印つきの直線は、次の入力サンプル値が与えられた時の、現在の状態から次の状態への遷移を表している。それぞれの状態遷移には、参照符号ｓ／ｂ（ここで、ｓは、サンプル値を表し、ｂは、検出された２進シーケンスの対応するビット値を表している）がラベルとしてつけられている。
【０１７９】
マッチングされたｄ＝１サブサンプリングされたシーケンス検出器に関する本発明による好ましい実施の形態は、ボーレートの１／２のレートでサブサンプリングし、ＥＰＲ４レスポンスへと等化させるためのものである。サブサンプリングは、図４Ａに示されているように、従来の（すなわち、リード信号をボーレートの１／２のレートで同期をとってサンプリングする）同期サンプリングＰＬＬを用いて実施される。あるいは、サブサンプリングは、リード信号をボーレートの１／２よりもわずかに高いレートで非同期的にサンプリングした後、補間を通してボーレートの１／２に同期させることによって、図４Ｂの補間されたタイミングリカバリ回路を用いても実施されうる。
【０１８０】
１／２サブサンプルレート、ＥＰＲ４、ｄ＝１リード信号に対応する、改良された状態遷移図は、図１３Ｂに示されている。それぞれの状態遷移には、参照符号（ｓ１、ｓ２）／（ｂ１、ｂ２）というラベルがつけられている。ここで、（ｓ１、ｓ２）は、２つの信号サンプル値を表しており、（ｂ１、ｂ２）は、検出された２進シーケンスに対応する２ビット値を表している。理解できることであろうが、ｓ１およびｓ２サンプル値は、何らかの特定の状態を脱する状態遷移間で異なっている。よって、ボーレートの１／２のレートでのサブサンプリングは、２つのサンプル値のうちのいずれか一つのみ、すなわちｓ１またはｓ２のみを評価することと等価である。
【０１８１】
もし、ｓ２サンプル値のみが評価されるのなら、図１３Ｂの状態遷移図は、状態Ｃと状態Ｄとを組み合わせ、状態Ａと状態Ｆとを組み合わせることによって、簡単にすることができる。なぜなら、これらの状態遷移は等価であるからである。この点を明らかにするために、現在の状態がＡである場合を考える。もし入力サンプル値ｓ２が１であるのなら、検出される出力ビットは１０となり、次の状態はＣになる。状態Ｃからの遷移で、もし次の入力サンプル値ｓ２が０であるのなら、検出される出力ビットは００となり、次の状態はＤになる。同様に、もし次の入力サンプル値ｓ２もまた０であるのなら、検出される出力ビットは再び００となり、次の状態はＤのままである。状態Ｃからの遷移で、もし次の入力サンプル値ｓ２が−ａであるのなら、検出される出力ビットは０１となり、次の状態はＥになる。同様に、状態Ｄからの遷移で、もし次の入力サンプル値ｓ２が−ａであるのなら、検出される出力ビットは０１となり、次の状態はＥになる。よって、状態ＣおよびＤを組み合わせることができる。なぜなら、状態Ｅで終わる入力サンプルシーケンスは、同じ出力ビットシーケンスを発生するからである。同様の分析をおこなえば、パフォーマンスを低下させることなく、状態ＡおよびＦを組み合わせることができることが分かるであろう。
【０１８２】
状態ＣおよびＤならびに状態ＡおよびＦを組み合わせた結果、簡略化された状態遷移図は、図１３Ｃに示されている。図１３Ａに示されている従来のＥＰＲ４の図における６つの状態とは対照的に、わずか４つの状態しかないので、ＡＣＳ型のビタビシーケンス検出器の実現形態は、大幅に縮小されている。
【０１８３】
しかし、サブサンプリングのために、（図４Ａにおける同期サンプリングをおこなう場合でも、あるいは図４Ｂにおける同期補間をおこなう場合でも）タイミングリカバリ回路内の位相誤差検出器を改変しなければならない。図１３Ｃの簡略化された状態遷移図は、従来のＰＲ４状態図と同様であることには、留意されたい。実際、もしあるインタリーブ（例えば、ｂ２）においてチャネル遷移のすべてが発生したのなら、その状態図は、正確にＰＲ４の図と同じになる。コンピュータシミュレーションの結果、いくつかのケースは例外として、従来のＰＲ４リードチャネルの位相誤差検出器が、本発明によるＥＰＲ４サブサンプリングされたリードチャネルに対して、有効な位相誤差推定値を生成することが確認された。例えば、遷移が一方のインタリーブからもう一方のインタリーブへと起こる
場合、推定された位相誤差は、大きさの点では正しいが、符号の点では正しくないものになる。このことは、ランダムなデータの存在下では、タイミングループが不安定になりうることを示している。
【０１８４】
間違った位相誤差推定値をもたらしうるデータシーケンスを求めるために、コンピュータサーチがおこなわれた。このサーチは、公知のタイミングオフセットを伴うサンプリングされたリード信号を、従来のＰＲ４位相誤差検出器に入れ、可能なすべてのデータシーケンスについて計算された位相誤差を測定することにより実現された。これにともなって、位相誤差検出器用のアルゴリズムは、無効な位相誤差を結果として生じたこれらのデータシーケンスを補償するために、その後、改変された。
【０１８５】
図１４は、本発明によるマッチングされた、ｄ＝１、サブサンプリングされたリードチャネルに用いられる、改良されたＰＲ４位相誤差検出器Ｂ２９０のブロック図である。ここでも、図４Ａの同期サンプリングされたタイミングリカバリ回路における位相誤差検出器Ｂ１５５、または、図４Ｂの補間されたタイミングリカバリ回路における位相誤差検出器Ｂ１５５の代わりに、図１４の改良されたＰＲ４検出器Ｂ２９０を用いることができることには、注意されたい。動作時には、同期サンプル値Ｂ２９２が、スライサ（閾値検出器）Ｂ２９４に入力される。スライサＢ２９４は、推定された理想のサンプル値Ｂ２９６を出力する（ＥＰＲ４の場合、推定された出力値は、−２、−１、０、＋２および＋２の中から選択された値をとりうる）。推定されたサンプル値Ｂ２９６は、その後、遅延され
ること（Ｂ２９７）によって、遅延された推定されたサンプル値Ｓn、Ｓn-1、Ｓn-2およびＳn-3のシーケンスを発生する。サンプル誤り値ｅn-1Ｂ２９８は、リード信号サンプル値Ｂ２９２（１クロック周期だけ遅延されている（Ｂ３０２））をＳn-1推定されたサンプル値Ｂ３０４から減算することによって、加算器Ｂ３００において発生される。サンプル誤り値ｅn-1Ｂ２９８は、遅延されること（Ｂ３０６）によって、第２のサンプル誤り値ｅn-2Ｂ３０８を発生する。サンプル誤り値は、その後、それぞれの乗算器Ｂ３１４およびＢ３１６において係数Ｃ0Ｂ３１０およびＣ1Ｂ３１２によりスケーリングされる。ここで、スケーリング係数Ｃ0 Ｂ３１０およびＣ1 Ｂ３１２は、間違った位相誤差推定値をもたらしうるデータシーケンスを補償するために、推定されたサンプル値Ｓn、Ｓn-1、Ｓn-2およびＳn-3の関数として計算される。ロジックＢ３２２は、係数を発生するためのサンプル値推定値Ｓn、Ｓn-1、Ｓn-2およびＳn-3によりインデックスのつけられた２つのルックアップテーブルを含んでいる。ここで、テーブルのエントリは、上述したコンピュータサーチに従って求められた。係数Ｃ0Ｂ３１０の値は、表１０に示されており、係数Ｃ1 Ｂ３１２の値は、表１１に示されている。
【０１８６】
【表１０】
【０１８７】
【表１１】
【０１８８】
乗算器Ｂ３１４およびＢ３１６の出力におけるスケーリングされたサンプル誤り信号は、加算器Ｂ３１８において加算される。加算器Ｂ３１８の出力が、位相誤差推定値Ｂ３２０である。この位相誤差推定値は、上述したように、図４Ａまたは図４Ｂのタイミングループフィルタに入力される。
【０１８９】
（サブサンプリングされたタイミングアクイジション）
図２Ｂを再び参照すると、データのそれぞれのセクタ１５は、ユーザデータ７２をリードする以前に、タイミングリカバリ２８をボーレートに同期させるのに用いられるアクイジションプリアンブルフィールド６８を備えている。アクイジションのあいだに結果として得られるリード信号は、例えば、図５に示す正弦波状２Ｔのアクイジションプリアンブルのような周期波形である。図４Ｂを参照して既に説明したように、プリアンブル６８の周期性により、位相誤差を計算するのに用いられる予想されたサンプル値を発生するのが容易になる。参照符号ＮＴは、ディスク上にライトされる時の（例えば、２Ｔのプリアンブルについて、ディスク上にライトされるシンボルシーケンスａ（ｎ）１６が１０１０１０１０１０１０１、…である時の）プリアンブルの周期を表している。
【０１９０】
図４Ａに示されている従来のタイミングリカバリ回路を再び参照すると、ＰＬＬは、サンプリングＶＦＯクロック２３をボーレートに同期させるために、アクイジションプリアンブル６８を処理する。また、図４Ｂに示されている補間されたタイミングリカバリの場合、アクイジションプリアンブル６８は、ユーザデータ７２をトラッキングする以前に、補間間隔τ Ｂ１２８に対する開始値を計算するために、処理される。いずれの場合でも、アクイジション時間は、プリアンブル６８の長さを最小化してユーザデータ用により広いディスク空間を取っておくことができるように、できるだけ短くすべきである。
【０１９１】
コンピュータシミュレーションの結果、サブサンプリングの存在下にアクイジションプリアンブル６８の周期を長くすることによって、アクイジション処理を最適化できることが判明した。図１０のｄ＝１リードチャネルの場合、ボーレートの２／３のレートでサブサンプリングする時、３Ｔのアクイジションプリアンブル（１００１００１００…）が好ましく、ボーレートの１／２のレートでサブサンプリングする時、４Ｔのアクイジションプリアンブル（１０００１０００１０００…）が好ましい。
【０１９２】
本発明の目的は、本願明細書で以上に開示した各種実施の形態によって完全に実現される。しかし、本発明のさまざまな局面が、他の異なる実施の形態によっても本発明の本質的作用からはずれることなく実現可能であることは、当業者には理解できよう。例えば、ボーレートの１／２のレートで同期をとってサンプリングをおこなった後、フルのボーレートに固定された位相でアップサンプリングをおこなうことによって、同期サンプリングタイミングリカバリと、補間とを組み合わせて用いることもできる。このような改変およびその他の改変は、すべて本発明の範囲内である。以上に開示した特定の実施の形態は、あくまでも例示を目的とするものであり、本発明の範囲を限定するためのものではない。本発明の範囲は、添付の請求の範囲により適切に解釈されるべきである。
【０１９３】
〔発明の効果〕
本発明によれば、少なくとも以下の効果が得られる。すなわち、アナログ・ディジタル変換器、タイミングリカバリＶＣＯあるいはシーケンス検出器のコストを増大させたり、それらをさらに複雑にしたりすることなく、高いユーザデータレートおよび密度で動作可能である、コンピュータ記憶システム用のサンプリングされた振幅リードチャネルを提供できる。
【０１９４】
また、アナログリード信号がサブサンプリングされる時に、より高いユーザデータ密度でｄ＝０リードチャネルのパフォーマンスを改善する符号化スキームを提供できる。
【図面の簡単な説明】
【０１９５】
【図１】タイミングリカバリがアナログリード信号のサンプリングをボーレートに同期させる、従来のサンプリングされた振幅リードチャネルのブロック図である。
【図２Ａ】複数のユーザデータセクタおよび複数の埋め込みサーボデータセクタから構成される複数の同心円状トラックを有する磁気ディスクのデータフォーマットの一例を示す図である。
【図２Ｂ】ユーザデータセクタのフォーマットの一例を示す図である。
【図３】補間されたサンプル値と、離散時間シーケンス検出器のクロック合わせ動作のための同期データクロックとを発生する補間されたタイミングリカバリを有する、本発明による改善されたサンプリングされた振幅リードチャネルのブロック図である。
【図４Ａ】同期のとられたサンプリングＶＦＯを有する従来の技術によるサンプリングタイミングリカバリの詳細ブロック図である。
【図４Ｂ】非同期サンプリングと、ボーレートに実質的に同期された補間されたサンプル値を発生する補間器とを有する、本発明による補間されたタイミングリカバリの詳細ブロック図である。
【図５】アクイジションプリアンブルをリードする時の補間されたボーレートサンプルに関連するチャネルサンプルを示す図である。
【図６】タイミングリカバリ補間器用のＦＩＲフィルタの実施の形態を示す図である。
【図７】タイミングリカバリ補間器用の代わりに実施可能な形態を示す図である。
【図８Ａ】本発明によるｄ＝０リードチャネルに用いられる、改良されたＰＲ４シーケンス検出器（再変調／復調検出器）の全体図である。
【図８Ｂ】図８Ａの再変調／復調シーケンス検出器の再変調器を詳細に示す図である。
【図８Ｃ】サンプリングされた振幅リードチャネルのＮＲＺ領域における支配的な誤り事象を示す図である。
【図８Ｄ】サンプリングされた振幅リードチャネルのＰＲ４領域における支配的な誤り事象を示す図である。
【図８Ｅ】サンプリングされた振幅リードチャネルのＥＰＲ４領域における支配的な誤り事象を示す図である。
【図８Ｆ】図８Ｃ〜図８Ｅの支配的な誤り事象とマッチングされたフィルタのバンクを備えた誤りパターン検出器を詳細に示す図である。
【図８Ｇ】図８Ｆの誤りパターン検出器が誤りを検出した時に、ＰＲ４ビタビ検出器により出力される、検出された２進シーケンスに含まれている誤りを訂正する回路を示す図である。
【図８Ｈ】検出された誤りパターンについて妥当性を検査する回路を示す図である。
【図９Ａ】最小距離損失を、ｄ＝０リードチャネルにおいて用いられるサブサンプリングの度合いおよびチャネル密度の関数として表す等高線的プロットである。
【図９Ｂ】最小距離損失を、ｄ＝１リードチャネルにおいて用いられるサブサンプリングの度合いおよびチャネル密度の関数として表す等高線的プロットである。
【図１０】ｄ＝１サブサンプリングされたリードチャネルのための本発明による好ましい実施の形態を示す図である。
【図１１】本発明によるｄ＝１サブサンプリングされたリードチャネルの補間されたタイミングリカバリを示すブロック図である。
【図１２】ｄ＝１サブサンプリングされたリードチャネルのタイミングリカバリに用いられる本発明によるＤＦＥ遷移検出器の一実施の形態を示す図である。
【図１３Ａ】従来のＥＰＲ４ビタビ型シーケンス検出器の状態遷移図である。
【図１３Ｂ】ボーレートの１／２でサブサンプリングされたリード信号にマッチングされた、改良されたＥＰＲ４ビタビ型シーケンス検出器の状態遷移図である。
【図１３Ｃ】図１３Ｂに示されている状態遷移図の簡略化されたバージョンを示す図である。
【図１４】本発明によるｄ＝１、ＥＰＲ４、サブサンプリングされたリードチャネルに用いられる位相誤差検出器を示すブロック図である。
【符号の説明】
【０１９６】
４ データ発生器
６ ＲＬＬエンコーダ
９ ライト回路
１０ プリコーダ
１８ 磁気／光記録チャネル
２０ アナログフィルタ
２２ 可変利得増幅器
２４ Ａ／Ｄ変換器
２６ 離散時間等化器フィルタ
３４ 離散時間シーケンス検出器
３６ ＲＬＬ復号化器
５０ 利得制御
５２ 周波数シンセサイザ
６６ データシンク検出器
Ｂ１００ 補間されたタイミングリカバリ
【発明の詳細な説明】
【０００１】
〔発明の属する技術分野〕
本発明は、ディジタルコンピュータ用の記憶システム（例えば、磁気ディスクドライブや光ディスクドライブなど）の制御に関する。より具体的には、本発明は、アナログリード信号の非同期サブサンプリング、補間されたタイミングリカバリおよび再変調／復調シーケンス検出器を用いる、サンプリングされた振幅リードチャネルに関する。
【０００２】
〔技術の技術〕
コンピュータ記憶システム（例えば、光学システム、磁気システムなど）は、記憶媒体（典型的には、回転する磁気ディスクまたは光ディスクのかたちをとる）の表面上に、ディスクの表面特性を変化させることによりディジタルデータを記録する。ディジタルデータは、半径方向に複数の同心円状トラックまたは螺旋状トラックのかたちで２進データをディスク上へと記録するライトトランスデューサ（ライトヘッド）の動作を変調するようにはたらく。例えば、磁気記録システムでは、ディジタルデータは、一連の磁束の遷移を磁化可能なディスクの表面上に記録するために、ライトコイル中の電流を変調する。また、例えば、光学記録システムでは、ディジタルデータは、一連の「ピット」を光ディスクの表面上へと記録するために、レーザビームの強度を変調する。この記録されたデータをリードする時には、回転するディスクの近傍に位置づけられたリードトランスデューサ（リードヘッド）は、媒体上の変化を検出し、対応するパルスのシーケンスをアナログリード信号に発生する。これらのパルスは、それからリードチャネル回路により検出、復号化されてディジタルシーケンスを再生する。
【０００３】
パルスをディジタルシーケンスに検出・復号化することは、従来のアナログリードチャネルでは簡単なピーク検出器によっておこなわれてきた。また、もっと最近の設計では、サンプリングされた振幅リードチャネルにおける離散時間シーケンス検出器によっておこなわれている。離散時間シーケンス検出器のほうが、簡単なアナログパルス検出器よりも好ましい。なぜなら、離散時間シーケンス検出器は、符号間干渉（ＩＳＩ）を補償することができるので、チャネルノイズの影響を受けにくいからである。その結果、離散時間シーケンス検出器は、記憶システムの容量を増大させ、その信頼性を高めることができる。公知の離散時間シーケンス検出方法としては、離散時間パルス検出（ＤＰＤ）、ビタビ検出を用いたパーシャルレスポンス（ＰＲ）、最尤シーケンス検出（ＭＬＳＤ）、判定帰還
等化（ＤＦＥ）、改善された判定帰還等化（ＥＤＦＥ）、および判定帰還を用いた固定遅延ツリー検索（ＦＤＴＳ／ＤＦ）などが挙げられる。
【０００４】
従来のピーク検出リードチャネルでは、アナログ回路が、リードヘッドにより発生された連続時間アナログリード信号におけるピークを検出する。このアナログリード信号は、複数のビットセル期間に「セグメント化」され、これらの時間セグメントの間で解釈される。あるビットセル期間内にピークが存在すると、「１」ビットとして検出され、一方、ピークが存在しない時には、「０」ビットとして検出される。検出時に最も誤差が発生しやすいのは、これらのビットセルがアナログパルスデータと正しく一致していないときである。そこで、このような検出誤差を最小限にとどめるために、平均すればこれらのビットセルの中心にピークが発生するように、タイミングリカバリを用いてこれらのビットセル期間を調整する。タイミング情報が得られるのはピークが検出された時だけなので、入
力されたデータストリームは通常、ランレングス制限（ＲＬＬ）され、連続する「０」ビットの数を制限する。
【０００５】
データの密度を高めようとして複数のデータトラック上に多数のパルスを緊密にパックしても、符号間干渉（ＩＳＩ）や、間隔が狭くなって互いにオーバーラップするパルスによってリード信号にもたらされる歪みなどが原因で、検出誤差はやはり発生する。この干渉がもとで、ビットセルのピークがそのセル内からシフトしたり、そのピークの大きさが低下したりするので、結局、検出誤差は起こってしまう。ＩＳＩの影響は、データ密度を低くすることによって、または、「１」ビットと「１」ビットとの間の「０」ビットの数を確実に最小とするような符号化スキームを用いることによって抑えることができる。例えば、（ｄ、ｋ）ランレングス制限（ＲＬＬ）された符号は、「１」ビットと「１」ビットとの間の「０」ビットの最小数をｄに制約し、連続する「０」ビットの最大数をｋに制
約する。典型的な（１、７）ＲＬＬ ２／３レートの符号は、８ビットのデータワードを１２ビットのコードワードに符号化し、（１、７）制約を満たしている。
【０００６】
ビタビ検出を用いたパーシャルレスポンス（ＰＲ）のようなサンプリングされた振幅検出は、符号間干渉やチャネルノイズの影響を補償することによってデータ密度を高めることを可能にする。従来のピーク検出システムとは異なり、サンプリングされた振幅による記録は、パルスデータの実際の値を離散した時間点において解釈することによってディジタルデータを検出する。この目的のために、リードチャネルは、アナログリード信号をサンプリングするサンプリングデバイスと、サンプルをボーレート（符号ビットレート）に同期させるタイミングリカバリ回路とを備えている。これらのパルスをサンプリングする前に、可変利得増幅器が、リード信号の振幅を定格値に調整し、ローパスアナログフィルタが、リード信号をフィルタリングすることによって、チャネルノイズおよびエイリアシ
ングノイズを減衰させる。サンプリングの後、ディジタル等化器が、所望のパーシャルレスポンスに従ってサンプル値を等化し、ビタビ検出器のような離散時間シーケンス検出器が、それらの等化されたサンプル値を文脈に従って解釈することによって、そのディジタルデータについて最尤（most likely）のシーケンスを決める（すなわち、最尤シーケンス検出（ＭＬＳＤ）をおこなう）。ＭＬＳＤは、検出アルゴリズムにおいて、ＩＳＩおよびチャネルノイズの影響を考慮に入れることによって、検出誤差が発生する可能性を低くする。これによって、従来のアナログピーク検出リードチャネルに比べて、有効な信号対雑音比を増大させることができ、また、ある与えられた（ｄ、ｋ）制約に対して、はるかに高いデータ密度を実現することができる。
【０００７】
サンプリングされた振幅技術をディジタル通信チャネルに適用した例は、既に多くの文献に見られる。例えば、Y. KabalおよびS. Pasupathyの「パーシャルレスポンス信号化」、IEEE Trans. Commun. Tech.、第COM-23巻、第921〜934頁、1975年９月、Edward A. LeeおよびDavid G. Messerschmittの「ディジタル通信」、Kluwer Academic Publishers、Boston、1990年、およびG.D. Forney, Jr.の「ビタビアルゴリズム」、Proc. IEEE、第61巻、第268〜278頁、1973年３月などを参照のこと。
【０００８】
サンプリングされた振幅技術を磁気記憶システムに適用した例も、既に多くの文献に見られる。例えば、Roy D. Cideciyan、Francois Dolivo、Walter HirtおよびWolfgang Schottの「ディジタル磁気記録用ＰＲＭＬシステム」、IEEE Journal on Selected Areas in Communications、第10巻、第１号、1992年１月、第38〜56頁、Woodらの「磁気記録チャネル上のクラスＩＶパーシャルレスポンスのビタビ検出」、IEEE Trans. Commun.、第Com-34巻、第５号、第454〜461頁、1986年５月、Cokerらの「リジッドディスクドライブにおけるＰＲＭＬの実施」、IEEE Trans. on Magnetics、第27巻、第６号、1991年11月、Carleyらの「ＦＤＴＳ／ＤＦシーケンス検出を後におこなう適応連続時間等化」、Digest of The Magnetic Recording Conference、1994年８月15〜17日、第C3頁、Moonらの「判定帰還を用いた固定遅延ツリー検索用の複雑さの制限された等化器設計」、IEEE Tra
ns. on Magnetics、第30巻、第５号、1994年９月、Abbottらの「磁気記憶チャネルの適応判定帰還等化用のタイミングリカバリ」、Globecom '90 IEEE Global Telecommunications Conference 1990、 San Diego、CA、1990年11月、第1794〜1799頁、Abbottらの「等化およびオフトラック干渉を用いたディジタル磁気記録の性能」、IEEE Transactions on Magnetics、第27巻、第１号、1991年１月、Cioffiらの「磁気ディスク記憶チャネルにおける適応等化」、IEEE Communication Magazine、1990年２月、およびRoger Woodの「改善された判定帰還等化」、Intermag '90などを参照のこと。
【０００９】
本明細書に開示される原理は、特にどのような離散時間シーケンス検出方法を用いるかには関わりなく、適用可能である。本発明は、上に列挙したシーケンス検出方法のすべてに適用可能であるばかりか、上には挙げなかったその他の検出方法にも適用可能であり、さらに、将来開発される技術にさえも適用可能である。
【００１０】
従来のピーク検出システムと同様に、サンプリングされた振幅検出においても、ディジタルシーケンスを正確に抽出するためにはタイミングリカバリが必要である。ピーク検出システムにおいておこなわれているように、各ピークがビットセル期間のそれぞれの中心に一致するように連続的な信号処理をおこなうのではなく、サンプリングされた振幅システムは、複数のパルスサンプルをボーレートに同期させる。従来のサンプリングされた振幅リードチャネルでは、タイミングリカバリは、信号サンプル値と、推定されたサンプル値との間の誤差を最小化することによって、サンプリングクロックを同期させる。パルス検出器、つまりスライサは、リード信号サンプルから推定されたサンプル値を決める。たとえＩＳＩが存在していても、これらのサンプル値は推定可能であり、また、これらのサ
ンプル値は、信号サンプル値を併用することによって、判定により向きの決められた帰還システムでアナログパルスのサンプリングの同期をとることにも用いることができる。
【００１１】
通常、位相同期ループ（ＰＬＬ）を用いることによって、タイミングリカバリを用い、判定により向きの決められた帰還システムを実現することができる。ＰＬＬは、推定されたサンプルと、リード信号サンプルとの間の差に基づいて、位相誤差を発生する位相検出器を備えている。ＰＬＬのループフィルタは、この位相誤差をフィルタリングする。そして、フィルタリングされた位相誤差は、チャネルサンプルをボーレートに同期させるように作用する。
【００１２】
従来は、この位相誤差によって、典型的には可変周波数発振器（ＶＦＯ）の出力である、サンプリングクロックの周波数を調整していた。ＶＦＯの出力により、アナログ・ディジタル（Ａ／Ｄ）変換器のようなサンプリングデバイスを制御することによって、サンプリングをボーレートに同期させることができる。
【００１３】
ビタビ検出を用いたパーシャルレスポンス（ＰＲ）は、前述したように、サンプリングされた振幅リードチャネルにおいて、同期サンプル値から記録されたディジタルデータを検出するために通常用いられている方法である。最もよく用いられるビタビ型のシーケンス検出方法としては、インタリーブされたスライディング閾値検出器が２つ必要になるだけのコスト的に有効な実現形態である、ｄ＝０レート８／９ ＰＲ４と、高密度でビット誤り率（ＢＥＲ）を改善することができるが、より高度な加算／比較／選択（ＡＳＣ）型のシーケンス検出器が必要になる実現形態である、ｄ＝１レート２／３ ＥＥＰＲ４とがある。
【００１４】
ＥＥＰＲ４リードチャネルにおけるｄ＝１の制約は、対応するトレリス符号の最小距離を増大させる（また、これに伴い、ＢＥＲを低下させる）。さらに、この制約は、状態の個数を減らすことによってシーケンス検出器の複雑さを緩和するとともに、そのコストを下げ、トレリスモデルにおいて対称性を確立することによって、さらに簡単な構成とすることを可能にする。しかし、ｄ＝１システムに伴う欠点もいくつかある。
【００１５】
〔発明が解決しようとする課題〕
すなわち、ｄ＝１リードチャネルでは、（ｄ＝１の場合のレート２／３をｄ＝０の場合のレート８／９と比較すれば）符号化効率が低下するので、ユーザデータレートも低下する。よって、より高いユーザデータレートを実現するためには、より高速でより複雑なタイミングリカバリおよびＡ／Ｄ回路（すなわち、より高い周波数のタイミングリカバリのＶＣＯおよびＡ／Ｄ変換器）を用いて、チャネルデータレート（符号ビットレート）を増大させなければならない。このような構成は好ましくない。なぜなら、コスト面で有効ではないからである。また、符号レートの低下が原因でｄ＝１リードチャネルに起こるこの特有の問題も、データレートをさらに押し上げれば、ｄ＝０リードチャネルでも起こりうる問題になる。さらに、前述したように、ｄ＝１ ＥＰＲ４／ＥＥＰＲ４シーケンス検出
器は、トレリスモデルがさらに複雑になっているので、実施するにはそのぶん余分なコストを要する。
【００１６】
よって、アナログ・ディジタル変換器、タイミングリカバリＶＣＯあるいはシーケンス検出器のコストを増大させたり、それらをさらに複雑にしたりすることなく、高いユーザデータレートおよび密度で動作可能である、コンピュータ記憶システム用のサンプリングされた振幅リードチャネルがいま必要とされている。また、本発明のもう一つの局面は、アナログリード信号がサブサンプリングされる時に、より高いユーザデータ密度でｄ＝０リードチャネルのパフォーマンスを改善する符号化スキームを用いることにある。
【００１７】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、アナログ・ディジタル変換器、タイミングリカバリＶＣＯあるいはシーケンス検出器のコストを増大させたり、それらをさらに複雑にしたりすることなく、高いユーザデータレートおよび密度で動作可能である、コンピュータ記憶システム用のサンプリングされた振幅リードチャネルを提供することにある。また他の目的は、アナログリード信号がサブサンプリングされる時に、より高いユーザデータ密度でｄ＝０リードチャネルのパフォーマンスを改善する符号化スキームを提供することにある。
【００１８】
〔課題を解決するための手段〕
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された、補間された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルは、該２進データが所定のボーレートで記録される、サンプリングされた振幅リードチャネルであって、（ａ）該アナログリード信号を該ボーレートの９／１０以下のサンプリングレートでサブサンプリングすることによって、サブサンプリングされた値を発生する、サンプリングデバイスと、（ｂ）該サブサンプリングされた値に応答して、補間されたサンプル値を発生する、補間器と、（ｃ）該補間されたサンプル値から検出されたシーケンスを発生する、離散時間検出器と、を備えており、そのことにより上記目的が達成される。
【００１９】
ある実施形態では、前記離散時間検出器が、最小距離誤り事象を増大させる符号制約に従って動作する。
【００２０】
ある実施形態では、前記符号制約が（ｄ、ｋ）ランレングス制限された符号制約（ここで、ｄ＞０である）である。
【００２１】
ある実施形態では、前記補間器が、（ａ）サンプリングクロックと前記ボーレートとの間の周波数差に比例する周波数オフセットΔｆを発生する、周波数オフセット発生器と、（ｂ）モジュロＴｓおよび該周波数オフセットΔｆをアキュムレートすることによって、補間間隔τを発生する、モジュロＴｓアキュムレータであって、Ｔｓは該サンプリングクロックの所定のサンプル周期である、モジュロＴｓアキュムレータと、を備えている。
【００２２】
ある実施形態では、前記周波数オフセット発生器が、（ａ）補間されたサンプル値と、推定されたサンプリング値との間の位相誤差Δθを検出する、位相誤差検出器と、（ｂ）該位相誤差Δθをフィルタリングすることによって、前記周波数オフセットΔｆを発生する、ループフィルタと、を備えている。
【００２３】
ある実施形態では、前記位相誤差検出器が、離散時間パルス検出器を備えている。
【００２４】
ある実施形態では、前記離散時間パルス検出器が、判定帰還等化を備えている。
【００２５】
ある実施形態では、第１の等化されたサンプル値を発生する第１の等化器と、第２の等化されたサンプル値を発生する第２の等化器と、をさらに備えている、サンプリングされた振幅リードチャネルであって、（ａ）前記離散時間パルス検出器が、該第１の等化されたサンプル値に応答し、（ａ）該離散時間パルス検出器が、該第２の等化されたサンプル値に応答する。
【００２６】
ある実施形態では、前記補間器が、前記離散時間検出器のクロックを合わせるデータクロックをさらに発生する。
【００２７】
ある実施形態では、前記離散時間検出器が、前記リード信号の非線形特性にマッチングされた状態遷移表に従って動作する。
【００２８】
ある実施形態では、前記非線形効果が、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の非線形低減である部分消去効果である。
【００２９】
ある実施形態では、前記離散時間検出器が、（ａ）前記補間されたサンプル値に応答して、１以上のビット誤りを有する予備シーケンスを検出する、復調器と、（ｂ）該予備シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器と、（ｃ）該補間されたサンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器と、（ｄ）該サンプル誤り値のシーケンスに応答して、該予備シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器と、（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該予備シーケンスを訂正する、誤り検出器と、を備えている。
【００３０】
ある実施形態では、前記再変調器が、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の前記非線形低減を補償する部分消去補償器を備えている。
【００３１】
ある実施形態では、前記離散時間検出器が、検出された誤り事象について妥当性を検査する誤り検出妥当性判定器をさらに備えている。
【００３２】
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるサブサンプリングパルスにより発生された離散時間サンプル値のサブサンプリングされたシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルは、該２進データが所定のボーレートで記録される、サンプリングされた振幅リードチャネルであって、（ａ）該アナログリード信号を該ボーレートの９／１０以下のサンプリングレートでサブサンプリングすることによって、サブサンプリングされた値を発生する、サンプリングデバイスと、（ｂ）該サブサンプリングされた値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、（ｃ）該同期サンプル値から該２進データを検出する、離散時間シーケンス検出器と、を備えており、そのことによ
り上記目的が達成される。
【００３３】
ある実施形態では、前記離散時間シーケンス検出器が、前記リード信号の非線形特性にマッチングされた状態遷移表に従って動作する。
【００３４】
ある実施形態では、前記非線形効果が、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の非線形低減である部分消去効果である。
【００３５】
ある実施形態では、前記シーケンス検出器が、サブサンプリングされたリード信号に実質的にマッチングされた状態遷移表に従って動作する。
【００３６】
ある実施形態では、前記サンプリングレートが、前記ボーレートの１／２の１０％以内である。
【００３７】
ある実施形態では、前記状態遷移表が、以下の表１
【００３８】
【表１】
【００３９】
である。
【００４０】
ある実施形態では、前記状態遷移表が、以下の表２
【００４１】
【表２】
【００４２】
である。
【００４３】
ある実施形態では、前記タイミングリカバリが、（ａ）前記同期サンプル値に応答して、推定されたサンプル値を発生する、スライサと、（ｂ）複数の該推定されたサンプル値に応答して、少なくとも１つの勾配係数を発生する、制御ロジックと、（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値を発生する、加算器と、（ｄ）サンプル誤り値を該勾配係数により乗算する乗算器であって、該乗算が、推定された位相誤差を発生するのに用いられる、乗算器と、を有する位相誤差推定器を備えている。
【００４４】
ある実施形態では、（ａ）前記タイミングリカバリが、ユーザデータの前に記録されたアクイジションプリアンブルのサブサンプル値を対象に動作し、かつ（ｂ）該アクイジションプリアンブルが、前記ボーレートの２倍よりも長い周期で前記ディスク上にライトされる。
【００４５】
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルは、（ａ）該アナログリード信号をサンプリングすることによって、非同期サンプル値のシーケンスを発生する、サンプリングデバイスと、（ｂ）該非同期サンプル値を補間することによって、同期サンプル値を発生する、補間器と、（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、（ｃ）該同期サンプル値および該推
定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、および（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り検出器、を有する、離散時間検出器と、を備えており、そのことにより上記目的が達成される。
【００４６】
ある実施形態では、前記復調器が、前記２進シーケンスの符号および大きさを出力する。
【００４７】
ある実施形態では、前記再変調器が、前記２進シーケンスをＮＲＺＩシーケンスに変換するＮＲＺＩ変換器を備えている。
【００４８】
ある実施形態では、前記再変調器が、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の前記非線形低減を補償する部分消去補償器を備えている。
【００４９】
ある実施形態では、前記誤りパターン検出器が、所定の誤り事象にマッチングされた複数の離散時間フィルタを備えている。
【００５０】
ある実施形態では、前記サンプル誤り値のシーケンスを低次パーシャルレスポンス領域から高次パーシャルレスポンス領域に変換する手段をさらに備えている、サンプリングされた振幅リードチャネルであって、前記誤りパターン検出器が、該高次パーシャルレスポンス領域において前記ビット誤りを検出する。
【００５１】
ある実施形態では、前記復調器が、ＰＲ４シーケンス検出器を備えている。
【００５２】
ある実施形態では、検出された誤り事象について妥当性を検査し、もし該検出された誤り事象が妥当であるのなら、前記誤り訂正器をイネーブルする、誤り検出妥当性判定器をさらに備えている。
【００５３】
ある実施形態では、前記補間器が、前記離散時間検出器のクロックを合わせるデータクロックをさらに発生する。
【００５４】
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルは、（ａ）該アナログリード信号をサンプリングすることによって、該離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器であって、１次
パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の前記非線形低減を補償する部分消去補償器を備えている、再変調器、（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、および（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り検出器を有する、離散時間検出器と、を備えており、そのことにより上記目的が達成される。
【００５５】
ある実施形態では、検出された誤り事象について妥当性を検査し、もし該検出された誤り事象が妥当であるのなら、前記誤り訂正器をイネーブルする、誤り検出妥当性判定器をさらに備えている。
【００５６】
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルは、（ａ）該アナログリード信号をサンプリングすることによって、該離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、（ｃ）該同期
サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、（ｄ）該サンプル誤り値に応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器であって、それぞれが所定の誤り事象にマッチングされている、複数の離散時間フィルタと、該離散時間フィルタに応答して、ピーク誤り事象を検出する、ピーク検出器と、を備えている誤りパターン検出器、および（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り訂正器を有する、離散時間検出器と、を備えており、そのことにより上記目的が達成される。
【００５７】
本発明によるディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルであって、（ａ）該アナログリード信号をサンプリングすることによって、離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、（ｃ）該
同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、（ｅ）検出された誤り事象について妥当性を検査する、誤り検出妥当性判定器、および（ｆ）該ビット誤りの該大きさおよび該位置、ならびに、該誤り検出妥当性判定器に応答して、該２進シーケンスを訂正する、誤り訂正器を有する、離散時間検出器と、を備えており、そのことにより上記目的が達成される。
【００５８】
以下に作用を説明する。
【００５９】
２進データを記録するコンピュータディスク記憶システム用のサンプリングされた振幅リードチャネルが開示される。このサンプリングされた振幅リードチャネルは、ディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスを非同期的にサンプリングするサンプリングデバイスと、同期サンプル値を発生する補間されたタイミングリカバリと、同期サンプル値から２進データを検出するシーケンス検出器とを備えている。シーケンス検出器は、ビット誤りを有しうる予備２進シーケンスを検出する復調器と、推定されたサンプル値に再変調する再変調器と、サンプル誤り値を発生する手段と、ビット誤りを検出する誤りパターン検出器と、誤り検出妥当性判定器と、ビット誤りを訂正する誤り検出器とを備えている。再変調器は、１次パルスの近傍に位置する２
次パルスによりもたらされた１次パルスの振幅の非線形低減を補償する部分消去回路を備えている。誤りパターン検出器は、ピーク誤りパターン検出器を備えている。再変調器は、また、誤りパターンが検出された場合には、検出されたその誤りパターンが完全に処理されるまで、誤りパターン検出器をディセーブルする手段も備えている。誤り検出妥当性判定器は、検出された誤り事象について妥当性を検査し、もしそれが妥当であるのなら、誤り訂正器の動作をイネーブルする。
【００６０】
復調器は、ｄ＝０制約に従って動作することによって、ｄ＝１リードチャネルに伴うコストの上昇およびさらなる複雑化を回避しつつ、より高速なユーザデータレートを実現することができる。復調器はまた、２つのスライディング閾値検出器を含む、簡単なインタリーブされたＰＲ４ビタビ検出器として実施されてもよい。誤りパターン検出器および誤り訂正器は、より高いパーシャルレスポンス領域（例えば、ＥＰＲ４）で動作することにより、コストを上昇させたり、さらに複雑したりすることなく、シーケンス検出器のパフォーマンスを大幅に改善することができる。
【００６１】
また、高データレートコンピュータシステム用の、サブサンプリングされた離散時間リードチャネルも開示される。このリードチャネルは、チャネルボーレート（符号ビットレート）よりも大幅に低いレートでアナログリード信号を非同期的にサンプリングし、非同期サンプル値を補間することによって、ボーレートに実質的に同期された補間されたサンプル値を発生し、かつ、補間されたサンプル値からディジタルデータを検出するように動作する。本発明以外の方法によれば高いデータレートでは大幅な劣化を招く、制約されていないリードチャネル（ｄ＝０リードチャネル）のパフォーマンスを、本発明によるサブサンプリング技法を用いて改善するために、符号化スキームは、劣化を招くデータシーケンスをコードアウト（code out）する。
【００６２】
リード信号は、同期的にサンプリングされるのではなく、サブサンプリングされるので、より高いユーザデータレートを実現するために、Ａ／Ｄの帯域幅を広くとる必要はない。また、補間されたタイミングリカバリでは、帯域幅の広い同期のとられたＶＣＯは必要なくなる。実際に、本発明によるＶＣＯは、リード／ライトヘッドがディスク上のデータゾーン間を遷移するときのみ、周波数を変化させる（ゾーン分割記録は、ディスクが所定数のゾーンに分割され、ディスク上の所定数の連続するトラックが１つのゾーンに分類され、データレートが内側のゾーンから外側のゾーンへと大きくなるようにする技術である）。さらに、符号化スキームは、サブサンプリングによる高データレートでのパフォーマンスの低下を、劣化を招くデータシーケンスをコードアウトすることによって補償する。
【００６３】
〔発明の実施の形態〕
本願は、以下の同時係属中の米国特許出願、すなわち、「ユーザデータおよび埋め込まれたサーボデータを磁気媒体からリードするためのサンプリングされた振幅リードチャネル」と題された米国特許出願第08/440,515号、「サンプル推定等化、欠陥スキャニング、チャネル品質、ディジタルサーボ復調、タイミングリカバリ用のＰＩＤフィルタおよびＤＣオフセット制御を含むサンプリングされた振幅リードチャネル」と題された米国特許出願第08/341,251号、「同期パーシャルレスポンス記録のための改善されたタイミングリカバリ」と題された米国特許出願第08/313,491号、および「サンプリングされた振幅磁気記録のための改善された欠陥許容シンクマーク検出器」と題された米国特許出願第08/533,797号に関連している。本願は、また、以下に掲げるいくつかの米国特許、すなわち、「同期波形サンプリング用のタイミングリカバリ回路」と題された米国特許第5,359,631号、「複雑さの低減されたビタビ型シーケンス検出器のための方法および装置」と題された米国特許第5,291,499号、「同期波形サンプリングのための利得制御回路」と題された米国特許第5,297,184号、「ディジタルパルス検出器」と題された米国特許第5,329,554号、および「同期リードチャネル」と題された米国特許第5,424,881号にも関連している。上に列挙した特許出願および特許のすべては、同一の譲受人に譲渡されており、本願でも、それらのすべてが参考として援用される。
【００６４】
本発明の上記局面および利点、ならびにその他の局面および利点は、添付の図面を参照しながら以下に述べる本発明の詳細な説明を読めば、よりよく理解できるであろう。
【００６５】
（従来のサンプリングされた振幅リードチャネル）
図１をここで参照すれば、従来のサンプリングされた振幅リードチャネルの詳細なブロック図が示されている。ライト動作のあいだ、ユーザデータ２またはデータ発生器４からのプリアンブルデータ（例えば２Ｔのプリアンブルデータ）が、媒体上にライトされる。ＲＬＬ符号化器６は、ＲＬＬ制約条件にしたがって、ユーザデータ２を２進シーケンスｂ（ｎ）８に符号化する。プリコーダ１０は、記録チャネル１８および等化器フィルタの伝達関数を補償し、プリコードされたシーケンス〜ｂ（ｎ）１２をつくるために、２進シーケンスｂ（ｎ）８をプリコードする。プリコードされたシーケンス〜ｂ（ｎ）１２は、〜ｂ（Ｎ）＝０をａ（Ｎ）＝−１に、かつ〜ｂ（Ｎ）＝１をａ（Ｎ）＝＋１に翻訳すること（１４）によって、シンボルａ（ｎ）１６に変換される。ライト回路９は、シンボルａ（
ｎ）１６に応答して、ボーレート１／Ｔで記録ヘッドコイル中の電流を変調することによって、２進シーケンスを媒体上に記録する。周波数シンセサイザ５２は、ボーレートライトクロック５４をライト回路９に供給する。また、周波数シンセサイザ５２は、記録ヘッドがどのゾーンの上に位置しているかによってチャネルデータレート信号（ＣＤＲ）３０により調整される。
【００６６】
記録された２進シーケンスを媒体からリードするとき、タイミングリカバリ２８は、まず、リードチャネルへの入力としてマルチプレクサ６０を通してライトクロック５４を選択することによって、ライト周波数にロックする。いったんライト周波数にロックされると、マルチプレクサ６０は、記録されたユーザデータよりも前にディスク上に記録されたアクイジションプリアンブルを得るために、リードヘッドからの信号１９をリードチャネルへの入力として選択する。可変利得増幅器２２は、アナログリード信号５８の振幅を調整し、アナログフィルタ２０は、エイリアシングノイズを減衰させるのと同時に、所望の応答を得るために初期等化をおこなう。サンプリングデバイス２４は、アナログフィルタ２０からのアナログリード信号６２をサンプリングし、離散時間等化器フィルタ２６は、所望の応答を得るためにサンプル値２５をさらに等化する。パーシャルレスポンス記録においては、所望の応答は、例えば、しばしば表３から選択される。
【００６７】
【表３】
【００６８】
等化の後、リード信号５８の振幅と、サンプリングデバイス２４の周波数および位相とをそれぞれ調整するために、等化されたサンプル値３２は、判定により向きの決められた利得制御５０と、タイミングリカバリ回路２８とに与えられる。等化されたサンプル３２をボーレートに同期させるために、タイミングリカバリは、ライン２３を介してサンプリングデバイス２４の周波数を調整する。温度、電圧およびプロセスのばらつきに対してタイミングリカバリ周波数を所定の値に揃えるために、周波数シンセサイザ５２は、センタ周波数の粗い設定値をライン６４を介してタイミングリカバリ回路２８に与える。チャネルデータレート（ＣＤＲ）信号３０は、シンセサイザ５２の周波数範囲を、現在のゾーンについてのデータレートにしたがって調整する。利得制御５０は、チャネルの周波数応答の大きさを所望のパーシャルレスポンスに一致させるために、ライン２１を介して可変利得増幅器２２の利得を調整する。
【００６９】
等化されたサンプル３２は、最尤（ＭＬ）ビタビシーケンス検出器のような離散時間シーケンス検出器３４にも送られる。離散時間シーケンス検出器３４は、サンプル値から推定された２進シーケンス＾ｂ（ｎ）３３を検出する。ＲＬＬ復号化器３６は、シーケンス検出器３４からの推定された２進シーケンス＾ｂ（ｎ）３３を、推定されたユーザデータ３７に復号化する。データシンク検出器６６は、ＲＬＬ復号化器３６の動作をフレームに同期させるために、データセクタ１５の中のシンクマーク７０（図２Ｂに示す）を検出する。誤差がなければ、推定された２進シーケンス＾ｂ（ｎ）３３は、記録された２進シーケンスｂ（ｎ）８と一致し、復号化されたユーザデータ３７は、記録されたユーザデータ２と一致する。
【００７０】
（データフォーマット）
図２Ａは、１連の同心円状データトラック１３を備えた磁気媒体のデータフォーマットの１例を示す。ここで、それぞれのデータトラック１３は、サーボウェッジ１７の埋め込まれた複数のセクタ１５を有している。サーボコントローラ（不図示）が、サーボウェッジ１７におけるサーボデータを処理し、そのサーボデータに応答して、リード／ライトヘッドを所望のトラック上に位置づける。また、サーボコントローラは、サーボウェッジ１７内のサーボバーストを処理することによって、データをライトしたり、リードしたりしながら、所望のトラックのセンタライン上にヘッドを位置合わせし続ける。サーボウェッジ１７は、簡単な離散時間パルス検出器によっても、あるいは離散時間シーケンス検出器３４によっても検出されうる。もしシーケンス検出器３４がサーボデータを検出すれば、サーボウェッジ１７のフォーマットは、ユーザデータセクタ１５と同様に、プリアンブルおよびシンクマークを含むことになる。
【００７１】
図２Ｂは、アクイジションプリアンブル６８、シンクマーク７０およびユーザデータ７２を備えたユーザデータセクタ１５のフォーマットを示す。タイミングリカバリは、アクイジションプリアンブル６８を用いて、正しいサンプリング周波数および位相を、ユーザデータ７２をリードする前に得ており、シンクマーク７０は、ユーザデータ７２の始まりを区切る。
【００７２】
記憶密度の全体を増加させるために、ディスクは、１トラック当たり１４個のデータセクタを有する外側のゾーン１１と、１トラック当たり７個のデータセクタを有する内側のゾーン２７とに区分される。実用時には、ディスクは、実際には、ゾーン当たりのセクタ数が互いに異なる複数のゾーンに区分される。その場合、データは、それぞれ異なるデータレートで各ゾーンに記録され、また、そこから検出されることになる。
【００７３】
（改善されたサンプリングされた振幅リードチャネル）
図３は、本発明による改善されたサンプリングされた振幅リードチャネルを示している。図３では、図１の従来のサンプリングされたタイミングリカバリ２８は、補間されたタイミングリカバリＢ１００に置き換えられている。さらに、ライト周波数シンセサイザ５２は、ライト動作中にライト回路９に与えられるボーレートライトクロック５４を発生するか、または、リード動作中にサンプリングデバイス２４と、離散時間等化器フィルタ２６と、補間されたタイミングリカバリＢ１００とを、現在のゾーンに対する周波数（ＣＤＲ３０）でクロック合わせする非同期リードクロック５４を発生する。代わりに実施可能な形態では、第１の周波数シンセサイザがライトクロックを発生し、第２の周波数シンセサイザがリードクロックを発生する。
【００７４】
補間されたタイミングリカバリＢ１００は、等化されたサンプル値３２を補間することによって、現在のゾーンのデータレートと実質的に同期のとられた補間されたサンプル値Ｂ１０２を発生する。離散時間シーケンス検出器３４は、補間されたサンプル値Ｂ１０２（同期のとられたサンプル値）から、ユーザデータを表現する推定された２進シーケンス３３を検出する。また、補間されたタイミングリカバリ回路Ｂ１００は、利得制御５０、離散時間シーケンス検出器３４、シンクマーク検出器６６およびＲＬＬ復号化器３６の動作をクロック合わせする、周波数同期データクロックＢ１０４を発生する。
【００７５】
（従来のタイミングリカバリ）
図１に示す従来のサンプリングタイミングリカバリ２８の全体図が、図４Ａに示されている。可変周波数発振器（ＶＦＯ）Ｂ１６４の出力２３は、典型的にはディジタルリードチャネルにおけるアナログ・ディジタル変換器（Ａ／Ｄ）であるサンプリングデバイス２４のサンプリングクロックを制御する。マルチプレクサＢ１５９は、アクイジションのあいだは等化されていないサンプル値２５を選択し、トラッキングのあいだは等化されたサンプル値３２を選択することによって、付随するレイテンシを避けるために、アクイジションのあいだ、離散等化器フィルタ２６をタイミングループから除く。位相誤差検出器Ｂ１５５は、ラインＢ１４９を介して受け取られたサンプル値と、ラインＢ１４３上の、ｄ＝０のＰＲ４リードチャネルにおけるスライサのようなサンプル値推定器Ｂ１４１からの推定されたサンプル値〜Ｙkとに応答して、位相誤差を発生する。ループフィルタＢ１６０は、位相誤差をフィルタリングすることによって、サンプリングクロック２３と、ボーレートとの間の周波数差に比例した値に落ちつく周波数オフセットΔｆ Ｂ１６７を発生する。周波数オフセットΔｆ Ｂ１６７は、周波数シンセサイザ５２からのセンタ周波数制御信号６４とともに、サンプリングクロック２３をＶＦＯ Ｂ１６４の出力において調整することによって、サンプリングをボーレートに同期させる。
【００７６】
ゼロ位相スタート回路Ｂ１６２は、ＶＦＯ Ｂ１６４の動作をアクイジションの始めに停止させることによって、サンプリングクロック２３と、リード信号６２との間の初期位相誤差を最小にする。これは、ＶＦＯ Ｂ１６４をディセーブルし、アナログリード信号６２におけるゼロクロスを検出し、検出されたゼロクロスと第１のボーレートサンプルとの間の所定の遅延の後にＶＦＯ Ｂ１６４を再びイネーブルすることによっておこなわれる。
【００７７】
（補間されたタイミングリカバリ）
本発明による補間されたタイミングリカバリＢ１００は、図４Ｂに示されている。図４Ａの従来のタイミングリカバリにおけるＶＦＯ Ｂ１６４は、モジュロＴｓアキュムレータＢ１２０および補間器Ｂ１２２に置き換えられている。さらに予期されたサンプル値発生器Ｂ１５１は、補間されたサンプル値Ｂ１０２に応答して、位相誤差検出器Ｂ１５５によって用いられる予期されたサンプルＹk+τを発生することによって、アクイジションのあいだの位相誤差を計算する。マルチプレクサＢ１５３は、スライサＢ１４１からの推定されたサンプル値〜Ｙk+τを選択し、トラッキングのあいだに位相誤差検出器Ｂ１５５によって使えるようにする。後で詳しく述べるように、データクロックＢ１０４は、サンプリングクロック５４と、モジュロＴｓアキュムレータＢ１２０からのマスク信号Ｂ１２４とに応答して、ＡＮＤゲートＢ１２６の出力において発生される。位相誤差検出器Ｂ１５５およびスライサＢ１４１は、図４Ａの離散等化器フィルタ２６の出力におけるチャネルサンプル値３２の代わりに、補間器Ｂ１２２の出力における補間されたサンプル値Ｂ１０２を処理する。ＰＩＤループフィルタＢ１６１は、図４ＡのループフィルタＢ１６０に似た閉ループ周波数応答を制御する。
【００７８】
本発明による補間されたタイミングリカバリにおいて、プリアンブルを獲得する前に、ＶＦＯを参照周波数にロックさせることはもはや必要ではなく、（図１のように）ライトクロック５４をアナログ受信フィルタ２０にマルチプレクシングすること（６０）は、必要ではない。さらにサンプリングデバイス２４および離散等化器フィルタ２６は、それらに付随する遅延とともに、タイミングリカバリループから除かれている。アクイジションとトラッキングとのあいだに等化器フィルタ２６の周辺でマルチプレクシングすること（Ｂ１５９）は、必要ではない。しかしユーザデータ７２をトラッキングする前にプリアンブル６８を獲得することはやはり必要である。この目的のために、図４Ａのゼロ位相スタート回路Ｂ１６２と同様に、アクイジションの始めに、ゼロ位相スタート回路Ｂ１６３は、補間されたサンプル値と、ボーレートとの間の初期位相誤差を最小化する。しかしサンプリングＶＦＯ Ｂ１６４の動作を停止させる代わりに、補間されたタイミングリカバリのゼロ位相スタート回路Ｂ１６３は、Ａ／Ｄ２４のサンプル値２５からの初期位相誤差τを計算し、この初期位相誤差をモジュロＴｓアキュムレータＢ１２０にロードする。
【００７９】
モジュロＴｓアキュムレータＢ１２０、データクロックＢ１０４、および補間器Ｂ１２２については、以下に詳細に説明する。
【００８０】
（補間器）
図４Ｂの補間器Ｂ１２２は、サンプリングされた２Ｔのアクイジションプリアンブル信号Ｂ２００を示す図５を参照すれば理解できるだろう。ターゲット同期サンプル値Ｂ１０２は、黒丸として示されており、非同期チャネルサンプル値３２は、垂直の矢印として示されている。サンプリングされたプリアンブル信号の下にあるのは、サンプリングクロック５４、データクロックＢ１０４およびマスク信号Ｂ１２４の対応するタイミング信号を表すタイミングチャートである。図５に示すように、プリアンブル信号Ｂ２００は、ボーレート（ターゲット値のレート）よりもわずかに速くサンプリングされている。
【００８１】
補間器の機能は、チャネルサンプル値を補間することによってターゲットサンプル値を推定することである。例示を目的として、簡単な推定アルゴリズムである線形補間を考える。
【００８２】
Ｙ（Ｎ−１）＝ｘ（Ｎ−１）＋τ・（ｘ（Ｎ）−ｘ（Ｎ−１）） （１）ここでｘ（Ｎ−１）およびｘ（Ｎ）は、ターゲットサンプルのまわりにあるチャネルサンプルであり、τは、チャネルサンプル値ｘ（Ｎ−１）と、ターゲットサンプル値との間の時間差に比例する補間間隔である。補間間隔τは、ＰＩＤループフィルタＢ１６１の出力において周波数オフセット信号Δｆ Ｂ１６７をアキュムレートするモジュロＴｓアキュムレータＢ１２０の出力において発生される。
【００８３】
τ＝（ΣΔｆ）ＭＯＤ Ｔｓ （２）
ここで、Ｔｓはサンプリングクロック５４のサンプリング周期である。サンプリングクロック５４は、アナログリード信号６２をボーレートよりもわずかに速くサンプリングするので、アキュムレートされた周波数オフセットΔｆ、つまりＴｓによって割られた整数が１だけ増加するときにはいつも、データクロックをマスクする必要がある。データクロックＢ１０４およびモジュロＴｓアキュムレータＢ１２０によって発生されるマスク信号Ｂ１２４の動作は、図５のタイミングチャートを参照すれば理解できよう。
【００８４】
補間器が上述の簡単な線形方程式（１）を実現するとすれば、チャネルサンプル値Ｂ２０２およびＢ２０４は、ターゲットサンプル値Ｂ２０６に対応する補間されたサンプル値を発生するのに用いられる。補間間隔τ Ｂ２０８は、上述の方程式（２）にしたがって発生される。次のターゲット値Ｂ２１０に対応する次の補間されたサンプル値は、チャネルサンプル値Ｂ２０４およびＢ２１２から計算される。このプロセスは、周囲を「包みこみ」、実際にτ Ｂ２１６となる（すなわちアキュムレートされた周波数オフセットΔｆ、すなわちＴｓによって割られた整数が１だけ増加することによって、マスク信号Ｂ１２４をアクティベートする）とき以外は、補間間隔τ Ｂ２１４がＴｓよりも大きくなるまで続く。ターゲットサンプル値Ｂ２２０に対応する補間されたサンプル値が、チャネルサンプル値Ｂ２１８およびＢ２２２からではなく、チャネルサンプル値Ｂ２２２およびＢ２２４から計算されるように、この時点において、データクロックＢ１０４は、マスク信号Ｂ１２４によってマスクされる。
【００８５】
方程式（１）の簡単な線形補間は、アナログリード信号がボーレートよりもずっと高い周波数でサンプリングされるときにしかうまくはたらかない。より高い周波数でチャネルを動作させることは、その複雑さとコストとを増すことになるので望ましくない。よって、好ましい実施の形態では、補間器Ｂ１２２は、２つよりも多くのチャネルサンプルに応答して、補間されたサンプル値を計算するフィルタとして実現される。
【００８６】
理想的な離散時間位相補間フィルタは、大きさの応答が平坦であり、τの群遅延が一定である。
【００８７】
Ｃτ（ｅjω）＝ｅjωτ （３）
これは、理想的なインパルス応答をもつ。
【００８８】
ｓｉｎｃ（π・（ｎ−τ／Ｔｓ）） （４）
残念ながら、上述の非因果的な無限インパルス応答である（４）は実現できない。よって、補間フィルタのインパルス応答は、理想インパルス応答である（４）に最もよく一致する近似になるように設計される。これは、実際の補間フィルタの周波数応答と、理想補間フィルタである（３）の周波数応答との間の平均２乗誤差を最小にすることによって得られる。この近似は、入力信号のスペクトルを考慮に入れることによって改善されうる。つまり実際の補間スペクトルによって乗算された入力スペクトルと、理想補間スペクトルによって乗算された入力スペクトルとの間の平均２乗誤差を最小にすることによって以下のようになる。
【００８９】
／Ｃτ（ｅjω）ｘ（ｅjω）−Ｃτ（ｅjω）ｘ（ｅjω） （５）
ここで／Ｃτ（ｅjω）は、実際の補間フィルタのスペクトルであり、またｘ（ｅjω）は、入力信号のスペクトルである。また「／」は、「バー」を示す。方程式（５）から、平均２乗誤差は、以下の数１により表される。
【００９０】
【数１】
【００９１】
ここでｘ（ｅjω）は、リードチャネルのスペクトル（例えば、表３のＰＲ４、ＥＰＲ４、ＥＥＰＲ４や他のパーシャルレスポンススペクトル）である。
【００９２】
実際には、上述の平均２乗誤差方程式である数１は、入力信号のスペクトルがある所定の定数０≦ω≦απに帯域制限されると特定することによって以下のように書き直すことができる。ここで０＜α＜１である。つまり
｜ｘ（ｅjω）｜＝０、ただし｜ω｜≧απ
である。すると数１は、以下のようになる。
【００９３】
【数２】
【００９４】
この数２の最小化問題に対する解決策としては、例えば、実際の補間フィルタをその係数によって表現し、かつ伝統的な平均２乗の観点から誤差を最小化できる係数の解を求める方法が挙げられる。
【００９５】
実際の補間フィルタは、ＦＩＲ多項式として以下の数３のように表現すること
ができる。
【００９６】
【数３】
【００９７】
ここで、２Ｒは各補間フィルタにおけるタップ数であり、また、サンプル周期Ｔｓは１に正規化されている。係数の個数が偶数である補間フィルタに対する数学的微分法について以下に説明する。係数の個数が奇数である補間フィルタを微分できるように、以下の演算法を改変することは当業者の技量内で十分に可能であろう。
【００９８】
数３を数２に代入すると、係数Ｃτ（ｎ）によって所望の数式を得ることができる。
【００９９】
【数４】
【０１００】
次のステップは、係数Ｃτ（ｎ）について数４の導関数をとり、かつそれらを０に初期化することである。
【０１０１】
【数５】
【０１０２】
慎重に変形すれば、数５により以下の数６が導かれる。
【０１０３】
【数６】
【０１０４】
ただし、ｎ0＝−Ｒ,...,０, １,..., Ｒ−１である。
φ（ｒ）を以下の数７のように規定し、
【０１０５】
【数７】
【０１０６】
また数７を数６に代入すると、以下の数８のようになる。
【０１０７】
【数８】
【０１０８】
ただし、ｎ0＝−Ｒ,...,０, １,..., Ｒ−１である。
数８は、係数Ｃτ（ｎ）によって２Ｒ線形方程式のセットを規定している。数８は、より簡潔に行列形式で以下のように表現することができる。
【０１０９】
ΦTＣτ＝Φτ
ここで、Ｃτは以下の形式の列ベクトルである。
【０１１０】
Ｃτ＝［ｃτ（−Ｒ）,..., ｃτ（０）,..., ｃτ（Ｒ−１）］t
ΦTは、以下の形式のテープリッツ行列である。
【０１１１】
【数９】
【０１１２】
また、Φτは以下の形式の列ベクトルである。
Φτ＝［φ(−Ｒ＋τ),..., φ(τ)，φ(１＋τ),..., φ(Ｒ−１＋τ)］t （６）
方程式（６）の解は、以下の方程式（７）のようになる。
【０１１３】
Ｃτ＝ΦT-1Φτ （７）
ここで、ΦT-1は公知の方法を用いて解を求めることができる逆行列である。 表４は、２Ｒ＝６、α＝０．８およびｘ（ｅjω）＝ＰＲ４であるときの方程式（７）から計算される係数Ｃτ（ｎ）の例を示している。また、図６には、６つのタップを有するＦＩＲフィルタの実施の形態を示している。シフトレジスタＢ２５０は、サンプリングクロックレート５４でチャネルサンプル３２を受け取る。フィルタ係数Ｃτ（ｎ）は、係数レジスタファイルＢ２５２に格納され、τ Ｂ１２８の現在の値に従って対応する乗算器に与えられる。これらの係数は、シフトレジスタＢ２５０に格納されているチャネルサンプル３２によって乗算される。その結果得られた積の和がとられ（Ｂ２５４）、その和は遅延レジスタＢ２５６に格納される。係数レジスタファイルＢ２５２および遅延レジスタＢ２５６は、上述したマスキング機能を実現するデータクロックＢ１０４によってクロックが合わせられる。
【０１１４】
【表４】
【０１１５】
図示しない代替の実施の形態においては、τの互いに異なる値に対応する係数を有する複数のスタティックＦＩＲが、シフトレジスタＢ２５０におけるサンプル値をフィルタリングする。各フィルタは補間値を出力し、補間間隔の現在の値τ Ｂ１２８は、対応するフィルタの出力を補間器Ｂ１２２の出力Ｂ１０２として選択する。図６では、１つのフィルタの係数は一定の間隔で更新されないので、このように多数のフィルタを用いる実施の形態によれば、補間器Ｂ１２２の速度を増大させることができ、またリードチャネル全体のスループットを高めることができる。
【０１１６】
（コストの低減された補間器）
より効率が高く、コストの低減された実施の形態では、補間フィルタのすべての係数をメモリに格納するのではなく、図６に示す係数レジスタファイルＢ２５２が、フィルタ係数Ｃτ（ｎ）をτの関数としてリアルタイムで計算する。フィルタ係数Ｃτ（ｎ）は、例えば、τにおける所定の多項式に従ってリアルタイムで計算することができる（例えば、Farrowに付与された「連続的な可変ディジタル遅延回路」と題された米国特許第4,866,647号を参照のこと。この特許の開示については本願も参考として援用している）。また、フィルタ係数をリアルタイムで計算するための別の好ましい実施の形態においては、それらの係数のランクを低くした行列表現に従って、フィルタ係数を推定する。
【０１１７】
係数レジスタファイルＢ２５２に格納されているフィルタ係数のバンクは、Ｍ×Ｎ行列ＡM×Nとして表現することができる。ここで、Ｎは補間フィルタの深さ（つまり、方程式（７）に従って計算されたインパルス応答における係数Ｃτ（ｎ）の個数）であり、またＭは補間間隔の個数（すなわち、τ間隔の個数）である。より効率が高く、コストの低減されたこの実施の形態は、ＡM×N行列の全体をメモリに格納するのではなく、ＡM×N行列の因数分解および特異値分解（ＳＶＤ）をおこなうことによって実現される。
【０１１８】
ＡM×N行列をＦM×N行列およびＧN×N行列に因数分解できる場合を考える。
【０１１９】
ＡM×N＝ＦM×N・ＧN×N
こうすると、ＮをＬで置換（ここで、Ｌ＜Ｎであり、より好ましくはＬ＜＜Ｎである）してＦM×N行列およびＧN×N行列の大きさを小さくすることによって、ＡM×N行列のランクを低くした近似値をつくることができる。言い換えれば、掛け合わせるとその積がＡM×N行列に最も近似するＦM×L行列とＧL×N行列とを見つければよい。
【０１２０】
ＡM×N≒ＦM×L・ＧL×N
次に、図７に示すように、（以下の説明を読めばさらに明らかになるように）チャネルサンプル値３２を受け取るように接続されたＦＩＲフィルタＢ２６０のバンクとしてＧL×N行列を実現し、かつτ Ｂ１２８を指数とするルックアップテーブルＢ２６２としてＦM×L行列を実現することによって、補間フィルタのたたみ込み処理をおこなうことができる。代わりに実施可能な形態では、ＡM×N行列を３つの以上の行列（すなわち、Ａ≒ＦＧＨ...）に因数分解できることは、当業者には理解できよう。
【０１２１】
ＦM×L行列とＧL×N行列とを見出すための好ましい方法は、以下の数１０によって得られる、２乗誤差の和を最小化することである。
【０１２２】
【数１０】
【０１２３】
数１０の解は、ＡM×N行列を特異値分解することによって得られる。この特異値分解は以下のステップを含んでいる。
１．（Ｍ≧Ｎであると仮定すると）以下に示す素因子分解をおこなうことができるＳＶＤをＡM×N行列に対しておこなうステップであって、
ＡM×N＝ＵM×N・ＤN×N・ＶN×N、ここで
ＵM×Nは、Ｍ×Ｎユニタリ行列であり、
ＤN×Nは、Ｎ×Ｎ対角行列であり｛σ1、σ2、...σN｝（ここでσiはＡM×Nの特異値であり、かつσ1≧σ2...≧σN≧０である）、
ＶN×NはＮ×Ｎユニタリ行列である、ステップと、
２．所定の数であるＬ個の最大特異値σを選択することによって、大きさの小さくなった対角行列ＤL×Lを生成するステップと、
【０１２４】
【数１１】
【０１２５】
３．ＵM×N行列から最初のＬ本の列を抽出することによって、大きさの小さくなったＵM×L行列を形成するステップと、
【０１２６】
【数１２】
【０１２７】
４．ＶN×N行列から最初のＬ本の行を抽出することによって、大きさの小さくなったＶL×N行列を形成するステップと、
【０１２８】
【数１３】
【０１２９】
５．ＦM×L行列とＧL×N行列とを以下の関係を満たすように規定するステップと、
ＦM×L・ＧL×N＝ＵM×L・ＤL×L・ＶL×N≒ＡM×N
（例えば、ＦM×L＝ＵM×L・ＤL×LおよびＧL×N＝ＶL×Nとする）を含んでいる。
上述したように、多項式とランクの低くされた行列とを用いてコストの低減された実施の形態において、補間フィルタ係数Ｃτ（ｎ）は、τの関数としてリアルタイムで計算される。すなわち、フィルタのインパルス応答ｈ（ｎ）は以下の数１４に従って近似される。
【０１３０】
【数１４】
【０１３１】
ここで、ｆ（ｉ、τ）はτにおける所定の関数（例えば、τにおける多項式、つまりτは上記ＦM×L行列の指数となる）であり、Ｌは近似の正確さを決める度合い（例えば、多項式の次数または上記ＦM×L行列の列の幅）であり、かつＧi（ｎ）は所定の行列（例えば、多項式つまり上記ＧL×N行列の係数）である。Ｌが増大するにつれて、数１４の近似されたフィルタ係数Ｃτ（ｎ）は、方程式（７）により得られる理想の係数に近づく傾向にある。数１４から、補間フィルタの出力Ｙ（ｘ）の出力は、以下の数１５のように表現されることになる。
【０１３２】
【数１５】
【０１３３】
ここで、Ｕ（ｘ）はチャネルサンプル値３２であり、Ｎは補間フィルタ係数Ｃτ（ｎ）の個数である。
【０１３４】
ここで再び図６を参照すると、係数レジスタファイルは、数１４に従って補間フィルタ係数Ｃτ（ｎ）を計算した後、これらの係数Ｃτ（ｎ）をチャネルサンプルＵ（ｘ）３２とたたみ込むことによって、ボーレートと同期のとられた、補間されたサンプル値Ｂ１０２を発生することができる。しかし、数１５を整理することによって、補間フィルタのより効率の高い実施の形態を以下の数１６のように実現することができる。
【０１３５】
【数１６】
【０１３６】
図７は、数１６による補間フィルタの好ましい実施の形態を示す。多項式を用いる実施の形態において、τの関数はτにおける多項式であり、また、行列Ｇi（ｎ）はこの多項式の係数である。またランクの低くされた行列を用いる実施の形態において、τの関数は上記ＦM×L行列Ｂ２６２の指数となり、数１６における第２の和は、
【０１３７】
【数１７】
【０１３８】
図７に示すように、ＦＩＲフィルタＢ２６０のバンクとして実現される。数１６においても、Ｌは近似関数ｆ（ｉ、τ）の深さ（例えば、多項式の次数、つまり上記ＦM×L行列の列の幅）であり、また、Ｎは補間フィルタのインパルス応答の深さ（つまり、インパルス応答における係数の個数）である。Ｎ＝８であり、かつＬ＝３の場合に最良のパフォーマンス／コストバランスが得られることが判明している。しかし、今後、ＩＣ技術が進歩して、ゲート当たりのコストの低下が進むにつれて、これらの値を大きくすることができよう。
【０１３９】
（ｄ＝０再変調／復調検出器）
ｄ＝０ ＲＬＬ制約を用いるサンプリングされた振幅記憶システムでは、リードチャネルは、通常、ＰＲ４レスポンスに等化され、離散時間シーケンス検出器は、通常、一対のインタリーブされたスライディング閾値ビタビ検出器として実施される。ＰＲ４等化が好ましいのは、より高次のｄ＝０シーケンス検出器（例えば、ＥＰＲ４やＥＥＰＲ４など）では、トレリスモデルにおける状態の数が増えるので、実施するには、より複雑で、より高価になってしまうからである。しかし、ＥＰＲ４領域において最小距離誤り事象をサーチし、その後、誤り事象が検出された時にＰＲ４検出器の出力を訂正することによって、従来のＰＲ４シーケンス検出器を改良することも可能である。このようにして、シーケンス検出器のパフォーマンスを、ｄ＝０ ＥＰＲ４ほど複雑にせず、またｄ＝０ ＥＰＲ４
よりも低いコストで、ＥＰＲ４検出器のパフォーマンスに近づけることができる。
【０１４０】
ｄ＝０リードチャネルに用いられる改良されたＰＲ４検出器の好ましい実施の形態は、図８Ａに示されている。この検出器は、以下のステップに従って動作する。
【０１４１】
１．従来のＰＲ４シーケンス検出器の出力を理想のＰＲ４サンプル値のシーケンスに再変調し、
２．理想のＰＲ４サンプル値をリード信号サンプル値から減算することによって、ＰＲ４サンプル誤り値のシーケンスを発生し、
３．ＰＲ４サンプル誤り値をＥＰＲ４サンプル誤り値に変換し、
４．ＥＰＲ４サンプル誤り値を、支配的なＥＰＲ４誤り事象にマッチングされ
たフィルタのバンクを用いてフィルタリングし、
５．最大の大きさのマッチドフィルタ出力を選択し、もしその大きさが所定の閾値を上回っていれば、その訂正が妥当であるのなら、その判定に従ってＰＲ４の検出された２進シーケンスを訂正する（つまり、その結果、有効なＰＲ４シーケンスが得られる）。
【０１４２】
図８Ａの改良されたＰＲ４検出器は、検出された２進シーケンスを推定されたＰＲ４サンプルシーケンスに再変調し、その後、ＥＰＲ４領域において検出された誤りを訂正することによって、リード信号を復調するので、この検出器を再変調／復調検出器（remod/demod detector）と呼ぶことにする。
【０１４３】
さて、ここで図８Ａを詳細に参照すれば、従来のＰＲ４シーケンス検出器Ｂ４００は、リード信号サンプル値３２から予備２進シーケンスＢ４１２を検出する。ＰＲ４検出器Ｂ４００は、好ましくは、一対のインタリーブされたスライディング閾値ビタビ検出器として実施される。ただし、両インタリーブにおける遷移の符号Ｂ４１０は、再変調器（remodulator）Ｂ４０２により保存されて用いられる。符号ビットＢ４１０には、それぞれのインタリーブにおいてＰＲ４検出器Ｂ４００により出力された「１」ビットおよび「０」ビットがそれぞれ関連づけられる。例えば、もし偶数のインタリーブにおいて正の遷移が検出されれば、ＰＲ４検出器Ｂ４００は、負の遷移が検出されるまで、複数の「＋０」値が後に続く「＋１」を出力する。符号ビットＢ４１０は、検出された２進シーケンスＢ４１２と共に、理想のＰＲ４サンプルシーケンスＢ４１４へと再変調するのに用いられる。
【０１４４】
再変調器は、符号つきＰＲ４／ＳＮＲＺＩ変換器Ｂ４０４（ＳＮＲＺＩは、符号つきＮＲＺＩの短縮形である）と、部分消去補償器Ｂ４０６と、１＋ＤフィルタＢ４０８とを備えている。これらの詳細については、後で説明する。再変調されたサンプルシーケンスＢ４１４が、現在のリード信号サンプルＢ４１６から減算されることによって、ＰＲ４サンプル誤りシーケンスＢ４２０を発生する（遅延Ｂ４１８は、ＰＲ４シーケンス検出器Ｂ４００および再変調器Ｂ４０２の遅延を処理するために、リード信号サンプルを遅延させる）。ＰＲ４サンプル誤りシーケンスＢ４２０は、その後、１＋ＤフィルタＢ４２２に通されることによって、ＥＰＲ４サンプル誤りシーケンスＢ４２４を発生する。
【０１４５】
支配的なＥＰＲ４誤り事象にマッチングされた誤りパターン検出器Ｂ４２６は、ＥＰＲ４サンプル誤りシーケンスＢ４２４を処理する。そして、もしＥＰＲ４誤り事象が検出されれば、対応する訂正信号Ｂ４２８が、誤り訂正回路Ｂ４３０に与えられる。誤り訂正回路Ｂ４３０は、ＰＲ４シーケンス検出器Ｂ４００により出力された検出された２進シーケンスＢ４１２における誤りビットを訂正する。
【０１４６】
再変調器回路Ｂ４０２の詳細は、図８Ｂに示されている。再変調器回路Ｂ４０２は、ＳＮＲＺＩ変換器Ｂ４０４と、部分消去補償器Ｂ４０６と、１＋ＤフィルタＢ４０８と、利得Ｂ４３０と、加算器Ｂ４３２とを備えている。ＳＮＲＺＩ変換器Ｂ４０４は、検出された２進ビットＢ４１２（すなわち、０または１）および関連づけられた符号ビット（すなわち、±１または±０）Ｂ４１０をＰＲ４シーケンス検出器Ｂ４００から受け取る。１／１＋ＤフィルタＢ４３４は、検出された２進シーケンスＢ４１２をフィルタリングすることによって、対応するＳＮＲＺＩの大きさサンプルのシーケンスＢ４３６を発生する。検出された２進シーケンスＢ４１２の符号ビットＢ４１０は、ＳＮＲＺＩ符号ビットに直接、変換される。
【０１４７】
あるいは、ＳＮＲＺＩ変換器Ｂ４０４は、検出された２進シーケンスＢ４１２および関連づけられた符号ビットＢ４１０によりインデックスのつけられたルックアップテーブルとして実施されてもよい。ルックアップテーブルによる実施の形態では、疑似破局的な誤り事象（すなわち、ＰＲ４シーケンス検出器Ｂ４００においてマージされていないパスを結果として生じさせる誤り）の場合でも、誤りの伝搬を回避できる。ルックアップテーブルへのエントリは、表５に示されている。
【０１４８】
【表５】
【０１４９】
検出された２進シーケンスがＳＮＲＺＩシーケンス（Ｓnと表される）に変換された後、部分消去補償器Ｂ４０６は、ＳＮＲＺＩサンプルの大きさを調整することによって、隣接する磁束の遷移によりパルス振幅にもたらされた非線形低減を補償する。すなわち、Ｓn-1Ｂ４３８におけるＳＮＲＺＩサンプルの大きさは、もしＳnＢ４４２またはＳn-2Ｂ４４４のいずれかに隣接する遷移があるのなら、±ＡPEＢ４４０（ここで、｜±ＡPE｜＜１）にまで低減される。また、Ｓn-1Ｂ４３８の大きさは、もしＳnＢ４４２およびＳn-2Ｂ４４４の両方に隣接する遷移があるのなら、±（ＡPE×ＡPE）にまで低減される。部分消去補償器Ｂ４０６を実施するために、Ｓn、Ｓn-1およびＳn-2として表されるＳＮＲＺＩサンプルは、表６に示されているエントリに従ってＳn-1の改変された値（ＳＰn-1Ｂ４４６と表される）を出力するルックアップテーブルＢ４４６のインデックスとなる。
【０１５０】
【表６】
【０１５１】
部分消去の効果を補償した後、改変されたＳＮＲＺＩサンプルＳＰn-1Ｂ４４８は、１＋ＤフィルタＢ４０８に通されることによって、ＳＮＲＺＩサンプルを推定されたＰＲ４サンプルシーケンスＢ４５０に変換する。ＡＧＣ５０のループは、リード信号の振幅を平均すれば理想のＰＲ４の大きさになるように調整することによって、部分消去の非線形効果を補償しようと試みるので、利得乗算器Ｂ４３０は、再変調されたＰＲ４シーケンスＢ４５０の大きさを調整することによって、ＡＧＣ５０によりなされた調整を補償する。利得乗算器Ｂ４３０の出力における推定されたＰＲ４サンプルシーケンスＢ４１３は、その後、加算器Ｂ４３２において実際のリード信号サンプル値Ｂ４１６から減算されることによって、ＰＲ４サンプル誤りシーケンスＢ４２０を発生する。
【０１５２】
ここで再び図８Ａを参照すれば、ＰＲ４サンプル誤りシーケンスＢ４２０が、１＋ＤフィルタＢ４２２に通されることによって、ＥＰＲ４サンプル誤りシーケンスＢ４２４を発生している。ＥＰＲ４サンプル誤りシーケンスＢ４２４は、その後、最小距離ＥＰＲ４誤り事象にマッチングされた誤りパターン検出器Ｂ４２６により処理される。最小距離ＥＰＲ４誤り事象の例は、図８Ｃ〜図８Ｅに示されている。図８Ｃは、ＮＲＺ領域におけるＰＲ４検出器の３つの最小距離誤り事象を示しており、図８Ｄは、ＰＲ４領域における同じ誤り事象を示しており、図８Ｅは、ＥＰＲ４領域における誤り事象を示している。図８ＥのＥＰＲ４誤りシーケンスは、図８Ｄの対応するＰＲ４誤りシーケンスを１＋Ｄフィルタに通すことによって発生されうることには留意されたい。よって、誤りパターン検出器Ｂ
４２６は、ＰＲ４誤りシーケンスにマッチングされたフィルタのバンクが後続する１＋Ｄフィルタとして実施されうる。回路をさらに簡単にするためには、ＥＰＲ４サンプル誤りシーケンスに変換するための図８Ａの１＋ＤフィルタＢ４２２を、誤りパターン検出器Ｂ４２６における１＋Ｄフィルタと組み合わせることによって、図８Ｆに示されているように、単一の１＋２Ｄ＋Ｄ2フィルタＢ４５０を形成してもよい。
【０１５３】
図８Ｆに示されている１＋２Ｄ＋Ｄ2フィルタＢ４５０の出力は、フィルタのバンクＢ４５２に接続される。これらのフィルタはそれぞれ、図８Ｄに示されているＰＲ４誤りシーケンスの対応する一つにマッチングされたインパルス応答を有している。加算器Ｂ４５６の出力Ｘ１ Ｂ４５４は、図８Ｄの第１の誤りシーケンスに対応しており、出力Ｘ２ Ｂ４５８は、図８Ｄの第２の誤りシーケンスに対応しており、出力Ｘ３ Ｂ４６０は、図８Ｄの第３の誤りシーケンスに対応している。マッチドフィルタの出力は、所定の閾値と比較され、もしその閾値を超えているのなら、誤り検出信号がアサートされる。例えば、比較器Ｂ４６２は、Ｘ１出力Ｂ４５４を閾値（ＴＨ１AまたはＴＨ１B）と比較し、もしＸ１ Ｂ４５４がその閾値を超えているのなら、Ｆ１信号Ｂ４６４がアサートされる。また
、比較器Ｂ４６２は、検出された誤りの極性を示す（すなわち、図８Ｃ〜図８Ｅに示されている誤りの極性は反転されてもよい）符号ビットＦ１１ Ｂ４６５を出力する。
【０１５４】
もしダイビット、クワッドビットまたは６ビットの遷移シーケンスに関連づけられた誤り事象が起これば、対応するマッチドフィルタの出力と比較される閾値レベルは、部分消去の効果を補償するために低減される（ここでも、部分消去は、隣接する（１つ以上の）パルスによりもたらされたパルス振幅の低減である）。例えば、マルチプレクサＢ４７０は、もしＤn+5Ｂ４７６においてダイビットシーケンスが検出されたか、誤検出された（つまり、誤って検出された）のなら（すなわち、時刻Ｄn+5およびＤn+4におけるＮＲＺＩビットが共に非ゼロであるか、または共にゼロであるのなら）、閾値ＴＨ１AＢ４７２をＸ１ Ｂ４５４と比較するために選択する。そうでない場合には、マルチプレクサＢ４７０は、閾値ＴＨ１BをＸ１ Ｂ４５４と比較するために選択する。同様に、マルチプレクサＢ４７８は、もしＤn+5Ｂ４７６においてクワッドビットシーケンスが検出されたか、誤検出された（つまり、誤って検出された）のなら（すなわち、時刻Ｄn+5、Ｄn+4、Ｄn+3およびＤn+2におけるＮＲＺＩビットがすべて非ゼロであるか、またはすべてゼロであるのなら）、閾値ＴＨ２AをＸ２ Ｂ４５８と比較するために選択する。そうでない場合には、マルチプレクサＢ４７８は、閾値ＴＨ２BをＸ２ Ｂ４５８と比較するために選択する。最後に、マルチプレクサＢ４８０は、もしＤn+5Ｂ４７６において６ビットの遷移シーケンスが検出されたか、誤検出された（つまり、誤って検出された）のなら（すなわち、時刻Ｄn+5、Ｄn+4、Ｄn+3、Ｄn+2、Ｄn+1およびＤnにおけるＮＲＺＩビットがすべて非ゼロであるか、またはすべてゼロであるのなら）、閾値ＴＨ３AをＸ３ Ｂ４６０と比較するために選択する。そうでない場合には、マルチプレクサＢ４８０は、閾値ＴＨ３BをＸ３ Ｂ４６０と比較するために選択する。閾値ＴＨＸAは、閾値ＴＨＸBに図８Ｂの部分消去低減係数ＡPEＢ４４０を掛け合わせた値として計算される。また、この回路は、ＴＨ１A＝ＴＨ２A＝ＴＨ３AおよびＴＨ１B＝ＴＨ２B＝ＴＨ３Bに設定することによって、簡単にすることもできる。
【０１５５】
ＭＡＸ回路Ｂ４８２は、マッチドフィルタの出力Ｘ１、Ｘ２およびＸ３を比較し、最大の絶対振幅を有するマッチドフィルタ出力に対応する信号ＦＡ、ＦＢまたはＦＣをアサートする。信号ＦＡ、ＦＢおよびＦＣは、後述するように、検出された２進シーケンスを訂正するのに用いられる。
【０１５６】
ピーク誤り検出器回路Ｂ４８４は、マッチドフィルタ出力Ｘ１、Ｘ２およびＸ３ならびに最大絶対振幅信号ＦＡ、ＦＢおよびＦＣに応答して、時刻ｎ Ｂ４９０における最大マッチドフィルタ出力を、時刻ｎ−１ Ｂ４９２における最大マッチドフィルタ出力と比較する（Ｂ４８６）。もし時刻ｎにおける最大フィルタ出力が、時刻ｎ−１における出力よりも小さいのなら、信号ＦＡＨ Ｂ４９４がアサートされ、ピーク誤り信号が検出されたことを示す。ＦＡＨ信号Ｂ４９４は、図８Ａの誤り訂正回路Ｂ４３０の動作をイネーブルする。
【０１５７】
図示されていない代わりに実施可能な形態では、図８Ｆの信号ＦＡ、ＦＢ、ＦＣおよびＦＡＨは、フィルタの出力そのものではなく、フィルタの出力と比較器の閾値との間の差を用いて発生される。すなわち、ＭＡＸ回路Ｂ４８２は、フィルタの出力Ｘkと、それに対応する閾値ＴＨkとの間の差として計算された３つの値を比較し、ピーク誤り検出器Ｂ４８４は 、これらの差分値におけるピークを求める。この実施の形態は、もしそれぞれの誤り事象について異なる閾値が用いられるのなら、好ましい。
【０１５８】
図８Ａの誤り訂正器回路Ｂ４３０の詳細は、図８Ｇおよび図８Ｈに示されている。図８Ｇにおいて、誤りパターン検出器Ｂ４２６からのＦ１〜Ｆ３、ＦＡ〜ＦＣおよびＦＡＨ信号Ｂ４２８は、それぞれの誤り事象ＡＮＤゲートＢ４９６Ａ〜Ｂ４９６Ｃに入力される。これらのゲートの出力は、ＩＮＨＩＢＩＴ信号Ｂ５００によりＡＮＤゲートＢ４９８Ａ〜Ｂ４９８Ｃを通してイネーブルされる。もし対応するマッチドフィルタの出力がＴＨ閾値（Ｆ１、Ｆ２またはＦ３）を超えており、かつ、それが最大の誤り事象（ＦＡ、ＦＢまたはＦＣ）であり、かつ、それがピーク誤り事象であり（ＦＡＨ Ｂ４９４がアサートされる）、かつ、ＩＮＨＩＢＩＴ信号Ｂ５００がアサートされないのなら、誤り事象（Ｃ１、Ｃ２またはＣ３）が検出される。検出された誤り事象（Ｃ１、Ｃ２およびＣ３）、誤り事
象符号（Ｆ１１、Ｆ２２およびＦ３３）、検出された２進シーケンスＢ４１２および符号ビットＢ４１０は、誤り妥当性判定器（error validator）および訂正器Ｂ５０２に入力される。誤り妥当性判定器および訂正器Ｂ５０２は、もし検出された誤り事象が妥当であるのなら、検出された２進シーケンスＢ４１２（および符号ビット４１０）を訂正する。
【０１５９】
ＩＮＨＩＢＩＴ信号Ｂ５００は、以下のように作用する。すなわち、もし妥当な誤り事象が検出されれば、検出された誤り事象の長さに等しい数のクロックサイクルのあいだ、ＩＮＨＩＢＩＴ信号Ｂ５００をアサートする。すなわち、現在の誤り事象が訂正されるまで、後続する誤り事象は処理しない。
【０１６０】
ＩＮＨＩＢＩＴ信号Ｂ５００は、カウンタＢ５２２、レジスタＢ５２４、マルチプレクサＢ５２６およびＯＲゲートＢ５０４を用いて実施される。もし妥当な誤り事象が検出されれば（Ｂ５０８Ａ、Ｂ５０８ＢまたはＢ５０８Ｃがアサートされれば）、ＯＲゲートＢ５０４の出力が、レジスタＢ５２４の出力（すなわち、ＩＮＨＩＢＩＴ信号Ｂ５００）をハイに設定する。それによって、ＡＮＤゲートＢ４９８Ａ〜Ｂ４９８Ｃをディセーブルする。検出された誤り事象は、マルチプレクサＢ５２６を介してカウント値３、５または７をそれぞれ選択し、ＯＲゲートＢ５０４の出力は、そのカウント値をカウンタＢ５２２にロードする。次に、ＤＡＴＡ ＣＬＯＣＫがカウンタＢ５２２のクロックを合わせる。そして、このカウントが最終のカウントに達すると、ＴＣ信号Ｂ５２８が、レジスタＢ５２４をリセットすることによって、ＡＮＤゲートＢ４９８Ａ〜Ｂ４９８Ｃを再びイ
ネーブルする。
【０１６１】
それぞれＣ１、Ｃ２およびＣ３として表される、ＡＮＤゲートＢ４９８Ａ〜Ｂ４９８Ｃの出力は、マッチドフィルタにより誤りパターン検出器Ｂ４２６において検出されうる３つの誤り事象に対応している。これらの信号は、図８Ｈに示すように一連のレジスタＢ５２０を通してシフトする時に、検出された２進シーケンスＢ４１２（および符号ビットＢ４１０）を訂正するのに用いられる。しかし、検出された誤り事象に従って２進シーケンスを訂正する前に、その訂正そのものの妥当性が検査される。
【０１６２】
もし、例えば、検出誤りをもたらすノイズがリード信号と同じ極性を有しているのなら、誤り事象が間違って検出されることもある。この点を明らかにするために、図８Ｄに示されている第１の誤り事象を考える。ＰＲ４信号が、ノイズの影響で誤ってダイビットデータシーケンスとして検出されたものとすると、このノイズをキャンセルするための訂正は、検出されたＰＲ４シーケンス（＋１、＋０、−１）にシーケンス（−１、−０、＋１）を加算することになる。しかし、もしダイビットデータシーケンスが、実際に、加えられたノイズと同じ位置に記録されているのなら、逆極性の誤り事象が検出されることになるので、その際の訂正は、シーケンス（＋１、＋０、−１）を検出されたシーケンス（＋１、＋０、−１）に加算することになる。その結果、訂正されたシーケンスは、（＋２、
＋０、−２）となる。この場合、ＰＲ４シーケンス検出器Ｂ４００は、正しい判定を下していることになるので、検出された２進シーケンスＢ４１２は、訂正されるべきではない。
【０１６３】
ここで、再び図８Ｈを参照すると、検出されたデータシーケンスに訂正を施す前に、検出された誤り事象について妥当性を検査する回路が設けられている。ルックアップテーブルＢ５２８は、検出された誤り事象を、検出されたＰＲ４シーケンスに対して評価する。訂正により有効なＰＲ４シーケンスが得られる場合のみ、ＰＲ４シーケンス検出器Ｂ４００により出力された、検出された２進シーケンスＢ４１２（および符号ビットＢ４１０）に対して訂正が施される。すなわち、それぞれの誤り事象について、検出されたＰＲ４シーケンスは、予想される可能なＰＲ４シーケンスとマッチングしていなければならない。そうでなければ、訂正が施されることはない。
【０１６４】
動作時には、ルックアップテーブルＢ５２８は、検出された誤り事象（Ｃ１、Ｃ２またはＣ３）、誤り事象の符号（マルチプレクサＢ５３０を通して、検出された誤り事象により選択されるＦ１１、Ｆ２２またはＦ３３）および対応する検出されたＰＲ４データ（２進シーケンスＢ４１２および符号ビットＢ４１０）をＤn+6Ｂ５０６、Ｄn+4Ｂ５１０、Ｄn+2Ｂ５１４およびＤnＢ５１８において受け取る。もしＣ１誤り事象が検出されれば、以下の表７を用いて、ルックアップテーブルＢ５２８は、Ｄn+6Ｂ５０６およびＤn+4Ｂ５１０において、検出されたＰＲ４シーケンスと、予想されたＰＲ４シーケンスと比較する。もしマッチングが見られれば、Ｄn+6およびＤn+4における訂正されたＰＲ４データは、シフトレジスタＢ５２０内に挿入される。そうでない場合には、検出されたＰＲ４シーケンスは、訂正されないままでシフトレジスタＢ５２０内に再び格納される。同様に、もしＣ２誤り事象が検出されれば、以下の表８を用いて、ルックアップテーブルＢ５２８は、Ｄn+6Ｂ５０６、Ｄn+4Ｂ５１０、およびＤn+2Ｂ５１４において、検出されたＰＲ４シーケンスと、予想されたＰＲ４シーケンスと比較する。もしマッチングが見られれば、Ｄn+6、Ｄn+4およびＤn+2における訂正されたＰＲ４データは、シフトレジスタＢ５２０内に挿入される。そうでない場合には、検出されたＰＲ４シーケンスは、訂正されないままでシフトレジスタＢ５２０内に再び格納される。最後に、もしＣ３誤り事象が検出されれば、以下の表９を用いて、ルックアップテーブルＢ５２８は、Ｄn+6Ｂ５０６、Ｄn+4Ｂ５１０、Ｄn+2Ｂ５１４、およびＤnＢ５１８において、検出されたＰＲ４シーケンスと、予想されたＰＲ４シーケンスと比較する。もしマッチングが見られれば、Ｄn+6、Ｄn+4、Ｄn+2およびＤnにおける正しいＰＲ４データは、シフトレジスタＢ５２０内に挿入される。そうでない場合には、検出されたＰＲ４シーケンスは、訂正されないままでシフトレジスタＢ５２０内に再び格納される。訂正された２進シーケンスＢ４１２（および符号ビットＢ４１０）は、その後、シフトレジスタＢ５２０からシフトアウトされ、リードチャネルによりさらに処理される。
【０１６５】
【表７】
【０１６６】
【表８】
【０１６７】
【表９】
【０１６８】
（サブサンプリングされたリードチャネル）
上述の議論では、図４Ｂの補間されたタイミングリカバリは、オーバーサンプリングされたシステムとして説明された。すなわち、アナログリード信号６２がわずかにオーバーサンプリングされた（２４）後、「ダウンサンプリングされる」（すなわち、補間されるＢ１２２）ことによって、ボーレートに同期されたサンプル値Ｂ１０２を発生する。しかし、アナログリード信号を大幅にアンダーサンプリングした後に、「アップサンプリングする」ことによって、同期サンプルを発生することも可能である。このことは、ボーレートよりもはるかに低いレート（例えば、ボーレートの２／３）でサンプリングし（２４）、その後、図４Ｂの補間されたタイミングリカバリ回路を用いてボーレートのサンプル値に補間すること（Ｂ１２２）によって実現される。サブサンプリングおよび補間をおこな
うことにより、Ａ／Ｄの速度制約は緩和され、図４ＡのタイミングリカバリＶＣＯ Ｂ１６４は不要になる。その結果、リードチャネルの全スループットを向上させることができる。
【０１６９】
サブサンプリングがリードチャネルのパフォーマンスを低下させる範囲を決定する、すなわち、パフォーマンスの低下のほうが、リード信号をサブサンプリングすることにより得られたユーザデータレートの利得よりも重大になる閾値を見出すために、コンピュータシミュレーションがおこなわれた。まず、いかなる符号制約も課さずに（ｄ＝０）、サブサンプリングされたリードチャネルがシミュレーションされた。その結果は、図９Ａに示されている。このグラフは、さまざまなユーザデータ密度（１直線トラックインチあたりのユーザデータビット数）についてサブサンプリングする（帯域幅をボーレートの分数として減少させる）ことによってもたらされた距離損失（パフォーマンス低下）の等高線的プロットである。図９Ａに示されているように、符号制約なしで（ｄ＝０）サブサンプリングされたレートで動作するリードチャネルは、サブサンプリングの量が増加するにつれて、高いデータ密度では、急速にそのパフォーマンスが低下する。
【０１７０】
最尤シーケンス検出器について最小距離誤り事象を増大させる符号制約を導入した後、同じコンピュータシミュレーションがおこなわれた。具体的には、ＲＬＬ ｄ＝１制約が導入された。その結果は、図９Ｂに示されている。図９Ｂに示されているように、符号制約は、高いユーザデータ密度でも、リードチャネルのパフォーマンスを大幅に改善している。実際、ボーレートの１／２および３．５のユーザ密度までのサブサンプリングの場合には、パフォーマンスの低下は実質的にない。ｄ＝１以外のその他同様の符号制約もまた、サブサンプリングの存在下にパフォーマンスを改善しうることは、当業者には認識できるであろう。
【０１７１】
符号化されていない時の（ｄ＝０）制約およびｄ＝１符号制約の両方の場合について、パルス形状ｐ（ｔ）にマッチングされたフィルタと、ｘk＝ｘ（ｋＴ）を生成するサンプラと、ノイズホワイトニングフィルタ（noise whitening filter）と、ビタビ（または等価な）検出アルゴリズムとを含む、最適なＭＬＳＤシーケンス検出器に対してシミュレーションがおこなわれた。よって、図９Ａおよび図９Ｂと同様な結果は、サブサンプリングの度合いを変化させる可能な最良のパフォーマンスに対する理論上の限界である。実用的なシーケンス検出方法は、最適なＭＬＳＤの近似であり、それらの方法もまた、サブサンプリングの度合いが増大する（帯域幅が減少するにつれて）につれて、同様に劣化する。
【０１７２】
（従来のｄ＝１サブサンプリングされたリードチャネル）
図９Ｂを再び参照すると、ｄ＝１の符号制約を用い、かつ、ボーレートのおよそ１／２までのレートでサブサンプリングをおこなう時には、最適なＭＬＳＤリードチャネルのパフォーマンスの低下は実質的にない。これは、朗報である。なぜなら、このことは、より実用的なリードチャネルもまた、パフォーマンスの大幅な低下なしに、同様のサブサンプリングレートで動作するであろうことを意味しているからである。ボーレートの２／３でサブサンプリングをおこない、上述の補間されたタイミングリカバリを用いて、従来のｄ＝１、レート２／３リードチャネルについてコンピュータシミュレーションをおこなったところ、そのようなリードチャネルもこのケースに該当することが確認された。
【０１７３】
ｄ＝１サブサンプリングされたリードチャネルの本発明による好ましい実施の形態は、図１０に示されている。この実施の形態は、形態および機能の面では図３に示されているリードチャネルと同様である。しかし、この実施の形態は、ｄ＝１システムであるので、図３のプリコーダ１０は必要ない。また、アナログ受信フィルタ２０の遮断周波数は、リード信号をサブサンプリングすることによってもたらされる増大したエイリアシングノイズを減衰させるために、低くされる。補間されたタイミングリカバリＢ１００では、図１１に示されているように、図４Ｂのスライサの代わりに、ＤＦＥ遷移検出器Ｂ２７４が用いられる。また、第１の等化器２６は、タイミングリカバリ遷移検出器Ｂ２７４に対して最適化されたＥＰＲ４等化を実現し、第２の等化器Ｂ２７０は、ｄ＝１シーケンス検出器３４に対して最適化されたＥＥＰＲ４等化を実現する。
【０１７４】
ここで、図１１を参照すると、位相誤差検出器Ｂ２７２は、補間されたサンプル値Ｂ１０２と、アクイジションのあいだに予想された遷移Ｐk Ｂ２８８あるいはトラッキングのあいだに検出された遷移〜ＰkＢ２８４のいずれかとの関数として、位相誤差推定値を計算する。図１１の予想された遷移発生器Ｂ２８６は、図４Ｂの発生器と同様に動作する。すなわち、この発生器Ｂ２８６は、ステートマシンを用いることによって予想された遷移ＰkＢ２８８を発生し、それによって、アクイジションプリアンブルを獲得しつつ、位相誤差推定値を計算する。
【０１７５】
図１２は、図１１のＤＦＥ遷移検出器Ｂ２７４のブロック図である。図１２の判定帰還等化（ＤＦＥ）は、遷移検出器Ｂ２７６の出力における推定された遷移においてサンプル値の符号として計算されたデータ推定値Ｂ２８１をフィルタリングし（Ｂ２７８）、加算器Ｂ２８２においてフィルタの出力Ｂ２８０を補間されたサンプルＢ１０２に加算することによって、実施される。その結果、判定により向きの決められた等化は、アナログリード信号６２がサブサンプリングされる時の、遷移検出器Ｂ２７６の正確さを改善する。
【０１７６】
ｄ＝１リードチャネルの場合、図１０に示されているシーケンス検出器３４は、従来の技術を用いて実施されうる。好ましくは、複雑の低減されたビタビ型のシーケンス検出器として実施される。図９Ｂを再び参照すれば、ボーレートの１／２までのレートでサブサンプリングをおこなっても、最適なＭＬＳＤシステムがその影響を受けないということは、従来のリードチャネルもまた、サブサンプリングの存在下に適正に動作するということを示している。コンピュータシミュレーションの結果、従来のｄ＝１、レート２／３の符号を用いる場合には、好ましいサブサンプリングレートは、ボーレートの２／３のレートであると確定された。実用時には、図５を参照して既に説明したようにデータクロックＢ１０４のマスキング動作を実施するために、ボーレートの２／３よりもわずかに高い（例えば、１％〜５％だけ高い）サンプリングレートが選択される。よって、図１１で、Ａ／Ｄ２４、離散時間等化器フィルタ２６および補間器Ｂ１２２のクロックを合わせる。また、周波数シンセサイザ５２は、ボーレートをわずかに超えるレートで、データクロックＡＮＤゲートＢ１２６のクロックを合わせる（すなわち、周波数シンセサイザ５２の出力５４は、１／３（Ｂ１２１）だけ増加された後、ＡＮＤゲートＢ１２６のクロック合わせに用いられる）。
【０１７７】
従来のビタビ型シーケンス検出器および補間されたタイミングリカバリの代わりに、サブサンプリングされたトレリスモデルにマッチングされた改良されたシーケンス検出器が用いられる。サブサンプリングされたリード信号にマッチングされたシーケンス検出器は、そのパフォーマンスが低下する（そのパフォーマンスは、従来のピーク検出器により近い）ものの、その複雑さは、大幅に緩和される。次のセクションでは、本発明による、この代わりに実施可能な形態について説明する。
【０１７８】
（マッチングされたｄ＝１サブサンプリングされたリードチャネル）
マッチングされたｄ＝１サブサンプリングされたシーケンス検出器は、以下のように規定される。すなわち、サブサンプリングされたシーケンス検出器の状態遷移にマッチングさせるために、従来のｄ＝１シーケンス検出器の状態遷移図を改良する検出器である。図１３Ａは、従来のＥＰＲ４、ｄ＝１のフルサンプルレートシステムの状態遷移図である。この状態図において、それぞれの円は、サンプリングされたリード信号（サンプル事例）における状態を表しており、矢印つきの直線は、次の入力サンプル値が与えられた時の、現在の状態から次の状態への遷移を表している。それぞれの状態遷移には、参照符号ｓ／ｂ（ここで、ｓは、サンプル値を表し、ｂは、検出された２進シーケンスの対応するビット値を表している）がラベルとしてつけられている。
【０１７９】
マッチングされたｄ＝１サブサンプリングされたシーケンス検出器に関する本発明による好ましい実施の形態は、ボーレートの１／２のレートでサブサンプリングし、ＥＰＲ４レスポンスへと等化させるためのものである。サブサンプリングは、図４Ａに示されているように、従来の（すなわち、リード信号をボーレートの１／２のレートで同期をとってサンプリングする）同期サンプリングＰＬＬを用いて実施される。あるいは、サブサンプリングは、リード信号をボーレートの１／２よりもわずかに高いレートで非同期的にサンプリングした後、補間を通してボーレートの１／２に同期させることによって、図４Ｂの補間されたタイミングリカバリ回路を用いても実施されうる。
【０１８０】
１／２サブサンプルレート、ＥＰＲ４、ｄ＝１リード信号に対応する、改良された状態遷移図は、図１３Ｂに示されている。それぞれの状態遷移には、参照符号（ｓ１、ｓ２）／（ｂ１、ｂ２）というラベルがつけられている。ここで、（ｓ１、ｓ２）は、２つの信号サンプル値を表しており、（ｂ１、ｂ２）は、検出された２進シーケンスに対応する２ビット値を表している。理解できることであろうが、ｓ１およびｓ２サンプル値は、何らかの特定の状態を脱する状態遷移間で異なっている。よって、ボーレートの１／２のレートでのサブサンプリングは、２つのサンプル値のうちのいずれか一つのみ、すなわちｓ１またはｓ２のみを評価することと等価である。
【０１８１】
もし、ｓ２サンプル値のみが評価されるのなら、図１３Ｂの状態遷移図は、状態Ｃと状態Ｄとを組み合わせ、状態Ａと状態Ｆとを組み合わせることによって、簡単にすることができる。なぜなら、これらの状態遷移は等価であるからである。この点を明らかにするために、現在の状態がＡである場合を考える。もし入力サンプル値ｓ２が１であるのなら、検出される出力ビットは１０となり、次の状態はＣになる。状態Ｃからの遷移で、もし次の入力サンプル値ｓ２が０であるのなら、検出される出力ビットは００となり、次の状態はＤになる。同様に、もし次の入力サンプル値ｓ２もまた０であるのなら、検出される出力ビットは再び００となり、次の状態はＤのままである。状態Ｃからの遷移で、もし次の入力サンプル値ｓ２が−ａであるのなら、検出される出力ビットは０１となり、次の状態はＥになる。同様に、状態Ｄからの遷移で、もし次の入力サンプル値ｓ２が−ａであるのなら、検出される出力ビットは０１となり、次の状態はＥになる。よって、状態ＣおよびＤを組み合わせることができる。なぜなら、状態Ｅで終わる入力サンプルシーケンスは、同じ出力ビットシーケンスを発生するからである。同様の分析をおこなえば、パフォーマンスを低下させることなく、状態ＡおよびＦを組み合わせることができることが分かるであろう。
【０１８２】
状態ＣおよびＤならびに状態ＡおよびＦを組み合わせた結果、簡略化された状態遷移図は、図１３Ｃに示されている。図１３Ａに示されている従来のＥＰＲ４の図における６つの状態とは対照的に、わずか４つの状態しかないので、ＡＣＳ型のビタビシーケンス検出器の実現形態は、大幅に縮小されている。
【０１８３】
しかし、サブサンプリングのために、（図４Ａにおける同期サンプリングをおこなう場合でも、あるいは図４Ｂにおける同期補間をおこなう場合でも）タイミングリカバリ回路内の位相誤差検出器を改変しなければならない。図１３Ｃの簡略化された状態遷移図は、従来のＰＲ４状態図と同様であることには、留意されたい。実際、もしあるインタリーブ（例えば、ｂ２）においてチャネル遷移のすべてが発生したのなら、その状態図は、正確にＰＲ４の図と同じになる。コンピュータシミュレーションの結果、いくつかのケースは例外として、従来のＰＲ４リードチャネルの位相誤差検出器が、本発明によるＥＰＲ４サブサンプリングされたリードチャネルに対して、有効な位相誤差推定値を生成することが確認された。例えば、遷移が一方のインタリーブからもう一方のインタリーブへと起こる
場合、推定された位相誤差は、大きさの点では正しいが、符号の点では正しくないものになる。このことは、ランダムなデータの存在下では、タイミングループが不安定になりうることを示している。
【０１８４】
間違った位相誤差推定値をもたらしうるデータシーケンスを求めるために、コンピュータサーチがおこなわれた。このサーチは、公知のタイミングオフセットを伴うサンプリングされたリード信号を、従来のＰＲ４位相誤差検出器に入れ、可能なすべてのデータシーケンスについて計算された位相誤差を測定することにより実現された。これにともなって、位相誤差検出器用のアルゴリズムは、無効な位相誤差を結果として生じたこれらのデータシーケンスを補償するために、その後、改変された。
【０１８５】
図１４は、本発明によるマッチングされた、ｄ＝１、サブサンプリングされたリードチャネルに用いられる、改良されたＰＲ４位相誤差検出器Ｂ２９０のブロック図である。ここでも、図４Ａの同期サンプリングされたタイミングリカバリ回路における位相誤差検出器Ｂ１５５、または、図４Ｂの補間されたタイミングリカバリ回路における位相誤差検出器Ｂ１５５の代わりに、図１４の改良されたＰＲ４検出器Ｂ２９０を用いることができることには、注意されたい。動作時には、同期サンプル値Ｂ２９２が、スライサ（閾値検出器）Ｂ２９４に入力される。スライサＢ２９４は、推定された理想のサンプル値Ｂ２９６を出力する（ＥＰＲ４の場合、推定された出力値は、−２、−１、０、＋２および＋２の中から選択された値をとりうる）。推定されたサンプル値Ｂ２９６は、その後、遅延され
ること（Ｂ２９７）によって、遅延された推定されたサンプル値Ｓn、Ｓn-1、Ｓn-2およびＳn-3のシーケンスを発生する。サンプル誤り値ｅn-1Ｂ２９８は、リード信号サンプル値Ｂ２９２（１クロック周期だけ遅延されている（Ｂ３０２））をＳn-1推定されたサンプル値Ｂ３０４から減算することによって、加算器Ｂ３００において発生される。サンプル誤り値ｅn-1Ｂ２９８は、遅延されること（Ｂ３０６）によって、第２のサンプル誤り値ｅn-2Ｂ３０８を発生する。サンプル誤り値は、その後、それぞれの乗算器Ｂ３１４およびＢ３１６において係数Ｃ0Ｂ３１０およびＣ1Ｂ３１２によりスケーリングされる。ここで、スケーリング係数Ｃ0 Ｂ３１０およびＣ1 Ｂ３１２は、間違った位相誤差推定値をもたらしうるデータシーケンスを補償するために、推定されたサンプル値Ｓn、Ｓn-1、Ｓn-2およびＳn-3の関数として計算される。ロジックＢ３２２は、係数を発生するためのサンプル値推定値Ｓn、Ｓn-1、Ｓn-2およびＳn-3によりインデックスのつけられた２つのルックアップテーブルを含んでいる。ここで、テーブルのエントリは、上述したコンピュータサーチに従って求められた。係数Ｃ0Ｂ３１０の値は、表１０に示されており、係数Ｃ1 Ｂ３１２の値は、表１１に示されている。
【０１８６】
【表１０】
【０１８７】
【表１１】
【０１８８】
乗算器Ｂ３１４およびＢ３１６の出力におけるスケーリングされたサンプル誤り信号は、加算器Ｂ３１８において加算される。加算器Ｂ３１８の出力が、位相誤差推定値Ｂ３２０である。この位相誤差推定値は、上述したように、図４Ａまたは図４Ｂのタイミングループフィルタに入力される。
【０１８９】
（サブサンプリングされたタイミングアクイジション）
図２Ｂを再び参照すると、データのそれぞれのセクタ１５は、ユーザデータ７２をリードする以前に、タイミングリカバリ２８をボーレートに同期させるのに用いられるアクイジションプリアンブルフィールド６８を備えている。アクイジションのあいだに結果として得られるリード信号は、例えば、図５に示す正弦波状２Ｔのアクイジションプリアンブルのような周期波形である。図４Ｂを参照して既に説明したように、プリアンブル６８の周期性により、位相誤差を計算するのに用いられる予想されたサンプル値を発生するのが容易になる。参照符号ＮＴは、ディスク上にライトされる時の（例えば、２Ｔのプリアンブルについて、ディスク上にライトされるシンボルシーケンスａ（ｎ）１６が１０１０１０１０１０１０１、…である時の）プリアンブルの周期を表している。
【０１９０】
図４Ａに示されている従来のタイミングリカバリ回路を再び参照すると、ＰＬＬは、サンプリングＶＦＯクロック２３をボーレートに同期させるために、アクイジションプリアンブル６８を処理する。また、図４Ｂに示されている補間されたタイミングリカバリの場合、アクイジションプリアンブル６８は、ユーザデータ７２をトラッキングする以前に、補間間隔τ Ｂ１２８に対する開始値を計算するために、処理される。いずれの場合でも、アクイジション時間は、プリアンブル６８の長さを最小化してユーザデータ用により広いディスク空間を取っておくことができるように、できるだけ短くすべきである。
【０１９１】
コンピュータシミュレーションの結果、サブサンプリングの存在下にアクイジションプリアンブル６８の周期を長くすることによって、アクイジション処理を最適化できることが判明した。図１０のｄ＝１リードチャネルの場合、ボーレートの２／３のレートでサブサンプリングする時、３Ｔのアクイジションプリアンブル（１００１００１００…）が好ましく、ボーレートの１／２のレートでサブサンプリングする時、４Ｔのアクイジションプリアンブル（１０００１０００１０００…）が好ましい。
【０１９２】
本発明の目的は、本願明細書で以上に開示した各種実施の形態によって完全に実現される。しかし、本発明のさまざまな局面が、他の異なる実施の形態によっても本発明の本質的作用からはずれることなく実現可能であることは、当業者には理解できよう。例えば、ボーレートの１／２のレートで同期をとってサンプリングをおこなった後、フルのボーレートに固定された位相でアップサンプリングをおこなうことによって、同期サンプリングタイミングリカバリと、補間とを組み合わせて用いることもできる。このような改変およびその他の改変は、すべて本発明の範囲内である。以上に開示した特定の実施の形態は、あくまでも例示を目的とするものであり、本発明の範囲を限定するためのものではない。本発明の範囲は、添付の請求の範囲により適切に解釈されるべきである。
【０１９３】
〔発明の効果〕
本発明によれば、少なくとも以下の効果が得られる。すなわち、アナログ・ディジタル変換器、タイミングリカバリＶＣＯあるいはシーケンス検出器のコストを増大させたり、それらをさらに複雑にしたりすることなく、高いユーザデータレートおよび密度で動作可能である、コンピュータ記憶システム用のサンプリングされた振幅リードチャネルを提供できる。
【０１９４】
また、アナログリード信号がサブサンプリングされる時に、より高いユーザデータ密度でｄ＝０リードチャネルのパフォーマンスを改善する符号化スキームを提供できる。
【図面の簡単な説明】
【０１９５】
【図１】タイミングリカバリがアナログリード信号のサンプリングをボーレートに同期させる、従来のサンプリングされた振幅リードチャネルのブロック図である。
【図２Ａ】複数のユーザデータセクタおよび複数の埋め込みサーボデータセクタから構成される複数の同心円状トラックを有する磁気ディスクのデータフォーマットの一例を示す図である。
【図２Ｂ】ユーザデータセクタのフォーマットの一例を示す図である。
【図３】補間されたサンプル値と、離散時間シーケンス検出器のクロック合わせ動作のための同期データクロックとを発生する補間されたタイミングリカバリを有する、本発明による改善されたサンプリングされた振幅リードチャネルのブロック図である。
【図４Ａ】同期のとられたサンプリングＶＦＯを有する従来の技術によるサンプリングタイミングリカバリの詳細ブロック図である。
【図４Ｂ】非同期サンプリングと、ボーレートに実質的に同期された補間されたサンプル値を発生する補間器とを有する、本発明による補間されたタイミングリカバリの詳細ブロック図である。
【図５】アクイジションプリアンブルをリードする時の補間されたボーレートサンプルに関連するチャネルサンプルを示す図である。
【図６】タイミングリカバリ補間器用のＦＩＲフィルタの実施の形態を示す図である。
【図７】タイミングリカバリ補間器用の代わりに実施可能な形態を示す図である。
【図８Ａ】本発明によるｄ＝０リードチャネルに用いられる、改良されたＰＲ４シーケンス検出器（再変調／復調検出器）の全体図である。
【図８Ｂ】図８Ａの再変調／復調シーケンス検出器の再変調器を詳細に示す図である。
【図８Ｃ】サンプリングされた振幅リードチャネルのＮＲＺ領域における支配的な誤り事象を示す図である。
【図８Ｄ】サンプリングされた振幅リードチャネルのＰＲ４領域における支配的な誤り事象を示す図である。
【図８Ｅ】サンプリングされた振幅リードチャネルのＥＰＲ４領域における支配的な誤り事象を示す図である。
【図８Ｆ】図８Ｃ〜図８Ｅの支配的な誤り事象とマッチングされたフィルタのバンクを備えた誤りパターン検出器を詳細に示す図である。
【図８Ｇ】図８Ｆの誤りパターン検出器が誤りを検出した時に、ＰＲ４ビタビ検出器により出力される、検出された２進シーケンスに含まれている誤りを訂正する回路を示す図である。
【図８Ｈ】検出された誤りパターンについて妥当性を検査する回路を示す図である。
【図９Ａ】最小距離損失を、ｄ＝０リードチャネルにおいて用いられるサブサンプリングの度合いおよびチャネル密度の関数として表す等高線的プロットである。
【図９Ｂ】最小距離損失を、ｄ＝１リードチャネルにおいて用いられるサブサンプリングの度合いおよびチャネル密度の関数として表す等高線的プロットである。
【図１０】ｄ＝１サブサンプリングされたリードチャネルのための本発明による好ましい実施の形態を示す図である。
【図１１】本発明によるｄ＝１サブサンプリングされたリードチャネルの補間されたタイミングリカバリを示すブロック図である。
【図１２】ｄ＝１サブサンプリングされたリードチャネルのタイミングリカバリに用いられる本発明によるＤＦＥ遷移検出器の一実施の形態を示す図である。
【図１３Ａ】従来のＥＰＲ４ビタビ型シーケンス検出器の状態遷移図である。
【図１３Ｂ】ボーレートの１／２でサブサンプリングされたリード信号にマッチングされた、改良されたＥＰＲ４ビタビ型シーケンス検出器の状態遷移図である。
【図１３Ｃ】図１３Ｂに示されている状態遷移図の簡略化されたバージョンを示す図である。
【図１４】本発明によるｄ＝１、ＥＰＲ４、サブサンプリングされたリードチャネルに用いられる位相誤差検出器を示すブロック図である。
【符号の説明】
【０１９６】
４ データ発生器
６ ＲＬＬエンコーダ
９ ライト回路
１０ プリコーダ
１８ 磁気／光記録チャネル
２０ アナログフィルタ
２２ 可変利得増幅器
２４ Ａ／Ｄ変換器
２６ 離散時間等化器フィルタ
３４ 離散時間シーケンス検出器
３６ ＲＬＬ復号化器
５０ 利得制御
５２ 周波数シンセサイザ
６６ データシンク検出器
Ｂ１００ 補間されたタイミングリカバリ
【特許請求の範囲】
【請求項１】
ディスク記憶媒体上に位置づけられたリードヘッドからの
アナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルであって、
（ａ）該アナログリード信号をサンプリングすることによって、非同期サンプル値のシーケンスを発生する、サンプリングデバイスと、
（ｂ）該非同期サンプル値を補間することによって、同期サンプル値を発生する、補間器と、
（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、
（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、
（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、
（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、
（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、および
（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り検出器、を有する、離散時間検出器と、
を備えている、サンプリングされた振幅リードチャネル。
【請求項２】
前記復調器が、前記２進シーケンスの符号および大きさを出力する、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項３】
前記再変調器が、前記２進シーケンスをＮＲＺＩシーケンスに変換するＮＲＺＩ変換器を備えている、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項４】
前記再変調器が、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の前記非線形低減を補償する部分消去補償器を備えている、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項５】
前記誤りパターン検出器が、所定の誤り事象にマッチングされた複数の離散時間フィルタを備えている、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項６】
前記サンプル誤り値のシーケンスを低次パーシャルレスポンス領域から高次パーシャルレスポンス領域に変換する手段をさらに備えている、サンプリングされた振幅リードチャネルであって、前記誤りパターン検出器が、該高次パーシャルレスポンス領域において前記ビット誤りを検出する、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項７】
前記復調器が、ＰＲ４シーケンス検出器を備えている、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項８】
検出された誤り事象について妥当性を検査し、もし該検出された誤り事象が妥当であるのなら、前記誤り訂正器をイネーブルする、誤り検出妥当性判定器をさらに備えている、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項９】
前記補間器が、前記離散時間検出器のクロックを合わせるデータクロックをさらに発生する、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項１０】
ディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルであって、
（ａ）該アナログリード信号をサンプリングすることによって、該離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、
（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、
（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、
（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、
（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器であって、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の前記非線形低減を補償する部分消去補償器を備えている、再変調器、
（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、
（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、および
（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り検出器を有する、離散時間検出器と、
を備えている、サンプリングされた振幅リードチャネル。
【請求項１１】
検出された誤り事象について妥当性を検査し、もし該検出された誤り事象が妥当であるのなら、前記誤り訂正器をイネーブルする、誤り検出妥当性判定器をさらに備えている、請求項１０に記載のサンプリングされた振
幅リードチャネル。
【請求項１２】
ディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルであって、
（ａ）該アナログリード信号をサンプリングすることによって、該離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、
（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、
（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、
（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、
（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、
（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、
（ｄ）該サンプル誤り値に応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器であって、
それぞれが所定の誤り事象にマッチングされている、複数の離散時間フィルタと、
該離散時間フィルタに応答して、ピーク誤り事象を検出する、ピーク検出器と、を備えている誤りパターン検出器、および
（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り訂正器を有する、離散時間検出器と、
を備えている、サンプリングされた振幅リードチャネル。
【請求項１３】
ディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルであって、
（ａ）該アナログリード信号をサンプリングすることによって、離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、
（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、
（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、
（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、
（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、
（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、
（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、
（ｅ）検出された誤り事象について妥当性を検査する、誤り検出妥当性判定器、および
（ｆ）該ビット誤りの該大きさおよび該位置、ならびに、該誤り検出妥当性判定器に応答して、該２進シーケンスを訂正する、誤り訂正器を有する、離散時間検出器と、
を備えている、サンプリングされた振幅リードチャネル。
【請求項１】
ディスク記憶媒体上に位置づけられたリードヘッドからの
アナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルであって、
（ａ）該アナログリード信号をサンプリングすることによって、非同期サンプル値のシーケンスを発生する、サンプリングデバイスと、
（ｂ）該非同期サンプル値を補間することによって、同期サンプル値を発生する、補間器と、
（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、
（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、
（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、
（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、
（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、および
（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り検出器、を有する、離散時間検出器と、
を備えている、サンプリングされた振幅リードチャネル。
【請求項２】
前記復調器が、前記２進シーケンスの符号および大きさを出力する、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項３】
前記再変調器が、前記２進シーケンスをＮＲＺＩシーケンスに変換するＮＲＺＩ変換器を備えている、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項４】
前記再変調器が、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の前記非線形低減を補償する部分消去補償器を備えている、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項５】
前記誤りパターン検出器が、所定の誤り事象にマッチングされた複数の離散時間フィルタを備えている、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項６】
前記サンプル誤り値のシーケンスを低次パーシャルレスポンス領域から高次パーシャルレスポンス領域に変換する手段をさらに備えている、サンプリングされた振幅リードチャネルであって、前記誤りパターン検出器が、該高次パーシャルレスポンス領域において前記ビット誤りを検出する、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項７】
前記復調器が、ＰＲ４シーケンス検出器を備えている、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項８】
検出された誤り事象について妥当性を検査し、もし該検出された誤り事象が妥当であるのなら、前記誤り訂正器をイネーブルする、誤り検出妥当性判定器をさらに備えている、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項９】
前記補間器が、前記離散時間検出器のクロックを合わせるデータクロックをさらに発生する、請求項１に記載のサンプリングされた振幅リードチャネル。
【請求項１０】
ディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルであって、
（ａ）該アナログリード信号をサンプリングすることによって、該離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、
（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、
（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、
（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、
（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器であって、１次パルスの近傍に位置する２次パルスによりもたらされた該１次パルスの振幅の前記非線形低減を補償する部分消去補償器を備えている、再変調器、
（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、
（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、および
（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り検出器を有する、離散時間検出器と、
を備えている、サンプリングされた振幅リードチャネル。
【請求項１１】
検出された誤り事象について妥当性を検査し、もし該検出された誤り事象が妥当であるのなら、前記誤り訂正器をイネーブルする、誤り検出妥当性判定器をさらに備えている、請求項１０に記載のサンプリングされた振
幅リードチャネル。
【請求項１２】
ディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルであって、
（ａ）該アナログリード信号をサンプリングすることによって、該離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、
（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、
（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、
（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、
（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、
（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、
（ｄ）該サンプル誤り値に応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器であって、
それぞれが所定の誤り事象にマッチングされている、複数の離散時間フィルタと、
該離散時間フィルタに応答して、ピーク誤り事象を検出する、ピーク検出器と、を備えている誤りパターン検出器、および
（ｅ）該ビット誤りの該大きさおよび該位置に応答して、該２進シーケンスを訂正する、誤り訂正器を有する、離散時間検出器と、
を備えている、サンプリングされた振幅リードチャネル。
【請求項１３】
ディスク記憶媒体上に位置づけられたリードヘッドからのアナログリード信号におけるパルスをサンプリングすることによって発生された離散時間サンプル値のシーケンスから２進データをリードする、サンプリングされた振幅リードチャネルであって、
（ａ）該アナログリード信号をサンプリングすることによって、離散時間サンプル値のシーケンスを発生する、サンプリングデバイスと、
（ｂ）該離散時間サンプル値を同期させることによって、同期サンプル値を発生する、タイミングリカバリと、
（ｃ）該２進データを該同期サンプル値から検出する、離散時間検出器であって、
（ａ）該同期サンプル値に応答して、１以上のビット誤りを有する２進シーケンスを検出する、復調器、
（ｂ）該２進シーケンスを推定されたサンプル値のシーケンスに変換する、再変調器、
（ｃ）該同期サンプル値および該推定されたサンプル値に応答して、サンプル誤り値のシーケンスを発生する、加算器、
（ｄ）該サンプル誤り値のシーケンスに応答して、該２進シーケンスにおける該ビット誤りの大きさおよび位置を検出する、誤りパターン検出器、
（ｅ）検出された誤り事象について妥当性を検査する、誤り検出妥当性判定器、および
（ｆ）該ビット誤りの該大きさおよび該位置、ならびに、該誤り検出妥当性判定器に応答して、該２進シーケンスを訂正する、誤り訂正器を有する、離散時間検出器と、
を備えている、サンプリングされた振幅リードチャネル。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図８Ｇ】
【図８Ｈ】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１４】
【図２Ａ】
【図２Ｂ】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図８Ｇ】
【図８Ｈ】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１４】
【公開番号】特開２００７−１７９７３９（Ｐ２００７−１７９７３９Ａ）
【公開日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願番号】特願２００７−５３５４１（Ｐ２００７−５３５４１）
【出願日】平成１９年３月２日（２００７．３．２）
【分割の表示】特願平９−１８５５９５の分割
【原出願日】平成９年７月１０日（１９９７．７．１０）
【出願人】（５０２３８９６４１）ブロードコム・コーポレーシヨン (1)
【Ｆターム（参考）】
【公開日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願日】平成１９年３月２日（２００７．３．２）
【分割の表示】特願平９−１８５５９５の分割
【原出願日】平成９年７月１０日（１９９７．７．１０）
【出願人】（５０２３８９６４１）ブロードコム・コーポレーシヨン (1)
【Ｆターム（参考）】
[ Back to top ]