サージ電圧制限装置
【課題】 仮に雷サージが外部の信号ケーブルに侵入した場合であっても、入力電圧Ｖｉｎが３極アレスタの直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで３極アレスタの放電を開始させる電圧Ｖｔｒｉｇのトリガ信号を発生し、応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高めることにより、サージ電圧をより抑制する。
【解決手段】 サージ電圧制限装置１０は、第１入力端子部１０ｃと第２入力端子部１０ｄとの間に、並列に接続された、トリガ信号発生回路部とサージ電圧制限回路部の２つの回路部を有し、トリガ信号発生回路部は、外部の信号ケーブルにサージ電圧Ｅｓが侵入した場合に、入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Ｖｉｎを上回る（超える）電圧Ｖｔｒｉｇのトリガ信号をサージ電圧制限回路部へ出力する。
【解決手段】 サージ電圧制限装置１０は、第１入力端子部１０ｃと第２入力端子部１０ｄとの間に、並列に接続された、トリガ信号発生回路部とサージ電圧制限回路部の２つの回路部を有し、トリガ信号発生回路部は、外部の信号ケーブルにサージ電圧Ｅｓが侵入した場合に、入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Ｖｉｎを上回る（超える）電圧Ｖｔｒｉｇのトリガ信号をサージ電圧制限回路部へ出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一乃至複数の芯線が内在する外部の信号伝送ラインにおける第１導体部と、その第１導体部との間に絶縁体の介在した第２導体部の、それら２つの導体部に接続されるサージ電圧制限装置であって、各種計装機器を用いた自動制御システムまたは集中的な計測管理システムなどにおいて、信号伝送ラインとそれに接続される電子機器との間に介装され、信号伝送ラインに侵入する誘導雷サージなどのインパルス電圧を効果的に制限（減衰）し、電子機器を確実に保護するためのサージ電圧制限装置に関するものである。
【背景技術】
【０００２】
従来、大規模なコンピュータ制御システムや自動監視システムなどの信号伝送ライン（信号ケーブルや伝送線路とも称する）を介して侵入する誘導雷のサージ電圧から電子機器を有効に保護するため、２線間に３極アレスタを介装して、その一方端電極と他方端電極をそれぞれの信号伝送ラインに接続し、中間電極をアース端子に接続した構成が知られていた（例えば、特許文献１参照）。
【０００３】
これにより、一方又は両方の信号伝送ラインに誘導雷などのサージ電圧が発生しても、中間電極からアース端子に逃がされるので、これにより過電圧が電子機器に直接印加されないように保護されている。
【０００４】
また、信号伝送ラインとアース端子間に放電管を介装して、その主放電電極を信号伝送ラインに接続し、接地電極をアース端子に接続し、トリガ電極を、信号伝送ラインとアースとの間に直列に接続された、コンデンサと抵抗の接続中点に接続された構成が知られていた（例えば、特許文献２参照）。
【０００５】
その構成を、図７（ａ）と図７（ｂ）を参照して、以下に説明する。
【０００６】
図７（ａ）は、従来のアレスタ回路を示したもので、図７（ｂ）は、その動作説明図である。
【０００７】
例えば、アナログ電話加入者回線の伝送線路５１における最大信号電圧は、呼出信号（７５Ｖｒｍｓ）のピーク値７５×√２が約１０６Ｖであるので、放電管５８の一方端電極ハと他方端電極ロとの間の放電開始電圧Ｖｍａｉｎを、それより少し高い１４０Ｖに設定したとすると、トリガ電極イと接地電極ロとの間のトリガ放電開始電圧Ｖｇを、Ｖｍａｉｎより低い電圧、例えば８０Ｖ程度に設定したとする。
【０００８】
このように、異なる２つの放電開始電圧を有する放電管５８を用いて、図７（ａ）のような回路が構成され、伝送線路５１に雷サージ電圧（Ｅｓ）が侵入すると、コンデンサ５４と抵抗５３とからなる直列回路のコンデンサ５４へ吸収電流ｉｃが流れる。
【０００９】
この吸収電流ｉｃの値が１０Ａ程度であり、抵抗５３の抵抗値が数Ωであれば、抵抗５３の端子電圧Ｖｄによってトリガ電極イと接地電極ロの間の放電を開始させることができる。
【００１０】
例えば、雷サージ電圧の波形が１ｋＶ／μｓで立ち上がる場合、トリガ電極イと接地電極ロの間で放電を開始する迄の遅れ時間ｔｘは、直流放電開始電圧８０Ｖの曲線から約０．１２μｓが得られる。
【００１１】
したがって、抵抗５３の端子電圧Ｖｄが、トリガ放電開始電圧Ｖｇ（８０Ｖ）を上回って（超えて）から約０．１２μｓ後に上昇する電圧は、０．１２×１０−６×１×１０３／１０−６＝１２０（Ｖ）であるので、放電管５８の主放電電極ハと接地電極ロとの間の電圧Ｖｂの値は約２００Ｖとなる。
【００１２】
つまり、この吸収電流ｉｃが１０Ａ程度であり、抵抗５３の抵抗値が数Ωであれば、コンデンサ５４と抵抗５３の中点Ｐに誘起される端子電圧Ｖｄが、トリガ電極イと接地電極ロとの間のトリガ放電開始電圧Ｖｇ（８０Ｖ）に到達して、それから約０．１２μｓ後にトリガ電極イと接地電極ロの間で放電が開始され、放電管５８の封入ガスがイオン化される。
【００１３】
この値は、主放電電極ハと接地電極ロとの間の放電開始電圧１４０Ｖを超えているので、直ちに主放電を開始し、伝送線路５１から電子機器５５の入力端子５６に印加される電圧のピーク値Ｖｐ３を約２００Ｖに抑えることができる。
【００１４】
これにより、ＰＮＰＮ半導体素子（サイリスタ）５７の誤点弧も防止されている。
【００１５】
つまり、図７（ｂ）で示したように、２極アレスタ（図示せず）を用いた場合には、電子機器５５の入力端子５６に生じる雷サージ電圧（ＶＡ）のピーク値Ｖｐ２が３２０（Ｖ）まで達していたものが、前述した放電管５８を用いた構成にすることで、伝送線路５１から電子機器５５の入力端子５６に印加される電圧のピーク値Ｖｐ３が約２００（Ｖ）に抑えられている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】 特開２００２−３５４６６２号公報
【特許文献２】 特許出願公告昭６４−６６１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、図６（ｂ）からも明らかなように、サージ電圧（Ｅｓ）が伝送線路５１に侵入した場合、放電管５８の一方端電極ハと他方端電極ロとの間の加わる電圧Ｖｂが、コンデンサ５４と抵抗５３によって分圧されるため、中点Ｐに誘起される端子電圧Ｖｄは、少なくとも電圧Ｖｂよりも小さくなり、その分放電管５８において中間電極イと他方端電極ロとの間で放電が開始されるまでの時間が長くなるという課題があった。
【００１８】
また、伝送線路５１を通じて信号パルスが送信される場合には、コンデンサ５４と抵抗５３の中点Ｐの誘起電圧が、中間電極イと他方端電極ロとの間のトリガ放電開始電圧Ｖｇ（８０Ｖ）に到達しない状態においても、信号パルス波形の立ち上がりでコンデンサ５４と抵抗５３よりなる直列回路にはコンデンサ５４へ吸収電流ｉｃが流れ、信号パルス波形の立ち下がりで吸収電流ｉｃの流れる向きと反対の向きにコンデンサ５４の放電電流が流れる。
【００１９】
つまり、誘導雷などの雷サージが伝送線路５１に侵入しない状態においてもコンデンサ５４や抵抗５３で無用な電力が消費され、消費電力が増大するという課題もあった。
【００２０】
本発明は、上記の課題を解決するもので、仮に雷サージが外部の信号ケーブルに侵入した場合であっても、３極アレスタの放電開始までの時間を短縮し、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制できるサージ電圧制限装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記従来の課題を解決するために、本発明のサージ電圧制限装置によれば、一乃至複数の芯線が内在する外部の信号ケーブルにおける第１導体部と、その第１導体部との間に絶縁体の介在した第２導体部の、それら２つの導体部に接続されるサージ電圧制限装置であって、第１導体部に接続される第１入力端子部と、第２導体部に接続される第２入力端子部と、第１入力端子部と第２入力端子部との間に接続されたトリガ信号発生回路部と、トリガ信号発生回路部に対して並列に接続されたサージ電圧制限回路部とを有し、トリガ信号発生回路部は、外部の信号ケーブルにサージ電圧Ｅｓが侵入した場合に、第１入力端子部と第２入力端子部との間に入力される入力電圧Ｖｉｎを上回る電圧Ｖｔｒｉｇのトリガ信号をサージ電圧制限回路部へ出力し、サージ電圧制限回路部は、トリガ信号が入力された時における制限電圧（トリガ信号入力時の制限電圧）Ｖｔを、トリガ信号が入力されない時における制限電圧（トリガ信号非入力時の制限電圧）Ｖｓよりも低下させることを特徴としている。
【００２２】
この構成によれば、仮に雷サージが外部の信号ケーブルに侵入した場合であっても、第１入力端子部と第２入力端子部との間に入力される入力電圧Ｖｉｎを上回る電圧Ｖｔｒｉｇのトリガ信号が出力されるため、サージ電圧制限回路部の動作が開始されるまでの時間が短縮されるので、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００２３】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部は、第１入力端子部と第２入力端子部との間に、所定の閾値電圧Ｖｒを超える入力電圧Ｖｉｎが加えられた場合、トリガ信号をサージ電圧制限回路部へ出力することが好ましい。
【００２４】
この構成によれば、誘導雷などの雷サージが外部の信号ケーブルに侵入しない状態においては、所定の閾値電圧Ｖｒを超える入力電圧Ｖｉｎが加わらないため、トリガ信号発生回路部に電流が流れることがなく、その分トリガ信号発生回路部において無用な電力を消費することがなく、消費電力を低減したサージ電圧制限装置を提供できる。
【００２５】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部は、両端電圧が所定の閾値電圧Ｖｒを超えると通電を開始するバリスタと、そのバリスタに対して直列に接続された一次側巻き線とその一次側巻き線の巻き数よりも大きな巻き数の二次側巻き線とを有するトランスと、を備えることが好ましい。
【００２６】
この構成によれば、簡素な構成で、トリガ信号の電圧の立ち上がりをサージ電圧Ｅｓの立ち上がりよりも急峻にすることができるので、サージ電圧制限回路部の動作が開始されるまでの時間が短縮され、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００２７】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部における所定の閾値電圧Ｖｒは、バリスタのバリスタ電圧Ｖｂ（ＤＣ１ｍＡ通電時の両端電圧）であることが好ましい。
【００２８】
この構成によれば、例えば、第１入力端子部と第２入力端子部を外部の信号ケーブルの信号線に接続しても、伝送される信号の波高値（ピーク値）よりも少し高いバリスタ電圧Ｖｂ（ＤＣ１ｍＡ通電時の両端電圧）を適宜選定すれば、そのバリスタ電圧Ｖｂを超過するサージ電圧Ｅｓが加わらない通常の動作状態において、伝送される信号への影響はなく、同時にトリガ信号発生回路部において無用な電力を消費することもないため、良好な伝送信号の受信が可能となる。
【００２９】
また、第１入力端子部と第２入力端子部との間にノイズ除去用のセラミックコンデンサが接続されたとしても、その耐電圧より低いバリスタ電圧Ｖｂに適宜選定すれば、サージ電圧Ｅｓの過電圧からセラミックコンデンサを保護できる。
【００３０】
本発明のサージ電圧制限装置によれば、前記構成に加え、トランスは、一次側巻き線の巻き数に対して１：ｎ（ｎは１より大きな数）の巻き数となる二次側巻き線を有し、ｎは１００より大きく、１００００より小さいことが好ましい。
【００３１】
この構成によれば、ｎは１００より大きいため、ｎが１００以下の場合のトリガ信号の大きな時間遅れの問題（本発明の構成による効果が得られず、電子機器への影響が懸念される問題）が回避され、入力電圧Ｖｉｎが所定の閾値電圧Ｖｒを超えてからサージ電圧制限回路部が動作するのに必要な大きさのトリガ信号を出力するまでの時間を短縮できる。
【００３２】
また、ｎは１００００より小さいため、ｎが１００００以上の場合に実用的に問題となる、トランスの大型化（装置の大型化）の問題を回避することができる。
【００３３】
本発明のサージ電圧制限装置によれば、前記構成に加え、サージ電圧制限回路部は、一方端電極、他方端電極、および一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極、の３つの電極を有する３極ガスアレスタを備え、第１入力端子部は一方端電極に接続され、第２入力端子部は中間電極に接続され、トリガ信号発生回路部から出力されるトリガ信号は、他方端電極に入力されることが好ましい。
【００３４】
この構成によれば、トリガ信号発生回路部から出力されたトリガ信号が、一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極に接続されるので、その分放電開始までの時間を短縮し、応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００３５】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部から出力されるトリガ信号の電圧Ｖｔｒｉｇは、入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Ｖｉｎが一方端電極と中間電極との間における直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで入力電圧Ｖｉｎの電圧を上回り、直流放電開始電圧Ｖｃ１に到達することが好ましい。
【００３６】
この構成によれば、サージ電圧Ｅｓが、３極ガスアレスタの一方端電極と中間電極との直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで、トリガ信号の電圧Ｖｏによって他方端電極と中間電極との間の放電を開始させることができるので、３極アレスタの放電開始までの時間を短縮し、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００３７】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部は、第１入力端子部と第２入力端子部との間に接続された発光素子とその発光素子から出射される光を受光して両端子間を導通させる受光素子とを有するホトカプラと、受光素子の一方の端子に接続されるプルアップ抵抗と、受光素子の他方の端子に接続され、受光素子の導通状態においてプルアップ抵抗に所定の電圧を誘起する直流電源部と、を備えることが好ましい。
【００３８】
この構成によれば、簡素な構成で、トリガ信号の立ち上がりの勾配を入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻にして、入力電圧Ｖｉｎを上回る電圧のトリガ信号を出力できるので、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００３９】
本発明のサージ電圧制限装置によれば、前記構成に加え、サージ電圧制限回路部は、一方端電極、他方端電極、および一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極、の３つの電極を有する３極ガスアレスタを備え、第１入力端子部は一方端電極に接続され、第２入力端子部は中間電極に接続され、トリガ信号発生回路部から出力されるトリガ信号は、他方端電極に入力されることが好ましい。
【００４０】
この構成によれば、トリガ信号発生回路部から出力されたトリガ信号が、一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極に接続されるので、その分放電開始までの時間を短縮し、応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００４１】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部から出力されるトリガ信号の電圧Ｖｔｒｉｇは、入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Ｖｉｎが一方端電極と中間電極との間における直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで入力電圧Ｖｉｎの電圧を上回り、直流放電開始電圧Ｖｃ１に到達することが好ましい。
【００４２】
この構成によれば、サージ電圧Ｅｓが、３極ガスアレスタの一方端電極と中間電極との直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで、トリガ信号の電圧Ｖｏによって他方端電極と中間電極との間の放電を開始させることができるので、３極アレスタの放電開始までの時間を短縮し、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【発明の効果】
【００４３】
本発明のサージ電圧制限装置の構成によれば、仮に雷サージが外部の信号ケーブルに侵入した場合であっても、３極アレスタの放電開始までの時間を短縮し、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高めることにより、サージ電圧をより抑制するサージ電圧制限装置を提供できる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態１におけるサージ電圧制限装置が、外部の信号ケーブルに接続された状態を示す全体構成図
【図２】本発明の実施の形態１におけるサージ電圧制限装置の主要部の回路図
【図３】本発明の実施の形態１におけるサージ電圧制限装置の動作説明図
【図４】（ａ）ピーク電圧１．０ｋＶにおけるインパルス試験の制限電圧波形図、（ｂ）ピーク電圧４．０ｋＶにおけるインパルス試験の制限電圧波形図
【図５】本発明の実施の形態２におけるサージ電圧制限装置の主要部の回路図
【図６】本発明の実施の形態２におけるサージ電圧制限装置の動作説明図
【図７】（ａ）従来のアレスタ回路を示した図、（ｂ）従来のアレスタ回路の動作説明図
【発明を実施するための形態】
【００４５】
以下、本発明の実施の形態を説明するために、図面を参照して説明する。
【００４６】
（実施の形態１）
図１は、本発明の実施の形態１におけるサージ電圧制限装置が、外部の信号ケーブルに接続された状態を示す全体構成図で、図２は、本発明の実施の形態１におけるサージ電圧制限装置の主要部の回路図で、図３は、本発明の実施の形態１におけるサージ電圧制限装置の動作説明図で、図４（ａ）は、ピーク電圧１．０ｋＶにおけるインパルス試験の制限電圧波形図で、図４（ｂ）は、ピーク電圧４．０ｋＶにおけるインパルス試験の制限電圧波形図である。
【００４７】
図１においては、サージ電圧制限装置１０が外部の信号ケーブル、例えば、ＣＣ−Ｌｉｎｋ（登録商標）用の信号ケーブルに接続された状態が示されている。
【００４８】
ここで、その信号ケーブルには絶縁体のポリエチレンで被覆された３本の芯線（すずめっき軟銅より線）が内在し、その内２本の信号線（ＤＡ、ＤＢ）は、サージ電圧制限装置１０の信号入力側端子部１０ａと信号入力側端子部１０ｂに接続されている。
【００４９】
２本の信号線（ＤＡ、ＤＢ）によって外部から伝送されてきた５Ｖピークのパルス信号は、信号入力側端子部１０ａと信号入力側端子部１０ｂから、サージ電圧制限装置１０の内部に入り、図示しないサージ制限回路を経由して、信号出力側端子部１０ｅと信号出力側端子部１０ｆに出力される。
【００５０】
そして、その出力信号は、次段の電子機器へ伝達される。
【００５１】
一方、信号ケーブルに内在する残りのシグナルグランド（ＤＧ）は、前述した２本の信号線（ＤＡ、ＤＢ）から伝送されるパルス信号の基準電位を与えるものであるが、サージ電圧制限装置１０の第１入力端子部１０ｃに接続されている。
【００５２】
また、アルミポリエステルテープやすずめっき軟銅編組で構成されたシールド（ＳＬＤ）は、それら３本の芯線（ＤＡ、ＤＢ、ＤＧ）を包囲し、かつ、耐油耐熱ビニルのシース（図示せず）の内周側に配置されていて、外部から前記３本の芯線への外来ノイズ侵入を有効に遮断しているが、これはサージ電圧制限装置１０の第２入力端子部１０ｄに接続されている。
【００５３】
また、第１入力端子部１０ｃと第２入力端子部１０ｄとの間には、定格電圧約５０Ｖの約２５０％に相当する耐電圧を有するセラミックコンデンサＣが接続され、これにより高周波に対するインピーダンスを小さくして、エネルギーの小さい外来ノイズを第２入力端子部１０ｄからアースに逃がし、パルス信号の基準電位となるシグナルグランド（ＤＧ）の電位を安定化している。
【００５４】
また、より詳細には後述するが、第１入力端子部１０ｃと第２入力端子部１０ｄとの間に、トリガ信号発生回路部とサージ電圧制限回路部が並列接続され、トリガ信号発生回路部は、第１入力端子部１０ｃと第２入力端子部１０ｄとの間に所定の閾値電圧Ｖｒ（本実施の形態の場合は、バリスタ１１（図２参照）のバリスタ電圧Ｖｂに相当する）を超える入力電圧Ｖｉｎが加えられた場合に、矢印で示したようにトリガ信号をサージ電圧制限回路部へ出力し、サージ電圧制限回路部は、トリガ信号が入力された時における制限電圧（トリガ信号入力時の制限電圧）Ｖｔを、トリガ信号が入力されない時における制限電圧（トリガ信号非入力時の制限電圧）Ｖｓよりも低下させている。
【００５５】
そして、第１入力端子部１０ｃと第２入力端子部１０ｄは、トリガ信号発生回路部とサージ電圧制限回路部のそれぞれを経由した後に、第１出力端子部１０ｇと第２出力端子部１０ｈのそれぞれに接続されている。
【００５６】
次に、図２を参照してより詳細に説明する。
【００５７】
本図は、第１入力端子部１０ｃと第２入力端子部１０ｄとの間において、接続部１１ａと接続部１２ｄとの間に破線で示したトリガ信号発生回路部が接続され、接続部１３ｄと接続部１３ｅとの間に破線で示したサージ電圧制限回路部が接続されており、それぞれの詳細な構成を示している。
【００５８】
ここで、トリガ信号発生回路部は、バリスタ電圧Ｖｂ（ＤＣ１ｍＡ通電時の両端電圧で、両端電圧がこの電圧を超えると通電を開始する）が約５６Ｖに設定されたバリスタ１１と、バリスタ１１に対して直列に接続された一次側巻き線１２ａの巻き数と二次側巻き線１２ｂの巻き数が１：ｎ（ｎは１より大きな数）であるトランス１２とを備えている。
【００５９】
また、第１入力端子部１０ｃと第２入力端子部１０ｄとの間に前述したようなノイズ除去用のセラミックコンデンサＣが接続されたとしても、バリスタ１１のバリスタ電圧Ｖｂとして、耐電圧以下（定格電圧約５０Ｖの約２５０％以下）の約５６Ｖが適宜選定されているので、サージ電圧Ｅｓの過電圧からセラミックコンデンサＣを保護できている。
【００６０】
また、誘導雷などの雷サージによるサージ電圧Ｅｓが外部の信号ケーブルに侵入しない状態において、バリスタ電圧Ｖｂを超える入力電圧Ｖｉｎが加わらないため、トリガ信号発生回路部に電流が流れることがなく、その分トリガ信号発生回路部において無用な電力を消費することがないので、消費電力を低減できる。
【００６１】
ここで、トランス１２は、一次側巻き線１２ａの巻き数に対して１：ｎ（ｎは１より大きな数）の巻き数となる二次側巻き線１２ｂを有し、ｎは１００より大きく、１００００より小さく設定されている。
【００６２】
そして、トランス１２の二次側巻き線１２ｂの一方端は、接続部１２ｃ、接続部１２ｄおよび第２入力端子部１０ｄを介してアースと同一電位となり、二次側巻き線１２ｂの他方端は電圧Ｖｔｒｉｇのトリガ信号を出力し、接続部１４を介して、次に説明するサージ電圧制限回路部へ電圧Ｖｔｒｉｇのトリガ信号が入力される。
【００６３】
一方、サージ電圧制限回路部は、接続部１３ｄに接続された一方端電極１３ｂ、接続部１４に接続された他方端電極１３ｃ、および一方端電極１３ｂと他方端電極１３ｃとの間の直流放電開始電圧（例えば、３５０Ｖとする）よりも低い直流放電開始電圧Ｖｃ１（例えば、２３０Ｖとする）に設定された中間電極１３ａの３つの電極を有する３極ガスアレスタ１３を備えている。
【００６４】
そして、第１入力端子部１０ｃは、接続部１３ｄを介して一方端電極１３ｂに接続され、第２入力端子部１０ｄは、接続部１３ｅを介して中間電極１３ａに接続され、前述したトリガ信号発生回路部から出力される電圧Ｖｔｒｉｇのトリガ信号は、接続部１４を介して、他方端電極１３ｃに入力されている。
【００６５】
以上のような構成とすることにより、外部の信号ケーブルにサージ電圧Ｅｓが侵入し、第１入力端子部１０ｃと第２入力端子部１０ｄとの間の入力電圧Ｖｉｎが、前述したバリスタ１１のバリスタ電圧Ｖｂを超えると、他方端電極１３ｃに電圧Ｖｔｒｉｇのトリガ信号が出力され、そのトリガ信号の電圧Ｖｔｒｉｇが他方端電極１３ｃと中間電極１３ａとの間の直流放電開始電圧Ｖｃ１を超え、遅れ時間ｔαを経過した時点で放電が開始される。
【００６６】
そうすると、直流放電開始電圧Ｖｃ１に設定された一方端電極１３ｂと中間電極１３ａとの間においても、約０．２μｓ程度の伝達遅延時間ｔβを経過した時点で放電が開始される。
【００６７】
その結果、第１入力端子部１０ｃに侵入したサージ電流が一方端電極１３ｂから中間電極１３ａへと流れ、最終的に接続部１３ｅを介して第２入力端子部１０ｄからアースへ放出される。
【００６８】
したがって、第１出力端子部１０ｇと第２出力端子部１０ｈとの間の出力電圧Ｖｏｕｔの波形は、入力電圧Ｖｉｎの波形が大きく制限（減衰）された状態となるため、次段の電子機器への影響が大きく軽減されることになる。
【００６９】
その結果、パルス信号の基準電位となるシグナルグランド（ＤＧ）の電位をより安定化した状態で、電子機器へ伝達できる。
【００７０】
次に、図３を参照して詳細に動作を説明する。
【００７１】
本図は、サージ電圧Ｅｓの時間変化（波形）に対する、入力電圧Ｖｉｎ、トリガ信号の電圧Ｖｔｒｉｇおよび出力電圧Ｖｏｕｔの時間変化（波形）を示している。
【００７２】
ここで、外部の信号ケーブルに侵入するサージ電圧Ｅｓと入力電圧Ｖｉｎを破線で示しているが、入力電圧Ｖｉｎは、本発明の実施の形態におけるサージ電圧制限回路部が動作しない場合（サージ電圧が全く制限されない場合）の波形を示しており、外部の信号ケーブルにおける減衰が小さい場合には、サージ電圧Ｅｓと入力電圧Ｖｉｎはほぼ一致する。
【００７３】
まず、前述したように、入力電圧Ｖｉｎが閾値電圧Ｖｒ（本実施の形態においては、バリスタ電圧Ｖｂの約５６Ｖに相当、以下同じ）を超えるまでの時間ｔｒは、トリガ信号発生回路部に電流が流れないため、トランス１２の一次側巻き線１２ａの通電はなく、当然二次側巻き線１２ｂにもトリガ信号の電圧Ｖｔｒｉｇが誘起されることはない。
【００７４】
しかしながら、入力電圧Ｖｉｎが閾値電圧Ｖｒを超えた時点で、一次側巻き線１２ａの通電が開始され、それから殆ど時間遅れなく二次側巻き線１２ｂにトリガ信号の電圧Ｖｔｒｉｇが誘起される。
【００７５】
ここで、一点鎖線で示した電圧は、入力電圧Ｖｉｎから、バリスタ１１のバリスタ電圧Ｖｂと、バリスタ１１の動作抵抗と通電電流との積から求まる電圧と、の和の電圧降下分を差し引いた電圧に相当するが、この電圧が、トランス１２の一次側電圧として一次側巻き線１２ａに印加されるため、その一次側電圧のｎ倍に相当する二次側電圧が二次側巻き線１２ｂに誘起され、この二次側電圧がトリガ信号の電圧Ｖｔｒｉｇに相当することになる。
【００７６】
したがって、電圧Ｖｔｒｉｇのトリガ信号の波形においては、入力電圧Ｖｉｎが閾値電圧Ｖｒを超えるまでの時間ｔｒまでは、一次側電圧が印加されないため二次側電圧を生じることはない。
【００７７】
そして、時間ｔｒを経過すると、トリガ信号の電圧Ｖｔｒｉｇは、時間ｔｒ経過後の時間ｔｐの間に入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Ｖｉｎが一方端電極１３ｂと中間電極１３ａとの間の直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで、入力電圧Ｖｉｎの電圧を上回り（超え）、直流放電開始電圧Ｖｃ１に到達している。
【００７８】
すなわち、トリガ信号発生回路部の出力するトリガ信号の電圧Ｖｔｒｉｇは、時間ｔｒが経過した時点で立ち上がりが始まり、時間ｔｏで入力電圧Ｖｉｎを上回り（超え）、時間ｔｓで直流放電開始電圧Ｖｃ１に到達し、さらに放電遅れ時間ｔαを経過した時点で中間電極１３ａと他方端電極１３ｃとの間で放電を開始し急速にほぼ零電位近くまで電圧が降下する。
【００７９】
そして、トリガ信号の電圧Ｖｔｒｉｇが直流放電開始電圧Ｖｃ１に到達し、放電遅れ時間ｔαを経過した後に、他方端電極１３ｃと中間電極１３ａとの間の放電が開始されると、さらに前述したように約０．２μｓの伝達遅延時間ｔβを経過した時点で一方端電極１３ｂと中間電極１３ａとの間においても放電が開始される。
【００８０】
したがって、トリガ信号が入力された時における、第１出力端子部１０ｇと第２出力端子部１０ｈとの間の出力電圧Ｖｏｕｔは、他方端電極１３ｃと中間電極１３ａとの間で放電を開始した時点における入力電圧Ｖｉｎ（時間（ｔｓ＋ｔα）経過した時点の入力電圧Ｖｉｎ）に相当する電圧Ｖｃ２まで上昇し、さらに伝達遅延時間ｔβの上昇分を加えた制限電圧（トリガ信号入力時の制限電圧）Ｖｔまで到達し、一方端電極１３ｂと中間電極１３ａとの間で放電が開始すると急速に降下する。
【００８１】
一方、トリガ信号が入力されない時における、第１出力端子部１０ｇと第２出力端子部１０ｈとの間の出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎが時間ｔｃで到達する直流放電開始電圧Ｖｃ１に放電遅れ時間ｔαの上昇分を加えた制限電圧（トリガ信号非入力時の制限電圧）Ｖｓまで到達することになる。
【００８２】
したがって、トリガ信号入力時の制限電圧Ｖｔは、トリガ信号非入力時の制限電圧Ｖｓよりも大きく低下している。
【００８３】
以上のように、外部の信号ケーブルにサージ電圧Ｅｓが侵入した場合、トリガ信号の電圧Ｖｔｒｉｇの立ち上がりの勾配を入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻にすることができるので、その分３極ガスアレスタ１３の放電開始までの時間を短縮し、応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制できる。
【００８４】
次に、図４（ａ）と図４（ｂ）を参照して、トリガ信号入力時の制限電圧Ｖｔとトリガ信号非入力時の制限電圧Ｖｓとを比較し、本実施の形態におけるサージ電圧制限装置１０の効果について説明する。
【００８５】
本図は、第１入力端子部１０ｃと第２入力端子部１０ｄとの間に、外部の信号ケーブルにサージ電圧Ｅｓが侵入した時を想定し、Ｖｉｎに相当する電圧としてインパルス試験電圧を印加したときの、第１出力端子部１０ｇと第２出力端子部１０ｈとの間の制限電圧波形図であり、図４（ａ）は、インパルス試験電圧のピーク電圧を１ｋＶに設定した場合で、図４（ｂ）は、インパルス試験電圧のピーク電圧を４ｋＶに設定した場合のものである。
【００８６】
なお、インパルス試験器の出力波形には、コンビネーション波形（電圧時には１．２／５０μｓ、電流時には８／２０μｓ）を用いた。
【００８７】
また、本インパルス試験電圧の対象とした、本実施の形態におけるサージ電圧制限装置１０においては、バリスタ１１のバリスタ電圧Ｖｂを約５６Ｖとし、トランス１２の一次側巻き線１２ａと二次側巻き線１２ｂの巻き数比を１：９００とし、３極ガスアレスタ１３の一方端電極１３ｂと中間電極１３ａとの直流放電開始電圧Ｖｃ１を約２３０Ｖとしている。
【００８８】
なお、比較用としたトリガ信号非入力時の制限電圧Ｖｓの測定は、前述した図２のトリガ信号発生回路部を接続部１１ａと接続部１２ｄとの間に介装せずに、３極ガスアレスタ１３の他方端電極１３ｃにはトリガ信号の電圧Ｖｔｒｉｇが入力されない回路に変更して実施した。
【００８９】
したがって、トリガ信号非入力時の制限電圧Ｖｓは、一方端電極１３ｂと中間電極１３ａとの間の直流放電開始電圧Ｖｃ１に放電遅れ時間ｔαの上昇分を加えた電圧まで上昇する。
【００９０】
図４（ａ）から明らかなように、インパルス試験のピーク電圧を１．０ｋＶに設定した場合であれば、トリガ信号非入力時の制限電圧Ｖｓはピーク値で約５５０Ｖであったのが、トリガ信号入力時の制限電圧Ｖｔはピーク値で約１３０Ｖとなり、約１／４程度まで低下していることが分かる。
【００９１】
また、図４（ｂ）から明らかなように、インパルス試験のピーク電圧を４．０ｋＶに設定した場合であれば、トリガ信号非入力時の制限電圧Ｖｓはピーク値で約６６０Ｖであったのが、トリガ信号入力時の制限電圧Ｖｔはピーク値で約１８０Ｖとなり、約１／４程度まで低下していることが分かる。
【００９２】
ここで、図４（ａ）と図４（ｂ）のいずれにおいても、トリガ信号入力時の制限電圧Ｖｔ波形の持続時間が長めなのは、トリガ信号発生回路部においてバリスタ１１を用いたことにより、図３の一点鎖線で示したトランス１２の一次側電圧の立ち上がりの勾配がゆるやかになり、その分トリガ信号の電圧Ｖｔｒｉｇの立ち上がりの勾配もゆるやかになったためであり、この持続時間をより短くするには、トランス１２の一次側巻き線１２ａと二次側巻き線１２ｂの巻き数比を１：９００よりもさらに大きくすればよい。
【００９３】
以上のように、実測データからも、トリガ信号入力時の制限電圧Ｖｔは、トリガ信号非入力時の制限電圧Ｖｓよりも大きく低下していることが分かる。
【００９４】
（実施の形態２）
次に、本発明の別の実施の形態について、図面を参照して説明する。
【００９５】
図５は、本発明の実施の形態２におけるサージ電圧制限装置の主要部の回路図で、図６は、本発明の実施の形態２におけるサージ電圧制限装置の動作説明図である。
【００９６】
なお、外部の信号ケーブルに接続された全体構成図については、実施の形態１における図１と同じなので説明は省略する。
【００９７】
図５は、第１入力端子部２０ｃと第２入力端子部２０ｄとの間において、接続部２１ａと接続部２１ｅとの間に破線で示したトリガ信号発生回路部が接続され、接続部２６ｄと接続部２６ｅとの間に破線で示したサージ電圧制限回路部が接続されており、それぞれの詳細な構成を示している。
【００９８】
ここで、トリガ信号発生回路部は、バリスタ電圧Ｖｂ（ＤＣ１ｍＡ通電時の両端電圧で、両端電圧がこの電圧を超えると通電を開始する）が約５６Ｖに設定されたバリスタ２１と、バリスタ２１に対して電流制限抵抗２８を介して直列に接続された発光素子２２ａと発光素子２２ａから出射される光を受光して両端子間を導通させる受光素子２２ｂとを有するホトカプラ２２と、受光素子２２ｂの一方の端子である接続部２１ｆに接続されるプルアップ抵抗２４と、受光素子２２ｂの他方の端子である接続部２１ｇに接続され、受光素子２２ｂの導通状態においてプルアップ抵抗２４に所定の電圧を誘起する直流電源部２５と、を備えている。
【００９９】
また、プルアップ抵抗２４の他方端は、接続部２１ｄを介して発光素子２２ａの低電圧側の接続部２１ｃと接続されると共に、接続部２１ｅおよび第２入力端子部２０ｄを介してアースと同一電位となっている。
【０１００】
なお、接続部２１ｂと接続部２１ｃとの間に接続されたバリスタ２３は、ホトカプラ２２の発光素子２２ａとの並列回路を構成し、ホトカプラ２２の発光素子２２ａの耐電圧より小さなバリスタ電圧に設定されることにより、発光素子２２ａをサージ電圧Ｅｓの過電圧から保護している。
【０１０１】
また、第１入力端子部２０ｃと第２入力端子部２０ｄとの間に前述したようなノイズ除去用のセラミックコンデンサＣが接続されたとしても、バリスタ１１のバリスタ電圧Ｖｂとして、耐電圧以下（定格電圧約５０Ｖの約２５０％以下）の約５６Ｖが適宜選定されているので、サージ電圧Ｅｓの過電圧からセラミックコンデンサＣを保護できている。
【０１０２】
また、誘導雷などの雷サージによるサージ電圧Ｅｓが外部の信号ケーブルに侵入しない状態において、バリスタ電圧Ｖｂを超える入力電圧Ｖｉｎが加わらないため、トリガ信号発生回路部に電流が流れることがなく、その分トリガ信号発生回路部において無用な電力を消費することがないので、消費電力を低減できる。
【０１０３】
一方、バリスタ電圧Ｖｂを超える入力電圧Ｖｉｎが第１入力端子部２０ｃと第２入力端子部２０ｄとの間に加わった場合に、ホトカプラ２２の発光素子２２ａに通電電流が流れ、発光素子２２ａの発光により受光素子２２ｂが通電し、直流電源部２５から接続部２１ｇを介して印加される電圧に相当する電圧が、プルアップ抵抗２４に誘起される。
【０１０４】
そして、プルアップ抵抗２４に誘起された電圧Ｖｔｒｉｇのトリガ信号は、接続部２１ｆから接続部２７に出力され、次に説明するサージ電圧制限回路部の他方端電極２６ｃへ入力される。
【０１０５】
サージ電圧制限回路部は、接続部２６ｄに接続された一方端電極２６ｂ、接続部２７に接続された他方端電極２６ｃ、および一方端電極２６ｂと他方端電極２６ｃとの間の直流放電開始電圧（例えば、３５０Ｖとする）よりも低い直流放電開始電圧Ｖｃ１（例えば、２３０Ｖとする）に設定された中間電極２６ａの３つの電極を有する３極ガスアレスタ２６を備えている。
【０１０６】
そして、第１入力端子部２０ｃは、接続部２６ｄを介して一方端電極２６ｂに接続され、第２入力端子部２０ｄは、接続部２６ｅを介して中間電極２６ａに接続され、前述したトリガ信号発生回路部から出力された電圧Ｖｔｒｉｇのトリガ信号は、接続部２７を介して他方端電極２６ｃに入力されている。
【０１０７】
以上のような構成とすることにより、外部の信号ケーブルにサージ電圧Ｅｓが侵入し、第１入力端子部２０ｃと第２入力端子部２０ｄとの間の入力電圧Ｖｉｎが、前述したバリスタ２１のバリスタ電圧Ｖｂを超えると、他方端電極２６ｃにトリガ信号の電圧Ｖｔｒｉｇが出力され、そのトリガ信号の電圧Ｖｔｒｉｇが他方端電極２６ｃと中間電極２６ａとの間の直流放電開始電圧Ｖｃ１を超え、放電遅れ時間ｔαを経過した時点で放電が開始される。
【０１０８】
そうすると、直流放電開始電圧Ｖｃ１に設定された一方端電極２６ｂと中間電極２６ａとの間においても約０．２μｓの伝達遅延時間ｔβで放電が開始される。
【０１０９】
その結果、第１入力端子部２０ｃに侵入したサージ電流が一方端電極２６ｂから中間電極２６ａへと流れ、最終的に接続部２６ｅを介して第２入力端子部２０ｄからアースへ放出される。
【０１１０】
したがって、第１出力端子部２０ｇと第２出力端子部２０ｈとの間の出力電圧Ｖｏｕｔは、サージ電圧Ｅｓが大きく制限（減衰）された状態となるため、次段の電子機器への影響が大きく軽減されることになる。
【０１１１】
その結果、パルス信号の基準電位となるシグナルグランド（ＤＧ）の電位を安定化した状態で、次段の電子機器へ伝達できる。
【０１１２】
次に、図６を参照して詳細に動作を説明する。
【０１１３】
本図は、サージ電圧Ｅｓの時間変化（波形）に対する、入力電圧Ｖｉｎ、トリガ信号の電圧Ｖｔｒｉｇおよび出力電圧Ｖｏｕｔの時間変化（波形）を示している。
【０１１４】
前述したように、入力電圧Ｖｉｎが閾値電圧Ｖｒ（本実施の形態においては、バリスタ電圧Ｖｂの約５６Ｖに相当、以下同じ）を超えるまでの時間ｔｒは、トリガ信号発生回路部に電流が流れることがないため、ホトカプラ２２の発光素子２２ａの通電はなく、当然受光素子２２ｂにも通電がないのでプルアップ抵抗２４にもトリガ信号の電圧Ｖｔｒｉｇが誘起されることはない。
【０１１５】
しかしながら、入力電圧Ｖｉｎが閾値電圧Ｖｒを超えた時点で、ホトカプラ２２の発光素子２２ａの通電が開始され、それから若干の遅れを伴い受光素子２２ｂも通電され、プルアップ抵抗２４に直流電源部２５から印加された電圧により電流が流れ、トリガ信号の電圧Ｖｔｒｉｇが誘起される。
【０１１６】
このトリガ信号の電圧Ｖｔｒｉｇは、実施の形態１の場合とは異なり、別の電源電圧であって、少なくとも一方端電極２６ｂと中間電極２６ａとの間における直流放電開始電圧Ｖｃ１よりも大きな直流電圧を有する直流電源部２５から供給されるため、入力電圧Ｖｉｎの時間変化には依存しないため、極めて急峻に立ち上がることになる。
【０１１７】
そして、時間ｔｒを経過すると、トリガ信号の電圧Ｖｔｒｉｇは、時間ｔｒ経過後の時間ｔｐの間に入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Ｖｉｎが一方端電極２６ｂと中間電極２６ａとの間の直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで、入力電圧Ｖｉｎの電圧を上回り（超え）、直流放電開始電圧Ｖｃ１に到達している。
【０１１８】
すなわち、トリガ信号発生回路部の出力するトリガ信号の電圧Ｖｔｒｉｇは、時間ｔｒが経過した時点以降で立ち上がりが始まり、時間ｔｏで入力電圧Ｖｉｎを上回り（超え）、時間ｔｓで直流放電開始電圧Ｖｃ１に到達し、さらに放電遅れ時間ｔαを経過した時点で中間電極２６ａと他方端電極２６ｃとの間で放電を開始し急速に零電位近くまで電圧が下がる。
【０１１９】
そして、トリガ信号の電圧Ｖｔｒｉｇが直流放電開始電圧Ｖｃ１に到達し、放電遅れ時間ｔαを経過した後に、他方端電極２６ｃと中間電極２６ａとの間の放電が開始されると、さらに前述したように約０．２μｓの伝達遅延時間ｔβを経過した時点で一方端電極２６ｂと中間電極２６ａとの間においても放電が開始される。
【０１２０】
したがって、トリガ信号が入力された時における、第１出力端子部２０ｇと第２出力端子部２０ｈとの間の出力電圧Ｖｏｕｔは、他方端電極２６ｃと中間電極２６ａとの間で放電が開始した時点における入力電圧Ｖｉｎ（時間（ｔｓ＋ｔα）経過した時点の入力電圧Ｖｉｎ）に相当する電圧Ｖｃ２まで上昇し、さらに伝達遅延時間ｔβの上昇分を加えた制限電圧（トリガ信号入力時の制限電圧）Ｖｔまで到達し、一方端電極２６ｂと中間電極２６ａとの間で放電が開始すると急速に降下する。
【０１２１】
一方、トリガ信号が入力されない時における、第１出力端子部２０ｇと第２出力端子部２０ｈとの間の出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎが時間ｔｃで到達する直流放電開始電圧Ｖｃ１に放電遅れ時間ｔαの上昇分を加えた制限電圧（トリガ信号非入力時の制限電圧）Ｖｓまで到達することになる。
【０１２２】
したがって、トリガ信号入力時の制限電圧Ｖｔは、トリガ信号非入力時の制限電圧Ｖｓよりも大きく低下している。
【０１２３】
以上のように、外部の信号ケーブルにサージ電圧Ｅｓが侵入した場合、トリガ信号の電圧Ｖｔｒｉｇの立ち上がりの勾配を入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻にすることができるので、その分３極ガスアレスタ２６の放電開始までの時間を短縮し、応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制できる。
【０１２４】
なお、上記のように、外部の信号ケーブルとして、ＣＣ−Ｌｉｎｋ（登録商標）用の信号ケーブルに接続された事例で説明したが、別の事例として、例えば、実施の形態１におけるバリスタ１１に代えて低容量ＴＶＳ（トランジェント電圧抑制回路）を用いることにより、接続部１１ａと接続部１２ｄとの間の静電容量を極力小さくし、第１導体部としての信号線（ＤＡ）を第１入力端子部１０ｃに接続し、第２導体部としての信号線（ＤＢ）を第２入力端子部１０ｄに接続すれば、信号線間（ＤＡとＤＢの間）において５Ｖ波高値（５Ｖピーク）のデジタル信号を伝送することもできる。
【０１２５】
同様に、同軸ケーブルに適用する場合であれば、単芯線を第１導体部として第１入力端子部１０ｃに接続し、その単芯線に対して絶縁体を介在させて包囲するシールドを第２導体部として第２入力端子部１０ｄに接続してもよい。
【０１２６】
また、第１入力端子部と第２入力端子部は、外部の信号ケーブルの導体部と直接的に接続されることが望ましいが、他のサージ抑制回路や保護回路等を介在させて、間接的に接続しても構わない。
【０１２７】
また、第１入力端子部と第２入力端子部は、単に外部の信号ケーブルの導体部と電気的に接続されるものであればよく、例えば、基板上の電極であったり、ケーブル同士を半田付けで接続したものであったり、所謂端子台のような外観を有するものでなくても構わない。
【０１２８】
さらに、本発明の技術的範囲は、上述した実施の形態に限定されるものでなく、請求項に示した範囲で種々の変形が可能であり、異なる実施の形態にそれぞれ開示された技術的な手段を適宜組み合わせて得られる実施の形態の変形例についても本発明の技術的範囲に含まれるものとする。
【符号の説明】
【０１２９】
１０ サージ電圧制限装置
１０ａ、１０ｂ 信号入力側端子部
１０ｅ、１０ｆ 信号出力側端子部
１０ｃ、２０ｃ 第１入力端子部
１０ｄ、２０ｄ 第２入力端子部
１０ｇ、２０ｇ 第１出力端子部
１０ｈ、２０ｈ 第２出力端子部
１１ａ、１２ｃ、１２ｄ、１３ｄ、１３ｅ、１４、２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅ、２１ｆ、２１ｇ、２５ｄ、２５ｅ、２６ｄ、２６ｅ、２７ 接続部
１１、２１、２３ バリスタ
１２ トランス
１２ａ 一次側巻き線
１２ｂ 二次側巻き線
１３、２６ ３極ガスアレスタ
１３ａ、２６ａ 中間電極
１３ｂ、２６ｂ 一方端電極
１３ｃ、２６ｃ 他方端電極
２２ ホトカプラ
２２ａ 発光素子
２２ｂ 受光素子
２４ プルアップ抵抗
２５ 直流電源部
２８ 電流制限抵抗
ＤＡ、ＤＢ 信号線
ＳＧ、ＤＧ シグナルグランド
ＳＬＤ シールド
Ｃ セラミックコンデンサ
Ｅｓ サージ電圧
Ｖｒ 閾値電圧
Ｖｂ バリスタ電圧
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｔｒｉｇ トリガ信号の電圧
Ｖｃ１ 一方端電極と中間電極との間および他方端電極と中間電極との間の直流放電開始電圧
Ｖｃ２ 他方端電極と中間電極との間で放電を開始した時点における入力電圧
Ｖｔ トリガ信号入力時の制限電圧
Ｖｓ トリガ信号非入力時の制限電圧
ｔｃ、ｔｒ、ｔｐ、ｔｏ、ｔｓ 時間
ｔα 放電遅れ時間
ｔβ 伝達遅延時間
【技術分野】
【０００１】
本発明は、一乃至複数の芯線が内在する外部の信号伝送ラインにおける第１導体部と、その第１導体部との間に絶縁体の介在した第２導体部の、それら２つの導体部に接続されるサージ電圧制限装置であって、各種計装機器を用いた自動制御システムまたは集中的な計測管理システムなどにおいて、信号伝送ラインとそれに接続される電子機器との間に介装され、信号伝送ラインに侵入する誘導雷サージなどのインパルス電圧を効果的に制限（減衰）し、電子機器を確実に保護するためのサージ電圧制限装置に関するものである。
【背景技術】
【０００２】
従来、大規模なコンピュータ制御システムや自動監視システムなどの信号伝送ライン（信号ケーブルや伝送線路とも称する）を介して侵入する誘導雷のサージ電圧から電子機器を有効に保護するため、２線間に３極アレスタを介装して、その一方端電極と他方端電極をそれぞれの信号伝送ラインに接続し、中間電極をアース端子に接続した構成が知られていた（例えば、特許文献１参照）。
【０００３】
これにより、一方又は両方の信号伝送ラインに誘導雷などのサージ電圧が発生しても、中間電極からアース端子に逃がされるので、これにより過電圧が電子機器に直接印加されないように保護されている。
【０００４】
また、信号伝送ラインとアース端子間に放電管を介装して、その主放電電極を信号伝送ラインに接続し、接地電極をアース端子に接続し、トリガ電極を、信号伝送ラインとアースとの間に直列に接続された、コンデンサと抵抗の接続中点に接続された構成が知られていた（例えば、特許文献２参照）。
【０００５】
その構成を、図７（ａ）と図７（ｂ）を参照して、以下に説明する。
【０００６】
図７（ａ）は、従来のアレスタ回路を示したもので、図７（ｂ）は、その動作説明図である。
【０００７】
例えば、アナログ電話加入者回線の伝送線路５１における最大信号電圧は、呼出信号（７５Ｖｒｍｓ）のピーク値７５×√２が約１０６Ｖであるので、放電管５８の一方端電極ハと他方端電極ロとの間の放電開始電圧Ｖｍａｉｎを、それより少し高い１４０Ｖに設定したとすると、トリガ電極イと接地電極ロとの間のトリガ放電開始電圧Ｖｇを、Ｖｍａｉｎより低い電圧、例えば８０Ｖ程度に設定したとする。
【０００８】
このように、異なる２つの放電開始電圧を有する放電管５８を用いて、図７（ａ）のような回路が構成され、伝送線路５１に雷サージ電圧（Ｅｓ）が侵入すると、コンデンサ５４と抵抗５３とからなる直列回路のコンデンサ５４へ吸収電流ｉｃが流れる。
【０００９】
この吸収電流ｉｃの値が１０Ａ程度であり、抵抗５３の抵抗値が数Ωであれば、抵抗５３の端子電圧Ｖｄによってトリガ電極イと接地電極ロの間の放電を開始させることができる。
【００１０】
例えば、雷サージ電圧の波形が１ｋＶ／μｓで立ち上がる場合、トリガ電極イと接地電極ロの間で放電を開始する迄の遅れ時間ｔｘは、直流放電開始電圧８０Ｖの曲線から約０．１２μｓが得られる。
【００１１】
したがって、抵抗５３の端子電圧Ｖｄが、トリガ放電開始電圧Ｖｇ（８０Ｖ）を上回って（超えて）から約０．１２μｓ後に上昇する電圧は、０．１２×１０−６×１×１０３／１０−６＝１２０（Ｖ）であるので、放電管５８の主放電電極ハと接地電極ロとの間の電圧Ｖｂの値は約２００Ｖとなる。
【００１２】
つまり、この吸収電流ｉｃが１０Ａ程度であり、抵抗５３の抵抗値が数Ωであれば、コンデンサ５４と抵抗５３の中点Ｐに誘起される端子電圧Ｖｄが、トリガ電極イと接地電極ロとの間のトリガ放電開始電圧Ｖｇ（８０Ｖ）に到達して、それから約０．１２μｓ後にトリガ電極イと接地電極ロの間で放電が開始され、放電管５８の封入ガスがイオン化される。
【００１３】
この値は、主放電電極ハと接地電極ロとの間の放電開始電圧１４０Ｖを超えているので、直ちに主放電を開始し、伝送線路５１から電子機器５５の入力端子５６に印加される電圧のピーク値Ｖｐ３を約２００Ｖに抑えることができる。
【００１４】
これにより、ＰＮＰＮ半導体素子（サイリスタ）５７の誤点弧も防止されている。
【００１５】
つまり、図７（ｂ）で示したように、２極アレスタ（図示せず）を用いた場合には、電子機器５５の入力端子５６に生じる雷サージ電圧（ＶＡ）のピーク値Ｖｐ２が３２０（Ｖ）まで達していたものが、前述した放電管５８を用いた構成にすることで、伝送線路５１から電子機器５５の入力端子５６に印加される電圧のピーク値Ｖｐ３が約２００（Ｖ）に抑えられている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】 特開２００２−３５４６６２号公報
【特許文献２】 特許出願公告昭６４−６６１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、図６（ｂ）からも明らかなように、サージ電圧（Ｅｓ）が伝送線路５１に侵入した場合、放電管５８の一方端電極ハと他方端電極ロとの間の加わる電圧Ｖｂが、コンデンサ５４と抵抗５３によって分圧されるため、中点Ｐに誘起される端子電圧Ｖｄは、少なくとも電圧Ｖｂよりも小さくなり、その分放電管５８において中間電極イと他方端電極ロとの間で放電が開始されるまでの時間が長くなるという課題があった。
【００１８】
また、伝送線路５１を通じて信号パルスが送信される場合には、コンデンサ５４と抵抗５３の中点Ｐの誘起電圧が、中間電極イと他方端電極ロとの間のトリガ放電開始電圧Ｖｇ（８０Ｖ）に到達しない状態においても、信号パルス波形の立ち上がりでコンデンサ５４と抵抗５３よりなる直列回路にはコンデンサ５４へ吸収電流ｉｃが流れ、信号パルス波形の立ち下がりで吸収電流ｉｃの流れる向きと反対の向きにコンデンサ５４の放電電流が流れる。
【００１９】
つまり、誘導雷などの雷サージが伝送線路５１に侵入しない状態においてもコンデンサ５４や抵抗５３で無用な電力が消費され、消費電力が増大するという課題もあった。
【００２０】
本発明は、上記の課題を解決するもので、仮に雷サージが外部の信号ケーブルに侵入した場合であっても、３極アレスタの放電開始までの時間を短縮し、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制できるサージ電圧制限装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記従来の課題を解決するために、本発明のサージ電圧制限装置によれば、一乃至複数の芯線が内在する外部の信号ケーブルにおける第１導体部と、その第１導体部との間に絶縁体の介在した第２導体部の、それら２つの導体部に接続されるサージ電圧制限装置であって、第１導体部に接続される第１入力端子部と、第２導体部に接続される第２入力端子部と、第１入力端子部と第２入力端子部との間に接続されたトリガ信号発生回路部と、トリガ信号発生回路部に対して並列に接続されたサージ電圧制限回路部とを有し、トリガ信号発生回路部は、外部の信号ケーブルにサージ電圧Ｅｓが侵入した場合に、第１入力端子部と第２入力端子部との間に入力される入力電圧Ｖｉｎを上回る電圧Ｖｔｒｉｇのトリガ信号をサージ電圧制限回路部へ出力し、サージ電圧制限回路部は、トリガ信号が入力された時における制限電圧（トリガ信号入力時の制限電圧）Ｖｔを、トリガ信号が入力されない時における制限電圧（トリガ信号非入力時の制限電圧）Ｖｓよりも低下させることを特徴としている。
【００２２】
この構成によれば、仮に雷サージが外部の信号ケーブルに侵入した場合であっても、第１入力端子部と第２入力端子部との間に入力される入力電圧Ｖｉｎを上回る電圧Ｖｔｒｉｇのトリガ信号が出力されるため、サージ電圧制限回路部の動作が開始されるまでの時間が短縮されるので、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００２３】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部は、第１入力端子部と第２入力端子部との間に、所定の閾値電圧Ｖｒを超える入力電圧Ｖｉｎが加えられた場合、トリガ信号をサージ電圧制限回路部へ出力することが好ましい。
【００２４】
この構成によれば、誘導雷などの雷サージが外部の信号ケーブルに侵入しない状態においては、所定の閾値電圧Ｖｒを超える入力電圧Ｖｉｎが加わらないため、トリガ信号発生回路部に電流が流れることがなく、その分トリガ信号発生回路部において無用な電力を消費することがなく、消費電力を低減したサージ電圧制限装置を提供できる。
【００２５】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部は、両端電圧が所定の閾値電圧Ｖｒを超えると通電を開始するバリスタと、そのバリスタに対して直列に接続された一次側巻き線とその一次側巻き線の巻き数よりも大きな巻き数の二次側巻き線とを有するトランスと、を備えることが好ましい。
【００２６】
この構成によれば、簡素な構成で、トリガ信号の電圧の立ち上がりをサージ電圧Ｅｓの立ち上がりよりも急峻にすることができるので、サージ電圧制限回路部の動作が開始されるまでの時間が短縮され、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００２７】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部における所定の閾値電圧Ｖｒは、バリスタのバリスタ電圧Ｖｂ（ＤＣ１ｍＡ通電時の両端電圧）であることが好ましい。
【００２８】
この構成によれば、例えば、第１入力端子部と第２入力端子部を外部の信号ケーブルの信号線に接続しても、伝送される信号の波高値（ピーク値）よりも少し高いバリスタ電圧Ｖｂ（ＤＣ１ｍＡ通電時の両端電圧）を適宜選定すれば、そのバリスタ電圧Ｖｂを超過するサージ電圧Ｅｓが加わらない通常の動作状態において、伝送される信号への影響はなく、同時にトリガ信号発生回路部において無用な電力を消費することもないため、良好な伝送信号の受信が可能となる。
【００２９】
また、第１入力端子部と第２入力端子部との間にノイズ除去用のセラミックコンデンサが接続されたとしても、その耐電圧より低いバリスタ電圧Ｖｂに適宜選定すれば、サージ電圧Ｅｓの過電圧からセラミックコンデンサを保護できる。
【００３０】
本発明のサージ電圧制限装置によれば、前記構成に加え、トランスは、一次側巻き線の巻き数に対して１：ｎ（ｎは１より大きな数）の巻き数となる二次側巻き線を有し、ｎは１００より大きく、１００００より小さいことが好ましい。
【００３１】
この構成によれば、ｎは１００より大きいため、ｎが１００以下の場合のトリガ信号の大きな時間遅れの問題（本発明の構成による効果が得られず、電子機器への影響が懸念される問題）が回避され、入力電圧Ｖｉｎが所定の閾値電圧Ｖｒを超えてからサージ電圧制限回路部が動作するのに必要な大きさのトリガ信号を出力するまでの時間を短縮できる。
【００３２】
また、ｎは１００００より小さいため、ｎが１００００以上の場合に実用的に問題となる、トランスの大型化（装置の大型化）の問題を回避することができる。
【００３３】
本発明のサージ電圧制限装置によれば、前記構成に加え、サージ電圧制限回路部は、一方端電極、他方端電極、および一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極、の３つの電極を有する３極ガスアレスタを備え、第１入力端子部は一方端電極に接続され、第２入力端子部は中間電極に接続され、トリガ信号発生回路部から出力されるトリガ信号は、他方端電極に入力されることが好ましい。
【００３４】
この構成によれば、トリガ信号発生回路部から出力されたトリガ信号が、一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極に接続されるので、その分放電開始までの時間を短縮し、応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００３５】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部から出力されるトリガ信号の電圧Ｖｔｒｉｇは、入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Ｖｉｎが一方端電極と中間電極との間における直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで入力電圧Ｖｉｎの電圧を上回り、直流放電開始電圧Ｖｃ１に到達することが好ましい。
【００３６】
この構成によれば、サージ電圧Ｅｓが、３極ガスアレスタの一方端電極と中間電極との直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで、トリガ信号の電圧Ｖｏによって他方端電極と中間電極との間の放電を開始させることができるので、３極アレスタの放電開始までの時間を短縮し、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００３７】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部は、第１入力端子部と第２入力端子部との間に接続された発光素子とその発光素子から出射される光を受光して両端子間を導通させる受光素子とを有するホトカプラと、受光素子の一方の端子に接続されるプルアップ抵抗と、受光素子の他方の端子に接続され、受光素子の導通状態においてプルアップ抵抗に所定の電圧を誘起する直流電源部と、を備えることが好ましい。
【００３８】
この構成によれば、簡素な構成で、トリガ信号の立ち上がりの勾配を入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻にして、入力電圧Ｖｉｎを上回る電圧のトリガ信号を出力できるので、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００３９】
本発明のサージ電圧制限装置によれば、前記構成に加え、サージ電圧制限回路部は、一方端電極、他方端電極、および一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極、の３つの電極を有する３極ガスアレスタを備え、第１入力端子部は一方端電極に接続され、第２入力端子部は中間電極に接続され、トリガ信号発生回路部から出力されるトリガ信号は、他方端電極に入力されることが好ましい。
【００４０】
この構成によれば、トリガ信号発生回路部から出力されたトリガ信号が、一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極に接続されるので、その分放電開始までの時間を短縮し、応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【００４１】
本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部から出力されるトリガ信号の電圧Ｖｔｒｉｇは、入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Ｖｉｎが一方端電極と中間電極との間における直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで入力電圧Ｖｉｎの電圧を上回り、直流放電開始電圧Ｖｃ１に到達することが好ましい。
【００４２】
この構成によれば、サージ電圧Ｅｓが、３極ガスアレスタの一方端電極と中間電極との直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで、トリガ信号の電圧Ｖｏによって他方端電極と中間電極との間の放電を開始させることができるので、３極アレスタの放電開始までの時間を短縮し、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制することができる。
【発明の効果】
【００４３】
本発明のサージ電圧制限装置の構成によれば、仮に雷サージが外部の信号ケーブルに侵入した場合であっても、３極アレスタの放電開始までの時間を短縮し、その分応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高めることにより、サージ電圧をより抑制するサージ電圧制限装置を提供できる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態１におけるサージ電圧制限装置が、外部の信号ケーブルに接続された状態を示す全体構成図
【図２】本発明の実施の形態１におけるサージ電圧制限装置の主要部の回路図
【図３】本発明の実施の形態１におけるサージ電圧制限装置の動作説明図
【図４】（ａ）ピーク電圧１．０ｋＶにおけるインパルス試験の制限電圧波形図、（ｂ）ピーク電圧４．０ｋＶにおけるインパルス試験の制限電圧波形図
【図５】本発明の実施の形態２におけるサージ電圧制限装置の主要部の回路図
【図６】本発明の実施の形態２におけるサージ電圧制限装置の動作説明図
【図７】（ａ）従来のアレスタ回路を示した図、（ｂ）従来のアレスタ回路の動作説明図
【発明を実施するための形態】
【００４５】
以下、本発明の実施の形態を説明するために、図面を参照して説明する。
【００４６】
（実施の形態１）
図１は、本発明の実施の形態１におけるサージ電圧制限装置が、外部の信号ケーブルに接続された状態を示す全体構成図で、図２は、本発明の実施の形態１におけるサージ電圧制限装置の主要部の回路図で、図３は、本発明の実施の形態１におけるサージ電圧制限装置の動作説明図で、図４（ａ）は、ピーク電圧１．０ｋＶにおけるインパルス試験の制限電圧波形図で、図４（ｂ）は、ピーク電圧４．０ｋＶにおけるインパルス試験の制限電圧波形図である。
【００４７】
図１においては、サージ電圧制限装置１０が外部の信号ケーブル、例えば、ＣＣ−Ｌｉｎｋ（登録商標）用の信号ケーブルに接続された状態が示されている。
【００４８】
ここで、その信号ケーブルには絶縁体のポリエチレンで被覆された３本の芯線（すずめっき軟銅より線）が内在し、その内２本の信号線（ＤＡ、ＤＢ）は、サージ電圧制限装置１０の信号入力側端子部１０ａと信号入力側端子部１０ｂに接続されている。
【００４９】
２本の信号線（ＤＡ、ＤＢ）によって外部から伝送されてきた５Ｖピークのパルス信号は、信号入力側端子部１０ａと信号入力側端子部１０ｂから、サージ電圧制限装置１０の内部に入り、図示しないサージ制限回路を経由して、信号出力側端子部１０ｅと信号出力側端子部１０ｆに出力される。
【００５０】
そして、その出力信号は、次段の電子機器へ伝達される。
【００５１】
一方、信号ケーブルに内在する残りのシグナルグランド（ＤＧ）は、前述した２本の信号線（ＤＡ、ＤＢ）から伝送されるパルス信号の基準電位を与えるものであるが、サージ電圧制限装置１０の第１入力端子部１０ｃに接続されている。
【００５２】
また、アルミポリエステルテープやすずめっき軟銅編組で構成されたシールド（ＳＬＤ）は、それら３本の芯線（ＤＡ、ＤＢ、ＤＧ）を包囲し、かつ、耐油耐熱ビニルのシース（図示せず）の内周側に配置されていて、外部から前記３本の芯線への外来ノイズ侵入を有効に遮断しているが、これはサージ電圧制限装置１０の第２入力端子部１０ｄに接続されている。
【００５３】
また、第１入力端子部１０ｃと第２入力端子部１０ｄとの間には、定格電圧約５０Ｖの約２５０％に相当する耐電圧を有するセラミックコンデンサＣが接続され、これにより高周波に対するインピーダンスを小さくして、エネルギーの小さい外来ノイズを第２入力端子部１０ｄからアースに逃がし、パルス信号の基準電位となるシグナルグランド（ＤＧ）の電位を安定化している。
【００５４】
また、より詳細には後述するが、第１入力端子部１０ｃと第２入力端子部１０ｄとの間に、トリガ信号発生回路部とサージ電圧制限回路部が並列接続され、トリガ信号発生回路部は、第１入力端子部１０ｃと第２入力端子部１０ｄとの間に所定の閾値電圧Ｖｒ（本実施の形態の場合は、バリスタ１１（図２参照）のバリスタ電圧Ｖｂに相当する）を超える入力電圧Ｖｉｎが加えられた場合に、矢印で示したようにトリガ信号をサージ電圧制限回路部へ出力し、サージ電圧制限回路部は、トリガ信号が入力された時における制限電圧（トリガ信号入力時の制限電圧）Ｖｔを、トリガ信号が入力されない時における制限電圧（トリガ信号非入力時の制限電圧）Ｖｓよりも低下させている。
【００５５】
そして、第１入力端子部１０ｃと第２入力端子部１０ｄは、トリガ信号発生回路部とサージ電圧制限回路部のそれぞれを経由した後に、第１出力端子部１０ｇと第２出力端子部１０ｈのそれぞれに接続されている。
【００５６】
次に、図２を参照してより詳細に説明する。
【００５７】
本図は、第１入力端子部１０ｃと第２入力端子部１０ｄとの間において、接続部１１ａと接続部１２ｄとの間に破線で示したトリガ信号発生回路部が接続され、接続部１３ｄと接続部１３ｅとの間に破線で示したサージ電圧制限回路部が接続されており、それぞれの詳細な構成を示している。
【００５８】
ここで、トリガ信号発生回路部は、バリスタ電圧Ｖｂ（ＤＣ１ｍＡ通電時の両端電圧で、両端電圧がこの電圧を超えると通電を開始する）が約５６Ｖに設定されたバリスタ１１と、バリスタ１１に対して直列に接続された一次側巻き線１２ａの巻き数と二次側巻き線１２ｂの巻き数が１：ｎ（ｎは１より大きな数）であるトランス１２とを備えている。
【００５９】
また、第１入力端子部１０ｃと第２入力端子部１０ｄとの間に前述したようなノイズ除去用のセラミックコンデンサＣが接続されたとしても、バリスタ１１のバリスタ電圧Ｖｂとして、耐電圧以下（定格電圧約５０Ｖの約２５０％以下）の約５６Ｖが適宜選定されているので、サージ電圧Ｅｓの過電圧からセラミックコンデンサＣを保護できている。
【００６０】
また、誘導雷などの雷サージによるサージ電圧Ｅｓが外部の信号ケーブルに侵入しない状態において、バリスタ電圧Ｖｂを超える入力電圧Ｖｉｎが加わらないため、トリガ信号発生回路部に電流が流れることがなく、その分トリガ信号発生回路部において無用な電力を消費することがないので、消費電力を低減できる。
【００６１】
ここで、トランス１２は、一次側巻き線１２ａの巻き数に対して１：ｎ（ｎは１より大きな数）の巻き数となる二次側巻き線１２ｂを有し、ｎは１００より大きく、１００００より小さく設定されている。
【００６２】
そして、トランス１２の二次側巻き線１２ｂの一方端は、接続部１２ｃ、接続部１２ｄおよび第２入力端子部１０ｄを介してアースと同一電位となり、二次側巻き線１２ｂの他方端は電圧Ｖｔｒｉｇのトリガ信号を出力し、接続部１４を介して、次に説明するサージ電圧制限回路部へ電圧Ｖｔｒｉｇのトリガ信号が入力される。
【００６３】
一方、サージ電圧制限回路部は、接続部１３ｄに接続された一方端電極１３ｂ、接続部１４に接続された他方端電極１３ｃ、および一方端電極１３ｂと他方端電極１３ｃとの間の直流放電開始電圧（例えば、３５０Ｖとする）よりも低い直流放電開始電圧Ｖｃ１（例えば、２３０Ｖとする）に設定された中間電極１３ａの３つの電極を有する３極ガスアレスタ１３を備えている。
【００６４】
そして、第１入力端子部１０ｃは、接続部１３ｄを介して一方端電極１３ｂに接続され、第２入力端子部１０ｄは、接続部１３ｅを介して中間電極１３ａに接続され、前述したトリガ信号発生回路部から出力される電圧Ｖｔｒｉｇのトリガ信号は、接続部１４を介して、他方端電極１３ｃに入力されている。
【００６５】
以上のような構成とすることにより、外部の信号ケーブルにサージ電圧Ｅｓが侵入し、第１入力端子部１０ｃと第２入力端子部１０ｄとの間の入力電圧Ｖｉｎが、前述したバリスタ１１のバリスタ電圧Ｖｂを超えると、他方端電極１３ｃに電圧Ｖｔｒｉｇのトリガ信号が出力され、そのトリガ信号の電圧Ｖｔｒｉｇが他方端電極１３ｃと中間電極１３ａとの間の直流放電開始電圧Ｖｃ１を超え、遅れ時間ｔαを経過した時点で放電が開始される。
【００６６】
そうすると、直流放電開始電圧Ｖｃ１に設定された一方端電極１３ｂと中間電極１３ａとの間においても、約０．２μｓ程度の伝達遅延時間ｔβを経過した時点で放電が開始される。
【００６７】
その結果、第１入力端子部１０ｃに侵入したサージ電流が一方端電極１３ｂから中間電極１３ａへと流れ、最終的に接続部１３ｅを介して第２入力端子部１０ｄからアースへ放出される。
【００６８】
したがって、第１出力端子部１０ｇと第２出力端子部１０ｈとの間の出力電圧Ｖｏｕｔの波形は、入力電圧Ｖｉｎの波形が大きく制限（減衰）された状態となるため、次段の電子機器への影響が大きく軽減されることになる。
【００６９】
その結果、パルス信号の基準電位となるシグナルグランド（ＤＧ）の電位をより安定化した状態で、電子機器へ伝達できる。
【００７０】
次に、図３を参照して詳細に動作を説明する。
【００７１】
本図は、サージ電圧Ｅｓの時間変化（波形）に対する、入力電圧Ｖｉｎ、トリガ信号の電圧Ｖｔｒｉｇおよび出力電圧Ｖｏｕｔの時間変化（波形）を示している。
【００７２】
ここで、外部の信号ケーブルに侵入するサージ電圧Ｅｓと入力電圧Ｖｉｎを破線で示しているが、入力電圧Ｖｉｎは、本発明の実施の形態におけるサージ電圧制限回路部が動作しない場合（サージ電圧が全く制限されない場合）の波形を示しており、外部の信号ケーブルにおける減衰が小さい場合には、サージ電圧Ｅｓと入力電圧Ｖｉｎはほぼ一致する。
【００７３】
まず、前述したように、入力電圧Ｖｉｎが閾値電圧Ｖｒ（本実施の形態においては、バリスタ電圧Ｖｂの約５６Ｖに相当、以下同じ）を超えるまでの時間ｔｒは、トリガ信号発生回路部に電流が流れないため、トランス１２の一次側巻き線１２ａの通電はなく、当然二次側巻き線１２ｂにもトリガ信号の電圧Ｖｔｒｉｇが誘起されることはない。
【００７４】
しかしながら、入力電圧Ｖｉｎが閾値電圧Ｖｒを超えた時点で、一次側巻き線１２ａの通電が開始され、それから殆ど時間遅れなく二次側巻き線１２ｂにトリガ信号の電圧Ｖｔｒｉｇが誘起される。
【００７５】
ここで、一点鎖線で示した電圧は、入力電圧Ｖｉｎから、バリスタ１１のバリスタ電圧Ｖｂと、バリスタ１１の動作抵抗と通電電流との積から求まる電圧と、の和の電圧降下分を差し引いた電圧に相当するが、この電圧が、トランス１２の一次側電圧として一次側巻き線１２ａに印加されるため、その一次側電圧のｎ倍に相当する二次側電圧が二次側巻き線１２ｂに誘起され、この二次側電圧がトリガ信号の電圧Ｖｔｒｉｇに相当することになる。
【００７６】
したがって、電圧Ｖｔｒｉｇのトリガ信号の波形においては、入力電圧Ｖｉｎが閾値電圧Ｖｒを超えるまでの時間ｔｒまでは、一次側電圧が印加されないため二次側電圧を生じることはない。
【００７７】
そして、時間ｔｒを経過すると、トリガ信号の電圧Ｖｔｒｉｇは、時間ｔｒ経過後の時間ｔｐの間に入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Ｖｉｎが一方端電極１３ｂと中間電極１３ａとの間の直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで、入力電圧Ｖｉｎの電圧を上回り（超え）、直流放電開始電圧Ｖｃ１に到達している。
【００７８】
すなわち、トリガ信号発生回路部の出力するトリガ信号の電圧Ｖｔｒｉｇは、時間ｔｒが経過した時点で立ち上がりが始まり、時間ｔｏで入力電圧Ｖｉｎを上回り（超え）、時間ｔｓで直流放電開始電圧Ｖｃ１に到達し、さらに放電遅れ時間ｔαを経過した時点で中間電極１３ａと他方端電極１３ｃとの間で放電を開始し急速にほぼ零電位近くまで電圧が降下する。
【００７９】
そして、トリガ信号の電圧Ｖｔｒｉｇが直流放電開始電圧Ｖｃ１に到達し、放電遅れ時間ｔαを経過した後に、他方端電極１３ｃと中間電極１３ａとの間の放電が開始されると、さらに前述したように約０．２μｓの伝達遅延時間ｔβを経過した時点で一方端電極１３ｂと中間電極１３ａとの間においても放電が開始される。
【００８０】
したがって、トリガ信号が入力された時における、第１出力端子部１０ｇと第２出力端子部１０ｈとの間の出力電圧Ｖｏｕｔは、他方端電極１３ｃと中間電極１３ａとの間で放電を開始した時点における入力電圧Ｖｉｎ（時間（ｔｓ＋ｔα）経過した時点の入力電圧Ｖｉｎ）に相当する電圧Ｖｃ２まで上昇し、さらに伝達遅延時間ｔβの上昇分を加えた制限電圧（トリガ信号入力時の制限電圧）Ｖｔまで到達し、一方端電極１３ｂと中間電極１３ａとの間で放電が開始すると急速に降下する。
【００８１】
一方、トリガ信号が入力されない時における、第１出力端子部１０ｇと第２出力端子部１０ｈとの間の出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎが時間ｔｃで到達する直流放電開始電圧Ｖｃ１に放電遅れ時間ｔαの上昇分を加えた制限電圧（トリガ信号非入力時の制限電圧）Ｖｓまで到達することになる。
【００８２】
したがって、トリガ信号入力時の制限電圧Ｖｔは、トリガ信号非入力時の制限電圧Ｖｓよりも大きく低下している。
【００８３】
以上のように、外部の信号ケーブルにサージ電圧Ｅｓが侵入した場合、トリガ信号の電圧Ｖｔｒｉｇの立ち上がりの勾配を入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻にすることができるので、その分３極ガスアレスタ１３の放電開始までの時間を短縮し、応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制できる。
【００８４】
次に、図４（ａ）と図４（ｂ）を参照して、トリガ信号入力時の制限電圧Ｖｔとトリガ信号非入力時の制限電圧Ｖｓとを比較し、本実施の形態におけるサージ電圧制限装置１０の効果について説明する。
【００８５】
本図は、第１入力端子部１０ｃと第２入力端子部１０ｄとの間に、外部の信号ケーブルにサージ電圧Ｅｓが侵入した時を想定し、Ｖｉｎに相当する電圧としてインパルス試験電圧を印加したときの、第１出力端子部１０ｇと第２出力端子部１０ｈとの間の制限電圧波形図であり、図４（ａ）は、インパルス試験電圧のピーク電圧を１ｋＶに設定した場合で、図４（ｂ）は、インパルス試験電圧のピーク電圧を４ｋＶに設定した場合のものである。
【００８６】
なお、インパルス試験器の出力波形には、コンビネーション波形（電圧時には１．２／５０μｓ、電流時には８／２０μｓ）を用いた。
【００８７】
また、本インパルス試験電圧の対象とした、本実施の形態におけるサージ電圧制限装置１０においては、バリスタ１１のバリスタ電圧Ｖｂを約５６Ｖとし、トランス１２の一次側巻き線１２ａと二次側巻き線１２ｂの巻き数比を１：９００とし、３極ガスアレスタ１３の一方端電極１３ｂと中間電極１３ａとの直流放電開始電圧Ｖｃ１を約２３０Ｖとしている。
【００８８】
なお、比較用としたトリガ信号非入力時の制限電圧Ｖｓの測定は、前述した図２のトリガ信号発生回路部を接続部１１ａと接続部１２ｄとの間に介装せずに、３極ガスアレスタ１３の他方端電極１３ｃにはトリガ信号の電圧Ｖｔｒｉｇが入力されない回路に変更して実施した。
【００８９】
したがって、トリガ信号非入力時の制限電圧Ｖｓは、一方端電極１３ｂと中間電極１３ａとの間の直流放電開始電圧Ｖｃ１に放電遅れ時間ｔαの上昇分を加えた電圧まで上昇する。
【００９０】
図４（ａ）から明らかなように、インパルス試験のピーク電圧を１．０ｋＶに設定した場合であれば、トリガ信号非入力時の制限電圧Ｖｓはピーク値で約５５０Ｖであったのが、トリガ信号入力時の制限電圧Ｖｔはピーク値で約１３０Ｖとなり、約１／４程度まで低下していることが分かる。
【００９１】
また、図４（ｂ）から明らかなように、インパルス試験のピーク電圧を４．０ｋＶに設定した場合であれば、トリガ信号非入力時の制限電圧Ｖｓはピーク値で約６６０Ｖであったのが、トリガ信号入力時の制限電圧Ｖｔはピーク値で約１８０Ｖとなり、約１／４程度まで低下していることが分かる。
【００９２】
ここで、図４（ａ）と図４（ｂ）のいずれにおいても、トリガ信号入力時の制限電圧Ｖｔ波形の持続時間が長めなのは、トリガ信号発生回路部においてバリスタ１１を用いたことにより、図３の一点鎖線で示したトランス１２の一次側電圧の立ち上がりの勾配がゆるやかになり、その分トリガ信号の電圧Ｖｔｒｉｇの立ち上がりの勾配もゆるやかになったためであり、この持続時間をより短くするには、トランス１２の一次側巻き線１２ａと二次側巻き線１２ｂの巻き数比を１：９００よりもさらに大きくすればよい。
【００９３】
以上のように、実測データからも、トリガ信号入力時の制限電圧Ｖｔは、トリガ信号非入力時の制限電圧Ｖｓよりも大きく低下していることが分かる。
【００９４】
（実施の形態２）
次に、本発明の別の実施の形態について、図面を参照して説明する。
【００９５】
図５は、本発明の実施の形態２におけるサージ電圧制限装置の主要部の回路図で、図６は、本発明の実施の形態２におけるサージ電圧制限装置の動作説明図である。
【００９６】
なお、外部の信号ケーブルに接続された全体構成図については、実施の形態１における図１と同じなので説明は省略する。
【００９７】
図５は、第１入力端子部２０ｃと第２入力端子部２０ｄとの間において、接続部２１ａと接続部２１ｅとの間に破線で示したトリガ信号発生回路部が接続され、接続部２６ｄと接続部２６ｅとの間に破線で示したサージ電圧制限回路部が接続されており、それぞれの詳細な構成を示している。
【００９８】
ここで、トリガ信号発生回路部は、バリスタ電圧Ｖｂ（ＤＣ１ｍＡ通電時の両端電圧で、両端電圧がこの電圧を超えると通電を開始する）が約５６Ｖに設定されたバリスタ２１と、バリスタ２１に対して電流制限抵抗２８を介して直列に接続された発光素子２２ａと発光素子２２ａから出射される光を受光して両端子間を導通させる受光素子２２ｂとを有するホトカプラ２２と、受光素子２２ｂの一方の端子である接続部２１ｆに接続されるプルアップ抵抗２４と、受光素子２２ｂの他方の端子である接続部２１ｇに接続され、受光素子２２ｂの導通状態においてプルアップ抵抗２４に所定の電圧を誘起する直流電源部２５と、を備えている。
【００９９】
また、プルアップ抵抗２４の他方端は、接続部２１ｄを介して発光素子２２ａの低電圧側の接続部２１ｃと接続されると共に、接続部２１ｅおよび第２入力端子部２０ｄを介してアースと同一電位となっている。
【０１００】
なお、接続部２１ｂと接続部２１ｃとの間に接続されたバリスタ２３は、ホトカプラ２２の発光素子２２ａとの並列回路を構成し、ホトカプラ２２の発光素子２２ａの耐電圧より小さなバリスタ電圧に設定されることにより、発光素子２２ａをサージ電圧Ｅｓの過電圧から保護している。
【０１０１】
また、第１入力端子部２０ｃと第２入力端子部２０ｄとの間に前述したようなノイズ除去用のセラミックコンデンサＣが接続されたとしても、バリスタ１１のバリスタ電圧Ｖｂとして、耐電圧以下（定格電圧約５０Ｖの約２５０％以下）の約５６Ｖが適宜選定されているので、サージ電圧Ｅｓの過電圧からセラミックコンデンサＣを保護できている。
【０１０２】
また、誘導雷などの雷サージによるサージ電圧Ｅｓが外部の信号ケーブルに侵入しない状態において、バリスタ電圧Ｖｂを超える入力電圧Ｖｉｎが加わらないため、トリガ信号発生回路部に電流が流れることがなく、その分トリガ信号発生回路部において無用な電力を消費することがないので、消費電力を低減できる。
【０１０３】
一方、バリスタ電圧Ｖｂを超える入力電圧Ｖｉｎが第１入力端子部２０ｃと第２入力端子部２０ｄとの間に加わった場合に、ホトカプラ２２の発光素子２２ａに通電電流が流れ、発光素子２２ａの発光により受光素子２２ｂが通電し、直流電源部２５から接続部２１ｇを介して印加される電圧に相当する電圧が、プルアップ抵抗２４に誘起される。
【０１０４】
そして、プルアップ抵抗２４に誘起された電圧Ｖｔｒｉｇのトリガ信号は、接続部２１ｆから接続部２７に出力され、次に説明するサージ電圧制限回路部の他方端電極２６ｃへ入力される。
【０１０５】
サージ電圧制限回路部は、接続部２６ｄに接続された一方端電極２６ｂ、接続部２７に接続された他方端電極２６ｃ、および一方端電極２６ｂと他方端電極２６ｃとの間の直流放電開始電圧（例えば、３５０Ｖとする）よりも低い直流放電開始電圧Ｖｃ１（例えば、２３０Ｖとする）に設定された中間電極２６ａの３つの電極を有する３極ガスアレスタ２６を備えている。
【０１０６】
そして、第１入力端子部２０ｃは、接続部２６ｄを介して一方端電極２６ｂに接続され、第２入力端子部２０ｄは、接続部２６ｅを介して中間電極２６ａに接続され、前述したトリガ信号発生回路部から出力された電圧Ｖｔｒｉｇのトリガ信号は、接続部２７を介して他方端電極２６ｃに入力されている。
【０１０７】
以上のような構成とすることにより、外部の信号ケーブルにサージ電圧Ｅｓが侵入し、第１入力端子部２０ｃと第２入力端子部２０ｄとの間の入力電圧Ｖｉｎが、前述したバリスタ２１のバリスタ電圧Ｖｂを超えると、他方端電極２６ｃにトリガ信号の電圧Ｖｔｒｉｇが出力され、そのトリガ信号の電圧Ｖｔｒｉｇが他方端電極２６ｃと中間電極２６ａとの間の直流放電開始電圧Ｖｃ１を超え、放電遅れ時間ｔαを経過した時点で放電が開始される。
【０１０８】
そうすると、直流放電開始電圧Ｖｃ１に設定された一方端電極２６ｂと中間電極２６ａとの間においても約０．２μｓの伝達遅延時間ｔβで放電が開始される。
【０１０９】
その結果、第１入力端子部２０ｃに侵入したサージ電流が一方端電極２６ｂから中間電極２６ａへと流れ、最終的に接続部２６ｅを介して第２入力端子部２０ｄからアースへ放出される。
【０１１０】
したがって、第１出力端子部２０ｇと第２出力端子部２０ｈとの間の出力電圧Ｖｏｕｔは、サージ電圧Ｅｓが大きく制限（減衰）された状態となるため、次段の電子機器への影響が大きく軽減されることになる。
【０１１１】
その結果、パルス信号の基準電位となるシグナルグランド（ＤＧ）の電位を安定化した状態で、次段の電子機器へ伝達できる。
【０１１２】
次に、図６を参照して詳細に動作を説明する。
【０１１３】
本図は、サージ電圧Ｅｓの時間変化（波形）に対する、入力電圧Ｖｉｎ、トリガ信号の電圧Ｖｔｒｉｇおよび出力電圧Ｖｏｕｔの時間変化（波形）を示している。
【０１１４】
前述したように、入力電圧Ｖｉｎが閾値電圧Ｖｒ（本実施の形態においては、バリスタ電圧Ｖｂの約５６Ｖに相当、以下同じ）を超えるまでの時間ｔｒは、トリガ信号発生回路部に電流が流れることがないため、ホトカプラ２２の発光素子２２ａの通電はなく、当然受光素子２２ｂにも通電がないのでプルアップ抵抗２４にもトリガ信号の電圧Ｖｔｒｉｇが誘起されることはない。
【０１１５】
しかしながら、入力電圧Ｖｉｎが閾値電圧Ｖｒを超えた時点で、ホトカプラ２２の発光素子２２ａの通電が開始され、それから若干の遅れを伴い受光素子２２ｂも通電され、プルアップ抵抗２４に直流電源部２５から印加された電圧により電流が流れ、トリガ信号の電圧Ｖｔｒｉｇが誘起される。
【０１１６】
このトリガ信号の電圧Ｖｔｒｉｇは、実施の形態１の場合とは異なり、別の電源電圧であって、少なくとも一方端電極２６ｂと中間電極２６ａとの間における直流放電開始電圧Ｖｃ１よりも大きな直流電圧を有する直流電源部２５から供給されるため、入力電圧Ｖｉｎの時間変化には依存しないため、極めて急峻に立ち上がることになる。
【０１１７】
そして、時間ｔｒを経過すると、トリガ信号の電圧Ｖｔｒｉｇは、時間ｔｒ経過後の時間ｔｐの間に入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Ｖｉｎが一方端電極２６ｂと中間電極２６ａとの間の直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで、入力電圧Ｖｉｎの電圧を上回り（超え）、直流放電開始電圧Ｖｃ１に到達している。
【０１１８】
すなわち、トリガ信号発生回路部の出力するトリガ信号の電圧Ｖｔｒｉｇは、時間ｔｒが経過した時点以降で立ち上がりが始まり、時間ｔｏで入力電圧Ｖｉｎを上回り（超え）、時間ｔｓで直流放電開始電圧Ｖｃ１に到達し、さらに放電遅れ時間ｔαを経過した時点で中間電極２６ａと他方端電極２６ｃとの間で放電を開始し急速に零電位近くまで電圧が下がる。
【０１１９】
そして、トリガ信号の電圧Ｖｔｒｉｇが直流放電開始電圧Ｖｃ１に到達し、放電遅れ時間ｔαを経過した後に、他方端電極２６ｃと中間電極２６ａとの間の放電が開始されると、さらに前述したように約０．２μｓの伝達遅延時間ｔβを経過した時点で一方端電極２６ｂと中間電極２６ａとの間においても放電が開始される。
【０１２０】
したがって、トリガ信号が入力された時における、第１出力端子部２０ｇと第２出力端子部２０ｈとの間の出力電圧Ｖｏｕｔは、他方端電極２６ｃと中間電極２６ａとの間で放電が開始した時点における入力電圧Ｖｉｎ（時間（ｔｓ＋ｔα）経過した時点の入力電圧Ｖｉｎ）に相当する電圧Ｖｃ２まで上昇し、さらに伝達遅延時間ｔβの上昇分を加えた制限電圧（トリガ信号入力時の制限電圧）Ｖｔまで到達し、一方端電極２６ｂと中間電極２６ａとの間で放電が開始すると急速に降下する。
【０１２１】
一方、トリガ信号が入力されない時における、第１出力端子部２０ｇと第２出力端子部２０ｈとの間の出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎが時間ｔｃで到達する直流放電開始電圧Ｖｃ１に放電遅れ時間ｔαの上昇分を加えた制限電圧（トリガ信号非入力時の制限電圧）Ｖｓまで到達することになる。
【０１２２】
したがって、トリガ信号入力時の制限電圧Ｖｔは、トリガ信号非入力時の制限電圧Ｖｓよりも大きく低下している。
【０１２３】
以上のように、外部の信号ケーブルにサージ電圧Ｅｓが侵入した場合、トリガ信号の電圧Ｖｔｒｉｇの立ち上がりの勾配を入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻にすることができるので、その分３極ガスアレスタ２６の放電開始までの時間を短縮し、応答性（より短い時間でサージ電圧Ｅｓを制限する性能）を高め、サージ電圧をより抑制できる。
【０１２４】
なお、上記のように、外部の信号ケーブルとして、ＣＣ−Ｌｉｎｋ（登録商標）用の信号ケーブルに接続された事例で説明したが、別の事例として、例えば、実施の形態１におけるバリスタ１１に代えて低容量ＴＶＳ（トランジェント電圧抑制回路）を用いることにより、接続部１１ａと接続部１２ｄとの間の静電容量を極力小さくし、第１導体部としての信号線（ＤＡ）を第１入力端子部１０ｃに接続し、第２導体部としての信号線（ＤＢ）を第２入力端子部１０ｄに接続すれば、信号線間（ＤＡとＤＢの間）において５Ｖ波高値（５Ｖピーク）のデジタル信号を伝送することもできる。
【０１２５】
同様に、同軸ケーブルに適用する場合であれば、単芯線を第１導体部として第１入力端子部１０ｃに接続し、その単芯線に対して絶縁体を介在させて包囲するシールドを第２導体部として第２入力端子部１０ｄに接続してもよい。
【０１２６】
また、第１入力端子部と第２入力端子部は、外部の信号ケーブルの導体部と直接的に接続されることが望ましいが、他のサージ抑制回路や保護回路等を介在させて、間接的に接続しても構わない。
【０１２７】
また、第１入力端子部と第２入力端子部は、単に外部の信号ケーブルの導体部と電気的に接続されるものであればよく、例えば、基板上の電極であったり、ケーブル同士を半田付けで接続したものであったり、所謂端子台のような外観を有するものでなくても構わない。
【０１２８】
さらに、本発明の技術的範囲は、上述した実施の形態に限定されるものでなく、請求項に示した範囲で種々の変形が可能であり、異なる実施の形態にそれぞれ開示された技術的な手段を適宜組み合わせて得られる実施の形態の変形例についても本発明の技術的範囲に含まれるものとする。
【符号の説明】
【０１２９】
１０ サージ電圧制限装置
１０ａ、１０ｂ 信号入力側端子部
１０ｅ、１０ｆ 信号出力側端子部
１０ｃ、２０ｃ 第１入力端子部
１０ｄ、２０ｄ 第２入力端子部
１０ｇ、２０ｇ 第１出力端子部
１０ｈ、２０ｈ 第２出力端子部
１１ａ、１２ｃ、１２ｄ、１３ｄ、１３ｅ、１４、２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅ、２１ｆ、２１ｇ、２５ｄ、２５ｅ、２６ｄ、２６ｅ、２７ 接続部
１１、２１、２３ バリスタ
１２ トランス
１２ａ 一次側巻き線
１２ｂ 二次側巻き線
１３、２６ ３極ガスアレスタ
１３ａ、２６ａ 中間電極
１３ｂ、２６ｂ 一方端電極
１３ｃ、２６ｃ 他方端電極
２２ ホトカプラ
２２ａ 発光素子
２２ｂ 受光素子
２４ プルアップ抵抗
２５ 直流電源部
２８ 電流制限抵抗
ＤＡ、ＤＢ 信号線
ＳＧ、ＤＧ シグナルグランド
ＳＬＤ シールド
Ｃ セラミックコンデンサ
Ｅｓ サージ電圧
Ｖｒ 閾値電圧
Ｖｂ バリスタ電圧
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｔｒｉｇ トリガ信号の電圧
Ｖｃ１ 一方端電極と中間電極との間および他方端電極と中間電極との間の直流放電開始電圧
Ｖｃ２ 他方端電極と中間電極との間で放電を開始した時点における入力電圧
Ｖｔ トリガ信号入力時の制限電圧
Ｖｓ トリガ信号非入力時の制限電圧
ｔｃ、ｔｒ、ｔｐ、ｔｏ、ｔｓ 時間
ｔα 放電遅れ時間
ｔβ 伝達遅延時間
【特許請求の範囲】
【請求項１】
一乃至複数の芯線が内在する外部の信号ケーブルにおける第１導体部と、その第１導体部との間に絶縁体の介在した第２導体部の、それら２つの導体部に接続されるサージ電圧制限装置であって、
前記第１導体部に接続される第１入力端子部と、前記第２導体部に接続される第２入力端子部と、前記第１入力端子部と前記第２入力端子部との間に接続されるトリガ信号発生回路部と、前記トリガ信号発生回路部に対して並列に接続されるサージ電圧制限回路部とを有し、
前記トリガ信号発生回路部は、前記外部の信号ケーブルにサージ電圧Ｅｓが侵入した場合に、前記第１入力端子部と前記第２入力端子部との間に入力される入力電圧Ｖｉｎを上回る電圧Ｖｔｒｉｇのトリガ信号を前記サージ電圧制限回路部へ出力し、前記サージ電圧制限回路部は、前記トリガ信号が入力された時における制限電圧（トリガ信号入力時の制限電圧）Ｖｔを、前記トリガ信号が入力されない時における制限電圧（トリガ信号非入力時の制限電圧）Ｖｓよりも低下させることを特徴とするサージ電圧制限装置。
【請求項２】
前記トリガ信号発生回路部は、前記第１入力端子部と前記第２入力端子部との間に、所定の閾値電圧Ｖｒを超える前記入力電圧Ｖｉｎが加えられた場合、前記トリガ信号を前記サージ電圧制限回路部へ出力することを特徴とする請求項１記載のサージ電圧制限装置。
【請求項３】
前記トリガ信号発生回路部は、両端電圧が前記所定の閾値電圧Ｖｒを超えると通電を開始するバリスタと、そのバリスタに対して直列に接続された一次側巻き線とその一次側巻き線の巻き数よりも大きな巻き数の二次側巻き線とを有するトランスと、を備えることを特徴とする請求項２記載のサージ電圧制限装置。
【請求項４】
前記トリガ信号発生回路部における前記所定の閾値電圧Ｖｒは、前記バリスタのバリスタ電圧Ｖｂ（ＤＣ１ｍＡ通電時の両端電圧）であることを特徴とする請求項３記載のサージ電圧制限装置。
【請求項５】
前記トランスは、前記一次側巻き線の巻き数に対して１：ｎ（ｎは１より大きな数）の巻き数となる前記二次側巻き線を有し、ｎは１００より大きく、１００００より小さいことを特徴とする請求項３または４記載のサージ電圧制限装置。
【請求項６】
前記サージ電圧制限回路部は、一方端電極、他方端電極、および前記一方端電極と前記他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極、の３つの電極を有する３極ガスアレスタを備え、前記第１入力端子部は前記一方端電極に接続され、前記第２入力端子部は前記中間電極に接続され、前記トリガ信号発生回路部から出力される前記トリガ信号は、前記他方端電極に入力されることを特徴とする請求項１から５のいずれか１項に記載のサージ電圧制限装置。
【請求項７】
前記トリガ信号発生回路部から出力される前記トリガ信号の電圧Ｖｔｒｉｇは、前記入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、前記入力電圧Ｖｉｎが前記一方端電極と前記中間電極との間における直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで前記入力電圧Ｖｉｎの電圧を上回り、前記直流放電開始電圧Ｖｃ１に到達することを特徴とする請求項６記載のサージ電圧制限装置。
【請求項８】
前記トリガ信号発生回路部は、前記第１入力端子部と前記第２入力端子部との間に接続された発光素子とその発光素子から出射される光を受光して両端子間を導通させる受光素子とを有するホトカプラと、前記受光素子の一方の端子に接続されるプルアップ抵抗と、前記受光素子の他方の端子に接続され、前記受光素子の導通状態において前記プルアップ抵抗に所定の電圧を誘起する直流電源部と、を備えることを特徴とする請求項１記載のサージ電圧制限装置。
【請求項９】
前記サージ電圧制限回路部は、一方端電極、他方端電極、および前記一方端電極と前記他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極、の３つの電極を有する３極ガスアレスタを備え、前記第１入力端子部は前記一方端電極に接続され、前記第２入力端子部は前記中間電極に接続され、前記トリガ信号発生回路部から出力される前記トリガ信号は、前記他方端電極に入力されることを特徴とする請求項８記載のサージ電圧制限装置。
【請求項１０】
前記トリガ信号発生回路部から出力される前記トリガ信号の電圧Ｖｔｒｉｇは、前記入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、前記入力電圧Ｖｉｎが前記一方端電極と前記中間電極との間における直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで前記入力電圧Ｖｉｎの電圧を上回り、前記直流放電開始電圧Ｖｃ１に到達することを特徴とする請求項９記載のサージ電圧制限装置。
【請求項１】
一乃至複数の芯線が内在する外部の信号ケーブルにおける第１導体部と、その第１導体部との間に絶縁体の介在した第２導体部の、それら２つの導体部に接続されるサージ電圧制限装置であって、
前記第１導体部に接続される第１入力端子部と、前記第２導体部に接続される第２入力端子部と、前記第１入力端子部と前記第２入力端子部との間に接続されるトリガ信号発生回路部と、前記トリガ信号発生回路部に対して並列に接続されるサージ電圧制限回路部とを有し、
前記トリガ信号発生回路部は、前記外部の信号ケーブルにサージ電圧Ｅｓが侵入した場合に、前記第１入力端子部と前記第２入力端子部との間に入力される入力電圧Ｖｉｎを上回る電圧Ｖｔｒｉｇのトリガ信号を前記サージ電圧制限回路部へ出力し、前記サージ電圧制限回路部は、前記トリガ信号が入力された時における制限電圧（トリガ信号入力時の制限電圧）Ｖｔを、前記トリガ信号が入力されない時における制限電圧（トリガ信号非入力時の制限電圧）Ｖｓよりも低下させることを特徴とするサージ電圧制限装置。
【請求項２】
前記トリガ信号発生回路部は、前記第１入力端子部と前記第２入力端子部との間に、所定の閾値電圧Ｖｒを超える前記入力電圧Ｖｉｎが加えられた場合、前記トリガ信号を前記サージ電圧制限回路部へ出力することを特徴とする請求項１記載のサージ電圧制限装置。
【請求項３】
前記トリガ信号発生回路部は、両端電圧が前記所定の閾値電圧Ｖｒを超えると通電を開始するバリスタと、そのバリスタに対して直列に接続された一次側巻き線とその一次側巻き線の巻き数よりも大きな巻き数の二次側巻き線とを有するトランスと、を備えることを特徴とする請求項２記載のサージ電圧制限装置。
【請求項４】
前記トリガ信号発生回路部における前記所定の閾値電圧Ｖｒは、前記バリスタのバリスタ電圧Ｖｂ（ＤＣ１ｍＡ通電時の両端電圧）であることを特徴とする請求項３記載のサージ電圧制限装置。
【請求項５】
前記トランスは、前記一次側巻き線の巻き数に対して１：ｎ（ｎは１より大きな数）の巻き数となる前記二次側巻き線を有し、ｎは１００より大きく、１００００より小さいことを特徴とする請求項３または４記載のサージ電圧制限装置。
【請求項６】
前記サージ電圧制限回路部は、一方端電極、他方端電極、および前記一方端電極と前記他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極、の３つの電極を有する３極ガスアレスタを備え、前記第１入力端子部は前記一方端電極に接続され、前記第２入力端子部は前記中間電極に接続され、前記トリガ信号発生回路部から出力される前記トリガ信号は、前記他方端電極に入力されることを特徴とする請求項１から５のいずれか１項に記載のサージ電圧制限装置。
【請求項７】
前記トリガ信号発生回路部から出力される前記トリガ信号の電圧Ｖｔｒｉｇは、前記入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、前記入力電圧Ｖｉｎが前記一方端電極と前記中間電極との間における直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで前記入力電圧Ｖｉｎの電圧を上回り、前記直流放電開始電圧Ｖｃ１に到達することを特徴とする請求項６記載のサージ電圧制限装置。
【請求項８】
前記トリガ信号発生回路部は、前記第１入力端子部と前記第２入力端子部との間に接続された発光素子とその発光素子から出射される光を受光して両端子間を導通させる受光素子とを有するホトカプラと、前記受光素子の一方の端子に接続されるプルアップ抵抗と、前記受光素子の他方の端子に接続され、前記受光素子の導通状態において前記プルアップ抵抗に所定の電圧を誘起する直流電源部と、を備えることを特徴とする請求項１記載のサージ電圧制限装置。
【請求項９】
前記サージ電圧制限回路部は、一方端電極、他方端電極、および前記一方端電極と前記他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Ｖｃ１に設定された中間電極、の３つの電極を有する３極ガスアレスタを備え、前記第１入力端子部は前記一方端電極に接続され、前記第２入力端子部は前記中間電極に接続され、前記トリガ信号発生回路部から出力される前記トリガ信号は、前記他方端電極に入力されることを特徴とする請求項８記載のサージ電圧制限装置。
【請求項１０】
前記トリガ信号発生回路部から出力される前記トリガ信号の電圧Ｖｔｒｉｇは、前記入力電圧Ｖｉｎの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、前記入力電圧Ｖｉｎが前記一方端電極と前記中間電極との間における直流放電開始電圧Ｖｃ１に到達する時間ｔｃよりも短い時間ｔｓで前記入力電圧Ｖｉｎの電圧を上回り、前記直流放電開始電圧Ｖｃ１に到達することを特徴とする請求項９記載のサージ電圧制限装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−２１７３１０（Ｐ２０１２−２１７３１０Ａ）
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１１−９３４７１（Ｐ２０１１−９３４７１）
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（３９０００１１６６）株式会社エム・システム技研 (25)
【Ｆターム（参考）】
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（３９０００１１６６）株式会社エム・システム技研 (25)
【Ｆターム（参考）】
[ Back to top ]