スイッチング電源装置
【課題】処理速度が低速で安価なＣＰＵを用いても、過電流保護動作を高速でかつ確実に行うことを可能とすること。
【解決手段】本スイッチング電源装置は、制御パルスに応答してスイッチング動作するスイッチ回路（ＤＣ／ＤＣコンバータ）１６と、上記スイッチ回路に制御パルスを出力制御する、ＣＰＵ２６１を含むデジタル制御部２６と、スイッチング電源装置の過電流状態を検出する検出回路２０と、上記検出回路２０による過電流検出信号を保持するラッチ回路２２と、上記ＤＣ／ＤＣコンバータの制御パルス入力ラインに介装されて上記ラッチ回路２２が過電流検出信号を保持したときに上記ＤＣ／ＤＣコンバータ１６のスイッチング素子Ｑ２への制御パルスの入力を停止させるゲート回路２４とを備え、デジタル制御部２６は、過電流検出信号が過電流検出回路２０から入力されるようになっている。
【解決手段】本スイッチング電源装置は、制御パルスに応答してスイッチング動作するスイッチ回路（ＤＣ／ＤＣコンバータ）１６と、上記スイッチ回路に制御パルスを出力制御する、ＣＰＵ２６１を含むデジタル制御部２６と、スイッチング電源装置の過電流状態を検出する検出回路２０と、上記検出回路２０による過電流検出信号を保持するラッチ回路２２と、上記ＤＣ／ＤＣコンバータの制御パルス入力ラインに介装されて上記ラッチ回路２２が過電流検出信号を保持したときに上記ＤＣ／ＤＣコンバータ１６のスイッチング素子Ｑ２への制御パルスの入力を停止させるゲート回路２４とを備え、デジタル制御部２６は、過電流検出信号が過電流検出回路２０から入力されるようになっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力を変換・調整するために内部回路の一部をオンオフできるスイッチング素子を用いたもので過電流保護機能を備えたスイッチング電源装置にかかり、特には、ＰＦＣ回路（力率改善回路）やＤＣ／ＤＣコンバータ等のスイッチング素子を含むスイッチ回路を備え、そのスイッチング素子の入力部にデジタル制御部が発生する制御パルスを印加制御して、そのスイッチング素子のスイッチング動作を制御するスイッチング電源装置に関する。
【背景技術】
【０００２】
例えば、特開２００３−２５９６４０号公報には、入力された電力をスイッチングすることによりパルス状のスイッチング出力を生成するスイッチ回路と、そのスイッチング出力を直流に変換して出力する出力回路と、上記スイッチ回路のスイッチング動作を制御するＣＰＵ搭載のデジタル制御部（ＤＳＰ：デジタルシグナルプロセッサ）とを備えたスイッチング電源装置が開示されている。このスイッチング電源装置では、デジタル制御部により出力電圧を高精度に安定させるようデジタル制御することができるもの、とされている。
【０００３】
このようなデジタル制御部を備えたスイッチング電源装置において、上記公報には記載されていないが、ＣＰＵ（中央処理装置）に過電流検出信号が入力されると、ＣＰＵからスイッチ回路に対してそのスイッチング動作を制御する制御パルスを出力停止の状態に強制することにより過電流保護動作を行うことが可能である。過電流は、出力短絡等に起因するものであり、当該スイッチング電源装置自体の破壊に至るものであるから、高速で過電流保護動作を行うことが要求される。
【０００４】
しかしながら、上記ＣＰＵでは過電流検出信号の入力に応答して過電流保護ルーチンの割り込み処理をし、過電流保護動作を行うとした場合、過電流検出信号の入力から過電流保護動作が行われるまでに時間がかかり、過電流保護動作が遅れてしまうおそれがある。
【０００５】
そこで、過電流が無い状態でも、常時、割り込み処理で過電流検出の読み取りを行うようにすると、その割り込み処理にＣＰＵが占有されてしまい、スイッチング電源装置全体におけるＣＰＵの処理能力が低下する。勿論、高速で割り込み処理することができるＣＰＵを備えることによりＣＰＵの処理能力の低下を防止することができても、それでは、高価なＣＰＵが必要となる。また、割り込み処理の検出で過電流保護を行う以上は過電流保護の動作に時間がかかることには変わりがない。
【０００６】
また、特開平０８−１４６０５２号公報にはＣＰＵを用いて過電流保護を行う場合に、過電流検出に際してのＣＰＵに対する割り込み処理を少なくし、確実に過電流検出を行うことができる、とされている技術が開示されている。
【０００７】
しかしながら、この公報に開示されているものでは、割り込み処理を少なくしても割り込み処理で過電流を検出し、その後で過電流保護を行う以上は過電流保護の動作に時間がかかることには変わりがない。
【特許文献１】特開２００３−２５９６４０号公報
【特許文献２】特開平０８−１４６０５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明により解決すべき課題は、処理速度が低速で安価なＣＰＵを用いても、そのＣＰＵの処理能力に極力影響を及ぼすことなく過電流保護動作を高速でかつ確実に行うことを可能とすることである。
【課題を解決するための手段】
【０００９】
（１）本発明によるスイッチング電源装置は、制御パルスに応答してスイッチング動作するスイッチ回路と、上記スイッチ回路に制御パルスを出力制御する、ＣＰＵを含むデジタル制御部と、当該スイッチング電源装置の過電流状態を検出する過電流検出回路と、上記過電流検出回路による過電流検出信号を保持するラッチ回路と、上記ラッチ回路が保持する過電流検出信号に応答して上記スイッチ回路への制御パルスの入力を阻止するゲート回路と、を備え、上記デジタル制御部のＣＰＵは、上記過電流検出信号の入力に応答して１種以上の処理を実行することが可能になっていることを特徴とするものである。
【００１０】
上記スイッチ回路には交流電源から供給される電流の位相及び波形を電圧波形に近づけることにより力率を改善する力率改善（ＰＦＣ：Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｌｌｅｃｔｉｏｎ）回路、このＰＦＣ回路からの直流電力を別の直流電力に変換するＤＣ／ＤＣコンバータ等、デジタル制御部から制御パルスによりスイッチング動作を制御されるスイッチング素子を備えた回路を含む。
【００１１】
デジタル制御部はＣＰＵを含む制御部であれば特に限定されず、マイクロコンピュータ、ＤＳＰ等を含む。また、ＣＰＵの内蔵個数は１つでも複数でもよい。ＤＳＰは高速処理を要求される場合に好ましい。
【００１２】
上記過電流検出信号の入力に応答して１種以上の処理とは、例えば、過電流検出信号の入力に応答して、過電流に対応した他の処理、例えば、過電流の原因究明処理や当該デジタル制御部搭載のプログラムに基づく他の付加機能の実行処理、等において１種以上の処理のことである。
【００１３】
本発明においては、過電流検出回路により過電流が検出されると、その過電流検出回路からの過電流検出信号はラッチ回路で保持されると同時にゲート回路がその過電流検出信号に応じて制御パルスがスイッチ回路に入力することを停止させるので、過電流保護動作はデジタル制御部内部のＣＰＵ上のプログラム実行による割り込み処理を通さずにハードウェアで直接行うことが可能となり、過電流保護動作を高速で行うことができる。その一方、本発明では、デジタル制御部が備えるＣＰＵは過電流保護動作を高速で行う必要がなくなるので、安価で処理速度が遅いＣＰＵであっても、過電流検出信号の入力に応答して過電流に対応した他の処理、例えば、過電流の原因究明処理や当該デジタル制御部搭載のプログラムに基づく他の付加機能を実行することができる。
【００１４】
（２）本発明の好適な一態様は、上記デジタル制御部が、上記ラッチ回路の保持動作をリセット制御することが可能になっていることである。
【００１５】
この態様では、次の過電流に対して、対応することができる。
【００１６】
（３）本発明の好適な一態様は、上記デジタル制御部が、マイクロコンピュータまたはデジタルシグナルプロセッサにより構成されていることである。
【００１７】
（４）本発明の好適な一態様は、上記ゲート回路が、一方の入力部にラッチ回路の過電流検出信号が入力され、残り他方の入力部に上記デジタル制御部からの制御パルスが入力されるＡＮＤゲートで構成されているである。
【００１８】
（５）本発明の好適な一態様は、上記スイッチ回路がＤＣ／ＤＣコンバータであり、上記過電流検出回路が、上記ＤＣ／ＤＣコンバータ内のスイッチング素子の出力部に接続された抵抗であり、かつ、この抵抗の両端間に発生する電圧により過電流検出信号が形成されることである。
【発明の効果】
【００１９】
本発明によれば、処理速度が低速で安価なＣＰＵを用いても、そのＣＰＵの処理能力の低下等の影響を及ぼすことなく過電流保護動作を高速でかつ確実に行うことができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付した図面を参照して、本発明の実施形態に係るスイッチング電源装置を説明すると、図１はスイッチング電源装置の回路構成を示す。
【００２１】
図１において、１０は商用の交流電源、１２は全波整流回路、１４はＰＦＣ回路、１６はＤＣ／ＤＣコンバータ、１８は各種状態の検出回路、２０は過電流の検出回路、２２は過電流信号のラッチ回路、２４はＡＮＤ回路よりなるゲート回路、２６はマイクロコンピュータからなるデジタル制御部、２８は液晶表示装置等からなる表示部、３０はローパスフィルタである。
【００２２】
以上の構成において、ＰＦＣ回路１４は、交流電源１０の交流電源電圧を全波整流回路１２で整流した整流電圧をインダクタンス素子ＲＬ１と、ＭＯＳ型ＦＥＴ等からなるスイッチング素子Ｑ１（インダクタンス素子ＲＬ１とスイッチング素子Ｑ１とにより昇圧チョッパを構成する。）と電流検出抵抗Ｒ３との直列回路に入力してデジタル制御部２６からの制御パルスでスイッチング素子Ｑ１をオン／オフして交流電源１０の力率を改善するとともに、ダイオードＤ１と平滑コンデンサＣ１とにより直流の出力電圧を得るものである。
【００２３】
デジタル制御部２６には抵抗Ｒ１，Ｒ２の分圧電圧が入力電圧、抵抗Ｒ４，Ｒ５の分圧電圧が出力電圧、電流検出抵抗Ｒ３を通過する電流が入力電流としてそれぞれ各Ａ／Ｄ変換の入力ポート（Ａ／Ｄ２，Ａ／Ｄ１、Ａ／Ｄ３）に入力される。また、デジタル制御部２６の入出力ポート（Ｉ／Ｏ１）から制御パルスがスイッチング素子Ｑ１の入力部に印加されるようになっている。なお、ＰＦＣ回路１４は、実施形態に限定されず、連続型、不連続型、共振型、Ｌインプット型、降昇圧型等の各種を含むことができる。
【００２４】
ＤＣ／ＤＣコンバータ１６は、ＰＦＣ回路１４からの直流出力が一次側巻線Ｌ１の巻線一端側に印加されるコンバータトランスＴＳと、このコンバータトランスＴＳの一次側巻線Ｌ１の巻線他端側に接続されたＭＯＳ型ＦＥＴ等からなるスイッチング素子Ｑ２と、整流ダイオードＤ２と、平滑コンデンサＣ２とを備える。
【００２５】
なお、ＤＣ／ＤＣコンバータ１６は、ＰＦＣ回路１４からの直流出力をＤＣ／ＤＣ変換することができるものでスイッチング素子を備えたものであれば、その種類を問わず、実施形態に限定されない。例えば、フォワード型、フェーズシフト型、複合共振型、擬似共振型、フライバック型、ハーフブリッジ型、アクティブクランプ型、等を含むことができる。
【００２６】
ＤＣ／ＤＣコンバータ１６のスイッチング素子Ｑ２の出力部には過電流検出回路２０内の過電流検出抵抗Ｒ６が接続されている。
【００２７】
ラッチ回路２２は、詳細構成は図示しないが、内部に基準電圧と過電流検出抵抗Ｒ６の両端間電圧とを比較し、当該両端間電圧が基準電圧を超えたとき、ローレベルの過電流検出信号を保持しかつその信号をゲート回路２４内のＡＮＤゲートＧ１の一方の入力部とデジタル制御部２６の入出力ポート（Ｉ／Ｏ４）に出力することができるようになっている。
【００２８】
ゲート回路２４は制御パルス入力ラインに介装されており、その内部にＡＮＤゲートＧ１を備える。このＡＮＤゲートＧ１は、一方の入力部にラッチ回路２２の出力を入力し、他方の入力部にデジタル制御部２６の入出力ポート（Ｉ／Ｏ２）からの制御パルスを入力するようになっている。
【００２９】
検出回路１８は、出力電圧が一定値を超えたか否かを示す信号をデジタル制御部２６の入出力ポート（Ｉ／Ｏ５）にローパスフィルタ３０を介して入力するようになっている。
【００３０】
以上の構成において、交流電源１０から入力する商用電源は全波整流回路１２で全波整流され、ＰＦＣ回路１４により力率を改善された直流に変換されたうえでＤＣ／ＤＣコンバータ１６に供給され、他の直流に変換されて出力される。このＤＣ／ＤＣコンバータ１６の出力電圧は出力端子ＯＵＴから図示略の負荷に供給される。
【００３１】
デジタル制御部２６はＣＰＵ２６１およびＲＡＭ，マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等の各種メモリ２６２を内蔵しており、このＣＰＵ２６１は検出回路１８の出力電圧検出に関わるデジタル値に基づきメモリ２６２に格納しているプログラム（マイクロコンピュータの各種動作を制御する為のメイン処理、割り込み処理等のプログラム）に従い所要の演算を行い、この演算値に対応して入出力ポート（Ｉ／Ｏ２）からゲート回路２４のＡＮＤゲートＧ１を通じてＤＣ／ＤＣコンバータ１６のスイッチング素子Ｑ２の入力部（ゲート）に周期制御した制御パルスを印加して、ＤＣ／ＤＣコンバータ１６の動作を制御し、出力電圧の安定化制御を行うと共に、入出力ポート（Ｉ／Ｏ６）から表示部２８に必要な情報を表示させるように制御する。
【００３２】
デジタル制御部２６は、図示略のＡＤ変換部、ＰＷＭタイマを内蔵し、基準電圧を必要としないで、定電圧制御時の電圧を所望の値に設定できるようになっている。すなわち、検出回路１８のアナログ検出値をＡＤ変換部でデジタル値に変換し、この変換したデジタル値と目標値とが同じ値となるようにＰＷＭタイマ（一定周期のパルス幅可変装置）にデータを送信し、デューティ変調することにより、所望とする定電圧を得るための制御パルスを生成する。
【００３３】
デジタル制御部２６はその入力ポート（Ａ／Ｄ１，Ａ／Ｄ２，Ａ／Ｄ３）を通じてＣＰＵ２６１にＰＦＣ回路１４からのアナログ入力電圧、入力電流、出力電圧をＡ／Ｄ変換しそのＡ／Ｄ変換したデジタル値に基づいてＣＰＵ２６１で所要の演算を行い、その演算に対応して入出力ポート（Ｉ／Ｏ１）を通じてＰＦＣ回路１４のスイッチング素子Ｑ１の入力部へ印加周期を制御した制御パルスを印加してＰＦＣ回路１４の力率改善動作を制御することができるようになっている。
【００３４】
そして、過電流発生時にはスイッチング素子Ｑ２の出力部からの過電流により抵抗６の両端間電圧が上昇する。ラッチ回路２２は抵抗Ｒ６の両端間電圧を基準電圧と比較したうえでこの両端間電圧が基準電圧を超えたときはローレベルの過電流検出信号をゲート回路２４に出力すると共に、デジタル制御部２６の入出力ポート（Ｉ／Ｏ４）にも出力する。
【００３５】
ゲート回路２４は内部のＡＮＤゲートＧ１の一方の入力部にラッチ回路２２の過電流検出信号が入力され、他方の入力部にデジタル制御部２６の入出力ポート（Ｉ／Ｏ２）からの制御パルスが入力されるようになっているので、ＡＮＤゲートＧ１は閉じて制御パルスはＤＣ／ＤＣコンバータ１６のスイッチング素子Ｑ２に印加されなくなり、即座にＤＣ／ＤＣコンバータ１６の動作が停止される。その結果、過電流からスイッチング電源装置を保護することができる。
【００３６】
一方、デジタル制御部２６は、メモリ２６２にプログラム以外に格納されている過電流参照テーブルを参照して過電流検出信号の入力に基づいて過電流状態を検出することができ、その過電流に対応した必要な制御処理を実行することができる。また、デジタル制御部２６は表示部２８に過電流状態を表示してユーザに知らせることが可能である。
【００３７】
図２を参照してデジタル制御部２６のＣＰＵ２６１におけるプログラムに基づく過電流検出を説明すると、開始して、ステップｎ１でＣＰＵ２６１はラッチ回路２２から過電流検出信号が入力されたか否かを判断し、過電流検出信号が入力されていないときは過電流状態で無いとしてステップｎ２でスイッチング電源装置全体の処理をプログラム実行する。この全体処理の説明は略する。
【００３８】
ＣＰＵ２６１は、ステップｎ１でラッチ回路２２から過電流検出信号が入力されたと判断したときステップｎ３で入力ポート（Ａ／Ｄ１，Ａ／Ｄ２，Ａ／Ｄ３）を通じてＰＦＣ回路１４から入力電圧、入力電流、出力電圧を取り込むと共にＡ／Ｄ変換しそのＡ／Ｄ変換したデジタル値に基づいて所要の演算を行って、ＰＦＣ回路１４の動作を確認する。
【００３９】
この確認の結果、ステップｎ４でＰＦＣ回路１４が正常で無いと判断すると、ステップｎ５で表示部２８にアラーム表示させる。このアラームは表示部２８で文字や図形等で表示してもよいし、図示略の音声合成機能により図示略のスピーカから音声によりアラームさせてもよい。
【００４０】
ステップｎ４でＰＦＣ回路１４が正常であると判断したとき、ステップｎ６でラッチ回路２２に過電流検出信号の保持を解除（リセット解除）する。これにより、ゲート回路２４内のＡＮＤゲートＧ１の一方の入力部がハイレベルになって開く結果、デジタル制御部２６からの制御パルスはＡＮＤゲートＧ１を介してＤＣ／ＤＣコンバータ２６のスイッチング素子Ｑ２の入力部に供給することができるようになる。次いで、ステップｎ７でデジタル制御部２６はその入出力ポート（Ｉ／Ｏ５）から入力する検出回路１８の検出信号に基づいて出力電圧が正常であるか否かを判断し、正常でなければステップｎ８で上記と同様にアラーム処理を行い、正常であれば、ステップｎ２の全体処理に移行する。
【００４１】
以上から、本実施形態では、過電流保護動作はデジタル制御部２６を通さずに過電流検出抵抗Ｒ６、ラッチ回路２２、ＡＮＤゲートＧ１というハードウェアで実施するために、デジタル制御部２６による割り込み処理等のソフトウエアに依存しないので、過電流保護動作を高速で行うことができる。
【００４２】
一方、デジタル制御部２６のＣＰＵ２６１では過電流保護動作を高速で行う必要がなくなるので、安価で処理速度が遅いＣＰＵを用いることができる。また、デジタル制御部２６では、ラッチ回路２２からの過電流検出信号が入力されるので、この過電流検出信号に応答して過電流に対応した他の処理、例えば、過電流の原因究明処理や当該デジタル制御部搭載のプログラムに基づく他の付加機能を実行することができる。
【図面の簡単な説明】
【００４３】
【図１】図１は本発明の実施の形態に係るスイッチング電源装置の回路図である。
【図２】図２は上記スイッチング電源装置のデジタル制御部の制御処理を示すフローチャートである。
【符号の説明】
【００４４】
１０は交流電源
１２は全波整流回路
１４はＰＦＣ回路
１６はＤＣ／ＤＣコンバータ
１８は検出回路
２０は過電流検出回路
２２はラッチ回路
２４はゲート回路
２６はデジタル制御部
【技術分野】
【０００１】
本発明は、電力を変換・調整するために内部回路の一部をオンオフできるスイッチング素子を用いたもので過電流保護機能を備えたスイッチング電源装置にかかり、特には、ＰＦＣ回路（力率改善回路）やＤＣ／ＤＣコンバータ等のスイッチング素子を含むスイッチ回路を備え、そのスイッチング素子の入力部にデジタル制御部が発生する制御パルスを印加制御して、そのスイッチング素子のスイッチング動作を制御するスイッチング電源装置に関する。
【背景技術】
【０００２】
例えば、特開２００３−２５９６４０号公報には、入力された電力をスイッチングすることによりパルス状のスイッチング出力を生成するスイッチ回路と、そのスイッチング出力を直流に変換して出力する出力回路と、上記スイッチ回路のスイッチング動作を制御するＣＰＵ搭載のデジタル制御部（ＤＳＰ：デジタルシグナルプロセッサ）とを備えたスイッチング電源装置が開示されている。このスイッチング電源装置では、デジタル制御部により出力電圧を高精度に安定させるようデジタル制御することができるもの、とされている。
【０００３】
このようなデジタル制御部を備えたスイッチング電源装置において、上記公報には記載されていないが、ＣＰＵ（中央処理装置）に過電流検出信号が入力されると、ＣＰＵからスイッチ回路に対してそのスイッチング動作を制御する制御パルスを出力停止の状態に強制することにより過電流保護動作を行うことが可能である。過電流は、出力短絡等に起因するものであり、当該スイッチング電源装置自体の破壊に至るものであるから、高速で過電流保護動作を行うことが要求される。
【０００４】
しかしながら、上記ＣＰＵでは過電流検出信号の入力に応答して過電流保護ルーチンの割り込み処理をし、過電流保護動作を行うとした場合、過電流検出信号の入力から過電流保護動作が行われるまでに時間がかかり、過電流保護動作が遅れてしまうおそれがある。
【０００５】
そこで、過電流が無い状態でも、常時、割り込み処理で過電流検出の読み取りを行うようにすると、その割り込み処理にＣＰＵが占有されてしまい、スイッチング電源装置全体におけるＣＰＵの処理能力が低下する。勿論、高速で割り込み処理することができるＣＰＵを備えることによりＣＰＵの処理能力の低下を防止することができても、それでは、高価なＣＰＵが必要となる。また、割り込み処理の検出で過電流保護を行う以上は過電流保護の動作に時間がかかることには変わりがない。
【０００６】
また、特開平０８−１４６０５２号公報にはＣＰＵを用いて過電流保護を行う場合に、過電流検出に際してのＣＰＵに対する割り込み処理を少なくし、確実に過電流検出を行うことができる、とされている技術が開示されている。
【０００７】
しかしながら、この公報に開示されているものでは、割り込み処理を少なくしても割り込み処理で過電流を検出し、その後で過電流保護を行う以上は過電流保護の動作に時間がかかることには変わりがない。
【特許文献１】特開２００３−２５９６４０号公報
【特許文献２】特開平０８−１４６０５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明により解決すべき課題は、処理速度が低速で安価なＣＰＵを用いても、そのＣＰＵの処理能力に極力影響を及ぼすことなく過電流保護動作を高速でかつ確実に行うことを可能とすることである。
【課題を解決するための手段】
【０００９】
（１）本発明によるスイッチング電源装置は、制御パルスに応答してスイッチング動作するスイッチ回路と、上記スイッチ回路に制御パルスを出力制御する、ＣＰＵを含むデジタル制御部と、当該スイッチング電源装置の過電流状態を検出する過電流検出回路と、上記過電流検出回路による過電流検出信号を保持するラッチ回路と、上記ラッチ回路が保持する過電流検出信号に応答して上記スイッチ回路への制御パルスの入力を阻止するゲート回路と、を備え、上記デジタル制御部のＣＰＵは、上記過電流検出信号の入力に応答して１種以上の処理を実行することが可能になっていることを特徴とするものである。
【００１０】
上記スイッチ回路には交流電源から供給される電流の位相及び波形を電圧波形に近づけることにより力率を改善する力率改善（ＰＦＣ：Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｌｌｅｃｔｉｏｎ）回路、このＰＦＣ回路からの直流電力を別の直流電力に変換するＤＣ／ＤＣコンバータ等、デジタル制御部から制御パルスによりスイッチング動作を制御されるスイッチング素子を備えた回路を含む。
【００１１】
デジタル制御部はＣＰＵを含む制御部であれば特に限定されず、マイクロコンピュータ、ＤＳＰ等を含む。また、ＣＰＵの内蔵個数は１つでも複数でもよい。ＤＳＰは高速処理を要求される場合に好ましい。
【００１２】
上記過電流検出信号の入力に応答して１種以上の処理とは、例えば、過電流検出信号の入力に応答して、過電流に対応した他の処理、例えば、過電流の原因究明処理や当該デジタル制御部搭載のプログラムに基づく他の付加機能の実行処理、等において１種以上の処理のことである。
【００１３】
本発明においては、過電流検出回路により過電流が検出されると、その過電流検出回路からの過電流検出信号はラッチ回路で保持されると同時にゲート回路がその過電流検出信号に応じて制御パルスがスイッチ回路に入力することを停止させるので、過電流保護動作はデジタル制御部内部のＣＰＵ上のプログラム実行による割り込み処理を通さずにハードウェアで直接行うことが可能となり、過電流保護動作を高速で行うことができる。その一方、本発明では、デジタル制御部が備えるＣＰＵは過電流保護動作を高速で行う必要がなくなるので、安価で処理速度が遅いＣＰＵであっても、過電流検出信号の入力に応答して過電流に対応した他の処理、例えば、過電流の原因究明処理や当該デジタル制御部搭載のプログラムに基づく他の付加機能を実行することができる。
【００１４】
（２）本発明の好適な一態様は、上記デジタル制御部が、上記ラッチ回路の保持動作をリセット制御することが可能になっていることである。
【００１５】
この態様では、次の過電流に対して、対応することができる。
【００１６】
（３）本発明の好適な一態様は、上記デジタル制御部が、マイクロコンピュータまたはデジタルシグナルプロセッサにより構成されていることである。
【００１７】
（４）本発明の好適な一態様は、上記ゲート回路が、一方の入力部にラッチ回路の過電流検出信号が入力され、残り他方の入力部に上記デジタル制御部からの制御パルスが入力されるＡＮＤゲートで構成されているである。
【００１８】
（５）本発明の好適な一態様は、上記スイッチ回路がＤＣ／ＤＣコンバータであり、上記過電流検出回路が、上記ＤＣ／ＤＣコンバータ内のスイッチング素子の出力部に接続された抵抗であり、かつ、この抵抗の両端間に発生する電圧により過電流検出信号が形成されることである。
【発明の効果】
【００１９】
本発明によれば、処理速度が低速で安価なＣＰＵを用いても、そのＣＰＵの処理能力の低下等の影響を及ぼすことなく過電流保護動作を高速でかつ確実に行うことができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付した図面を参照して、本発明の実施形態に係るスイッチング電源装置を説明すると、図１はスイッチング電源装置の回路構成を示す。
【００２１】
図１において、１０は商用の交流電源、１２は全波整流回路、１４はＰＦＣ回路、１６はＤＣ／ＤＣコンバータ、１８は各種状態の検出回路、２０は過電流の検出回路、２２は過電流信号のラッチ回路、２４はＡＮＤ回路よりなるゲート回路、２６はマイクロコンピュータからなるデジタル制御部、２８は液晶表示装置等からなる表示部、３０はローパスフィルタである。
【００２２】
以上の構成において、ＰＦＣ回路１４は、交流電源１０の交流電源電圧を全波整流回路１２で整流した整流電圧をインダクタンス素子ＲＬ１と、ＭＯＳ型ＦＥＴ等からなるスイッチング素子Ｑ１（インダクタンス素子ＲＬ１とスイッチング素子Ｑ１とにより昇圧チョッパを構成する。）と電流検出抵抗Ｒ３との直列回路に入力してデジタル制御部２６からの制御パルスでスイッチング素子Ｑ１をオン／オフして交流電源１０の力率を改善するとともに、ダイオードＤ１と平滑コンデンサＣ１とにより直流の出力電圧を得るものである。
【００２３】
デジタル制御部２６には抵抗Ｒ１，Ｒ２の分圧電圧が入力電圧、抵抗Ｒ４，Ｒ５の分圧電圧が出力電圧、電流検出抵抗Ｒ３を通過する電流が入力電流としてそれぞれ各Ａ／Ｄ変換の入力ポート（Ａ／Ｄ２，Ａ／Ｄ１、Ａ／Ｄ３）に入力される。また、デジタル制御部２６の入出力ポート（Ｉ／Ｏ１）から制御パルスがスイッチング素子Ｑ１の入力部に印加されるようになっている。なお、ＰＦＣ回路１４は、実施形態に限定されず、連続型、不連続型、共振型、Ｌインプット型、降昇圧型等の各種を含むことができる。
【００２４】
ＤＣ／ＤＣコンバータ１６は、ＰＦＣ回路１４からの直流出力が一次側巻線Ｌ１の巻線一端側に印加されるコンバータトランスＴＳと、このコンバータトランスＴＳの一次側巻線Ｌ１の巻線他端側に接続されたＭＯＳ型ＦＥＴ等からなるスイッチング素子Ｑ２と、整流ダイオードＤ２と、平滑コンデンサＣ２とを備える。
【００２５】
なお、ＤＣ／ＤＣコンバータ１６は、ＰＦＣ回路１４からの直流出力をＤＣ／ＤＣ変換することができるものでスイッチング素子を備えたものであれば、その種類を問わず、実施形態に限定されない。例えば、フォワード型、フェーズシフト型、複合共振型、擬似共振型、フライバック型、ハーフブリッジ型、アクティブクランプ型、等を含むことができる。
【００２６】
ＤＣ／ＤＣコンバータ１６のスイッチング素子Ｑ２の出力部には過電流検出回路２０内の過電流検出抵抗Ｒ６が接続されている。
【００２７】
ラッチ回路２２は、詳細構成は図示しないが、内部に基準電圧と過電流検出抵抗Ｒ６の両端間電圧とを比較し、当該両端間電圧が基準電圧を超えたとき、ローレベルの過電流検出信号を保持しかつその信号をゲート回路２４内のＡＮＤゲートＧ１の一方の入力部とデジタル制御部２６の入出力ポート（Ｉ／Ｏ４）に出力することができるようになっている。
【００２８】
ゲート回路２４は制御パルス入力ラインに介装されており、その内部にＡＮＤゲートＧ１を備える。このＡＮＤゲートＧ１は、一方の入力部にラッチ回路２２の出力を入力し、他方の入力部にデジタル制御部２６の入出力ポート（Ｉ／Ｏ２）からの制御パルスを入力するようになっている。
【００２９】
検出回路１８は、出力電圧が一定値を超えたか否かを示す信号をデジタル制御部２６の入出力ポート（Ｉ／Ｏ５）にローパスフィルタ３０を介して入力するようになっている。
【００３０】
以上の構成において、交流電源１０から入力する商用電源は全波整流回路１２で全波整流され、ＰＦＣ回路１４により力率を改善された直流に変換されたうえでＤＣ／ＤＣコンバータ１６に供給され、他の直流に変換されて出力される。このＤＣ／ＤＣコンバータ１６の出力電圧は出力端子ＯＵＴから図示略の負荷に供給される。
【００３１】
デジタル制御部２６はＣＰＵ２６１およびＲＡＭ，マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等の各種メモリ２６２を内蔵しており、このＣＰＵ２６１は検出回路１８の出力電圧検出に関わるデジタル値に基づきメモリ２６２に格納しているプログラム（マイクロコンピュータの各種動作を制御する為のメイン処理、割り込み処理等のプログラム）に従い所要の演算を行い、この演算値に対応して入出力ポート（Ｉ／Ｏ２）からゲート回路２４のＡＮＤゲートＧ１を通じてＤＣ／ＤＣコンバータ１６のスイッチング素子Ｑ２の入力部（ゲート）に周期制御した制御パルスを印加して、ＤＣ／ＤＣコンバータ１６の動作を制御し、出力電圧の安定化制御を行うと共に、入出力ポート（Ｉ／Ｏ６）から表示部２８に必要な情報を表示させるように制御する。
【００３２】
デジタル制御部２６は、図示略のＡＤ変換部、ＰＷＭタイマを内蔵し、基準電圧を必要としないで、定電圧制御時の電圧を所望の値に設定できるようになっている。すなわち、検出回路１８のアナログ検出値をＡＤ変換部でデジタル値に変換し、この変換したデジタル値と目標値とが同じ値となるようにＰＷＭタイマ（一定周期のパルス幅可変装置）にデータを送信し、デューティ変調することにより、所望とする定電圧を得るための制御パルスを生成する。
【００３３】
デジタル制御部２６はその入力ポート（Ａ／Ｄ１，Ａ／Ｄ２，Ａ／Ｄ３）を通じてＣＰＵ２６１にＰＦＣ回路１４からのアナログ入力電圧、入力電流、出力電圧をＡ／Ｄ変換しそのＡ／Ｄ変換したデジタル値に基づいてＣＰＵ２６１で所要の演算を行い、その演算に対応して入出力ポート（Ｉ／Ｏ１）を通じてＰＦＣ回路１４のスイッチング素子Ｑ１の入力部へ印加周期を制御した制御パルスを印加してＰＦＣ回路１４の力率改善動作を制御することができるようになっている。
【００３４】
そして、過電流発生時にはスイッチング素子Ｑ２の出力部からの過電流により抵抗６の両端間電圧が上昇する。ラッチ回路２２は抵抗Ｒ６の両端間電圧を基準電圧と比較したうえでこの両端間電圧が基準電圧を超えたときはローレベルの過電流検出信号をゲート回路２４に出力すると共に、デジタル制御部２６の入出力ポート（Ｉ／Ｏ４）にも出力する。
【００３５】
ゲート回路２４は内部のＡＮＤゲートＧ１の一方の入力部にラッチ回路２２の過電流検出信号が入力され、他方の入力部にデジタル制御部２６の入出力ポート（Ｉ／Ｏ２）からの制御パルスが入力されるようになっているので、ＡＮＤゲートＧ１は閉じて制御パルスはＤＣ／ＤＣコンバータ１６のスイッチング素子Ｑ２に印加されなくなり、即座にＤＣ／ＤＣコンバータ１６の動作が停止される。その結果、過電流からスイッチング電源装置を保護することができる。
【００３６】
一方、デジタル制御部２６は、メモリ２６２にプログラム以外に格納されている過電流参照テーブルを参照して過電流検出信号の入力に基づいて過電流状態を検出することができ、その過電流に対応した必要な制御処理を実行することができる。また、デジタル制御部２６は表示部２８に過電流状態を表示してユーザに知らせることが可能である。
【００３７】
図２を参照してデジタル制御部２６のＣＰＵ２６１におけるプログラムに基づく過電流検出を説明すると、開始して、ステップｎ１でＣＰＵ２６１はラッチ回路２２から過電流検出信号が入力されたか否かを判断し、過電流検出信号が入力されていないときは過電流状態で無いとしてステップｎ２でスイッチング電源装置全体の処理をプログラム実行する。この全体処理の説明は略する。
【００３８】
ＣＰＵ２６１は、ステップｎ１でラッチ回路２２から過電流検出信号が入力されたと判断したときステップｎ３で入力ポート（Ａ／Ｄ１，Ａ／Ｄ２，Ａ／Ｄ３）を通じてＰＦＣ回路１４から入力電圧、入力電流、出力電圧を取り込むと共にＡ／Ｄ変換しそのＡ／Ｄ変換したデジタル値に基づいて所要の演算を行って、ＰＦＣ回路１４の動作を確認する。
【００３９】
この確認の結果、ステップｎ４でＰＦＣ回路１４が正常で無いと判断すると、ステップｎ５で表示部２８にアラーム表示させる。このアラームは表示部２８で文字や図形等で表示してもよいし、図示略の音声合成機能により図示略のスピーカから音声によりアラームさせてもよい。
【００４０】
ステップｎ４でＰＦＣ回路１４が正常であると判断したとき、ステップｎ６でラッチ回路２２に過電流検出信号の保持を解除（リセット解除）する。これにより、ゲート回路２４内のＡＮＤゲートＧ１の一方の入力部がハイレベルになって開く結果、デジタル制御部２６からの制御パルスはＡＮＤゲートＧ１を介してＤＣ／ＤＣコンバータ２６のスイッチング素子Ｑ２の入力部に供給することができるようになる。次いで、ステップｎ７でデジタル制御部２６はその入出力ポート（Ｉ／Ｏ５）から入力する検出回路１８の検出信号に基づいて出力電圧が正常であるか否かを判断し、正常でなければステップｎ８で上記と同様にアラーム処理を行い、正常であれば、ステップｎ２の全体処理に移行する。
【００４１】
以上から、本実施形態では、過電流保護動作はデジタル制御部２６を通さずに過電流検出抵抗Ｒ６、ラッチ回路２２、ＡＮＤゲートＧ１というハードウェアで実施するために、デジタル制御部２６による割り込み処理等のソフトウエアに依存しないので、過電流保護動作を高速で行うことができる。
【００４２】
一方、デジタル制御部２６のＣＰＵ２６１では過電流保護動作を高速で行う必要がなくなるので、安価で処理速度が遅いＣＰＵを用いることができる。また、デジタル制御部２６では、ラッチ回路２２からの過電流検出信号が入力されるので、この過電流検出信号に応答して過電流に対応した他の処理、例えば、過電流の原因究明処理や当該デジタル制御部搭載のプログラムに基づく他の付加機能を実行することができる。
【図面の簡単な説明】
【００４３】
【図１】図１は本発明の実施の形態に係るスイッチング電源装置の回路図である。
【図２】図２は上記スイッチング電源装置のデジタル制御部の制御処理を示すフローチャートである。
【符号の説明】
【００４４】
１０は交流電源
１２は全波整流回路
１４はＰＦＣ回路
１６はＤＣ／ＤＣコンバータ
１８は検出回路
２０は過電流検出回路
２２はラッチ回路
２４はゲート回路
２６はデジタル制御部
【特許請求の範囲】
【請求項１】
制御パルスに応答してスイッチング動作するスイッチ回路と、
上記スイッチ回路に制御パルスを出力制御する、ＣＰＵを含むデジタル制御部と、
当該スイッチング電源装置の過電流状態を検出する過電流検出回路と、
上記過電流検出回路による過電流検出信号を保持するラッチ回路と、
上記ラッチ回路が保持する過電流検出信号に応答して上記スイッチ回路への制御パルスの入力を阻止するゲート回路と、を備え、
上記デジタル制御部のＣＰＵは、上記過電流検出信号の入力に応答して１種以上の処理を実行することが可能になっている、ことを特徴とするスイッチング電源装置。
【請求項２】
上記デジタル制御部は、上記ラッチ回路の保持動作をリセット制御することが可能になっている、ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
上記デジタル制御部は、マイクロコンピュータまたはデジタルシグナルプロセッサにより構成されている、ことを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項４】
上記ゲート回路は、一方の入力部にラッチ回路の過電流検出信号が入力され、残り他方の入力部に上記デジタル制御部からの制御パルスが入力されるＡＮＤゲートで構成されている、ことを特徴とする請求項１ないし３のいずれかに記載のスイッチング電源装置。
【請求項５】
上記スイッチ回路がＤＣ／ＤＣコンバータであり、
上記過電流検出回路が、上記ＤＣ／ＤＣコンバータ内のスイッチング素子の出力部に接続された抵抗であり、かつ、この抵抗の両端間に発生する電圧により過電流検出信号が形成される、ことを特徴とする請求項１ないし４のいずれかに記載のスイッチング電源装置。
【請求項１】
制御パルスに応答してスイッチング動作するスイッチ回路と、
上記スイッチ回路に制御パルスを出力制御する、ＣＰＵを含むデジタル制御部と、
当該スイッチング電源装置の過電流状態を検出する過電流検出回路と、
上記過電流検出回路による過電流検出信号を保持するラッチ回路と、
上記ラッチ回路が保持する過電流検出信号に応答して上記スイッチ回路への制御パルスの入力を阻止するゲート回路と、を備え、
上記デジタル制御部のＣＰＵは、上記過電流検出信号の入力に応答して１種以上の処理を実行することが可能になっている、ことを特徴とするスイッチング電源装置。
【請求項２】
上記デジタル制御部は、上記ラッチ回路の保持動作をリセット制御することが可能になっている、ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
上記デジタル制御部は、マイクロコンピュータまたはデジタルシグナルプロセッサにより構成されている、ことを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項４】
上記ゲート回路は、一方の入力部にラッチ回路の過電流検出信号が入力され、残り他方の入力部に上記デジタル制御部からの制御パルスが入力されるＡＮＤゲートで構成されている、ことを特徴とする請求項１ないし３のいずれかに記載のスイッチング電源装置。
【請求項５】
上記スイッチ回路がＤＣ／ＤＣコンバータであり、
上記過電流検出回路が、上記ＤＣ／ＤＣコンバータ内のスイッチング素子の出力部に接続された抵抗であり、かつ、この抵抗の両端間に発生する電圧により過電流検出信号が形成される、ことを特徴とする請求項１ないし４のいずれかに記載のスイッチング電源装置。
【図１】
【図２】
【図２】
【公開番号】特開２００８−９９４４０（Ｐ２００８−９９４４０Ａ）
【公開日】平成２０年４月２４日（２００８．４．２４）
【国際特許分類】
【出願番号】特願２００６−２７８３２３（Ｐ２００６−２７８３２３）
【出願日】平成１８年１０月１２日（２００６．１０．１２）
【出願人】（０００００２９４５）オムロン株式会社 (3,542)
【Ｆターム（参考）】
【公開日】平成２０年４月２４日（２００８．４．２４）
【国際特許分類】
【出願日】平成１８年１０月１２日（２００６．１０．１２）
【出願人】（０００００２９４５）オムロン株式会社 (3,542)
【Ｆターム（参考）】
[ Back to top ]