スパッタリング装置及びスパッタリング処理方法
【課題】安定した放電状態を短時間で達成し、より高速度での成膜を実現したスパッタリング装置及びスパッタリング処理方法を提供する。
【解決手段】ターゲットを取り付けるカソード電極５にＤＣ電圧を印加するためのＤＣ電源１が、イグニッション電圧設定手段を備え、該手段がイグニッション電圧無効と設定した場合には、ＲＦ電源２からカソード電極５にＲＦ電力を印加し、且つ、ＤＣ電源１からカソード電極５にイグニッション電圧を印加せずに、上位制御装置１２で設定された設定電力を印加し、空間６にプラズマを発生・維持し、上記手段がイグニッション電圧有効と設定した場合には、ＤＣ電源１からカソード電極５にイグニッション電圧、次いで設定電力を印加して空間６にプラズマを発生・維持する。
【解決手段】ターゲットを取り付けるカソード電極５にＤＣ電圧を印加するためのＤＣ電源１が、イグニッション電圧設定手段を備え、該手段がイグニッション電圧無効と設定した場合には、ＲＦ電源２からカソード電極５にＲＦ電力を印加し、且つ、ＤＣ電源１からカソード電極５にイグニッション電圧を印加せずに、上位制御装置１２で設定された設定電力を印加し、空間６にプラズマを発生・維持し、上記手段がイグニッション電圧有効と設定した場合には、ＤＣ電源１からカソード電極５にイグニッション電圧、次いで設定電力を印加して空間６にプラズマを発生・維持する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマを用いたスパッタリング装置及びスパッタリング処理方法に関する。
【背景技術】
【０００２】
従来、高周波エネルギーを使用したプラズマスパッタにおいて、セルフバイアス電圧が低いことによって、成膜処理速度が非常に遅いと言う課題があった。この課題を解決した従来のスパッタリング装置としては、例えば特許文献１に示されるようなものがある。図７に示すように、係る装置７０は、真空チャンバ７６内で基板７７を支持するためのサセプタ（基板ホルダー）７３と、基板７７の表面に対向するように絶縁性のターゲット７１とが、設けられている。そして、ターゲット７１と基板７７との間の空間にプロセスガスを供給するＡｒガス供給源７５、空間に高周波電力を印加するＲＦ電源７２を備えている。さらに、周囲に対してターゲット７２を負電位にできるＤＣ電源７４を備えている。この構成では、大型化により低下したターゲット７１の自己バイアスをＤＣ電源７４が補償している。その結果、プラズマ化されたプロセスガスのうち正イオンとなったものをターゲット７２に向かわせる傾向を高め、ターゲット７１のスパッタを促進するようになっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３２８３７９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に示したように、高周波（ＲＦ）電源からの高周波（ＲＦ）電力と直流（ＤＣ）電源からの直流（ＤＣ）電圧とをカソード電極に重畳する場合、下記のような問題があった。
【０００５】
（１）高周波電力とＤＣ電圧とを同時にカソード電極に印加した場合、ＤＣ電源特有の引き込み制御が動作する為、ＤＣ電源の出力が不安定になり、放電が安定に継続できないという問題があった。ここで「引き込み制御」とは、ＤＣ電源がある条件下で動作する出力動作のことを表現している。具体的には、ＤＣ電源内で監視している電流値及び電圧値がある値以上または値以下となった場合、ＤＣ電源の出力が一旦オフにされ、数ｍｓｅｃ後にイグニッション電圧が出力される一連の動作のことを指す。
【０００６】
通常、ターゲットと基板との間の空間にプラズマを発生させる場合には、放電開始時と放電安定時では、前記空間の負荷は異なる。そのため、通常ＤＣ電源は、放電開始時には、上位制御装置にて設定した放電電圧より大きな電圧（イグニッション電圧）を一定期間カソード電極に印加し、その後により電圧値の低い放電電圧を維持するように設定されている。
【０００７】
ＲＦ電源から高周波電力をターゲットアセンブリに印加し、一定期間後、ＤＣ電源からＤＣ電圧をターゲットに印加した場合、ＤＣ電圧印加時に、上位制御装置にて設定された電圧より大きなイグニッション電圧が一定期間印加される。これが原因となり、図４（ａ）に示すように、ＲＦ電源の高周波出力とＤＣ電源のＤＣ出力とでエネルギーのハンチングが起こり、放電が安定に継続・維持できなくなる。一般的に、「ハンチング」とは、外乱によって、回転数や速度などの周期的変化が誘発され、それが持続される現象をいうが、本明細書においては、ＤＣ電圧の印加により、高周波電力の周波数が周期的に変化し、それが持続される現象をいう。
【０００８】
（２）また、ＤＣ電圧の印加により、ＲＦ電源は、定在波比（ＶＳＷＲ）＝２．０以下の瞬時的な負荷変動があった場合、ＲＦ電源の出力も変動してしまい、放電中のプラズマを維持するのに、不安定な要素が助長されていた。それにより、従来ＲＦ出力とＤＣ出力とのエネルギー干渉が起こり、放電が安定に継続できない問題が発生した。
【０００９】
（３）速い速度で成膜するためには、より高いＤＣ電圧の印加が必要であった。しかしながら、上記（１）、（２）の問題点によってＲＦ電力とＤＣ電力・電圧の重畳可能な電力比に限界があった。そのため、より高速度での成膜が困難であった。
【００１０】
（４）プラズマを生成する初段階において、放電が立っても放電維持するまでに時間がかかっており、装置監視上の警報シーケンスが作動し、処理が継続できない問題があった。
【００１１】
本発明は、上記問題点を解決し、安定した放電状態を短時間で達成し、より高速度での成膜を実現したスパッタリング装置及びスパッタリング処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１は、真空チャンバと、
前記真空チャンバ内で基板を支持するための基板ホルダーと、
前記基板ホルダーで支持される基板表面に対向するようにターゲットが設けられるカソード電極と、
前記カソード電極と基板ホルダーに支持される基板との間の空間にプロセスガスを供給するスパッタガス供給源と、
前記空間に、高周波電力によるプラズマを発生させるために前記カソード電極に高周波電力を印加するＲＦ電源と、
前記カソード電極を負電位にすると共に、前記空間に直流電流・電圧によるプラズマを発生・維持させるために前記カソード電極に直流電力を印加するＤＣ電源と、
前記空間にプラズマを発生・維持させるためにカソード電極に印加する電力を設定する上位制御装置と、
を有するスパッタリング装置であって、
前記ＤＣ電源は、ＤＣ電源のみにより前記空間にプラズマを発生・維持させる場合には、上位制御装置において設定された放電電圧を超えるイグニッション電圧を有効とし、ＲＦ電源とＤＣ電源とにより前記空間に放電によるプラズマを発生・維持させる場合には、該イグニッション電圧を無効と判断するイグニッション電圧設定手段を有し、
前記イグニッション電圧設定手段は、
イグニッション電圧を有効に設定した場合、ＲＦ電源をオフし、前記ＤＣ電源からイグニッション電圧を前記カソード電極に印加し、その後、上位制御装置にて設定された設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させ、
イグニッション電圧を無効に設定した場合、ＲＦ電源及びＤＣ電源から上位制御装置にて設定された高周波電力及び設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させるものである
ことを特徴とする。
【００１３】
また本発明の第２は、真空チャンバと、
前記真空チャンバ内で基板を支持するための基板ホルダーと、
前記基板ホルダーで支持される基板表面に対向するようにターゲットが設けられるカソード電極と、
前記カソード電極と基板ホルダーとの間の空間にプロセスガスを供給するスパッタガス供給源と、
前記空間に、高周波電力によるプラズマを発生させるために前記カソード電極に高周波電力を印加するＲＦ電源と、
前記カソード電極を負電位にすると共に、前記空間に直流電流・電圧によるプラズマを発生・維持させるために前記カソード電極に直流電力を印加するＤＣ電源と、
前記空間にプラズマを発生・維持させるために前記カソード電極に印加する電力を設定する上位制御装置と、
を有するスパッタリング装置を用いたスパッタリング処理方法であって、
前記空間にスパッタガス供給源からプロセスガスを供給するステップと、該空間にプラズマを発生・維持させるステップとを有し、該プラズマを発生・維持させるステップにおいて、
前記ＤＣ電源のみにより前記空間に放電によるプラズマを発生・維持させる場合には、ＲＦ電源をオフし、前記上位制御装置において設定された放電電圧を超えるイグニッション電圧を前記ＤＣ電源からカソード電極に印加し、その後、上位制御装置において設定された設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させ、
前記ＲＦ電源とＤＣ電源により前記空間に放電によるプラズマを発生・維持させる場合には、ＤＣ電源のイグニッション電圧を無効として、ＲＦ電源及びＤＣ電源から上位制御装置において設定された高周波電力及び設定電力を前記カソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させる、
ことを特徴とする。
【発明の効果】
【００１４】
この発明によれば、プラズマを用いたスパッタにおいて、放電安定性が向上し、印加可能なＤＣ電力（電圧・電流）量が増えることで、より高速でのスパッタ成膜が可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明のスパッタリング装置の一実施形態の構成を示す概略図である。
【図２】本発明に係るＤＣ電源の出力フローチャートである。
【図３】図１のＲＦ電源内部の構成を示すブロック図及び該ＲＦ電源内部の電力増幅回路の構成を示す図である。
【図４】本発明及び従来のスパッタリング装置における、ＲＦ電源及びＤＣ電源の出力を示す図である。
【図５】図１の整合器の整合動作のタイミングチャートである。
【図６】図１のスパッタリング装置の警報タイミングチャートの一例を示す図である。
【図７】従来のスパッタリング装置の構成を示す断面模式図である。
【発明を実施するための形態】
【００１６】
本発明のスパッタリング装置及びスパッタリング処理について図面を用いて説明する。図１は、本発明のスパッタリング装置の一実施形態の概略構成を示す図である。
【００１７】
本発明のスパッタリング装置は、図１に示すように、真空チャンバ４と、該真空チャンバ内で基板を支持するための基板ホルダー７と、基板ホルダー７で支持される基板表面に対向するようにターゲットを設けるためのカソード電極５とを備えている。さらに、カソード電極５と基板ホルダー７との間のプラズマ空間６にプロセスガスを供給するスパッタガス供給源（不図示）を有している。またさらに、前記カソード電極５に高周波電力（ＲＦ電力）を印加し、前記空間にプラズマを発生させるための高周波電源（ＲＦ電源）２と、前記カソード電極５に直流電力を印加して負電位にすると同時に、前記空間にプラズマを発生させるための直流電源（ＤＣ電源）１を備えている。また、ＲＦ電源２とＤＣ電源１との間に設けられた整合器３と、基板ホルダー７にＲＦ電力を印加可能なＲＦ電源１１と、基板ホルダー７にＤＣ電圧を印加可能なＤＣ電源９を備えている。また、ＤＣ電源９とＲＦ電源１１との間に設けられた整合器１０及びＬＯＷパスフィルター８と、一端がＲＦ電源２及びＤＣ電源１に接続され、他端がＲＦ電源１１及びＤＣ電源９に接続された上位制御装置１２とを有している。
【００１８】
本発明の特徴は、カソード電極５にＤＣ電圧を印加するＤＣ電源１が、イグニッション電圧設定手段（不図示）を有していることにある。係る手段は、ＲＦ電源２とＤＣ電源１とにより空間６にプラズマを発生させる場合には、イグニッション電圧を無効と判断し、ＤＣ電源１のみにより空間６にプラズマを発生・維持させる場合には、イグニッション電圧を有効と判断する。そして、係る手段がイグニッション電圧を有効と設定している場合には、ＲＦ電源２をオフし、ＤＣ電源１から上位制御装置１２にて設定した電圧を超えるイグニッション電圧がカソード電極５に一定期間印加される。その後、上位制御装置１２にて設定された設定電力がカソード電極５に印加し、空間６の負荷インピーダンスに応じた電圧・電流を出力し、該空間６にプラズマを発生・維持させる。
【００１９】
また、イグニッション電圧設定手段がイグニッション電圧を無効と設定している場合、ＲＦ電源２とＤＣ電源１から上位制御装置１２において設定されたＲＦ電力及びＤＣ電圧をカソード電極５に印加する。これにより、空間６の負荷インピーダンスに応じた電圧・電流が出力され、空間６においてプラズマを発生・維持する。この場合、ＤＣ電源１からは、上位制御装置１２において設定されたプラズマを発生・維持するための放電電圧を超えるイグニッション電圧がカソード電極５に印加されることはない。即ち、ＤＣ電源１からカソード電極５にＤＣ電圧を印加した時点で、印加するＤＣ電圧を放電電圧に設定しているので、放電電圧以上の電圧がある一定期間カソード電極５に印加されることはない。
【００２０】
本例において、イグニッション電圧設定手段は、具体的には、ＤＣ電源１にイグニッション電圧の有効／無効を設定可能なスイッチを設けて行う。即ち、ＤＣ電源１は、制御基板及び出力電圧・出力電流のセンシング機能を有し、ＤＣ出力を下記のように制御する。
【００２１】
図２は、図１のＤＣ電源１の出力フローチャートである。先ず、ＳＴＥＰ２１において、上位制御装置１２がＤＣ電源１に出力オン指令を出力する。ＤＣ電源１はイグニッション電圧設定手段を備えており、ＳＴＥＰ２３において、係る手段を無効に設定している場合には、上位制御装置１２において設定されたＤＣ電圧がカソード電極５に印加され、空間６の負荷インピーダンスに応じた電圧・電流が出力される。また、係る手段を有効に設定している場合には、イグニッション電圧（１０００Ｖ以上を負電位で）がカソード電極５に印加される。
【００２２】
本発明においては、図４（ａ）に示した従来のタイミングと同様にして、ＲＦ電源２をオンしてプラズマを発生させる。該プラズマが安定となった後（ＶＳＷＲ＝１．０、負荷Ｚ＝５０Ω）、ＤＣ電源１をオンし、ＤＣ電源１の任意の設定電圧を負荷であるカソード電極５に印加する。従来と本発明とが相違する点は、イグニッション電圧を無効と判断した場合には、ＤＣ電源１から負荷であるカソード電極５に放電電圧を印加するよう上位制御装置１２で制御したことにある。
【００２３】
これにより、ＤＣ電源１からは、イグニッション電圧が出力されることはないので、ＲＦ電源２の出力が変動し、放電中のプラズマに対して不安定な要素が助長されることがなくなるため、図４（ｂ）に示すように、ハンチングのない出力が得られる。即ち、放電が安定に継続する。
【００２４】
但し、イグニッション電圧を無効に設定した場合でも、空間６やスパッタリング装置の負荷変動により、図４（ａ）に示すようなハンチングが生じることもある。そこで、図３（ｂ）に示すように、ＲＦ電源２の電力増幅回路内に設けられたフィードバック抵抗をフランジタイプとし、抵抗値Ｒｆｂを８５Ω以上１５０Ω以下にして負荷変動による出力変化を低減することが望ましい。
【００２５】
ＳＴＥＰ２５においてＤＣ電源１は、イグニッション電圧有効の場合、電流閾値１を上回る電流が観測されたかどうかを監視する。ここで、本発明における「電流閾値１」とは、イグニッション電圧出力後に観測される電流がある一定値以上になった場合、ＤＣ電源１からＤＣ電圧をカソード電極５に印加し、空間６の負荷インピーダンスに応じた電流を供給するための基準となる値をいう。
【００２６】
ＳＴＥＰ２７にて観測された電流値が、閾値１に到達していない場合、ＳＴＥＰ２５において、イグニッション電圧有効時の動作を継続する。即ち、ＤＣ電源１は、負荷であるカソード電極５にイグニッション電圧を印加するよう制御する。
【００２７】
ＳＴＥＰ３１において、ＤＣ電源１がイグニッション電圧有効の場合、観測された電流値が閾値１に到達すると、イグニッション電圧をオフし、負荷インピーダンスに応じた電流を出力し、設定に対する出力制御を行う。尚、ここで言う「イグニッション電圧オフ」とは、閾値１を上回る電流が観測され、上位制御装置１２で設定した放電電圧を印加し、負荷インピーダンスに応じた電流が出力される出力制御モードへ移行することを指す。
【００２８】
ＳＴＥＰ２３において、ＤＣ電源１は、イグニッション電圧を無効と設定した場合には、閾値１を上回る電流が観測されたかどうか監視しない。
【００２９】
ＳＴＥＰ３３にて、ＤＣ電源１は、イグニッション電圧を有効、無効のいずれに設定した場合でも、上位制御装置１２で設定した放電電圧をカソード電極５に印加し、負荷インピーダンスに応じた電流を出力する。
【００３０】
ＳＴＥＰ３５にて、ＤＣ電源１は、放電電圧をカソード電極５に出力制御中、電流閾値２−１上限及び電圧閾値２−２下限を監視している。ここで、「電流閾値２−１」上限とは、ＤＣ電源１の出力許容電流値であり、「電圧閾値２−２下限」とは、ＤＣ電源１の最低電力可能電圧に相当する値である。ＳＴＥＰ３７にてＤＣ電源１は、出力制御中に監視している電流値及び電圧値がそれぞれ、電流閾値２−１上限及び電圧閾値２−２下限に達した時、制御中の出力をオフし、アラーム信号などを上位制御装置１２に出力する。これにより、ＤＣ電源特有の引き込み制御の動作が防止され、ＤＣ電源１の出力が安定し、安定した放電を継続することができる。
【００３１】
ＳＴＥＰ３９にて、ＤＣ電源１は、上位制御装置１２からの出力オフ指令を監視している。ＳＴＥＰ４１にてＤＣ電源１は、出力制御中に監視している電流値及び電圧値がそれぞれ、電流閾値２−１上限及び電圧閾値２−２下限に達していない時、上位制御装置１２で設定したＤＣ電圧及び負荷インピーダンスに応じた電流の出力制御を継続する。ＳＴＥＰ４３にて、上位制御装置１２がＤＣ電源１の出力オフ指令を出力した時、ＤＣ電源１は出力を停止する。
【００３２】
次に本例に用いたＲＦ電源２の出力特性に関し説明する。ＲＦ電源２の瞬時不整合時の出力特性は、ＶＳＷＲ１．０からＶＳＷＲ２．２へ１０ｍｓｅｃ未満の瞬時変動発生した場合においても、ＲＦ出力変動が設定の±５％未満の性能を保持する。
【００３３】
ＶＳＷＲ１．０からＶＳＷＲ２．２へ１０ｍｓｅｃ未満の瞬時変動発生した場合においても、ＲＦ出力変動が設定の±５％未満を満足するためには、ＲＦ電源２内部にある電力増幅回路のフィードバック抵抗値Ｒｆｂを設定する。図３（ａ）は、ＲＦ電源２内部のブロック図を示す。ＲＦ電源２は、図３（ａ）に示すように、ＡＣ／ＤＣコンバートと、ドライバ（ＤＲＶ）と、電力増幅回路（ＡＭＰ）と、ＤＥＴＥＣＴＯＲと、制御回路と、から構成される。図３（ｂ）は図３（ａ）の電力増幅回路の構成図であり、係る回路内に設けられたフィードバック抵抗をフランジタイプとし、抵抗値Ｒｆｂを、負荷変動による出力変化が低減できる８５Ω以上１５０Ω以下、好ましくは１００Ωになるよう設定する。尚、フランジ抵抗とは、放熱板（ヒートシンク）などに実装することができ、抵抗自体の発熱を積極的に放熱させることのできる構造を持つ抵抗である。
【００３４】
フィードバック抵抗をフランジタイプとすることで、抵抗自身を冷却部に直接的に施工できるための発熱低下可能となり、よりフィードバック抵抗値を下げることができる。また、フィードバック抵抗値Ｒｆｂが１５０Ωを超えると、ゲインが増加するため、負荷側の出力変化に対し応答し易くなり、負荷変動時の出力安定性が保たれない。即ち、１５０Ωを超えると、イグニッション電圧を無効に設定した場合でも、図４（ａ）に示すように、ハンチングが起こる可能性があるため好ましくない。また、フィードバック抵抗値Ｒｆｂが８５Ω未満になると、最大出力、効率、ゲインが低下し、高調波が増加し、ＲＦ電力を負荷であるカソード電極にＲＦ電力を印加することが難しくなり、空間６にプラズマを発生させることができなくなる。よって、本発明においては、フィードバック抵抗値Ｒｆｂを８５Ω以上で１５０Ω以下に設定することが望ましい。尚、ＲＦ電源１１においても、ＲＦ電源２と同等の瞬時不整合時の出力特性を保持することが望ましい。
【００３５】
次に、図１に示す整合器３のパラメータの設定手順について説明する。本発明においては、整合器３のパラメータを以下の手順により設定することで、プラズマ生成の初段階において、放電が立っても放電維持するまでに時間を要し、装置監視上の警報シーケンスが作動して処理が継続できなくなるという問題を緩和することができる。
【００３６】
整合器３には、次のパラメータ設定が可能である。設定する項目としてＰｔｈ（電力閾値）、オフプリセット、オフプリセットディレイ、オンプリセット、オンプリセットディレイなどがあり、図５に示すタイミングで整合動作を行うことができる。尚、ここで、「Ｐｔｈ（電力閾値）」とは自動整合動作を行うＲＦ電力の最低電力［Ｗ］の設定値を言う。Ｐｔｈで設定された電力が投入されると、整合器３は自動整合動作を開始する。また、「オフプリセット」とは、整合器３内のバリアブルコンデンサＶＣ１，ＶＣ２が通常静定している位置のことを言う。即ちＲＦ電力が投入されていない場合に静定している位置を言い、「オフプリセットディレイ」とはＰｔｈ値を検出後、オフプリセット位置に留まる時間を言う。さらに「オンプリセット」とは、オフプリセット動作まで終えた後に、ＶＣ１，２を任意の位置に動作させる位置のことを言う。そして「オンプリセットディレイ」とは任意の位置に留まる時間を言う。整合器３は、オフプリセットからオンプリセットディレイまでの各動作後に、自動整合動作を行う。また、オフプリセットからオンプリセットまでの各設定がされていない場合、Ｐｔｈで設定された電力が投入されると、整合器３は自動整合を開始する。
【００３７】
整合器３に対し、オフプリセット設定に際し、手順として放電着火領域を確認し、放電着火領域内から、オフプリセットを設定する。尚、「着火」とは、放電していない状態から、ＲＦ電源２オンで放電した瞬間のこととする。次いで着火領域中における着火時間を計測し、着火するまでの時間の早い所（１．０ｓｅｃ未満）を絞る。次いで放電着火領域内で着火させない条件にて、Ｖｐｐのデータ取る。尚、ここで、「Ｖｐｐ」とは、整合器３の出力端部の電圧ピーク・ツー・ピークのことを言う。
【００３８】
次いで前記放電着火領域内で着火させない条件で、Ｖｐｐデータの候補中の中で、Ｖｐｐ値が高いところを絞り、その候補中から、着火後の反射波が低くそして早く反射波が収束するポジション絞る。さらにその候補の中で、着火領域の中央に位置するポジションを選定する。前記オフプリセット決定後、より確実に着火させるために、オフプリセットディレイの設定を行う。例えば、０．１ｓｅｃ等に設定される。
【００３９】
整合器３に対してオンプリセットの設定に際し、手順としてＲＦ電力投入時における、最初の基板処理条件で自動整合モードにて放電させ、その時の整合器３内のバリアブルコンデンサＶＣ１、ＶＣ２の整合位置を確認する。ここで確認した整合位置を、オンプリセット位置の基準点とし、次いで整合器３のパラメータである、オンプリセット機能を有効とし、オンプリセット位置に設定する。
【００４０】
次いで同じ条件で放電を行い、自動整合するまでのバリアブルコンデンサＶＣ１，ＶＣ２の動作状態を観察し、基準点から、オンプリセットポジションの微調を行う。自動整合した後のバリアブルコンデンサＶＣ１，ＶＣ２の動きに無駄がなくなるようにすることで、早く反射波が収束する。
【００４１】
また、オンプリセットディレイは、最初の放電がＲＦ単独（ＲＦ電力とＤＣ電力の同時印加では無い）場合は、０．０ｓｅｃ設定のままで良いが、条件により、ＲＦ電力及びＤＣ電力を同時に印加する場合には、０．１ｓｅｃと設定すると良い場合がある。
【００４２】
また、着火後における、放電安定状態が正常か異常かを判別する際、装置の警報タイミングチャートを図６の様にすると良い。図６に示すＲＦ電源２からのＲＦ電力出力後、一定期間内は、空間６のプラズマが安定しない状態が継続する。また、ＤＣ電源１からＤＣ電圧出力後も、一定期間内は、空間６のプラズマが安定しない状態が継続することがある。そのため、ＲＦ電源２の出力開始時より、５．０ｓｅｃ程度をディレイタイムとしてカウントし、監視を行わないことで、正常・異常が判別可能である。さらに、ＲＦ電源２の出力開始後、一定時間後にＤＣ電源１が投入される場合には、投入後の２．０ｓｅｃ程度をマスクタイムとしてカウントし、監視を行わない。これにより、スパッタリング装置の処理を無駄に停止したり、出力指令制御をする必要がなくなる。
【符号の説明】
【００４３】
１：ＤＣ電源、２：ＲＦ電源、３：整合器、４：真空チャンバ、５：カソード電極、６：プラズマ空間、７：基板ホルダー、８：ＬＯＷパスフィルター、９：ＤＣ電源、１０：整合器、１１：ＲＦ電源、１２：上位制御装置
【技術分野】
【０００１】
本発明は、プラズマを用いたスパッタリング装置及びスパッタリング処理方法に関する。
【背景技術】
【０００２】
従来、高周波エネルギーを使用したプラズマスパッタにおいて、セルフバイアス電圧が低いことによって、成膜処理速度が非常に遅いと言う課題があった。この課題を解決した従来のスパッタリング装置としては、例えば特許文献１に示されるようなものがある。図７に示すように、係る装置７０は、真空チャンバ７６内で基板７７を支持するためのサセプタ（基板ホルダー）７３と、基板７７の表面に対向するように絶縁性のターゲット７１とが、設けられている。そして、ターゲット７１と基板７７との間の空間にプロセスガスを供給するＡｒガス供給源７５、空間に高周波電力を印加するＲＦ電源７２を備えている。さらに、周囲に対してターゲット７２を負電位にできるＤＣ電源７４を備えている。この構成では、大型化により低下したターゲット７１の自己バイアスをＤＣ電源７４が補償している。その結果、プラズマ化されたプロセスガスのうち正イオンとなったものをターゲット７２に向かわせる傾向を高め、ターゲット７１のスパッタを促進するようになっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３２８３７９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に示したように、高周波（ＲＦ）電源からの高周波（ＲＦ）電力と直流（ＤＣ）電源からの直流（ＤＣ）電圧とをカソード電極に重畳する場合、下記のような問題があった。
【０００５】
（１）高周波電力とＤＣ電圧とを同時にカソード電極に印加した場合、ＤＣ電源特有の引き込み制御が動作する為、ＤＣ電源の出力が不安定になり、放電が安定に継続できないという問題があった。ここで「引き込み制御」とは、ＤＣ電源がある条件下で動作する出力動作のことを表現している。具体的には、ＤＣ電源内で監視している電流値及び電圧値がある値以上または値以下となった場合、ＤＣ電源の出力が一旦オフにされ、数ｍｓｅｃ後にイグニッション電圧が出力される一連の動作のことを指す。
【０００６】
通常、ターゲットと基板との間の空間にプラズマを発生させる場合には、放電開始時と放電安定時では、前記空間の負荷は異なる。そのため、通常ＤＣ電源は、放電開始時には、上位制御装置にて設定した放電電圧より大きな電圧（イグニッション電圧）を一定期間カソード電極に印加し、その後により電圧値の低い放電電圧を維持するように設定されている。
【０００７】
ＲＦ電源から高周波電力をターゲットアセンブリに印加し、一定期間後、ＤＣ電源からＤＣ電圧をターゲットに印加した場合、ＤＣ電圧印加時に、上位制御装置にて設定された電圧より大きなイグニッション電圧が一定期間印加される。これが原因となり、図４（ａ）に示すように、ＲＦ電源の高周波出力とＤＣ電源のＤＣ出力とでエネルギーのハンチングが起こり、放電が安定に継続・維持できなくなる。一般的に、「ハンチング」とは、外乱によって、回転数や速度などの周期的変化が誘発され、それが持続される現象をいうが、本明細書においては、ＤＣ電圧の印加により、高周波電力の周波数が周期的に変化し、それが持続される現象をいう。
【０００８】
（２）また、ＤＣ電圧の印加により、ＲＦ電源は、定在波比（ＶＳＷＲ）＝２．０以下の瞬時的な負荷変動があった場合、ＲＦ電源の出力も変動してしまい、放電中のプラズマを維持するのに、不安定な要素が助長されていた。それにより、従来ＲＦ出力とＤＣ出力とのエネルギー干渉が起こり、放電が安定に継続できない問題が発生した。
【０００９】
（３）速い速度で成膜するためには、より高いＤＣ電圧の印加が必要であった。しかしながら、上記（１）、（２）の問題点によってＲＦ電力とＤＣ電力・電圧の重畳可能な電力比に限界があった。そのため、より高速度での成膜が困難であった。
【００１０】
（４）プラズマを生成する初段階において、放電が立っても放電維持するまでに時間がかかっており、装置監視上の警報シーケンスが作動し、処理が継続できない問題があった。
【００１１】
本発明は、上記問題点を解決し、安定した放電状態を短時間で達成し、より高速度での成膜を実現したスパッタリング装置及びスパッタリング処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１は、真空チャンバと、
前記真空チャンバ内で基板を支持するための基板ホルダーと、
前記基板ホルダーで支持される基板表面に対向するようにターゲットが設けられるカソード電極と、
前記カソード電極と基板ホルダーに支持される基板との間の空間にプロセスガスを供給するスパッタガス供給源と、
前記空間に、高周波電力によるプラズマを発生させるために前記カソード電極に高周波電力を印加するＲＦ電源と、
前記カソード電極を負電位にすると共に、前記空間に直流電流・電圧によるプラズマを発生・維持させるために前記カソード電極に直流電力を印加するＤＣ電源と、
前記空間にプラズマを発生・維持させるためにカソード電極に印加する電力を設定する上位制御装置と、
を有するスパッタリング装置であって、
前記ＤＣ電源は、ＤＣ電源のみにより前記空間にプラズマを発生・維持させる場合には、上位制御装置において設定された放電電圧を超えるイグニッション電圧を有効とし、ＲＦ電源とＤＣ電源とにより前記空間に放電によるプラズマを発生・維持させる場合には、該イグニッション電圧を無効と判断するイグニッション電圧設定手段を有し、
前記イグニッション電圧設定手段は、
イグニッション電圧を有効に設定した場合、ＲＦ電源をオフし、前記ＤＣ電源からイグニッション電圧を前記カソード電極に印加し、その後、上位制御装置にて設定された設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させ、
イグニッション電圧を無効に設定した場合、ＲＦ電源及びＤＣ電源から上位制御装置にて設定された高周波電力及び設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させるものである
ことを特徴とする。
【００１３】
また本発明の第２は、真空チャンバと、
前記真空チャンバ内で基板を支持するための基板ホルダーと、
前記基板ホルダーで支持される基板表面に対向するようにターゲットが設けられるカソード電極と、
前記カソード電極と基板ホルダーとの間の空間にプロセスガスを供給するスパッタガス供給源と、
前記空間に、高周波電力によるプラズマを発生させるために前記カソード電極に高周波電力を印加するＲＦ電源と、
前記カソード電極を負電位にすると共に、前記空間に直流電流・電圧によるプラズマを発生・維持させるために前記カソード電極に直流電力を印加するＤＣ電源と、
前記空間にプラズマを発生・維持させるために前記カソード電極に印加する電力を設定する上位制御装置と、
を有するスパッタリング装置を用いたスパッタリング処理方法であって、
前記空間にスパッタガス供給源からプロセスガスを供給するステップと、該空間にプラズマを発生・維持させるステップとを有し、該プラズマを発生・維持させるステップにおいて、
前記ＤＣ電源のみにより前記空間に放電によるプラズマを発生・維持させる場合には、ＲＦ電源をオフし、前記上位制御装置において設定された放電電圧を超えるイグニッション電圧を前記ＤＣ電源からカソード電極に印加し、その後、上位制御装置において設定された設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させ、
前記ＲＦ電源とＤＣ電源により前記空間に放電によるプラズマを発生・維持させる場合には、ＤＣ電源のイグニッション電圧を無効として、ＲＦ電源及びＤＣ電源から上位制御装置において設定された高周波電力及び設定電力を前記カソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させる、
ことを特徴とする。
【発明の効果】
【００１４】
この発明によれば、プラズマを用いたスパッタにおいて、放電安定性が向上し、印加可能なＤＣ電力（電圧・電流）量が増えることで、より高速でのスパッタ成膜が可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明のスパッタリング装置の一実施形態の構成を示す概略図である。
【図２】本発明に係るＤＣ電源の出力フローチャートである。
【図３】図１のＲＦ電源内部の構成を示すブロック図及び該ＲＦ電源内部の電力増幅回路の構成を示す図である。
【図４】本発明及び従来のスパッタリング装置における、ＲＦ電源及びＤＣ電源の出力を示す図である。
【図５】図１の整合器の整合動作のタイミングチャートである。
【図６】図１のスパッタリング装置の警報タイミングチャートの一例を示す図である。
【図７】従来のスパッタリング装置の構成を示す断面模式図である。
【発明を実施するための形態】
【００１６】
本発明のスパッタリング装置及びスパッタリング処理について図面を用いて説明する。図１は、本発明のスパッタリング装置の一実施形態の概略構成を示す図である。
【００１７】
本発明のスパッタリング装置は、図１に示すように、真空チャンバ４と、該真空チャンバ内で基板を支持するための基板ホルダー７と、基板ホルダー７で支持される基板表面に対向するようにターゲットを設けるためのカソード電極５とを備えている。さらに、カソード電極５と基板ホルダー７との間のプラズマ空間６にプロセスガスを供給するスパッタガス供給源（不図示）を有している。またさらに、前記カソード電極５に高周波電力（ＲＦ電力）を印加し、前記空間にプラズマを発生させるための高周波電源（ＲＦ電源）２と、前記カソード電極５に直流電力を印加して負電位にすると同時に、前記空間にプラズマを発生させるための直流電源（ＤＣ電源）１を備えている。また、ＲＦ電源２とＤＣ電源１との間に設けられた整合器３と、基板ホルダー７にＲＦ電力を印加可能なＲＦ電源１１と、基板ホルダー７にＤＣ電圧を印加可能なＤＣ電源９を備えている。また、ＤＣ電源９とＲＦ電源１１との間に設けられた整合器１０及びＬＯＷパスフィルター８と、一端がＲＦ電源２及びＤＣ電源１に接続され、他端がＲＦ電源１１及びＤＣ電源９に接続された上位制御装置１２とを有している。
【００１８】
本発明の特徴は、カソード電極５にＤＣ電圧を印加するＤＣ電源１が、イグニッション電圧設定手段（不図示）を有していることにある。係る手段は、ＲＦ電源２とＤＣ電源１とにより空間６にプラズマを発生させる場合には、イグニッション電圧を無効と判断し、ＤＣ電源１のみにより空間６にプラズマを発生・維持させる場合には、イグニッション電圧を有効と判断する。そして、係る手段がイグニッション電圧を有効と設定している場合には、ＲＦ電源２をオフし、ＤＣ電源１から上位制御装置１２にて設定した電圧を超えるイグニッション電圧がカソード電極５に一定期間印加される。その後、上位制御装置１２にて設定された設定電力がカソード電極５に印加し、空間６の負荷インピーダンスに応じた電圧・電流を出力し、該空間６にプラズマを発生・維持させる。
【００１９】
また、イグニッション電圧設定手段がイグニッション電圧を無効と設定している場合、ＲＦ電源２とＤＣ電源１から上位制御装置１２において設定されたＲＦ電力及びＤＣ電圧をカソード電極５に印加する。これにより、空間６の負荷インピーダンスに応じた電圧・電流が出力され、空間６においてプラズマを発生・維持する。この場合、ＤＣ電源１からは、上位制御装置１２において設定されたプラズマを発生・維持するための放電電圧を超えるイグニッション電圧がカソード電極５に印加されることはない。即ち、ＤＣ電源１からカソード電極５にＤＣ電圧を印加した時点で、印加するＤＣ電圧を放電電圧に設定しているので、放電電圧以上の電圧がある一定期間カソード電極５に印加されることはない。
【００２０】
本例において、イグニッション電圧設定手段は、具体的には、ＤＣ電源１にイグニッション電圧の有効／無効を設定可能なスイッチを設けて行う。即ち、ＤＣ電源１は、制御基板及び出力電圧・出力電流のセンシング機能を有し、ＤＣ出力を下記のように制御する。
【００２１】
図２は、図１のＤＣ電源１の出力フローチャートである。先ず、ＳＴＥＰ２１において、上位制御装置１２がＤＣ電源１に出力オン指令を出力する。ＤＣ電源１はイグニッション電圧設定手段を備えており、ＳＴＥＰ２３において、係る手段を無効に設定している場合には、上位制御装置１２において設定されたＤＣ電圧がカソード電極５に印加され、空間６の負荷インピーダンスに応じた電圧・電流が出力される。また、係る手段を有効に設定している場合には、イグニッション電圧（１０００Ｖ以上を負電位で）がカソード電極５に印加される。
【００２２】
本発明においては、図４（ａ）に示した従来のタイミングと同様にして、ＲＦ電源２をオンしてプラズマを発生させる。該プラズマが安定となった後（ＶＳＷＲ＝１．０、負荷Ｚ＝５０Ω）、ＤＣ電源１をオンし、ＤＣ電源１の任意の設定電圧を負荷であるカソード電極５に印加する。従来と本発明とが相違する点は、イグニッション電圧を無効と判断した場合には、ＤＣ電源１から負荷であるカソード電極５に放電電圧を印加するよう上位制御装置１２で制御したことにある。
【００２３】
これにより、ＤＣ電源１からは、イグニッション電圧が出力されることはないので、ＲＦ電源２の出力が変動し、放電中のプラズマに対して不安定な要素が助長されることがなくなるため、図４（ｂ）に示すように、ハンチングのない出力が得られる。即ち、放電が安定に継続する。
【００２４】
但し、イグニッション電圧を無効に設定した場合でも、空間６やスパッタリング装置の負荷変動により、図４（ａ）に示すようなハンチングが生じることもある。そこで、図３（ｂ）に示すように、ＲＦ電源２の電力増幅回路内に設けられたフィードバック抵抗をフランジタイプとし、抵抗値Ｒｆｂを８５Ω以上１５０Ω以下にして負荷変動による出力変化を低減することが望ましい。
【００２５】
ＳＴＥＰ２５においてＤＣ電源１は、イグニッション電圧有効の場合、電流閾値１を上回る電流が観測されたかどうかを監視する。ここで、本発明における「電流閾値１」とは、イグニッション電圧出力後に観測される電流がある一定値以上になった場合、ＤＣ電源１からＤＣ電圧をカソード電極５に印加し、空間６の負荷インピーダンスに応じた電流を供給するための基準となる値をいう。
【００２６】
ＳＴＥＰ２７にて観測された電流値が、閾値１に到達していない場合、ＳＴＥＰ２５において、イグニッション電圧有効時の動作を継続する。即ち、ＤＣ電源１は、負荷であるカソード電極５にイグニッション電圧を印加するよう制御する。
【００２７】
ＳＴＥＰ３１において、ＤＣ電源１がイグニッション電圧有効の場合、観測された電流値が閾値１に到達すると、イグニッション電圧をオフし、負荷インピーダンスに応じた電流を出力し、設定に対する出力制御を行う。尚、ここで言う「イグニッション電圧オフ」とは、閾値１を上回る電流が観測され、上位制御装置１２で設定した放電電圧を印加し、負荷インピーダンスに応じた電流が出力される出力制御モードへ移行することを指す。
【００２８】
ＳＴＥＰ２３において、ＤＣ電源１は、イグニッション電圧を無効と設定した場合には、閾値１を上回る電流が観測されたかどうか監視しない。
【００２９】
ＳＴＥＰ３３にて、ＤＣ電源１は、イグニッション電圧を有効、無効のいずれに設定した場合でも、上位制御装置１２で設定した放電電圧をカソード電極５に印加し、負荷インピーダンスに応じた電流を出力する。
【００３０】
ＳＴＥＰ３５にて、ＤＣ電源１は、放電電圧をカソード電極５に出力制御中、電流閾値２−１上限及び電圧閾値２−２下限を監視している。ここで、「電流閾値２−１」上限とは、ＤＣ電源１の出力許容電流値であり、「電圧閾値２−２下限」とは、ＤＣ電源１の最低電力可能電圧に相当する値である。ＳＴＥＰ３７にてＤＣ電源１は、出力制御中に監視している電流値及び電圧値がそれぞれ、電流閾値２−１上限及び電圧閾値２−２下限に達した時、制御中の出力をオフし、アラーム信号などを上位制御装置１２に出力する。これにより、ＤＣ電源特有の引き込み制御の動作が防止され、ＤＣ電源１の出力が安定し、安定した放電を継続することができる。
【００３１】
ＳＴＥＰ３９にて、ＤＣ電源１は、上位制御装置１２からの出力オフ指令を監視している。ＳＴＥＰ４１にてＤＣ電源１は、出力制御中に監視している電流値及び電圧値がそれぞれ、電流閾値２−１上限及び電圧閾値２−２下限に達していない時、上位制御装置１２で設定したＤＣ電圧及び負荷インピーダンスに応じた電流の出力制御を継続する。ＳＴＥＰ４３にて、上位制御装置１２がＤＣ電源１の出力オフ指令を出力した時、ＤＣ電源１は出力を停止する。
【００３２】
次に本例に用いたＲＦ電源２の出力特性に関し説明する。ＲＦ電源２の瞬時不整合時の出力特性は、ＶＳＷＲ１．０からＶＳＷＲ２．２へ１０ｍｓｅｃ未満の瞬時変動発生した場合においても、ＲＦ出力変動が設定の±５％未満の性能を保持する。
【００３３】
ＶＳＷＲ１．０からＶＳＷＲ２．２へ１０ｍｓｅｃ未満の瞬時変動発生した場合においても、ＲＦ出力変動が設定の±５％未満を満足するためには、ＲＦ電源２内部にある電力増幅回路のフィードバック抵抗値Ｒｆｂを設定する。図３（ａ）は、ＲＦ電源２内部のブロック図を示す。ＲＦ電源２は、図３（ａ）に示すように、ＡＣ／ＤＣコンバートと、ドライバ（ＤＲＶ）と、電力増幅回路（ＡＭＰ）と、ＤＥＴＥＣＴＯＲと、制御回路と、から構成される。図３（ｂ）は図３（ａ）の電力増幅回路の構成図であり、係る回路内に設けられたフィードバック抵抗をフランジタイプとし、抵抗値Ｒｆｂを、負荷変動による出力変化が低減できる８５Ω以上１５０Ω以下、好ましくは１００Ωになるよう設定する。尚、フランジ抵抗とは、放熱板（ヒートシンク）などに実装することができ、抵抗自体の発熱を積極的に放熱させることのできる構造を持つ抵抗である。
【００３４】
フィードバック抵抗をフランジタイプとすることで、抵抗自身を冷却部に直接的に施工できるための発熱低下可能となり、よりフィードバック抵抗値を下げることができる。また、フィードバック抵抗値Ｒｆｂが１５０Ωを超えると、ゲインが増加するため、負荷側の出力変化に対し応答し易くなり、負荷変動時の出力安定性が保たれない。即ち、１５０Ωを超えると、イグニッション電圧を無効に設定した場合でも、図４（ａ）に示すように、ハンチングが起こる可能性があるため好ましくない。また、フィードバック抵抗値Ｒｆｂが８５Ω未満になると、最大出力、効率、ゲインが低下し、高調波が増加し、ＲＦ電力を負荷であるカソード電極にＲＦ電力を印加することが難しくなり、空間６にプラズマを発生させることができなくなる。よって、本発明においては、フィードバック抵抗値Ｒｆｂを８５Ω以上で１５０Ω以下に設定することが望ましい。尚、ＲＦ電源１１においても、ＲＦ電源２と同等の瞬時不整合時の出力特性を保持することが望ましい。
【００３５】
次に、図１に示す整合器３のパラメータの設定手順について説明する。本発明においては、整合器３のパラメータを以下の手順により設定することで、プラズマ生成の初段階において、放電が立っても放電維持するまでに時間を要し、装置監視上の警報シーケンスが作動して処理が継続できなくなるという問題を緩和することができる。
【００３６】
整合器３には、次のパラメータ設定が可能である。設定する項目としてＰｔｈ（電力閾値）、オフプリセット、オフプリセットディレイ、オンプリセット、オンプリセットディレイなどがあり、図５に示すタイミングで整合動作を行うことができる。尚、ここで、「Ｐｔｈ（電力閾値）」とは自動整合動作を行うＲＦ電力の最低電力［Ｗ］の設定値を言う。Ｐｔｈで設定された電力が投入されると、整合器３は自動整合動作を開始する。また、「オフプリセット」とは、整合器３内のバリアブルコンデンサＶＣ１，ＶＣ２が通常静定している位置のことを言う。即ちＲＦ電力が投入されていない場合に静定している位置を言い、「オフプリセットディレイ」とはＰｔｈ値を検出後、オフプリセット位置に留まる時間を言う。さらに「オンプリセット」とは、オフプリセット動作まで終えた後に、ＶＣ１，２を任意の位置に動作させる位置のことを言う。そして「オンプリセットディレイ」とは任意の位置に留まる時間を言う。整合器３は、オフプリセットからオンプリセットディレイまでの各動作後に、自動整合動作を行う。また、オフプリセットからオンプリセットまでの各設定がされていない場合、Ｐｔｈで設定された電力が投入されると、整合器３は自動整合を開始する。
【００３７】
整合器３に対し、オフプリセット設定に際し、手順として放電着火領域を確認し、放電着火領域内から、オフプリセットを設定する。尚、「着火」とは、放電していない状態から、ＲＦ電源２オンで放電した瞬間のこととする。次いで着火領域中における着火時間を計測し、着火するまでの時間の早い所（１．０ｓｅｃ未満）を絞る。次いで放電着火領域内で着火させない条件にて、Ｖｐｐのデータ取る。尚、ここで、「Ｖｐｐ」とは、整合器３の出力端部の電圧ピーク・ツー・ピークのことを言う。
【００３８】
次いで前記放電着火領域内で着火させない条件で、Ｖｐｐデータの候補中の中で、Ｖｐｐ値が高いところを絞り、その候補中から、着火後の反射波が低くそして早く反射波が収束するポジション絞る。さらにその候補の中で、着火領域の中央に位置するポジションを選定する。前記オフプリセット決定後、より確実に着火させるために、オフプリセットディレイの設定を行う。例えば、０．１ｓｅｃ等に設定される。
【００３９】
整合器３に対してオンプリセットの設定に際し、手順としてＲＦ電力投入時における、最初の基板処理条件で自動整合モードにて放電させ、その時の整合器３内のバリアブルコンデンサＶＣ１、ＶＣ２の整合位置を確認する。ここで確認した整合位置を、オンプリセット位置の基準点とし、次いで整合器３のパラメータである、オンプリセット機能を有効とし、オンプリセット位置に設定する。
【００４０】
次いで同じ条件で放電を行い、自動整合するまでのバリアブルコンデンサＶＣ１，ＶＣ２の動作状態を観察し、基準点から、オンプリセットポジションの微調を行う。自動整合した後のバリアブルコンデンサＶＣ１，ＶＣ２の動きに無駄がなくなるようにすることで、早く反射波が収束する。
【００４１】
また、オンプリセットディレイは、最初の放電がＲＦ単独（ＲＦ電力とＤＣ電力の同時印加では無い）場合は、０．０ｓｅｃ設定のままで良いが、条件により、ＲＦ電力及びＤＣ電力を同時に印加する場合には、０．１ｓｅｃと設定すると良い場合がある。
【００４２】
また、着火後における、放電安定状態が正常か異常かを判別する際、装置の警報タイミングチャートを図６の様にすると良い。図６に示すＲＦ電源２からのＲＦ電力出力後、一定期間内は、空間６のプラズマが安定しない状態が継続する。また、ＤＣ電源１からＤＣ電圧出力後も、一定期間内は、空間６のプラズマが安定しない状態が継続することがある。そのため、ＲＦ電源２の出力開始時より、５．０ｓｅｃ程度をディレイタイムとしてカウントし、監視を行わないことで、正常・異常が判別可能である。さらに、ＲＦ電源２の出力開始後、一定時間後にＤＣ電源１が投入される場合には、投入後の２．０ｓｅｃ程度をマスクタイムとしてカウントし、監視を行わない。これにより、スパッタリング装置の処理を無駄に停止したり、出力指令制御をする必要がなくなる。
【符号の説明】
【００４３】
１：ＤＣ電源、２：ＲＦ電源、３：整合器、４：真空チャンバ、５：カソード電極、６：プラズマ空間、７：基板ホルダー、８：ＬＯＷパスフィルター、９：ＤＣ電源、１０：整合器、１１：ＲＦ電源、１２：上位制御装置
【特許請求の範囲】
【請求項１】
真空チャンバと、
前記真空チャンバ内で基板を支持するための基板ホルダーと、
前記基板ホルダーで支持される基板表面に対向するようにターゲットが設けられるカソード電極と、
前記カソード電極と基板ホルダーに支持される基板との間の空間にプロセスガスを供給するスパッタガス供給源と、
前記空間に、高周波電力によるプラズマを発生させるために前記カソード電極に高周波電力を印加するＲＦ電源と、
前記カソード電極を負電位にすると共に、前記空間に直流電流・電圧によるプラズマを発生・維持させるために前記カソード電極に直流電力を印加するＤＣ電源と、
前記空間にプラズマを発生・維持させるためにカソード電極に印加する電力を設定する上位制御装置と、
を有するスパッタリング装置であって、
前記ＤＣ電源は、ＤＣ電源のみにより前記空間にプラズマを発生・維持させる場合には、上位制御装置において設定された放電電圧を超えるイグニッション電圧を有効とし、ＲＦ電源とＤＣ電源とにより前記空間に放電によるプラズマを発生・維持させる場合には、該イグニッション電圧を無効と判断するイグニッション電圧設定手段を有し、
前記イグニッション電圧設定手段は、
イグニッション電圧を有効に設定した場合、ＲＦ電源をオフし、前記ＤＣ電源からイグニッション電圧を前記カソード電極に印加し、その後、上位制御装置にて設定された設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させ、
イグニッション電圧を無効に設定した場合、ＲＦ電源及びＤＣ電源から上位制御装置にて設定された高周波電力及び設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させるものである
ことを特徴とするスパッタリング装置。
【請求項２】
前記ＲＦ電源とＤＣ電源とによりプラズマを発生・維持させる場合には、ＲＦ電源の電力増幅回路内に設けられたフィードバック抵抗の抵抗値Ｒｆｂを８５Ω以上１５０Ω以下にしたことを特徴とする請求項１に記載のスパッタリング装置。
【請求項３】
真空チャンバと、
前記真空チャンバ内で基板を支持するための基板ホルダーと、
前記基板ホルダーで支持される基板表面に対向するようにターゲットが設けられるカソード電極と、
前記カソード電極と基板ホルダーとの間の空間にプロセスガスを供給するスパッタガス供給源と、
前記空間に、高周波電力によるプラズマを発生させるために前記カソード電極に高周波電力を印加するＲＦ電源と、
前記カソード電極を負電位にすると共に、前記空間に直流電流・電圧によるプラズマを発生・維持させるために前記カソード電極に直流電力を印加するＤＣ電源と、
前記空間にプラズマを発生・維持させるために前記カソード電極に印加する電力を設定する上位制御装置と、
を有するスパッタリング装置を用いたスパッタリング処理方法であって、
前記空間にスパッタガス供給源からプロセスガスを供給するステップと、該空間にプラズマを発生・維持させるステップとを有し、該プラズマを発生・維持させるステップにおいて、
前記ＤＣ電源のみにより前記空間に放電によるプラズマを発生・維持させる場合には、ＲＦ電源をオフし、前記上位制御装置において設定された放電電圧を超えるイグニッション電圧を前記ＤＣ電源からカソード電極に印加し、その後、上位制御装置において設定された設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させ、
前記ＲＦ電源とＤＣ電源により前記空間に放電によるプラズマを発生・維持させる場合には、ＤＣ電源のイグニッション電圧を無効として、ＲＦ電源及びＤＣ電源から上位制御装置において設定された高周波電力及び設定電力を前記カソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させる、
ことを特徴とするスパッタリング処理方法。
【請求項４】
前記ＲＦ電源とＤＣ電源とによりプラズマを発生・維持させる場合には、ＲＦ電源の電力増幅回路内に設けられたフィードバック抵抗の抵抗値Ｒｆｂを８５Ω以上１５０Ω以下にしたことを特徴とする請求項３に記載のスパッタリング処理方法。
【請求項１】
真空チャンバと、
前記真空チャンバ内で基板を支持するための基板ホルダーと、
前記基板ホルダーで支持される基板表面に対向するようにターゲットが設けられるカソード電極と、
前記カソード電極と基板ホルダーに支持される基板との間の空間にプロセスガスを供給するスパッタガス供給源と、
前記空間に、高周波電力によるプラズマを発生させるために前記カソード電極に高周波電力を印加するＲＦ電源と、
前記カソード電極を負電位にすると共に、前記空間に直流電流・電圧によるプラズマを発生・維持させるために前記カソード電極に直流電力を印加するＤＣ電源と、
前記空間にプラズマを発生・維持させるためにカソード電極に印加する電力を設定する上位制御装置と、
を有するスパッタリング装置であって、
前記ＤＣ電源は、ＤＣ電源のみにより前記空間にプラズマを発生・維持させる場合には、上位制御装置において設定された放電電圧を超えるイグニッション電圧を有効とし、ＲＦ電源とＤＣ電源とにより前記空間に放電によるプラズマを発生・維持させる場合には、該イグニッション電圧を無効と判断するイグニッション電圧設定手段を有し、
前記イグニッション電圧設定手段は、
イグニッション電圧を有効に設定した場合、ＲＦ電源をオフし、前記ＤＣ電源からイグニッション電圧を前記カソード電極に印加し、その後、上位制御装置にて設定された設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させ、
イグニッション電圧を無効に設定した場合、ＲＦ電源及びＤＣ電源から上位制御装置にて設定された高周波電力及び設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させるものである
ことを特徴とするスパッタリング装置。
【請求項２】
前記ＲＦ電源とＤＣ電源とによりプラズマを発生・維持させる場合には、ＲＦ電源の電力増幅回路内に設けられたフィードバック抵抗の抵抗値Ｒｆｂを８５Ω以上１５０Ω以下にしたことを特徴とする請求項１に記載のスパッタリング装置。
【請求項３】
真空チャンバと、
前記真空チャンバ内で基板を支持するための基板ホルダーと、
前記基板ホルダーで支持される基板表面に対向するようにターゲットが設けられるカソード電極と、
前記カソード電極と基板ホルダーとの間の空間にプロセスガスを供給するスパッタガス供給源と、
前記空間に、高周波電力によるプラズマを発生させるために前記カソード電極に高周波電力を印加するＲＦ電源と、
前記カソード電極を負電位にすると共に、前記空間に直流電流・電圧によるプラズマを発生・維持させるために前記カソード電極に直流電力を印加するＤＣ電源と、
前記空間にプラズマを発生・維持させるために前記カソード電極に印加する電力を設定する上位制御装置と、
を有するスパッタリング装置を用いたスパッタリング処理方法であって、
前記空間にスパッタガス供給源からプロセスガスを供給するステップと、該空間にプラズマを発生・維持させるステップとを有し、該プラズマを発生・維持させるステップにおいて、
前記ＤＣ電源のみにより前記空間に放電によるプラズマを発生・維持させる場合には、ＲＦ電源をオフし、前記上位制御装置において設定された放電電圧を超えるイグニッション電圧を前記ＤＣ電源からカソード電極に印加し、その後、上位制御装置において設定された設定電力をカソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させ、
前記ＲＦ電源とＤＣ電源により前記空間に放電によるプラズマを発生・維持させる場合には、ＤＣ電源のイグニッション電圧を無効として、ＲＦ電源及びＤＣ電源から上位制御装置において設定された高周波電力及び設定電力を前記カソード電極に印加し、前記空間の負荷インピーダンスに応じた電圧・電流を出力させて前記空間にプラズマを発生・維持させる、
ことを特徴とするスパッタリング処理方法。
【請求項４】
前記ＲＦ電源とＤＣ電源とによりプラズマを発生・維持させる場合には、ＲＦ電源の電力増幅回路内に設けられたフィードバック抵抗の抵抗値Ｒｆｂを８５Ω以上１５０Ω以下にしたことを特徴とする請求項３に記載のスパッタリング処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−２５５０６１（Ｐ２０１０−２５５０６１Ａ）
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願番号】特願２００９−１０７６９６（Ｐ２００９−１０７６９６）
【出願日】平成２１年４月２７日（２００９．４．２７）
【出願人】（０００２２７２９４）キヤノンアネルバ株式会社 (564)
【Ｆターム（参考）】
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願日】平成２１年４月２７日（２００９．４．２７）
【出願人】（０００２２７２９４）キヤノンアネルバ株式会社 (564)
【Ｆターム（参考）】
[ Back to top ]