セラミック電子部品の製造方法および製造装置
【課題】外部導体層の厚みを薄く制御することができるとともに、外部導体層の長さを容易に制御することが可能なセラミック電子部品の製造方法と製造装置を提供する。
【解決手段】積層セラミックコンデンサの製造方法は、型部材100に予め形成されためっき層120にセラミック素体チップ1の少なくとも一部の表面を接触させ、その接触した状態でセラミック素体チップ1を熱処理することにより、めっき層からなる外部導体層12をセラミック素体チップ1の一部の表面上に形成する。
【解決手段】積層セラミックコンデンサの製造方法は、型部材100に予め形成されためっき層120にセラミック素体チップ1の少なくとも一部の表面を接触させ、その接触した状態でセラミック素体チップ1を熱処理することにより、めっき層からなる外部導体層12をセラミック素体チップ1の一部の表面上に形成する。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、一般的にはセラミック電子部品の製造方法および製造装置に関し、特定的には積層セラミックコンデンサ等のチップ型のセラミック電子部品の製造方法および製造装置に関するものである。
【背景技術】
【0002】
従来から、たとえば、積層セラミックコンデンサは、以下のようにして製造される。
【0003】
まず、セラミック原料粉末を含むスラリーを準備する。このスラリーをシートに成形し、セラミックグリーンシートを作製する。セラミックグリーンシートの表面上には、内部電極層の原材料である導電性ペーストを所定のパターンに従って塗布する。この導電性ペーストは、金属粉末、溶剤およびワニスから構成される。
【0004】
次に、導電ペーストが塗布された複数のセラミックグリーンシートを積層し、熱圧着することにより、一体化された生の積層体を作製する。この生の積層体を焼成することにより、セラミック積層体を作製する。このセラミック積層体の内部には、複数の内部電極層が形成されている。内部電極層の一部の端面は、セラミック積層体の外部表面に露出している。
【0005】
次に、内部電極層の一部の端面が露出したセラミック積層体の外表面の上に、外部電極層の原材料である導電性ペーストを塗布した後、焼き付ける。この導電性ペーストは、金属粉末、ガラスフリット、溶剤およびワニスから構成される。これにより、特定の内部電極層に電気的に接続されるように、セラミック積層体の外表面の上に外部電極層が形成される。
【0006】
最後に、半田付け性能を高めるために、必要に応じて外部電極層の表面にめっき層を形成する。
【0007】
図12は、従来の積層セラミックコンデンサを示す断面図である。
【0008】
図12に示すように、セラミック電子部品の一例である積層セラミックコンデンサ5は、直方体状のセラミック積層体50を備えている。複数の内部電極層51の各々の一方端面がセラミック積層体50の外表面にまで到達するように形成されている。セラミック積層体50の両側表面において複数の内部電極層51の一方端面が互い違いに露出するように配置されている。外部電極層52は、特定の内部電極層51に電気的に接続されるように、セラミック積層体50の両側表面の上に形成される。外部電極層52の折り返し端部53は、セラミック積層体50の上下面の両端部まで延びるように形成されている。
【0009】
ところで、近年、積層セラミックコンデンサには、小型化と大容量化が求められている。しかしながら、上記の製造方法によれば、導電性ペーストを塗布することによって外部電極層が形成されるので、外部電極層の厚みは数十〜数百μmである。このため、厚い外部電極層は、積層セラミックコンデンサにおいてより小さな体積でより大きな容量を得るための障害になっている。そこで、外部導体層としての外部電極層の厚みを薄くすることが求められている。
【0010】
たとえば、特開昭63−169014号公報(以下、特許文献1という)には、チップコンデンサーの外部電極端子の形成方法として、従来例と発明例の二つの方法が記載されている。
【0011】
特許文献1において従来例として記載された一つの方法では、チップコンデンサー素子の全表面に活性化層を付着させ、無電解めっきにより、チップコンデンサー素子の全表面に導電性金属層を析出させる。そして、導電性金属層の一部の上に形成された耐エッチング層をマスクとして、導電性金属層を選択的にエッチング除去することにより、外部電極を形成する。
【0012】
特許文献1において発明例として記載されたもう一つの方法では、チップコンデンサー素子の相対する両端の側壁面に露出した内部電極層が短絡されるように、その側壁面全面に無電解めっきによって導電性金属層を析出させることにより、外部電極を形成する。
【特許文献1】特開昭63−169014号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
図12に示すように、積層セラミックコンデンサ5を基板等に表面実装するために、外部電極層52は、セラミック積層体50の両側面だけでなく、セラミック積層体50の上下面の両端部まで延びるように形成されている。この場合、セラミック積層体50の上下面の両端部上に形成された外部電極層52の折り返し端部53の長さをほぼ一定の長さに制御する必要がある。
【0014】
特許文献1に記載された外部電極端子の一つの形成方法では、マスクを用いて導電性金属層を選択的にエッチング除去することにより、外部電極を形成する。この形成方法では、図12に示すような外部電極層52の折り返し端部53の長さをほぼ一定の長さに制御することができるが、その制御のためにマスキング工程とエッチング工程という煩雑な製造工程が必要になるという問題がある。また、このような煩雑な製造工程を行う必要があるので、チップコンデンサー素子の大きさが小さくなると、外部電極層52の折り返し端部53の長さをほぼ一定の長さに制御することが非常に困難になる。
【0015】
また、特許文献1に記載された外部電極端子のもう一つの形成方法では、チップコンデンサー素子の両端側壁面に露出した内部電極層を利用して無電解めっきを行うため、図12に示すようにセラミック積層体50の両側面に外部電極層52を形成することができるが、セラミック積層体50の上下面の両端部まで延びるように外部電極層52の折り返し端部53を形成することができない。セラミック積層体50の上下面の両端部まで延びるように外部電極層52の折り返し端部53を形成するためには、折り返し端部53を形成する領域に活性化層を形成する必要がある。この場合、図12に示すような外部電極層52の折り返し端部53の長さをほぼ一定の長さに制御する目的で、活性化層を選択的に形成するためにマスキング工程とエッチング工程という煩雑な製造工程が必要になるという問題がある。また、このような煩雑な製造工程を行う必要があるので、チップコンデンサー素子の大きさが小さくなると、外部電極層52の折り返し端部53の長さをほぼ一定の長さに制御することが非常に困難になる。
【0016】
そこで、この発明の目的は、外部導体層の厚みを薄く制御することができるとともに、外部導体層の長さを容易に制御することが可能なセラミック電子部品の製造方法と製造装置を提供することである。
【課題を解決するための手段】
【0017】
この発明の一つの局面に従ったセラミック電子部品の製造方法は、セラミック素体を有するセラミック電子部品の製造方法であって、以下のステップを備える。
【0018】
(A)セラミック素体とは別の部材に予め形成されためっき層にセラミック素体の少なくとも一部の表面を接触させるステップ。
【0019】
(B)セラミック素体の少なくとも一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステップ。
【0020】
この発明の一つの局面に従ったセラミック電子部品の製造方法では、セラミック素体とは別の部材にめっき層が予め形成されているので、めっき層の厚みや長さの寸法が予め定められている。このため、セラミック素体の少なくとも一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、セラミック素体の一部の表面上に形成されためっき層からなる外部導体層の厚みや長さの寸法においてバラツキが複数のセラミック電子部品間で小さく、外部導体層の厚みや長さを容易に制御することができる。また、外部導体層がめっき層からなるので、外部導体層の厚みを薄くすることができる。さらに、セラミック素体とは別の部材に予め形成されているめっき層がセラミック素体の一部の表面上に転写されることにより、外部導体層が形成されるので、めっき層の厚みを薄くしても、外部導体層に欠陥が生じ難い。
【0021】
なお、この発明の一つの局面に従ったセラミック電子部品の製造方法では、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するために、セラミック素体をめっき液に浸漬する必要がないので、めっき液がセラミック素体に浸入することによる信頼性の低下を防止することができる。
【0022】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法は、セラミック素体を有するセラミック電子部品の製造方法であって、以下のステップを備える。
【0023】
(C)セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステップ。
【0024】
(D)型部材の凹部にセラミック素体の一部を嵌め入れることにより、型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステップ。
【0025】
(E)セラミック素体の一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステップ。
【0026】
(F)外部導体層が形成されたセラミック素体を型部材から分離するステップ。
【0027】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、この発明の一つの局面に従った製造方法で得られる作用効果に加えて、以下の作用効果を得ることができる。
【0028】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、型部材の凹部にセラミック素体の一部を嵌め入れることにより、型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させる。型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させた状態で、セラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成する。このため、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層が予め形成された凹部を有する型部材を用いるだけで、セラミック素体の両側面に外部導体層を形成することができるだけでなく、セラミック素体の上下面の両端部まで延びるように外部導体層の両端部を容易に形成することができる。
【0029】
なお、凹部を有する型部材を用いることにより、予め形成されためっき層とセラミック素体の一部の表面とを容易に接触させることができる。
【0030】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、型部材の凹部の内側表面にめっき層を形成するステップは、電解めっきによって行われ、型部材において、めっき層が形成される部分は導体からなり、めっき層が形成されない部分は絶縁体からなることが好ましい。
【0031】
この場合、型部材の凹部の内側表面において導体の部分のみに選択的にめっき層を電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層の選択的形成、または、めっき層のパターニングが可能となる。これにより、外部導体層としての外部電極が多数個、セラミック素体の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【0032】
なお、めっき層が形成される部分は、型部材の凹部の内側表面の全部でもよく、一部分でもよい。
【0033】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、型部材の凹部の内側表面にめっき層を形成するステップは、無電解めっきによって行われ、型部材において、めっき層が形成される部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料からなり、めっき層が形成されない部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有しない材料からなることが好ましい。
【0034】
この場合、型部材の凹部の内側表面において触媒活性を有する材料からなる部分のみに選択的にめっき層を無電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層の選択的形成、または、めっき層のパターニングが可能となる。これにより、外部導体層としての外部電極が多数個、セラミック素体の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【0035】
なお、めっき層が形成される部分は、型部材の凹部の内側表面の全部でもよく、一部分でもよい。
【0036】
この発明の一つの局面、または、もう一つの局面に従ったセラミック電子部品の製造方法では、セラミック素体の熱処理は、めっき層に含まれる金属と、セラミック素体に含まれる酸素とが反応して生成物を生じさせる温度以上で行われることが好ましい。
【0037】
この場合、生成物の存在により、めっき層とセラミック素体とを強固に密着させることができる。これにより、めっき層からなる外部導体層のセラミック素体に対する密着性を高めることができる。
【0038】
この発明の一つの局面、または、もう一つの局面に従ったセラミック電子部品の製造方法では、セラミック素体は、積層された複数のセラミック層と、複数のセラミック層の間に配置された複数の内部導体層とを含み、内部導体層の一部の表面がセラミック素体の外表面に露出していることが好ましい。そして、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステップにおいて、外部導体層が内部導体層に電気的に接続されるように形成されることが好ましい。
【0039】
この場合、たとえば、チップ型の積層セラミックコンデンサの製造に本発明の製造方法を適用することができるので、積層セラミックコンデンサにおいてより小さな体積でより大きな容量を得ることが可能になる。
【0040】
この発明の別の局面に従ったセラミック電子部品の製造方法は、セラミック素体を有するセラミック電子部品の製造方法であって、上記のステップ(C)、(D)、(E)および(F)が連続して行われる。
【0041】
このようにすることにより、セラミック電子部品の製造方法において量産性に優れた外部導体層の形成方法を提供することができる。
【0042】
この発明の別の局面に従ったセラミック電子部品の製造方法においては、(C)型部材の凹部の内側表面にめっき層を形成するステップでは、第1の型部材の凹部の内側表面にめっき層を形成し、第2の型部材の凹部の内側表面にめっき層を形成することが好ましい。そして、(D)型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステップでは、第1の型部材の凹部にセラミック素体の一方側の部分を嵌め入れることにより、第1の型部材の凹部の内側表面に形成されためっき層にセラミック素体の一方側の部分の表面を接触させ、第2の型部材の凹部にセラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、第2の型部材の凹部の内側表面に形成されためっき層にセラミック素体の他方側の部分の表面を接触させることが好ましい。
【0043】
このようにすることにより、セラミック電子部品の製造方法において、さらに量産性に優れた外部導体層の形成方法を提供することができる。
【0044】
この発明のセラミック電子部品の製造方法において、めっき層の主成分は、ニッケル(Ni)または銅(Cu)であることが好ましい。
【0045】
この発明に従ったセラミック電子部品の製造装置は、セラミック素体を有するセラミック電子部品の製造装置であって、以下のステーションが連続して配置されている。
【0046】
(G)セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステーション。
【0047】
(H)型部材の凹部にセラミック素体の一部を嵌め入れることにより、型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステーション。
【0048】
(I)セラミック素体の一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステーション。
【0049】
(J)外部導体層が形成されたセラミック素体を型部材から分離するステーション。
【0050】
このようにすることにより、セラミック電子部品の製造装置において量産性に優れた外部導体層の形成装置を提供することができる。
【0051】
この発明のセラミック電子部品の製造装置では、(G)型部材の凹部の内側表面にめっき層を形成するステーションは、第1の型部材の凹部の内側表面にめっき層を形成するステーションと、第2の型部材の凹部の内側表面にめっき層を形成するステーションとを含むことが好ましい。そして、(H)型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステーションは、第1の型部材の凹部にセラミック素体の一方側の部分を嵌め入れることにより、第1の型部材の凹部の内側表面に形成されためっき層にセラミック素体の一方側の部分の表面を接触させるステーションと、第2の型部材の凹部にセラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、第2の型部材の凹部の内側表面に形成されためっき層にセラミック素体の他方側の部分の表面を接触させるステーションとを含むことが好ましい。
【0052】
このようにすることにより、セラミック電子部品の製造装置において、さらに量産性に優れた外部導体層の形成装置を提供することができる。
【0053】
この発明の製造方法を用いて製造された複数のセラミック電子部品は、複数のセラミック素体の各々の一部の表面にめっき層が形成された複数のセラミック電子部品であって、複数のセラミック素体と、複数のめっき層とを備える。複数のセラミック素体は、上下面と、この上下面を接続する左右側面とを有する。複数のめっき層は、複数のセラミック素体の各々の上面の一方端部から、左側面または右側面の少なくともいずれか一方を経て、下面の一方端部まで延びるように各々のめっき層が形成されている。複数のセラミック素体の各々の上面または下面のいずれかの一方端部に形成された複数のめっき層の長さの平均値に対する標準偏差の割合が3%以下である。
【0054】
このように本発明の製造方法を用いて製造されたセラミック電子部品においては、外部導体層を構成するめっき層の両端部の長さを制御することができる。
【0055】
この発明の製造方法を用いて製造された複数のセラミック電子部品において、複数のめっき層の厚みの平均値に対する標準偏差の割合が5%以下であることが好ましい。
【0056】
このようにすることにより、外部導体層を構成するめっき層の厚みも制御することができる。
【発明の効果】
【0057】
以上のようにこの発明によれば、外部導体層の厚みを薄く制御することができるとともに、外部導体層の長さを容易に制御することが可能となる。これにより、たとえば、チップ型の積層セラミックコンデンサ等のセラミック電子部品の小型化、ひいては大容量化を実現することが容易になる。
【発明を実施するための最良の形態】
【0058】
以下、この発明の実施の形態を図面に基づいて説明する。
【0059】
図1〜図9は、この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの製造工程を順に示す概略的な断面図である。
【0060】
図1〜図9を用いて、積層セラミックコンデンサにおいて、電解めっき層からなる外部導体層を形成する方法について説明する。
【0061】
まず、図1に示すように、型部材100の表面において、めっき層を形成すべきでない部分にはセラミック層110を形成しておく。めっき層を形成すべき部分は、型部材100の材質、たとえば、ステンレス鋼のままにしておく。めっき層を形成すべきでない部分も型部材100の材質であるステンレス鋼のままにしておいてもよい。しかし、この場合、型部材100を繰り返し使用することによって、不要な電解めっき層がその部分に堆積されることになるので好ましくない。セラミック層110は、絶縁体の一例であり、たとえば、アルミナ、ジルコニア等のセラミック材料から形成される。型部材100の材質としてのステンレス鋼は、導体の一例であり、他の金属材料でもよい。ただし、型部材100の材質としての金属材料は、後工程で行なわれる熱処理温度よりも高い融点を有する必要がある。なお、型部材100は、後述の直方体形状のセラミック素体チップの一部を嵌め入れることが可能な凹部を有する。
【0062】
次に、図2に示すように、電解めっき法により、型部材100の凹部の内側表面にめっき層120、たとえば、銅めっき層を形成する。めっき層120は、ニッケルめっき層でもよい。
【0063】
その後、図3に示すように、凹部を取り囲むようにリング形状のチップ案内支持治具200をセラミック層110の上に載置する。
【0064】
そして、図4に示すように、積層セラミックコンデンサのセラミック素体チップ1の一方の側部がチップ案内支持治具200の内周面によって案内され、セラミック素体チップ1の一部を型部材100の凹部に嵌め入れる。これにより、型部材100の凹部の内側表面に形成されためっき層120にセラミック素体チップ1の一部の表面、すなわち、外部導体層を形成すべき表面を接触させることができる。また、一部が型部材100の凹部に嵌め入れられたセラミック素体チップ1は、チップ案内支持治具200によって支持され、倒れることがない。
【0065】
なお、セラミック電子部品の一例である積層セラミックコンデンサのセラミック素体チップ1は、直方体状のセラミック積層体10を備えている。複数の内部導体層11の各々の一方端面がセラミック積層体10の外表面にまで到達するように形成されている。セラミック積層体10の両側表面において複数の内部導体層11の一方端面が互い違いに露出するように配置されている。
【0066】
図5に示すように、チップ案内支持治具200を型部材100から取り外した後、セラミック素体チップ1の表面がめっき層120に接触した状態で、型部材100とセラミック素体チップ1を熱処理炉300内に入れることにより、熱処理する。この熱処理は、めっき層120に含まれる金属と、セラミック素体チップ1に含まれる酸素とが反応して生成物を生じさせる温度以上で行われる。たとえば、めっき層120に含まれる金属が銅の場合、1065℃以上の温度で熱処理が行なわれることにより、めっき層120とセラミック素体チップ1との界面付近で、上記の生成物として銅の酸化物であるCu2O、CuOが生じる。
【0067】
このようにして、セラミック素体チップ1の表面がめっき層120に接触した状態でセラミック素体チップ1を熱処理することにより、図8に示すようにめっき層からなる外部導体層12がセラミック素体チップ1の片側表面上に形成される。上記の生成物の存在により、めっき層120とセラミック素体チップ1とを強固に密着させることができる。そして、冷却した後、外部導体層12が形成されたセラミック素体チップ1を型部材100から分離する。
【0068】
上記の実施の形態では、めっき層からなる外部導体層12をセラミック素体チップ1の片側表面上に形成する場合について説明した。めっき層からなる外部導体層12をセラミック素体チップ1の両側表面上に形成する場合には、まず、図6に示すように、チップ案内支持治具200を型部材100から取り外す。もう一つの型部材400を準備し、型部材400の表面においてめっき層を形成すべきでない部分にはセラミック層410を形成しておく。電解めっき法により、型部材400の凹部の内側表面にめっき層420、たとえば、銅めっき層を形成しておく。積層セラミックコンデンサのセラミック素体チップ1の反対側の他方の側部をもう一つの型部材400の凹部に嵌め入れる。これにより、型部材400の凹部の内側表面に形成されためっき層420にセラミック素体チップ1の一部の表面としてもう一方の側部の表面を接触させることができる。このようにして、外部導体層を形成すべきセラミック素体チップ1の両側の表面を接触させることができる。
【0069】
そして、図7に示すように、セラミック素体チップ1の両側の表面がめっき層120、420に接触した状態で、型部材100とセラミック素体チップ1を熱処理炉500内に入れることにより、熱処理する。このようにして、セラミック素体チップ1の両側表面がめっき層120、420に接触した状態でセラミック素体チップ1を熱処理することにより、図9に示すように、めっき層からなる外部導体層12、42がセラミック素体チップ1の両側表面上に形成される。そして、冷却した後、外部導体層12、42が形成されたセラミック素体チップ1を型部材100、400から分離する。
【0070】
なお、積層セラミックコンデンサにおいて、無電解めっき層からなる外部導体層を形成する場合には、図1に示すように、型部材100の表面において、めっき層を形成すべきでない部分にはセラミック層110を形成してもよいが、めっき層を形成すべきでない部分を、無電解めっき浴に含まれる還元剤の一例であるホルムアルデヒドに対して触媒活性を有しない材料の一例である型部材100の材質、たとえば、ステンレス鋼のままにしておいてもよい。めっき層を形成すべき部分には、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料として、たとえば、銅めっきの場合、触媒物質であるパラジウム(Pd)粒子を含む材料を付与しておく。次に、図2に示すように、無電解めっき法により、型部材100の凹部の内側表面にめっき層120、たとえば、銅めっき層を形成する。その後の製造工程は、電解めっき層からなる外部導体層を形成する場合と同様である。
【0071】
以上のように、この発明の一つの実施の形態として、積層セラミックコンデンサの製造方法では、セラミック素体チップ1とは別の部材にめっき層120、420が予め形成されているので、めっき層120、420の厚みや長さの寸法が予め定められている。このため、セラミック素体チップ1の少なくとも一部の表面がめっき層120、420に接触した状態でセラミック素体チップ1を熱処理することにより、セラミック素体チップ1の一部の表面上に形成されためっき層からなる外部導体層12、42の厚みや長さの寸法においてバラツキが複数の積層セラミックコンデンサ間で小さく、外部導体層12、42の厚みや長さを容易に制御することができる。また、外部導体層12、42がめっき層からなるので、外部導体層12、42の厚みを薄くすることができる。さらに、セラミック素体チップ1とは別の部材に予め形成されているめっき層120、420がセラミック素体チップ1の一部の表面上に転写されることにより、外部導体層12、42が形成されるので、めっき層120、420の厚みを薄くしても、外部導体層12、42に欠陥が生じ難い。
【0072】
なお、この発明の積層セラミックコンデンサの製造方法では、めっき層からなる外部導体層12、42をセラミック素体チップ1の一部の表面上に形成するために、セラミック素体チップ1をめっき液に浸漬する必要がないので、めっき液がセラミック素体チップ1に浸入することによる信頼性の低下を防止することができる。
【0073】
また、上述した本発明の一つの実施の形態としての積層セラミックコンデンサの製造方法をもう一つの局面から見れば、上記の作用効果に加えて、以下の作用効果を得ることができる。
【0074】
型部材100、400の凹部にセラミック素体チップ1の一部を嵌め入れることにより、型部材100、400の凹部の内側表面に形成されためっき層120、420にセラミック素体チップ1の一部の表面を接触させる。型部材100、400の凹部の内側表面に形成されためっき層120、420にセラミック素体チップ1の一部の表面を接触させた状態で、セラミック素体チップ1を熱処理することにより、めっき層からなる外部導体層12、42をセラミック素体チップ1の一部の表面上に形成する。このため、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層120、420が予め形成された凹部を有する型部材100、400を用いるだけで、図10に示すようにセラミック素体チップ1の両側面に外部導体層12、42を形成することができるだけでなく、セラミック素体チップ1の上下面の両端部まで延びるように外部導体層12、42の折り返し端部を容易に形成することができる。
【0075】
なお、凹部を有する型部材100、400を用いることにより、予め形成されためっき層120、420とセラミック素体チップ1の一部の表面とを容易に接触させることができる。
【0076】
この発明の積層セラミックコンデンサの製造方法では、型部材100、400の凹部の内側表面にめっき層120、420を形成するステップは、電解めっきによって行われ、型部材100、400において、めっき層120、420が形成される部分は導体からなり、めっき層が形成されない部分は絶縁体からなる場合、型部材100、400の凹部の内側表面において導体の部分のみに選択的にめっき層120、420を電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層120、420の選択的形成、または、めっき層120、420のパターニングが可能となる。これにより、外部導体層12、42としての外部電極が多数個、セラミック素体チップ1の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【0077】
なお、めっき層120、420が形成される部分は、型部材100、400の凹部の内側表面の全部でもよく、一部分でもよい。
【0078】
また、この発明の積層セラミックコンデンサの製造方法では、型部材100、400の凹部の内側表面にめっき層を形成するステップは、無電解めっきによって行われ、型部材100、400において、めっき層120、420が形成される部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料からなり、めっき層が形成されない部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有しない材料からなる場合、型部材100、400の凹部の内側表面において触媒活性を有する材料からなる部分のみに選択的にめっき層120、420を無電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層120、420の選択的形成、または、めっき層120、420のパターニングが可能となる。これにより、外部導体層12、42としての外部電極が多数個、セラミック素体チップ1の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【0079】
なお、この場合も、めっき層120、420が形成される部分は、型部材100、400の凹部の内側表面の全部でもよく、一部分でもよい。
【0080】
さらに、上述した積層セラミックコンデンサの製造方法では、セラミック素体チップ1の熱処理が、めっき層120、420に含まれる金属と、セラミック素体チップ1に含まれる酸素とが反応して生成物を生じさせる温度以上で行われることによって、生成物の存在により、めっき層120、420とセラミック素体チップ1とを強固に密着させることができる。これにより、めっき層からなる外部導体層12、42のセラミック素体チップ1に対する密着性を高めることができる。
【0081】
さらにまた、チップ型の積層セラミックコンデンサの製造に本発明の製造方法を適用することにより、積層セラミックコンデンサにおいてより小さな体積でより大きな容量を得ることが可能になる。
【0082】
図10は、この発明の一つの実施の形態としての製造方法によって得られた積層セラミックコンデンサを示す断面図である。
【0083】
図10に示すように、めっき層からなる外部導体層12、42がセラミック素体チップ1の両側表面上に形成されている。セラミック素体チップ1は、積層された複数のセラミック層と、複数のセラミック層の間に配置された複数の内部導体層11とを含む。内部導体層11の一部の表面がセラミック素体チップ1の外表面に露出している。具体的には、セラミック積層体10の両側表面において複数の内部導体層11の一方端面が互い違いに露出している。めっき層からなる外部導体層12、42が、露出している内部導体層11の一方端面に電気的に接続されるように形成されている。
【0084】
この発明の製造方法を用いて複数のセラミック電子部品の一例である積層セラミックコンデンサが製造された場合について説明する。複数の積層セラミックコンデンサは、複数のセラミック素体チップ1の各々の一部の表面にめっき層からなる外部導体層12、42が形成されている。複数のセラミック素体チップ1は、上下面と、この上下面を接続する左右側面とを有する。複数の外部導体層12、42は、複数のセラミック素体チップ1の各々の上面の一方端部から、左側面または右側面の少なくともいずれか一方を経て、下面の一方端部まで延びるように各々の外部導体層12、42が形成されている。図10に示すように、複数のセラミック素体チップ1の各々の上面または下面のいずれかの一方端部に形成された複数の外部導体層12、42の長さSの平均値に対する標準偏差の割合が3%以下であることが好ましく、1%以下であることがさらに好ましい。複数の外部導体層12、42の厚みTの平均値に対する標準偏差の割合が5%以下であることが好ましく。1%以下であることがさらに好ましい。
【0085】
このように本発明の製造方法を用いて製造された積層セラミックコンデンサにおいては、外部導体層12、42を構成するめっき層の厚みと、めっき層の両端部の長さとを制御することができる。
【0086】
図11は、この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの製造装置の概略的な構成を示すブロック図である。
【0087】
図11に示すように、積層セラミックコンデンサの製造装置においては、各ステーションとして、めっき部S1、水洗部S2、乾燥部S3、治具セット部S4、チップ挿入部S5、治具取外部S6、鋳型セット部S7、熱処理部S8、チップ取出部S9が環状に連続して配置されている。
【0088】
めっき部S1は、図1に示されるような型部材100が準備され、図2に示されるように型部材100の凹部の内側表面にめっき層120を形成するステーションである。水洗部S2は、めっき層120を形成した後、型部材100を水洗するステーションである。乾燥部S3は、水洗された型部材100を乾燥させるステーションである。
【0089】
治具セット部S4は、図3に示すように、凹部を取り囲むようにリング形状のチップ案内支持治具200をセラミック層110の上に載置するステーションである。
【0090】
チップ挿入部S5は、図4に示すように、積層セラミックコンデンサのセラミック素体チップ1の一方の側部がチップ案内支持治具200の内周面によって案内され、セラミック素体チップ1の一部を型部材100の凹部に嵌め入れることにより、型部材100の凹部の内側表面に形成されためっき層120にセラミック素体チップ1の一部の表面、すなわち、外部導体層を形成すべき表面を接触させるステーションである。
【0091】
治具取外部S6は、チップ案内支持治具200を型部材100から取り外すステーションである。鋳型セット部S7は、図6に示すように、積層セラミックコンデンサのセラミック素体チップ1の反対側の他方の側部をもう一つの型部材400の凹部に嵌め入れることにより、型部材400の凹部の内側表面に形成されためっき層420にセラミック素体チップ1の一部の表面としてもう一方の側部の表面を接触させるステーションである。
【0092】
熱処理部S8は、図7に示すように、セラミック素体チップ1の両側の表面がめっき層120、420に接触した状態で、型部材100とセラミック素体チップ1を熱処理炉500内に入れることにより、熱処理するステーションである。
【0093】
チップ取出部S9は、図9に示すように、外部導体層12、42が形成されたセラミック素体チップ1を型部材100、400から分離するステーションである。
【0094】
分離された型部材100、400は、めっき部S1に移動して、繰り返し使用される。
【0095】
このようにして、セラミック電子部品の一例である積層セラミックコンデンサの製造方法または製造装置において、量産性に優れた外部導体層の形成方法または形成装置を提供することができる。
【実施例】
【0096】
以下、図11に示された装置を用いて、図1〜図9に示すように各製造工程を行なって、電解めっき法と無電解めっき法によって、図10に示すように、積層セラミックコンデンサのセラミック素体チップ1の両側の表面にめっき層からなる外部導体層12、42を形成した。
【0097】
積層セラミックコンデンサのセラミック素体チップ1は、大きさが1mm×0.5mm×0.5mmの角柱形状であった。積層セラミックコンデンサには、2つの外部電極端子として外部導体層12、42を形成した。セラミック積層体10の主成分はBaTiO3であり、セラミック積層体10を構成する各セラミック層の厚みは2μmであった。内部電極としての内部導体層11の主成分はNiであり、各内部導体層11の厚みは1μmであった。
【0098】
外部導体層12、42を構成するめっき層を電解めっき法で形成する場合、図2に示されるように型部材100の凹部の内壁面にめっき層120を形成する条件は、以下の通りであった。電解めっき浴は、ピロリン酸系電解Cuめっき浴で、pHが8.6、浴温が58℃、ピロリン酸濃度が238g/L、銅イオン濃度が34g/Lであった。バレルめっき条件としては、300mLの水平バレルを用いて、回転数を20rpm、直径が0.7mmのはんだボール体積を70mL、チップ体積を30mL、通電条件を電流10Aで180分間、めっき膜厚の目標値を5μmとした。
【0099】
外部導体層12、42を構成するめっき層を無電解めっき法で形成する場合、図2に示されるように型部材100の凹部の内壁面にめっき層120を形成する条件は、以下の通りであった。無電解めっき浴の組成は、硫酸銅が0.04モル/L、還元剤としてホルムアルデヒドが0.16モル/L、酒石酸が0.1モル/L、ポリエチレングリコールが1.0g/L、水酸化ナトリウムが0.125モル/Lであった。
【0100】
図11のめっき部S1にて、電解めっき法または無電解めっき法によって型部材100の凹部の内壁面に形成されためっき層120の厚みは約5μmであった。乾燥部S3では、温度300℃で3分間、水洗された型部材100を乾燥させた。
【0101】
また、図11の熱処理部S8にて、図7で示される熱処理工程は、温度1700℃で酸素濃度が50ppmの熱処理炉の内部にセラミック素体チップ1と型部材100、400を10秒間保持することによって行なわれた。
【0102】
以上のようにして、図10に示すように、めっき層からなる外部導体層12、42が形成された積層セラミックコンデンサのセラミック素体チップ1を多数個作製した。
【0103】
得られた多数のセラミック素体チップ1にて、外部導体層12、42の折り返し端部の長さSと、外部導体層12、42の厚みを任意の50点測定した。その結果、外部導体層12、42が電解めっき層または無電解めっき層のいずれで形成されても、長さSの平均値または目標値0.1mmに対する標準偏差の割合が0.9%、厚みTの平均値または目標値5μmに対する標準偏差の割合が0.8%であり、1%以下であった。このことから、本発明の製造方法を用いて製造された積層セラミックコンデンサにおいては、外部導体層12、42を構成するめっき層の厚みと、めっき層の両端部の長さとを制御することができることがわかる。
【0104】
今回開示された実施の形態や実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は以上の実施の形態や実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものであることが意図される。
【図面の簡単な説明】
【0105】
【図1】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第1の製造工程を示す概略的な断面図である。
【図2】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第2の製造工程を示す概略的な断面図である。
【図3】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第3の製造工程を示す概略的な断面図である。
【図4】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第4の製造工程を示す概略的な断面図である。
【図5】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第5の製造工程を示す概略的な断面図である。
【図6】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第4の製造工程の変形例を示す概略的な断面図である。
【図7】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第5の製造工程の変形例を示す概略的な断面図である。
【図8】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第6の製造工程を示す概略的な断面図である。
【図9】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第7の製造工程を示す概略的な断面図である。
【図10】この発明の一つの実施の形態としての製造方法によって得られた積層セラミックコンデンサを示す断面図である。
【図11】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの製造装置の概略的な構成を示すブロック図である。
【図12】従来の積層セラミックコンデンサを示す断面図である。
【符号の説明】
【0106】
1:セラミック素体チップ、10:セラミック積層体、11:内部導体層、12,42:外部導体層、100,400:型部材、110,410:セラミック層、120,420:めっき層。
【技術分野】
【0001】
この発明は、一般的にはセラミック電子部品の製造方法および製造装置に関し、特定的には積層セラミックコンデンサ等のチップ型のセラミック電子部品の製造方法および製造装置に関するものである。
【背景技術】
【0002】
従来から、たとえば、積層セラミックコンデンサは、以下のようにして製造される。
【0003】
まず、セラミック原料粉末を含むスラリーを準備する。このスラリーをシートに成形し、セラミックグリーンシートを作製する。セラミックグリーンシートの表面上には、内部電極層の原材料である導電性ペーストを所定のパターンに従って塗布する。この導電性ペーストは、金属粉末、溶剤およびワニスから構成される。
【0004】
次に、導電ペーストが塗布された複数のセラミックグリーンシートを積層し、熱圧着することにより、一体化された生の積層体を作製する。この生の積層体を焼成することにより、セラミック積層体を作製する。このセラミック積層体の内部には、複数の内部電極層が形成されている。内部電極層の一部の端面は、セラミック積層体の外部表面に露出している。
【0005】
次に、内部電極層の一部の端面が露出したセラミック積層体の外表面の上に、外部電極層の原材料である導電性ペーストを塗布した後、焼き付ける。この導電性ペーストは、金属粉末、ガラスフリット、溶剤およびワニスから構成される。これにより、特定の内部電極層に電気的に接続されるように、セラミック積層体の外表面の上に外部電極層が形成される。
【0006】
最後に、半田付け性能を高めるために、必要に応じて外部電極層の表面にめっき層を形成する。
【0007】
図12は、従来の積層セラミックコンデンサを示す断面図である。
【0008】
図12に示すように、セラミック電子部品の一例である積層セラミックコンデンサ5は、直方体状のセラミック積層体50を備えている。複数の内部電極層51の各々の一方端面がセラミック積層体50の外表面にまで到達するように形成されている。セラミック積層体50の両側表面において複数の内部電極層51の一方端面が互い違いに露出するように配置されている。外部電極層52は、特定の内部電極層51に電気的に接続されるように、セラミック積層体50の両側表面の上に形成される。外部電極層52の折り返し端部53は、セラミック積層体50の上下面の両端部まで延びるように形成されている。
【0009】
ところで、近年、積層セラミックコンデンサには、小型化と大容量化が求められている。しかしながら、上記の製造方法によれば、導電性ペーストを塗布することによって外部電極層が形成されるので、外部電極層の厚みは数十〜数百μmである。このため、厚い外部電極層は、積層セラミックコンデンサにおいてより小さな体積でより大きな容量を得るための障害になっている。そこで、外部導体層としての外部電極層の厚みを薄くすることが求められている。
【0010】
たとえば、特開昭63−169014号公報(以下、特許文献1という)には、チップコンデンサーの外部電極端子の形成方法として、従来例と発明例の二つの方法が記載されている。
【0011】
特許文献1において従来例として記載された一つの方法では、チップコンデンサー素子の全表面に活性化層を付着させ、無電解めっきにより、チップコンデンサー素子の全表面に導電性金属層を析出させる。そして、導電性金属層の一部の上に形成された耐エッチング層をマスクとして、導電性金属層を選択的にエッチング除去することにより、外部電極を形成する。
【0012】
特許文献1において発明例として記載されたもう一つの方法では、チップコンデンサー素子の相対する両端の側壁面に露出した内部電極層が短絡されるように、その側壁面全面に無電解めっきによって導電性金属層を析出させることにより、外部電極を形成する。
【特許文献1】特開昭63−169014号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
図12に示すように、積層セラミックコンデンサ5を基板等に表面実装するために、外部電極層52は、セラミック積層体50の両側面だけでなく、セラミック積層体50の上下面の両端部まで延びるように形成されている。この場合、セラミック積層体50の上下面の両端部上に形成された外部電極層52の折り返し端部53の長さをほぼ一定の長さに制御する必要がある。
【0014】
特許文献1に記載された外部電極端子の一つの形成方法では、マスクを用いて導電性金属層を選択的にエッチング除去することにより、外部電極を形成する。この形成方法では、図12に示すような外部電極層52の折り返し端部53の長さをほぼ一定の長さに制御することができるが、その制御のためにマスキング工程とエッチング工程という煩雑な製造工程が必要になるという問題がある。また、このような煩雑な製造工程を行う必要があるので、チップコンデンサー素子の大きさが小さくなると、外部電極層52の折り返し端部53の長さをほぼ一定の長さに制御することが非常に困難になる。
【0015】
また、特許文献1に記載された外部電極端子のもう一つの形成方法では、チップコンデンサー素子の両端側壁面に露出した内部電極層を利用して無電解めっきを行うため、図12に示すようにセラミック積層体50の両側面に外部電極層52を形成することができるが、セラミック積層体50の上下面の両端部まで延びるように外部電極層52の折り返し端部53を形成することができない。セラミック積層体50の上下面の両端部まで延びるように外部電極層52の折り返し端部53を形成するためには、折り返し端部53を形成する領域に活性化層を形成する必要がある。この場合、図12に示すような外部電極層52の折り返し端部53の長さをほぼ一定の長さに制御する目的で、活性化層を選択的に形成するためにマスキング工程とエッチング工程という煩雑な製造工程が必要になるという問題がある。また、このような煩雑な製造工程を行う必要があるので、チップコンデンサー素子の大きさが小さくなると、外部電極層52の折り返し端部53の長さをほぼ一定の長さに制御することが非常に困難になる。
【0016】
そこで、この発明の目的は、外部導体層の厚みを薄く制御することができるとともに、外部導体層の長さを容易に制御することが可能なセラミック電子部品の製造方法と製造装置を提供することである。
【課題を解決するための手段】
【0017】
この発明の一つの局面に従ったセラミック電子部品の製造方法は、セラミック素体を有するセラミック電子部品の製造方法であって、以下のステップを備える。
【0018】
(A)セラミック素体とは別の部材に予め形成されためっき層にセラミック素体の少なくとも一部の表面を接触させるステップ。
【0019】
(B)セラミック素体の少なくとも一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステップ。
【0020】
この発明の一つの局面に従ったセラミック電子部品の製造方法では、セラミック素体とは別の部材にめっき層が予め形成されているので、めっき層の厚みや長さの寸法が予め定められている。このため、セラミック素体の少なくとも一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、セラミック素体の一部の表面上に形成されためっき層からなる外部導体層の厚みや長さの寸法においてバラツキが複数のセラミック電子部品間で小さく、外部導体層の厚みや長さを容易に制御することができる。また、外部導体層がめっき層からなるので、外部導体層の厚みを薄くすることができる。さらに、セラミック素体とは別の部材に予め形成されているめっき層がセラミック素体の一部の表面上に転写されることにより、外部導体層が形成されるので、めっき層の厚みを薄くしても、外部導体層に欠陥が生じ難い。
【0021】
なお、この発明の一つの局面に従ったセラミック電子部品の製造方法では、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するために、セラミック素体をめっき液に浸漬する必要がないので、めっき液がセラミック素体に浸入することによる信頼性の低下を防止することができる。
【0022】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法は、セラミック素体を有するセラミック電子部品の製造方法であって、以下のステップを備える。
【0023】
(C)セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステップ。
【0024】
(D)型部材の凹部にセラミック素体の一部を嵌め入れることにより、型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステップ。
【0025】
(E)セラミック素体の一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステップ。
【0026】
(F)外部導体層が形成されたセラミック素体を型部材から分離するステップ。
【0027】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、この発明の一つの局面に従った製造方法で得られる作用効果に加えて、以下の作用効果を得ることができる。
【0028】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、型部材の凹部にセラミック素体の一部を嵌め入れることにより、型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させる。型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させた状態で、セラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成する。このため、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層が予め形成された凹部を有する型部材を用いるだけで、セラミック素体の両側面に外部導体層を形成することができるだけでなく、セラミック素体の上下面の両端部まで延びるように外部導体層の両端部を容易に形成することができる。
【0029】
なお、凹部を有する型部材を用いることにより、予め形成されためっき層とセラミック素体の一部の表面とを容易に接触させることができる。
【0030】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、型部材の凹部の内側表面にめっき層を形成するステップは、電解めっきによって行われ、型部材において、めっき層が形成される部分は導体からなり、めっき層が形成されない部分は絶縁体からなることが好ましい。
【0031】
この場合、型部材の凹部の内側表面において導体の部分のみに選択的にめっき層を電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層の選択的形成、または、めっき層のパターニングが可能となる。これにより、外部導体層としての外部電極が多数個、セラミック素体の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【0032】
なお、めっき層が形成される部分は、型部材の凹部の内側表面の全部でもよく、一部分でもよい。
【0033】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、型部材の凹部の内側表面にめっき層を形成するステップは、無電解めっきによって行われ、型部材において、めっき層が形成される部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料からなり、めっき層が形成されない部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有しない材料からなることが好ましい。
【0034】
この場合、型部材の凹部の内側表面において触媒活性を有する材料からなる部分のみに選択的にめっき層を無電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層の選択的形成、または、めっき層のパターニングが可能となる。これにより、外部導体層としての外部電極が多数個、セラミック素体の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【0035】
なお、めっき層が形成される部分は、型部材の凹部の内側表面の全部でもよく、一部分でもよい。
【0036】
この発明の一つの局面、または、もう一つの局面に従ったセラミック電子部品の製造方法では、セラミック素体の熱処理は、めっき層に含まれる金属と、セラミック素体に含まれる酸素とが反応して生成物を生じさせる温度以上で行われることが好ましい。
【0037】
この場合、生成物の存在により、めっき層とセラミック素体とを強固に密着させることができる。これにより、めっき層からなる外部導体層のセラミック素体に対する密着性を高めることができる。
【0038】
この発明の一つの局面、または、もう一つの局面に従ったセラミック電子部品の製造方法では、セラミック素体は、積層された複数のセラミック層と、複数のセラミック層の間に配置された複数の内部導体層とを含み、内部導体層の一部の表面がセラミック素体の外表面に露出していることが好ましい。そして、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステップにおいて、外部導体層が内部導体層に電気的に接続されるように形成されることが好ましい。
【0039】
この場合、たとえば、チップ型の積層セラミックコンデンサの製造に本発明の製造方法を適用することができるので、積層セラミックコンデンサにおいてより小さな体積でより大きな容量を得ることが可能になる。
【0040】
この発明の別の局面に従ったセラミック電子部品の製造方法は、セラミック素体を有するセラミック電子部品の製造方法であって、上記のステップ(C)、(D)、(E)および(F)が連続して行われる。
【0041】
このようにすることにより、セラミック電子部品の製造方法において量産性に優れた外部導体層の形成方法を提供することができる。
【0042】
この発明の別の局面に従ったセラミック電子部品の製造方法においては、(C)型部材の凹部の内側表面にめっき層を形成するステップでは、第1の型部材の凹部の内側表面にめっき層を形成し、第2の型部材の凹部の内側表面にめっき層を形成することが好ましい。そして、(D)型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステップでは、第1の型部材の凹部にセラミック素体の一方側の部分を嵌め入れることにより、第1の型部材の凹部の内側表面に形成されためっき層にセラミック素体の一方側の部分の表面を接触させ、第2の型部材の凹部にセラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、第2の型部材の凹部の内側表面に形成されためっき層にセラミック素体の他方側の部分の表面を接触させることが好ましい。
【0043】
このようにすることにより、セラミック電子部品の製造方法において、さらに量産性に優れた外部導体層の形成方法を提供することができる。
【0044】
この発明のセラミック電子部品の製造方法において、めっき層の主成分は、ニッケル(Ni)または銅(Cu)であることが好ましい。
【0045】
この発明に従ったセラミック電子部品の製造装置は、セラミック素体を有するセラミック電子部品の製造装置であって、以下のステーションが連続して配置されている。
【0046】
(G)セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステーション。
【0047】
(H)型部材の凹部にセラミック素体の一部を嵌め入れることにより、型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステーション。
【0048】
(I)セラミック素体の一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステーション。
【0049】
(J)外部導体層が形成されたセラミック素体を型部材から分離するステーション。
【0050】
このようにすることにより、セラミック電子部品の製造装置において量産性に優れた外部導体層の形成装置を提供することができる。
【0051】
この発明のセラミック電子部品の製造装置では、(G)型部材の凹部の内側表面にめっき層を形成するステーションは、第1の型部材の凹部の内側表面にめっき層を形成するステーションと、第2の型部材の凹部の内側表面にめっき層を形成するステーションとを含むことが好ましい。そして、(H)型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステーションは、第1の型部材の凹部にセラミック素体の一方側の部分を嵌め入れることにより、第1の型部材の凹部の内側表面に形成されためっき層にセラミック素体の一方側の部分の表面を接触させるステーションと、第2の型部材の凹部にセラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、第2の型部材の凹部の内側表面に形成されためっき層にセラミック素体の他方側の部分の表面を接触させるステーションとを含むことが好ましい。
【0052】
このようにすることにより、セラミック電子部品の製造装置において、さらに量産性に優れた外部導体層の形成装置を提供することができる。
【0053】
この発明の製造方法を用いて製造された複数のセラミック電子部品は、複数のセラミック素体の各々の一部の表面にめっき層が形成された複数のセラミック電子部品であって、複数のセラミック素体と、複数のめっき層とを備える。複数のセラミック素体は、上下面と、この上下面を接続する左右側面とを有する。複数のめっき層は、複数のセラミック素体の各々の上面の一方端部から、左側面または右側面の少なくともいずれか一方を経て、下面の一方端部まで延びるように各々のめっき層が形成されている。複数のセラミック素体の各々の上面または下面のいずれかの一方端部に形成された複数のめっき層の長さの平均値に対する標準偏差の割合が3%以下である。
【0054】
このように本発明の製造方法を用いて製造されたセラミック電子部品においては、外部導体層を構成するめっき層の両端部の長さを制御することができる。
【0055】
この発明の製造方法を用いて製造された複数のセラミック電子部品において、複数のめっき層の厚みの平均値に対する標準偏差の割合が5%以下であることが好ましい。
【0056】
このようにすることにより、外部導体層を構成するめっき層の厚みも制御することができる。
【発明の効果】
【0057】
以上のようにこの発明によれば、外部導体層の厚みを薄く制御することができるとともに、外部導体層の長さを容易に制御することが可能となる。これにより、たとえば、チップ型の積層セラミックコンデンサ等のセラミック電子部品の小型化、ひいては大容量化を実現することが容易になる。
【発明を実施するための最良の形態】
【0058】
以下、この発明の実施の形態を図面に基づいて説明する。
【0059】
図1〜図9は、この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの製造工程を順に示す概略的な断面図である。
【0060】
図1〜図9を用いて、積層セラミックコンデンサにおいて、電解めっき層からなる外部導体層を形成する方法について説明する。
【0061】
まず、図1に示すように、型部材100の表面において、めっき層を形成すべきでない部分にはセラミック層110を形成しておく。めっき層を形成すべき部分は、型部材100の材質、たとえば、ステンレス鋼のままにしておく。めっき層を形成すべきでない部分も型部材100の材質であるステンレス鋼のままにしておいてもよい。しかし、この場合、型部材100を繰り返し使用することによって、不要な電解めっき層がその部分に堆積されることになるので好ましくない。セラミック層110は、絶縁体の一例であり、たとえば、アルミナ、ジルコニア等のセラミック材料から形成される。型部材100の材質としてのステンレス鋼は、導体の一例であり、他の金属材料でもよい。ただし、型部材100の材質としての金属材料は、後工程で行なわれる熱処理温度よりも高い融点を有する必要がある。なお、型部材100は、後述の直方体形状のセラミック素体チップの一部を嵌め入れることが可能な凹部を有する。
【0062】
次に、図2に示すように、電解めっき法により、型部材100の凹部の内側表面にめっき層120、たとえば、銅めっき層を形成する。めっき層120は、ニッケルめっき層でもよい。
【0063】
その後、図3に示すように、凹部を取り囲むようにリング形状のチップ案内支持治具200をセラミック層110の上に載置する。
【0064】
そして、図4に示すように、積層セラミックコンデンサのセラミック素体チップ1の一方の側部がチップ案内支持治具200の内周面によって案内され、セラミック素体チップ1の一部を型部材100の凹部に嵌め入れる。これにより、型部材100の凹部の内側表面に形成されためっき層120にセラミック素体チップ1の一部の表面、すなわち、外部導体層を形成すべき表面を接触させることができる。また、一部が型部材100の凹部に嵌め入れられたセラミック素体チップ1は、チップ案内支持治具200によって支持され、倒れることがない。
【0065】
なお、セラミック電子部品の一例である積層セラミックコンデンサのセラミック素体チップ1は、直方体状のセラミック積層体10を備えている。複数の内部導体層11の各々の一方端面がセラミック積層体10の外表面にまで到達するように形成されている。セラミック積層体10の両側表面において複数の内部導体層11の一方端面が互い違いに露出するように配置されている。
【0066】
図5に示すように、チップ案内支持治具200を型部材100から取り外した後、セラミック素体チップ1の表面がめっき層120に接触した状態で、型部材100とセラミック素体チップ1を熱処理炉300内に入れることにより、熱処理する。この熱処理は、めっき層120に含まれる金属と、セラミック素体チップ1に含まれる酸素とが反応して生成物を生じさせる温度以上で行われる。たとえば、めっき層120に含まれる金属が銅の場合、1065℃以上の温度で熱処理が行なわれることにより、めっき層120とセラミック素体チップ1との界面付近で、上記の生成物として銅の酸化物であるCu2O、CuOが生じる。
【0067】
このようにして、セラミック素体チップ1の表面がめっき層120に接触した状態でセラミック素体チップ1を熱処理することにより、図8に示すようにめっき層からなる外部導体層12がセラミック素体チップ1の片側表面上に形成される。上記の生成物の存在により、めっき層120とセラミック素体チップ1とを強固に密着させることができる。そして、冷却した後、外部導体層12が形成されたセラミック素体チップ1を型部材100から分離する。
【0068】
上記の実施の形態では、めっき層からなる外部導体層12をセラミック素体チップ1の片側表面上に形成する場合について説明した。めっき層からなる外部導体層12をセラミック素体チップ1の両側表面上に形成する場合には、まず、図6に示すように、チップ案内支持治具200を型部材100から取り外す。もう一つの型部材400を準備し、型部材400の表面においてめっき層を形成すべきでない部分にはセラミック層410を形成しておく。電解めっき法により、型部材400の凹部の内側表面にめっき層420、たとえば、銅めっき層を形成しておく。積層セラミックコンデンサのセラミック素体チップ1の反対側の他方の側部をもう一つの型部材400の凹部に嵌め入れる。これにより、型部材400の凹部の内側表面に形成されためっき層420にセラミック素体チップ1の一部の表面としてもう一方の側部の表面を接触させることができる。このようにして、外部導体層を形成すべきセラミック素体チップ1の両側の表面を接触させることができる。
【0069】
そして、図7に示すように、セラミック素体チップ1の両側の表面がめっき層120、420に接触した状態で、型部材100とセラミック素体チップ1を熱処理炉500内に入れることにより、熱処理する。このようにして、セラミック素体チップ1の両側表面がめっき層120、420に接触した状態でセラミック素体チップ1を熱処理することにより、図9に示すように、めっき層からなる外部導体層12、42がセラミック素体チップ1の両側表面上に形成される。そして、冷却した後、外部導体層12、42が形成されたセラミック素体チップ1を型部材100、400から分離する。
【0070】
なお、積層セラミックコンデンサにおいて、無電解めっき層からなる外部導体層を形成する場合には、図1に示すように、型部材100の表面において、めっき層を形成すべきでない部分にはセラミック層110を形成してもよいが、めっき層を形成すべきでない部分を、無電解めっき浴に含まれる還元剤の一例であるホルムアルデヒドに対して触媒活性を有しない材料の一例である型部材100の材質、たとえば、ステンレス鋼のままにしておいてもよい。めっき層を形成すべき部分には、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料として、たとえば、銅めっきの場合、触媒物質であるパラジウム(Pd)粒子を含む材料を付与しておく。次に、図2に示すように、無電解めっき法により、型部材100の凹部の内側表面にめっき層120、たとえば、銅めっき層を形成する。その後の製造工程は、電解めっき層からなる外部導体層を形成する場合と同様である。
【0071】
以上のように、この発明の一つの実施の形態として、積層セラミックコンデンサの製造方法では、セラミック素体チップ1とは別の部材にめっき層120、420が予め形成されているので、めっき層120、420の厚みや長さの寸法が予め定められている。このため、セラミック素体チップ1の少なくとも一部の表面がめっき層120、420に接触した状態でセラミック素体チップ1を熱処理することにより、セラミック素体チップ1の一部の表面上に形成されためっき層からなる外部導体層12、42の厚みや長さの寸法においてバラツキが複数の積層セラミックコンデンサ間で小さく、外部導体層12、42の厚みや長さを容易に制御することができる。また、外部導体層12、42がめっき層からなるので、外部導体層12、42の厚みを薄くすることができる。さらに、セラミック素体チップ1とは別の部材に予め形成されているめっき層120、420がセラミック素体チップ1の一部の表面上に転写されることにより、外部導体層12、42が形成されるので、めっき層120、420の厚みを薄くしても、外部導体層12、42に欠陥が生じ難い。
【0072】
なお、この発明の積層セラミックコンデンサの製造方法では、めっき層からなる外部導体層12、42をセラミック素体チップ1の一部の表面上に形成するために、セラミック素体チップ1をめっき液に浸漬する必要がないので、めっき液がセラミック素体チップ1に浸入することによる信頼性の低下を防止することができる。
【0073】
また、上述した本発明の一つの実施の形態としての積層セラミックコンデンサの製造方法をもう一つの局面から見れば、上記の作用効果に加えて、以下の作用効果を得ることができる。
【0074】
型部材100、400の凹部にセラミック素体チップ1の一部を嵌め入れることにより、型部材100、400の凹部の内側表面に形成されためっき層120、420にセラミック素体チップ1の一部の表面を接触させる。型部材100、400の凹部の内側表面に形成されためっき層120、420にセラミック素体チップ1の一部の表面を接触させた状態で、セラミック素体チップ1を熱処理することにより、めっき層からなる外部導体層12、42をセラミック素体チップ1の一部の表面上に形成する。このため、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層120、420が予め形成された凹部を有する型部材100、400を用いるだけで、図10に示すようにセラミック素体チップ1の両側面に外部導体層12、42を形成することができるだけでなく、セラミック素体チップ1の上下面の両端部まで延びるように外部導体層12、42の折り返し端部を容易に形成することができる。
【0075】
なお、凹部を有する型部材100、400を用いることにより、予め形成されためっき層120、420とセラミック素体チップ1の一部の表面とを容易に接触させることができる。
【0076】
この発明の積層セラミックコンデンサの製造方法では、型部材100、400の凹部の内側表面にめっき層120、420を形成するステップは、電解めっきによって行われ、型部材100、400において、めっき層120、420が形成される部分は導体からなり、めっき層が形成されない部分は絶縁体からなる場合、型部材100、400の凹部の内側表面において導体の部分のみに選択的にめっき層120、420を電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層120、420の選択的形成、または、めっき層120、420のパターニングが可能となる。これにより、外部導体層12、42としての外部電極が多数個、セラミック素体チップ1の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【0077】
なお、めっき層120、420が形成される部分は、型部材100、400の凹部の内側表面の全部でもよく、一部分でもよい。
【0078】
また、この発明の積層セラミックコンデンサの製造方法では、型部材100、400の凹部の内側表面にめっき層を形成するステップは、無電解めっきによって行われ、型部材100、400において、めっき層120、420が形成される部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料からなり、めっき層が形成されない部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有しない材料からなる場合、型部材100、400の凹部の内側表面において触媒活性を有する材料からなる部分のみに選択的にめっき層120、420を無電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層120、420の選択的形成、または、めっき層120、420のパターニングが可能となる。これにより、外部導体層12、42としての外部電極が多数個、セラミック素体チップ1の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【0079】
なお、この場合も、めっき層120、420が形成される部分は、型部材100、400の凹部の内側表面の全部でもよく、一部分でもよい。
【0080】
さらに、上述した積層セラミックコンデンサの製造方法では、セラミック素体チップ1の熱処理が、めっき層120、420に含まれる金属と、セラミック素体チップ1に含まれる酸素とが反応して生成物を生じさせる温度以上で行われることによって、生成物の存在により、めっき層120、420とセラミック素体チップ1とを強固に密着させることができる。これにより、めっき層からなる外部導体層12、42のセラミック素体チップ1に対する密着性を高めることができる。
【0081】
さらにまた、チップ型の積層セラミックコンデンサの製造に本発明の製造方法を適用することにより、積層セラミックコンデンサにおいてより小さな体積でより大きな容量を得ることが可能になる。
【0082】
図10は、この発明の一つの実施の形態としての製造方法によって得られた積層セラミックコンデンサを示す断面図である。
【0083】
図10に示すように、めっき層からなる外部導体層12、42がセラミック素体チップ1の両側表面上に形成されている。セラミック素体チップ1は、積層された複数のセラミック層と、複数のセラミック層の間に配置された複数の内部導体層11とを含む。内部導体層11の一部の表面がセラミック素体チップ1の外表面に露出している。具体的には、セラミック積層体10の両側表面において複数の内部導体層11の一方端面が互い違いに露出している。めっき層からなる外部導体層12、42が、露出している内部導体層11の一方端面に電気的に接続されるように形成されている。
【0084】
この発明の製造方法を用いて複数のセラミック電子部品の一例である積層セラミックコンデンサが製造された場合について説明する。複数の積層セラミックコンデンサは、複数のセラミック素体チップ1の各々の一部の表面にめっき層からなる外部導体層12、42が形成されている。複数のセラミック素体チップ1は、上下面と、この上下面を接続する左右側面とを有する。複数の外部導体層12、42は、複数のセラミック素体チップ1の各々の上面の一方端部から、左側面または右側面の少なくともいずれか一方を経て、下面の一方端部まで延びるように各々の外部導体層12、42が形成されている。図10に示すように、複数のセラミック素体チップ1の各々の上面または下面のいずれかの一方端部に形成された複数の外部導体層12、42の長さSの平均値に対する標準偏差の割合が3%以下であることが好ましく、1%以下であることがさらに好ましい。複数の外部導体層12、42の厚みTの平均値に対する標準偏差の割合が5%以下であることが好ましく。1%以下であることがさらに好ましい。
【0085】
このように本発明の製造方法を用いて製造された積層セラミックコンデンサにおいては、外部導体層12、42を構成するめっき層の厚みと、めっき層の両端部の長さとを制御することができる。
【0086】
図11は、この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの製造装置の概略的な構成を示すブロック図である。
【0087】
図11に示すように、積層セラミックコンデンサの製造装置においては、各ステーションとして、めっき部S1、水洗部S2、乾燥部S3、治具セット部S4、チップ挿入部S5、治具取外部S6、鋳型セット部S7、熱処理部S8、チップ取出部S9が環状に連続して配置されている。
【0088】
めっき部S1は、図1に示されるような型部材100が準備され、図2に示されるように型部材100の凹部の内側表面にめっき層120を形成するステーションである。水洗部S2は、めっき層120を形成した後、型部材100を水洗するステーションである。乾燥部S3は、水洗された型部材100を乾燥させるステーションである。
【0089】
治具セット部S4は、図3に示すように、凹部を取り囲むようにリング形状のチップ案内支持治具200をセラミック層110の上に載置するステーションである。
【0090】
チップ挿入部S5は、図4に示すように、積層セラミックコンデンサのセラミック素体チップ1の一方の側部がチップ案内支持治具200の内周面によって案内され、セラミック素体チップ1の一部を型部材100の凹部に嵌め入れることにより、型部材100の凹部の内側表面に形成されためっき層120にセラミック素体チップ1の一部の表面、すなわち、外部導体層を形成すべき表面を接触させるステーションである。
【0091】
治具取外部S6は、チップ案内支持治具200を型部材100から取り外すステーションである。鋳型セット部S7は、図6に示すように、積層セラミックコンデンサのセラミック素体チップ1の反対側の他方の側部をもう一つの型部材400の凹部に嵌め入れることにより、型部材400の凹部の内側表面に形成されためっき層420にセラミック素体チップ1の一部の表面としてもう一方の側部の表面を接触させるステーションである。
【0092】
熱処理部S8は、図7に示すように、セラミック素体チップ1の両側の表面がめっき層120、420に接触した状態で、型部材100とセラミック素体チップ1を熱処理炉500内に入れることにより、熱処理するステーションである。
【0093】
チップ取出部S9は、図9に示すように、外部導体層12、42が形成されたセラミック素体チップ1を型部材100、400から分離するステーションである。
【0094】
分離された型部材100、400は、めっき部S1に移動して、繰り返し使用される。
【0095】
このようにして、セラミック電子部品の一例である積層セラミックコンデンサの製造方法または製造装置において、量産性に優れた外部導体層の形成方法または形成装置を提供することができる。
【実施例】
【0096】
以下、図11に示された装置を用いて、図1〜図9に示すように各製造工程を行なって、電解めっき法と無電解めっき法によって、図10に示すように、積層セラミックコンデンサのセラミック素体チップ1の両側の表面にめっき層からなる外部導体層12、42を形成した。
【0097】
積層セラミックコンデンサのセラミック素体チップ1は、大きさが1mm×0.5mm×0.5mmの角柱形状であった。積層セラミックコンデンサには、2つの外部電極端子として外部導体層12、42を形成した。セラミック積層体10の主成分はBaTiO3であり、セラミック積層体10を構成する各セラミック層の厚みは2μmであった。内部電極としての内部導体層11の主成分はNiであり、各内部導体層11の厚みは1μmであった。
【0098】
外部導体層12、42を構成するめっき層を電解めっき法で形成する場合、図2に示されるように型部材100の凹部の内壁面にめっき層120を形成する条件は、以下の通りであった。電解めっき浴は、ピロリン酸系電解Cuめっき浴で、pHが8.6、浴温が58℃、ピロリン酸濃度が238g/L、銅イオン濃度が34g/Lであった。バレルめっき条件としては、300mLの水平バレルを用いて、回転数を20rpm、直径が0.7mmのはんだボール体積を70mL、チップ体積を30mL、通電条件を電流10Aで180分間、めっき膜厚の目標値を5μmとした。
【0099】
外部導体層12、42を構成するめっき層を無電解めっき法で形成する場合、図2に示されるように型部材100の凹部の内壁面にめっき層120を形成する条件は、以下の通りであった。無電解めっき浴の組成は、硫酸銅が0.04モル/L、還元剤としてホルムアルデヒドが0.16モル/L、酒石酸が0.1モル/L、ポリエチレングリコールが1.0g/L、水酸化ナトリウムが0.125モル/Lであった。
【0100】
図11のめっき部S1にて、電解めっき法または無電解めっき法によって型部材100の凹部の内壁面に形成されためっき層120の厚みは約5μmであった。乾燥部S3では、温度300℃で3分間、水洗された型部材100を乾燥させた。
【0101】
また、図11の熱処理部S8にて、図7で示される熱処理工程は、温度1700℃で酸素濃度が50ppmの熱処理炉の内部にセラミック素体チップ1と型部材100、400を10秒間保持することによって行なわれた。
【0102】
以上のようにして、図10に示すように、めっき層からなる外部導体層12、42が形成された積層セラミックコンデンサのセラミック素体チップ1を多数個作製した。
【0103】
得られた多数のセラミック素体チップ1にて、外部導体層12、42の折り返し端部の長さSと、外部導体層12、42の厚みを任意の50点測定した。その結果、外部導体層12、42が電解めっき層または無電解めっき層のいずれで形成されても、長さSの平均値または目標値0.1mmに対する標準偏差の割合が0.9%、厚みTの平均値または目標値5μmに対する標準偏差の割合が0.8%であり、1%以下であった。このことから、本発明の製造方法を用いて製造された積層セラミックコンデンサにおいては、外部導体層12、42を構成するめっき層の厚みと、めっき層の両端部の長さとを制御することができることがわかる。
【0104】
今回開示された実施の形態や実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は以上の実施の形態や実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものであることが意図される。
【図面の簡単な説明】
【0105】
【図1】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第1の製造工程を示す概略的な断面図である。
【図2】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第2の製造工程を示す概略的な断面図である。
【図3】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第3の製造工程を示す概略的な断面図である。
【図4】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第4の製造工程を示す概略的な断面図である。
【図5】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第5の製造工程を示す概略的な断面図である。
【図6】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第4の製造工程の変形例を示す概略的な断面図である。
【図7】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第5の製造工程の変形例を示す概略的な断面図である。
【図8】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第6の製造工程を示す概略的な断面図である。
【図9】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第7の製造工程を示す概略的な断面図である。
【図10】この発明の一つの実施の形態としての製造方法によって得られた積層セラミックコンデンサを示す断面図である。
【図11】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの製造装置の概略的な構成を示すブロック図である。
【図12】従来の積層セラミックコンデンサを示す断面図である。
【符号の説明】
【0106】
1:セラミック素体チップ、10:セラミック積層体、11:内部導体層、12,42:外部導体層、100,400:型部材、110,410:セラミック層、120,420:めっき層。
【特許請求の範囲】
【請求項1】
セラミック素体を有するセラミック電子部品の製造方法であって、
セラミック素体とは別の部材に予め形成されためっき層にセラミック素体の少なくとも一部の表面を接触させるステップと、
前記セラミック素体の少なくとも一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップと、
を備えたセラミック電子部品の製造方法。
【請求項2】
セラミック素体を有するセラミック電子部品の製造方法であって、
セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステップと、
前記型部材の凹部に前記セラミック素体の一部を嵌め入れることにより、前記型部材の凹部の内側表面に形成された前記めっき層にセラミック素体の一部の表面を接触させるステップと、
前記セラミック素体の一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップと、
前記外部導体層が形成された前記セラミック素体を前記型部材から分離するステップと、
を備えたセラミック電子部品の製造方法。
【請求項3】
前記型部材の凹部の内側表面にめっき層を形成するステップは、電解めっきによって行われ、前記型部材において、めっき層が形成される部分は導体からなり、めっき層が形成されない部分は絶縁体からなる、請求項2に記載のセラミック電子部品の製造方法。
【請求項4】
前記型部材の凹部の内側表面にめっき層を形成するステップは、無電解めっきによって行われ、前記型部材において、めっき層が形成される部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料からなり、めっき層が形成されない部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有しない材料からなる、請求項2に記載のセラミック電子部品の製造方法。
【請求項5】
前記セラミック素体の熱処理は、前記めっき層に含まれる金属と、前記セラミック素体に含まれる酸素とが反応して生成物を生じさせる温度以上で行われる、請求項1から請求項4までのいずれか1項に記載のセラミック電子部品の製造方法。
【請求項6】
前記セラミック素体は、積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部導体層とを含み、
前記内部導体層の一部の表面が前記セラミック素体の外表面に露出しており、
前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップにおいて、前記外部導体層が前記内部導体層に電気的に接続されるように形成される、請求項1から請求項5までのいずれか1項に記載のセラミック電子部品の製造方法。
【請求項7】
セラミック素体を有するセラミック電子部品の製造方法であって、
セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステップと、
前記型部材の凹部に前記セラミック素体の一部を嵌め入れることにより、前記型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一部の表面を接触させるステップと、
前記セラミック素体の一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップと、
前記外部導体層が形成された前記セラミック素体を前記型部材から分離するステップと、
が連続して行われる、セラミック電子部品の製造方法。
【請求項8】
型部材の凹部の内側表面にめっき層を形成するステップでは、第1の型部材の凹部の内側表面にめっき層を形成し、第2の型部材の凹部の内側表面にめっき層を形成し、
前記型部材の凹部の内側表面に形成された前記めっき層にセラミック素体の一部の表面を接触させるステップでは、前記第1の型部材の凹部に前記セラミック素体の一方側の部分を嵌め入れることにより、前記第1の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一方側の部分の表面を接触させ、前記第2の型部材の凹部に前記セラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、前記第2の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の他方側の部分の表面を接触させる、請求項7に記載のセラミック電子部品の製造方法。
【請求項9】
前記めっき層の主成分が、ニッケルまたは銅である、請求項1から請求項8までのいずれか1項に記載のセラミック電子部品の製造方法。
【請求項10】
セラミック素体を有するセラミック電子部品の製造装置であって、
セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステーションと、
前記型部材の凹部に前記セラミック素体の一部を嵌め入れることにより、前記型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一部の表面を接触させるステーションと、
前記セラミック素体の一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステーションと、
前記外部導体層が形成された前記セラミック素体を前記型部材から分離するステーションと、
が連続して配置されている、セラミック電子部品の製造装置。
【請求項11】
型部材の凹部の内側表面にめっき層を形成するステーションは、
第1の型部材の凹部の内側表面にめっき層を形成するステーションと、
第2の型部材の凹部の内側表面にめっき層を形成するステーションとを含み、
前記型部材の凹部の内側表面に形成された前記めっき層にセラミック素体の一部の表面を接触させるステーションは、
前記第1の型部材の凹部に前記セラミック素体の一方側の部分を嵌め入れることにより、前記第1の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一方側の部分の表面を接触させるステーションと、
前記第2の型部材の凹部に前記セラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、前記第2の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の他方側の部分の表面を接触させるステーションとを含む、請求項10に記載のセラミック電子部品の製造装置。
【請求項12】
複数のセラミック素体の各々の一部の表面にめっき層が形成された複数のセラミック電子部品であって、
上下面と、この上下面を接続する左右側面とを有する複数のセラミック素体と、
前記複数のセラミック素体の各々の上面の一方端部から、左側面または右側面の少なくともいずれか一方を経て、下面の一方端部まで延びるように各々のめっき層が形成された複数のめっき層とを備え、
前記複数のセラミック素体の各々の上面または下面のいずれかの一方端部に形成された前記複数のめっき層の長さの平均値に対する標準偏差の割合が3%以下であることを特徴とする、複数のセラミック電子部品。
【請求項13】
前記複数のめっき層の厚みの平均値に対する標準偏差の割合が5%以下であることを特徴とする、請求項12に記載の複数のセラミック電子部品。
【請求項1】
セラミック素体を有するセラミック電子部品の製造方法であって、
セラミック素体とは別の部材に予め形成されためっき層にセラミック素体の少なくとも一部の表面を接触させるステップと、
前記セラミック素体の少なくとも一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップと、
を備えたセラミック電子部品の製造方法。
【請求項2】
セラミック素体を有するセラミック電子部品の製造方法であって、
セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステップと、
前記型部材の凹部に前記セラミック素体の一部を嵌め入れることにより、前記型部材の凹部の内側表面に形成された前記めっき層にセラミック素体の一部の表面を接触させるステップと、
前記セラミック素体の一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップと、
前記外部導体層が形成された前記セラミック素体を前記型部材から分離するステップと、
を備えたセラミック電子部品の製造方法。
【請求項3】
前記型部材の凹部の内側表面にめっき層を形成するステップは、電解めっきによって行われ、前記型部材において、めっき層が形成される部分は導体からなり、めっき層が形成されない部分は絶縁体からなる、請求項2に記載のセラミック電子部品の製造方法。
【請求項4】
前記型部材の凹部の内側表面にめっき層を形成するステップは、無電解めっきによって行われ、前記型部材において、めっき層が形成される部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料からなり、めっき層が形成されない部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有しない材料からなる、請求項2に記載のセラミック電子部品の製造方法。
【請求項5】
前記セラミック素体の熱処理は、前記めっき層に含まれる金属と、前記セラミック素体に含まれる酸素とが反応して生成物を生じさせる温度以上で行われる、請求項1から請求項4までのいずれか1項に記載のセラミック電子部品の製造方法。
【請求項6】
前記セラミック素体は、積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部導体層とを含み、
前記内部導体層の一部の表面が前記セラミック素体の外表面に露出しており、
前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップにおいて、前記外部導体層が前記内部導体層に電気的に接続されるように形成される、請求項1から請求項5までのいずれか1項に記載のセラミック電子部品の製造方法。
【請求項7】
セラミック素体を有するセラミック電子部品の製造方法であって、
セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステップと、
前記型部材の凹部に前記セラミック素体の一部を嵌め入れることにより、前記型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一部の表面を接触させるステップと、
前記セラミック素体の一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップと、
前記外部導体層が形成された前記セラミック素体を前記型部材から分離するステップと、
が連続して行われる、セラミック電子部品の製造方法。
【請求項8】
型部材の凹部の内側表面にめっき層を形成するステップでは、第1の型部材の凹部の内側表面にめっき層を形成し、第2の型部材の凹部の内側表面にめっき層を形成し、
前記型部材の凹部の内側表面に形成された前記めっき層にセラミック素体の一部の表面を接触させるステップでは、前記第1の型部材の凹部に前記セラミック素体の一方側の部分を嵌め入れることにより、前記第1の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一方側の部分の表面を接触させ、前記第2の型部材の凹部に前記セラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、前記第2の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の他方側の部分の表面を接触させる、請求項7に記載のセラミック電子部品の製造方法。
【請求項9】
前記めっき層の主成分が、ニッケルまたは銅である、請求項1から請求項8までのいずれか1項に記載のセラミック電子部品の製造方法。
【請求項10】
セラミック素体を有するセラミック電子部品の製造装置であって、
セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステーションと、
前記型部材の凹部に前記セラミック素体の一部を嵌め入れることにより、前記型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一部の表面を接触させるステーションと、
前記セラミック素体の一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステーションと、
前記外部導体層が形成された前記セラミック素体を前記型部材から分離するステーションと、
が連続して配置されている、セラミック電子部品の製造装置。
【請求項11】
型部材の凹部の内側表面にめっき層を形成するステーションは、
第1の型部材の凹部の内側表面にめっき層を形成するステーションと、
第2の型部材の凹部の内側表面にめっき層を形成するステーションとを含み、
前記型部材の凹部の内側表面に形成された前記めっき層にセラミック素体の一部の表面を接触させるステーションは、
前記第1の型部材の凹部に前記セラミック素体の一方側の部分を嵌め入れることにより、前記第1の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一方側の部分の表面を接触させるステーションと、
前記第2の型部材の凹部に前記セラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、前記第2の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の他方側の部分の表面を接触させるステーションとを含む、請求項10に記載のセラミック電子部品の製造装置。
【請求項12】
複数のセラミック素体の各々の一部の表面にめっき層が形成された複数のセラミック電子部品であって、
上下面と、この上下面を接続する左右側面とを有する複数のセラミック素体と、
前記複数のセラミック素体の各々の上面の一方端部から、左側面または右側面の少なくともいずれか一方を経て、下面の一方端部まで延びるように各々のめっき層が形成された複数のめっき層とを備え、
前記複数のセラミック素体の各々の上面または下面のいずれかの一方端部に形成された前記複数のめっき層の長さの平均値に対する標準偏差の割合が3%以下であることを特徴とする、複数のセラミック電子部品。
【請求項13】
前記複数のめっき層の厚みの平均値に対する標準偏差の割合が5%以下であることを特徴とする、請求項12に記載の複数のセラミック電子部品。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−147167(P2010−147167A)
【公開日】平成22年7月1日(2010.7.1)
【国際特許分類】
【出願番号】特願2008−321145(P2008−321145)
【出願日】平成20年12月17日(2008.12.17)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】
【公開日】平成22年7月1日(2010.7.1)
【国際特許分類】
【出願日】平成20年12月17日(2008.12.17)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】
[ Back to top ]