チャージポンプにおいて電流をクランプする回路
【課題】
チャージポンプにおいて電流をクランプする回路が開示される。
【解決手段】
チャージポンプは、複数のスイッチング回路トランジスタを有するスイッチング回路を備える。同回路における第1及び第2の対のトランジスタの各々は、スイッチング回路トランジスタの内の対応する1つからの電流に対して、電流におけるスパイクが、同スイッチング回路トランジスタとチャージポンプのキャパシタとの間を通る経路を通って部分的にだけ伝送されるように、そのトランジスタがオフに切り替わっている間に追加経路を提供することができる。
チャージポンプにおいて電流をクランプする回路が開示される。
【解決手段】
チャージポンプは、複数のスイッチング回路トランジスタを有するスイッチング回路を備える。同回路における第1及び第2の対のトランジスタの各々は、スイッチング回路トランジスタの内の対応する1つからの電流に対して、電流におけるスパイクが、同スイッチング回路トランジスタとチャージポンプのキャパシタとの間を通る経路を通って部分的にだけ伝送されるように、そのトランジスタがオフに切り替わっている間に追加経路を提供することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、チャージポンプにおいて電流をクランプする回路及び方法に関する。
【背景技術】
【0002】
当業者に理解されるように、チャージポンプは、より高いまたはより低い電圧のいずれかを作り出すためにキャパシタを用いる回路として特徴付けることができる。チャージポンプは、例えば遅延ロックループ(DLL)及びフェーズロックループ(PLL)を伴う用途等、多種多様な用途に用いられる。
【0003】
PLLに関して、チャージポンプは、電圧制御発振器(VCO)に印加される制御電圧を供給するために用いることができる。通常、PLLは、位相検出器と、チャージポンプの出力に連結されたループフィルタと、増幅器と、フィードバック系を形成するように公知の方法で相互接続されたVCOとを備える。チャージポンプは、位相検出器によって生成される論理レベルパルスを、ループフィルタに供給される電流パルスに変換する。ループフィルタは、VCO用の制御電圧を生成するために電流パルスを積分する。
【0004】
DLLに関して、チャージポンプは、DLLの電圧制御遅延線(VCDL)に制御電圧を供給するために用いることができる。当業者に理解されるように、特定種類の装置(例えば、DRAM装置)では、DLLはクロック信号の位相を変化させるために用いることができる。この場合、DLLは直列(デイジー・チェイン状)に接続された複数の遅延ゲートからなる遅延チェーンを備える。
【0005】
DLL及びPLLを伴う用途以外にも、例えば、チャージポンプを、フィルタまたは貯留キャパシタに対して電圧調整を行うための正確に制御された(accurately−controlled)電流源/シンクを有する電子回路において用いるといった他の用途があることを当業者は理解するだろう。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国特許第5,359,299号明細書
【特許文献2】米国特許第5,359,727号明細書
【特許文献3】米国特許第5,532,636号明細書
【特許文献4】米国特許第5,592,113号明細書
【特許文献5】米国特許第5,646,563号明細書
【特許文献6】米国特許第5,703,511号明細書
【特許文献7】米国特許第5,734,279号明細書
【特許文献8】米国特許第5,825,640号明細書
【特許文献9】米国特許第6,052,015号明細書
【特許文献10】米国特許第6,124,741号明細書
【特許文献11】米国特許第6,160,432号明細書
【特許文献12】米国特許第6,222,402号明細書
【特許文献13】米国特許第6,278,332号明細書
【特許文献14】米国特許第6,316,977号明細書
【特許文献15】米国特許第6,320,470号明細書
【特許文献16】米国特許第6,329,872号明細書
【特許文献17】米国特許第6,420,914号明細書
【特許文献18】米国特許第6,441,660号明細書
【特許文献19】米国特許第6,466,078号明細書
【特許文献20】米国特許第6,483,358号明細書
【特許文献21】米国特許第6,535,051号明細書
【特許文献22】米国特許第6,586,976号明細書
【特許文献23】米国特許第6,642,759号明細書
【特許文献24】米国特許第6,717,446号明細書
【特許文献25】米国特許第6,771,114号明細書
【特許文献26】米国特許第6,825,730号明細書
【特許文献27】米国特許第6,967,523号明細書
【特許文献28】米国特許出願第2002−0089382A1号明細書
【特許文献29】米国特許出願第2002−0105388A1号明細書
【特許文献30】米国特許出願第2003−0020526A1号明細書
【特許文献31】米国特許出願第2003−0189463A1号明細書
【特許文献32】米国特許出願第2003−0231037A1号明細書
【特許文献33】米国特許出願第2004−0004500A1号明細書
【特許文献34】米国特許出願第2004−0085104A1号明細書
【特許文献35】米国特許出願第2004−0257162A1号明細書
【特許文献36】米国特許出願第2005−0162200A1号明細書
【特許文献37】米国特許出願第2005−0162203A1号明細書
【特許文献38】米国特許出願第2005−0253634A1号明細書
【特許文献39】欧州特許第0798862B1号明細書
【特許文献40】米国特許第4,682,047号明細書
【特許文献41】米国特許第6,605,963号明細書
【特許文献42】米国特許第5,153,530号明細書
【特許文献43】米国特許第5,343,088号明細書
【特許文献44】米国特許第6,163,187号明細書
【特許文献45】米国特許出願第2006−0145742A1号明細書
【特許文献46】米国特許第6,970,391号明細書
【非特許文献】
【0007】
【非特許文献1】Baker, “CMOS Circuit Design, layout, and simulation”, 2nd Ed., IEEE Press, pp.576−581 (2005)
【発明の概要】
【発明が解決しようとする課題】
【0008】
チャージポンプにおいて電流をクランプする回路及び方法が開示される。
【課題を解決するための手段】
【0009】
一実施形態によれば、チャージポンプにおいて電流をクランプする方法が開示される。チャージポンプは、スイッチング回路とキャパシタとを備える。チャージポンプは第1及び第2の経路を形成する。第1及び第2の経路のそれぞれについて、選択された方を通って(i)電流が前記キャパシタに電流を供給され、(ii)電流が前記キャパシタから供給される。前記スイッチング回路の複数のトランジスタの少なくとも1つからの電流内に、少なくとも一つの寄生スパイクがその少なくとも1つのトランジスタがオフに切り替わっている間に生成される。短い期間が経過した後、前記少なくとも1つの寄生スパイクは消滅する。本発明の方法は、その値が第1の値から第2の値に変化した時に前記少なくとも1つのトランジスタをオフに切り替わらせる制御信号を少なくとも1つ供給する工程を含む。同方法は、前記少なくとも1つの寄生スパイクが、前記第1及び第2の経路の内の選択された一方を通って部分的にだけ伝達されるように、前記少なくとも1つの制御信号の値が第1の値から第2の値に変化した時に、前記少なくとも1つのトランジスタからの電流に対する追加経路を形成する工程も含む。同方法は、前記追加経路が前記短い期間の間形成された後に、前記追加経路を解消させる工程も含む。
【0010】
別の実施形態によれば、チャージポンプにおいて電流をクランプする回路が開示される。前記チャージポンプは、スイッチング回路とキャパシタとを備え、前記チャージポンプは第1及び第2の経路を形成する。第1及び第2の経路のそれぞれについて、選択された方を通ってi)電流が前記キャパシタに供給され、ii)電流が前記キャパシタから供給される。前記スイッチング回路の複数のトランジスタの内の少なくとも1つからの電流内に、少なくとも1つの寄生スパイクが、その少なくとも1つのトランジスタがオフに切り替わっている間に生成される。本発明の回路は、第1及び第2の対のトランジスタを備え、同トランジスタの各々はオン及びオフ状態をサポートし、前記状態間の遷移を制御できるように制御電極を備える。前記第1の対のトランジスタの内の一方は、第1のノードを介して前記スイッチング回路のトランジスタの内の最初のトランジスタに電気的に接続されている。前記第1の経路は前記第1のノードを通って伸びている。前記第2の対のトランジスタの内の一方は、第2のノードを介して前記スイッチング回路のトランジスタの内の二番目のトランジスタに電気的に接続されている。前記第2の経路は前記第2のノードを通って伸びている。本発明の回路はまた、第1の遅延導入インバータ回路と、第2の遅延導入インバータ回路とを備え、前記第1のインバータ回路及び前記第2のインバータ回路の各々は、前記それぞれの対のトランジスタの内の一方の制御電極に入力される信号を入力信号とし、前記それぞれの対のトランジスタの内の他方の制御電極に遅延出力信号を供給する。前記オフへの切り替えが起こる瞬間、前記入力信号と前記遅延出力信号の双方は、前記オン状態を作り出す値を有する。前記第1及び第2の対のトランジスタの内の少なくとも一方は、前記少なくとも1つの寄生スパイクが、前記キャパシタに向かういずれかの経路を通って部分的にだけ伝達されるように、前記オフに切り替わっている間、前記トランジスタの内の前記少なくとも1つからの電流に対する追加経路を形成する。
【0011】
別の実施形態によれば、チャージポンプを備える装置が開示される。前記チャージポンプは複数のスイッチングトランジスタと、電流クランプ回路と、キャパシタとを備える。前記チャージポンプは、第1及び第2の経路を形成する。第1及び第2の経路のそれぞれについて、選択された方を通ってi)電流が前記キャパシタに供給され、ii)電流が前記キャパシタから供給される。前記スイッチングトランジスタの内の1つは、前記第1及び第2の経路の内の選択された一方に位置している。そのスイッチングトランジスタは、オフに切り替わった時に、電流内に寄生スパイクを生成する。その寄生スパイクは、短い期間が経過した後で消滅する。その値が第1の値から第2の値に変化した時に、前記スイッチングトランジスタをオフに切り替わらせる制御信号を供給する入力を有する。前記電流クランプ回路は、(i)前記少なくとも1つの寄生スパイクが、前記第1及び第2の経路の内の前記一方を通って部分的にだけ伝達されるように、前記制御信号の値が前記第1の値から前記第2の値に変化した時に、前記スイッチングトランジスタからの電流に対する追加経路を形成し、(ii)前記追加経路が前記短い期間の間形成された後に、前記追加経路を解消させる。
【0012】
別の実施形態によれば、チャージポンプにおいて電流をクランプする方法が開示される。前記チャージポンプは複数のスイッチングトランジスタと、電流クランプ回路と、キャパシタとを備える。前記チャージポンプは、第1及び第2の経路を形成する。第1及び第2の経路のそれぞれについて、選択された方を通ってi)電流が前記キャパシタに供給され、ii)電流が前記キャパシタから供給される。前記スイッチング回路の複数のトランジスタの内の少なくとも1つからの電流内に、少なくとも1つの寄生スパイクがその少なくとも1つのトランジスタがオフに切り替わっている間に生成される。本発明の方法は、その値が第1の値から第2の値に変化した時に、前記少なくとも1つのトランジスタをオフに切り替わらせる制御信号を少なくとも1つ供給する工程を含む。本発明の方法は、前記少なくとも1つの寄生スパイクが、前記第1及び第2の経路の内の選択された一方を通って部分的にだけ伝達されるように、前記少なくとも1つの制御信号の値が前記第1の値から前記第2の値に変化した時に、前記トランジスタの内の前記少なくとも1つからの電流に対する追加経路を形成する工程も含む。前記追加経路は第1のノードを介して前記トランジスタの内の前記少なくとも1つに提供される。前記少なくとも1つのトランジスタがオフに切り替わっている間に前記第1のノードにおける電圧の値は変化する。本発明の方法は、前記トランジスタの内の前記少なくとも1つがオフに切り替わった後に、前記第1及び第2の経路の内の前記一方上のトランジスタを流れる漏れ電流を、前記キャパシタを基準として最小限にする工程も含む。
【0013】
前記漏れ電流の流れを最小限にする工程は、前記少なくとも1つのトランジスタがオフに切り替わっている間に、前記第1のノードにおける電圧が固定電圧値から遠ざかるのを防ぐことを含むことが好ましい。
【0014】
本発明の方法は、前記追加経路が形成された後に、同経路を瞬時に解消させる工程をさらに含むことが好ましい。
【0015】
別の実施形態によれば、チャージポンプを備えた装置が提供される。前記チャージポンプは複数のスイッチングトランジスタと、電流クランプ回路と、キャパシタとを備え、前記チャージポンプは、第1及び第2の経路を形成する。第1及び第2の経路のそれぞれについて、選択された方を通ってi)電流が前記キャパシタに供給され、ii)電流が前記キャパシタから供給される。前記スイッチングトランジスタの内の1つは、前記第1及び第2の経路の内の選択された一方に位置している。そのスイッチングトランジスタは、オフに切り替わった時に、電流内に寄生スパイクを生成する。回路は、その値が第1の値から第2の値に変化した時に前記スイッチングトランジスタをオフに切り替わらせる制御信号を供給することができる。前記電流クランプ回路は、(i)前記寄生スパイクが、前記第1及び第2の経路の内の前記一方を通って部分的にだけ伝達されるように、前記制御信号の値が前記第一の値から前記第2の値に変化した時に、前記スイッチングトランジスタからの電流に対する追加経路を形成する。前記追加経路は、前記第1のノードを介して前記スイッチングトランジスタに提供される。前記スイッチングトランジスタがオフに切り替わっている間、前記第1のノードにおける電圧の値は変化する。前記電流クランプ回路はまた(ii)前記トランジスタの内の前記少なくとも1つのトランジスタがオフに切り替わった後に、前記第1及び第2の経路の内の前記一方上のトランジスタを流れる漏れ電流を、前記キャパシタを基準として最小限にする。
【0016】
前記漏れ電流の流れを最小限にすることは、前記少なくとも1つのトランジスタがオフに切り替わっている間、前記第1のノードにおける電圧が固定電圧値から遠ざかるのを防ぐことを含むことが好ましい。
【0017】
前記チャージポンプはさらに、双方が前記キャパシタに電気的に接続された第1及び第2のFETを備え、第1のFETは前記第1の経路に沿って配置され、第2のFETは前記第2の経路に沿って配置されていることが好ましい。
【0018】
前記電流クランプ回路は、直列に接続され前記追加経路に沿って設置された2つのトランジスタを備え、前記電流クランプ回路は、前記追加経路が形成されると、前記第1のノードを、前記2つのトランジスタの間の第2のノードに連結することが好ましい。
【0019】
前記チャージポンプはさらに、前記キャパシタにおけるVcノードを形成し、前記電流クランプ回路は、前記Vcノードにおける電圧の複製を生成する中継器を備え、その複製された電圧は、前記追加経路が一旦形成されると前記第1のノードに連結されることが好ましい。
【0020】
従って、チャージポンプ内の電流をクランプする回路を向上させるのに有利であろう。
【図面の簡単な説明】
【0021】
【図1】図1は、チャージポンプの概略回路図である。
【図2】図2は、図1の回路の特定経路を通る電流の波形の一例を経時的に示す図である。
【図3】図3は、図1に示すチャージポンプといくつかの点では同様であるが、静的クランプをさらに備える別のチャージポンプの概略回路図である。
【図4】図4は、図1に示すチャージポンプといくつかの点では同様であるが、一実施形態に係るクランプをさらに備える別のチャージポンプの概略回路図である。
【図5】図5は、第二の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図6】図6は、第三の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図7】図7は、第四の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図8】図8は、第五の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図9】図9は、第六の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図10】図10は、第七の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図11】図11は、第八の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図12】図12は、第九の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図13】図13は、第十の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図14】図14は、図4に示すクランプのトランジスタのゲートに印加される信号のグラフ、及び別の一例の波形図であり、同波形図は図4の回路の特定経路を通る電流を経時的に示す。
【図15】図15は、概念的には図4のチャージポンプと同様であるが、FETの代わりにバイポーラトランジスタからなる別のチャージポンプの概略回路図である。
【図16】図16は、概念的には図5のチャージポンプと同様であるが、FETの代わりにバイポーラトランジスタからなる別のチャージポンプの概略回路図である。
【発明を実施するための形態】
【0022】
以下の実施形態の詳細な説明では、図示される回路及び回路部品の多くは、電子信号に対して公知の動作を行う種類のものである。当業者は、それらと同等と認識される代替の回路または回路部品についての知識を有するであろう。何故なら、それらは同信号に対して同じ動作を行うからである。
【0023】
図面を参照して、図1はチャージポンプ100の模式回路図である。いくつかの例では、チャージポンプ100はメモリ回路(例えばDRAM)の一部であり、VCOに印加される電圧を制御するためにPLLにおいて用いられる。他の例では、チャージポンプ100は同様に、ある種のメモリ回路の一部であってもよく、PLLではなく、例えばDLLにおいて用いられる。さらに別の例では、チャージポンプ100はクロック管理/配信回路、メモリインターフェイス、FPGAモジュール等の一部であってもよい。
【0024】
チャージポンプ100はキャパシタ102を備える。チャージポンプ100はスイッチング回路も備え、本実施形態においてそれはPMOSスイッチング・トランジスタ104とNMOSスイッチング・トランジスタ108からなる。スイッチング・トランジスタ104は、同トランジスタのゲート112に印加されるポンプアップ制御信号PUに応じて切り替わる。スイッチング・トランジスタ108は、同トランジスタのゲート116に印加されるポンプダウン制御信号PDに応じて切り替わる。
【0025】
図示したチャージポンプ100に関して、スイッチング・トランジスタ104またはスイッチング・トランジスタ108のいずれも出力ノードVcに直接には接続されていない。当業者は、スイッチング・トランジスタが出力ノードに直接接続された回路についての知識を有しているだろうが、そのような構成の欠点の一つは、スイッチング・トランジスタのゲートで信号遷移がある場合、出力ノードに寄生ノイズが導入されてしまうという点である。
【0026】
本実施形態において、それぞれ、ゲートにバイアス電圧が印加されたPMOSトランジスタ120とNMOSトランジスタ124が、2つのスイッチング・トランジスタ104と108との間に接続されている。いくつかの例では、バイアス電圧を供給する電圧基準ソースを実現するために電流ミラーが用いられる。ゲート128にVbiaspが印加されたトランジスタ120は、電流Ipが同トランジスタのチャンネルを流れることが可能な状態であり、ゲート112に印加される信号PUの要求に従ってスイッチング・トランジスタ104がオンになった場合に、ノード130に供給される。当業者に理解されるように、ゲートはFETの制御電極であり、FETのオン状態とオフ状態との遷移を制御可能にするものである。他の種類のトランジスタでは、制御電極は必ずしもゲートという名称で呼ばれる訳ではない。例えば、バイポーラトランジスタでは、バイポーラトランジスタの制御電極を言及する際に通常用いられる用語は「ベース」である。
【0027】
信号PUがロジック「ハイ」からロジック「ロー」に変化した時に、スイッチング・トランジスタ104がオンに切り替わることが分かる。また反対に、信号PUがロジックローからロジックハイに変化した時に、スイッチング・トランジスタ104はオフに切り替わる。それに対して、ゲート132にVbiasnが印加されたトランジスタ124は、ゲート116に印加される信号PDの要求に従ってスイッチング・トランジスタ108がオンになった場合に、電流Inがノード130から排流されるように同トランジスタのチャンネルを流れることが可能な状態にある。信号PDがロジックローからロジックハイに変化した時に、スイッチング・トランジスタ108がオンに切り替わることが分かる。また反対に、信号PDがロジックハイからロジックローに変化した時に、スイッチング・トランジスタ108はオフに切り替わる。
【0028】
参考の便宜上、チャージポンプ100はソース部とシンク部の両方を有するものとして説明した方が正確であろう。トランジスタ112及び120はソース部の一部である。トランジスタ116及び124はシンク部の一部である(当業者は、「シンク部」は代替的に「ドレイン部」と呼ばれることを理解するだろう)。
【0029】
図2は電流Ip及びInの波形の一例を経時的に示す図である。図2のグラフにおいて、時間t1、t2、及びt3は、スイッチング・トランジスタ104及び108の内の1つまたはそれ以上がオンまたはオフに切り替わる場における時間に対応している。特に、時間t1の近辺でスイッチング・トランジスタ108はオンに切り替わり、時間t2の近辺でスイッチング・トランジスタ104はオンに切り替わり、時間t3の近辺でスイッチング・トランジスタ104及び108の両方はオフに切り替わる。
【0030】
時間t3を参照すれば、スイッチング・トランジスタ104がオフに切り替わる時に、電流Ipに上向きスパイク204が発生することが分かる。また、時間t3において、スイッチング・トランジスタ108がオフに切り替わる時に、電流Inには下向きスパイク208が発生する。電流スパイク204及び208は次のように説明できる。スイッチング・トランジスタ104または108のいずれかがオフに切り替わる時に、ゲート・ドレイン間容量に起因するスイッチング信号結合の結果として、それらのトランジスタは電流を生成する。この電流は、既にトランジスタを流れる電流に加算される。図1のチャージポンプにおいて、この加算された電流には近隣のトランジスタ120または124のそれぞれ以外に行き場がない。
【0031】
当業者に理解されるように、電流スパイク204及び208はDLL/PLLのループのエラーの原因となり、それにより位相オフセットが起こる。その理由の少なくとも1つは、電流スパイク204は電流スパイク208と対称的ではないという点である。電流テイルアウト216及び220も、DLL/PLLのループのエラーの原因となり得る。当業者に理解されるように、電流テイルアウト216及び220が存在するのは、トランジスタ120及び124が急速にではなく徐々にシャットオフされる(トランジスタ120及び124のソースの電圧が急速にというよりも徐々にシャットオフ電圧値に遷移する)ためである。
【0032】
図3は、別のチャージポンプ300の概略回路図である。チャージポンプ300は、図1のチャージポンプといくつかの点では同様であるが、スイッチング・トランジスタ104または108からのオフスイッチ電流に対して経路を提供するために静的クランプ304をさらに備えている。図示した静的クランプ304は、NMOSトランジスタ308とPMOSトランジスタ312とを備える。トランジスタ308のドレイン316は、ノード320を介してスイッチング・トランジスタ104に電気的に接続されている。トランジスタ312に関し、同トランジスタのドレイン324は、ノード328を介してスイッチング・トランジスタ108に電気的に接続されている。
【0033】
チャージポンプ300の静的クランプ304は、スイッチング・トランジスタ104がオフに切り替わっている間、電流に対して追加経路を提供することで、スイッチング・トランジスタ104とキャパシタ102との間の経路に沿った電流スパイクを減少させ、また同様に、スイッチング・トランジスタ108がオフに切り替わっている間、電流に対して追加経路を同じく提供することで、スイッチング・トランジスタ108とキャパシタ102との間の経路に沿った電流スパイクを減少させる働きをする。図2に示す波形に対して静的クランプ304が持ち得る設計上の影響という意味で、図示した電流スパイク204及び208に比べ、電流スパイクの大きさは極めて小さいものになり得る。また、電流テイルアウトも低減され得る。
【0034】
静的クランプ304をチャージポンプ300内で用いる場合の制約は、Vcが、Vbiaspにより定義される上限とVbiasnにより定義される下限との間の範囲内に制限されてしまう点である。当業者に理解されるように、このVcの制限は、スイッチング・トランジスタ104及び108がオフに切り替わった後もトランジスタ308及び312が依然としてオンのままであることに起因する。特に、ノード320における電圧は、スイッチング・トランジスタ104が一旦オフに切り替わると接地電位に達する。もしVcがVbiaspよりも大きくなると、電流は、電流Ip''を表わす矢印が示している方向とは反対の方向にトランジスタ120を流れ(Vcの電圧値が大きくなればなるほど漏れ電流が多くなる)、電流Ip''はVcの値に対し望ましくない影響を与える。同様に、ノード328における電圧は、スイッチング・トランジスタ108が一旦オフに切り替わるとVddに達する。もしVcがVbiasnより小さくなると、電流は、電流In''を表わす矢印が示している方向とは反対の方向にトランジスタ124を流れ(この場合、Vcの電圧値が小さくなればなるほど漏れ電流が多くなる)、そのため電流In''はVcの値に対して望ましくない影響を与える。
【0035】
今度は図4を参照する。図4は別のチャージポンプ500の概略回路図である。チャージポンプ500は、図1のチャージポンプといくつかの点では同様であるが、一実施形態に係るクランプ504をさらに備える。静的クランプ304(図3)のように、クランプ504はスイッチング・トランジスタ104または108のいずれかからのオフスイッチ電流に対して追加経路を提供することができる。しかしながら、静的クランプ304とは異なり、クランプ504は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0036】
図示したクランプ504は、一対のNMOSトランジスタ508及び512と、一対のPMOSトランジスタ516及び520と、遅延導入インバータ回路(またはインバータ)524と、別の遅延導入インバータ回路528とを備える。(例えば、インバータ524及び528のそれぞれは、一対のNMOSとPMOSトランジスタといった周知のトランジスタの組み合わせを用いて実現することができる。また、図4では遅延導入インバータ回路524及び遅延導入インバータ回路528のそれぞれは1つのインバータのみとして示されているが、ある例では、遅延導入インバータ回路が1つのインバータではなく3つ以上の実際のインバータを備えることが可能であることが分かるであろう。
【0037】
本発明の実施形態に係るクランプのインバータ回路によって導入可能な最適な遅延は、様々な要因によって変化することが分かるだろう。これらの要因には、例えば、電流に対して追加経路を提供するトランジスタの大きさや、インバータ回路を実現するために用いられるトランジスタの大きさが含まれる。
【0038】
図示した実施形態において、トランジスタ508と、トランジスタ512と、インバータ524とを備えるクランプ504の半分は、スイッチング・トランジスタ104と動作連動しており、トランジスタ516と、トランジスタ520と、インバータ528とを備えるクランプ504の他の半分は、スイッチング・トランジスタ108と動作連動している。
【0039】
スイッチング・トランジスタ104と動作連動している図示したクランプ504の半分に関し、トランジスタ508のドレイン532は、ノード536を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ508のソース540は、トランジスタ512のドレイン544に電気的に接続されている。インバータ524の入力548とトランジスタ508のゲート552の双方には、同じ信号、即ちPUが印加される。インバータ524の出力556は、トランジスタ512のゲート560に電気的に接続されている。
【0040】
スイッチング・トランジスタ108と動作連動している図示したクランプ504の半分に関し、トランジスタ520のドレイン564は、ノード568を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ520のソース572は、トランジスタ516のドレイン576に電気的に接続されている。インバータ528の入力580とトランジスタ520のゲート584の双方には、同じ信号、即ちPDが印加される。インバータ528の出力588は、トランジスタ516のゲート592に電気的に接続されている。
【0041】
スイッチング・トランジスタ104及び108がオフに同時に切り替わっている間(当然ながら、少なくともいくつかの例では、2つのトランジスタを同時にオフに切り替える必要はないことが分かるだろう)、図示したクランプ504の動作は以下の通りである。その長さがインバータ524及び528の遅延によって決定される短い期間の間、クランプ504の一部を形成する2対のトランジスタは、スイッチング・トランジスタ104及び108がオフに切り替わっている間、電流スパイクを減少させるための経路を提供する。これらの経路は、各対のトランジスタの両方がオンになることにより存在する。しかしながら、インバータの遅延によって決定される期間が経過した後、何れの対のトランジスタも、両方のトランジスタがオンではなくなるため、2対のトランジスタによるクランプ効果が解消されて、望むようにVcを設定できるという大きな柔軟性が得られる(即ち、VbiaspとVbiasnとによって定義される限界の範囲内に制限されない)。
【0042】
今度は図5を参照する。図5は別のチャージポンプ600の概略回路図である。チャージポンプ600は、図4のチャージポンプといくつかの点では同様であるが、別の実施形態に係るクランプ604を備える。ここで図示し説明した他のクランプのように、クランプ604は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0043】
図示したクランプ604は、第1の対のトランジスタ606と608と、第2の対のトランジスタ610と612とを備える。少なくとも一つの例において、トランジスタ606及び610はNMOSトランジスタであり、トランジスタ608及び612はPMOSトランジスタである。
【0044】
図示した実施形態において、トランジスタ606及び608を備えるクランプ604の半分は、スイッチング・トランジスタ104と動作連動しており、トランジスタ610及び612を備えるクランプ604の他の半分は、スイッチング・トランジスタ108と動作連動している。
【0045】
スイッチング・トランジスタ104と動作連動している図示したクランプ604の半分に関し、トランジスタ606のドレイン614は、ノード616を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ606のソース618は、トランジスタ608のソース620に電気的に接続されている。トランジスタ606のゲート622及びトランジスタ608のゲート624の双方には、同じ信号、即ちPUが印加される。
【0046】
スイッチング・トランジスタ108と動作連動している図示したクランプ604の半分に関し、トランジスタ612のドレイン626は、ノード628を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ612のソース630は、トランジスタ610のソース632に電気的に接続されている。トランジスタ612のゲート634及びトランジスタ610のゲート636の双方には、同じ信号、即ちPDが印加される。
【0047】
信号PDがロジックハイの場合、トランジスタ108及び610は導通しているのに対し、トランジスタ612は導通していない。この間、ソース639とソース632との間にあるノードは、NMOSトランジスタ610のしきい値電圧レベルと略等しい電圧レベルに事前充電される。信号PDがロジックローになると、トランジスタ610はオフになり漏れ経路をカットオフする。また、PMOSトランジスタ612はオンになり、ノード628と、ソース639とソース632との間にあるノードとの間の電荷交換を行わせる。例えば、電荷交換は、2つのトランジスタ610及び612の寄生容量の間で発生する。この電荷交換の間、寄生電流スパイクがスイッチング・トランジスタ108とキャパシタ102との間の経路を部分的にだけ通るよう、ノード628を通る追加電流経路が提供される。電荷交換の結果、ノード628の電流レベルは急速に上昇し、トランジスタ124を急速にカットオフする。このパッシブな状態の間、漏れ電流の流れを最小限にするために、ノード628における電圧が遷移する新たな電圧値は、スイッチング・トランジスタ108がオフに切り替わっている間維持される。
【0048】
同様に、信号PUがロジックローの場合、トランジスタ104及び608は導通しているが、トランジスタ606は導通していない。信号PUがロジックハイになると、トランジスタ608はオフになち漏れ経路をカットオフする。また、トランジスタ606はオンになり、ノード616と、ソース618とソース620との間にあるノードとの間の電荷交換を行わせる。例えば、電荷交換は、2つのトランジスタ606及び608の寄生容量の間で発生する。この電荷交換の間、寄生電流スパイクがスイッチング・トランジスタ104とキャパシタ102との間の経路を部分的にだけ通るように、ノード616を通る追加電流経路が提供される。電荷交換の結果、ノード616の電流レベルは急速に下降し、トランジスタ120を急速にカットオフする。このパッシブな状態の間、漏れ電流の流れを最小限にするために、ノード616における電圧が遷移する新たな電圧値は、スイッチング・トランジスタ104はオフに切り替わっている間維持される。
【0049】
次に図6を参照する。図6は別のチャージポンプ650の概略回路図である。チャージポンプ650もまた、図4のチャージポンプといくつかの点では同様であるが、さらに別の実施形態に係るクランプ654を備える。ここで図示し説明した他のクランプのように、クランプ654は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0050】
図示したクランプ654は、ゲート657に信号PUが印加されたNMOSトランジスタ656と、ゲート659に信号PDが印加されたPMOSトランジスタ658と、アナログ中継器660とを備える。中継器660の入力662はノード130に接続されているのに対し、中継器660の出力664は、トランジスタ656のソース666とトランジスタ658のソース668とに電気的に接続されている。
【0051】
図示したクランプ654内では、トランジスタ656はスイッチング・トランジスタ104と動作連動している。特に、トランジスタ656のドレイン670は、ノード672を介してスイッチング・トランジスタ104に電気的に接続されている。それに加えて、トランジスタ658は、スイッチング・トランジスタ108と動作連動している。特に、トランジスタ658のドレイン674は、ノード676を介してスイッチング・トランジスタ108に電気的に接続されている。
【0052】
当業者に理解されるように、ロジックハイ信号がゲート657に印加される結果、トランジスタ656は、オフに切り替わっている間に導通を開始する。このように、トランジスタ656が導通していることから、中継器660が供給するVc電圧の複製がノード672に連結される。漏れ電流経路全域に渡って電圧降下が小さく、またノード672における電圧は、トランジスタ104がオフに切り替わっている間その値が大きく下がらないようになっているため、漏れ電流は最小限に留められる。また、オフに切り替わる時に生成される寄生電流スパイクは、スイッチング・トランジスタ104とキャパシタ102との間の経路を部分的にしか通らない(トランジスタ656が導通している時、ノード672を通る追加電流経路が再び提供される)。
【0053】
同様に、ロジックハイ信号がゲート659に印加されるため、トランジスタ658はトランジスタ108がオフに切り替わっている間に、導通を開始する。トランジスタ656が導通しているため、中継器660が供給するVc電圧の複製がノード676に連結される。ここでも、漏れ電流経路全域に渡って電圧差が小さく、またノード676における電圧は、トランジスタ108がオフに切り替わっている間大きく上昇しないようになっているため、漏れ電流は最小限に留められる。さらに、オフに切り替わる時に生成される寄生電流スパイク(回路のシンク部)は、スイッチング・トランジスタ108とキャパシタ102との間の経路を部分的にしか通らない(トランジスタ658が導通している場合、ノード676を通る追加電流経路が再び提供される)ことが再度分かるだろう。
【0054】
いくつかの例では、中継器660は存在しない。例えば、ノード672及び676は、トランジスタ104及び108がオフに切り替わっている状態の間、ノード130に直接連結され得る。しかしながら、そのような場合には連結時電荷注入が起こる。特に、トランジスタ656及び658の寄生容量は、ノード130への連結時電荷注入の原因となる。
【0055】
今度は図7を参照する。図7は、別のチャージポンプ700の概略回路図である。チャージポンプ700は、さらに別の実施形態に係るクランプ704を備える。チャージポンプ700は、上記で図示し説明した他のチャージポンプといくつかの点では同様である。例えばここで図示し説明した多くの他のクランプのように、クランプ704は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0056】
図示したクランプ704は、2つのインバータ706及び708と、PMOSトランジスタ710と、NMOSトランジスタ712と、アナログ中継器714とを備える。回路構成で言えば、インバータ706の入力716には信号PUが供給され、インバータ706の出力718はトランジスタ710のゲート720に印加される。同様に、インバータ708の入力724には信号PDが供給され、インバータ708の出力728は、トランジスタ712のゲート732に印加される。また、中継器714の入力736はノード130に接続されているのに対し、中継器714の出力740はトランジスタ710のドレイン744とトランジスタ712のドレイン748とに電気的に接続されている。
【0057】
図示したクランプ704内では、トランジスタ710はスイッチング・トランジスタ104と動作連動している。特に、トランジスタ710のドレイン752は、ノード756を介してスイッチング・トランジスタ104に電気的に接続されている。それに加えて、トランジスタ712はスイッチング・トランジスタ108と動作連動している。特に、トランジスタ712のドレイン760は、ノード764を介してスイッチング・トランジスタ108に電気的に接続されている。
【0058】
図7のクランプ704は、図6のクランプ654と動作上同様であることが分かるであろう。繰り返しになるが、図示した中継器は全ての例で存在しているわけではない。
【0059】
今度は図8を参照する。図8は、別のチャージポンプ800の概略回路図である。チャージポンプ800は、さらに別の実施形態に係るクランプ804を備える。ここでも、チャージポンプ800は、先に図示し説明した他のチャージポンプといくつかの点では同様であることが分かる。例えば、ここで図示し説明した多くの他のクランプのように、クランプ804は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0060】
図示したクランプ804は、一対のPMOSトランジスタ808及び812と、一対のNMOSトランジスタ816及び820と、2つのインバータ824及び828とを備える。トランジスタ808と、トランジスタ812と、インバータ824とを備えるクランプ804の半分は、スイッチング・トランジスタ104と動作連動しており、トランジスタ816と、トランジスタ820と、インバータ828とを備えるクランプ804の他の半分は、スイッチング・トランジスタ108と動作連動している。
【0061】
スイッチング・トランジスタ104と動作連動している図示したクランプ804の半分に関し、トランジスタ808のソース832は、ノード836を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ808のドレイン840は、トランジスタ812のソース844に電気的に接続されており、ドレイン840とソース844との間にあるノードにおける電圧は、接地電位までは低下しない。インバータ824の入力848とトランジスタ104のゲート112には、同じ信号、即ちPUが印加される。インバータ824の出力856は、トランジスタ808のゲート860に電気的に接続されている。トランジスタ812のゲート862には信号Vbiasp1が印加される。(少なくともいくつかの例では、Vbiasp1はVbiaspと同様のまたは実質的に同じ値を有する。)
スイッチング・トランジスタ108と動作連動している図示したクランプ804の半分に関し、トランジスタ820のソース864は、ノード868を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ820のドレイン872は、トランジスタ816のソース876に電気的に接続されており、ドレイン872とソース876との間にあるノードにおける電圧は、Vddまでは上昇しない。インバータ828の入力880とトランジスタ108のゲート116とには、同じ信号、即ちPDが印加される。インバータ828の出力882は、トランジスタ820のゲート884に電気的に接続されている。トランジスタ816のゲート894には、信号Vbiasn1が印加される。(少なくともいくつかの例では、Vbiasn1はVbiaspと同様のまたは実質的に同じ値を有する。)
引き続きスイッチング・トランジスタ108と動作連動している図示したクランプ804の半分を参照すれば、トランジスタ108がオフに切り替わっている間、トランジスタ820は導通を開始し、ノード868と、ドレイン872とソース876との間にあるノードとの間での電荷交換が行われる(例えば、トランジスタ816と820の寄生容量は、お互いに電荷を交換する)ことが分かる。トランジスタ816の大きさとVbiasn1の値を適切に選択することで、トランジスタ108がオフに切り替わった時にノード868における電圧レベルを上昇させるようにでき、それによりテールアウト電流を急速にカットオフできる。特に、当該電圧遷移は、大体、Vbiasn−VT#nからVbiasn1−VT#n1までの範囲である。また、クランプ804は、ノード868における電圧がVbiasn1−VT#n1より低くならないよう制限する。ノード868における電圧がVbiasn−VT#nより低くならない限り、漏れ電流は微量しか存在しないため、クランプ804は、スイッチング・トランジスタ108がオフに切り替わっている間、ノード868における電圧を効果的にVbiasn1−VT#n1近辺で維持する。
【0062】
スイッチング・トランジスタ104と動作連動している図示したクランプ804の半分を参照すれば、トランジスタ104がオフに切り替わる時に、トランジスタ808は導通を開始し、ノード836と、ドレイン840とソース844との間にあるノードとの間の電荷交換が行われる(例えば、トランジスタ808と812の寄生容量はお互いに電荷を交換する)ことが分かる。トランジスタ812の大きさとVbiasp1の値を適切に選択することで、トランジスタ104がオフに切り替わった時に、ノード836における電圧レベルは、テールアウト電流を急速にカットオフさせるのに十分なほど大きく低下する。特に、当該電圧遷移は、大体、Vbiasp+VT#pからVbiasp1+VT#p1までの範囲である。また、クランプ804は、ノード836における電圧がVbiasp1+VT#p1より大きくならないよう制限する。ノード836における電圧がVbiasp+VT#pより大きくなっている限り、漏れ電流は微量しか存在しないため、クランプ804は、スイッチング・トランジスタ104がオフに切り替わっている間、ノード836における電圧を、効果的にVbiasp1+VT#p1の近辺で維持する。
【0063】
図8に示した実施形態に関して、一点捕捉する。いずれかのスイッチング・トランジスタがオフに切り替わった時に、漏れ電流経路は存在する。特に、漏れ電流経路は、i)トランジスタ120、808、及び812を通る経路であり、ii)トランジスタ124、820、及び816を通る経路である。しかしながら、漏れ電流は、例えば図3に示すチャージポンプ300に比べて小さい。また、クランプ804は、スイッチング・トランジスタがオフに切り替わっている間にノード836及び868における電圧を一定の値近辺で維持することを更に確実にするために、非常に小さな電流源896及び898を任意で備えてもよい。これらの電流源は、寄生容量による小さな電流を等しく打ち消す。一例において、電流源896は、PMOSトランジスタ(PMOSトランジスタのソースとゲートは、それぞれVddとVbiaspに接続された状態)を用いて実現され、電流源898は、NMOSトランジスタ(NMOSトランジスタのソースとゲートは、それぞれ接地電位とVbiasnに接続された状態)を用いて実現される。
【0064】
今度は図9を参照する。図9は、別のチャージポンプ900の概略回路図である。チャージポンプ900は、さらに別の実施形態に係るクランプ904を備える。ここでも、チャージポンプ900は、先に図示し説明した他のチャージポンプといくつかの点では同様であることが分かる。例えば、ここで図示し説明した多くの他のクランプのように、クランプ904は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0065】
図示したクランプ904は、PMOSトランジスタ908と、NMOSトランジスタ920と、2つのインバータ924及び928とを備える。トランジスタ908とインバータ924とを備えるクランプ904の半分は、スイッチング・トランジスタ104と動作連動しており、トランジスタ920とインバータ928とを備えるクランプ904の他の半分は、スイッチング・トランジスタ108と動作連動している。
【0066】
スイッチング・トランジスタ104と動作連動している図示したクランプ904の半分に関し、トランジスタ908のソース932は、ノード936を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ908のドレイン940には信号Vbiaspが印加される。インバータ924の入力948とトランジスタ104のゲート112には同じ信号、即ちPUが印加される。インバータ924の出力956はトランジスタ908のゲート960に電気的に接続されている。
【0067】
スイッチング・トランジスタ108と動作連動している図示したクランプ904の半分に関し、トランジスタ920のソース964は、ノード968を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ920のドレイン972には信号Vbiasnが印加される。インバータ928の入力980とトランジスタ108のゲート116には同じ信号、即ちPDが印加される。インバータ928の出力982は、トランジスタ920のゲート984に電気的に接続されている。
【0068】
クランプ904の動作は、図8に示すクランプ804の動作と同様である。2つのクランプの主な違いは、クランプ904にはトランジスタ812、816、及びそれらトランジスタのゲートに印加される対応するバイアス電圧がない点である。その代わり、トランジスタ908のドレイン940はVbiaspに連結され、同様にトランジスタ920のドレイン972はVbiasnに連結されている。
【0069】
今度は図10を参照する。図10は、別のチャージポンプ1000の概略回路図である。チャージポンプ1000は、さらに別の実施形態に係るクランプ1004を備え、クランプ1004はNMOSトランジスタ1008とPMOSトランジスタ1012とを備える。ここでも、チャージポンプ1000は、先に図示し説明した他のチャージポンプといくつかの点では同様であることが分かる。例えば、ここで図示し説明した多くの他のクランプのように、クランプ1004は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。また、クランプ1004は、図9に示すクランプ904と特に同様であり、2つのクランプの主な違いは、PMOSトランジスタ908がNMOSトランジスタに置き換えられ、NMOSトランジスタ920がPMOSトランジスタに置き換えられたことによりインバータが排除された点である。
【0070】
NMOSトランジスタ1008に関し、このトランジスタは、スイッチング・トランジスタ104と動作連動している。特に、トランジスタ1008のドレイン1016はノード1020を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ1008のドレイン1024には信号Vbiaspが印加される。トランジスタ1008のゲート1028及びトランジスタ104のゲート112には同じ信号、即ちPUが印加される。
【0071】
PMOSトランジスタ1012に関して、このトランジスタは、スイッチング・トランジスタ108と動作連動している。トランジスタ1012のドレイン1032は、ノード1036を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ1012のソース1040には信号Vbiasnが印加されている。トランジスタ1012のゲート1044及びトランジスタ108のゲート116には同じ信号、即ちPDが印加される。
【0072】
いくつかの用途では、クランプ1004の効果は、より大きなトランジスタを用いることで向上し得る(即ち、トランジスタ1008及び/またはトランジスタ1012の大きさを大きくする)。
【0073】
今度は図11を参照する。図11は、別のチャージポンプ1100の概略回路図である。チャージポンプ1100は、さらに別の実施形態に係るクランプ1104を備える。ここでも、チャージポンプ1100は、先に図示し説明した他のチャージポンプといくつかの点では同様であることが分かる。例えば、ここで図示し説明した多くの他のクランプのように、クランプ1104は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0074】
図示したクランプ1104は、一対のNMOSトランジスタ1108及び1112と、一対のPMOSトランジスタ1116及び1120と、遅延導入インバータ回路(またはインバータ)1124と、別の遅延導入インバータ回路1128と、2つの付加的なトランジスタ1132及び1136とを備える。
【0075】
図示した実施形態において、トランジスタ1108、1112、1132とインバータ1124とを備えるクランプ1104の半分は、スイッチング・トランジスタ104と動作連動しており、トランジスタ1116、1120、1136とインバータ1128とを備えるクランプ1104の他の半分は、スイッチング・トランジスタ108と動作連動している。
【0076】
スイッチング・トランジスタ104と動作連動している図示したクランプ1104の半分に関して、トランジスタ1108のドレイン1140は、ノード1144を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ1108のソース1148は、トランジスタ1132のゲート1156、並びにトランジスタ1112のドレイン1152に電気的に接続されている。インバータ1124の入力1160とトランジスタ1108のゲート1164の双方には、同じ信号、即ちPUが印加される。インバータ1124の出力1168は、トランジスタ1112のゲート1180、並びにトランジスタ1132のソース1172とドレイン1176の双方に電気的に接続されている。
【0077】
スイッチング・トランジスタ108と動作連動している図示したクランプ1104の半分に関して、トランジスタ1120のドレイン1181は、ノード1182を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ1120のソース1184は、トランジスタ1116のドレイン1185に電気的に接続されている。インバータ1128の入力1187と、トランジスタ1120のゲート1188の双方には、同じ信号、即ちPDが印加される。インバータ1128の出力1190は、トランジスタ1116のゲート1196、並びにトランジスタ1136のドレイン1192とソース1192の双方に電気的に接続されている。
【0078】
クランプ1104の動作は、図4に示すクランプ504の動作と同様である。しかしながら、クランプ1104は、キャパシタ内蔵装置として構成された付加的なトランジスタ1132と1136を備える。トランジスタ1132はキャパシタとして機能し、トランジスタ104がオフに切り替わっている間に、ノード1144に付加的な電荷を注入する。トランジスタ1136もキャパシタとして機能し、トランジスタ108がオフに切り替わっている間に、ノード1182から付加的な電荷を減らすという機能を果たす。トランジスタ1132と1136は、それらのプレート全体に渡る電圧の低下がトランジスタのしきい値電圧よりも小さくならないので、標準外である必要がないことが分かるだろう。
【0079】
今度は図12を参照する。図12は、別のチャージポンプ1200の概略回路図である。チャージポンプ1200は、さらに別の実施形態に係るクランプ1204を備える。チャージポンプ1200は、先に図示し説明した他のチャージポンプといくつかの点にでは同様であることが分かる。例えば、ここで図示し説明した多くのクランプのように、クランプ1204は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0080】
図示したクランプ1204は、2つのインバータ1208及び1212と、2つの伝送ゲート1216及び1220と、アナログ中継器1224とを備える。回路構成で言えば、信号PUは、伝送ゲート1216の制御入力1227とインバータ1208の入力1228の双方に入力され、インバータ1208の出力1232は、伝送ゲート1216の制御入力1236に供給される。同様に、信号PDは、伝送ゲート1220の制御入力1239とインバータ1212の入力1240の双方に入力され、インバータ1212の出力1244は、伝送ゲート1220の制御入力1248に供給される。また、中継器1224の入力1252はノード130に接続されているのに対し、中継器1224の出力1256は、伝送ゲート1216及び1220のそれぞれの入力1260及び1264に電気的に接続されている。
【0081】
図示したクランプ1204内では、伝送ゲート1216は、スイッチング・トランジスタ104と動作連動している。特に、伝送ゲート1216の出力1270は、ノード1272を介してスイッチング・トランジスタ104に電気的に接続されている。さらに伝送ゲート1220は、スイッチング・トランジスタ108と動作連動している。特に伝送ゲート1220の出力1272は、ノード1285を介してスイッチング・トランジスタ108に電気的に接続されている。
【0082】
トランジスタ104がオフに切り替わっている間、伝送ゲート1216は導通を開始し、それによりノード1272は中継器1224の出力1256におけるノードと連結する(Vcsノード)。漏れ電流経路全体に渡って電圧低下が小さく、またトランジスタ104がオフに切り替わっている間、ノード1272における電圧は、その値が大きく低下しないようにされているため、漏れ電流は最小限に留められる。また、オフに切り替わる時に発生する寄生電流スパイクは、スイッチング・トランジスタ104とキャパシタ102との間の経路を部分的にしか流れない(伝送ゲート1216が導通している間、ノード1272を通る追加電流経路が提供される)。
【0083】
同様に、トランジスタ108がオフに切り替わっている間、伝送ゲート1220は導通を開始し、ノード1285をVcsノードに連結させる。複製電圧Vcsは複製されるべき電圧Vcに非常に近いため、ノード1285(またはノード1272)はスイッチング・トランジスタがオフに切り替わった時には、Vcに近い電圧値を有するノードに連結される。よって漏れ経路全体に渡って電圧の低下は、漏れが最小限となるのに十分なほど小さくなる。ここでも、オフに切り替わる時に発生する寄生電流スパイク(回路のソース部)は、スイッチング・トランジスタ108とキャパシタ102との間の経路を部分的にしか流れない(伝送ゲート1220が導通している間、ノード1285を通る追加電流経路が提供される)。
【0084】
今度は図13を参照する。図13は、別のチャージポンプ1300の概略回路図である。チャージポンプ1300は、さらに別の実施形態に係るクランプ1304を備える。チャージポンプ1300は、先に図示し説明した他のチャージポンプといくつかの点にでは同様であることが分かる。例えば、ここで図示し説明した多くの他のクランプのように、クランプ1304は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0085】
図示したクランプ1304は、2つのインバータ1308及び1312と、2つの伝送ゲート1316及び1320と、2つのトランジスタ1324及び1328とを備える。回路構成の点において、信号PUは、伝送ゲート1316の制御入力1330とインバータ1308の入力1332の双方に入力され、インバータ1308の出力1334は、伝送ゲート1316の制御入力1336に印加される。同様に、信号PDは、伝送ゲート1320の制御入力1340とインバータ1312の入力1342の双方に入力され、インバータ1312の出力1344は、伝送ゲート1320の制御入力1346に印加される。
【0086】
図示したクランプ1304内では、伝送ゲート1316は、スイッチング・トランジスタ104と動作連動している。特に、伝送ゲート1316の出力1349は、ノード1350を介してスイッチング・トランジスタ104に電気的に接続されていおり、NMOSトランジスタ1324がオンの状態で、かつ伝送ゲート1316が導通している時に、ノード1350と接地との間にオープンパスが存在する。さらに、伝送ゲート1320は、スイッチング・トランジスタ108と動作連動している。特に、伝送ゲート1320の出力1352は、ノード1354を介してスイッチング・トランジスタ108に電気的に接続されており、PMOSトランジスタ1328がオンにされ、かつ伝送ゲート1320が導通している時に、ノード1354とVddとの間にオープンパスが存在する。
【0087】
トランジスタ104がオフに切り替わっている間、伝送ゲート1316は導通を開始し、それによりノード1350は、伝送ゲート1316の入力1382とトランジスタ1324のドレイン1384との間に位置するノード1380に連結される。このオフに切り替わっている時、ノード1380の電位は概ね接地電位であり、ノード1350における電圧が急速に低下してテイルアウト電流がカットオフされる間にノード1380と1350との間で電荷交換が起こる。また、この電荷交換が起こっている時に、寄生電流スパイクがスイッチング・トランジスタ104とキャパシタ102との間の経路を部分的にだけ通るように、ノード1350を通る追加経路が提供される。漏れ電流の流れがこのパッシブな状態で最小限に留められるようにノード1350における電圧が遷移する新たな電圧値は、スイッチング・トランジスタ104がオフに切り替わっている間維持される。また、漏れ経路が遮断されるようにトランジスタ1324がオフにされる。
【0088】
同様に、トランジスタ108がオフに切り替わっている間、伝送ゲート1320は導通を開始し、それによりノード1354は、伝送ゲート1320の入力1392とトランジスタ1328のドレイン1394との間に位置するノード1390に連結される。このオフに切り替わっている時、ノード1390の電位は約Vddであり、ノード1354における電圧が急速に上昇して、テイルアウト電流がカットオフされる間にノード1390と1354との間で電荷交換が起こる。また、この電荷交換が起こっている時に、寄生電流スパイクがスイッチング・トランジスタ108とキャパシタ102との間の経路を部分的にだけ通るように、ノード1354を通る追加経路が提供される。漏れ電流の流れがこのパッシブな状態で最小限に留められるように、ノード1354における電圧が遷移する新たな電圧値は、スイッチング・トランジスタ108がオフに切り替わっている間維持される。また、漏れ経路が断線されるようにトランジスタ1328がオフにされる。
【0089】
今度は図14を参照する。図2と同様に、図14は電流の(経時)波形図の一例であるが、同波形図は(図1に示す回路の経路ではなく)図4に示す回路の経路を流れる電流の波形図である。一例の信号PU及びPD(及びゲート560と592から出力された信号)も、波形図の一例の上のグラフに示す。
【0090】
今度は図4及び図14を参照して、時間tc1(トランジスタ108がオフに切り替わるのが始まる点に対応)から始まり時間tc2で終わる期間の間、ロジックローの値(PMOSトランジスタのゲートに印加された場合オン状態を作り出す)がトランジスタ516と520の両方のゲートに印加されることが分かる。よって、短い時間の間、一対のトランジスタ516と520は、トランジスタ108からのオフスイッチング電流に対して追加経路を提供する。しかしながら、他の時間では、トランジスタ516と520のうちの少なくとも1つはオフにされ、そのためそのような場合においては追加経路は提供されないことが分かる。クランプ504のソース部を構成する一対のトランジスタ(即ち、トランジスタ508及び512)に関して、それらは同様に機能する。しかしながら、当業者に理解されるように、NMOSトランジスタのゲートに印加された場合にオン状態を作り出すのは(ロジックローよりも)ロジックハイの値である。
【0091】
今度は図2の電流IpとInのグラフと、図14の電流IpとInのグラフを比較する。その場合、クランプ504の効果は明らかである。特に、スイッチング・トランジスタ104がオフに切り替わった時に、電流Ip'には非常に小さい上向きスパイク694しかないことが分かる。同様に、スイッチング・トランジスタ108がオフに切り替わった時に、時間tc2では非常に小さな下向きスパイク696しかないことが分かる。時間tc1の後、電流Ip'とIn'は約0μAまで急速に低下するため、クランプ504がテイルアウト電流の急速なカットアウトに対して影響を与えることは波形図からも明らかである。図5〜13に示すクランプのシミュレーション結果も同様である(極めて小さな電流スパイク、テイルアウト電流の急速なカットオフ)。
【0092】
添付の図面に示すチャージポンプは、ソース部及びシンク部の双方を有するが、いくつかの例ではチャージポンプはソース部またはシンク部のいずれかしか有していないこともある。また、図示した実施形態の回路におけるトランジスタはFETであるが、ここに含まれる教示は、例えば、バイポーラトランジスタ等の他の種類のトランジスタからなるクランプを有するチャージポンプを実現するための指示を提供していることが分かる。図15及び図16を参照すると、それらはクランプ1504及び1604をそれぞれ含む一例としてのチャージポンプ1500及び1600の概略回路図である。チャージポンプ1500及び1600はそれぞれ概念的には図4及び5のチャージポンプと同様であるが、それらはFETではなくバイポーラトランジスタからなる。
【0093】
説明した実施形態のある程度の改造及び変更を行うことができる。従って、上記の実施形態は説明に役立てるためのものであって、制限するものではないと考えられるべきである。
【技術分野】
【0001】
本発明は、チャージポンプにおいて電流をクランプする回路及び方法に関する。
【背景技術】
【0002】
当業者に理解されるように、チャージポンプは、より高いまたはより低い電圧のいずれかを作り出すためにキャパシタを用いる回路として特徴付けることができる。チャージポンプは、例えば遅延ロックループ(DLL)及びフェーズロックループ(PLL)を伴う用途等、多種多様な用途に用いられる。
【0003】
PLLに関して、チャージポンプは、電圧制御発振器(VCO)に印加される制御電圧を供給するために用いることができる。通常、PLLは、位相検出器と、チャージポンプの出力に連結されたループフィルタと、増幅器と、フィードバック系を形成するように公知の方法で相互接続されたVCOとを備える。チャージポンプは、位相検出器によって生成される論理レベルパルスを、ループフィルタに供給される電流パルスに変換する。ループフィルタは、VCO用の制御電圧を生成するために電流パルスを積分する。
【0004】
DLLに関して、チャージポンプは、DLLの電圧制御遅延線(VCDL)に制御電圧を供給するために用いることができる。当業者に理解されるように、特定種類の装置(例えば、DRAM装置)では、DLLはクロック信号の位相を変化させるために用いることができる。この場合、DLLは直列(デイジー・チェイン状)に接続された複数の遅延ゲートからなる遅延チェーンを備える。
【0005】
DLL及びPLLを伴う用途以外にも、例えば、チャージポンプを、フィルタまたは貯留キャパシタに対して電圧調整を行うための正確に制御された(accurately−controlled)電流源/シンクを有する電子回路において用いるといった他の用途があることを当業者は理解するだろう。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国特許第5,359,299号明細書
【特許文献2】米国特許第5,359,727号明細書
【特許文献3】米国特許第5,532,636号明細書
【特許文献4】米国特許第5,592,113号明細書
【特許文献5】米国特許第5,646,563号明細書
【特許文献6】米国特許第5,703,511号明細書
【特許文献7】米国特許第5,734,279号明細書
【特許文献8】米国特許第5,825,640号明細書
【特許文献9】米国特許第6,052,015号明細書
【特許文献10】米国特許第6,124,741号明細書
【特許文献11】米国特許第6,160,432号明細書
【特許文献12】米国特許第6,222,402号明細書
【特許文献13】米国特許第6,278,332号明細書
【特許文献14】米国特許第6,316,977号明細書
【特許文献15】米国特許第6,320,470号明細書
【特許文献16】米国特許第6,329,872号明細書
【特許文献17】米国特許第6,420,914号明細書
【特許文献18】米国特許第6,441,660号明細書
【特許文献19】米国特許第6,466,078号明細書
【特許文献20】米国特許第6,483,358号明細書
【特許文献21】米国特許第6,535,051号明細書
【特許文献22】米国特許第6,586,976号明細書
【特許文献23】米国特許第6,642,759号明細書
【特許文献24】米国特許第6,717,446号明細書
【特許文献25】米国特許第6,771,114号明細書
【特許文献26】米国特許第6,825,730号明細書
【特許文献27】米国特許第6,967,523号明細書
【特許文献28】米国特許出願第2002−0089382A1号明細書
【特許文献29】米国特許出願第2002−0105388A1号明細書
【特許文献30】米国特許出願第2003−0020526A1号明細書
【特許文献31】米国特許出願第2003−0189463A1号明細書
【特許文献32】米国特許出願第2003−0231037A1号明細書
【特許文献33】米国特許出願第2004−0004500A1号明細書
【特許文献34】米国特許出願第2004−0085104A1号明細書
【特許文献35】米国特許出願第2004−0257162A1号明細書
【特許文献36】米国特許出願第2005−0162200A1号明細書
【特許文献37】米国特許出願第2005−0162203A1号明細書
【特許文献38】米国特許出願第2005−0253634A1号明細書
【特許文献39】欧州特許第0798862B1号明細書
【特許文献40】米国特許第4,682,047号明細書
【特許文献41】米国特許第6,605,963号明細書
【特許文献42】米国特許第5,153,530号明細書
【特許文献43】米国特許第5,343,088号明細書
【特許文献44】米国特許第6,163,187号明細書
【特許文献45】米国特許出願第2006−0145742A1号明細書
【特許文献46】米国特許第6,970,391号明細書
【非特許文献】
【0007】
【非特許文献1】Baker, “CMOS Circuit Design, layout, and simulation”, 2nd Ed., IEEE Press, pp.576−581 (2005)
【発明の概要】
【発明が解決しようとする課題】
【0008】
チャージポンプにおいて電流をクランプする回路及び方法が開示される。
【課題を解決するための手段】
【0009】
一実施形態によれば、チャージポンプにおいて電流をクランプする方法が開示される。チャージポンプは、スイッチング回路とキャパシタとを備える。チャージポンプは第1及び第2の経路を形成する。第1及び第2の経路のそれぞれについて、選択された方を通って(i)電流が前記キャパシタに電流を供給され、(ii)電流が前記キャパシタから供給される。前記スイッチング回路の複数のトランジスタの少なくとも1つからの電流内に、少なくとも一つの寄生スパイクがその少なくとも1つのトランジスタがオフに切り替わっている間に生成される。短い期間が経過した後、前記少なくとも1つの寄生スパイクは消滅する。本発明の方法は、その値が第1の値から第2の値に変化した時に前記少なくとも1つのトランジスタをオフに切り替わらせる制御信号を少なくとも1つ供給する工程を含む。同方法は、前記少なくとも1つの寄生スパイクが、前記第1及び第2の経路の内の選択された一方を通って部分的にだけ伝達されるように、前記少なくとも1つの制御信号の値が第1の値から第2の値に変化した時に、前記少なくとも1つのトランジスタからの電流に対する追加経路を形成する工程も含む。同方法は、前記追加経路が前記短い期間の間形成された後に、前記追加経路を解消させる工程も含む。
【0010】
別の実施形態によれば、チャージポンプにおいて電流をクランプする回路が開示される。前記チャージポンプは、スイッチング回路とキャパシタとを備え、前記チャージポンプは第1及び第2の経路を形成する。第1及び第2の経路のそれぞれについて、選択された方を通ってi)電流が前記キャパシタに供給され、ii)電流が前記キャパシタから供給される。前記スイッチング回路の複数のトランジスタの内の少なくとも1つからの電流内に、少なくとも1つの寄生スパイクが、その少なくとも1つのトランジスタがオフに切り替わっている間に生成される。本発明の回路は、第1及び第2の対のトランジスタを備え、同トランジスタの各々はオン及びオフ状態をサポートし、前記状態間の遷移を制御できるように制御電極を備える。前記第1の対のトランジスタの内の一方は、第1のノードを介して前記スイッチング回路のトランジスタの内の最初のトランジスタに電気的に接続されている。前記第1の経路は前記第1のノードを通って伸びている。前記第2の対のトランジスタの内の一方は、第2のノードを介して前記スイッチング回路のトランジスタの内の二番目のトランジスタに電気的に接続されている。前記第2の経路は前記第2のノードを通って伸びている。本発明の回路はまた、第1の遅延導入インバータ回路と、第2の遅延導入インバータ回路とを備え、前記第1のインバータ回路及び前記第2のインバータ回路の各々は、前記それぞれの対のトランジスタの内の一方の制御電極に入力される信号を入力信号とし、前記それぞれの対のトランジスタの内の他方の制御電極に遅延出力信号を供給する。前記オフへの切り替えが起こる瞬間、前記入力信号と前記遅延出力信号の双方は、前記オン状態を作り出す値を有する。前記第1及び第2の対のトランジスタの内の少なくとも一方は、前記少なくとも1つの寄生スパイクが、前記キャパシタに向かういずれかの経路を通って部分的にだけ伝達されるように、前記オフに切り替わっている間、前記トランジスタの内の前記少なくとも1つからの電流に対する追加経路を形成する。
【0011】
別の実施形態によれば、チャージポンプを備える装置が開示される。前記チャージポンプは複数のスイッチングトランジスタと、電流クランプ回路と、キャパシタとを備える。前記チャージポンプは、第1及び第2の経路を形成する。第1及び第2の経路のそれぞれについて、選択された方を通ってi)電流が前記キャパシタに供給され、ii)電流が前記キャパシタから供給される。前記スイッチングトランジスタの内の1つは、前記第1及び第2の経路の内の選択された一方に位置している。そのスイッチングトランジスタは、オフに切り替わった時に、電流内に寄生スパイクを生成する。その寄生スパイクは、短い期間が経過した後で消滅する。その値が第1の値から第2の値に変化した時に、前記スイッチングトランジスタをオフに切り替わらせる制御信号を供給する入力を有する。前記電流クランプ回路は、(i)前記少なくとも1つの寄生スパイクが、前記第1及び第2の経路の内の前記一方を通って部分的にだけ伝達されるように、前記制御信号の値が前記第1の値から前記第2の値に変化した時に、前記スイッチングトランジスタからの電流に対する追加経路を形成し、(ii)前記追加経路が前記短い期間の間形成された後に、前記追加経路を解消させる。
【0012】
別の実施形態によれば、チャージポンプにおいて電流をクランプする方法が開示される。前記チャージポンプは複数のスイッチングトランジスタと、電流クランプ回路と、キャパシタとを備える。前記チャージポンプは、第1及び第2の経路を形成する。第1及び第2の経路のそれぞれについて、選択された方を通ってi)電流が前記キャパシタに供給され、ii)電流が前記キャパシタから供給される。前記スイッチング回路の複数のトランジスタの内の少なくとも1つからの電流内に、少なくとも1つの寄生スパイクがその少なくとも1つのトランジスタがオフに切り替わっている間に生成される。本発明の方法は、その値が第1の値から第2の値に変化した時に、前記少なくとも1つのトランジスタをオフに切り替わらせる制御信号を少なくとも1つ供給する工程を含む。本発明の方法は、前記少なくとも1つの寄生スパイクが、前記第1及び第2の経路の内の選択された一方を通って部分的にだけ伝達されるように、前記少なくとも1つの制御信号の値が前記第1の値から前記第2の値に変化した時に、前記トランジスタの内の前記少なくとも1つからの電流に対する追加経路を形成する工程も含む。前記追加経路は第1のノードを介して前記トランジスタの内の前記少なくとも1つに提供される。前記少なくとも1つのトランジスタがオフに切り替わっている間に前記第1のノードにおける電圧の値は変化する。本発明の方法は、前記トランジスタの内の前記少なくとも1つがオフに切り替わった後に、前記第1及び第2の経路の内の前記一方上のトランジスタを流れる漏れ電流を、前記キャパシタを基準として最小限にする工程も含む。
【0013】
前記漏れ電流の流れを最小限にする工程は、前記少なくとも1つのトランジスタがオフに切り替わっている間に、前記第1のノードにおける電圧が固定電圧値から遠ざかるのを防ぐことを含むことが好ましい。
【0014】
本発明の方法は、前記追加経路が形成された後に、同経路を瞬時に解消させる工程をさらに含むことが好ましい。
【0015】
別の実施形態によれば、チャージポンプを備えた装置が提供される。前記チャージポンプは複数のスイッチングトランジスタと、電流クランプ回路と、キャパシタとを備え、前記チャージポンプは、第1及び第2の経路を形成する。第1及び第2の経路のそれぞれについて、選択された方を通ってi)電流が前記キャパシタに供給され、ii)電流が前記キャパシタから供給される。前記スイッチングトランジスタの内の1つは、前記第1及び第2の経路の内の選択された一方に位置している。そのスイッチングトランジスタは、オフに切り替わった時に、電流内に寄生スパイクを生成する。回路は、その値が第1の値から第2の値に変化した時に前記スイッチングトランジスタをオフに切り替わらせる制御信号を供給することができる。前記電流クランプ回路は、(i)前記寄生スパイクが、前記第1及び第2の経路の内の前記一方を通って部分的にだけ伝達されるように、前記制御信号の値が前記第一の値から前記第2の値に変化した時に、前記スイッチングトランジスタからの電流に対する追加経路を形成する。前記追加経路は、前記第1のノードを介して前記スイッチングトランジスタに提供される。前記スイッチングトランジスタがオフに切り替わっている間、前記第1のノードにおける電圧の値は変化する。前記電流クランプ回路はまた(ii)前記トランジスタの内の前記少なくとも1つのトランジスタがオフに切り替わった後に、前記第1及び第2の経路の内の前記一方上のトランジスタを流れる漏れ電流を、前記キャパシタを基準として最小限にする。
【0016】
前記漏れ電流の流れを最小限にすることは、前記少なくとも1つのトランジスタがオフに切り替わっている間、前記第1のノードにおける電圧が固定電圧値から遠ざかるのを防ぐことを含むことが好ましい。
【0017】
前記チャージポンプはさらに、双方が前記キャパシタに電気的に接続された第1及び第2のFETを備え、第1のFETは前記第1の経路に沿って配置され、第2のFETは前記第2の経路に沿って配置されていることが好ましい。
【0018】
前記電流クランプ回路は、直列に接続され前記追加経路に沿って設置された2つのトランジスタを備え、前記電流クランプ回路は、前記追加経路が形成されると、前記第1のノードを、前記2つのトランジスタの間の第2のノードに連結することが好ましい。
【0019】
前記チャージポンプはさらに、前記キャパシタにおけるVcノードを形成し、前記電流クランプ回路は、前記Vcノードにおける電圧の複製を生成する中継器を備え、その複製された電圧は、前記追加経路が一旦形成されると前記第1のノードに連結されることが好ましい。
【0020】
従って、チャージポンプ内の電流をクランプする回路を向上させるのに有利であろう。
【図面の簡単な説明】
【0021】
【図1】図1は、チャージポンプの概略回路図である。
【図2】図2は、図1の回路の特定経路を通る電流の波形の一例を経時的に示す図である。
【図3】図3は、図1に示すチャージポンプといくつかの点では同様であるが、静的クランプをさらに備える別のチャージポンプの概略回路図である。
【図4】図4は、図1に示すチャージポンプといくつかの点では同様であるが、一実施形態に係るクランプをさらに備える別のチャージポンプの概略回路図である。
【図5】図5は、第二の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図6】図6は、第三の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図7】図7は、第四の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図8】図8は、第五の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図9】図9は、第六の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図10】図10は、第七の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図11】図11は、第八の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図12】図12は、第九の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図13】図13は、第十の実施形態に係るクランプを備える別のチャージポンプの概略回路図である。
【図14】図14は、図4に示すクランプのトランジスタのゲートに印加される信号のグラフ、及び別の一例の波形図であり、同波形図は図4の回路の特定経路を通る電流を経時的に示す。
【図15】図15は、概念的には図4のチャージポンプと同様であるが、FETの代わりにバイポーラトランジスタからなる別のチャージポンプの概略回路図である。
【図16】図16は、概念的には図5のチャージポンプと同様であるが、FETの代わりにバイポーラトランジスタからなる別のチャージポンプの概略回路図である。
【発明を実施するための形態】
【0022】
以下の実施形態の詳細な説明では、図示される回路及び回路部品の多くは、電子信号に対して公知の動作を行う種類のものである。当業者は、それらと同等と認識される代替の回路または回路部品についての知識を有するであろう。何故なら、それらは同信号に対して同じ動作を行うからである。
【0023】
図面を参照して、図1はチャージポンプ100の模式回路図である。いくつかの例では、チャージポンプ100はメモリ回路(例えばDRAM)の一部であり、VCOに印加される電圧を制御するためにPLLにおいて用いられる。他の例では、チャージポンプ100は同様に、ある種のメモリ回路の一部であってもよく、PLLではなく、例えばDLLにおいて用いられる。さらに別の例では、チャージポンプ100はクロック管理/配信回路、メモリインターフェイス、FPGAモジュール等の一部であってもよい。
【0024】
チャージポンプ100はキャパシタ102を備える。チャージポンプ100はスイッチング回路も備え、本実施形態においてそれはPMOSスイッチング・トランジスタ104とNMOSスイッチング・トランジスタ108からなる。スイッチング・トランジスタ104は、同トランジスタのゲート112に印加されるポンプアップ制御信号PUに応じて切り替わる。スイッチング・トランジスタ108は、同トランジスタのゲート116に印加されるポンプダウン制御信号PDに応じて切り替わる。
【0025】
図示したチャージポンプ100に関して、スイッチング・トランジスタ104またはスイッチング・トランジスタ108のいずれも出力ノードVcに直接には接続されていない。当業者は、スイッチング・トランジスタが出力ノードに直接接続された回路についての知識を有しているだろうが、そのような構成の欠点の一つは、スイッチング・トランジスタのゲートで信号遷移がある場合、出力ノードに寄生ノイズが導入されてしまうという点である。
【0026】
本実施形態において、それぞれ、ゲートにバイアス電圧が印加されたPMOSトランジスタ120とNMOSトランジスタ124が、2つのスイッチング・トランジスタ104と108との間に接続されている。いくつかの例では、バイアス電圧を供給する電圧基準ソースを実現するために電流ミラーが用いられる。ゲート128にVbiaspが印加されたトランジスタ120は、電流Ipが同トランジスタのチャンネルを流れることが可能な状態であり、ゲート112に印加される信号PUの要求に従ってスイッチング・トランジスタ104がオンになった場合に、ノード130に供給される。当業者に理解されるように、ゲートはFETの制御電極であり、FETのオン状態とオフ状態との遷移を制御可能にするものである。他の種類のトランジスタでは、制御電極は必ずしもゲートという名称で呼ばれる訳ではない。例えば、バイポーラトランジスタでは、バイポーラトランジスタの制御電極を言及する際に通常用いられる用語は「ベース」である。
【0027】
信号PUがロジック「ハイ」からロジック「ロー」に変化した時に、スイッチング・トランジスタ104がオンに切り替わることが分かる。また反対に、信号PUがロジックローからロジックハイに変化した時に、スイッチング・トランジスタ104はオフに切り替わる。それに対して、ゲート132にVbiasnが印加されたトランジスタ124は、ゲート116に印加される信号PDの要求に従ってスイッチング・トランジスタ108がオンになった場合に、電流Inがノード130から排流されるように同トランジスタのチャンネルを流れることが可能な状態にある。信号PDがロジックローからロジックハイに変化した時に、スイッチング・トランジスタ108がオンに切り替わることが分かる。また反対に、信号PDがロジックハイからロジックローに変化した時に、スイッチング・トランジスタ108はオフに切り替わる。
【0028】
参考の便宜上、チャージポンプ100はソース部とシンク部の両方を有するものとして説明した方が正確であろう。トランジスタ112及び120はソース部の一部である。トランジスタ116及び124はシンク部の一部である(当業者は、「シンク部」は代替的に「ドレイン部」と呼ばれることを理解するだろう)。
【0029】
図2は電流Ip及びInの波形の一例を経時的に示す図である。図2のグラフにおいて、時間t1、t2、及びt3は、スイッチング・トランジスタ104及び108の内の1つまたはそれ以上がオンまたはオフに切り替わる場における時間に対応している。特に、時間t1の近辺でスイッチング・トランジスタ108はオンに切り替わり、時間t2の近辺でスイッチング・トランジスタ104はオンに切り替わり、時間t3の近辺でスイッチング・トランジスタ104及び108の両方はオフに切り替わる。
【0030】
時間t3を参照すれば、スイッチング・トランジスタ104がオフに切り替わる時に、電流Ipに上向きスパイク204が発生することが分かる。また、時間t3において、スイッチング・トランジスタ108がオフに切り替わる時に、電流Inには下向きスパイク208が発生する。電流スパイク204及び208は次のように説明できる。スイッチング・トランジスタ104または108のいずれかがオフに切り替わる時に、ゲート・ドレイン間容量に起因するスイッチング信号結合の結果として、それらのトランジスタは電流を生成する。この電流は、既にトランジスタを流れる電流に加算される。図1のチャージポンプにおいて、この加算された電流には近隣のトランジスタ120または124のそれぞれ以外に行き場がない。
【0031】
当業者に理解されるように、電流スパイク204及び208はDLL/PLLのループのエラーの原因となり、それにより位相オフセットが起こる。その理由の少なくとも1つは、電流スパイク204は電流スパイク208と対称的ではないという点である。電流テイルアウト216及び220も、DLL/PLLのループのエラーの原因となり得る。当業者に理解されるように、電流テイルアウト216及び220が存在するのは、トランジスタ120及び124が急速にではなく徐々にシャットオフされる(トランジスタ120及び124のソースの電圧が急速にというよりも徐々にシャットオフ電圧値に遷移する)ためである。
【0032】
図3は、別のチャージポンプ300の概略回路図である。チャージポンプ300は、図1のチャージポンプといくつかの点では同様であるが、スイッチング・トランジスタ104または108からのオフスイッチ電流に対して経路を提供するために静的クランプ304をさらに備えている。図示した静的クランプ304は、NMOSトランジスタ308とPMOSトランジスタ312とを備える。トランジスタ308のドレイン316は、ノード320を介してスイッチング・トランジスタ104に電気的に接続されている。トランジスタ312に関し、同トランジスタのドレイン324は、ノード328を介してスイッチング・トランジスタ108に電気的に接続されている。
【0033】
チャージポンプ300の静的クランプ304は、スイッチング・トランジスタ104がオフに切り替わっている間、電流に対して追加経路を提供することで、スイッチング・トランジスタ104とキャパシタ102との間の経路に沿った電流スパイクを減少させ、また同様に、スイッチング・トランジスタ108がオフに切り替わっている間、電流に対して追加経路を同じく提供することで、スイッチング・トランジスタ108とキャパシタ102との間の経路に沿った電流スパイクを減少させる働きをする。図2に示す波形に対して静的クランプ304が持ち得る設計上の影響という意味で、図示した電流スパイク204及び208に比べ、電流スパイクの大きさは極めて小さいものになり得る。また、電流テイルアウトも低減され得る。
【0034】
静的クランプ304をチャージポンプ300内で用いる場合の制約は、Vcが、Vbiaspにより定義される上限とVbiasnにより定義される下限との間の範囲内に制限されてしまう点である。当業者に理解されるように、このVcの制限は、スイッチング・トランジスタ104及び108がオフに切り替わった後もトランジスタ308及び312が依然としてオンのままであることに起因する。特に、ノード320における電圧は、スイッチング・トランジスタ104が一旦オフに切り替わると接地電位に達する。もしVcがVbiaspよりも大きくなると、電流は、電流Ip''を表わす矢印が示している方向とは反対の方向にトランジスタ120を流れ(Vcの電圧値が大きくなればなるほど漏れ電流が多くなる)、電流Ip''はVcの値に対し望ましくない影響を与える。同様に、ノード328における電圧は、スイッチング・トランジスタ108が一旦オフに切り替わるとVddに達する。もしVcがVbiasnより小さくなると、電流は、電流In''を表わす矢印が示している方向とは反対の方向にトランジスタ124を流れ(この場合、Vcの電圧値が小さくなればなるほど漏れ電流が多くなる)、そのため電流In''はVcの値に対して望ましくない影響を与える。
【0035】
今度は図4を参照する。図4は別のチャージポンプ500の概略回路図である。チャージポンプ500は、図1のチャージポンプといくつかの点では同様であるが、一実施形態に係るクランプ504をさらに備える。静的クランプ304(図3)のように、クランプ504はスイッチング・トランジスタ104または108のいずれかからのオフスイッチ電流に対して追加経路を提供することができる。しかしながら、静的クランプ304とは異なり、クランプ504は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0036】
図示したクランプ504は、一対のNMOSトランジスタ508及び512と、一対のPMOSトランジスタ516及び520と、遅延導入インバータ回路(またはインバータ)524と、別の遅延導入インバータ回路528とを備える。(例えば、インバータ524及び528のそれぞれは、一対のNMOSとPMOSトランジスタといった周知のトランジスタの組み合わせを用いて実現することができる。また、図4では遅延導入インバータ回路524及び遅延導入インバータ回路528のそれぞれは1つのインバータのみとして示されているが、ある例では、遅延導入インバータ回路が1つのインバータではなく3つ以上の実際のインバータを備えることが可能であることが分かるであろう。
【0037】
本発明の実施形態に係るクランプのインバータ回路によって導入可能な最適な遅延は、様々な要因によって変化することが分かるだろう。これらの要因には、例えば、電流に対して追加経路を提供するトランジスタの大きさや、インバータ回路を実現するために用いられるトランジスタの大きさが含まれる。
【0038】
図示した実施形態において、トランジスタ508と、トランジスタ512と、インバータ524とを備えるクランプ504の半分は、スイッチング・トランジスタ104と動作連動しており、トランジスタ516と、トランジスタ520と、インバータ528とを備えるクランプ504の他の半分は、スイッチング・トランジスタ108と動作連動している。
【0039】
スイッチング・トランジスタ104と動作連動している図示したクランプ504の半分に関し、トランジスタ508のドレイン532は、ノード536を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ508のソース540は、トランジスタ512のドレイン544に電気的に接続されている。インバータ524の入力548とトランジスタ508のゲート552の双方には、同じ信号、即ちPUが印加される。インバータ524の出力556は、トランジスタ512のゲート560に電気的に接続されている。
【0040】
スイッチング・トランジスタ108と動作連動している図示したクランプ504の半分に関し、トランジスタ520のドレイン564は、ノード568を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ520のソース572は、トランジスタ516のドレイン576に電気的に接続されている。インバータ528の入力580とトランジスタ520のゲート584の双方には、同じ信号、即ちPDが印加される。インバータ528の出力588は、トランジスタ516のゲート592に電気的に接続されている。
【0041】
スイッチング・トランジスタ104及び108がオフに同時に切り替わっている間(当然ながら、少なくともいくつかの例では、2つのトランジスタを同時にオフに切り替える必要はないことが分かるだろう)、図示したクランプ504の動作は以下の通りである。その長さがインバータ524及び528の遅延によって決定される短い期間の間、クランプ504の一部を形成する2対のトランジスタは、スイッチング・トランジスタ104及び108がオフに切り替わっている間、電流スパイクを減少させるための経路を提供する。これらの経路は、各対のトランジスタの両方がオンになることにより存在する。しかしながら、インバータの遅延によって決定される期間が経過した後、何れの対のトランジスタも、両方のトランジスタがオンではなくなるため、2対のトランジスタによるクランプ効果が解消されて、望むようにVcを設定できるという大きな柔軟性が得られる(即ち、VbiaspとVbiasnとによって定義される限界の範囲内に制限されない)。
【0042】
今度は図5を参照する。図5は別のチャージポンプ600の概略回路図である。チャージポンプ600は、図4のチャージポンプといくつかの点では同様であるが、別の実施形態に係るクランプ604を備える。ここで図示し説明した他のクランプのように、クランプ604は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0043】
図示したクランプ604は、第1の対のトランジスタ606と608と、第2の対のトランジスタ610と612とを備える。少なくとも一つの例において、トランジスタ606及び610はNMOSトランジスタであり、トランジスタ608及び612はPMOSトランジスタである。
【0044】
図示した実施形態において、トランジスタ606及び608を備えるクランプ604の半分は、スイッチング・トランジスタ104と動作連動しており、トランジスタ610及び612を備えるクランプ604の他の半分は、スイッチング・トランジスタ108と動作連動している。
【0045】
スイッチング・トランジスタ104と動作連動している図示したクランプ604の半分に関し、トランジスタ606のドレイン614は、ノード616を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ606のソース618は、トランジスタ608のソース620に電気的に接続されている。トランジスタ606のゲート622及びトランジスタ608のゲート624の双方には、同じ信号、即ちPUが印加される。
【0046】
スイッチング・トランジスタ108と動作連動している図示したクランプ604の半分に関し、トランジスタ612のドレイン626は、ノード628を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ612のソース630は、トランジスタ610のソース632に電気的に接続されている。トランジスタ612のゲート634及びトランジスタ610のゲート636の双方には、同じ信号、即ちPDが印加される。
【0047】
信号PDがロジックハイの場合、トランジスタ108及び610は導通しているのに対し、トランジスタ612は導通していない。この間、ソース639とソース632との間にあるノードは、NMOSトランジスタ610のしきい値電圧レベルと略等しい電圧レベルに事前充電される。信号PDがロジックローになると、トランジスタ610はオフになり漏れ経路をカットオフする。また、PMOSトランジスタ612はオンになり、ノード628と、ソース639とソース632との間にあるノードとの間の電荷交換を行わせる。例えば、電荷交換は、2つのトランジスタ610及び612の寄生容量の間で発生する。この電荷交換の間、寄生電流スパイクがスイッチング・トランジスタ108とキャパシタ102との間の経路を部分的にだけ通るよう、ノード628を通る追加電流経路が提供される。電荷交換の結果、ノード628の電流レベルは急速に上昇し、トランジスタ124を急速にカットオフする。このパッシブな状態の間、漏れ電流の流れを最小限にするために、ノード628における電圧が遷移する新たな電圧値は、スイッチング・トランジスタ108がオフに切り替わっている間維持される。
【0048】
同様に、信号PUがロジックローの場合、トランジスタ104及び608は導通しているが、トランジスタ606は導通していない。信号PUがロジックハイになると、トランジスタ608はオフになち漏れ経路をカットオフする。また、トランジスタ606はオンになり、ノード616と、ソース618とソース620との間にあるノードとの間の電荷交換を行わせる。例えば、電荷交換は、2つのトランジスタ606及び608の寄生容量の間で発生する。この電荷交換の間、寄生電流スパイクがスイッチング・トランジスタ104とキャパシタ102との間の経路を部分的にだけ通るように、ノード616を通る追加電流経路が提供される。電荷交換の結果、ノード616の電流レベルは急速に下降し、トランジスタ120を急速にカットオフする。このパッシブな状態の間、漏れ電流の流れを最小限にするために、ノード616における電圧が遷移する新たな電圧値は、スイッチング・トランジスタ104はオフに切り替わっている間維持される。
【0049】
次に図6を参照する。図6は別のチャージポンプ650の概略回路図である。チャージポンプ650もまた、図4のチャージポンプといくつかの点では同様であるが、さらに別の実施形態に係るクランプ654を備える。ここで図示し説明した他のクランプのように、クランプ654は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0050】
図示したクランプ654は、ゲート657に信号PUが印加されたNMOSトランジスタ656と、ゲート659に信号PDが印加されたPMOSトランジスタ658と、アナログ中継器660とを備える。中継器660の入力662はノード130に接続されているのに対し、中継器660の出力664は、トランジスタ656のソース666とトランジスタ658のソース668とに電気的に接続されている。
【0051】
図示したクランプ654内では、トランジスタ656はスイッチング・トランジスタ104と動作連動している。特に、トランジスタ656のドレイン670は、ノード672を介してスイッチング・トランジスタ104に電気的に接続されている。それに加えて、トランジスタ658は、スイッチング・トランジスタ108と動作連動している。特に、トランジスタ658のドレイン674は、ノード676を介してスイッチング・トランジスタ108に電気的に接続されている。
【0052】
当業者に理解されるように、ロジックハイ信号がゲート657に印加される結果、トランジスタ656は、オフに切り替わっている間に導通を開始する。このように、トランジスタ656が導通していることから、中継器660が供給するVc電圧の複製がノード672に連結される。漏れ電流経路全域に渡って電圧降下が小さく、またノード672における電圧は、トランジスタ104がオフに切り替わっている間その値が大きく下がらないようになっているため、漏れ電流は最小限に留められる。また、オフに切り替わる時に生成される寄生電流スパイクは、スイッチング・トランジスタ104とキャパシタ102との間の経路を部分的にしか通らない(トランジスタ656が導通している時、ノード672を通る追加電流経路が再び提供される)。
【0053】
同様に、ロジックハイ信号がゲート659に印加されるため、トランジスタ658はトランジスタ108がオフに切り替わっている間に、導通を開始する。トランジスタ656が導通しているため、中継器660が供給するVc電圧の複製がノード676に連結される。ここでも、漏れ電流経路全域に渡って電圧差が小さく、またノード676における電圧は、トランジスタ108がオフに切り替わっている間大きく上昇しないようになっているため、漏れ電流は最小限に留められる。さらに、オフに切り替わる時に生成される寄生電流スパイク(回路のシンク部)は、スイッチング・トランジスタ108とキャパシタ102との間の経路を部分的にしか通らない(トランジスタ658が導通している場合、ノード676を通る追加電流経路が再び提供される)ことが再度分かるだろう。
【0054】
いくつかの例では、中継器660は存在しない。例えば、ノード672及び676は、トランジスタ104及び108がオフに切り替わっている状態の間、ノード130に直接連結され得る。しかしながら、そのような場合には連結時電荷注入が起こる。特に、トランジスタ656及び658の寄生容量は、ノード130への連結時電荷注入の原因となる。
【0055】
今度は図7を参照する。図7は、別のチャージポンプ700の概略回路図である。チャージポンプ700は、さらに別の実施形態に係るクランプ704を備える。チャージポンプ700は、上記で図示し説明した他のチャージポンプといくつかの点では同様である。例えばここで図示し説明した多くの他のクランプのように、クランプ704は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0056】
図示したクランプ704は、2つのインバータ706及び708と、PMOSトランジスタ710と、NMOSトランジスタ712と、アナログ中継器714とを備える。回路構成で言えば、インバータ706の入力716には信号PUが供給され、インバータ706の出力718はトランジスタ710のゲート720に印加される。同様に、インバータ708の入力724には信号PDが供給され、インバータ708の出力728は、トランジスタ712のゲート732に印加される。また、中継器714の入力736はノード130に接続されているのに対し、中継器714の出力740はトランジスタ710のドレイン744とトランジスタ712のドレイン748とに電気的に接続されている。
【0057】
図示したクランプ704内では、トランジスタ710はスイッチング・トランジスタ104と動作連動している。特に、トランジスタ710のドレイン752は、ノード756を介してスイッチング・トランジスタ104に電気的に接続されている。それに加えて、トランジスタ712はスイッチング・トランジスタ108と動作連動している。特に、トランジスタ712のドレイン760は、ノード764を介してスイッチング・トランジスタ108に電気的に接続されている。
【0058】
図7のクランプ704は、図6のクランプ654と動作上同様であることが分かるであろう。繰り返しになるが、図示した中継器は全ての例で存在しているわけではない。
【0059】
今度は図8を参照する。図8は、別のチャージポンプ800の概略回路図である。チャージポンプ800は、さらに別の実施形態に係るクランプ804を備える。ここでも、チャージポンプ800は、先に図示し説明した他のチャージポンプといくつかの点では同様であることが分かる。例えば、ここで図示し説明した多くの他のクランプのように、クランプ804は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0060】
図示したクランプ804は、一対のPMOSトランジスタ808及び812と、一対のNMOSトランジスタ816及び820と、2つのインバータ824及び828とを備える。トランジスタ808と、トランジスタ812と、インバータ824とを備えるクランプ804の半分は、スイッチング・トランジスタ104と動作連動しており、トランジスタ816と、トランジスタ820と、インバータ828とを備えるクランプ804の他の半分は、スイッチング・トランジスタ108と動作連動している。
【0061】
スイッチング・トランジスタ104と動作連動している図示したクランプ804の半分に関し、トランジスタ808のソース832は、ノード836を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ808のドレイン840は、トランジスタ812のソース844に電気的に接続されており、ドレイン840とソース844との間にあるノードにおける電圧は、接地電位までは低下しない。インバータ824の入力848とトランジスタ104のゲート112には、同じ信号、即ちPUが印加される。インバータ824の出力856は、トランジスタ808のゲート860に電気的に接続されている。トランジスタ812のゲート862には信号Vbiasp1が印加される。(少なくともいくつかの例では、Vbiasp1はVbiaspと同様のまたは実質的に同じ値を有する。)
スイッチング・トランジスタ108と動作連動している図示したクランプ804の半分に関し、トランジスタ820のソース864は、ノード868を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ820のドレイン872は、トランジスタ816のソース876に電気的に接続されており、ドレイン872とソース876との間にあるノードにおける電圧は、Vddまでは上昇しない。インバータ828の入力880とトランジスタ108のゲート116とには、同じ信号、即ちPDが印加される。インバータ828の出力882は、トランジスタ820のゲート884に電気的に接続されている。トランジスタ816のゲート894には、信号Vbiasn1が印加される。(少なくともいくつかの例では、Vbiasn1はVbiaspと同様のまたは実質的に同じ値を有する。)
引き続きスイッチング・トランジスタ108と動作連動している図示したクランプ804の半分を参照すれば、トランジスタ108がオフに切り替わっている間、トランジスタ820は導通を開始し、ノード868と、ドレイン872とソース876との間にあるノードとの間での電荷交換が行われる(例えば、トランジスタ816と820の寄生容量は、お互いに電荷を交換する)ことが分かる。トランジスタ816の大きさとVbiasn1の値を適切に選択することで、トランジスタ108がオフに切り替わった時にノード868における電圧レベルを上昇させるようにでき、それによりテールアウト電流を急速にカットオフできる。特に、当該電圧遷移は、大体、Vbiasn−VT#nからVbiasn1−VT#n1までの範囲である。また、クランプ804は、ノード868における電圧がVbiasn1−VT#n1より低くならないよう制限する。ノード868における電圧がVbiasn−VT#nより低くならない限り、漏れ電流は微量しか存在しないため、クランプ804は、スイッチング・トランジスタ108がオフに切り替わっている間、ノード868における電圧を効果的にVbiasn1−VT#n1近辺で維持する。
【0062】
スイッチング・トランジスタ104と動作連動している図示したクランプ804の半分を参照すれば、トランジスタ104がオフに切り替わる時に、トランジスタ808は導通を開始し、ノード836と、ドレイン840とソース844との間にあるノードとの間の電荷交換が行われる(例えば、トランジスタ808と812の寄生容量はお互いに電荷を交換する)ことが分かる。トランジスタ812の大きさとVbiasp1の値を適切に選択することで、トランジスタ104がオフに切り替わった時に、ノード836における電圧レベルは、テールアウト電流を急速にカットオフさせるのに十分なほど大きく低下する。特に、当該電圧遷移は、大体、Vbiasp+VT#pからVbiasp1+VT#p1までの範囲である。また、クランプ804は、ノード836における電圧がVbiasp1+VT#p1より大きくならないよう制限する。ノード836における電圧がVbiasp+VT#pより大きくなっている限り、漏れ電流は微量しか存在しないため、クランプ804は、スイッチング・トランジスタ104がオフに切り替わっている間、ノード836における電圧を、効果的にVbiasp1+VT#p1の近辺で維持する。
【0063】
図8に示した実施形態に関して、一点捕捉する。いずれかのスイッチング・トランジスタがオフに切り替わった時に、漏れ電流経路は存在する。特に、漏れ電流経路は、i)トランジスタ120、808、及び812を通る経路であり、ii)トランジスタ124、820、及び816を通る経路である。しかしながら、漏れ電流は、例えば図3に示すチャージポンプ300に比べて小さい。また、クランプ804は、スイッチング・トランジスタがオフに切り替わっている間にノード836及び868における電圧を一定の値近辺で維持することを更に確実にするために、非常に小さな電流源896及び898を任意で備えてもよい。これらの電流源は、寄生容量による小さな電流を等しく打ち消す。一例において、電流源896は、PMOSトランジスタ(PMOSトランジスタのソースとゲートは、それぞれVddとVbiaspに接続された状態)を用いて実現され、電流源898は、NMOSトランジスタ(NMOSトランジスタのソースとゲートは、それぞれ接地電位とVbiasnに接続された状態)を用いて実現される。
【0064】
今度は図9を参照する。図9は、別のチャージポンプ900の概略回路図である。チャージポンプ900は、さらに別の実施形態に係るクランプ904を備える。ここでも、チャージポンプ900は、先に図示し説明した他のチャージポンプといくつかの点では同様であることが分かる。例えば、ここで図示し説明した多くの他のクランプのように、クランプ904は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0065】
図示したクランプ904は、PMOSトランジスタ908と、NMOSトランジスタ920と、2つのインバータ924及び928とを備える。トランジスタ908とインバータ924とを備えるクランプ904の半分は、スイッチング・トランジスタ104と動作連動しており、トランジスタ920とインバータ928とを備えるクランプ904の他の半分は、スイッチング・トランジスタ108と動作連動している。
【0066】
スイッチング・トランジスタ104と動作連動している図示したクランプ904の半分に関し、トランジスタ908のソース932は、ノード936を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ908のドレイン940には信号Vbiaspが印加される。インバータ924の入力948とトランジスタ104のゲート112には同じ信号、即ちPUが印加される。インバータ924の出力956はトランジスタ908のゲート960に電気的に接続されている。
【0067】
スイッチング・トランジスタ108と動作連動している図示したクランプ904の半分に関し、トランジスタ920のソース964は、ノード968を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ920のドレイン972には信号Vbiasnが印加される。インバータ928の入力980とトランジスタ108のゲート116には同じ信号、即ちPDが印加される。インバータ928の出力982は、トランジスタ920のゲート984に電気的に接続されている。
【0068】
クランプ904の動作は、図8に示すクランプ804の動作と同様である。2つのクランプの主な違いは、クランプ904にはトランジスタ812、816、及びそれらトランジスタのゲートに印加される対応するバイアス電圧がない点である。その代わり、トランジスタ908のドレイン940はVbiaspに連結され、同様にトランジスタ920のドレイン972はVbiasnに連結されている。
【0069】
今度は図10を参照する。図10は、別のチャージポンプ1000の概略回路図である。チャージポンプ1000は、さらに別の実施形態に係るクランプ1004を備え、クランプ1004はNMOSトランジスタ1008とPMOSトランジスタ1012とを備える。ここでも、チャージポンプ1000は、先に図示し説明した他のチャージポンプといくつかの点では同様であることが分かる。例えば、ここで図示し説明した多くの他のクランプのように、クランプ1004は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。また、クランプ1004は、図9に示すクランプ904と特に同様であり、2つのクランプの主な違いは、PMOSトランジスタ908がNMOSトランジスタに置き換えられ、NMOSトランジスタ920がPMOSトランジスタに置き換えられたことによりインバータが排除された点である。
【0070】
NMOSトランジスタ1008に関し、このトランジスタは、スイッチング・トランジスタ104と動作連動している。特に、トランジスタ1008のドレイン1016はノード1020を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ1008のドレイン1024には信号Vbiaspが印加される。トランジスタ1008のゲート1028及びトランジスタ104のゲート112には同じ信号、即ちPUが印加される。
【0071】
PMOSトランジスタ1012に関して、このトランジスタは、スイッチング・トランジスタ108と動作連動している。トランジスタ1012のドレイン1032は、ノード1036を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ1012のソース1040には信号Vbiasnが印加されている。トランジスタ1012のゲート1044及びトランジスタ108のゲート116には同じ信号、即ちPDが印加される。
【0072】
いくつかの用途では、クランプ1004の効果は、より大きなトランジスタを用いることで向上し得る(即ち、トランジスタ1008及び/またはトランジスタ1012の大きさを大きくする)。
【0073】
今度は図11を参照する。図11は、別のチャージポンプ1100の概略回路図である。チャージポンプ1100は、さらに別の実施形態に係るクランプ1104を備える。ここでも、チャージポンプ1100は、先に図示し説明した他のチャージポンプといくつかの点では同様であることが分かる。例えば、ここで図示し説明した多くの他のクランプのように、クランプ1104は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0074】
図示したクランプ1104は、一対のNMOSトランジスタ1108及び1112と、一対のPMOSトランジスタ1116及び1120と、遅延導入インバータ回路(またはインバータ)1124と、別の遅延導入インバータ回路1128と、2つの付加的なトランジスタ1132及び1136とを備える。
【0075】
図示した実施形態において、トランジスタ1108、1112、1132とインバータ1124とを備えるクランプ1104の半分は、スイッチング・トランジスタ104と動作連動しており、トランジスタ1116、1120、1136とインバータ1128とを備えるクランプ1104の他の半分は、スイッチング・トランジスタ108と動作連動している。
【0076】
スイッチング・トランジスタ104と動作連動している図示したクランプ1104の半分に関して、トランジスタ1108のドレイン1140は、ノード1144を介してスイッチング・トランジスタ104に電気的に接続されている。また、トランジスタ1108のソース1148は、トランジスタ1132のゲート1156、並びにトランジスタ1112のドレイン1152に電気的に接続されている。インバータ1124の入力1160とトランジスタ1108のゲート1164の双方には、同じ信号、即ちPUが印加される。インバータ1124の出力1168は、トランジスタ1112のゲート1180、並びにトランジスタ1132のソース1172とドレイン1176の双方に電気的に接続されている。
【0077】
スイッチング・トランジスタ108と動作連動している図示したクランプ1104の半分に関して、トランジスタ1120のドレイン1181は、ノード1182を介してスイッチング・トランジスタ108に電気的に接続されている。また、トランジスタ1120のソース1184は、トランジスタ1116のドレイン1185に電気的に接続されている。インバータ1128の入力1187と、トランジスタ1120のゲート1188の双方には、同じ信号、即ちPDが印加される。インバータ1128の出力1190は、トランジスタ1116のゲート1196、並びにトランジスタ1136のドレイン1192とソース1192の双方に電気的に接続されている。
【0078】
クランプ1104の動作は、図4に示すクランプ504の動作と同様である。しかしながら、クランプ1104は、キャパシタ内蔵装置として構成された付加的なトランジスタ1132と1136を備える。トランジスタ1132はキャパシタとして機能し、トランジスタ104がオフに切り替わっている間に、ノード1144に付加的な電荷を注入する。トランジスタ1136もキャパシタとして機能し、トランジスタ108がオフに切り替わっている間に、ノード1182から付加的な電荷を減らすという機能を果たす。トランジスタ1132と1136は、それらのプレート全体に渡る電圧の低下がトランジスタのしきい値電圧よりも小さくならないので、標準外である必要がないことが分かるだろう。
【0079】
今度は図12を参照する。図12は、別のチャージポンプ1200の概略回路図である。チャージポンプ1200は、さらに別の実施形態に係るクランプ1204を備える。チャージポンプ1200は、先に図示し説明した他のチャージポンプといくつかの点にでは同様であることが分かる。例えば、ここで図示し説明した多くのクランプのように、クランプ1204は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0080】
図示したクランプ1204は、2つのインバータ1208及び1212と、2つの伝送ゲート1216及び1220と、アナログ中継器1224とを備える。回路構成で言えば、信号PUは、伝送ゲート1216の制御入力1227とインバータ1208の入力1228の双方に入力され、インバータ1208の出力1232は、伝送ゲート1216の制御入力1236に供給される。同様に、信号PDは、伝送ゲート1220の制御入力1239とインバータ1212の入力1240の双方に入力され、インバータ1212の出力1244は、伝送ゲート1220の制御入力1248に供給される。また、中継器1224の入力1252はノード130に接続されているのに対し、中継器1224の出力1256は、伝送ゲート1216及び1220のそれぞれの入力1260及び1264に電気的に接続されている。
【0081】
図示したクランプ1204内では、伝送ゲート1216は、スイッチング・トランジスタ104と動作連動している。特に、伝送ゲート1216の出力1270は、ノード1272を介してスイッチング・トランジスタ104に電気的に接続されている。さらに伝送ゲート1220は、スイッチング・トランジスタ108と動作連動している。特に伝送ゲート1220の出力1272は、ノード1285を介してスイッチング・トランジスタ108に電気的に接続されている。
【0082】
トランジスタ104がオフに切り替わっている間、伝送ゲート1216は導通を開始し、それによりノード1272は中継器1224の出力1256におけるノードと連結する(Vcsノード)。漏れ電流経路全体に渡って電圧低下が小さく、またトランジスタ104がオフに切り替わっている間、ノード1272における電圧は、その値が大きく低下しないようにされているため、漏れ電流は最小限に留められる。また、オフに切り替わる時に発生する寄生電流スパイクは、スイッチング・トランジスタ104とキャパシタ102との間の経路を部分的にしか流れない(伝送ゲート1216が導通している間、ノード1272を通る追加電流経路が提供される)。
【0083】
同様に、トランジスタ108がオフに切り替わっている間、伝送ゲート1220は導通を開始し、ノード1285をVcsノードに連結させる。複製電圧Vcsは複製されるべき電圧Vcに非常に近いため、ノード1285(またはノード1272)はスイッチング・トランジスタがオフに切り替わった時には、Vcに近い電圧値を有するノードに連結される。よって漏れ経路全体に渡って電圧の低下は、漏れが最小限となるのに十分なほど小さくなる。ここでも、オフに切り替わる時に発生する寄生電流スパイク(回路のソース部)は、スイッチング・トランジスタ108とキャパシタ102との間の経路を部分的にしか流れない(伝送ゲート1220が導通している間、ノード1285を通る追加電流経路が提供される)。
【0084】
今度は図13を参照する。図13は、別のチャージポンプ1300の概略回路図である。チャージポンプ1300は、さらに別の実施形態に係るクランプ1304を備える。チャージポンプ1300は、先に図示し説明した他のチャージポンプといくつかの点にでは同様であることが分かる。例えば、ここで図示し説明した多くの他のクランプのように、クランプ1304は、VbiaspとVbiasnとによって定義される限界の範囲内にVcを制限しない。
【0085】
図示したクランプ1304は、2つのインバータ1308及び1312と、2つの伝送ゲート1316及び1320と、2つのトランジスタ1324及び1328とを備える。回路構成の点において、信号PUは、伝送ゲート1316の制御入力1330とインバータ1308の入力1332の双方に入力され、インバータ1308の出力1334は、伝送ゲート1316の制御入力1336に印加される。同様に、信号PDは、伝送ゲート1320の制御入力1340とインバータ1312の入力1342の双方に入力され、インバータ1312の出力1344は、伝送ゲート1320の制御入力1346に印加される。
【0086】
図示したクランプ1304内では、伝送ゲート1316は、スイッチング・トランジスタ104と動作連動している。特に、伝送ゲート1316の出力1349は、ノード1350を介してスイッチング・トランジスタ104に電気的に接続されていおり、NMOSトランジスタ1324がオンの状態で、かつ伝送ゲート1316が導通している時に、ノード1350と接地との間にオープンパスが存在する。さらに、伝送ゲート1320は、スイッチング・トランジスタ108と動作連動している。特に、伝送ゲート1320の出力1352は、ノード1354を介してスイッチング・トランジスタ108に電気的に接続されており、PMOSトランジスタ1328がオンにされ、かつ伝送ゲート1320が導通している時に、ノード1354とVddとの間にオープンパスが存在する。
【0087】
トランジスタ104がオフに切り替わっている間、伝送ゲート1316は導通を開始し、それによりノード1350は、伝送ゲート1316の入力1382とトランジスタ1324のドレイン1384との間に位置するノード1380に連結される。このオフに切り替わっている時、ノード1380の電位は概ね接地電位であり、ノード1350における電圧が急速に低下してテイルアウト電流がカットオフされる間にノード1380と1350との間で電荷交換が起こる。また、この電荷交換が起こっている時に、寄生電流スパイクがスイッチング・トランジスタ104とキャパシタ102との間の経路を部分的にだけ通るように、ノード1350を通る追加経路が提供される。漏れ電流の流れがこのパッシブな状態で最小限に留められるようにノード1350における電圧が遷移する新たな電圧値は、スイッチング・トランジスタ104がオフに切り替わっている間維持される。また、漏れ経路が遮断されるようにトランジスタ1324がオフにされる。
【0088】
同様に、トランジスタ108がオフに切り替わっている間、伝送ゲート1320は導通を開始し、それによりノード1354は、伝送ゲート1320の入力1392とトランジスタ1328のドレイン1394との間に位置するノード1390に連結される。このオフに切り替わっている時、ノード1390の電位は約Vddであり、ノード1354における電圧が急速に上昇して、テイルアウト電流がカットオフされる間にノード1390と1354との間で電荷交換が起こる。また、この電荷交換が起こっている時に、寄生電流スパイクがスイッチング・トランジスタ108とキャパシタ102との間の経路を部分的にだけ通るように、ノード1354を通る追加経路が提供される。漏れ電流の流れがこのパッシブな状態で最小限に留められるように、ノード1354における電圧が遷移する新たな電圧値は、スイッチング・トランジスタ108がオフに切り替わっている間維持される。また、漏れ経路が断線されるようにトランジスタ1328がオフにされる。
【0089】
今度は図14を参照する。図2と同様に、図14は電流の(経時)波形図の一例であるが、同波形図は(図1に示す回路の経路ではなく)図4に示す回路の経路を流れる電流の波形図である。一例の信号PU及びPD(及びゲート560と592から出力された信号)も、波形図の一例の上のグラフに示す。
【0090】
今度は図4及び図14を参照して、時間tc1(トランジスタ108がオフに切り替わるのが始まる点に対応)から始まり時間tc2で終わる期間の間、ロジックローの値(PMOSトランジスタのゲートに印加された場合オン状態を作り出す)がトランジスタ516と520の両方のゲートに印加されることが分かる。よって、短い時間の間、一対のトランジスタ516と520は、トランジスタ108からのオフスイッチング電流に対して追加経路を提供する。しかしながら、他の時間では、トランジスタ516と520のうちの少なくとも1つはオフにされ、そのためそのような場合においては追加経路は提供されないことが分かる。クランプ504のソース部を構成する一対のトランジスタ(即ち、トランジスタ508及び512)に関して、それらは同様に機能する。しかしながら、当業者に理解されるように、NMOSトランジスタのゲートに印加された場合にオン状態を作り出すのは(ロジックローよりも)ロジックハイの値である。
【0091】
今度は図2の電流IpとInのグラフと、図14の電流IpとInのグラフを比較する。その場合、クランプ504の効果は明らかである。特に、スイッチング・トランジスタ104がオフに切り替わった時に、電流Ip'には非常に小さい上向きスパイク694しかないことが分かる。同様に、スイッチング・トランジスタ108がオフに切り替わった時に、時間tc2では非常に小さな下向きスパイク696しかないことが分かる。時間tc1の後、電流Ip'とIn'は約0μAまで急速に低下するため、クランプ504がテイルアウト電流の急速なカットアウトに対して影響を与えることは波形図からも明らかである。図5〜13に示すクランプのシミュレーション結果も同様である(極めて小さな電流スパイク、テイルアウト電流の急速なカットオフ)。
【0092】
添付の図面に示すチャージポンプは、ソース部及びシンク部の双方を有するが、いくつかの例ではチャージポンプはソース部またはシンク部のいずれかしか有していないこともある。また、図示した実施形態の回路におけるトランジスタはFETであるが、ここに含まれる教示は、例えば、バイポーラトランジスタ等の他の種類のトランジスタからなるクランプを有するチャージポンプを実現するための指示を提供していることが分かる。図15及び図16を参照すると、それらはクランプ1504及び1604をそれぞれ含む一例としてのチャージポンプ1500及び1600の概略回路図である。チャージポンプ1500及び1600はそれぞれ概念的には図4及び5のチャージポンプと同様であるが、それらはFETではなくバイポーラトランジスタからなる。
【0093】
説明した実施形態のある程度の改造及び変更を行うことができる。従って、上記の実施形態は説明に役立てるためのものであって、制限するものではないと考えられるべきである。
【特許請求の範囲】
【請求項1】
a)キャパシタ;第1の電源に接続される第1の入力;前記第1の電源より低い電圧を有する第2の電源に接続される第2の入力;二出力の位相検出器;第1のバイアス電圧に接続される第1のバイアス入力;及び第2のバイアス電圧に接続される第2のバイアス入力と、
b)前記位相検出器の第1の出力にゲートが接続された、前記第1の入力と第1の中間ノードとの間に接続される第1のトランジスタと、前記第1のバイアス入力にゲートが接続された、前記第1の中間ノードと前記キャパシタとの間に接続される第2のトランジスタと、を有するポンプアップ電流経路と、
c)前記位相検出器の第2の出力にゲートが接続された、前記第2の入力と第2の中間ノードとの間に接続される第3のトランジスタと、前記第2のバイアス入力にゲートが接続された、前記第2の中間ノードと前記キャパシタとの間に接続される第4のトランジスタと、を有するポンプダウン電流経路と、
d)前記第1の中間ノードと前記第2の入力との間に接続され、前記第1のトランジスタがオフ状態に切り替えられるときに短期間だけ電流を導通するように構成された、第1の交流電流経路と、
e)前記第2の中間ノードと前記第1の入力との間に接続され、前記第3のトランジスタがオフ状態に切り替えられるときに短期間だけ電流を導通するように構成された、第2の交流電流経路と、
を有するチャージポンプ。
【請求項2】
前記第1の交流電流経路は更に、前記第1の中間ノードと第3の中間ノードとの間に接続される第5のトランジスタと、前記第3の中間ノードと前記第2の入力との間に接続される第6のトランジスタとを有し、
前記第2の交流電流経路は更に、前記第1の中間ノードと第4の中間ノードとの間に接続される第7のトランジスタと、前記第4の中間ノードと前記第1の入力との間に接続される第8のトランジスタとを有する、
請求項1に記載のチャージポンプ。
【請求項3】
前記第5及び第6のトランジスタは前記第3の中間ノードに直接的に接続され、前記第7及び第8のトランジスタは前記第4の中間ノードに直接的に接続される、請求項2に記載のチャージポンプ。
【請求項4】
前記第1の交流電流経路は更に、前記位相検出器の前記第1の出力に接続された入力を有する第1のインバータと、前記位相検出器の前記第2の出力に接続された入力を有する第2のインバータとを有し、前記第5のトランジスタのゲートは、前記位相検出器の前記第1の出力に接続され、前記第6のトランジスタのゲートは、前記第1のインバータの出力に接続され、前記第7のトランジスタのゲートは、前記位相検出器の前記第2の出力に接続され、且つ、前記第8のトランジスタのゲートは、前記第2のインバータの出力に接続される、請求項2に記載のチャージポンプ。
【請求項5】
前記第1、第2、第7及び第8のトランジスタは第1の極性を有し、前記第3、第4、第5及び第6のトランジスタは、前記第1の極性と反対の第2の極性を有する、請求項4に記載のチャージポンプ。
【請求項6】
前記第1、第2、第7及び第8のトランジスタはPMOSトランジスタであり、前記第3、第4、第5及び第6のトランジスタはNMOSトランジスタである、請求項5に記載のチャージポンプ。
【請求項7】
前記第1のインバータの出力と前記第3の中間ノードとの間に接続される第1のクランプキャパシタと、前記第2のインバータの出力と前記第4の中間ノードとの間に接続される第2のクランプキャパシタと、を更に有する請求項4に記載のチャージポンプ。
【請求項8】
前記第1及び第2のクランプキャパシタはトランジスタからなる、請求項7に記載のチャージポンプ。
【請求項9】
前記第5及び第6のトランジスタは各々、前記位相検出器の前記第1の出力に接続されたゲートを有し、前記第7及び第8のトランジスタは各々、前記位相検出器の前記第2の出力に接続されたゲートを有する、請求項2に記載のチャージポンプ。
【請求項10】
前記第3、第4、第5及び第8のトランジスタは第1の極性を有し、前記第1、第2、第6及び第7のトランジスタは、前記第1の極性と反対の第2の極性を有する、請求項9に記載のチャージポンプ。
【請求項11】
前記第1、第2、第6及び第7のトランジスタはPMOSトランジスタであり、前記第3、第4、第5及び第8のトランジスタはNMOSトランジスタである、請求項10に記載のチャージポンプ。
【請求項12】
a)キャパシタ;第1の電源に接続される第1の電力入力;前記第1の電源より低い電圧を有する第2の電源に接続される第2の電力入力;二出力の位相検出器;第1のバイアス電圧に接続される第1のバイアス入力;第2のバイアス電圧に接続される第2のバイアス入力;前記第1の電源の電圧と前記第2の電源の電圧との間の電圧を有する第1の電圧源;及び前記第1の電源の電圧と前記第2の電源の電圧との間の電圧を有する第2の電圧源と、
b)前記位相検出器の第1の出力にゲートが接続された、前記第1の電力入力と第1の中間ノードとの間に接続される第1のトランジスタと、前記第1のバイアス入力にゲートが接続された、前記第1の中間ノードと前記キャパシタとの間に接続される第2のトランジスタと、を有するポンプアップ電流経路と、
c)前記位相検出器の第2の出力にゲートが接続された、前記第2の電力入力と第2の中間ノードとの間に接続される第3のトランジスタと、前記第2のバイアス入力にゲートが接続された、前記第2の中間ノードと前記キャパシタとの間に接続される第4のトランジスタと、を有するポンプダウン電流経路と、
d)前記第1のトランジスタがターンオフされるときにターンオンするように構成された、前記第1の中間ノードと前記第1の電圧源との間に接続される第1のスイッチと、
e)前記第3のトランジスタがターンオフされるときにターンオンするように構成された、前記第2の中間ノードと前記第2の電圧源との間に接続される第2のスイッチと、
を有するチャージポンプ。
【請求項13】
前記第1の電圧源及び前記第2の電圧源は共通電圧源である、請求項12に記載のチャージポンプ。
【請求項14】
前記共通電圧源は、前記キャパシタ上の電圧を複製する中継器によって構成される、請求項13に記載のチャージポンプ。
【請求項15】
前記第1のスイッチは第5のトランジスタを有し、前記第2のスイッチは第6のトランジスタを有する、請求項12に記載のチャージポンプ。
【請求項16】
前記第5のトランジスタのゲートは前記位相検出器の前記第1の出力に接続され、前記第6のトランジスタのゲートは前記位相検出器の前記第2の出力に接続される、請求項15に記載のチャージポンプ。
【請求項17】
前記位相検出器の前記第1の出力に接続された入力を有する第1のインバータと、前記位相検出器の前記第2の出力に接続された入力を有する第2のインバータとを更に有し、前記第5のトランジスタのゲートは前記第1のインバータの出力に接続され、前記第6のトランジスタのゲートは前記第2のインバータの出力に接続される、請求項15に記載のチャージポンプ。
【請求項18】
前記第1の電圧源は前記第1のバイアス電圧を有し、前記第2の電圧源は前記第2のバイアス電圧を有する、請求項12に記載のチャージポンプ。
【請求項19】
前記第1及び第2のスイッチは第1及び第2の伝送ゲートを有する、請求項12に記載のチャージポンプ。
【請求項20】
第1のスイッチングトランジスタ及び第2のスイッチングトランジスタを備えるスイッチング回路とキャパシタとを含むチャージポンプにおいて電流をクランプする方法であって、前記チャージポンプは少なくとも第1及び第2の経路を有し、該第1及び第2の経路を通って電流が前記キャパシタに送られ、また前記キャパシタから受け取られ、当該方法は、
前記第1のスイッチングトランジスタがオフ状態に切り替えられるときに短期間だけ電流を導通するように、前記第1のスイッチングトランジスタの出力からの第1の交流電流経路を提供する提供ステップと、
前記第2のスイッチングトランジスタがオフ状態に切り替えられるときに短期間だけ電流を導通するように、前記第2のスイッチングトランジスタの出力からの第2の交流電流経路を提供する更なる提供ステップと
を有する、方法。
【請求項21】
前記提供ステップは更に、インバータを介するステップを有する、請求項20に記載の方法。
【請求項22】
前記更なる供給ステップは更に、インバータを介するステップを有する、請求項21に記載の方法。
【請求項23】
第1のスイッチングトランジスタ及び第2のスイッチングトランジスタを備えるスイッチング回路とキャパシタとを含むチャージポンプにおいて電流をクランプする方法であって、前記チャージポンプは少なくとも第1及び第2の経路を有し、第1の供給電圧、及び第2の、より低い、供給電圧を供給されるときに、前記第1及び第2の経路を通って電流が前記キャパシタに送られ、また前記キャパシタから受け取られ、当該方法は、
前記第1のスイッチングトランジスタがターンオフされるときに、前記第1の供給電圧と前記第2の供給電圧との間の中間電圧に前記第1のスイッチングトランジスタの出力を接続する接続ステップと、
前記第2のスイッチングトランジスタがターンオフされるときに、前記第1の供給電圧と前記第2の供給電圧との間の中間電圧に前記第2のスイッチングトランジスタの出力を接続する更なる接続ステップと
を有する、方法。
【請求項24】
前記キャパシタ上の電圧を複製することで、前記第1の供給電圧と前記第2の供給電圧との間の前記中間電圧を供給する更なるステップ、を有する請求項23に記載の方法。
【請求項25】
前記接続ステップを引き起こすために、前記第1のスイッチングトランジスタを作動させるために使用される切り替え信号を反転するステップと、前記更なる接続ステップを引き起こすために、前記第2のスイッチングトランジスタを作動させるために使用される切り替え信号を反転するステップとを更に有する請求項23に記載の方法。
【請求項26】
前記接続ステップにて使用される前記中間電圧は、前記更なる接続ステップにて使用される前記中間電圧と同じ電圧である、請求項23に記載の方法。
【請求項1】
a)キャパシタ;第1の電源に接続される第1の入力;前記第1の電源より低い電圧を有する第2の電源に接続される第2の入力;二出力の位相検出器;第1のバイアス電圧に接続される第1のバイアス入力;及び第2のバイアス電圧に接続される第2のバイアス入力と、
b)前記位相検出器の第1の出力にゲートが接続された、前記第1の入力と第1の中間ノードとの間に接続される第1のトランジスタと、前記第1のバイアス入力にゲートが接続された、前記第1の中間ノードと前記キャパシタとの間に接続される第2のトランジスタと、を有するポンプアップ電流経路と、
c)前記位相検出器の第2の出力にゲートが接続された、前記第2の入力と第2の中間ノードとの間に接続される第3のトランジスタと、前記第2のバイアス入力にゲートが接続された、前記第2の中間ノードと前記キャパシタとの間に接続される第4のトランジスタと、を有するポンプダウン電流経路と、
d)前記第1の中間ノードと前記第2の入力との間に接続され、前記第1のトランジスタがオフ状態に切り替えられるときに短期間だけ電流を導通するように構成された、第1の交流電流経路と、
e)前記第2の中間ノードと前記第1の入力との間に接続され、前記第3のトランジスタがオフ状態に切り替えられるときに短期間だけ電流を導通するように構成された、第2の交流電流経路と、
を有するチャージポンプ。
【請求項2】
前記第1の交流電流経路は更に、前記第1の中間ノードと第3の中間ノードとの間に接続される第5のトランジスタと、前記第3の中間ノードと前記第2の入力との間に接続される第6のトランジスタとを有し、
前記第2の交流電流経路は更に、前記第1の中間ノードと第4の中間ノードとの間に接続される第7のトランジスタと、前記第4の中間ノードと前記第1の入力との間に接続される第8のトランジスタとを有する、
請求項1に記載のチャージポンプ。
【請求項3】
前記第5及び第6のトランジスタは前記第3の中間ノードに直接的に接続され、前記第7及び第8のトランジスタは前記第4の中間ノードに直接的に接続される、請求項2に記載のチャージポンプ。
【請求項4】
前記第1の交流電流経路は更に、前記位相検出器の前記第1の出力に接続された入力を有する第1のインバータと、前記位相検出器の前記第2の出力に接続された入力を有する第2のインバータとを有し、前記第5のトランジスタのゲートは、前記位相検出器の前記第1の出力に接続され、前記第6のトランジスタのゲートは、前記第1のインバータの出力に接続され、前記第7のトランジスタのゲートは、前記位相検出器の前記第2の出力に接続され、且つ、前記第8のトランジスタのゲートは、前記第2のインバータの出力に接続される、請求項2に記載のチャージポンプ。
【請求項5】
前記第1、第2、第7及び第8のトランジスタは第1の極性を有し、前記第3、第4、第5及び第6のトランジスタは、前記第1の極性と反対の第2の極性を有する、請求項4に記載のチャージポンプ。
【請求項6】
前記第1、第2、第7及び第8のトランジスタはPMOSトランジスタであり、前記第3、第4、第5及び第6のトランジスタはNMOSトランジスタである、請求項5に記載のチャージポンプ。
【請求項7】
前記第1のインバータの出力と前記第3の中間ノードとの間に接続される第1のクランプキャパシタと、前記第2のインバータの出力と前記第4の中間ノードとの間に接続される第2のクランプキャパシタと、を更に有する請求項4に記載のチャージポンプ。
【請求項8】
前記第1及び第2のクランプキャパシタはトランジスタからなる、請求項7に記載のチャージポンプ。
【請求項9】
前記第5及び第6のトランジスタは各々、前記位相検出器の前記第1の出力に接続されたゲートを有し、前記第7及び第8のトランジスタは各々、前記位相検出器の前記第2の出力に接続されたゲートを有する、請求項2に記載のチャージポンプ。
【請求項10】
前記第3、第4、第5及び第8のトランジスタは第1の極性を有し、前記第1、第2、第6及び第7のトランジスタは、前記第1の極性と反対の第2の極性を有する、請求項9に記載のチャージポンプ。
【請求項11】
前記第1、第2、第6及び第7のトランジスタはPMOSトランジスタであり、前記第3、第4、第5及び第8のトランジスタはNMOSトランジスタである、請求項10に記載のチャージポンプ。
【請求項12】
a)キャパシタ;第1の電源に接続される第1の電力入力;前記第1の電源より低い電圧を有する第2の電源に接続される第2の電力入力;二出力の位相検出器;第1のバイアス電圧に接続される第1のバイアス入力;第2のバイアス電圧に接続される第2のバイアス入力;前記第1の電源の電圧と前記第2の電源の電圧との間の電圧を有する第1の電圧源;及び前記第1の電源の電圧と前記第2の電源の電圧との間の電圧を有する第2の電圧源と、
b)前記位相検出器の第1の出力にゲートが接続された、前記第1の電力入力と第1の中間ノードとの間に接続される第1のトランジスタと、前記第1のバイアス入力にゲートが接続された、前記第1の中間ノードと前記キャパシタとの間に接続される第2のトランジスタと、を有するポンプアップ電流経路と、
c)前記位相検出器の第2の出力にゲートが接続された、前記第2の電力入力と第2の中間ノードとの間に接続される第3のトランジスタと、前記第2のバイアス入力にゲートが接続された、前記第2の中間ノードと前記キャパシタとの間に接続される第4のトランジスタと、を有するポンプダウン電流経路と、
d)前記第1のトランジスタがターンオフされるときにターンオンするように構成された、前記第1の中間ノードと前記第1の電圧源との間に接続される第1のスイッチと、
e)前記第3のトランジスタがターンオフされるときにターンオンするように構成された、前記第2の中間ノードと前記第2の電圧源との間に接続される第2のスイッチと、
を有するチャージポンプ。
【請求項13】
前記第1の電圧源及び前記第2の電圧源は共通電圧源である、請求項12に記載のチャージポンプ。
【請求項14】
前記共通電圧源は、前記キャパシタ上の電圧を複製する中継器によって構成される、請求項13に記載のチャージポンプ。
【請求項15】
前記第1のスイッチは第5のトランジスタを有し、前記第2のスイッチは第6のトランジスタを有する、請求項12に記載のチャージポンプ。
【請求項16】
前記第5のトランジスタのゲートは前記位相検出器の前記第1の出力に接続され、前記第6のトランジスタのゲートは前記位相検出器の前記第2の出力に接続される、請求項15に記載のチャージポンプ。
【請求項17】
前記位相検出器の前記第1の出力に接続された入力を有する第1のインバータと、前記位相検出器の前記第2の出力に接続された入力を有する第2のインバータとを更に有し、前記第5のトランジスタのゲートは前記第1のインバータの出力に接続され、前記第6のトランジスタのゲートは前記第2のインバータの出力に接続される、請求項15に記載のチャージポンプ。
【請求項18】
前記第1の電圧源は前記第1のバイアス電圧を有し、前記第2の電圧源は前記第2のバイアス電圧を有する、請求項12に記載のチャージポンプ。
【請求項19】
前記第1及び第2のスイッチは第1及び第2の伝送ゲートを有する、請求項12に記載のチャージポンプ。
【請求項20】
第1のスイッチングトランジスタ及び第2のスイッチングトランジスタを備えるスイッチング回路とキャパシタとを含むチャージポンプにおいて電流をクランプする方法であって、前記チャージポンプは少なくとも第1及び第2の経路を有し、該第1及び第2の経路を通って電流が前記キャパシタに送られ、また前記キャパシタから受け取られ、当該方法は、
前記第1のスイッチングトランジスタがオフ状態に切り替えられるときに短期間だけ電流を導通するように、前記第1のスイッチングトランジスタの出力からの第1の交流電流経路を提供する提供ステップと、
前記第2のスイッチングトランジスタがオフ状態に切り替えられるときに短期間だけ電流を導通するように、前記第2のスイッチングトランジスタの出力からの第2の交流電流経路を提供する更なる提供ステップと
を有する、方法。
【請求項21】
前記提供ステップは更に、インバータを介するステップを有する、請求項20に記載の方法。
【請求項22】
前記更なる供給ステップは更に、インバータを介するステップを有する、請求項21に記載の方法。
【請求項23】
第1のスイッチングトランジスタ及び第2のスイッチングトランジスタを備えるスイッチング回路とキャパシタとを含むチャージポンプにおいて電流をクランプする方法であって、前記チャージポンプは少なくとも第1及び第2の経路を有し、第1の供給電圧、及び第2の、より低い、供給電圧を供給されるときに、前記第1及び第2の経路を通って電流が前記キャパシタに送られ、また前記キャパシタから受け取られ、当該方法は、
前記第1のスイッチングトランジスタがターンオフされるときに、前記第1の供給電圧と前記第2の供給電圧との間の中間電圧に前記第1のスイッチングトランジスタの出力を接続する接続ステップと、
前記第2のスイッチングトランジスタがターンオフされるときに、前記第1の供給電圧と前記第2の供給電圧との間の中間電圧に前記第2のスイッチングトランジスタの出力を接続する更なる接続ステップと
を有する、方法。
【請求項24】
前記キャパシタ上の電圧を複製することで、前記第1の供給電圧と前記第2の供給電圧との間の前記中間電圧を供給する更なるステップ、を有する請求項23に記載の方法。
【請求項25】
前記接続ステップを引き起こすために、前記第1のスイッチングトランジスタを作動させるために使用される切り替え信号を反転するステップと、前記更なる接続ステップを引き起こすために、前記第2のスイッチングトランジスタを作動させるために使用される切り替え信号を反転するステップとを更に有する請求項23に記載の方法。
【請求項26】
前記接続ステップにて使用される前記中間電圧は、前記更なる接続ステップにて使用される前記中間電圧と同じ電圧である、請求項23に記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2013−48554(P2013−48554A)
【公開日】平成25年3月7日(2013.3.7)
【国際特許分類】
【出願番号】特願2012−254359(P2012−254359)
【出願日】平成24年11月20日(2012.11.20)
【分割の表示】特願2009−538559(P2009−538559)の分割
【原出願日】平成19年11月26日(2007.11.26)
【出願人】(508034325)モサイド・テクノロジーズ・インコーポレーテッド (106)
【Fターム(参考)】
【公開日】平成25年3月7日(2013.3.7)
【国際特許分類】
【出願日】平成24年11月20日(2012.11.20)
【分割の表示】特願2009−538559(P2009−538559)の分割
【原出願日】平成19年11月26日(2007.11.26)
【出願人】(508034325)モサイド・テクノロジーズ・インコーポレーテッド (106)
【Fターム(参考)】
[ Back to top ]