テープキャリアおよび半導体装置並びに半導体モジュール装置
【課題】配線パタ−ンと突起電極との接続にずれが生じた場合に、配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるとともに、配線パターンの断線や剥離の発生を防止することができるＣＯＦ型の半導体装置用のテープキャリアを提供する。
【解決手段】テープキャリア１１は、絶縁テープ１と、絶縁テープ１上に形成された配線パターン２とを備え、配線パターン２には、配線パターン２上に半導体素子４を搭載したときに配線パターン２と半導体素子４とが重畳する重畳領域の一部に、配線パターン２を突起電極５と接続するための接続部２Ａが設けられている。上記配線パターン２における接続部２Ａの配線幅は、上記重畳領域における接続部２Ａ以外の部分の配線幅よりも細い。
【解決手段】テープキャリア１１は、絶縁テープ１と、絶縁テープ１上に形成された配線パターン２とを備え、配線パターン２には、配線パターン２上に半導体素子４を搭載したときに配線パターン２と半導体素子４とが重畳する重畳領域の一部に、配線パターン２を突起電極５と接続するための接続部２Ａが設けられている。上記配線パターン２における接続部２Ａの配線幅は、上記重畳領域における接続部２Ａ以外の部分の配線幅よりも細い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が、配線パターン上に、チップ・オン・フィルム（ＣＯＦ; Chip On Film）方式で搭載されて接続されるＣＯＦ型の半導体装置用のテープキャリアおよび該テープキャリアを用いたＣＯＦ型の半導体装置並びに半導体モジュール装置に関するものである。
【背景技術】
【０００２】
フレキシブル配線基板上に半導体素子を接合・搭載した半導体装置として、従来、ＴＣＰ（Tape Carrier Package）型の半導体装置（以下、「ＴＣＰ半導体装置」と称する）が知られている。
【０００３】
一方、近年、フレキシブル配線基板上にＣＯＦ方式で半導体素子を接合・搭載したＣＯＦ型の半導体装置（以下、「ＣＯＦ半導体装置」と称する）が用いられるようになっている。
【０００４】
ＴＣＰ半導体装置とＣＯＦ半導体装置との相違点としては、例えば以下の点が挙げられる。
【０００５】
（１）ＴＣＰ半導体装置では、フレキシブル配線基板におけるベース基板として用いられる絶縁テープに予め半導体素子を搭載させるための開口部が設けられており、この開口部に、配線パターンが片持ち梁状に突き出した状態で形成され、この配線パターンの先端部分と半導体素子とが接合されている。一方、ＣＯＦ半導体装置では、フレキシブル配線基板におけるベース基板として用いられる薄膜絶縁テープは半導体素子を搭載するための開口部を有しておらず、半導体素子は上記薄膜絶縁テープの表面上に形成された配線パターンに接合・搭載されている。
【０００６】
（２）ＴＣＰ半導体装置では、配線パターンが片持ち梁状に突き出した状態である為に、配線ピッチが４５μｍ未満の配線パターンを製造することは困難である。一方、ＣＯＦ半導体装置では、薄膜絶縁テープの表面上に配線パターンが形成されている為に、配線ピッチが３５μｍ以下の配線パターンを製造することも容易である。
【０００７】
（３）また、ＴＣＰ半導体装置では、液晶パネル等へ実装した後に折り曲げる部分にあらかじめスリットが設けられている。一方、ＣＯＦ半導体装置は、折り曲げ用のスリットを有しておらず、薄膜絶縁テープのどこでも自由に折り曲げられる。
【０００８】
（４）ＴＣＰ半導体装置は、ポリイミドからなる絶縁テープ上に、接着剤を用いて銅箔をラミネートして形成している。一方、ＣＯＦ半導体装置は、銅箔裏面にポリイミド等を塗布、硬化して形成（キャスティング法）する、あるいはポリイミド等からなる薄膜絶縁テープ上に銅をスパッタで積層して形成（スパッタ法、メタライジング法）している。
【０００９】
以上のように、ＣＯＦ半導体装置では、その使用目的から、フレキシブル配線基板におけるベース基板として、自由に折り曲げることが可能な薄膜絶縁テープが用いられている。また、薄膜絶縁テープの表面上に配置された配線パターンの各配線は、半導体素子の対応する端子と電気的に接続され、外部接続用コネクタ部には、液晶パネルやプリント基板などが接続されている。上記以外の配線パターン露出部は、ソルダーレジストが塗布されることで、絶縁状態が確保されている。
【００１０】
また、ＣＯＦ半導体装置はＴＣＰ半導体装置と比較すると、配線パターン（インナーリード）のファインピッチ化は容易である。量産されているＴＣＰ半導体装置の配線ピッチの下限値は４５μｍである。しかし、ＣＯＦ半導体装置については配線ピッチが３５μｍのものが量産されている。また、ＣＯＦ半導体装置は、配線ピッチを３０μｍ以下にすることも可能である。
【００１１】
近年、ＣＯＦ半導体装置は、多ピン化への対応が要求されており、同時に小型化・薄膜化も要求されている。そのためには、配線パターンと半導体素子との接続部のファインピッチ化、配線パターンの外部接続用コネクタ部のファインピッチ化および絶縁テープ、配線パターン等の薄膜化が必要となる。配線パターン（インナーリード）をファインピッチ化するためには、上記配線パターン（インナーリード）の幅を細くする必要があり、厚さも薄くする必要がある。
【００１２】
図５および図６に、従来の一般的なＣＯＦ半導体装置における半導体素子の実装部（搭載領域）周辺の概略構成を示す。図５、図６はそれぞれ配線パターンの配線ピッチが３５μｍ以上の場合、３５μｍ未満の場合（図５に比べファインピッチ化されている場合）を示す。以下、図５、図６に示される従来例を、それぞれ、「従来例１」、「従来例２」と称する。
【００１３】
図５および図６に示すように、従来の一般的なＣＯＦ半導体装置用のフレキシブル基板における配線パターン２３の幅は、図５および図６中、二点鎖線にて示す半導体素子２４の突起電極２５に接続される領域も、それ以外の領域も、全て同じ幅（配線幅）で形成されている。
【００１４】
これに対し、配線パターンの幅を部分的に変更した技術として、特許文献１が知られている。特許文献１に開示されているＣＯＦ半導体装置における半導体素子の実装部（搭載領域）周辺の概略構成を図７に示す（以下、「従来例３」と称する）。
【００１５】
図７に示すように従来例３では、配線パターン２３の幅は、ソルダーレジスト２２の開口部２２ａの縁付近では太く形成されており、二点鎖線にて示す半導体素子２４との重畳領域（すなわち半導体素子２４の搭載領域）では、半導体素子２４の突起電極２５と接続する領域もそれ以外の領域も全て同じ幅で形成されている。
【特許文献１】特許第３５３６０２３号（平成１６年３月１９日登録）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述したとおり、ＣＯＦ半導体装置には、配線パターンのファインピッチ化および絶縁テープ、配線パターン等の薄膜化が求められているが、このファインピッチ化、薄膜化には、幾つかの課題がある。
【００１７】
その一つとして、配線パターン（インナーリード）のピッチが小さいため、配線パターン（インナーリード）と半導体素子の突起電極との接続にずれが生じた場合、当該配線パターン（インナーリード）が隣接する突起電極に接触する不具合が発生することが挙げられる。
【００１８】
つまり、配線ピッチが３５μｍより小さい、ファインピッチ化されたＣＯＦ半導体装置において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合、配線パターン（インナーリード）が隣接する突起電極に接触する不具合が生じやすいという問題がある。このような問題は、特に、配線ピッチが３０μｍ以下のＣＯＦ半導体装置において顕著に見られる。
【００１９】
上記課題の解決方法として、配線パターン（インナーリード）を細くする方法がある。配線パターン（インナーリード）の幅を細くすることにより、半導体素子の突起電極との接続にずれが生じた場合でも、当該配線パターンが隣接する突起電極に接触する不具合は防止される。しかし、配線パターン（インナーリード）の幅を細くすると、配線パターンの機械的強度、および配線パターンと絶縁テープとの密着強度が低下する。その結果、半導体素子の接続および搭載工程からＣＯＦ半導体装置のモジュールへの実装工程の間で、配線パターンの断線や剥離が生じやすくなるという問題が生じる。
【００２０】
また、ＣＯＦ半導体装置は自由に折り曲げることが可能である。しかし、自由に折り曲げることが可能というＣＯＦ半導体装置の特性を保ったまま、ファインピッチ化することは課題がある。すなわち、自由に折り曲げると、配線パターンの断線や剥離が生じやすくなるため、細線化した配線パターン（インナーリード）の機械的強度および密着強度を向上する必要がある。
【００２１】
以上の課題を、従来例１および従来例２に基づいて説明すると以下の通りである。
【００２２】
ここで、図８、図９は、それぞれ、図５に示すＣＯＦ半導体装置（従来例１）、図６に示すＣＯＦ半導体装置（従来例２）において、配線パターン２３と半導体素子２４の突起電極２５との接続にずれが生じた場合における、半導体素子２４と配線パターン２３との接続部の構成を模式的に示す図である。図８、図９は、それぞれ、図５、図６に示すＢ部、Ｃ部の構成を示している。
【００２３】
従来例１の場合、図８に示すように、配線パターン２３と突起電極２５との接続にずれが生じたときでも、配線ピッチが広いので、隣接する突起電極と配線パターン２３とが接触する不具合は生じ難い。よって、配線パターン２３と突起電極２５との接続にずれが生じたときでも、配線パターン２３と上記突起電極２５との電気的接続は良好である。
【００２４】
しかし、従来例２の場合は、図６に示すように、配線パターン２３と突起電極２５との接続にずれが生じたとき、隣接する突起電極２５と配線パターン２３とが接触してしまう不具合が発生しやすくなる。
【００２５】
上述したとおり、上記不具合の解決方法として、配線パターン２３のピッチを小さくするに伴い配線パターン２３の幅を細くする方法がある。
【００２６】
図１０は、図６に示す従来例２に用いられている配線パターン２３よりも、さらに配線パターン２３の幅を細くしたときのＣＯＦ半導体装置である（以下、「従来例４」と称する）。
【００２７】
図１０に示すように、従来例４では、配線ピッチを小さくしたとき、配線パターン２３と突起電極２５との接続にずれが生じたとしても、隣接する突起電極２５と配線パターン２３とが接触する不具合の発生を防ぐことができる。
【００２８】
しかし、図１０に示すように配線パターン２３の幅を細くすると、上記配線パターン２３の機械的強度および上記配線パターン２３と絶縁テープ２１との密着強度が低下する。その結果、前記した配線パターン２３の断線や剥離が起こるという問題が生じる。
【００２９】
なお、図７に示す特許文献１（従来例３）は、温度サイクル時に発生するソルダーレジスト２２の開口部２２ａの付近における配線パターン２３の断線を防止することを目的として配線パターン２３における半導体素子２４との電気的接続部（インナーリード部）よりもソルダーレジスト２２の開口部２２ａの縁付近で配線パターン２３の幅（配線幅）を太くする発明を開示したものであり、インナーリード部における配線パターン２３の幅に関しては、特に言及されていない。
【００３０】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、配線パタ−ンと突起電極との接続にずれが生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるとともに、配線パターンの断線や剥離の発生を防止することができるＣＯＦ型の半導体装置用のテープキャリアおよびＣＯＦ型の半導体装置並びに半導体モジュール装置を提供することにある。
【課題を解決するための手段】
【００３１】
本発明に係るテープキャリアは、上記課題を解決するために、絶縁テープと、該絶縁テープ上に形成された配線パターンとを備え、該配線パターン上に、半導体素子が、チップ・オン・フィルム方式で搭載されて接続される半導体装置用のテープキャリアにおいて、上記配線パターンは、上記配線パターン上に半導体素子を搭載したときに上記配線パターンと半導体素子とが重畳する重畳領域の一部に、上記配線パターンを上記突起電極と接続するための接続部を備え、上記配線パターンにおける上記接続部の配線幅は、上記重畳領域における上記接続部以外の部分の配線幅よりも細いことを特徴としている。
【００３２】
上記構成によれば、上記配線パターンにおける上記接続部の配線幅が、上記重畳領域における上記接続部以外の部分の配線幅よりも細いことで、上記配線パターンと上記突起電極との接続がずれた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができる。
【００３３】
さらに、上記構成によれば、上記重畳領域における、上記配線パターンの上記接続部以外の部分の配線幅は、上記接続部の配線幅に比べて太いことから、上記配線パターンに必要な機械的強度および密着強度を確保し、さらには向上させることができるので、上記配線パターンの断線や剥離を防止することができる。
【００３４】
したがって、上記の構成によれば、配線パターンと突起電極との正常な電気的接続を可能にすると共に、配線パターンの断線や剥離の発生を防止することができるＣＯＦ型の半導体装置用のテープキャリアを提供することができるという効果を奏する。
【００３５】
なお、配線パターンにおける上記接続部とは、突起電極と接続するために形成された領域であって、実際に接続（接触）している領域のみを意味するものではない。すなわち、半導体素子を搭載している状態において、上記接続部は、実際に突起電極と接続（接触）していない領域を含むことがある。
【００３６】
本発明において、上記配線パターンにおける上記接続部の配線幅は、該接続部の配線幅をａとし、上記突起電極の幅をｂとし、配線ピッチをｃとし、接続精度を±ｇとすると、下記式（１）
ａ＜２ｃ−ｂ−２|ｇ|…（１）
を満足することが好ましい。
【００３７】
上記構成によれば、上記半導体素子を接続した際の上記配線パターンの幅方向における上記半導体素子の接続位置のずれが上記接続精度より算出される最大値となった場合でも、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるという効果を奏する。
【００３８】
本発明において、上記配線パターンにおける接続部の長さは、該接続部の長さをｅとし、上記突起電極の長さをｆとし、接続精度を±ｇとすると、下記式（２）
ｅ＞ｆ＋２|ｇ|…（２）
を満足することが好ましい。
【００３９】
本発明において、長さ、つまり、上記配線パターン（接続部）の長さ、並びに、上記突起電極の長さとは、上記配線パターンの延設方向の長さを示す。
【００４０】
上記構成によれば、上記半導体素子を接続した際の上記配線パターンの延設方向における上記半導体素子の接続位置のずれが上記接続精度より算出される最大値となった場合でも、隣接する突起電極と上記配線パターンが接触する不具合を防止することができるという効果を奏する。
【００４１】
また、本発明において、上記配線パターンは、該配線パターンにおける上記接続部の両側に、上記接続部よりも配線幅が太い部分を有していることが好ましい。
【００４２】
上記構成によれば、上記配線パターンの機械的強度および密着強度がより向上し、断線や剥離を防止する効果をより向上させることができるという効果を奏する。
【００４３】
また、上記配線パターンにおける上記接続部の幅は、上記突起電極の幅の１／２以下であることが好ましい。
【００４４】
上記構成によれば、上記配線パターンと上記突起電極との接続に、上記配線パターンの幅方向における上記半導体素子の接続ずれ（接続位置のずれ）が生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止する効果がさらに向上するという効果を奏する。
【００４５】
また、上記配線パターンにおける上記接続部以外の部分の配線幅は、上記突起電極の幅の１／２を超え、かつ、隣接する配線パターンに接触しないことが好ましい。
【００４６】
上記構成によれば、上記配線パターンの機械的強度および密着強度がさらに向上し、断線や剥離を防止することができるという効果を奏する。
【００４７】
本発明に係る半導体装置は、上記課題を解決するために、本発明に係る上記テープキャリアを備えることを特徴としている。
【００４８】
上記構成によれば、上記半導体装置が本発明に係る上記テープキャリアを備えていることで、上記配線パターンと上記突起電極との接続がずれ、上記配線パターンが隣接する突起電極に接触する不具合が防止され、さらに配線パターンの断線、剥離が防止されたＣＯＦ型の半導体装置を得ることができる。即ち、ファインピッチ化、薄膜化および多ピン化に対応したＣＯＦ型の半導体装置を提供することができる。よって、半導体素子の接続・搭載工程で発生する接続不良を防ぎ、モジュール実装工程までに発生する配線パターンの断線や剥離不良を従来の５０％以下に低減することができるという効果を奏する。
【００４９】
本発明に係る半導体モジュール装置は、上記課題を解決するために、本発明に係る上記半導体装置を備えることを特徴としている。
【００５０】
上記構成によれば、上記半導体モジュール装置が、本発明に係る上記半導体装置を備えていることで、配線パタ−ンと突起電極との接続にずれが生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるとともに、配線パターンの断線や剥離の発生を防止することができ、例えば携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置として好適に使用することができる半導体モジュール装置を提供することができる。
【発明の効果】
【００５１】
本発明に係るテープキャリアは、以上のように、上記配線パターン上に半導体素子を搭載したときに上記配線パターンと半導体素子とが重畳する重畳領域の一部に、上記配線パターンを上記突起電極と接続するための接続部を備え、上記配線パターンにおける上記接続部の配線幅は、上記重畳領域における上記接続部以外の部分の配線幅よりも細い。よって、上記配線パターンと上記突起電極との接続がずれた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができる。さらに、上記重畳領域における、上記配線パターンの上記接続部以外の部分の配線幅は、上記接続部の配線幅に比べて太いことから、上記配線パターンに必要な機械的強度および密着強度を確保し、さらには向上させることができるので、上記配線パターンの断線や剥離を防止することができる。
【００５２】
したがって、上記の構成によれば、配線パターンと突起電極との正常な電気的接続を可能にすると共に、配線パターンの断線や剥離の発生を防止することができるＣＯＦ型の半導体装置用のテープキャリアを提供することができるという効果を奏する。
【００５３】
また、本発明に係る半導体装置は、本発明に係る上記テープキャリアを備えている。よって、上記配線パターンと上記突起電極との接続がずれ、上記配線パターンが隣接する突起電極に接触する不具合が防止され、さらに配線パターンの断線、剥離が防止されたＣＯＦ型の半導体装置を得ることができる。即ち、ファインピッチ化、薄膜化および多ピン化に対応したＣＯＦ型の半導体装置を提供することができる。
【００５４】
さらに、本発明に係る半導体モジュール装置は、上記半導体装置を備えている。よって、配線パタ−ンと突起電極との接続にずれが生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるとともに、配線パターンの断線や剥離の発生を防止することができ、例えば携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置として好適に使用することができる半導体モジュール装置を提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５５】
本発明の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。
【００５６】
図１および図２は、それぞれ本実施の形態に係るＣＯＦ半導体装置における半導体素子の実装部（搭載領域）周辺の概略構成を示す平面図および断面図である。また、図４は、図１および図２に示すＣＯＦ半導体装置を備えた本実施の形態に係る半導体モジュール装置の概略構成を示す断面図である。なお、説明の便宜上、図１において半導体素子は二点鎖線にて示すものとし、絶縁性樹脂については省略する。
【００５７】
図１および図２に示すように、本実施の形態に係るＣＯＦ半導体装置（以下、説明の便宜上、単に「半導体装置」と記す）１０は、半導体素子４と、フレキシブル基板であるテープキャリア１１（ＣＯＦ半導体装置用テープキャリア）とを備えている。
【００５８】
半導体素子４は、上記テープキャリア１１と接続され、上記テープキャリア１１上に搭載された状態になっている。また、上記テープキャリア１１と半導体素子４との間に存在する隙間には図２に示すように、絶縁性樹脂６が封止されている。このように、本実施の形態では、上記テープキャリア１１上に半導体素子４が搭載されたＣＯＦ型の半導体装置を例に挙げて説明する。
【００５９】
本実施の形態に係るテープキャリア１１は、絶縁テープ１、配線パターン２、ソルダーレジスト３を備えている。
【００６０】
絶縁テープ１は、その面上に配線パターン２を配置するための基材（ベース基板）である。絶縁テープ１は、絶縁性を有することはもちろん、様々な形状で使用されることから、自由に折り曲げることが可能で柔軟性が高い（可撓性を有する）ことが必要である。このため、上記絶縁テープ１としては、好適には、１５〜４０μｍの範囲内の厚みを有する薄膜絶縁テープが用いられる。また、上記絶縁テープ１を形成する材料としては、例えば、ポリイミド、ガラスエポキシ、ポリエステルなどの樹脂材料が用いられる。なお、本実施の形態では、ポリイミド系絶縁テープを用いた場合を例に挙げて説明するが、本発明はこれに限定されるものではない。
【００６１】
また、上記絶縁テープ１上に配設される配線パターン２は、図４に示すように、半導体素子との接続部となるインナーリード７、液晶パネル３１やプリント基板３２等の外部との接続部（外部接続用コネクタ部）を含むアウターリード１２、インナーリード７とアウターリード１２との中間にある中間リード１３等から構成されている。上記インナーリード７は、半導体素子搭載領域（上記絶縁テープ１における半導体素子４との重畳領域）において半導体素子４と接続される。
【００６２】
配線パターン２は、銅箔又はスパッタ銅の導電性材料からなる導電膜を、キャスティング法、スパッタ法（メタライジング法）等によって絶縁テープ１上に形成した後、所望のパターンにエッチングすることにより形成され、その表面には、図示しない錫メッキや金メッキ等が施されている。また、上記配線パターン２の厚さは、好適には、５〜１８μｍに設定される。
【００６３】
ソルダーレジスト３は、例えば耐熱性被覆材料からなっており、接続部以外の露出を防止するものである。したがって、ソルダーレジスト３は、半導体素子搭載領域や外部接続用コネクタ部が設けられていない部分の配線パターン２上に形成されている。すなわち、ソルダーレジスト３は、上記テープキャリア１１上に半導体素子４等を接続・搭載した際に、露出する配線パターン２上に形成されている。
【００６４】
半導体素子４としては、例えば、CPU(Central Processing Unit)やメモリ等の集積回路(LSI：Large Scaled Integrated circuit)を挙げることができる。
【００６５】
突起電極５は、半導体素子４を配線パターン２に搭載する際に、上記配線パターン２と対向する側の面から略垂直方向に突出した電極であり、半導体素子４と配線パターン２とを電気的に接続するために用いられる電極である。このため、突起電極５は導電性材料からなっていればよく、その形状は限定されない。ただし、配線パターン２との接続が容易となる形状であることが好ましい。なお、本実施の形態では、図１および図２に示すように上記突起電極５として角柱状の電極を用いた。
【００６６】
なお、本実施の形態で用いられる絶縁テープ１には、半導体素子４を搭載するための開口部が設けられていない。このため、半導体素子４に設けられた突起電極５と、配線パターン２とを接合することによって、絶縁テープ１に半導体素子４が接続・搭載される。すなわち、この接続は、絶縁テープ１の表面上に配置された配線パターン２の各配線と、各配線に対応する半導体素子４の突起電極５とを接続することにより行われる。これにより、配線パターン２と半導体素子４とが電気的に接続される。
【００６７】
本実施の形態において、上記配線パターン２は、上記半導体素子４における突起電極５と接続する領域以外の配線パターン２の幅（配線幅）よりも、上記半導体素子４における突起電極５と接続する領域の配線幅の方が細くなるようにパターン形成されている。
【００６８】
言い換えれば、上記配線パターン２は、上記半導体素子４の突起電極５と接続する領域の配線幅よりも、上記半導体素子４の突起電極５と接続する領域以外の配線幅の方が太くなるようにパターン形成されている。なお、本実施の形態において、上記配線パターン２の幅（配線幅）とは、具体的には、上記配線パターン２の上面、すなわち、突起電極と接続する側の幅を示すものとする。
【００６９】
本実施の形態に係る上記配線パターン２は、図１に示すように、上記配線パターン２と半導体素子４との重畳領域（以下、単に「重畳領域」と称する）に、上記配線パターン２と突起電極５とを接続するための接続部２Ａ（接続領域）として、上記配線パターン２における上記接続部２Ａ以外の領域よりも幅（配線幅）が細い領域を有している。さらに言えば、上記配線パターン２は、図１に示すように、接続部２Ａとして、上記重畳領域における配線パターン２（インナーリード７）の他の領域（領域２Ｂ・２Ｃ）よりも幅（配線幅）が細い領域を有している。
【００７０】
上記半導体素子４は、上記配線パターン２のインナーリード７に、該インナーリード７の中でも最も配線幅が狭い上記接続部２Ａに突起電極５が位置するように搭載される。
【００７１】
図３は、本実施の形態において、配線パターン２と半導体素子４の突起電極５との接続にずれが生じた場合における、図１に示すＡ部の構成を模式的に示す図である。
【００７２】
上記したように、上記接続部２Ａが、上記インナーリード７における他の領域（図１〜３に示すテープキャリア１１および半導体装置１０においては領域２Ｂ・２Ｃ）よりも細く形成されていることで、図３に示すように、配線パターン２と突起電極５との接続にずれが生じた場合であっても、任意の配線パターン２（インナーリード７）に、本来接続されるべき突起電極５に隣接する突起電極５が接触してしまうという不具合が発生することを抑制することができる。このため、配線パターン２（インナーリード７）と突起電極５との正常な接続が可能となる一方で、上記したように、上記インナーリード７における上記接続部２Ａ以外の領域（すなわち領域２Ｂ・２Ｃ）が、上記接続部２Ａよりも太く形成されていることで、配線パターン２（インナーリード７）の機械的強度や密着強度が向上し、配線パターン２（インナーリード７）の断線や剥離の発生を防止することができる。
【００７３】
本実施の形態において、上記インナーリード７は、上記したように、上記配線パターン２（インナーリード７）と突起電極５とを接続するために、上記配線パターン２（インナーリード７）に半導体素子４を搭載したときに上記半導体素子４の突起電極と対向する領域に設けられた、上記配線パターン２（インナーリード７）における他の領域よりも幅（配線幅）が細い接続部２Ａと、該接続部２Ａよりも配線幅が太い領域とを有してさえいれば、特に限定されるものではなく、上記インナーリード７が、互いに配線幅が異なる２つもしくはそれ以上の領域を有していてもよい。
【００７４】
但し、本実施の形態によれば、図１および図３に示すように、上記接続部２Ａの両側すなわち、上記重畳領域において、上記接続部２Ａを挟んで、上記配線パターン２の先端部および半導体素子４の外縁部の２箇所に、領域２Ｂ・２Ｃにて示す、上記接続部２Ａよりも幅の太い領域が存在することにより、配線パターン２の機械的強度や密着強度をさらに向上させることができる。
【００７５】
上記接続部２Ａの幅は領域２Ｂおよび領域２Ｃの幅より細い限り、限定されるものではないが、上記接続部２Ａの幅をａとし、上記突起電極５の幅をｂとし、配線ピッチをｃとし、接続精度を±ｇとすると、下記式（１）
ａ＜２ｃ−ｂ−２|ｇ|…（１）
を満足することが好ましい。
【００７６】
例えば、ｂ＝３０μｍ、ｃ＝４０μｍ、ｇ＝１５μｍの場合、接続部２Ａの幅は、２０μｍ未満であることが好ましい。
【００７７】
このように上記接続部２Ａの幅が上記式（１）を満足するように上記配線パターン２（インナーリード７）が形成されていることで、上記接続部２Ａに上記半導体素子４を接続した際の上記配線パターン２の位置ずれが、上記接続精度より算出される最大値となった場合でも、任意の配線パターン２に、該配線パターン２と隣接する配線パターン２に接続されるべき突起電極５が接触してしまうという不具合を防止することができる。
【００７８】
また、上記接続部２Ａの幅は、上記突起電極５の幅の１／２以下であることが好ましい。
【００７９】
上記接続部２Ａの幅が突起電極５の幅の１／２以下の場合は、１／２を超える場合に比べ、突起電極５との接続にずれが生じた場合に、隣接する突起電極５と配線パターン２とが接触する不具合を抑制する効果が高くなる。なお、上記接続部２Ａの幅の下限値は、成形加工に必要な機械的強度を得ることが可能であれば限定されないことは言うまでもないが、１μｍ以上であることが好ましい。
【００８０】
また、領域２Ｂおよび領域２Ｃの幅の上限としては、配線パターン２同士が接触しなければよく、下限としては、上記接続部２Ａよりも大きければ、特に限定されるものではない。
【００８１】
しかしながら、領域２Ｂおよび領域２Ｃの幅が突起電極５の幅の１／２以下である場合は、１／２を超える場合と比べると、配線パターン２の機械的強度や密着強度が低下する為に、配線パターン２が断線や剥離してしまうような不具合が発生する可能性が高くなる。
【００８２】
よって、上記インナーリード７における接続部２Ａ以外の領域（領域２Ｂ・２Ｃ）の幅は、上記突起電極５の幅の１／２を超えていることが好ましい。
【００８３】
なお、上記領域２Ｂの幅および領域２Ｃの幅は、同じ幅でもよく、それぞれ異なった幅でもよい。
【００８４】
また、接続部２Ａの長さの下限値は、上記突起電極５における上記接続部２Ａとの接触面の長さ以上である限り、限定されるものではない。しかし、上記半導体素子４と上記配線パターン２との接続精度を考慮すれば、上記接続部２Ａの長さは、該接続部（細線部）２Ａの長さをｅとし、上記突起電極５を上記接続部２Ａと接続させるときの、上記突起電極５の長さをｆとし、接続精度を±ｇとすると、下記式（２）
ｅ＞ｆ＋２|ｇ|…（２）
を満足することが好ましい。
【００８５】
例えば、ｆ＝８０μｍ、ｇ＝１５μｍの場合において、ｅは、１１０μｍを越す長さであることが好ましい。
【００８６】
上記突起電極５は、上記半導体素子４の搭載時に、上記突起電極５における上記接続部２Ａとの接触面の中心が、上記接続部２Ａの中心に位置するように位置決めされる。よって、上記接続部２Ａの長さ（ｅ）は、上記テープキャリア１１上に半導体素子４を搭載したときに、上記突起電極５の中心位置より半導体素子４の中心方向に|ｇ|を越す長さおよび突起電極５より半導体素子４の外縁方向に|ｇ|を越す長さを備えていることが好ましい。
【００８７】
例えば、接続精度が±１５μｍの場合、接続部２Ａの長さ（ｅ）は、少なくとも突起電極５の長さ＋３０μｍより長いことが好ましい。接続部２Ａの長さが、突起電極５の長さ＋３０μｍ以下の場合は、配線パターン２と上記突起電極５との接続にずれが生じた時に、ずれの大きさによっては、上記接続部２Ａと本来接続されるべき突起電極５に隣接する突起電極５との接触による不具合が発生するおそれがある。
【００８８】
なお、上記接続部２Ａの長さ（ｅ）の上限値は、同一の配線パターン２（すなわち、任意の１つの配線パターン２）が、上記重畳領域の一部に、上記突起電極５との接続に用いられる、上記重畳領域における他の部分よりも配線幅が細い部分（接続部２Ａ）を有するという条件、つまり、同一の配線パターン２が、上記重畳領域に、配線幅が細い領域と太い領域とをそれぞれ有しているという条件を満足することができさえすれば、特に限定されるものではない。よって、上記接続部２Ａの長さ（ｅ）の上限値は、上記重畳領域における配線パターン２の長さ（インナーリード７の長さ）未満であることは、言うまでもない。
【００８９】
但し、接続部２Ａの長さ（ｅ）が長ければ長いほど、配線パターン２の機械的強度や密着強度は低下することから、上記接続部２Ａの長さ（ｅ）は、ｆ＋２|ｇ|に近い値であることが好ましく、ｆ＋２|ｇ|に、上記半導体素子４の位置のずれが最大の場合に、上記重畳領域における上記接続部２Ａ以外の領域２Ｂ・２Ｃが上記突起電極５に接触しないだけのマージン分を加えた値に設定されていることが望ましい。
【００９０】
また、上記領域２Ｃは、配線パターン２の機械的強度や密着強度を向上させることを目的として、半導体素子４の中心方向に、他の配線パターン２と接触しない範囲内で、延設されていてもよく、例えば、異なる方向に延びる配線パターン２同士が接触しないように、上記重畳領域に存在する配線パターン２…のうちの一部の配線パターン２における上記領域２Ｃが、他の配線パターン２における領域２Ｃよりも大きく形成されていても構わない。
【００９１】
本実施の形態に係るテープキャリア１１は、以上のように、図１および図２に示すように絶縁テープ１上に導電膜を形成してパターニングすることにより絶縁テープ１表面に配線パターン２を形成した後、半導体素子４を搭載した際に露出する部分（より具体的には、上記絶縁テープ１表面の端子形成部である、外部接続用コネクタ部（アウターリード１２）と、半導体素子４が搭載されるべき領域とを除く部分）にソルダーレジスト３を塗布することで作製される。
【００９２】
また、本実施の形態に係る半導体装置１０は、図２に示すように、上記ソルダーレジスト３の開口部３ａ内に上記半導体素子４を配置し、該半導体素子４に設けられた突起電極５と、上記開口部３ａ内の配線パターン２（インナーリード部７）とを接続することにより、上記テープキャリア１１上に半導体素子４を接合・搭載した後、上記半導体素子４とテープキャリア１１との間にできる隙間に、絶縁性樹脂６を注入して上記半導体素子４とテープキャリア１１との接続部を封止することにより製造される。
【００９３】
上記半導体装置１０は、上記配線パターン２におけるアウターリード１２に、例えば、液晶パネル３１やプリント基板３２等の他の電子部品と接続することで、半導体モジュール装置として用いられる。なお、上記アウターリード１２に接続される電子部品（デバイス）は、上記例示の電子部品に限定されるものでなく、上記半導体装置１０並びに得られる半導体モジュール装置の用途に応じて適宜変更することができる。
【００９４】
なお、本発明に係る上記テープキャリア１１および半導体装置１０並びに半導体モジュール装置の製造設備・手法は、特に限定されるものではなく、現在、ＣＯＦ半導体装置用のテープキャリアや該テープキャリアを用いた半導体装置並びに半導体モジュール装置の製造に一般的に用いられている製造設備・手法を用いることができる。
【００９５】
このようにして得られた本実施の形態に係るテープキャリア１１並びに半導体装置１０を用いることで、携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置として好適に使用可能な半導体モジュール装置を提供することができる。
【００９６】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００９７】
本発明に係るテープキャリアおよび半導体装置並びに半導体モジュール装置は、例えば携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置に好適に使用することができる。
【図面の簡単な説明】
【００９８】
【図１】本発明の実施の一形態に係るＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。
【図２】図１に示すＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す断面図である。
【図３】図１および図２に示すＣＯＦ半導体装置において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合における、図１に示すＡ部の構成を模式的に示す図である。
【図４】図１および図２に示すＣＯＦ半導体装置を備えた半導体装置モジュールの概略構成を示す断面図である。
【図５】従来例１のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。
【図６】従来例２のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。
【図７】従来例３のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。
【図８】従来例１において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合における、図５に示すＢ部の構成を模式的に示す図である。
【図９】従来例２において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合における、図６に示すＣ部の構成を模式的に示す図である。
【図１０】従来例４のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。
【符号の説明】
【００９９】
１ 絶縁テープ
２ 配線パターン
２Ａ 接続部
２Ｂ、２Ｃ 領域
３ ソルダーレジスト
３ａ 開口部
４ 半導体素子
５ 突起電極
６ 絶縁性樹脂
７ インナーリード（配線パターン）
１０ ＣＯＦ半導体装置
１１ テープキャリア
１２ アウターリード
１３ 中間リード
３１ 液晶パネル
３２ プリント基板
【技術分野】
【０００１】
本発明は、半導体素子が、配線パターン上に、チップ・オン・フィルム（ＣＯＦ; Chip On Film）方式で搭載されて接続されるＣＯＦ型の半導体装置用のテープキャリアおよび該テープキャリアを用いたＣＯＦ型の半導体装置並びに半導体モジュール装置に関するものである。
【背景技術】
【０００２】
フレキシブル配線基板上に半導体素子を接合・搭載した半導体装置として、従来、ＴＣＰ（Tape Carrier Package）型の半導体装置（以下、「ＴＣＰ半導体装置」と称する）が知られている。
【０００３】
一方、近年、フレキシブル配線基板上にＣＯＦ方式で半導体素子を接合・搭載したＣＯＦ型の半導体装置（以下、「ＣＯＦ半導体装置」と称する）が用いられるようになっている。
【０００４】
ＴＣＰ半導体装置とＣＯＦ半導体装置との相違点としては、例えば以下の点が挙げられる。
【０００５】
（１）ＴＣＰ半導体装置では、フレキシブル配線基板におけるベース基板として用いられる絶縁テープに予め半導体素子を搭載させるための開口部が設けられており、この開口部に、配線パターンが片持ち梁状に突き出した状態で形成され、この配線パターンの先端部分と半導体素子とが接合されている。一方、ＣＯＦ半導体装置では、フレキシブル配線基板におけるベース基板として用いられる薄膜絶縁テープは半導体素子を搭載するための開口部を有しておらず、半導体素子は上記薄膜絶縁テープの表面上に形成された配線パターンに接合・搭載されている。
【０００６】
（２）ＴＣＰ半導体装置では、配線パターンが片持ち梁状に突き出した状態である為に、配線ピッチが４５μｍ未満の配線パターンを製造することは困難である。一方、ＣＯＦ半導体装置では、薄膜絶縁テープの表面上に配線パターンが形成されている為に、配線ピッチが３５μｍ以下の配線パターンを製造することも容易である。
【０００７】
（３）また、ＴＣＰ半導体装置では、液晶パネル等へ実装した後に折り曲げる部分にあらかじめスリットが設けられている。一方、ＣＯＦ半導体装置は、折り曲げ用のスリットを有しておらず、薄膜絶縁テープのどこでも自由に折り曲げられる。
【０００８】
（４）ＴＣＰ半導体装置は、ポリイミドからなる絶縁テープ上に、接着剤を用いて銅箔をラミネートして形成している。一方、ＣＯＦ半導体装置は、銅箔裏面にポリイミド等を塗布、硬化して形成（キャスティング法）する、あるいはポリイミド等からなる薄膜絶縁テープ上に銅をスパッタで積層して形成（スパッタ法、メタライジング法）している。
【０００９】
以上のように、ＣＯＦ半導体装置では、その使用目的から、フレキシブル配線基板におけるベース基板として、自由に折り曲げることが可能な薄膜絶縁テープが用いられている。また、薄膜絶縁テープの表面上に配置された配線パターンの各配線は、半導体素子の対応する端子と電気的に接続され、外部接続用コネクタ部には、液晶パネルやプリント基板などが接続されている。上記以外の配線パターン露出部は、ソルダーレジストが塗布されることで、絶縁状態が確保されている。
【００１０】
また、ＣＯＦ半導体装置はＴＣＰ半導体装置と比較すると、配線パターン（インナーリード）のファインピッチ化は容易である。量産されているＴＣＰ半導体装置の配線ピッチの下限値は４５μｍである。しかし、ＣＯＦ半導体装置については配線ピッチが３５μｍのものが量産されている。また、ＣＯＦ半導体装置は、配線ピッチを３０μｍ以下にすることも可能である。
【００１１】
近年、ＣＯＦ半導体装置は、多ピン化への対応が要求されており、同時に小型化・薄膜化も要求されている。そのためには、配線パターンと半導体素子との接続部のファインピッチ化、配線パターンの外部接続用コネクタ部のファインピッチ化および絶縁テープ、配線パターン等の薄膜化が必要となる。配線パターン（インナーリード）をファインピッチ化するためには、上記配線パターン（インナーリード）の幅を細くする必要があり、厚さも薄くする必要がある。
【００１２】
図５および図６に、従来の一般的なＣＯＦ半導体装置における半導体素子の実装部（搭載領域）周辺の概略構成を示す。図５、図６はそれぞれ配線パターンの配線ピッチが３５μｍ以上の場合、３５μｍ未満の場合（図５に比べファインピッチ化されている場合）を示す。以下、図５、図６に示される従来例を、それぞれ、「従来例１」、「従来例２」と称する。
【００１３】
図５および図６に示すように、従来の一般的なＣＯＦ半導体装置用のフレキシブル基板における配線パターン２３の幅は、図５および図６中、二点鎖線にて示す半導体素子２４の突起電極２５に接続される領域も、それ以外の領域も、全て同じ幅（配線幅）で形成されている。
【００１４】
これに対し、配線パターンの幅を部分的に変更した技術として、特許文献１が知られている。特許文献１に開示されているＣＯＦ半導体装置における半導体素子の実装部（搭載領域）周辺の概略構成を図７に示す（以下、「従来例３」と称する）。
【００１５】
図７に示すように従来例３では、配線パターン２３の幅は、ソルダーレジスト２２の開口部２２ａの縁付近では太く形成されており、二点鎖線にて示す半導体素子２４との重畳領域（すなわち半導体素子２４の搭載領域）では、半導体素子２４の突起電極２５と接続する領域もそれ以外の領域も全て同じ幅で形成されている。
【特許文献１】特許第３５３６０２３号（平成１６年３月１９日登録）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述したとおり、ＣＯＦ半導体装置には、配線パターンのファインピッチ化および絶縁テープ、配線パターン等の薄膜化が求められているが、このファインピッチ化、薄膜化には、幾つかの課題がある。
【００１７】
その一つとして、配線パターン（インナーリード）のピッチが小さいため、配線パターン（インナーリード）と半導体素子の突起電極との接続にずれが生じた場合、当該配線パターン（インナーリード）が隣接する突起電極に接触する不具合が発生することが挙げられる。
【００１８】
つまり、配線ピッチが３５μｍより小さい、ファインピッチ化されたＣＯＦ半導体装置において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合、配線パターン（インナーリード）が隣接する突起電極に接触する不具合が生じやすいという問題がある。このような問題は、特に、配線ピッチが３０μｍ以下のＣＯＦ半導体装置において顕著に見られる。
【００１９】
上記課題の解決方法として、配線パターン（インナーリード）を細くする方法がある。配線パターン（インナーリード）の幅を細くすることにより、半導体素子の突起電極との接続にずれが生じた場合でも、当該配線パターンが隣接する突起電極に接触する不具合は防止される。しかし、配線パターン（インナーリード）の幅を細くすると、配線パターンの機械的強度、および配線パターンと絶縁テープとの密着強度が低下する。その結果、半導体素子の接続および搭載工程からＣＯＦ半導体装置のモジュールへの実装工程の間で、配線パターンの断線や剥離が生じやすくなるという問題が生じる。
【００２０】
また、ＣＯＦ半導体装置は自由に折り曲げることが可能である。しかし、自由に折り曲げることが可能というＣＯＦ半導体装置の特性を保ったまま、ファインピッチ化することは課題がある。すなわち、自由に折り曲げると、配線パターンの断線や剥離が生じやすくなるため、細線化した配線パターン（インナーリード）の機械的強度および密着強度を向上する必要がある。
【００２１】
以上の課題を、従来例１および従来例２に基づいて説明すると以下の通りである。
【００２２】
ここで、図８、図９は、それぞれ、図５に示すＣＯＦ半導体装置（従来例１）、図６に示すＣＯＦ半導体装置（従来例２）において、配線パターン２３と半導体素子２４の突起電極２５との接続にずれが生じた場合における、半導体素子２４と配線パターン２３との接続部の構成を模式的に示す図である。図８、図９は、それぞれ、図５、図６に示すＢ部、Ｃ部の構成を示している。
【００２３】
従来例１の場合、図８に示すように、配線パターン２３と突起電極２５との接続にずれが生じたときでも、配線ピッチが広いので、隣接する突起電極と配線パターン２３とが接触する不具合は生じ難い。よって、配線パターン２３と突起電極２５との接続にずれが生じたときでも、配線パターン２３と上記突起電極２５との電気的接続は良好である。
【００２４】
しかし、従来例２の場合は、図６に示すように、配線パターン２３と突起電極２５との接続にずれが生じたとき、隣接する突起電極２５と配線パターン２３とが接触してしまう不具合が発生しやすくなる。
【００２５】
上述したとおり、上記不具合の解決方法として、配線パターン２３のピッチを小さくするに伴い配線パターン２３の幅を細くする方法がある。
【００２６】
図１０は、図６に示す従来例２に用いられている配線パターン２３よりも、さらに配線パターン２３の幅を細くしたときのＣＯＦ半導体装置である（以下、「従来例４」と称する）。
【００２７】
図１０に示すように、従来例４では、配線ピッチを小さくしたとき、配線パターン２３と突起電極２５との接続にずれが生じたとしても、隣接する突起電極２５と配線パターン２３とが接触する不具合の発生を防ぐことができる。
【００２８】
しかし、図１０に示すように配線パターン２３の幅を細くすると、上記配線パターン２３の機械的強度および上記配線パターン２３と絶縁テープ２１との密着強度が低下する。その結果、前記した配線パターン２３の断線や剥離が起こるという問題が生じる。
【００２９】
なお、図７に示す特許文献１（従来例３）は、温度サイクル時に発生するソルダーレジスト２２の開口部２２ａの付近における配線パターン２３の断線を防止することを目的として配線パターン２３における半導体素子２４との電気的接続部（インナーリード部）よりもソルダーレジスト２２の開口部２２ａの縁付近で配線パターン２３の幅（配線幅）を太くする発明を開示したものであり、インナーリード部における配線パターン２３の幅に関しては、特に言及されていない。
【００３０】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、配線パタ−ンと突起電極との接続にずれが生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるとともに、配線パターンの断線や剥離の発生を防止することができるＣＯＦ型の半導体装置用のテープキャリアおよびＣＯＦ型の半導体装置並びに半導体モジュール装置を提供することにある。
【課題を解決するための手段】
【００３１】
本発明に係るテープキャリアは、上記課題を解決するために、絶縁テープと、該絶縁テープ上に形成された配線パターンとを備え、該配線パターン上に、半導体素子が、チップ・オン・フィルム方式で搭載されて接続される半導体装置用のテープキャリアにおいて、上記配線パターンは、上記配線パターン上に半導体素子を搭載したときに上記配線パターンと半導体素子とが重畳する重畳領域の一部に、上記配線パターンを上記突起電極と接続するための接続部を備え、上記配線パターンにおける上記接続部の配線幅は、上記重畳領域における上記接続部以外の部分の配線幅よりも細いことを特徴としている。
【００３２】
上記構成によれば、上記配線パターンにおける上記接続部の配線幅が、上記重畳領域における上記接続部以外の部分の配線幅よりも細いことで、上記配線パターンと上記突起電極との接続がずれた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができる。
【００３３】
さらに、上記構成によれば、上記重畳領域における、上記配線パターンの上記接続部以外の部分の配線幅は、上記接続部の配線幅に比べて太いことから、上記配線パターンに必要な機械的強度および密着強度を確保し、さらには向上させることができるので、上記配線パターンの断線や剥離を防止することができる。
【００３４】
したがって、上記の構成によれば、配線パターンと突起電極との正常な電気的接続を可能にすると共に、配線パターンの断線や剥離の発生を防止することができるＣＯＦ型の半導体装置用のテープキャリアを提供することができるという効果を奏する。
【００３５】
なお、配線パターンにおける上記接続部とは、突起電極と接続するために形成された領域であって、実際に接続（接触）している領域のみを意味するものではない。すなわち、半導体素子を搭載している状態において、上記接続部は、実際に突起電極と接続（接触）していない領域を含むことがある。
【００３６】
本発明において、上記配線パターンにおける上記接続部の配線幅は、該接続部の配線幅をａとし、上記突起電極の幅をｂとし、配線ピッチをｃとし、接続精度を±ｇとすると、下記式（１）
ａ＜２ｃ−ｂ−２|ｇ|…（１）
を満足することが好ましい。
【００３７】
上記構成によれば、上記半導体素子を接続した際の上記配線パターンの幅方向における上記半導体素子の接続位置のずれが上記接続精度より算出される最大値となった場合でも、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるという効果を奏する。
【００３８】
本発明において、上記配線パターンにおける接続部の長さは、該接続部の長さをｅとし、上記突起電極の長さをｆとし、接続精度を±ｇとすると、下記式（２）
ｅ＞ｆ＋２|ｇ|…（２）
を満足することが好ましい。
【００３９】
本発明において、長さ、つまり、上記配線パターン（接続部）の長さ、並びに、上記突起電極の長さとは、上記配線パターンの延設方向の長さを示す。
【００４０】
上記構成によれば、上記半導体素子を接続した際の上記配線パターンの延設方向における上記半導体素子の接続位置のずれが上記接続精度より算出される最大値となった場合でも、隣接する突起電極と上記配線パターンが接触する不具合を防止することができるという効果を奏する。
【００４１】
また、本発明において、上記配線パターンは、該配線パターンにおける上記接続部の両側に、上記接続部よりも配線幅が太い部分を有していることが好ましい。
【００４２】
上記構成によれば、上記配線パターンの機械的強度および密着強度がより向上し、断線や剥離を防止する効果をより向上させることができるという効果を奏する。
【００４３】
また、上記配線パターンにおける上記接続部の幅は、上記突起電極の幅の１／２以下であることが好ましい。
【００４４】
上記構成によれば、上記配線パターンと上記突起電極との接続に、上記配線パターンの幅方向における上記半導体素子の接続ずれ（接続位置のずれ）が生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止する効果がさらに向上するという効果を奏する。
【００４５】
また、上記配線パターンにおける上記接続部以外の部分の配線幅は、上記突起電極の幅の１／２を超え、かつ、隣接する配線パターンに接触しないことが好ましい。
【００４６】
上記構成によれば、上記配線パターンの機械的強度および密着強度がさらに向上し、断線や剥離を防止することができるという効果を奏する。
【００４７】
本発明に係る半導体装置は、上記課題を解決するために、本発明に係る上記テープキャリアを備えることを特徴としている。
【００４８】
上記構成によれば、上記半導体装置が本発明に係る上記テープキャリアを備えていることで、上記配線パターンと上記突起電極との接続がずれ、上記配線パターンが隣接する突起電極に接触する不具合が防止され、さらに配線パターンの断線、剥離が防止されたＣＯＦ型の半導体装置を得ることができる。即ち、ファインピッチ化、薄膜化および多ピン化に対応したＣＯＦ型の半導体装置を提供することができる。よって、半導体素子の接続・搭載工程で発生する接続不良を防ぎ、モジュール実装工程までに発生する配線パターンの断線や剥離不良を従来の５０％以下に低減することができるという効果を奏する。
【００４９】
本発明に係る半導体モジュール装置は、上記課題を解決するために、本発明に係る上記半導体装置を備えることを特徴としている。
【００５０】
上記構成によれば、上記半導体モジュール装置が、本発明に係る上記半導体装置を備えていることで、配線パタ−ンと突起電極との接続にずれが生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるとともに、配線パターンの断線や剥離の発生を防止することができ、例えば携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置として好適に使用することができる半導体モジュール装置を提供することができる。
【発明の効果】
【００５１】
本発明に係るテープキャリアは、以上のように、上記配線パターン上に半導体素子を搭載したときに上記配線パターンと半導体素子とが重畳する重畳領域の一部に、上記配線パターンを上記突起電極と接続するための接続部を備え、上記配線パターンにおける上記接続部の配線幅は、上記重畳領域における上記接続部以外の部分の配線幅よりも細い。よって、上記配線パターンと上記突起電極との接続がずれた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができる。さらに、上記重畳領域における、上記配線パターンの上記接続部以外の部分の配線幅は、上記接続部の配線幅に比べて太いことから、上記配線パターンに必要な機械的強度および密着強度を確保し、さらには向上させることができるので、上記配線パターンの断線や剥離を防止することができる。
【００５２】
したがって、上記の構成によれば、配線パターンと突起電極との正常な電気的接続を可能にすると共に、配線パターンの断線や剥離の発生を防止することができるＣＯＦ型の半導体装置用のテープキャリアを提供することができるという効果を奏する。
【００５３】
また、本発明に係る半導体装置は、本発明に係る上記テープキャリアを備えている。よって、上記配線パターンと上記突起電極との接続がずれ、上記配線パターンが隣接する突起電極に接触する不具合が防止され、さらに配線パターンの断線、剥離が防止されたＣＯＦ型の半導体装置を得ることができる。即ち、ファインピッチ化、薄膜化および多ピン化に対応したＣＯＦ型の半導体装置を提供することができる。
【００５４】
さらに、本発明に係る半導体モジュール装置は、上記半導体装置を備えている。よって、配線パタ−ンと突起電極との接続にずれが生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるとともに、配線パターンの断線や剥離の発生を防止することができ、例えば携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置として好適に使用することができる半導体モジュール装置を提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５５】
本発明の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。
【００５６】
図１および図２は、それぞれ本実施の形態に係るＣＯＦ半導体装置における半導体素子の実装部（搭載領域）周辺の概略構成を示す平面図および断面図である。また、図４は、図１および図２に示すＣＯＦ半導体装置を備えた本実施の形態に係る半導体モジュール装置の概略構成を示す断面図である。なお、説明の便宜上、図１において半導体素子は二点鎖線にて示すものとし、絶縁性樹脂については省略する。
【００５７】
図１および図２に示すように、本実施の形態に係るＣＯＦ半導体装置（以下、説明の便宜上、単に「半導体装置」と記す）１０は、半導体素子４と、フレキシブル基板であるテープキャリア１１（ＣＯＦ半導体装置用テープキャリア）とを備えている。
【００５８】
半導体素子４は、上記テープキャリア１１と接続され、上記テープキャリア１１上に搭載された状態になっている。また、上記テープキャリア１１と半導体素子４との間に存在する隙間には図２に示すように、絶縁性樹脂６が封止されている。このように、本実施の形態では、上記テープキャリア１１上に半導体素子４が搭載されたＣＯＦ型の半導体装置を例に挙げて説明する。
【００５９】
本実施の形態に係るテープキャリア１１は、絶縁テープ１、配線パターン２、ソルダーレジスト３を備えている。
【００６０】
絶縁テープ１は、その面上に配線パターン２を配置するための基材（ベース基板）である。絶縁テープ１は、絶縁性を有することはもちろん、様々な形状で使用されることから、自由に折り曲げることが可能で柔軟性が高い（可撓性を有する）ことが必要である。このため、上記絶縁テープ１としては、好適には、１５〜４０μｍの範囲内の厚みを有する薄膜絶縁テープが用いられる。また、上記絶縁テープ１を形成する材料としては、例えば、ポリイミド、ガラスエポキシ、ポリエステルなどの樹脂材料が用いられる。なお、本実施の形態では、ポリイミド系絶縁テープを用いた場合を例に挙げて説明するが、本発明はこれに限定されるものではない。
【００６１】
また、上記絶縁テープ１上に配設される配線パターン２は、図４に示すように、半導体素子との接続部となるインナーリード７、液晶パネル３１やプリント基板３２等の外部との接続部（外部接続用コネクタ部）を含むアウターリード１２、インナーリード７とアウターリード１２との中間にある中間リード１３等から構成されている。上記インナーリード７は、半導体素子搭載領域（上記絶縁テープ１における半導体素子４との重畳領域）において半導体素子４と接続される。
【００６２】
配線パターン２は、銅箔又はスパッタ銅の導電性材料からなる導電膜を、キャスティング法、スパッタ法（メタライジング法）等によって絶縁テープ１上に形成した後、所望のパターンにエッチングすることにより形成され、その表面には、図示しない錫メッキや金メッキ等が施されている。また、上記配線パターン２の厚さは、好適には、５〜１８μｍに設定される。
【００６３】
ソルダーレジスト３は、例えば耐熱性被覆材料からなっており、接続部以外の露出を防止するものである。したがって、ソルダーレジスト３は、半導体素子搭載領域や外部接続用コネクタ部が設けられていない部分の配線パターン２上に形成されている。すなわち、ソルダーレジスト３は、上記テープキャリア１１上に半導体素子４等を接続・搭載した際に、露出する配線パターン２上に形成されている。
【００６４】
半導体素子４としては、例えば、CPU(Central Processing Unit)やメモリ等の集積回路(LSI：Large Scaled Integrated circuit)を挙げることができる。
【００６５】
突起電極５は、半導体素子４を配線パターン２に搭載する際に、上記配線パターン２と対向する側の面から略垂直方向に突出した電極であり、半導体素子４と配線パターン２とを電気的に接続するために用いられる電極である。このため、突起電極５は導電性材料からなっていればよく、その形状は限定されない。ただし、配線パターン２との接続が容易となる形状であることが好ましい。なお、本実施の形態では、図１および図２に示すように上記突起電極５として角柱状の電極を用いた。
【００６６】
なお、本実施の形態で用いられる絶縁テープ１には、半導体素子４を搭載するための開口部が設けられていない。このため、半導体素子４に設けられた突起電極５と、配線パターン２とを接合することによって、絶縁テープ１に半導体素子４が接続・搭載される。すなわち、この接続は、絶縁テープ１の表面上に配置された配線パターン２の各配線と、各配線に対応する半導体素子４の突起電極５とを接続することにより行われる。これにより、配線パターン２と半導体素子４とが電気的に接続される。
【００６７】
本実施の形態において、上記配線パターン２は、上記半導体素子４における突起電極５と接続する領域以外の配線パターン２の幅（配線幅）よりも、上記半導体素子４における突起電極５と接続する領域の配線幅の方が細くなるようにパターン形成されている。
【００６８】
言い換えれば、上記配線パターン２は、上記半導体素子４の突起電極５と接続する領域の配線幅よりも、上記半導体素子４の突起電極５と接続する領域以外の配線幅の方が太くなるようにパターン形成されている。なお、本実施の形態において、上記配線パターン２の幅（配線幅）とは、具体的には、上記配線パターン２の上面、すなわち、突起電極と接続する側の幅を示すものとする。
【００６９】
本実施の形態に係る上記配線パターン２は、図１に示すように、上記配線パターン２と半導体素子４との重畳領域（以下、単に「重畳領域」と称する）に、上記配線パターン２と突起電極５とを接続するための接続部２Ａ（接続領域）として、上記配線パターン２における上記接続部２Ａ以外の領域よりも幅（配線幅）が細い領域を有している。さらに言えば、上記配線パターン２は、図１に示すように、接続部２Ａとして、上記重畳領域における配線パターン２（インナーリード７）の他の領域（領域２Ｂ・２Ｃ）よりも幅（配線幅）が細い領域を有している。
【００７０】
上記半導体素子４は、上記配線パターン２のインナーリード７に、該インナーリード７の中でも最も配線幅が狭い上記接続部２Ａに突起電極５が位置するように搭載される。
【００７１】
図３は、本実施の形態において、配線パターン２と半導体素子４の突起電極５との接続にずれが生じた場合における、図１に示すＡ部の構成を模式的に示す図である。
【００７２】
上記したように、上記接続部２Ａが、上記インナーリード７における他の領域（図１〜３に示すテープキャリア１１および半導体装置１０においては領域２Ｂ・２Ｃ）よりも細く形成されていることで、図３に示すように、配線パターン２と突起電極５との接続にずれが生じた場合であっても、任意の配線パターン２（インナーリード７）に、本来接続されるべき突起電極５に隣接する突起電極５が接触してしまうという不具合が発生することを抑制することができる。このため、配線パターン２（インナーリード７）と突起電極５との正常な接続が可能となる一方で、上記したように、上記インナーリード７における上記接続部２Ａ以外の領域（すなわち領域２Ｂ・２Ｃ）が、上記接続部２Ａよりも太く形成されていることで、配線パターン２（インナーリード７）の機械的強度や密着強度が向上し、配線パターン２（インナーリード７）の断線や剥離の発生を防止することができる。
【００７３】
本実施の形態において、上記インナーリード７は、上記したように、上記配線パターン２（インナーリード７）と突起電極５とを接続するために、上記配線パターン２（インナーリード７）に半導体素子４を搭載したときに上記半導体素子４の突起電極と対向する領域に設けられた、上記配線パターン２（インナーリード７）における他の領域よりも幅（配線幅）が細い接続部２Ａと、該接続部２Ａよりも配線幅が太い領域とを有してさえいれば、特に限定されるものではなく、上記インナーリード７が、互いに配線幅が異なる２つもしくはそれ以上の領域を有していてもよい。
【００７４】
但し、本実施の形態によれば、図１および図３に示すように、上記接続部２Ａの両側すなわち、上記重畳領域において、上記接続部２Ａを挟んで、上記配線パターン２の先端部および半導体素子４の外縁部の２箇所に、領域２Ｂ・２Ｃにて示す、上記接続部２Ａよりも幅の太い領域が存在することにより、配線パターン２の機械的強度や密着強度をさらに向上させることができる。
【００７５】
上記接続部２Ａの幅は領域２Ｂおよび領域２Ｃの幅より細い限り、限定されるものではないが、上記接続部２Ａの幅をａとし、上記突起電極５の幅をｂとし、配線ピッチをｃとし、接続精度を±ｇとすると、下記式（１）
ａ＜２ｃ−ｂ−２|ｇ|…（１）
を満足することが好ましい。
【００７６】
例えば、ｂ＝３０μｍ、ｃ＝４０μｍ、ｇ＝１５μｍの場合、接続部２Ａの幅は、２０μｍ未満であることが好ましい。
【００７７】
このように上記接続部２Ａの幅が上記式（１）を満足するように上記配線パターン２（インナーリード７）が形成されていることで、上記接続部２Ａに上記半導体素子４を接続した際の上記配線パターン２の位置ずれが、上記接続精度より算出される最大値となった場合でも、任意の配線パターン２に、該配線パターン２と隣接する配線パターン２に接続されるべき突起電極５が接触してしまうという不具合を防止することができる。
【００７８】
また、上記接続部２Ａの幅は、上記突起電極５の幅の１／２以下であることが好ましい。
【００７９】
上記接続部２Ａの幅が突起電極５の幅の１／２以下の場合は、１／２を超える場合に比べ、突起電極５との接続にずれが生じた場合に、隣接する突起電極５と配線パターン２とが接触する不具合を抑制する効果が高くなる。なお、上記接続部２Ａの幅の下限値は、成形加工に必要な機械的強度を得ることが可能であれば限定されないことは言うまでもないが、１μｍ以上であることが好ましい。
【００８０】
また、領域２Ｂおよび領域２Ｃの幅の上限としては、配線パターン２同士が接触しなければよく、下限としては、上記接続部２Ａよりも大きければ、特に限定されるものではない。
【００８１】
しかしながら、領域２Ｂおよび領域２Ｃの幅が突起電極５の幅の１／２以下である場合は、１／２を超える場合と比べると、配線パターン２の機械的強度や密着強度が低下する為に、配線パターン２が断線や剥離してしまうような不具合が発生する可能性が高くなる。
【００８２】
よって、上記インナーリード７における接続部２Ａ以外の領域（領域２Ｂ・２Ｃ）の幅は、上記突起電極５の幅の１／２を超えていることが好ましい。
【００８３】
なお、上記領域２Ｂの幅および領域２Ｃの幅は、同じ幅でもよく、それぞれ異なった幅でもよい。
【００８４】
また、接続部２Ａの長さの下限値は、上記突起電極５における上記接続部２Ａとの接触面の長さ以上である限り、限定されるものではない。しかし、上記半導体素子４と上記配線パターン２との接続精度を考慮すれば、上記接続部２Ａの長さは、該接続部（細線部）２Ａの長さをｅとし、上記突起電極５を上記接続部２Ａと接続させるときの、上記突起電極５の長さをｆとし、接続精度を±ｇとすると、下記式（２）
ｅ＞ｆ＋２|ｇ|…（２）
を満足することが好ましい。
【００８５】
例えば、ｆ＝８０μｍ、ｇ＝１５μｍの場合において、ｅは、１１０μｍを越す長さであることが好ましい。
【００８６】
上記突起電極５は、上記半導体素子４の搭載時に、上記突起電極５における上記接続部２Ａとの接触面の中心が、上記接続部２Ａの中心に位置するように位置決めされる。よって、上記接続部２Ａの長さ（ｅ）は、上記テープキャリア１１上に半導体素子４を搭載したときに、上記突起電極５の中心位置より半導体素子４の中心方向に|ｇ|を越す長さおよび突起電極５より半導体素子４の外縁方向に|ｇ|を越す長さを備えていることが好ましい。
【００８７】
例えば、接続精度が±１５μｍの場合、接続部２Ａの長さ（ｅ）は、少なくとも突起電極５の長さ＋３０μｍより長いことが好ましい。接続部２Ａの長さが、突起電極５の長さ＋３０μｍ以下の場合は、配線パターン２と上記突起電極５との接続にずれが生じた時に、ずれの大きさによっては、上記接続部２Ａと本来接続されるべき突起電極５に隣接する突起電極５との接触による不具合が発生するおそれがある。
【００８８】
なお、上記接続部２Ａの長さ（ｅ）の上限値は、同一の配線パターン２（すなわち、任意の１つの配線パターン２）が、上記重畳領域の一部に、上記突起電極５との接続に用いられる、上記重畳領域における他の部分よりも配線幅が細い部分（接続部２Ａ）を有するという条件、つまり、同一の配線パターン２が、上記重畳領域に、配線幅が細い領域と太い領域とをそれぞれ有しているという条件を満足することができさえすれば、特に限定されるものではない。よって、上記接続部２Ａの長さ（ｅ）の上限値は、上記重畳領域における配線パターン２の長さ（インナーリード７の長さ）未満であることは、言うまでもない。
【００８９】
但し、接続部２Ａの長さ（ｅ）が長ければ長いほど、配線パターン２の機械的強度や密着強度は低下することから、上記接続部２Ａの長さ（ｅ）は、ｆ＋２|ｇ|に近い値であることが好ましく、ｆ＋２|ｇ|に、上記半導体素子４の位置のずれが最大の場合に、上記重畳領域における上記接続部２Ａ以外の領域２Ｂ・２Ｃが上記突起電極５に接触しないだけのマージン分を加えた値に設定されていることが望ましい。
【００９０】
また、上記領域２Ｃは、配線パターン２の機械的強度や密着強度を向上させることを目的として、半導体素子４の中心方向に、他の配線パターン２と接触しない範囲内で、延設されていてもよく、例えば、異なる方向に延びる配線パターン２同士が接触しないように、上記重畳領域に存在する配線パターン２…のうちの一部の配線パターン２における上記領域２Ｃが、他の配線パターン２における領域２Ｃよりも大きく形成されていても構わない。
【００９１】
本実施の形態に係るテープキャリア１１は、以上のように、図１および図２に示すように絶縁テープ１上に導電膜を形成してパターニングすることにより絶縁テープ１表面に配線パターン２を形成した後、半導体素子４を搭載した際に露出する部分（より具体的には、上記絶縁テープ１表面の端子形成部である、外部接続用コネクタ部（アウターリード１２）と、半導体素子４が搭載されるべき領域とを除く部分）にソルダーレジスト３を塗布することで作製される。
【００９２】
また、本実施の形態に係る半導体装置１０は、図２に示すように、上記ソルダーレジスト３の開口部３ａ内に上記半導体素子４を配置し、該半導体素子４に設けられた突起電極５と、上記開口部３ａ内の配線パターン２（インナーリード部７）とを接続することにより、上記テープキャリア１１上に半導体素子４を接合・搭載した後、上記半導体素子４とテープキャリア１１との間にできる隙間に、絶縁性樹脂６を注入して上記半導体素子４とテープキャリア１１との接続部を封止することにより製造される。
【００９３】
上記半導体装置１０は、上記配線パターン２におけるアウターリード１２に、例えば、液晶パネル３１やプリント基板３２等の他の電子部品と接続することで、半導体モジュール装置として用いられる。なお、上記アウターリード１２に接続される電子部品（デバイス）は、上記例示の電子部品に限定されるものでなく、上記半導体装置１０並びに得られる半導体モジュール装置の用途に応じて適宜変更することができる。
【００９４】
なお、本発明に係る上記テープキャリア１１および半導体装置１０並びに半導体モジュール装置の製造設備・手法は、特に限定されるものではなく、現在、ＣＯＦ半導体装置用のテープキャリアや該テープキャリアを用いた半導体装置並びに半導体モジュール装置の製造に一般的に用いられている製造設備・手法を用いることができる。
【００９５】
このようにして得られた本実施の形態に係るテープキャリア１１並びに半導体装置１０を用いることで、携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置として好適に使用可能な半導体モジュール装置を提供することができる。
【００９６】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００９７】
本発明に係るテープキャリアおよび半導体装置並びに半導体モジュール装置は、例えば携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置に好適に使用することができる。
【図面の簡単な説明】
【００９８】
【図１】本発明の実施の一形態に係るＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。
【図２】図１に示すＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す断面図である。
【図３】図１および図２に示すＣＯＦ半導体装置において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合における、図１に示すＡ部の構成を模式的に示す図である。
【図４】図１および図２に示すＣＯＦ半導体装置を備えた半導体装置モジュールの概略構成を示す断面図である。
【図５】従来例１のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。
【図６】従来例２のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。
【図７】従来例３のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。
【図８】従来例１において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合における、図５に示すＢ部の構成を模式的に示す図である。
【図９】従来例２において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合における、図６に示すＣ部の構成を模式的に示す図である。
【図１０】従来例４のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。
【符号の説明】
【００９９】
１ 絶縁テープ
２ 配線パターン
２Ａ 接続部
２Ｂ、２Ｃ 領域
３ ソルダーレジスト
３ａ 開口部
４ 半導体素子
５ 突起電極
６ 絶縁性樹脂
７ インナーリード（配線パターン）
１０ ＣＯＦ半導体装置
１１ テープキャリア
１２ アウターリード
１３ 中間リード
３１ 液晶パネル
３２ プリント基板
【特許請求の範囲】
【請求項１】
絶縁テープと、該絶縁テープ上に形成された配線パターンとを備え、該配線パターン上に、半導体素子が、チップ・オン・フィルム方式で搭載されて接続される半導体装置用のテープキャリアにおいて、
上記配線パターンは、上記配線パターン上に半導体素子を搭載したときに上記配線パターンと半導体素子とが重畳する重畳領域の一部に、上記配線パターンを上記突起電極と接続するための接続部を備え、
上記配線パターンにおける上記接続部の配線幅は、上記重畳領域における上記接続部以外の部分の配線幅よりも細いことを特徴とするテープキャリア。
【請求項２】
上記配線パターンにおける上記接続部の配線幅は、該接続部の配線幅をａとし、上記突起電極の幅をｂとし、配線ピッチをｃとし、接続精度を±ｇとすると、下記式（１）
ａ＜２ｃ−ｂ−２|ｇ|…（１）
を満足することを特徴とする請求項１に記載のテープキャリア。
【請求項３】
上記配線パターンにおける接続部の長さは、該接続部の長さをｅとし、上記突起電極の長さをｆとし、接続精度を±ｇとすると、下記式（２）
ｅ＞ｆ＋２|ｇ|…（２）
を満足することを特徴とする請求項１に記載のテープキャリア。
【請求項４】
上記配線パターンは、該配線パターンにおける上記接続部の両側に、上記接続部よりも配線幅が太い部分を有していることを特徴とする請求項１に記載のテープキャリア。
【請求項５】
上記配線パターンにおける上記接続部の幅は、上記突起電極の幅の１／２以下であることを特徴とする請求項１に記載のテープキャリア。
【請求項６】
上記配線パターンにおける上記接続部以外の部分の配線幅は、上記突起電極の幅の１／２を超え、かつ、隣接する配線パターンに接触しないことを特徴とする請求項１に記載のテープキャリア。
【請求項７】
請求項１ないし６のいずれか１項に記載のテープキャリアを備えることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置を備えることを特徴とする半導体モジュール装置。
【請求項１】
絶縁テープと、該絶縁テープ上に形成された配線パターンとを備え、該配線パターン上に、半導体素子が、チップ・オン・フィルム方式で搭載されて接続される半導体装置用のテープキャリアにおいて、
上記配線パターンは、上記配線パターン上に半導体素子を搭載したときに上記配線パターンと半導体素子とが重畳する重畳領域の一部に、上記配線パターンを上記突起電極と接続するための接続部を備え、
上記配線パターンにおける上記接続部の配線幅は、上記重畳領域における上記接続部以外の部分の配線幅よりも細いことを特徴とするテープキャリア。
【請求項２】
上記配線パターンにおける上記接続部の配線幅は、該接続部の配線幅をａとし、上記突起電極の幅をｂとし、配線ピッチをｃとし、接続精度を±ｇとすると、下記式（１）
ａ＜２ｃ−ｂ−２|ｇ|…（１）
を満足することを特徴とする請求項１に記載のテープキャリア。
【請求項３】
上記配線パターンにおける接続部の長さは、該接続部の長さをｅとし、上記突起電極の長さをｆとし、接続精度を±ｇとすると、下記式（２）
ｅ＞ｆ＋２|ｇ|…（２）
を満足することを特徴とする請求項１に記載のテープキャリア。
【請求項４】
上記配線パターンは、該配線パターンにおける上記接続部の両側に、上記接続部よりも配線幅が太い部分を有していることを特徴とする請求項１に記載のテープキャリア。
【請求項５】
上記配線パターンにおける上記接続部の幅は、上記突起電極の幅の１／２以下であることを特徴とする請求項１に記載のテープキャリア。
【請求項６】
上記配線パターンにおける上記接続部以外の部分の配線幅は、上記突起電極の幅の１／２を超え、かつ、隣接する配線パターンに接触しないことを特徴とする請求項１に記載のテープキャリア。
【請求項７】
請求項１ないし６のいずれか１項に記載のテープキャリアを備えることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置を備えることを特徴とする半導体モジュール装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００７−３０５８８１（Ｐ２００７−３０５８８１Ａ）
【公開日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願番号】特願２００６−１３４４２６（Ｐ２００６−１３４４２６）
【出願日】平成１８年５月１２日（２００６．５．１２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願日】平成１８年５月１２日（２００６．５．１２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]