デジタル映像信号送信装置、受信装置およびシステム
【課題】デジタル映像信号の同期信号にデータ化けが発生した場合であっても受信側で正常な画像を得ることを可能ならしめるデジタル映像信号送信装置及び受信装置を実現する。
【解決手段】電子内視鏡装置１０は、デジタル映像信号送信装置であるスコープ２０と受信装置であるプロセッサ７０とを有する。スコープ２０は、デジタル映像信号Ｉを生成し、デジタル映像信号Ｉのブランキング信号中に同期信号を予告する複数の同期予告信号を重畳して重畳映像信号Ｄａｔａを送信する。プロセッサ７０は、重畳映像信号Ｄａｔａを受信してデジタル映像信号Ｉを得ると共に、重畳映像信号Ｄａｔａに重畳されている同期予告信号から同期信号を生成する。
【解決手段】電子内視鏡装置１０は、デジタル映像信号送信装置であるスコープ２０と受信装置であるプロセッサ７０とを有する。スコープ２０は、デジタル映像信号Ｉを生成し、デジタル映像信号Ｉのブランキング信号中に同期信号を予告する複数の同期予告信号を重畳して重畳映像信号Ｄａｔａを送信する。プロセッサ７０は、重畳映像信号Ｄａｔａを受信してデジタル映像信号Ｉを得ると共に、重畳映像信号Ｄａｔａに重畳されている同期予告信号から同期信号を生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば電子内視鏡装置に設けられて、デジタル化された映像信号を送受信する送信装置、受信装置およびシステムに関する。
【背景技術】
【０００２】
一般に、電子内視鏡装置は、撮像素子等を含むスコープと、撮像素子を駆動するための制御信号を生成し、撮像素子により生成された映像信号を処理するプロセッサとを有する。そして、近年、スコープ側の撮像素子によって生成された映像信号をデジタル化してパラレル又はシリアルデータとして信号線等の伝送路を介してプロセッサ側の信号処理回路に送信する電子内視鏡装置が提案されている（例えば特許文献１）。
【０００３】
デジタル映像信号を伝送する場合には、画像の同期をとるためにデジタル映像信号の水平ブランキング期間内および垂直ブランキング期間内に水平同期信号および垂直同期信号を表すデータがデジタル映像信号に重畳されて伝送される（例えば特許文献２）。
【特許文献１】特開２００５−１８５３０５号公報
【特許文献２】特開２００４−３０５３７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
デジタル映像信号を伝送する場合には、特許文献２のように、デジタル映像信号に重畳して同期信号（水平同期信号および垂直同期信号）を表すデータを伝送することにより、送信側と受信側とで画像の同期をとることが可能となる。しかしながら、同期信号を表すデータ自身が外部からのノイズ等の影響によりデータ化けした場合には、画像の同期がとれなくなり、受信側で正常な画像を得ることができなくなる。
【０００５】
そこで本発明は、デジタル映像信号の同期信号にデータ化けが発生した場合であっても受信側で正常な画像を得ることを可能ならしめることを目的とする。
【課題を解決するための手段】
【０００６】
本願の第１の発明のデジタル映像信号送信装置は、有効画素領域の画素データで構成される有効画素信号とブランキング領域の画素データで構成されるブランキング信号とからなるデジタル映像信号を供給するデジタル映像信号供給手段と、デジタル映像信号に同期した同期信号を出力する同期信号出力手段と、デジタル映像信号と同期信号とに基づいてブランキング信号に同期信号のタイミングを予告する複数の同期予告信号を重畳して重畳映像信号を生成する信号生成手段とを備えることを特徴とする。このような構成により、データ化けが発生した場合であっても同期信号を確実に検出可能なデジタル映像信号を送信することが可能となる。
【０００７】
また、同期予告信号のそれぞれは有効画素領域より２画素以上先行する先頭画素からブランキング領域の最終画素までの各画素に対応し、同期予告信号のそれぞれが各画素と最終画素との位置関係を表す画素データであることが好ましい。さらに、同期予告信号は先頭画素から最終画素まで順に減少する画素データであることが好ましい。また、同期信号を構成する画素データは複数ビットよりなるバイナリデータであり、最終画素に対応する同期予告信号は少なくとも最下位ビットが０であるバイナリデータであることが好ましい。このような構成により、単純な構成で同期信号の検出が可能なデジタル映像信号を送信することが可能となる。
【０００８】
また、デジタル映像信号を同期信号に対して所定の画素に応じた時間分遅延させる遅延手段をさらに有し、信号生成手段が、所定の画素に同期予告信号を重畳することが好ましい。このような構成により、簡単な構成で信頼性の高い同期信号の検出が可能なデジタル映像信号を送信することが可能となる。
【０００９】
また、同期信号は水平同期信号と垂直同期信号であり、水平同期信号に対応する同期予告信号と垂直同期信号に対応する同期予告信号とが異なる信号であることが好ましい。このような構成により、水平同期信号と垂直同期信号を分離して検出することが可能となる。
【００１０】
また、重畳映像信号をＤＣフリー符号に符号化して重畳符号化信号を生成する符号化手段と、重畳符号化信号をシリアルデータに変換して出力する出力手段とをさらに備えることが好ましい。このような構成により、ノイズの発生を抑制でき、信号線の本数を削減できる。
【００１１】
また、信号生成手段が、さらに同期信号に基づいて同期パルスを生成し、ブランキング信号の期間内にブランクパルスを生成し、符号化手段が、さらに同期パルスとブランクパルスをＤＣフリー符号に符号化して重畳符号化信号に重畳することが好ましい。例えば、ＤＣフリー符号が８Ｂ／１０Ｂ符号であることが好ましい。このような構成により、同期信号の検出が容易になる。
【００１２】
本願の第２の発明のデジタル映像信号受信装置は、デジタル映像信号送信装置の重畳映像信号を受信するデジタル映像信号受信装置であって、重畳映像信号から同期予告信号を検出する予告信号検出手段と、予告信号検出手段によって最初に検出した同期予告信号から後続する同期予告信号を予測して予測同期予告信号を生成する予測同期予告信号生成手段と、予測同期予告信号に基づいて同期信号を生成する同期信号生成手段と、予測同期予告信号と同期予告信号とを比較して一致回数をカウントする一致回数計数手段とを備え、一致回数が２以上の場合に同期信号生成手段に基づいて同期信号を出力することを特徴とする。このような構成により、データ化けが発生した場合であっても受信したデジタル映像信号から同期信号を確実に検出することが可能となる。
【００１３】
また、重畳映像信号がＤＣフリー符号に符号化されて重畳符号化信号が生成され、重畳符号化信号がさらにシリアルデータに変換されて送信されてくる場合には、シリアルデータをパラレルデータに変換して重畳符号化信号を受信する受信手段と、受信手段で受信した重畳符号化信号を復号化して重畳映像信号を出力する復号化手段とを備えることが好ましい。このような構成により、ノイズの発生を抑制でき、信号線の本数を削減できる。
【００１４】
本願の第３の発明のデジタル映像伝送システムは、有効画素領域の画素データで構成される有効画素信号とブランキング領域の画素データで構成されるブランキング信号とからなるデジタル映像信号を供給するデジタル映像信号供給手段と、デジタル映像信号に同期した同期信号を出力する同期信号出力手段と、デジタル映像信号と同期信号とに基づいてブランキング信号に同期信号のタイミングを予告する複数の同期予告信号を重畳して重畳映像信号を生成する信号生成手段とを備えるデジタル映像信号送信装置と、さらに重畳映像信号から同期予告信号を検出する予告信号検出手段と、予告信号検出手段によって最初に検出した同期予告信号から後続する同期予告信号を予測して予測同期予告信号を生成する予測同期予告信号生成手段と、予測同期予告信号に基づいて同期信号を生成する同期信号生成手段と、予測同期予告信号と同期予告信号とを比較して一致回数をカウントする一致回数計数手段とを備え、一致回数が２以上の場合に同期信号生成手段に基づいて同期信号を出力することを特徴とするデジタル映像信号受信装置とを備えたことを特徴とする。このような構成により、同期信号を確実に検出可能なデジタル映像信号を送信し、データ化けが発生した場合であっても受信したデジタル映像信号から同期信号を確実に検出することが可能となる。
【００１５】
また、デジタル映像信号送信装置が、さらに重畳映像信号をＤＣフリー符号に符号化して重畳符号化信号を生成する符号化手段と、重畳符号化信号をシリアルデータに変換して出力する出力手段とを備え、デジタル映像受信装置が、さらにシリアルデータをパラレルデータに変換して重畳符号化信号を受信する受信手段と、受信手段で受信した重畳符号化信号を復号化して重畳映像信号を出力する復号化手段とを備えることが好ましい。このような構成により、ノイズの発生を抑制でき、信号線の本数を削減できる。
【００１６】
本願の第４の発明のデジタル映像信号の送信方法は、有効画素領域の画素データで構成される有効画素信号とブランキング領域の画素データで構成されるブランキング信号とからなるデジタル映像信号を出力するデジタル映像信号出力ステップと、デジタル映像信号に同期した同期信号を出力する同期信号出力ステップと、デジタル映像信号と同期信号に基づいてブランキング信号に同期信号のタイミングを予告する複数の同期予告信号を重畳して重畳映像信号を生成する信号生成ステップとを備えることを特徴とする。このような方法により、データ化けが発生した場合であっても同期信号を確実に検出可能なデジタル映像信号を送信することが可能となる。
【発明の効果】
【００１７】
以上のように本発明によれば、デジタル映像信号の同期信号にデータ化けが発生した場合であっても、受信側で正常な画像を得ることが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を、図面を参照して説明する。図１は、デジタル映像信号送信装置及び受信装置を有する電子内視鏡装置のブロック図である。
【００１９】
電子内視鏡装置１０は、スコープ２０とプロセッサ７０とを有する。スコープ２０は、被験者の体内に挿入される挿入部とユニバーサルコード部２０Ｔを有し、挿入部の先端部であるスコープ先端部２０Ｅとプロセッサ７０は、ユニバーサルコード部２０Ｔを介して電気的及び光学的に接続される。
【００２０】
プロセッサ７０には、シリアル／パラレル変換回路７４、１０Ｂ／８Ｂ変換回路８０、クロック回路７１、制御回路７６、画像処理回路７５、メモリ７３、出力回路７７、光源７２が設けられている。
【００２１】
スコープ先端部２０Ｅには、対物レンズ２６、ＣＭＯＳ（撮像素子）２８、Ａ／Ｄコンバータ３０、タイミングジェネレータ３２、８Ｂ／１０Ｂ変換回路４０、パラレル／シリアル変換回路３４、拡散レンズ２２が設けられている。
【００２２】
光源７２は照明光Ｌを出射し、照明光Ｌはスコープ２０に設けられたガイドファイバ２４を介してスコープ先端部２０Ｅに伝達され、拡散レンズ２２によって拡散照射される。被観察体（不図示）は、スコープ先端部２０Ｅから出射された照明光Ｌにより照明され、被観察体で反射した照明光Ｌは、スコープ先端部２０Ｅに入射する。そして、スコープ先端部２０Ｅに入射した照明光Ｌの反射光は、対物レンズ２６によってＣＭＯＳ２８上に結像される。
【００２３】
ＣＭＯＳ２８は、後述するタイミングジェネレータ３２から入力される垂直同期信号ＶｓとクロックパルスＣＬＫに基づいて映像信号を生成し、Ａ／Ｄコンバータ３０にアナログ映像信号を出力する。ここで、垂直同期信号ＶｓはＣＭＯＳ２８の撮像開始のタイミングを表す信号であり、クロックパルスＣＬＫはＣＭＯＳ２８の１画素に対応する信号である。すなわち、ＣＭＯＳ２８に垂直同期信号２８が入力され、クロックパルスＣＬＫが入力されると、ＣＭＯＳ２８上に構成される１画面分の画素から各画素データがクロックパルスＣＬＫに応じて順に出力される。
【００２４】
Ａ／Ｄコンバータ３０は、アナログ映像信号をタイミングジェネレータ３２から入力されるクロックパルスＣＬＫに基づいて８ビットのパラレルデータであるデジタル映像信号Ｉに変換し、８Ｂ／１０Ｂ変換回路４０に出力する。すなわち、ＣＭＯＳ２８とＡ／Ｄコンバータ３０によって、デジタル映像信号供給手段が構成される。
【００２５】
８Ｂ／１０Ｂ変換回路４０は、後述するように、タイミングジェネレータ３２から入力される垂直同期信号Ｖｓ、水平同期信号Ｈｓ及びクロック回路７１から入力されるクロックパルスＣＬＫに基づいてデジタル映像信号Ｉに同期予告信号及び同期信号に関する情報を重畳し、１０ビットのパラレルデータであるデジタル映像信号に符号化した上で（重畳符号化信号Ｄ１０）、パラレル／シリアル変換回路３４に出力する。ここで、水平同期信号Ｈｓは、ＣＭＯＳ２８の水平方向１ラインの走査開始のタイミングを表す同期信号である。
【００２６】
パラレル／シリアル変換回路３４は、クロック回路７１から入力されるクロックパルスＣＬＫに基づいて重畳符号化信号Ｄ１０をシリアルデータに変換し、伝送路２０Ｔを介してプロセッサ７０のパラレル／シリアル変換回路７４に出力する。すなわち、本実施形態においては、スコープ先端部２０Ｅがデジタル映像信号送信装置として機能する。なお、パラレル／シリアル変換回路３４にはクロックパルスＣＬＫの周波数を１０倍に逓倍する周波数逓倍回路が含まれており、この周波数逓倍回路によって１０ビット分のシリアルデータがクロックパルスＣＬＫの１周期分に相当するように変換される。従って、シリアルデータに変換されても送信される１０ビットの重畳符号化信号の単位時間当たりの信号量は変化しない。
【００２７】
タイミングジェネレータ３２（同期信号出力手段）は、制御回路７６からの制御信号とクロック回路７１からのクロックパルスＣＬＫとから垂直同期信号Ｖｓ及び水平同期信号Ｈｓを生成する。そして、垂直同期信号ＶｓをＣＭＯＳ２８と８Ｂ／１０Ｂ変換回路４０に出力し、水平同期信号Ｈｓを８Ｂ／１０Ｂ変換回路４０に出力し、クロックパルスＣＬＫをＣＭＯＳ２８及びＡ／Ｄコンバータ３０に出力する。
【００２８】
シリアル／パラレル変換回路７４は、伝送路２０Ｔを介して入力される１０ビットのシリアルデータをクロック回路７１から入力されるクロックパルスＣＬＫに基づいて１０ビットのパラレルデータに変換して、重畳符号化信号Ｄ１０を１０Ｂ／８Ｂ変換回路８０に出力する。
【００２９】
１０Ｂ／８Ｂ変換回路８０は、後述するように、クロック回路７１から入力されるクロックパルスＣＬＫに基づいて重畳符号化信号Ｄ１０を復号し、デジタル映像信号Ｉに同期予告信号が重畳された重畳映像信号Ｄａｔａ、垂直同期信号Ｖｓｙｎｃ´及び水平同期信号Ｈｓｙｎｃ´を生成し、画像処理回路７５に出力する。
【００３０】
画像処理回路７５は、制御回路７６からの指示と１０Ｂ／８Ｂ変換回路８０から入力される垂直同期信号Ｖｓｙｎｃ´及び水平同期信号Ｈｓｙｎｃ´に基づいて、重畳映像信号Ｄａｔａに重畳されている同期予告信号を削除してデジタル映像信号Ｉを抽出し、デジタル映像信号Ｉをメモリ７３に格納する。メモリ７３に格納されたデジタル映像信号Ｉは、画像処理回路７５によって、さらにホワイトバランスやγ補正等の処理が施され、出力回路７７に出力される。
【００３１】
出力回路７７は、入力されるデジタル映像信号Ｉをアナログ信号に変換し、一般的なビデオ信号に変換した上でプロセッサ７０に接続されるモニタ（不図示）に出力する。
【００３２】
以上のように、本実施形態においては、プロセッサ７０はデジタル映像信号送信装置として機能する。
【００３３】
図２は、本実施形態におけるＣＭＯＳ２８の画素及びクロックパルスＣＬＫと垂直同期信号Ｖｓ及び水平同期信号Ｈｓとの関係を説明するための概念図である。図２の点線で囲まれる部分がＣＭＯＳ２８の有効画素領域の画素データを示し、実線で示す長方形の部分がＣＭＯＳ２８の１画面分の画素データを示している。
【００３４】
ＣＭＯＳ２８上の結像面は２次元に配置された複数の画素で構成される。具体的には、水平方向の１ライン（１走査線）については、結像面の左端から右側に配置される６４０画素の水平有効画素領域の画素、２０画素のオプティカルブラックの画素より構成され、垂直方向については、結像面の上端から下側に４８０画素の垂直有効画素領域の画素より構成される。水平有効画素領域であり、且つ垂直有効画素領域である部分の画素（図２の点線で囲まれる部分）が被観察体を撮像するために有効な画素であり、オプティカルブラックの画素（図２の斜線部）は遮光されて基準の黒信号を生成するための画素として用いられる。
【００３５】
ＣＭＯＳ２８は、垂直同期信号Ｖｓの立ち上がりエッジ（ＬｏｗからＨｉｇｈの遷移）を検出すると、入力されるクロックパルスＣＬＫに応じて結像面左上の画素から右方向に隣接する画素データ（輝度値）を順に出力する。そして、水平有効画素領域の画素データ（映像データ）及びオプティカルブラックの画素データを出力後、水平ブランキング期間として１５０画素に相当するクロックパルスＣＬＫをカウントし、第１ラインの画素データの出力が終了する。すなわち、８１０パルス分のクロックパルスＣＬＫの入力により１ライン分の画素データの出力が終了する。そして、８１１パルス目のクロックパルスＣＬＫによって第２ラインの画素データの出力が開始され、以降第１ラインと同様に第２ラインの画素データが出力される。さらに、第３ラインから第４８０ラインについても第１及び第２ラインと同様に各画素データが順に出力される。
【００３６】
第４８１ラインから第１０００ラインは垂直ブランキング期間であり、当該期間の経過により１画面分の画素データの出力が終了する。すなわち、１画面分の画素データは、１０００ライン分の画素データにより構成される。
【００３７】
水平同期信号Ｈｓは、タイミングジェネレータ３２によって生成される信号であって、ＣＭＯＳ２８の水平有効画素領域とオプティカルブラック及び水平ブランキング領域を識別し、各ラインの開始を表す信号である。具体的には、水平同期信号Ｈｓは、ＣＭＯＳ２８の各ラインにおいて水平有効画素領域の画素のデータを出力している時にはＨｉｇｈであり、６４０画素の出力が終了した時にＨｉｇｈからＬｏｗに切り替わる。そして、水平同期信号Ｈｓは、水平ブランキング領域の画素のデータを出力している間はＬｏｗであり、次のラインの画素の出力を開始するタイミングでＬｏｗからＨｉｇｈに切り替わる。
【００３８】
垂直同期信号Ｖｓは、タイミングジェネレータ３２によって生成される信号であって、ＣＭＯＳ２８垂直有効画素領域と垂直ブランキング領域を識別し、１画面の開始を表す信号である。具体的には、垂直同期信号Ｖｓは、１画面において垂直有効画素領域の画素のデータを出力している時にはＨｉｇｈであり、４８０画素の出力が終了した時にＨｉｇｈからＬｏｗに切り替わる。そして、垂直同期信号Ｖｓは、垂直ブランキング領域の画素のデータを出力している間はＬｏｗであり、次の画面の画素の出力を開始するタイミングでＬｏｗからＨｉｇｈに切り替わる。
【００３９】
図３は、本実施形態における８Ｂ／１０Ｂ変換回路４０の内部構成を示すブロック図であり、図４は、図３の各ブロックの機能を説明するためのタイミングチャートである。図４の各信号のうちパラレルの信号は六角形の連続で示し、各パラレルデータは六角形で囲まれる領域にそれぞれ示している。なお、図３と図４において、対応する信号には同一の符号を付している。
【００４０】
８Ｂ／１０Ｂ変換回路４０には、第１遅延回路４１、第２遅延回路４２、第３遅延回路４３、第１カウンタ４４、第２カウンタ４８、第３カウンタ５０、ゼロ検出回路４６、ゲート回路５１、セレクタ回路５５、８Ｂ／１０Ｂ符号器６０が設けられている。
【００４１】
Ａ／Ｄコンバータ３０から入力されるデジタル映像信号Ｉは、第１遅延回路４１を介して所定の画素数に応じた時間分遅延され、遅延されたデジタル映像信号Ｉ´がセレクタ回路５５のＳ１端子に入力される。本実施形態では、デジタル映像信号Ｉは、Ａ／Ｄコンバータ３０の遅延によって３画素に相当する遅延（遅延Ａ）が発生しており、さらに第１遅延回路４１によって３画素に相当する遅延（遅延Ｂ）があるものとして説明する。すなわち、遅延されたデジタル映像信号Ｉ´は、垂直同期信号Ｖｓと水平同期信号Ｈｓから６画素に相当する時間だけ遅延している。
【００４２】
タイミングジェネレータ３２から入力される垂直同期信号Ｖｓは、第３カウンタ５０と第２遅延回路４２に入力される。第３カウンタは所定の値からダウンカウントするカウンタであり、本実施形態では垂直同期信号Ｖｓの立ち上がりを検出するとクロックパルスＣＬＫに応じて「１３３」から「１２８」まで順にダウンカウントする。そして、第３カウンタ５０のカウント値Ｃ３はセレクタ回路５５のＳ２端子に出力される。また、カウント値Ｃ３が「１２８」になった場合には、第３カウンタ５０は垂直同期パルスＶｓｙｎｃを８Ｂ／１０Ｂ符号器６０に出力すると共にダウンカウントを停止する。すなわち、カウント値Ｃ３は垂直同期パルスＶｓｙｎｃのタイミングを予告するように機能する同期予告信号である。
【００４３】
第２遅延回路４２は、垂直同期信号Ｖｓを所定の画素数に応じた時間だけ遅延させ、遅延された垂直同期信号Ｖｓ´がゲート回路５１に入力される。本実施形態では、第２遅延回路４２によって６画素に相当する遅延があるものとして説明する。すなわち、遅延された垂直同期信号Ｖｓ´の立ち上がりエッジは、遅延されたデジタル映像信号Ｉ´の出力開始タイミングと一致する。
【００４４】
タイミングジェネレータ３２から入力される水平同期信号Ｈｓは、第１カウンタ４４と第３遅延回路４３に入力される。第１カウンタは所定の値からダウンカウントするカウンタであり、本実施形態では水平同期信号Ｈｓの立ち上がりを検出するとクロックパルスＣＬＫに応じて「５」から「０」まで順にダウンカウントする。そして、第１カウンタ４４のカウント値Ｃ１はセレクタ回路５５のＳ３端子とゼロ検出回路４６に出力される。また、カウント値Ｃ１が「０」になった場合には、第１カウンタ４４は水平同期パルスＨｓｙｎｃを８Ｂ／１０Ｂ符号器６０に出力すると共にダウンカウントを停止する。カウント値Ｃ１は水平同期パルスＨｓｙｎｃのタイミングを予告するように機能する同期予告信号である。
【００４５】
ゼロ検出回路４６は、カウント値Ｃ１が「０」か否かを判断する回路であり、ゼロ検出回路４６の出力は第２カウンタ４８に入力される。第２カウンタ４８は、所定の値からダウンカウントを繰り返すリングカウンタであり、後述する制御信号ＳＥＬ３によりカウントを開始し、カウント値Ｃ１が「０」の間所定の値からダウンカウントを繰り返す。本実施形態では、カウント値Ｃ１が「０」の間、第２カウンタ４８は「３」から「０」までのダウンカウントを繰り返し、さらにカウント値Ｃ１が「０」の時、ブランキングパルスＢｌａｎｋを８Ｂ／１０Ｂ符号器６０に出力する。また、カウント値Ｃ１が「０」でない場合、第２カウンタ４８はカウントを停止する。
【００４６】
第３遅延回路４３は、水平同期信号Ｈｓを所定の画素数に応じた時間だけ遅延させ、遅延された水平同期信号Ｈｓ´がゲート回路５１に入力される。本実施形態では、第３遅延回路４３によって６画素に相当する遅延があるものとして説明する。すなわち、遅延された水平同期信号Ｈｓ´の立ち上がりエッジは、遅延されたデジタル映像信号Ｉ´の出力の開始タイミングと一致する。
【００４７】
ゲート回路５１は、遅延された垂直同期信号Ｖｓ´と遅延された水平同期信号Ｈｓ´が入力されセレクタ回路５５に切換信号を出力する２入力３出力の論理回路である。具体的には、垂直同期信号Ｖｓ´と水平同期信号Ｈｓ´が共にＨｉｇｈの信号であるとき、Ｓ１端子の信号を選択するための制御信号ＳＥＬ１をセレクタ５５に出力し、垂直同期信号Ｖｓ´と水平同期信号Ｈｓ´が共にＬｏｗの信号であるとき、Ｓ２端子の信号を選択するための制御信号ＳＥＬ２をセレクタ５５に出力し、垂直同期信号Ｖｓ´がＨｉｇｈであり水平同期信号Ｈｓ´がＬｏｗのとき、Ｓ３端子の信号を選択するための制御信号ＳＥＬ３をセレクタ５５に出力する。
【００４８】
セレクタ回路５５は、ゲート回路５１から入力される制御信号に応じてＳ１端子、Ｓ２端子又はＳ３端子に入力される信号を切り替えて８Ｂ／１０Ｂ符号器６０に出力する。すなわち、垂直同期信号Ｖｓ´と水平同期信号Ｈｓ´が共にＨｉｇｈの信号であるときはデジタル映像信号Ｉ´を出力し、垂直同期信号Ｖｓ´と水平同期信号Ｈｓ´が共にＬｏｗの信号であるときはカウント値Ｃ３を出力し、垂直同期信号Ｖｓ´がＨｉｇｈであり水平同期信号Ｈｓ´がＬｏｗのときはカウント値Ｃ１を出力する。従って、セレクタ回路５５の出力は、デジタル映像信号Ｉ´に垂直同期パルスＶｓｙｎｃのタイミングを予告する同期予告信号（カウント値Ｃ３）と水平同期パルスＨｓｙｎｃのタイミングを予告する同期予告信号（カウント値Ｃ１）とが重畳された重畳映像信号Ｄａｔａとなる(図４)。
【００４９】
なお、本実施形態においては、上述のように垂直同期パルスＶｓｙｎｃの同期予告信号として「１３３」から「１２８」の値、すなわち２進表記すると「１０００ ０１０１」から「１０００ ００００」の値が割り当てられ、水平同期パルスＨｓｙｎｃの同期予告信号として「５」から「０」の値、すなわち２進表記すると「００００ ０１０１」から「００００ ００００」の値が割り当てられる。従って、重畳映像信号Ｄａｔａに重畳された同期予告信号は、最上位ビット(ＭＳＢ)の値によって垂直同期パルスＶｓｙｎｃの同期予告信号と水平同期パルスＨｓｙｎｃ用の同期予告信号とを識別可能である。換言すると、同期予告信号の最上位ビットは同期予告信号の識別符号であり、下位７ビットが同期予告信号の信号値として構成されている。
【００５０】
８Ｂ／１０Ｂ符号器６０は、入力される重畳映像信号Ｄａｔａ、垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋを８Ｂ／１０Ｂ符号に符号化し、重畳符号化信号Ｄ１０をパラレル／シリアル変換回路３４に出力する。
【００５１】
８Ｂ／１０Ｂ符号は、Ｈｉｇｈの信号とＬｏｗの信号の発生頻度がほぼ等しくなる所謂ＤＣフリー符号の一種であり、耐ノイズ性を向上させる目的から特にシリアルデータの通信技術において用いられている（例えば、特表２００５−５１３８２３）。また、８Ｂ／１０Ｂ符号を伝送する場合に、送信機と受信機間との同期をとるために８Ｂ／１０Ｂ符号の特殊文字コード（コンマ符号）が用いられている（例えば、特開平５−２８４１５１）。
【００５２】
図５は、本実施形態における８Ｂ／１０Ｂ変換回路４０で用いられる変換テーブルの一例であり、図５（Ａ）は重畳映像信号Ｄａｔａを１０ビットのデータに変換するためのデータテーブルの例、図５（Ｂ）は垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋ等を１０ビットのデータに変換するための特殊符号テーブルの例である。
【００５３】
データテーブルの「Ｎａｍｅ」はデータ名を示し、「８ビットデータ」は入力される重畳映像信号Ｄａｔａを示し、「ＲＤ−」は１０ビットに変換後の第１データを示し、「ＲＤ＋」は１０ビットに変換後の第２データを示している。「８ビットデータ」には「００ｈ」（１６進表記）から「ＦＦｈ」までの２５５種類のデータが示されており、各８ビットのデータに対応する第１データ及び第２データが割り振られている。ここで、第１データは１０ビットのデータを構成する「１」と「０」の個数の差が等しいか、又は「１」が「０」よりも１つ多い関係にある重複しない一意のデータである。また、第２データは１０ビットのデータを構成する「１」と「０」の個数の差が等しいか、又は「１」が「０」よりも１つ少ない関係にある重複しない一意のデータである。そして、第１データと第２データは、全体として「１」の個数と「０」の個数がほぼ等しいＤＣフリー符号となるように選択されて、どちらか一方が出力される。
【００５４】
特殊符号テーブルの「Ｎａｍｅ」は特殊符号名を示し、「ＲＤ−」は１０ビットに変換後の第１データを示し、「ＲＤ＋」は１０ビットに変換後の第２データを示している。そして、各特殊符号に対応する第１データ及び第２データが割り振られている。なお、データテーブルと同様、第１データは１０ビットのデータを構成する「１」と「０」の個数の差が等しいか、又は「１」が「０」よりも１つ多い関係にある重複しない一意のデータであり、第２データは１０ビットのデータを構成する「１」と「０」の個数の差が等しいか、又は「１」が「０」よりも１つ少ない関係にある重複しない一意のデータである。そして、第１データと第２データは、全体として「１」の個数と「０」の個数がほぼ等しいＤＣフリー符号となるように選択されて、どちらか一方が出力される。なお、本実施形態においては、垂直同期パルスＶｓｙｎｃに対して特殊符号Ｋ２８．７が割り当てられ、水平同期パルスＨｓｙｎｃに対しては特殊符号Ｋ２８．５が割り当てられ、ブランキングパルスＢｌａｎｋに対しては特殊符号Ｋ２８．１が割り当てられている。なお、特殊符号の割り当ては一例であり、各パルスに対して他の特殊符号を割り当てても良い。
【００５５】
８Ｂ／１０Ｂ符号器６０は、入力される重畳映像信号Ｄａｔａをデータテーブルにしたがって符号化し、垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋが入力された場合には特殊符号テーブルにしたがって符号化する。具体的には、入力される重畳映像信号Ｄａｔａの値をデータテーブルの「８ビットデータ」の中から検索し対応する第１データ又は第２データを求め、どちらか一方を出力する。また、垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ又はブランキングパルスＢｌａｎｋが入力された場合には、特殊符号テーブルのＫ２８．７、Ｋ２８．５又はＫ２８．１に対応する第１データ又は第２データを求め、重畳映像信号Ｄａｔａに優先させてどちらか一方を出力する。すなわち、符号化された一連のデータは、重畳映像信号Ｄａｔａの符号化データに垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋの符号化データが重畳された重畳符号化信号Ｄ１０（図４）となる。そして、８Ｂ／１０Ｂ符号器６０は、重畳符号化信号Ｄ１０をパラレル／シリアル変換回路３４に出力する。
【００５６】
図１を参照すると、パラレル／シリアル変換回路３４は、重畳符号化信号Ｄ１０をシリアルデータに変換し、伝送路２０Ｔを介してプロセッサ７０のシリアル／パラレル変換回路７４に出力する。そして、シリアル／パラレル変換回路７４は、伝送路２０Ｔを介して受信したシリアルデータをパラレルの重畳符号化信号Ｄ１０に変換し、１０Ｂ／８Ｂ変換回路８０に出力する。
【００５７】
図６は、本実施形態における１０Ｂ／８Ｂ変換回路８０の内部構成を示すブロック図である。
【００５８】
１０Ｂ／８Ｂ変換回路８０には、１０Ｂ／８Ｂ復号器８１、デジタルコンパレータ８２、パルスカウンタ８３、ゲート８４、ゲート８５、デジタルコンパレータ８６、カウンタ８７、ゲート８８、デジタルコンパレータ８９、セット／リセット回路９０、ゲート９１が設けられている。
【００５９】
１０Ｂ／８Ｂ復号器８１は、入力される１０ビットの８Ｂ／１０Ｂ符号（重畳符号化信号Ｄ１０）を復号し、重畳映像信号Ｄａｔａ、垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋを出力する。具体的には、１０Ｂ／８Ｂ復号器８１は図５に示されるデータテーブル及び特殊符号テーブルを備えており、入力される第１データ又は第２データに応じて「８ビットデータ」又は「特殊符号」を求め、「８ビットデータ」である場合には該当する８ビットのデータを重畳映像信号Ｄａｔａとして出力し、「特殊符号」である場合には対応する垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ又はブランキングパルスＢｌａｎｋ等をそれぞれ出力する。
【００６０】
デジタルコンパレータ８２には、１０Ｂ／８Ｂ復号器８１より出力される重畳映像信号ＤａｔａとブランキングパルスＢｌａｎｋが入力される。デジタルコンパレータ８２は、ブランキングパルスＢｌａｎｋが入力されると、重畳映像信号Ｄａｔａに重畳されている同期予告信号の信号値（図４参照）、すなわち同期予告信号の最上位ビットを除く下位７ビットで表される値が「１」〜「５」の範囲にあるか否かの判断を開始し、「１」〜「５」の範囲にある場合には、パルスカウンタ８３に信号を出力し、パルスカウンタ８３のカウント機能を有効にする。つまり、デジタルコンパレータ８２は重畳映像信号Ｄａｔａに重畳されている同期予告信号を検出する予告信号検出手段として機能する。
【００６１】
パルスカウンタ８３は、クロックパルスＣＬＫ（図１参照）の入力にしたがってダウンカウントするカウンタであり、デジタルコンパレータ８２からの信号を受信すると、その時の重畳映像信号Ｄａｔａに重畳されている同期予告信号の信号値（図４参照）、すなわち同期予告信号の最上位ビットを除く下位７ビットで表される値を読み込み、ダウンカウントを開始する。例えば、デジタルコンパレータ８２が同期予告信号の信号値「４」を検出した場合、パルスカウンタ８３のカウント値には「４」がセットされ、その後はクロックパルスＣＬＫの入力に応じて「３」、「２」、「１」、「０」とダウンカウントされる。また、パルスカウンタ８３は、カウント値をデジタルコンパレータ８６に出力すると共に、カウント値が「０」になった場合にゲート８８とセット／リセット回路９０に対してパルス信号（同期信号）を出力する。すなわち、パルスカウンタ８３は、デジタルコンパレータ８２によって最初に検出された同期予告信号から後続する同期予告信号を予測する（予測同期予告信号生成手段）と共に、同期信号を生成する同期信号生成手段として機能する。
【００６２】
ゲート８４は、垂直同期パルスＶｓｙｎｃと水平同期パルスＨｓｙｎｃを検出する回路であり、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された時にゲート８５に対してＬｏｗの信号を出力する。
【００６３】
ゲート８５は、所謂スイッチ回路で、ゲート８４からの信号に基づき出力の切換を行なう。具体的には、ゲート８４からの信号がＬｏｗの時（垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された時）、デジタルコンパレータ８６に対して８ビットのデータ「００００ ００００」（００ｈ）を出力し、ゲート８４からの信号がＨｉｇｈの時（垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力されていない時）、重畳映像信号Ｄａｔａに重畳されている同期予告信号の信号値（図４参照）、すなわち同期予告信号の最上位ビットを除く下位７ビットで表される値を出力する。つまり、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力されていない時、ゲート８５の出力は同期予告信号の信号値と等しい出力となり、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された時、ゲート８５の出力はパルスカウンタ８３のカウント値（００ｈ）と一致することとなる。
【００６４】
デジタルコンパレータ８６は、ゲート８５の出力（同期予告信号の信号値又は００ｈ）とパルスカウンタ８３のカウント値（予測同期予告信号）とを比較し、一致した場合にはパルス信号をカウンタ８７に出力する。カウンタ８７は初期値が２のダウンカウンタであり、デジタルコンパレータ８６から出力されるパルス信号の入力によりダウンカウントを行なう。そして、カウント値が「０」になった場合にカウンタ８７はゲート８８に対してＬｏｗを出力する。すなわち、デジタルコンパレータ８６は予測同期予告信号と重畳映像信号Ｄａｔａに重畳されている同期予告信号の信号値とを比較し、両者が一致する場合にカウンタ８７のカウント値をディクリメントすることとなり、カウンタ８７は両者が一致する回数をカウントする一致回数計数手段として機能する。なお、ゲート８５は、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された時、パルスカウンタ８３のカウント値（予測同期予告信号）と一致する「００ｈ」を出力するので、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された場合には、カウンタ８７によって１カウントが計数される。
【００６５】
ゲート８８は、カウンタ８７の出力とパルスカウンタ８３の出力が入力され、カウンタ８７の出力がＬｏｗの場合にパルスカウンタ８３の出力が出力される。すなわち、予測同期予告信号と同期予告信号の信号値とが２回以上一致した場合に、パルスカウンタ８３の出力が許可され、水平同期信号Ｈｓｙｎｃ´が出力される。
【００６６】
本実施形態においては、「０」から「５」までの信号値を有する６つの同期予告信号が重畳映像信号Ｄａｔａに重畳されている（図４参照）。従って、例えば、信号値「５」と「３」の同期予告信号以外、すなわち信号値「４」、「２」、「１」及び「０」の同期予告信号が伝送路２０Ｔ上のノイズ等の影響によりデータ化けしてしまった場合であっても、２つの同期予告信号（信号値「５」と「３」の同期予告信号）が正常に受信できれば、正常なタイミングで水平同期信号Ｈｓｙｎｃ´が出力されることとなる。さらに、本実施形態においては、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された場合にカウンタ８７によって１カウントが計数されるので、同期予告信号の信号値のうち１つ以上が予測同期予告信号と一致し、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された場合に水平同期信号Ｈｓｙｎｃ´が出力されることとなる。例えば、信号値「４」の同期予告信号以外、すなわち信号値「５」、「３」、「２」、「１」及び「０」の同期予告信号が伝送路２０Ｔ上のノイズ等の影響によりデータ化けしてしまった場合であっても、１つの同期予告信号（信号値「４」の同期予告信号）が正常に受信でき、さらに垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが正常に入力されれば、正常なタイミングで水平同期信号Ｈｓｙｎｃ´が出力されることとなる。なお、本実施形態においては、カウンタ８７の初期値を２として説明したが、これに限定されるものではなく、同期予告信号の数に応じて増やすことも可能である。カウンタ８７の初期値を増やすことによって、同期信号の検出の信頼性が向上する。
【００６７】
デジタルコンパレータ８９には、１０Ｂ／８Ｂ復号器８１より出力される重畳映像信号ＤａｔａとブランキングパルスＢｌａｎｋが入力される。デジタルコンパレータ８９は、ブランキングパルスＢｌａｎｋが入力されると重畳映像信号Ｄａｔａに重畳されている同期予告信号の識別符号、すなわち同期予告信号の最上位ビットが「１」であるか否かの判断を開始し、「１」である場合には、セット／リセット回路９０にＨｉｇｈ信号を出力し、セット／リセット回路９０をセットする。セット／リセット回路９０は、ＳＥＴ入力がＨｉｇｈの時に出力をセット（Ｌｏｗ）し、ＲＥＳＥＴ入力がＬｏｗの時に出力をリセット（Ｈｉｇｈ）する回路である。セット／リセット回路９０の出力は、ゲート９１に入力される。
【００６８】
ここで、本実施形態において同期予告信号の最上位ビットが「１」となる場合とは、「１２８」〜「１３３」の値、すなわち２進表記で「１０００ ００００」〜「１０００ ０１０１」の値を有する垂直同期パルスＶｓｙｎｃの同期予告信号の場合であるから（図４参照）、デジタルコンパレータ８９は垂直同期パルスＶｓｙｎｃの同期予告信号を検出する予告信号検出手段として機能する。また、同期予告信号が「１２８」〜「１３３」の値の場合、デジタルコンパレータ８２は同期予告信号の信号値、すなわち同期予告信号の最上位ビットを除く下位７ビットで表される値「００００ ００００」〜「００００ ０１０１」を検出することとなる。従って、同期予告信号が「１２８」〜「１３３」の場合であっても、デジタルコンパレータ８２は「０」〜「５」の同期予告信号の信号値を検出し、上述のように予測同期予告信号と同期予告信号の信号値とが２回以上一致した場合に、ゲート８８は水平同期信号Ｈｓｙｎｃ´を出力する。
【００６９】
ゲート９１は、セット／リセット回路９０の出力とゲート８８の出力が入力され、双方の入力がＬｏｗの時に垂直同期信号Ｖｓｙｎｃ´を出力する。すなわち、重畳映像信号Ｄａｔａに重畳されている同期予告信号が「１２８」〜「１３３」の範囲にある場合であって、予測同期予告信号と同期予告信号の信号値とが２回以上一致した場合には、水平同期信号Ｈｓｙｎｃ´と共に垂直同期信号Ｖｓｙｎｃ´が出力される。
【００７０】
以上のように、スコープ先端部２０Ｅより送信される重畳符号化信号Ｄ１０は、伝送路２０Ｔを介してプロセッサ７０で受信され、プロセッサ７０において重畳映像信号Ｄａｔａが得られると共に、水平同期信号Ｈｓｙｎｃ´および垂直同期信号Ｖｓｙｎｃ´が生成される。そして、水平同期信号Ｈｓｙｎｃ´および垂直同期信号Ｖｓｙｎｃ´は、重畳符号化信号Ｄ１０に重畳されている同期予告信号と垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋに基づいて生成されるので、重畳符号化信号Ｄ１０に重畳されている同期信号が、伝送路２０Ｔ上のノイズ等の影響によりデータ化けしてしまった場合であっても、重畳符号化信号Ｄ１０に重畳されている同期予告信号から同期信号を生成することができ、受信側で正常な画像を得ることが可能となる。
【００７１】
また、本実施形態においては、スコープ先端部２０Ｅからプロセッサ７０に対して、８Ｂ／１０Ｂ符号化した上でシリアルの重畳符号化信号Ｄ１０を送信するとして説明したが、これに限定されるものではなく、同期予告信号が重畳されたパラレルの重畳映像信号Ｄａｔａのみが送受信されても良い。上述のように同期予告信号のみから水平同期信号Ｈｓｙｎｃ´と共に垂直同期信号Ｖｓｙｎｃ´を生成可能だからである。なお、この場合には、伝送路２０Ｔが複数の信号線を有する必要があるが、８Ｂ／１０Ｂ符号器６０、１０Ｂ／８Ｂ復号器８０、パラレル／シリアル変換回路３４及びシリアル／パラレル変換回路７４が不要となる。
【００７２】
なお、上述の実施形態においては、電子内視鏡に設けられるデジタル化された映像信号を送受信する送信装置および受信装置として説明したが、電子内視鏡に限定されるものではなく、例えば、ＤＶＤプレーヤとテレビモニタのような一般的なデジタル映像信号の送信装置および受信装置にも適用することが可能である。
【００７３】
本実施形態の構成についても、限定されるものではない。例えば、８Ｂ／１０Ｂ変換回路４０及び１０Ｂ／８Ｂ変換回路８０は、マイコン等の他の回路でも実現可能である。
また、ＤＣフリー符号の一例として８Ｂ／１０Ｂ符号を用いて説明したが、３Ｂ／４Ｂ、５Ｂ／６Ｂ符号等、他のＤＣフリー符号も適用可能である。
【００７４】
さらに、本実施形態においては、８ビットのデジタル映像信号Ｉを同期信号に対して６画素に相当する時間だけ遅延させて同期予告信号を重畳する構成として説明したが、これに限定されるものではなく、さらに遅延時間を増やすことにより、より多くの同期予告信号を重畳することが可能である。同期予告信号を増やすことによって、受信側での同期検出の信頼性が向上する。
【図面の簡単な説明】
【００７５】
【図１】デジタル映像信号送信装置及び受信装置を有する電子内視鏡装置のブロック図である。
【図２】ＣＭＯＳ２８の画素及びクロックパルスＣＬＫと垂直同期信号Ｖｓ及び水平同期信号Ｈｓとの関係を説明するための概念図である。
【図３】８Ｂ／１０Ｂ変換回路４０の内部構成を示すブロック図である。
【図４】図３の各ブロックの機能を説明するためのタイミングチャートである。
【図５】８Ｂ／１０Ｂ変換回路４０で用いられる変換テーブルの一例である。
【図６】１０Ｂ／８Ｂ変換回路８０の内部構成を示すブロック図である。
【符号の説明】
【００７６】
１０ 電子内視鏡装置
２０ スコープ
２０Ｅ スコープ先端部
２０Ｔ 伝送路
２２ 拡散レンズ
２６ 対物レンズ
２８ ＣＭＯＳ（撮像素子）
３０ Ａ／Ｄコンバータ
３２ タイミングジェネレータ
３４ パラレル／シリアル変換回路
４０ ８Ｂ／１０Ｂ変換回路
６０ ８Ｂ／１０Ｂ符号器
７０ プロセッサ
７１ クロック回路
７２ 光源
７４ シリアル／パラレル変換回路
７３ メモリ
７５ 画像処理回路
７６ 制御回路
７７ 出力回路
ＣＬＫ クロックパルス
Ｖｓ、Ｖｓ´ 垂直同期信号
Ｈｓ、Ｖｓ´ 水平同期信号
Ｉ、Ｉ´ デジタル映像信号
Ｈｓｙｎｃ 水平同期パルス
Ｂｌａｎｋ ブランキングパルス
Ｖｓｙｎｃ 垂直同期パルス
Ｃ１ 水平同期パルスＨｓｙｎｃのタイミングを予告する同期予告信号
Ｃ３ 垂直同期パルスＶｓｙｎｃのタイミングを予告する同期予告信号
Ｄａｔａ 重畳映像信号
Ｄ１０ 重畳符号化信号
【技術分野】
【０００１】
本発明は、例えば電子内視鏡装置に設けられて、デジタル化された映像信号を送受信する送信装置、受信装置およびシステムに関する。
【背景技術】
【０００２】
一般に、電子内視鏡装置は、撮像素子等を含むスコープと、撮像素子を駆動するための制御信号を生成し、撮像素子により生成された映像信号を処理するプロセッサとを有する。そして、近年、スコープ側の撮像素子によって生成された映像信号をデジタル化してパラレル又はシリアルデータとして信号線等の伝送路を介してプロセッサ側の信号処理回路に送信する電子内視鏡装置が提案されている（例えば特許文献１）。
【０００３】
デジタル映像信号を伝送する場合には、画像の同期をとるためにデジタル映像信号の水平ブランキング期間内および垂直ブランキング期間内に水平同期信号および垂直同期信号を表すデータがデジタル映像信号に重畳されて伝送される（例えば特許文献２）。
【特許文献１】特開２００５−１８５３０５号公報
【特許文献２】特開２００４−３０５３７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
デジタル映像信号を伝送する場合には、特許文献２のように、デジタル映像信号に重畳して同期信号（水平同期信号および垂直同期信号）を表すデータを伝送することにより、送信側と受信側とで画像の同期をとることが可能となる。しかしながら、同期信号を表すデータ自身が外部からのノイズ等の影響によりデータ化けした場合には、画像の同期がとれなくなり、受信側で正常な画像を得ることができなくなる。
【０００５】
そこで本発明は、デジタル映像信号の同期信号にデータ化けが発生した場合であっても受信側で正常な画像を得ることを可能ならしめることを目的とする。
【課題を解決するための手段】
【０００６】
本願の第１の発明のデジタル映像信号送信装置は、有効画素領域の画素データで構成される有効画素信号とブランキング領域の画素データで構成されるブランキング信号とからなるデジタル映像信号を供給するデジタル映像信号供給手段と、デジタル映像信号に同期した同期信号を出力する同期信号出力手段と、デジタル映像信号と同期信号とに基づいてブランキング信号に同期信号のタイミングを予告する複数の同期予告信号を重畳して重畳映像信号を生成する信号生成手段とを備えることを特徴とする。このような構成により、データ化けが発生した場合であっても同期信号を確実に検出可能なデジタル映像信号を送信することが可能となる。
【０００７】
また、同期予告信号のそれぞれは有効画素領域より２画素以上先行する先頭画素からブランキング領域の最終画素までの各画素に対応し、同期予告信号のそれぞれが各画素と最終画素との位置関係を表す画素データであることが好ましい。さらに、同期予告信号は先頭画素から最終画素まで順に減少する画素データであることが好ましい。また、同期信号を構成する画素データは複数ビットよりなるバイナリデータであり、最終画素に対応する同期予告信号は少なくとも最下位ビットが０であるバイナリデータであることが好ましい。このような構成により、単純な構成で同期信号の検出が可能なデジタル映像信号を送信することが可能となる。
【０００８】
また、デジタル映像信号を同期信号に対して所定の画素に応じた時間分遅延させる遅延手段をさらに有し、信号生成手段が、所定の画素に同期予告信号を重畳することが好ましい。このような構成により、簡単な構成で信頼性の高い同期信号の検出が可能なデジタル映像信号を送信することが可能となる。
【０００９】
また、同期信号は水平同期信号と垂直同期信号であり、水平同期信号に対応する同期予告信号と垂直同期信号に対応する同期予告信号とが異なる信号であることが好ましい。このような構成により、水平同期信号と垂直同期信号を分離して検出することが可能となる。
【００１０】
また、重畳映像信号をＤＣフリー符号に符号化して重畳符号化信号を生成する符号化手段と、重畳符号化信号をシリアルデータに変換して出力する出力手段とをさらに備えることが好ましい。このような構成により、ノイズの発生を抑制でき、信号線の本数を削減できる。
【００１１】
また、信号生成手段が、さらに同期信号に基づいて同期パルスを生成し、ブランキング信号の期間内にブランクパルスを生成し、符号化手段が、さらに同期パルスとブランクパルスをＤＣフリー符号に符号化して重畳符号化信号に重畳することが好ましい。例えば、ＤＣフリー符号が８Ｂ／１０Ｂ符号であることが好ましい。このような構成により、同期信号の検出が容易になる。
【００１２】
本願の第２の発明のデジタル映像信号受信装置は、デジタル映像信号送信装置の重畳映像信号を受信するデジタル映像信号受信装置であって、重畳映像信号から同期予告信号を検出する予告信号検出手段と、予告信号検出手段によって最初に検出した同期予告信号から後続する同期予告信号を予測して予測同期予告信号を生成する予測同期予告信号生成手段と、予測同期予告信号に基づいて同期信号を生成する同期信号生成手段と、予測同期予告信号と同期予告信号とを比較して一致回数をカウントする一致回数計数手段とを備え、一致回数が２以上の場合に同期信号生成手段に基づいて同期信号を出力することを特徴とする。このような構成により、データ化けが発生した場合であっても受信したデジタル映像信号から同期信号を確実に検出することが可能となる。
【００１３】
また、重畳映像信号がＤＣフリー符号に符号化されて重畳符号化信号が生成され、重畳符号化信号がさらにシリアルデータに変換されて送信されてくる場合には、シリアルデータをパラレルデータに変換して重畳符号化信号を受信する受信手段と、受信手段で受信した重畳符号化信号を復号化して重畳映像信号を出力する復号化手段とを備えることが好ましい。このような構成により、ノイズの発生を抑制でき、信号線の本数を削減できる。
【００１４】
本願の第３の発明のデジタル映像伝送システムは、有効画素領域の画素データで構成される有効画素信号とブランキング領域の画素データで構成されるブランキング信号とからなるデジタル映像信号を供給するデジタル映像信号供給手段と、デジタル映像信号に同期した同期信号を出力する同期信号出力手段と、デジタル映像信号と同期信号とに基づいてブランキング信号に同期信号のタイミングを予告する複数の同期予告信号を重畳して重畳映像信号を生成する信号生成手段とを備えるデジタル映像信号送信装置と、さらに重畳映像信号から同期予告信号を検出する予告信号検出手段と、予告信号検出手段によって最初に検出した同期予告信号から後続する同期予告信号を予測して予測同期予告信号を生成する予測同期予告信号生成手段と、予測同期予告信号に基づいて同期信号を生成する同期信号生成手段と、予測同期予告信号と同期予告信号とを比較して一致回数をカウントする一致回数計数手段とを備え、一致回数が２以上の場合に同期信号生成手段に基づいて同期信号を出力することを特徴とするデジタル映像信号受信装置とを備えたことを特徴とする。このような構成により、同期信号を確実に検出可能なデジタル映像信号を送信し、データ化けが発生した場合であっても受信したデジタル映像信号から同期信号を確実に検出することが可能となる。
【００１５】
また、デジタル映像信号送信装置が、さらに重畳映像信号をＤＣフリー符号に符号化して重畳符号化信号を生成する符号化手段と、重畳符号化信号をシリアルデータに変換して出力する出力手段とを備え、デジタル映像受信装置が、さらにシリアルデータをパラレルデータに変換して重畳符号化信号を受信する受信手段と、受信手段で受信した重畳符号化信号を復号化して重畳映像信号を出力する復号化手段とを備えることが好ましい。このような構成により、ノイズの発生を抑制でき、信号線の本数を削減できる。
【００１６】
本願の第４の発明のデジタル映像信号の送信方法は、有効画素領域の画素データで構成される有効画素信号とブランキング領域の画素データで構成されるブランキング信号とからなるデジタル映像信号を出力するデジタル映像信号出力ステップと、デジタル映像信号に同期した同期信号を出力する同期信号出力ステップと、デジタル映像信号と同期信号に基づいてブランキング信号に同期信号のタイミングを予告する複数の同期予告信号を重畳して重畳映像信号を生成する信号生成ステップとを備えることを特徴とする。このような方法により、データ化けが発生した場合であっても同期信号を確実に検出可能なデジタル映像信号を送信することが可能となる。
【発明の効果】
【００１７】
以上のように本発明によれば、デジタル映像信号の同期信号にデータ化けが発生した場合であっても、受信側で正常な画像を得ることが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を、図面を参照して説明する。図１は、デジタル映像信号送信装置及び受信装置を有する電子内視鏡装置のブロック図である。
【００１９】
電子内視鏡装置１０は、スコープ２０とプロセッサ７０とを有する。スコープ２０は、被験者の体内に挿入される挿入部とユニバーサルコード部２０Ｔを有し、挿入部の先端部であるスコープ先端部２０Ｅとプロセッサ７０は、ユニバーサルコード部２０Ｔを介して電気的及び光学的に接続される。
【００２０】
プロセッサ７０には、シリアル／パラレル変換回路７４、１０Ｂ／８Ｂ変換回路８０、クロック回路７１、制御回路７６、画像処理回路７５、メモリ７３、出力回路７７、光源７２が設けられている。
【００２１】
スコープ先端部２０Ｅには、対物レンズ２６、ＣＭＯＳ（撮像素子）２８、Ａ／Ｄコンバータ３０、タイミングジェネレータ３２、８Ｂ／１０Ｂ変換回路４０、パラレル／シリアル変換回路３４、拡散レンズ２２が設けられている。
【００２２】
光源７２は照明光Ｌを出射し、照明光Ｌはスコープ２０に設けられたガイドファイバ２４を介してスコープ先端部２０Ｅに伝達され、拡散レンズ２２によって拡散照射される。被観察体（不図示）は、スコープ先端部２０Ｅから出射された照明光Ｌにより照明され、被観察体で反射した照明光Ｌは、スコープ先端部２０Ｅに入射する。そして、スコープ先端部２０Ｅに入射した照明光Ｌの反射光は、対物レンズ２６によってＣＭＯＳ２８上に結像される。
【００２３】
ＣＭＯＳ２８は、後述するタイミングジェネレータ３２から入力される垂直同期信号ＶｓとクロックパルスＣＬＫに基づいて映像信号を生成し、Ａ／Ｄコンバータ３０にアナログ映像信号を出力する。ここで、垂直同期信号ＶｓはＣＭＯＳ２８の撮像開始のタイミングを表す信号であり、クロックパルスＣＬＫはＣＭＯＳ２８の１画素に対応する信号である。すなわち、ＣＭＯＳ２８に垂直同期信号２８が入力され、クロックパルスＣＬＫが入力されると、ＣＭＯＳ２８上に構成される１画面分の画素から各画素データがクロックパルスＣＬＫに応じて順に出力される。
【００２４】
Ａ／Ｄコンバータ３０は、アナログ映像信号をタイミングジェネレータ３２から入力されるクロックパルスＣＬＫに基づいて８ビットのパラレルデータであるデジタル映像信号Ｉに変換し、８Ｂ／１０Ｂ変換回路４０に出力する。すなわち、ＣＭＯＳ２８とＡ／Ｄコンバータ３０によって、デジタル映像信号供給手段が構成される。
【００２５】
８Ｂ／１０Ｂ変換回路４０は、後述するように、タイミングジェネレータ３２から入力される垂直同期信号Ｖｓ、水平同期信号Ｈｓ及びクロック回路７１から入力されるクロックパルスＣＬＫに基づいてデジタル映像信号Ｉに同期予告信号及び同期信号に関する情報を重畳し、１０ビットのパラレルデータであるデジタル映像信号に符号化した上で（重畳符号化信号Ｄ１０）、パラレル／シリアル変換回路３４に出力する。ここで、水平同期信号Ｈｓは、ＣＭＯＳ２８の水平方向１ラインの走査開始のタイミングを表す同期信号である。
【００２６】
パラレル／シリアル変換回路３４は、クロック回路７１から入力されるクロックパルスＣＬＫに基づいて重畳符号化信号Ｄ１０をシリアルデータに変換し、伝送路２０Ｔを介してプロセッサ７０のパラレル／シリアル変換回路７４に出力する。すなわち、本実施形態においては、スコープ先端部２０Ｅがデジタル映像信号送信装置として機能する。なお、パラレル／シリアル変換回路３４にはクロックパルスＣＬＫの周波数を１０倍に逓倍する周波数逓倍回路が含まれており、この周波数逓倍回路によって１０ビット分のシリアルデータがクロックパルスＣＬＫの１周期分に相当するように変換される。従って、シリアルデータに変換されても送信される１０ビットの重畳符号化信号の単位時間当たりの信号量は変化しない。
【００２７】
タイミングジェネレータ３２（同期信号出力手段）は、制御回路７６からの制御信号とクロック回路７１からのクロックパルスＣＬＫとから垂直同期信号Ｖｓ及び水平同期信号Ｈｓを生成する。そして、垂直同期信号ＶｓをＣＭＯＳ２８と８Ｂ／１０Ｂ変換回路４０に出力し、水平同期信号Ｈｓを８Ｂ／１０Ｂ変換回路４０に出力し、クロックパルスＣＬＫをＣＭＯＳ２８及びＡ／Ｄコンバータ３０に出力する。
【００２８】
シリアル／パラレル変換回路７４は、伝送路２０Ｔを介して入力される１０ビットのシリアルデータをクロック回路７１から入力されるクロックパルスＣＬＫに基づいて１０ビットのパラレルデータに変換して、重畳符号化信号Ｄ１０を１０Ｂ／８Ｂ変換回路８０に出力する。
【００２９】
１０Ｂ／８Ｂ変換回路８０は、後述するように、クロック回路７１から入力されるクロックパルスＣＬＫに基づいて重畳符号化信号Ｄ１０を復号し、デジタル映像信号Ｉに同期予告信号が重畳された重畳映像信号Ｄａｔａ、垂直同期信号Ｖｓｙｎｃ´及び水平同期信号Ｈｓｙｎｃ´を生成し、画像処理回路７５に出力する。
【００３０】
画像処理回路７５は、制御回路７６からの指示と１０Ｂ／８Ｂ変換回路８０から入力される垂直同期信号Ｖｓｙｎｃ´及び水平同期信号Ｈｓｙｎｃ´に基づいて、重畳映像信号Ｄａｔａに重畳されている同期予告信号を削除してデジタル映像信号Ｉを抽出し、デジタル映像信号Ｉをメモリ７３に格納する。メモリ７３に格納されたデジタル映像信号Ｉは、画像処理回路７５によって、さらにホワイトバランスやγ補正等の処理が施され、出力回路７７に出力される。
【００３１】
出力回路７７は、入力されるデジタル映像信号Ｉをアナログ信号に変換し、一般的なビデオ信号に変換した上でプロセッサ７０に接続されるモニタ（不図示）に出力する。
【００３２】
以上のように、本実施形態においては、プロセッサ７０はデジタル映像信号送信装置として機能する。
【００３３】
図２は、本実施形態におけるＣＭＯＳ２８の画素及びクロックパルスＣＬＫと垂直同期信号Ｖｓ及び水平同期信号Ｈｓとの関係を説明するための概念図である。図２の点線で囲まれる部分がＣＭＯＳ２８の有効画素領域の画素データを示し、実線で示す長方形の部分がＣＭＯＳ２８の１画面分の画素データを示している。
【００３４】
ＣＭＯＳ２８上の結像面は２次元に配置された複数の画素で構成される。具体的には、水平方向の１ライン（１走査線）については、結像面の左端から右側に配置される６４０画素の水平有効画素領域の画素、２０画素のオプティカルブラックの画素より構成され、垂直方向については、結像面の上端から下側に４８０画素の垂直有効画素領域の画素より構成される。水平有効画素領域であり、且つ垂直有効画素領域である部分の画素（図２の点線で囲まれる部分）が被観察体を撮像するために有効な画素であり、オプティカルブラックの画素（図２の斜線部）は遮光されて基準の黒信号を生成するための画素として用いられる。
【００３５】
ＣＭＯＳ２８は、垂直同期信号Ｖｓの立ち上がりエッジ（ＬｏｗからＨｉｇｈの遷移）を検出すると、入力されるクロックパルスＣＬＫに応じて結像面左上の画素から右方向に隣接する画素データ（輝度値）を順に出力する。そして、水平有効画素領域の画素データ（映像データ）及びオプティカルブラックの画素データを出力後、水平ブランキング期間として１５０画素に相当するクロックパルスＣＬＫをカウントし、第１ラインの画素データの出力が終了する。すなわち、８１０パルス分のクロックパルスＣＬＫの入力により１ライン分の画素データの出力が終了する。そして、８１１パルス目のクロックパルスＣＬＫによって第２ラインの画素データの出力が開始され、以降第１ラインと同様に第２ラインの画素データが出力される。さらに、第３ラインから第４８０ラインについても第１及び第２ラインと同様に各画素データが順に出力される。
【００３６】
第４８１ラインから第１０００ラインは垂直ブランキング期間であり、当該期間の経過により１画面分の画素データの出力が終了する。すなわち、１画面分の画素データは、１０００ライン分の画素データにより構成される。
【００３７】
水平同期信号Ｈｓは、タイミングジェネレータ３２によって生成される信号であって、ＣＭＯＳ２８の水平有効画素領域とオプティカルブラック及び水平ブランキング領域を識別し、各ラインの開始を表す信号である。具体的には、水平同期信号Ｈｓは、ＣＭＯＳ２８の各ラインにおいて水平有効画素領域の画素のデータを出力している時にはＨｉｇｈであり、６４０画素の出力が終了した時にＨｉｇｈからＬｏｗに切り替わる。そして、水平同期信号Ｈｓは、水平ブランキング領域の画素のデータを出力している間はＬｏｗであり、次のラインの画素の出力を開始するタイミングでＬｏｗからＨｉｇｈに切り替わる。
【００３８】
垂直同期信号Ｖｓは、タイミングジェネレータ３２によって生成される信号であって、ＣＭＯＳ２８垂直有効画素領域と垂直ブランキング領域を識別し、１画面の開始を表す信号である。具体的には、垂直同期信号Ｖｓは、１画面において垂直有効画素領域の画素のデータを出力している時にはＨｉｇｈであり、４８０画素の出力が終了した時にＨｉｇｈからＬｏｗに切り替わる。そして、垂直同期信号Ｖｓは、垂直ブランキング領域の画素のデータを出力している間はＬｏｗであり、次の画面の画素の出力を開始するタイミングでＬｏｗからＨｉｇｈに切り替わる。
【００３９】
図３は、本実施形態における８Ｂ／１０Ｂ変換回路４０の内部構成を示すブロック図であり、図４は、図３の各ブロックの機能を説明するためのタイミングチャートである。図４の各信号のうちパラレルの信号は六角形の連続で示し、各パラレルデータは六角形で囲まれる領域にそれぞれ示している。なお、図３と図４において、対応する信号には同一の符号を付している。
【００４０】
８Ｂ／１０Ｂ変換回路４０には、第１遅延回路４１、第２遅延回路４２、第３遅延回路４３、第１カウンタ４４、第２カウンタ４８、第３カウンタ５０、ゼロ検出回路４６、ゲート回路５１、セレクタ回路５５、８Ｂ／１０Ｂ符号器６０が設けられている。
【００４１】
Ａ／Ｄコンバータ３０から入力されるデジタル映像信号Ｉは、第１遅延回路４１を介して所定の画素数に応じた時間分遅延され、遅延されたデジタル映像信号Ｉ´がセレクタ回路５５のＳ１端子に入力される。本実施形態では、デジタル映像信号Ｉは、Ａ／Ｄコンバータ３０の遅延によって３画素に相当する遅延（遅延Ａ）が発生しており、さらに第１遅延回路４１によって３画素に相当する遅延（遅延Ｂ）があるものとして説明する。すなわち、遅延されたデジタル映像信号Ｉ´は、垂直同期信号Ｖｓと水平同期信号Ｈｓから６画素に相当する時間だけ遅延している。
【００４２】
タイミングジェネレータ３２から入力される垂直同期信号Ｖｓは、第３カウンタ５０と第２遅延回路４２に入力される。第３カウンタは所定の値からダウンカウントするカウンタであり、本実施形態では垂直同期信号Ｖｓの立ち上がりを検出するとクロックパルスＣＬＫに応じて「１３３」から「１２８」まで順にダウンカウントする。そして、第３カウンタ５０のカウント値Ｃ３はセレクタ回路５５のＳ２端子に出力される。また、カウント値Ｃ３が「１２８」になった場合には、第３カウンタ５０は垂直同期パルスＶｓｙｎｃを８Ｂ／１０Ｂ符号器６０に出力すると共にダウンカウントを停止する。すなわち、カウント値Ｃ３は垂直同期パルスＶｓｙｎｃのタイミングを予告するように機能する同期予告信号である。
【００４３】
第２遅延回路４２は、垂直同期信号Ｖｓを所定の画素数に応じた時間だけ遅延させ、遅延された垂直同期信号Ｖｓ´がゲート回路５１に入力される。本実施形態では、第２遅延回路４２によって６画素に相当する遅延があるものとして説明する。すなわち、遅延された垂直同期信号Ｖｓ´の立ち上がりエッジは、遅延されたデジタル映像信号Ｉ´の出力開始タイミングと一致する。
【００４４】
タイミングジェネレータ３２から入力される水平同期信号Ｈｓは、第１カウンタ４４と第３遅延回路４３に入力される。第１カウンタは所定の値からダウンカウントするカウンタであり、本実施形態では水平同期信号Ｈｓの立ち上がりを検出するとクロックパルスＣＬＫに応じて「５」から「０」まで順にダウンカウントする。そして、第１カウンタ４４のカウント値Ｃ１はセレクタ回路５５のＳ３端子とゼロ検出回路４６に出力される。また、カウント値Ｃ１が「０」になった場合には、第１カウンタ４４は水平同期パルスＨｓｙｎｃを８Ｂ／１０Ｂ符号器６０に出力すると共にダウンカウントを停止する。カウント値Ｃ１は水平同期パルスＨｓｙｎｃのタイミングを予告するように機能する同期予告信号である。
【００４５】
ゼロ検出回路４６は、カウント値Ｃ１が「０」か否かを判断する回路であり、ゼロ検出回路４６の出力は第２カウンタ４８に入力される。第２カウンタ４８は、所定の値からダウンカウントを繰り返すリングカウンタであり、後述する制御信号ＳＥＬ３によりカウントを開始し、カウント値Ｃ１が「０」の間所定の値からダウンカウントを繰り返す。本実施形態では、カウント値Ｃ１が「０」の間、第２カウンタ４８は「３」から「０」までのダウンカウントを繰り返し、さらにカウント値Ｃ１が「０」の時、ブランキングパルスＢｌａｎｋを８Ｂ／１０Ｂ符号器６０に出力する。また、カウント値Ｃ１が「０」でない場合、第２カウンタ４８はカウントを停止する。
【００４６】
第３遅延回路４３は、水平同期信号Ｈｓを所定の画素数に応じた時間だけ遅延させ、遅延された水平同期信号Ｈｓ´がゲート回路５１に入力される。本実施形態では、第３遅延回路４３によって６画素に相当する遅延があるものとして説明する。すなわち、遅延された水平同期信号Ｈｓ´の立ち上がりエッジは、遅延されたデジタル映像信号Ｉ´の出力の開始タイミングと一致する。
【００４７】
ゲート回路５１は、遅延された垂直同期信号Ｖｓ´と遅延された水平同期信号Ｈｓ´が入力されセレクタ回路５５に切換信号を出力する２入力３出力の論理回路である。具体的には、垂直同期信号Ｖｓ´と水平同期信号Ｈｓ´が共にＨｉｇｈの信号であるとき、Ｓ１端子の信号を選択するための制御信号ＳＥＬ１をセレクタ５５に出力し、垂直同期信号Ｖｓ´と水平同期信号Ｈｓ´が共にＬｏｗの信号であるとき、Ｓ２端子の信号を選択するための制御信号ＳＥＬ２をセレクタ５５に出力し、垂直同期信号Ｖｓ´がＨｉｇｈであり水平同期信号Ｈｓ´がＬｏｗのとき、Ｓ３端子の信号を選択するための制御信号ＳＥＬ３をセレクタ５５に出力する。
【００４８】
セレクタ回路５５は、ゲート回路５１から入力される制御信号に応じてＳ１端子、Ｓ２端子又はＳ３端子に入力される信号を切り替えて８Ｂ／１０Ｂ符号器６０に出力する。すなわち、垂直同期信号Ｖｓ´と水平同期信号Ｈｓ´が共にＨｉｇｈの信号であるときはデジタル映像信号Ｉ´を出力し、垂直同期信号Ｖｓ´と水平同期信号Ｈｓ´が共にＬｏｗの信号であるときはカウント値Ｃ３を出力し、垂直同期信号Ｖｓ´がＨｉｇｈであり水平同期信号Ｈｓ´がＬｏｗのときはカウント値Ｃ１を出力する。従って、セレクタ回路５５の出力は、デジタル映像信号Ｉ´に垂直同期パルスＶｓｙｎｃのタイミングを予告する同期予告信号（カウント値Ｃ３）と水平同期パルスＨｓｙｎｃのタイミングを予告する同期予告信号（カウント値Ｃ１）とが重畳された重畳映像信号Ｄａｔａとなる(図４)。
【００４９】
なお、本実施形態においては、上述のように垂直同期パルスＶｓｙｎｃの同期予告信号として「１３３」から「１２８」の値、すなわち２進表記すると「１０００ ０１０１」から「１０００ ００００」の値が割り当てられ、水平同期パルスＨｓｙｎｃの同期予告信号として「５」から「０」の値、すなわち２進表記すると「００００ ０１０１」から「００００ ００００」の値が割り当てられる。従って、重畳映像信号Ｄａｔａに重畳された同期予告信号は、最上位ビット(ＭＳＢ)の値によって垂直同期パルスＶｓｙｎｃの同期予告信号と水平同期パルスＨｓｙｎｃ用の同期予告信号とを識別可能である。換言すると、同期予告信号の最上位ビットは同期予告信号の識別符号であり、下位７ビットが同期予告信号の信号値として構成されている。
【００５０】
８Ｂ／１０Ｂ符号器６０は、入力される重畳映像信号Ｄａｔａ、垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋを８Ｂ／１０Ｂ符号に符号化し、重畳符号化信号Ｄ１０をパラレル／シリアル変換回路３４に出力する。
【００５１】
８Ｂ／１０Ｂ符号は、Ｈｉｇｈの信号とＬｏｗの信号の発生頻度がほぼ等しくなる所謂ＤＣフリー符号の一種であり、耐ノイズ性を向上させる目的から特にシリアルデータの通信技術において用いられている（例えば、特表２００５−５１３８２３）。また、８Ｂ／１０Ｂ符号を伝送する場合に、送信機と受信機間との同期をとるために８Ｂ／１０Ｂ符号の特殊文字コード（コンマ符号）が用いられている（例えば、特開平５−２８４１５１）。
【００５２】
図５は、本実施形態における８Ｂ／１０Ｂ変換回路４０で用いられる変換テーブルの一例であり、図５（Ａ）は重畳映像信号Ｄａｔａを１０ビットのデータに変換するためのデータテーブルの例、図５（Ｂ）は垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋ等を１０ビットのデータに変換するための特殊符号テーブルの例である。
【００５３】
データテーブルの「Ｎａｍｅ」はデータ名を示し、「８ビットデータ」は入力される重畳映像信号Ｄａｔａを示し、「ＲＤ−」は１０ビットに変換後の第１データを示し、「ＲＤ＋」は１０ビットに変換後の第２データを示している。「８ビットデータ」には「００ｈ」（１６進表記）から「ＦＦｈ」までの２５５種類のデータが示されており、各８ビットのデータに対応する第１データ及び第２データが割り振られている。ここで、第１データは１０ビットのデータを構成する「１」と「０」の個数の差が等しいか、又は「１」が「０」よりも１つ多い関係にある重複しない一意のデータである。また、第２データは１０ビットのデータを構成する「１」と「０」の個数の差が等しいか、又は「１」が「０」よりも１つ少ない関係にある重複しない一意のデータである。そして、第１データと第２データは、全体として「１」の個数と「０」の個数がほぼ等しいＤＣフリー符号となるように選択されて、どちらか一方が出力される。
【００５４】
特殊符号テーブルの「Ｎａｍｅ」は特殊符号名を示し、「ＲＤ−」は１０ビットに変換後の第１データを示し、「ＲＤ＋」は１０ビットに変換後の第２データを示している。そして、各特殊符号に対応する第１データ及び第２データが割り振られている。なお、データテーブルと同様、第１データは１０ビットのデータを構成する「１」と「０」の個数の差が等しいか、又は「１」が「０」よりも１つ多い関係にある重複しない一意のデータであり、第２データは１０ビットのデータを構成する「１」と「０」の個数の差が等しいか、又は「１」が「０」よりも１つ少ない関係にある重複しない一意のデータである。そして、第１データと第２データは、全体として「１」の個数と「０」の個数がほぼ等しいＤＣフリー符号となるように選択されて、どちらか一方が出力される。なお、本実施形態においては、垂直同期パルスＶｓｙｎｃに対して特殊符号Ｋ２８．７が割り当てられ、水平同期パルスＨｓｙｎｃに対しては特殊符号Ｋ２８．５が割り当てられ、ブランキングパルスＢｌａｎｋに対しては特殊符号Ｋ２８．１が割り当てられている。なお、特殊符号の割り当ては一例であり、各パルスに対して他の特殊符号を割り当てても良い。
【００５５】
８Ｂ／１０Ｂ符号器６０は、入力される重畳映像信号Ｄａｔａをデータテーブルにしたがって符号化し、垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋが入力された場合には特殊符号テーブルにしたがって符号化する。具体的には、入力される重畳映像信号Ｄａｔａの値をデータテーブルの「８ビットデータ」の中から検索し対応する第１データ又は第２データを求め、どちらか一方を出力する。また、垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ又はブランキングパルスＢｌａｎｋが入力された場合には、特殊符号テーブルのＫ２８．７、Ｋ２８．５又はＫ２８．１に対応する第１データ又は第２データを求め、重畳映像信号Ｄａｔａに優先させてどちらか一方を出力する。すなわち、符号化された一連のデータは、重畳映像信号Ｄａｔａの符号化データに垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋの符号化データが重畳された重畳符号化信号Ｄ１０（図４）となる。そして、８Ｂ／１０Ｂ符号器６０は、重畳符号化信号Ｄ１０をパラレル／シリアル変換回路３４に出力する。
【００５６】
図１を参照すると、パラレル／シリアル変換回路３４は、重畳符号化信号Ｄ１０をシリアルデータに変換し、伝送路２０Ｔを介してプロセッサ７０のシリアル／パラレル変換回路７４に出力する。そして、シリアル／パラレル変換回路７４は、伝送路２０Ｔを介して受信したシリアルデータをパラレルの重畳符号化信号Ｄ１０に変換し、１０Ｂ／８Ｂ変換回路８０に出力する。
【００５７】
図６は、本実施形態における１０Ｂ／８Ｂ変換回路８０の内部構成を示すブロック図である。
【００５８】
１０Ｂ／８Ｂ変換回路８０には、１０Ｂ／８Ｂ復号器８１、デジタルコンパレータ８２、パルスカウンタ８３、ゲート８４、ゲート８５、デジタルコンパレータ８６、カウンタ８７、ゲート８８、デジタルコンパレータ８９、セット／リセット回路９０、ゲート９１が設けられている。
【００５９】
１０Ｂ／８Ｂ復号器８１は、入力される１０ビットの８Ｂ／１０Ｂ符号（重畳符号化信号Ｄ１０）を復号し、重畳映像信号Ｄａｔａ、垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋを出力する。具体的には、１０Ｂ／８Ｂ復号器８１は図５に示されるデータテーブル及び特殊符号テーブルを備えており、入力される第１データ又は第２データに応じて「８ビットデータ」又は「特殊符号」を求め、「８ビットデータ」である場合には該当する８ビットのデータを重畳映像信号Ｄａｔａとして出力し、「特殊符号」である場合には対応する垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ又はブランキングパルスＢｌａｎｋ等をそれぞれ出力する。
【００６０】
デジタルコンパレータ８２には、１０Ｂ／８Ｂ復号器８１より出力される重畳映像信号ＤａｔａとブランキングパルスＢｌａｎｋが入力される。デジタルコンパレータ８２は、ブランキングパルスＢｌａｎｋが入力されると、重畳映像信号Ｄａｔａに重畳されている同期予告信号の信号値（図４参照）、すなわち同期予告信号の最上位ビットを除く下位７ビットで表される値が「１」〜「５」の範囲にあるか否かの判断を開始し、「１」〜「５」の範囲にある場合には、パルスカウンタ８３に信号を出力し、パルスカウンタ８３のカウント機能を有効にする。つまり、デジタルコンパレータ８２は重畳映像信号Ｄａｔａに重畳されている同期予告信号を検出する予告信号検出手段として機能する。
【００６１】
パルスカウンタ８３は、クロックパルスＣＬＫ（図１参照）の入力にしたがってダウンカウントするカウンタであり、デジタルコンパレータ８２からの信号を受信すると、その時の重畳映像信号Ｄａｔａに重畳されている同期予告信号の信号値（図４参照）、すなわち同期予告信号の最上位ビットを除く下位７ビットで表される値を読み込み、ダウンカウントを開始する。例えば、デジタルコンパレータ８２が同期予告信号の信号値「４」を検出した場合、パルスカウンタ８３のカウント値には「４」がセットされ、その後はクロックパルスＣＬＫの入力に応じて「３」、「２」、「１」、「０」とダウンカウントされる。また、パルスカウンタ８３は、カウント値をデジタルコンパレータ８６に出力すると共に、カウント値が「０」になった場合にゲート８８とセット／リセット回路９０に対してパルス信号（同期信号）を出力する。すなわち、パルスカウンタ８３は、デジタルコンパレータ８２によって最初に検出された同期予告信号から後続する同期予告信号を予測する（予測同期予告信号生成手段）と共に、同期信号を生成する同期信号生成手段として機能する。
【００６２】
ゲート８４は、垂直同期パルスＶｓｙｎｃと水平同期パルスＨｓｙｎｃを検出する回路であり、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された時にゲート８５に対してＬｏｗの信号を出力する。
【００６３】
ゲート８５は、所謂スイッチ回路で、ゲート８４からの信号に基づき出力の切換を行なう。具体的には、ゲート８４からの信号がＬｏｗの時（垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された時）、デジタルコンパレータ８６に対して８ビットのデータ「００００ ００００」（００ｈ）を出力し、ゲート８４からの信号がＨｉｇｈの時（垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力されていない時）、重畳映像信号Ｄａｔａに重畳されている同期予告信号の信号値（図４参照）、すなわち同期予告信号の最上位ビットを除く下位７ビットで表される値を出力する。つまり、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力されていない時、ゲート８５の出力は同期予告信号の信号値と等しい出力となり、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された時、ゲート８５の出力はパルスカウンタ８３のカウント値（００ｈ）と一致することとなる。
【００６４】
デジタルコンパレータ８６は、ゲート８５の出力（同期予告信号の信号値又は００ｈ）とパルスカウンタ８３のカウント値（予測同期予告信号）とを比較し、一致した場合にはパルス信号をカウンタ８７に出力する。カウンタ８７は初期値が２のダウンカウンタであり、デジタルコンパレータ８６から出力されるパルス信号の入力によりダウンカウントを行なう。そして、カウント値が「０」になった場合にカウンタ８７はゲート８８に対してＬｏｗを出力する。すなわち、デジタルコンパレータ８６は予測同期予告信号と重畳映像信号Ｄａｔａに重畳されている同期予告信号の信号値とを比較し、両者が一致する場合にカウンタ８７のカウント値をディクリメントすることとなり、カウンタ８７は両者が一致する回数をカウントする一致回数計数手段として機能する。なお、ゲート８５は、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された時、パルスカウンタ８３のカウント値（予測同期予告信号）と一致する「００ｈ」を出力するので、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された場合には、カウンタ８７によって１カウントが計数される。
【００６５】
ゲート８８は、カウンタ８７の出力とパルスカウンタ８３の出力が入力され、カウンタ８７の出力がＬｏｗの場合にパルスカウンタ８３の出力が出力される。すなわち、予測同期予告信号と同期予告信号の信号値とが２回以上一致した場合に、パルスカウンタ８３の出力が許可され、水平同期信号Ｈｓｙｎｃ´が出力される。
【００６６】
本実施形態においては、「０」から「５」までの信号値を有する６つの同期予告信号が重畳映像信号Ｄａｔａに重畳されている（図４参照）。従って、例えば、信号値「５」と「３」の同期予告信号以外、すなわち信号値「４」、「２」、「１」及び「０」の同期予告信号が伝送路２０Ｔ上のノイズ等の影響によりデータ化けしてしまった場合であっても、２つの同期予告信号（信号値「５」と「３」の同期予告信号）が正常に受信できれば、正常なタイミングで水平同期信号Ｈｓｙｎｃ´が出力されることとなる。さらに、本実施形態においては、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された場合にカウンタ８７によって１カウントが計数されるので、同期予告信号の信号値のうち１つ以上が予測同期予告信号と一致し、垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが入力された場合に水平同期信号Ｈｓｙｎｃ´が出力されることとなる。例えば、信号値「４」の同期予告信号以外、すなわち信号値「５」、「３」、「２」、「１」及び「０」の同期予告信号が伝送路２０Ｔ上のノイズ等の影響によりデータ化けしてしまった場合であっても、１つの同期予告信号（信号値「４」の同期予告信号）が正常に受信でき、さらに垂直同期パルスＶｓｙｎｃまたは水平同期パルスＨｓｙｎｃが正常に入力されれば、正常なタイミングで水平同期信号Ｈｓｙｎｃ´が出力されることとなる。なお、本実施形態においては、カウンタ８７の初期値を２として説明したが、これに限定されるものではなく、同期予告信号の数に応じて増やすことも可能である。カウンタ８７の初期値を増やすことによって、同期信号の検出の信頼性が向上する。
【００６７】
デジタルコンパレータ８９には、１０Ｂ／８Ｂ復号器８１より出力される重畳映像信号ＤａｔａとブランキングパルスＢｌａｎｋが入力される。デジタルコンパレータ８９は、ブランキングパルスＢｌａｎｋが入力されると重畳映像信号Ｄａｔａに重畳されている同期予告信号の識別符号、すなわち同期予告信号の最上位ビットが「１」であるか否かの判断を開始し、「１」である場合には、セット／リセット回路９０にＨｉｇｈ信号を出力し、セット／リセット回路９０をセットする。セット／リセット回路９０は、ＳＥＴ入力がＨｉｇｈの時に出力をセット（Ｌｏｗ）し、ＲＥＳＥＴ入力がＬｏｗの時に出力をリセット（Ｈｉｇｈ）する回路である。セット／リセット回路９０の出力は、ゲート９１に入力される。
【００６８】
ここで、本実施形態において同期予告信号の最上位ビットが「１」となる場合とは、「１２８」〜「１３３」の値、すなわち２進表記で「１０００ ００００」〜「１０００ ０１０１」の値を有する垂直同期パルスＶｓｙｎｃの同期予告信号の場合であるから（図４参照）、デジタルコンパレータ８９は垂直同期パルスＶｓｙｎｃの同期予告信号を検出する予告信号検出手段として機能する。また、同期予告信号が「１２８」〜「１３３」の値の場合、デジタルコンパレータ８２は同期予告信号の信号値、すなわち同期予告信号の最上位ビットを除く下位７ビットで表される値「００００ ００００」〜「００００ ０１０１」を検出することとなる。従って、同期予告信号が「１２８」〜「１３３」の場合であっても、デジタルコンパレータ８２は「０」〜「５」の同期予告信号の信号値を検出し、上述のように予測同期予告信号と同期予告信号の信号値とが２回以上一致した場合に、ゲート８８は水平同期信号Ｈｓｙｎｃ´を出力する。
【００６９】
ゲート９１は、セット／リセット回路９０の出力とゲート８８の出力が入力され、双方の入力がＬｏｗの時に垂直同期信号Ｖｓｙｎｃ´を出力する。すなわち、重畳映像信号Ｄａｔａに重畳されている同期予告信号が「１２８」〜「１３３」の範囲にある場合であって、予測同期予告信号と同期予告信号の信号値とが２回以上一致した場合には、水平同期信号Ｈｓｙｎｃ´と共に垂直同期信号Ｖｓｙｎｃ´が出力される。
【００７０】
以上のように、スコープ先端部２０Ｅより送信される重畳符号化信号Ｄ１０は、伝送路２０Ｔを介してプロセッサ７０で受信され、プロセッサ７０において重畳映像信号Ｄａｔａが得られると共に、水平同期信号Ｈｓｙｎｃ´および垂直同期信号Ｖｓｙｎｃ´が生成される。そして、水平同期信号Ｈｓｙｎｃ´および垂直同期信号Ｖｓｙｎｃ´は、重畳符号化信号Ｄ１０に重畳されている同期予告信号と垂直同期パルスＶｓｙｎｃ、水平同期パルスＨｓｙｎｃ及びブランキングパルスＢｌａｎｋに基づいて生成されるので、重畳符号化信号Ｄ１０に重畳されている同期信号が、伝送路２０Ｔ上のノイズ等の影響によりデータ化けしてしまった場合であっても、重畳符号化信号Ｄ１０に重畳されている同期予告信号から同期信号を生成することができ、受信側で正常な画像を得ることが可能となる。
【００７１】
また、本実施形態においては、スコープ先端部２０Ｅからプロセッサ７０に対して、８Ｂ／１０Ｂ符号化した上でシリアルの重畳符号化信号Ｄ１０を送信するとして説明したが、これに限定されるものではなく、同期予告信号が重畳されたパラレルの重畳映像信号Ｄａｔａのみが送受信されても良い。上述のように同期予告信号のみから水平同期信号Ｈｓｙｎｃ´と共に垂直同期信号Ｖｓｙｎｃ´を生成可能だからである。なお、この場合には、伝送路２０Ｔが複数の信号線を有する必要があるが、８Ｂ／１０Ｂ符号器６０、１０Ｂ／８Ｂ復号器８０、パラレル／シリアル変換回路３４及びシリアル／パラレル変換回路７４が不要となる。
【００７２】
なお、上述の実施形態においては、電子内視鏡に設けられるデジタル化された映像信号を送受信する送信装置および受信装置として説明したが、電子内視鏡に限定されるものではなく、例えば、ＤＶＤプレーヤとテレビモニタのような一般的なデジタル映像信号の送信装置および受信装置にも適用することが可能である。
【００７３】
本実施形態の構成についても、限定されるものではない。例えば、８Ｂ／１０Ｂ変換回路４０及び１０Ｂ／８Ｂ変換回路８０は、マイコン等の他の回路でも実現可能である。
また、ＤＣフリー符号の一例として８Ｂ／１０Ｂ符号を用いて説明したが、３Ｂ／４Ｂ、５Ｂ／６Ｂ符号等、他のＤＣフリー符号も適用可能である。
【００７４】
さらに、本実施形態においては、８ビットのデジタル映像信号Ｉを同期信号に対して６画素に相当する時間だけ遅延させて同期予告信号を重畳する構成として説明したが、これに限定されるものではなく、さらに遅延時間を増やすことにより、より多くの同期予告信号を重畳することが可能である。同期予告信号を増やすことによって、受信側での同期検出の信頼性が向上する。
【図面の簡単な説明】
【００７５】
【図１】デジタル映像信号送信装置及び受信装置を有する電子内視鏡装置のブロック図である。
【図２】ＣＭＯＳ２８の画素及びクロックパルスＣＬＫと垂直同期信号Ｖｓ及び水平同期信号Ｈｓとの関係を説明するための概念図である。
【図３】８Ｂ／１０Ｂ変換回路４０の内部構成を示すブロック図である。
【図４】図３の各ブロックの機能を説明するためのタイミングチャートである。
【図５】８Ｂ／１０Ｂ変換回路４０で用いられる変換テーブルの一例である。
【図６】１０Ｂ／８Ｂ変換回路８０の内部構成を示すブロック図である。
【符号の説明】
【００７６】
１０ 電子内視鏡装置
２０ スコープ
２０Ｅ スコープ先端部
２０Ｔ 伝送路
２２ 拡散レンズ
２６ 対物レンズ
２８ ＣＭＯＳ（撮像素子）
３０ Ａ／Ｄコンバータ
３２ タイミングジェネレータ
３４ パラレル／シリアル変換回路
４０ ８Ｂ／１０Ｂ変換回路
６０ ８Ｂ／１０Ｂ符号器
７０ プロセッサ
７１ クロック回路
７２ 光源
７４ シリアル／パラレル変換回路
７３ メモリ
７５ 画像処理回路
７６ 制御回路
７７ 出力回路
ＣＬＫ クロックパルス
Ｖｓ、Ｖｓ´ 垂直同期信号
Ｈｓ、Ｖｓ´ 水平同期信号
Ｉ、Ｉ´ デジタル映像信号
Ｈｓｙｎｃ 水平同期パルス
Ｂｌａｎｋ ブランキングパルス
Ｖｓｙｎｃ 垂直同期パルス
Ｃ１ 水平同期パルスＨｓｙｎｃのタイミングを予告する同期予告信号
Ｃ３ 垂直同期パルスＶｓｙｎｃのタイミングを予告する同期予告信号
Ｄａｔａ 重畳映像信号
Ｄ１０ 重畳符号化信号
【特許請求の範囲】
【請求項１】
有効画素領域の画素データで構成される有効画素信号とブランキング領域の画素データで構成されるブランキング信号とからなるデジタル映像信号を供給するデジタル映像信号供給手段と、
前記デジタル映像信号に同期した同期信号を出力する同期信号出力手段と、
前記デジタル映像信号と前記同期信号とに基づいて前記ブランキング信号に前記同期信号のタイミングを予告する複数の同期予告信号を重畳して重畳映像信号を生成する信号生成手段とを備えることを特徴とするデジタル映像信号送信装置。
【請求項２】
前記同期予告信号のそれぞれは前記有効画素領域より２画素以上先行する先頭画素から前記ブランキング領域の最終画素までの各画素に対応し、前記同期予告信号のそれぞれが前記各画素と前記最終画素との位置関係を表す画素データであることを特徴とする請求項１に記載のデジタル映像信号送信装置。
【請求項３】
前記同期予告信号は前記先頭画素から前記最終画素まで順に減少する画素データであることを特徴とする請求項２に記載のデジタル映像信号送信装置。
【請求項４】
前記同期信号を構成する画素データは複数ビットよりなるバイナリデータであり、前記最終画素に対応する同期予告信号は少なくとも最下位ビットが０であるバイナリデータであることを特徴とする請求項２に記載のデジタル映像信号送信装置。
【請求項５】
前記デジタル映像信号を前記同期信号に対して所定の画素に応じた時間遅延させる遅延手段をさらに有し、
前記信号生成手段が、前記所定の画素に前記同期予告信号を重畳することを特徴とする請求項１に記載のデジタル映像信号伝送装置。
【請求項６】
前記同期信号は水平同期信号と垂直同期信号であり、前記水平同期信号に対応する同期予告信号と前記垂直同期信号に対応する同期予告信号とが異なる信号であることを特徴とする請求項１に記載のデジタル映像信号送信装置。
【請求項７】
前記重畳映像信号をＤＣフリー符号に符号化して重畳符号化信号を生成する符号化手段と、
前記重畳符号化信号をシリアルデータに変換して出力する出力手段とをさらに備えることを特徴とする請求項１に記載のデジタル映像信号送信装置。
【請求項８】
前記信号生成手段が、さらに前記同期信号に基づいて同期パルスを生成し、前記ブランキング信号の期間内にブランクパルスを生成し、
前記符号化手段が、さらに前記同期パルスと前記ブランクパルスをＤＣフリー符号に符号化して前記重畳符号化信号に重畳することを特徴とする請求項７に記載のデジタル映像信号送信装置。
【請求項９】
前記ＤＣフリー符号が８Ｂ／１０Ｂ符号であることを特徴とする請求項７に記載のデジタル映像信号伝送装置。
【請求項１０】
請求項１に記載のデジタル映像信号送信装置の重畳映像信号を受信するデジタル映像信号受信装置であって、
前記重畳映像信号から前記同期予告信号を検出する予告信号検出手段と、
前記予告信号検出手段によって最初に検出した前記同期予告信号から後続する前記同期予告信号を予測して予測同期予告信号を生成する予測同期予告信号生成手段と、
前記予測同期予告信号に基づいて前記同期信号を生成する同期信号生成手段と、
前記予測同期予告信号と前記同期予告信号とを比較して一致回数をカウントする一致回数計数手段とを備え、
前記一致回数が２以上の場合に前記同期信号生成手段に基づいて前記同期信号を出力することを特徴とするデジタル映像信号受信装置。
【請求項１１】
請求項７に記載のデジタル映像信号送信装置の重畳符号化信号を受信する請求項１０に記載のデジタル映像信号受信装置であって、さらに、
前記シリアルデータをパラレルデータに変換して前記重畳符号化信号を受信する受信手段と、
前記受信手段で受信した前記重畳符号化信号を復号化して前記重畳映像信号を出力する復号化手段とを備えたことを特徴とするデジタル映像信号受信装置。
【請求項１２】
請求項１に記載のデジタル映像信号送信装置と請求項１０に記載のデジタル映像信号受信装置とを備えたことを特徴とするデジタル映像伝送システム。
【請求項１３】
請求項７に記載のデジタル映像信号送信装置と請求項１１に記載のデジタル映像信号受信装置とを備えたことを特徴とするデジタル映像伝送システム。
【請求項１４】
有効画素領域の画素データで構成される有効画素信号とブランキング領域の画素データで構成されるブランキング信号とからなるデジタル映像信号を出力するデジタル映像信号出力ステップと、
前記デジタル映像信号に同期した同期信号を出力する同期信号出力ステップと、
前記デジタル映像信号と前記同期信号とに基づいて前記ブランキング信号に前記同期信号のタイミングを予告する複数の同期予告信号を重畳して重畳映像信号を生成する信号生成ステップとを備えることを特徴とするデジタル映像信号の送信方法。
【請求項１】
有効画素領域の画素データで構成される有効画素信号とブランキング領域の画素データで構成されるブランキング信号とからなるデジタル映像信号を供給するデジタル映像信号供給手段と、
前記デジタル映像信号に同期した同期信号を出力する同期信号出力手段と、
前記デジタル映像信号と前記同期信号とに基づいて前記ブランキング信号に前記同期信号のタイミングを予告する複数の同期予告信号を重畳して重畳映像信号を生成する信号生成手段とを備えることを特徴とするデジタル映像信号送信装置。
【請求項２】
前記同期予告信号のそれぞれは前記有効画素領域より２画素以上先行する先頭画素から前記ブランキング領域の最終画素までの各画素に対応し、前記同期予告信号のそれぞれが前記各画素と前記最終画素との位置関係を表す画素データであることを特徴とする請求項１に記載のデジタル映像信号送信装置。
【請求項３】
前記同期予告信号は前記先頭画素から前記最終画素まで順に減少する画素データであることを特徴とする請求項２に記載のデジタル映像信号送信装置。
【請求項４】
前記同期信号を構成する画素データは複数ビットよりなるバイナリデータであり、前記最終画素に対応する同期予告信号は少なくとも最下位ビットが０であるバイナリデータであることを特徴とする請求項２に記載のデジタル映像信号送信装置。
【請求項５】
前記デジタル映像信号を前記同期信号に対して所定の画素に応じた時間遅延させる遅延手段をさらに有し、
前記信号生成手段が、前記所定の画素に前記同期予告信号を重畳することを特徴とする請求項１に記載のデジタル映像信号伝送装置。
【請求項６】
前記同期信号は水平同期信号と垂直同期信号であり、前記水平同期信号に対応する同期予告信号と前記垂直同期信号に対応する同期予告信号とが異なる信号であることを特徴とする請求項１に記載のデジタル映像信号送信装置。
【請求項７】
前記重畳映像信号をＤＣフリー符号に符号化して重畳符号化信号を生成する符号化手段と、
前記重畳符号化信号をシリアルデータに変換して出力する出力手段とをさらに備えることを特徴とする請求項１に記載のデジタル映像信号送信装置。
【請求項８】
前記信号生成手段が、さらに前記同期信号に基づいて同期パルスを生成し、前記ブランキング信号の期間内にブランクパルスを生成し、
前記符号化手段が、さらに前記同期パルスと前記ブランクパルスをＤＣフリー符号に符号化して前記重畳符号化信号に重畳することを特徴とする請求項７に記載のデジタル映像信号送信装置。
【請求項９】
前記ＤＣフリー符号が８Ｂ／１０Ｂ符号であることを特徴とする請求項７に記載のデジタル映像信号伝送装置。
【請求項１０】
請求項１に記載のデジタル映像信号送信装置の重畳映像信号を受信するデジタル映像信号受信装置であって、
前記重畳映像信号から前記同期予告信号を検出する予告信号検出手段と、
前記予告信号検出手段によって最初に検出した前記同期予告信号から後続する前記同期予告信号を予測して予測同期予告信号を生成する予測同期予告信号生成手段と、
前記予測同期予告信号に基づいて前記同期信号を生成する同期信号生成手段と、
前記予測同期予告信号と前記同期予告信号とを比較して一致回数をカウントする一致回数計数手段とを備え、
前記一致回数が２以上の場合に前記同期信号生成手段に基づいて前記同期信号を出力することを特徴とするデジタル映像信号受信装置。
【請求項１１】
請求項７に記載のデジタル映像信号送信装置の重畳符号化信号を受信する請求項１０に記載のデジタル映像信号受信装置であって、さらに、
前記シリアルデータをパラレルデータに変換して前記重畳符号化信号を受信する受信手段と、
前記受信手段で受信した前記重畳符号化信号を復号化して前記重畳映像信号を出力する復号化手段とを備えたことを特徴とするデジタル映像信号受信装置。
【請求項１２】
請求項１に記載のデジタル映像信号送信装置と請求項１０に記載のデジタル映像信号受信装置とを備えたことを特徴とするデジタル映像伝送システム。
【請求項１３】
請求項７に記載のデジタル映像信号送信装置と請求項１１に記載のデジタル映像信号受信装置とを備えたことを特徴とするデジタル映像伝送システム。
【請求項１４】
有効画素領域の画素データで構成される有効画素信号とブランキング領域の画素データで構成されるブランキング信号とからなるデジタル映像信号を出力するデジタル映像信号出力ステップと、
前記デジタル映像信号に同期した同期信号を出力する同期信号出力ステップと、
前記デジタル映像信号と前記同期信号とに基づいて前記ブランキング信号に前記同期信号のタイミングを予告する複数の同期予告信号を重畳して重畳映像信号を生成する信号生成ステップとを備えることを特徴とするデジタル映像信号の送信方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−２７２９０９（Ｐ２００９−２７２９０９Ａ）
【公開日】平成２１年１１月１９日（２００９．１１．１９）
【国際特許分類】
【出願番号】特願２００８−１２１８８７（Ｐ２００８−１２１８８７）
【出願日】平成２０年５月８日（２００８．５．８）
【出願人】（０００１１３２６３）ＨＯＹＡ株式会社 (3,820)
【Ｆターム（参考）】
【公開日】平成２１年１１月１９日（２００９．１１．１９）
【国際特許分類】
【出願日】平成２０年５月８日（２００８．５．８）
【出願人】（０００１１３２６３）ＨＯＹＡ株式会社 (3,820)
【Ｆターム（参考）】
[ Back to top ]