データ伝送装置、画像形成システム、及びプログラム
【課題】パラレルデータをシリアルデータに変換して複数の伝送線を介して伝送する場合に、伝送線に異常が発生してもデータ伝送を行うことができる。
【解決手段】パラレルデータを複数の伝送線１６を介して伝送するためのシリアルデータに変換するパラレル・シリアル変換器４０と、複数の伝送線１６を介して伝送されたシリアルデータをパラレルデータに変換するシリアル・パラレル変換器５２とを備えたデータ伝送装置１０において、伝送線１６に異常が発生した場合に、パラレル・シリアル変換器４０で用いられる変換規則を該異常が発生した伝送線１６以外の伝送線１６を介して伝送するためのシリアルデータに変換する変換規則に変更すると共に、シリアル・パラレル変換器５２で用いられる変換規則を該異常が発生した伝送線１６以外の伝送線１６を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に変更する。
【解決手段】パラレルデータを複数の伝送線１６を介して伝送するためのシリアルデータに変換するパラレル・シリアル変換器４０と、複数の伝送線１６を介して伝送されたシリアルデータをパラレルデータに変換するシリアル・パラレル変換器５２とを備えたデータ伝送装置１０において、伝送線１６に異常が発生した場合に、パラレル・シリアル変換器４０で用いられる変換規則を該異常が発生した伝送線１６以外の伝送線１６を介して伝送するためのシリアルデータに変換する変換規則に変更すると共に、シリアル・パラレル変換器５２で用いられる変換規則を該異常が発生した伝送線１６以外の伝送線１６を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に変更する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ伝送装置、画像形成システム、及びプログラムに関する。
【背景技術】
【０００２】
下記特許文献１には、第１チャンネルから第ｐチャンネル（ｐは２以上の自然数）のシリアル転送路を介してデータ転送を行うデータ転送制御装置で、シリアル転送路を介して転送するデータが入力されるノードと、入力されたデータを所定単位ずつ順番に第１チャンネルから第ｐのチャンネルに分割し、分割されたデータと分割転送通知とを、各チャンネル毎に出力する論理回路と、各チャンネル毎に出力されたデータと分割転送通知とをシリアル信号に変換する第１から第ｐのパラレル／シリアル変換回路と、第１から第ｐのパラレル／シリアル変換回路からそれぞれ入力されたシリアル信号を対応するチャンネルのシリアル転送路に出力する第１から第ｐの出力回路と、を有することを特徴とするデータ伝送制御装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２６０３６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、パラレルデータをシリアルデータに変換して複数の伝送線を介して伝送する場合に、伝送線に異常が発生してもデータ伝送を行うことができるデータ伝送装置、画像形成システム、及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１の発明のデータ伝送装置は、パラレルデータを複数の伝送線を介して伝送するためのシリアルデータに変換する変換規則に従って、パラレルデータをシリアルデータに変換する第１の変換手段と、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に従って、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する第２の変換手段と、前記伝送線に異常が発生した場合に、前記第１の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送するためのシリアルデータに変換する変換規則に変更されるように前記第１の変換手段を制御すると共に、前記第２の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に変更されるように前記第２の変換手段を制御する制御手段と、を備えている。
【０００６】
請求項２の発明は、請求項１に記載のデータ伝送装置において、前記第１の変換手段の変換動作に使用されるクロック信号を発生させる第１の信号発生手段と、前記第２の変換手段の変換動作に使用されるクロック信号を発生させる第２の信号発生手段と、を更に備え、前記制御手段は、前記伝送線に異常が発生した場合に、更に、前記第１の信号発生手段及び第２の信号発生手段で発生させるクロック信号の周波数が前記異常発生前の周波数より高くなるように前記第１の信号発生手段及び前記第２の信号発生手段を制御する。
【０００７】
請求項３の発明の画像形成システムは、請求項１または請求項２に記載のデータ伝送装置と、画像情報を示すパラレルデータであって、前記第１の変換手段でシリアルデータに変換されるパラレルデータを予め定められた画像処理を行うことにより生成する画像処理手段と、前記第２の変換手段で変換されたパラレルデータが示す画像情報を用いて画像を形成する画像形成手段と、を備えている。
【０００８】
請求項４の発明は、請求項３に記載の画像形成システムにおいて、前記画像形成手段は、複数色の色材を重ね合わせて画像を形成することが可能に構成され、前記制御手段は、更に、前記異常が発生した伝送線の数が予め定められた数を超えた場合には、前記複数色のうち予め定められた色の色材による単色画像を形成するための画像情報を示すパラレルデータが生成されるように前記画像処理手段を制御する。
【０００９】
請求項５の発明は、請求項３に記載の画像形成システムにおいて、前記制御手段は、更に、前記異常が発生した伝送線の数が予め定められた数を超えた場合には、前記異常発生前に生成されたパラレルデータが示す画像情報の階調数より少ない階調数の画像情報を示すパラレルデータが生成されるように前記画像処理手段を制御する。
【００１０】
請求項６の発明は、パラレルデータを複数の伝送線を介して伝送するためのシリアルデータに変換する変換規則に従って、パラレルデータをシリアルデータに変換する第１の変換手段と、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に従って、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する第２の変換手段と、を備えたシステムに搭載されたコンピュータを、前記伝送線に異常が発生した場合に、前記第１の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送するためのシリアルデータに変換する変換規則に変更されるように前記第１の変換手段を制御すると共に、前記第２の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に変更されるように前記第２の変換手段を制御する制御手段として機能させるためのプログラムである。
【発明の効果】
【００１１】
請求項１の発明によれば、パラレルデータをシリアルデータに変換して複数の伝送線を介して伝送する場合に、伝送線に異常が発生してもデータ伝送を行うことができる。
【００１２】
請求項２の発明によれば、データの伝送に使用する伝送線の数が減少しても、データ伝送レートの低下を抑制することができる。
【００１３】
請求項３の発明によれば、複数の伝送線を介して画像処理手段から画像形成手段に画像形成のための画像情報を伝送する場合に、伝送線に異常が発生しても画像情報を伝送して画像を形成することができる。
【００１４】
請求項４の発明によれば、データの伝送に使用する伝送線の数が減少しても、データ伝送レートの低下を抑制することができる。
【００１５】
請求項５の発明によれば、データの伝送に使用する伝送線の数が減少しても、データ伝送レートの低下を抑制することができる。
【００１６】
請求項６の発明によれば、パラレルデータをシリアルデータに変換して複数の伝送線を介して伝送する場合に、伝送線に異常が発生してもデータ伝送を行うことができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態に係るデータ伝送装置の構成例を示す図である。
【図２】６４ビット幅のパラレルデータをシリアルデータに変換して８本の伝送線１６でデータ伝送するためのパラレルシリアル（ＰＳ）変換規則及びシリアルパラレル（ＳＰ）変換規則の一例を示した図である。
【図３】受信装置のＣＰＵが実行するデータ伝送制御処理の流れの一例を示すフローチャートである。
【図４】送信装置のＣＰＵが実行するデータ伝送制御処理の流れの一例を示すフローチャートである。
【図５】No.7の伝送線に異常が発生した場合に、異常が発生したNo.7の伝送線は使用せず、それ以外の伝送線を使用してデータ伝送する場合のＰＳ変換規則およびＳＰ変換規則の一例を示した図である。
【図６】送信装置のＣＰＵが実行するデータ伝送制御処理の流れの変形例を示すフローチャートである。
【図７】第２の実施の形態に係る画像形成システムの構成例を示す図である。
【図８】画像形成部の構成例を示す図である。
【図９】画像形成装置のＣＰＵが実行するデータ伝送制御処理の流れの一例を示すフローチャートである。
【図１０】画像処理装置のＣＰＵが実行するデータ伝送制御処理の流れの一例を示すフローチャートである。
【図１１】画像形成装置のＣＰＵが実行するデータ伝送制御処理の流れの変形例を示すフローチャートである。
【図１２】画像処理装置のＣＰＵが実行するデータ伝送制御処理の流れの変形例を示すフローチャートである。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【００１９】
［第１の実施の形態］
【００２０】
図１は、本実施の形態に係るデータ伝送装置１０の構成例を示す図である。
【００２１】
データ伝送装置１０は、送信装置１２及び受信装置１４を備えており、送信装置１２及び受信装置１４は、ｎ本（ｎは２以上の整数）の伝送線１６１〜ｎ、及び制御信号線１８にを介して接続されている。なお、ここでは、伝送線１６が８本（No.1の伝送線１６１からNo.8の伝送線１６８までの８本）設けられたデータ伝送装置１０を例に挙げて説明するが、８本の伝送線１６１から伝送線１６８の各々を特に区別しないで説明する場合には、末尾の添字１〜８を省略し、単に伝送線１６と呼称して説明する。
【００２２】
送信装置１２は、送信部２２及びＣＰＵ(Central Processing Unit)２４を備えている。
【００２３】
ＣＰＵ２４は、送信装置１２全体の動作を制御する。ＣＰＵ２４は不図示の記憶部（例えばＲＯＭ(Read Only Memory)やハードディスク装置など）に記憶されたプログラムを実行することにより、様々な制御を行う。
【００２４】
送信部２２は、パラレル・シリアル変換器４０、クロック発生器４２、及び切替器４４を備えている。
【００２５】
パラレル・シリアル変換器４０は、クロック発生器４２から供給されるクロック信号に応じて、受信装置１４へ伝送するパラレルデータをシリアルデータに変換して、データ伝送に使用する伝送線１６の各々に送出する。なお、パラレル・シリアル変換器４０の変換規則（以下、ＰＳ変換規則）は、切替器４４によって切替えられる（変更される）。
【００２６】
クロック発生器４２は、パラレル・シリアル変換器４０に対して、パラレル・シリアル変換器４０の変換動作に使用されるクロック信号（パラレルデータをシリアルデータに変換するタイミングを定めるクロック信号）を発生して供給する。
【００２７】
切替器４４は、ＣＰＵ２４からパラレル・シリアル変換器４０のＰＳ変換規則を指定する指定情報が通知されると、パラレル・シリアル変換器４０のＰＳ変換規則を該通知された指定情報により指定されたＰＳ変換規則に切替える（変更する）。
【００２８】
受信装置１４は、受信部２６及びＣＰＵ(Central Processing Unit)３０を備えている。
【００２９】
ＣＰＵ３０は、受信装置１４全体の動作を制御する。ＣＰＵ３０は不図示の記憶部（例えばＲＯＭ(Read Only Memory)やハードディスク装置など）に記憶されたプログラムを実行することにより、様々な制御を行う。
【００３０】
受信部２６は、エラー判定器５０、シリアル・パラレル変換器５２、クロック発生器５４、及び切替器５６を備えている。
【００３１】
エラー判定器５０は、伝送線１６を介して受信したシリアルデータが正常であるか否かを判定する（エラー判定を行う）。例えば、チェックサムやＣＲＣ等の周知のエラー判定方法を用い、送信部２２のパラレル・シリアル変換器４０から送信するシリアルデータに、エラー判定用のチェックビットを含めて送信するようにし、受信部２６のエラー判定器５０が該チェックビットを確認して、エラー判定を行う。
【００３２】
エラー判定器５０は、受信したシリアルデータに異常があると判定した場合には、異常が発生した伝送線１６を特定し、ＣＰＵ３０に該特定した伝送線１６に異常が発生した旨を示すエラー通知を送信する。また、受信したシリアルデータは正常であると判定した場合には、受信したシリアルデータをそのままシリアル・パラレル変換器５２に送出する。
【００３３】
シリアル・パラレル変換器５２は、クロック発生器５４から供給されるクロック信号に応じて、エラー判定器５０から受け取ったシリアルデータをパラレルデータに変換して、予め定められた送出先に送出する。なお、シリアル・パラレル変換器５２の変換規則（以下、ＳＰ変換規則）は、切替器５６によって切替えられる（変更される）。
【００３４】
クロック発生器５４は、シリアル・パラレル変換器５２に対して、シリアル・パラレル変換器５２の変換動作に使用されるクロック信号（シリアルデータをパラレルデータに変換するタイミングを定めるクロック信号）を発生して供給する。なお、クロック発生器５４は、受信されたシリアルデータを元のパラレルデータに変換するための変換動作に用いられるクロック信号を発生させるものであるため、クロック発生器５４で発生させるクロック信号の周波数が、送信装置１２のパラレル・シリアル変換器４０の変換動作で用いられるクロック信号の周波数に合うように予め設定されている。
【００３５】
切替器５６は、ＣＰＵ３０からシリアル・パラレル変換器５２のＳＰ変換規則を指定する指定情報が通知されると、シリアル・パラレル変換器５２のＳＰ変換規則を該指定情報により指定されたＳＰ変換規則に切替える（変更する）。
【００３６】
また、送信装置１２のＣＰＵ２４及び受信装置１４のＣＰＵ３０は、制御信号線１８を介して様々な情報を送受信する。
【００３７】
次に、データ伝送装置１０で行われるデータ伝送処理について説明する。
【００３８】
伝送線１６の各々に異常が発生していない正常な状態では、送信装置１２のパラレル・シリアル変換器４０は、伝送線１６の各々においてデータ伝送が正常に行われる場合の変換規則でパラレルシリアル変換されるように設定されている。一方、受信装置１４のシリアル・パラレル変換器５２も、伝送線１６の各々においてデータ伝送が正常に行われる場合の変換規則でシリアルパラレル変換されるように設定されている。
【００３９】
図２は、６４ビット幅のパラレルデータをシリアルデータに変換して８本の伝送線１６でデータ伝送するための（すなわち、本実施の形態における各伝送線１６が正常な場合の）ＰＳ変換規則及びＳＰ変換規則の一例を示した図である。
【００４０】
各伝送線１６が正常な状態では、送信装置１２のパラレル・シリアル変換器４０は、図２（Ａ）に示すパラレルデータから図２（Ｂ）に示すシリアルデータに変換されるようにＰＳ変換規則が設定されている。このＰＳ変換規則に従って、パラレル・シリアル変換器４０は、８本の伝送線１６の各々で８ビットずつ送信されるようにデータを並べ替え、各伝送線１６を介して伝送対象のデータを受信装置１４に送信する。
【００４１】
一方、受信装置１４のシリアル・パラレル変換器５２は、図２（Ｂ）に示すシリアルデータから図２（Ａ）に示すパラレルデータに変換されるようにＳＰ変換規則が設定されている。このＳＰ変換規則に従って、シリアル・パラレル変換器５２は、８本の伝送線１６を介して受信された８ビットずつのシリアルデータを並べ替え、元のパラレルデータを復元する。
【００４２】
次に、図３〜図５を参照して、伝送線１６に異常が発生した場合に、データ伝送装置１０で行われるデータ伝送処理について詳細に説明する。
【００４３】
図３は、受信装置１４のＣＰＵ３０が実行するデータ伝送制御処理の流れの一例を示すフローチャートであり、図４は、送信装置１２のＣＰＵ２４が実行するデータ伝送制御処理の流れの一例を示すフローチャートである。まず、図３に示す受信装置１４のＣＰＵ３０のデータ伝送制御処理について説明する。
【００４４】
受信装置１４のＣＰＵ３０は、ステップ１００で、エラー判定器５０からエラー通知を受信したか否かを判定する。ＣＰＵ３０は、ステップ１００でエラー通知を受信するまで次のステップには移行しない。
【００４５】
ＣＰＵ３０は、ステップ１００でエラー判定器５０からエラー通知を受信したと判定した場合には、ステップ１０２に移行する。
【００４６】
ステップ１０２では、ＣＰＵ３０は、エラー判定器５０から受信したエラー通知を送信装置１２のＣＰＵ２４に転送する。
【００４７】
更に、ステップ１０４では、ＣＰＵ３０は、エラー判定器５０から受信したエラー通知に基づいて、異常が発生した伝送線１６を使用せずに（異常が発生した伝送線１６以外の伝送線１６を使用して）データを伝送するためのＰＳ変換規則及びＳＰ変換規則を求める。例えば、各伝送線１６を識別する識別情報と、該伝送線１６に異常が発生した場合に切替えるべきＰＳ変換規則及びＳＰ変換規則とを対応付けて予め定められた記憶部に記憶しておき、エラー判定器５０からエラー通知があった場合に、該エラー通知で示された伝送線１６を識別する識別情報に対応付けて記憶されたＰＳ変換規則及びＳＰ変換規則を読み出して求めるようにしてもよい。なお、２本以上の伝送線１６に異常が発生した場合等を考慮し、予め定められた伝送線１６の組み合わせを識別する識別情報と、該組み合わせの伝送線１６の各々に異常が発生した場合に切替えるべきＰＳ変換規則及びＳＰ変換規則とを対応付けて予め定められた記憶部に記憶しておくようにしてもよい。
【００４８】
ここで、具体例を挙げて説明する。例えば、図２において、No.7の伝送線１６７に異常が発生した場合には、例えば、図５に示すように、No.1からNo.6までの伝送線１６１〜６の各々で１０ビットずつ送信し、No.8の伝送線１６８で残りの４ビットを伝送するＰＳ変換規則及びＳＰ変換規則を求める。すなわち、図５（Ａ）に示すパラレルデータから図５（Ｂ）に示すシリアルデータに変換されるＰＳ変換規則、及び図５（Ｂ）に示すシリアルデータから図５（Ａ）に示すパラレルデータに変換されるＰＳ変換規則を求める。
【００４９】
ステップ１０６では、ＣＰＵ３０は、上記求めたＳＰ変換規則を指定する指定情報を受信部２６の切替器５６に送信する。ＣＰＵ３０から指定情報を受信した切替器５６は、該指定情報に基づいてシリアル・パラレル変換器５２の設定を変更して、シリアル・パラレル変換器５２のＳＰ変換規則を、該受信した指定情報により指定されたＳＰ変換規則に切替える。
【００５０】
ステップ１０８では、ＣＰＵ３０は、上記求めたＰＳ変換規則を指定する指定情報を送信装置１２のＣＰＵ２４に制御信号線１８を介して送信する。その後、ステップ１００に戻る。
【００５１】
次に、図４に示す送信装置１２のＣＰＵ２４のデータ伝送制御処理について説明する。
【００５２】
ステップ１１０で、ＣＰＵ２４は、受信装置１４のＣＰＵ３０からエラー通知を受信したか否かを判定する。ＣＰＵ２４は、ステップ１１０でエラー通知を受信するまで次のステップには移行しない。
【００５３】
ＣＰＵ２４は、ステップ１１０でＣＰＵ３０からエラー通知を受信したと判定した場合には、ステップ１１２に移行する。
【００５４】
ステップ１１２では、ＣＰＵ２４は、送信装置１２に対して伝送対象のパラレルデータを送出する送出元の装置（図１は不図示）に、データ伝送（パラレルデータの送出）を中断するように指示を出す。
【００５５】
ステップ１１４では、ＣＰＵ２４は、ＰＳ変換規則を指定する指定情報を受信装置１４のＣＰＵ３０から受信したか否かを判定する。ＣＰＵ２４は、ステップ１１４で指定情報を受信するまで次のステップには移行しない。
【００５６】
ＣＰＵ２４は、ステップ１１４でＣＰＵ３０から指定情報を受信したと判定した場合には、ステップ１１６に移行する。
【００５７】
ステップ１１６では、ＣＰＵ２４は、受信した指定情報を送信部２２の切替器４４に送信する。ＣＰＵ２４から指定情報を受信した切替器４４は、パラレル・シリアル変換器４０の設定を変更して、パラレル・シリアル変換器４０のＰＳ変換規則を、該受信した指定情報が指定するＰＳ変換規則に切替える。
【００５８】
ステップ１１８では、ＣＰＵ２４は、送信装置１２に対して伝送対象のパラレルデータを送出する送出元の装置（図１では不図示）に、データ伝送（パラレルデータの送出）を再開するよう指示を出す。また、この指示と共に、データ伝送が失敗したパラレルデータを再送するように指示を出す。その後、ステップ１１０に戻る。
【００５９】
なお、上記実施の形態では、ＰＳ変換規則及びＳＰ変換規則の変更後も、クロック発生器４２及びクロック発生器５４で発生させるクロック信号の周波数を変えずにデータ伝送を行う例について説明したが、データ伝送に使用する伝送線１６が減ることにより伝送レートが大幅に低下する場合もある。このため、ＰＳ変換規則及びＳＰ変換規則を変更する場合に、異常が発生した伝送線１６の数に応じてクロック発生器４２及びクロック発生器５４で発生させるクロック信号の周波数が高くなるように制御してもよい。
【００６０】
このように制御する場合には、送信部２２のクロック発生器４２で発生させるクロック信号の周波数が、切替器４４によって切替えられる（変更される）ようにクロック発生器４２及び切替器４４を構成する。また、受信部２６のクロック発生器５４で発生させるクロック信号の周波数が、切替器５６によって切替えられる（変更される）ようにクロック発生器５４及び切替器５６を構成する。
【００６１】
ここで、図６を参照しながら、クロック信号の周波数を変更する場合の、受信装置１４のＣＰＵ３０の動作について詳細に説明する。また、以下では、クロック発生器４２及びクロック発生器５４で発生させるクロック信号の周波数をクロック周波数と呼称する。
【００６２】
図６のステップ２００およびステップ２０２での動作は、図３のステップ１００およびステップ１０２の動作と同じであるため、説明を省略する。
【００６３】
ステップ２０４では、ＣＰＵ３０は、エラー判定器５０から受信したエラー通知に基づいて、異常が発生した伝送線１６を使用せずに（異常が発生した伝送線１６以外の伝送線１６を使用して）データを伝送するためのＰＳ変換規則及びＳＰ変換規則を求めると共に、該ＰＳ変換規則及びＳＰ変換規則を用いてデータを伝送する場合のクロック周波数を求める。
【００６４】
なお、クロック周波数をどの程度上げるかは、使用する伝送線１６の減少数に応じて予め定めておいてもよい。例えば、異常が発生した伝送線１６の数が多くなるほどクロック周波数が高くなるようにしてもよい。
【００６５】
また、例えば、ＰＳ変換規則及びＳＰ変換規則を示す識別情報とクロック周波数を示す情報とを対応付けて予め定められた記憶部に記憶しておき、ＣＰＵ３０がエラー通知を受信した場合に、ＣＰＵ３０が該エラー通知に基づいて求めたＰＳ変換規則及びＳＰ変換規則を示す識別情報に対応付けて記憶されたクロック周波数の情報を読み出して、クロック周波数を求めるようにしてもよい。また、使用する伝送線１６の数または使用しない伝送線１６の数を示す情報と、クロック周波数の情報とを対応付けて予め定められた記憶部に記憶しておき、ＣＰＵ３０がエラー通知を受信した場合に、該エラー通知に基づいて使用する伝送線１６の数、または使用しない伝送線１６の数を判定し、該判定した伝送線１６の数を示す情報に対応付けて該記憶部に記憶されているクロック周波数の情報を読出して求めるようにしてもよい。
【００６６】
ステップ２０６では、ＣＰＵ３０は、上記求めたＳＰ変換規則およびクロック周波数を指定する指定情報を受信部２６の切替器５６に送信する。ＣＰＵ３０から指定情報を受信した切替器５６は、シリアル・パラレル変換器５２の設定を変更して、シリアル・パラレル変換器５２のＳＰ変換規則を、該受信した指定情報が指定するＳＰ変換規則に切替えると共に、クロック発生器５４の設定を変更してクロック発生器５４のクロック周波数を、該受信した指定情報が指定するクロック周波数に切替える。
【００６７】
ステップ２０８では、ＣＰＵ３０は、制御信号線１８を介して上記求めたＰＳ変換規則及びクロック周波数を指定する指定情報を送信装置１２のＣＰＵ２４に送信する。その後、ステップ２００に戻る。
【００６８】
なお、送信装置１２側のＣＰＵ２４の動作は、図４と同様である。ただし、ステップ１１４で受信される指定情報、及びステップ１１６で切替器４４に送信する指定情報は、ＰＳ変換規則及びクロック周波数を指定する指定情報である。従って、ステップ１１６でＣＰＵ２４から切替器４４に指定情報が送信された場合に、切替器４４は、パラレル・シリアル変換器４０の設定を変更して、パラレル・シリアル変換器４０のＰＳ変換規則を該受信した指定情報が指定するＰＳ変換規則に切替えると共に、クロック発生器４２の設定を変更してクロック発生器４２のクロック周波数を、該受信した指定情報が指定するクロック周波数に切替える。
【００６９】
なお、ここでは、切替器４４に送信する指定情報および切替器５６に送信する指定情報の双方によりクロック周波数を指定して、クロック発生器４２のクロック周波数及びクロック発生器５４のクロック周波数を変更する例について説明したが、これに限定されない。
【００７０】
例えば、ＣＰＵ３０が、送信装置１２の切替器４４に対しては、ＰＳ変換規則を指定しクロック周波数を指定しない指定情報を送信し、ＣＰＵ２４に対しては、ＳＰ変換規則及びクロック周波数を指定した指定情報を送信するようにしてもよい。
【００７１】
この場合、送信装置１２のＣＰＵ２４は、受信した指定情報により指定されたクロック周波数を示す情報を切替器４４を介してパラレル・シリアル変換器４０に与える。パラレル・シリアル変換器４０は、シリアルデータの先頭にｍビット（ｍは予め定められた整数）を付加し、該先頭のｍビットを用いて、指定されたクロック周波数の情報を受信装置１４に送信する。
【００７２】
そして、受信装置１４のシリアル・パラレル変換器５２では、シリアルデータを受信すると、まず先頭のｍビットを伝送対象のデータから切り分けて切替器５６に与える。切替器５６は、該ｍビットのデータからクロック周波数を判断し、該判断したクロック周波数でシリアルデータがパラレルデータに変換されるように、クロック発生器５４を設定変更する。
【００７３】
また、受信装置１４のＣＰＵ３０が、エラー通知に基づいてＰＳ変換規則及びＳＰ変換規則求め、送信装置１２のＣＰＵ２４が、エラー通知に基づいて（またはＰＳ変換規則に基づいて）クロック周波数を求めてもよい。この場合も、上述したように、シリアルデータの先頭ｍビットを用いてクロック周波数の情報を受信装置１４のＣＰＵ３０に送信するようにする。
【００７４】
また、送信装置１２のＣＰＵ２４が、ＰＳ変換規則、ＳＰ変換規則、及びクロック周波数を、エラー通知に基づいて求めるようにしてもよい（この場合には、ＣＰＵ２４からＣＰＵ３０に指定情報が送信される）。
【００７５】
なお、送信部２２及び受信部２６は、ＦＰＧＡ（Field Programmable Gate Array）等のハードウェアで構成してもよいが、ソフトウェアで実現されるようにしてもよい。また、ＣＰＵ２４及びＣＰＵ３０の上記データ伝送制御処理をハードウェアで行うようにしてもよい。
【００７６】
［第２の実施の形態］
【００７７】
図７は、本実施の形態に係る画像形成システム１１の構成例を示す図である。
【００７８】
この画像形成システム１１は、第１の実施の形態で説明したデータ伝送装置１０の構成要素を含んで構成されている。以下、図１に示す符号と図７に示す符号とが同一の構成要素は、それぞれ同一の機能を有する構成要素を意味するため、ここでは詳しい説明を省略する。
【００７９】
本実施の形態に係る画像形成システム１１は、画像処理装置１３及び画像形成装置１５を備えている。
【００８０】
画像処理装置１３は、画像処理部２０、送信部２２、及びＣＰＵ(Central Processing Unit)６４を備えている。
【００８１】
画像処理部２０は、画像読取部で読み取られた画像の画像情報や、外部装置から受信した画像情報等に対して画像処理を施し、該画像情報を示すパラレルデータを生成して送信部２２に送出する。なお、ここでは、外部装置との通信を行う通信インタフェース及び画像読取部の図示は省略する。
【００８２】
送信部２２は、画像処理部２０から受け取ったパラレルデータをシリアルデータに変換し、伝送線１６を介して画像形成装置１５に送信する。
【００８３】
ＣＰＵ６４は、不図示の記憶部（例えばＲＯＭ(Read Only Memory)やハードディスク装置など）に記憶されたプログラムを実行することにより、画像処理装置１３全体の動作を制御する処理を行う。なお、ＣＰＵ６４が行う処理には、第１の実施の形態で説明したＣＰＵ２４により行われるデータ伝送制御処理が含まれる。
【００８４】
画像形成装置１５は、受信部２６、画像形成部２８、及びＣＰＵ(Central Processing Unit)７０を備えている。
【００８５】
受信部２６は、画像処理装置１３の送信部２２から、伝送線１６を介して画像情報を示すシリアルデータを受信し、該受信したシリアルデータをパラレルデータに変換する。
【００８６】
画像形成部２８は、受信部２６からパラレルデータに変換された画像情報を受け取り、該画像情報に基づいて画像を形成する。
【００８７】
ＣＰＵ７０は、不図示の記憶部（例えばＲＯＭ(Read Only Memory)やハードディスク装置など）に記憶されたプログラムを実行することにより、画像形成装置１５全体の動作を制御する処理を行う。なお、ＣＰＵ７０が行う処理には、第１の実施の形態で説明したＣＰＵ３０により行われるデータ伝送制御処理が含まれる。
【００８８】
また、画像処理装置１３のＣＰＵ６４及び画像形成装置１５のＣＰＵ７０は、制御信号線１８を介して様々な情報を送受信する。
【００８９】
図８は、本実施の形態に係る画像形成部２８の構成例を示す図である。
【００９０】
本構成図には、接触帯電器で感光体表面を帯電した後、レーザ光の照射により静電潜像を形成し、この静電潜像をトナーにより現像するゼログラフィエンジンをイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の各色について備えたタンデム型の電子写真方式の画像形成部２８の概要が示されている。
【００９１】
この画像形成部２８は、図中矢印Ａの方向にて回転する４つの感光体１Ｙ、１Ｍ、１Ｃ、１Ｋと、この各感光体の表面を帯電バイアスを印加することにより帯電する接触帯電器２Ｙ、２Ｍ、２Ｃ、２Ｋと、帯電された各感光体表面を各色の画像情報に基づいて変調されたレーザ光により露光し、各感光体上に静電潜像を形成するレーザ出力部３Ｙ、３Ｍ、３Ｃ、３Ｋと、各色現像剤を収容する現像ロール３４Ｙ、３４Ｍ、３４Ｃ、３４Ｋを各々備え、現像ロール３４Ｙ、３４Ｍ、３４Ｃ、３４Ｋに現像バイアスを印加することにより各感光体上の静電潜像を各色のトナーで現像して感光体上にトナー像を形成する現像器４Ｙ、４Ｍ、４Ｃ、４Ｋと、感光体上の各色トナー像を中間転写体ベルト６に転写する一次転写器５Ｙ、５Ｍ、５Ｃ、５Ｋと、中間転写体ベルト６上のトナー像を用紙Ｐに転写する二次転写器７と、用紙Ｐに転写されたトナー像を定着する定着器９と、用紙Ｐを収納する用紙収容部Ｔと、各感光体の表面をクリーニングするクリーナ（図示せず）と、各感光体表面の残留電荷を除去する除電器（図示せず）と、中間転写体ベルト６表面に転写された画像濃度制御及び画像形成位置調整用基準パターン像を検出する光学センサ３２と、中間転写体ベルト表面をクリーニングするベルトクリーナ８とから構成されている。
【００９２】
ここで、本構成図に示されている画像形成部２８における画像形成動作を簡単に説明する。まず、感光体１Ｙ、１Ｍ、１Ｃ、１Ｋの表面を接触帯電器２Ｙ、２Ｍ、２Ｃ、２Ｋに帯電バイアスを電源から印加することで予め定められた帯電電位に帯電する。接触帯電器２Ｙ、２Ｍ、２Ｃ、２Ｋによって帯電された感光体１Ｙ、１Ｍ、１Ｃ、１Ｋの表面が各色現像器４Ｙ、４Ｍ、４Ｃ、４Ｋ位置に到達した時点で各色現像器４Ｙ、４Ｍ、４Ｃ、４Ｋにも電源から予め定められた現像電位となるように現像バイアスが印加される。
【００９３】
前述したように、受信部２６で受信されたシリアルデータは、パラレルデータに変換されて、レーザ出力部３Ｙ、３Ｍ、３Ｃ、３Ｋに送出される。レーザ出力部３Ｙ、３Ｍ、３Ｃ、３Ｋは、該パラレルデータに応じてレーザ光を出射し、接触帯電器２Ｙ、２Ｍ、２Ｃ、２Ｋにより帯電された感光体１Ｙ、１Ｍ、１Ｃ、１Ｋの表面に照射する。
【００９４】
この各感光体表面にレーザ光がラスタ照射されると、各感光体１Ｙ、１Ｍ、１Ｃ、１Ｋ上にはそれぞれ画像情報に対応した静電潜像が形成される。続いて、各色現像器４Ｙ、４Ｍ、４Ｃ、４Ｋにより各感光体上の静電潜像がトナーにより現像され、各感光体１Ｙ、１Ｍ、１Ｃ、１Ｋ上にトナー像が形成される。各感光体上に形成されたトナー像は、各一次転写器５Ｙ、５Ｍ、５Ｃ、５Ｋにより中間転写体ベルト６に転写される。この中間転写体ベルト６へトナー像の転写が終了した各感光体は、クリーナにより表面に付着した残留トナーなどの付着物がクリーニングされ、除電器により残留電荷が除去される。
【００９５】
次に、中間転写体ベルト６上のトナー像は、二次転写器７により、用紙収容部Ｔから送られてくる用紙Ｐ上に転写された後、定着器９により用紙Ｐ上に転写されたトナー像が定着され所望の画像が得られる。用紙Ｐ上へのトナー像の転写が終了した中間転写体ベルト６は、ベルトクリーナ８により表面に付着した残留トナーなどの付着物がクリーニングされ、また接触帯電器２Ｙ、２Ｍ、２Ｃ、２Ｋへの帯電バイアス印加を停止し、各色現像器４Ｙ、４Ｍ、４Ｃ、４Ｋへの現像バイアス印加を停止し、さらに画像形成部２８の駆動を停止することで、一回の画像形成動作が終了する。
【００９６】
画像形成部２８はここで説明した構成に限定されない。例えば、各々駆動素子を備えた複数のノズルを備え、該駆動素子に駆動信号を供給することによりノズルからインク滴を吐出して画像を形成するインクジェット方式の画像形成部であってもよい。
【００９７】
次に、本実施の形態の画像形成システム１１のデータ伝送制御について説明する。本実施の形態においても、送信部２２から受信部２６への画像情報の伝送を、第１の実施の形態で説明したデータ伝送制御と同様に行うようにしてもよいが、異常発生により使用する伝送線１６の数を減らしてシリアルデータを伝送する場合に、伝送レートが大幅に低下しないよう以下のように制御してもよい。
【００９８】
通常、画像形成装置１４でＹ、Ｍ、Ｃ、Ｋ等、複数色のトナーを用いてカラーの画像を形成する場合には、該複数の色毎の画像情報を示すシリアルデータが画像処理装置１３の送信部２２から画像形成装置１５の受信部２６に伝送されるが、伝送線１６のいずれかに異常が発生し、且つ異常が発生した伝送線１６の数が多い場合には、Ｙ，Ｍ，Ｃ，Ｋのうちの予め定められた１色（ここではＫ色とする）のみの画像情報を示すシリアルデータを伝送し、単色で画像を形成するようにしてもよい。以下、異常が発生した伝送線１６の数が多い場合に、Ｙ，Ｍ，Ｃ，Ｋの各色のうちＫ色の画像情報を伝送して伝送ビット数を減らす場合の処理の一例について詳細に説明する。
【００９９】
図９は、画像形成装置１５のＣＰＵ７０が実行するデータ伝送制御処理の流れの一例を示すフローチャートであり、図１０は、画像処理装置１３のＣＰＵ６４が実行するデータ伝送制御処理の流れの一例を示すフローチャートである。まず、図９の画像処理装置１３のＣＰＵ７０のデータ伝送制御処理について説明する。
【０１００】
図９のステップ３００およびステップ３０２での動作は、図３のステップ１００およびステップ１０２の動作と同じであるため、説明を省略する。
【０１０１】
ステップ３０４では、ＣＰＵ７０は、異常が発生している伝送線１６の数が予め定められた数αを超えたか否かを判定する。ここで、ＣＰＵ７０は、異常が発生している伝送線１６の数が予め定められた数α以下であると判定した場合には、ステップ３０６に移行し、異常が発生している伝送線１６の数が予め定められた数αを超えていると判定した場合には、ステップ３０８に移行する。
【０１０２】
ステップ３０６では、ＣＰＵ７０は、エラー判定器５０から受信したエラー通知に基づいて、異常が発生した伝送線１６を使用せずに（異常が発生した伝送線１６以外の伝送線１６を使用して）Ｙ，Ｍ，Ｃ，Ｋ各色の画像情報を伝送するためのＰＳ変換規則及びＳＰ変換規則を求める。
【０１０３】
ステップ３０８では、ＣＰＵ７０は、エラー判定器５０から受け取ったエラー通知に基づいて、異常が発生した伝送線１６を使用せずに（異常が発生した伝送線１６以外の伝送線１６を使用して）Ｋ色の画像情報を伝送するためのＰＳ変換規則及びＳＰ変換規則を求める。
【０１０４】
なお、４色の画像情報を伝送する場合のパラレルデータのビット幅と、１色の画像情報を伝送する場合のパラレルデータのビット幅とでは、後者のほうがビット幅が少なくなるため、使用する伝送線１６の各々でシリアル伝送する総ビット数も異なる。従って、ステップ３０６で求められるＰＳ変換規則及びＳＰ変換規則と、ステップ３０８で求められるＰＳ変換規則及びＳＰ変換規則とは、異なるものとなる。
【０１０５】
ステップ３１０およびステップ３１２での動作は、図３のステップ１０６およびステップ１０８の動作と同じであるため、説明を省略する。
【０１０６】
次に、図１０に示す画像処理装置１３のＣＰＵ６４のデータ伝送制御処理について説明する。
【０１０７】
なお、図１０のステップ３００からステップ３２６までの動作は、図４のステップ１１０からステップ１１６の動作と同じであるため、説明を省略する。
【０１０８】
ステップ３２８では、ＣＰＵ６４は、画像形成装置１５においてカラー画像を形成するのか、白黒画像を形成するのかを判断する。前述したように、カラー画像を形成するための画像情報と白黒画像を形成するための画像情報とでは伝送するビット数が異なり、ＰＳ変換規則も異なる。そこで、ＣＰＵ６４は、受信した指定情報で指定されたＰＳ変換規則に基づいて、カラー画像を形成するのか、白黒画像を形成するのかを判断する。或いは、受信したエラー通知に基づいて異常が発生した伝送線１６の数を判断し、カラー画像を形成するのか、白黒画像を形成するのかを判断するようにしてもよい。
【０１０９】
ＣＰＵ６４は、ステップ３２８で、画像形成装置１５において、カラー画像を形成すると判定した場合には、ステップ３３０に移行し、画像形成装置１５において、白黒画像を形成すると判定した場合には、ステップ３３２に移行する。
【０１１０】
ステップ３３０では、ＣＰＵ６４は、画像処理部２０に対して、Ｙ、Ｍ，Ｃ，Ｋ各色のデータ伝送を再開する指示を出す。また、この指示と共に、データ伝送が失敗したシリアルデータに対応するパラレルデータを送出するように指示を出す。その後、ステップ３２０に戻る。
【０１１１】
一方、ステップ３３２では、ＣＰＵ６４は、白黒画像を形成するためのＫ色の画像情報を示すパラレルデータが生成されパラレル・シリアル変換器４０に送出されるように画像処理部２０を制御してデータ伝送を再開する指示を出す。また、この指示と共に、伝送が失敗したシリアルデータに対応するＫ色のパラレルデータを送出するように指示を出す。その後、ステップ３２０に戻る。
【０１１２】
また、異常が発生した伝送線１６の数が多い場合に、伝送する画像情報の階調数を減らして伝送を行うようにしてもよい。以下、階調数を減らして画像情報を伝送する場合の処理の一例について詳細に説明する。
【０１１３】
図１１は、画像処理装置１３のＣＰＵ７０が実行するデータ伝送制御処理の流れの一例を示すフローチャートであり、図１２は、画像形成装置１５のＣＰＵ６４が実行するデータ伝送制御処理の流れの一例を示すフローチャートである。
【０１１４】
なお、図１１において、図９と同一の符号を付したステップでは、図９のステップでの処理と同一の処理を行うため、ここでは説明を省略する。また同様に、図１２において、図１０と同一の符号を付したステップでは、図１０のステップでの処理と同一の処理を行うため、ここでは説明を省略する。
【０１１５】
図１１において、ＣＰＵ７０は、ステップ３０４で、異常が発生している伝送線１６の数が予め定められた数α以下であると判定した場合には、ステップ３０７に移行し、異常が発生している伝送線１６の数が予め定められた数αを超えていると判定した場合には、ステップ３０９に移行する。
【０１１６】
ステップ３０７では、ＣＰＵ７０は、エラー判定器５０から受け取ったエラー通知に基づいて、異常が発生した伝送線１６を使用せずに（異常が発生した伝送線１６以外の伝送線１６を使用して）画像情報を伝送するためのＰＳ変換規則及びＳＰ変換規則を求める。ここでは、階調数を変更せずにデータ伝送する場合のＰＳ変換規則及びＳＰ変換規則を求める。
【０１１７】
一方、ステップ３０９では、ＣＰＵ７０は、エラー判定器５０から受信したエラー通知に基づいて、異常が発生した伝送線１６を使用せず（異常が発生した伝送線１６以外の伝送線１６を使用し）且つ階調数を予め定められた階調数に減らした画像情報を伝送するためのＰＳ変換規則及びＳＰ変換規則を求める。
【０１１８】
なお、高い階調数の画像情報を伝送する場合のパラレルデータのビット幅と、それよりも低い階調数の画像情報を伝送する場合のパラレルデータのビット幅とでは、後者のほうがビット幅が少なくなるため、使用する伝送線１６の各々で伝送する総ビット数も異なる。従って、ステップ３０７で求められるＰＳ変換規則及びＳＰ変換規則と、ステップ３０９で求められるＰＳ変換規則及びＳＰ変換規則とは、異なるものとなる。
【０１１９】
また、図１２において、ＣＰＵ６４は、ステップ３２９で、伝送する画像情報の階調数を変更するのか否かを判断する。伝送する画像情報の階調数に応じて伝送するビット数が異なり、ＰＳ変換規則も異なる。そこで、ＣＰＵ６４は、受信した指定情報で指定されたＰＳ変換規則に基づいて、階調数を変更するのか否かを判断する。或いは、受信したエラー通知に基づいて異常が発生した伝送線１６の数を判断し、階調数を変更するのか否かを判断するようにしてもよい。
【０１２０】
ＣＰＵ６４は、ステップ３２９で、階調数を変更しないと判定した場合には、ステップ３３１に移行し、階調数を変更すると判定した場合には、ステップ３３３に移行する。
【０１２１】
ステップ３３１では、ＣＰＵ６４は、画像処理部２０に対して、伝送する画像情報の階調数を変更せずにデータ伝送を再開する指示を出す。また、その指示と共に、データ伝送が失敗したシリアルデータに対応するパラレルデータを送出するように指示を出す。その後、ステップ３２０に戻る。
【０１２２】
ステップ３３３では、ＣＰＵ６４は、階調数を予め定められた階調数に減らした画像情報を示すパラレルデータを生成してパラレル・シリアル変換器４０に送出するように画像処理部２０を制御してデータ伝送を再開する指示を出す。また、この指示と共に、伝送が失敗したシリアルデータに対応するパラレルデータを送出するように指示を出す。その後、ステップ３２０に戻る。
【０１２３】
具体的には、第１の実施の形態では、６４ビット幅のパラレルデータをパラレル・シリアル変換器４０に対して送出する例に挙げて説明したが、例えばこれを１６ビット幅のパラレルデータがパラレル・シリアル変換器４０に対して送出されるように階調数を少なくする画像処理が画像処理部２０で行われるように制御する。階調数を少なくする画像処理は、例えば、閾値を用いて変換する一般的な画像処理手法等により行う。なお、どの程度階調数を減らすかは、異常が発生した伝送線１６の数に応じて予め定めておいてもよい。例えば、異常が発生した伝送線１６の数が多いほど階調数が少なくなるようにしてもよい。
【０１２４】
なお、本実施の形態では、異常が発生した伝送線１６の数が予め定められた数を超えた場合に、色数及び階調数のいずれか一方を減らした画像情報を伝送する例について説明したが、色数及び階調数の両方を減らした画像情報を伝送するようにしてもよい。
【０１２５】
また、第１の実施の形態の後半で説明したように、本実施の形態においても、クロック周波数を変更するようにしてもよい。
【符号の説明】
【０１２６】
１０ データ伝送装置
１１ 画像形成システム
１２ 送信装置
１３ 画像処理装置
１４ 受信装置
１５ 画像形成装置
１６ 伝送線
１８ 制御信号線
２０ 画像処理部
２２ 送信部
２４ ＣＰＵ
２６ 受信部
２８ 画像形成部
３０ ＣＰＵ
４０ パラレル・シリアル変換器
４２ クロック発生器
４４ 切替器
５０ エラー判定器
５２ シリアル・パラレル変換器
５４ クロック発生器
５６ 切替器
【技術分野】
【０００１】
本発明は、データ伝送装置、画像形成システム、及びプログラムに関する。
【背景技術】
【０００２】
下記特許文献１には、第１チャンネルから第ｐチャンネル（ｐは２以上の自然数）のシリアル転送路を介してデータ転送を行うデータ転送制御装置で、シリアル転送路を介して転送するデータが入力されるノードと、入力されたデータを所定単位ずつ順番に第１チャンネルから第ｐのチャンネルに分割し、分割されたデータと分割転送通知とを、各チャンネル毎に出力する論理回路と、各チャンネル毎に出力されたデータと分割転送通知とをシリアル信号に変換する第１から第ｐのパラレル／シリアル変換回路と、第１から第ｐのパラレル／シリアル変換回路からそれぞれ入力されたシリアル信号を対応するチャンネルのシリアル転送路に出力する第１から第ｐの出力回路と、を有することを特徴とするデータ伝送制御装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２６０３６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、パラレルデータをシリアルデータに変換して複数の伝送線を介して伝送する場合に、伝送線に異常が発生してもデータ伝送を行うことができるデータ伝送装置、画像形成システム、及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１の発明のデータ伝送装置は、パラレルデータを複数の伝送線を介して伝送するためのシリアルデータに変換する変換規則に従って、パラレルデータをシリアルデータに変換する第１の変換手段と、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に従って、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する第２の変換手段と、前記伝送線に異常が発生した場合に、前記第１の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送するためのシリアルデータに変換する変換規則に変更されるように前記第１の変換手段を制御すると共に、前記第２の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に変更されるように前記第２の変換手段を制御する制御手段と、を備えている。
【０００６】
請求項２の発明は、請求項１に記載のデータ伝送装置において、前記第１の変換手段の変換動作に使用されるクロック信号を発生させる第１の信号発生手段と、前記第２の変換手段の変換動作に使用されるクロック信号を発生させる第２の信号発生手段と、を更に備え、前記制御手段は、前記伝送線に異常が発生した場合に、更に、前記第１の信号発生手段及び第２の信号発生手段で発生させるクロック信号の周波数が前記異常発生前の周波数より高くなるように前記第１の信号発生手段及び前記第２の信号発生手段を制御する。
【０００７】
請求項３の発明の画像形成システムは、請求項１または請求項２に記載のデータ伝送装置と、画像情報を示すパラレルデータであって、前記第１の変換手段でシリアルデータに変換されるパラレルデータを予め定められた画像処理を行うことにより生成する画像処理手段と、前記第２の変換手段で変換されたパラレルデータが示す画像情報を用いて画像を形成する画像形成手段と、を備えている。
【０００８】
請求項４の発明は、請求項３に記載の画像形成システムにおいて、前記画像形成手段は、複数色の色材を重ね合わせて画像を形成することが可能に構成され、前記制御手段は、更に、前記異常が発生した伝送線の数が予め定められた数を超えた場合には、前記複数色のうち予め定められた色の色材による単色画像を形成するための画像情報を示すパラレルデータが生成されるように前記画像処理手段を制御する。
【０００９】
請求項５の発明は、請求項３に記載の画像形成システムにおいて、前記制御手段は、更に、前記異常が発生した伝送線の数が予め定められた数を超えた場合には、前記異常発生前に生成されたパラレルデータが示す画像情報の階調数より少ない階調数の画像情報を示すパラレルデータが生成されるように前記画像処理手段を制御する。
【００１０】
請求項６の発明は、パラレルデータを複数の伝送線を介して伝送するためのシリアルデータに変換する変換規則に従って、パラレルデータをシリアルデータに変換する第１の変換手段と、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に従って、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する第２の変換手段と、を備えたシステムに搭載されたコンピュータを、前記伝送線に異常が発生した場合に、前記第１の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送するためのシリアルデータに変換する変換規則に変更されるように前記第１の変換手段を制御すると共に、前記第２の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に変更されるように前記第２の変換手段を制御する制御手段として機能させるためのプログラムである。
【発明の効果】
【００１１】
請求項１の発明によれば、パラレルデータをシリアルデータに変換して複数の伝送線を介して伝送する場合に、伝送線に異常が発生してもデータ伝送を行うことができる。
【００１２】
請求項２の発明によれば、データの伝送に使用する伝送線の数が減少しても、データ伝送レートの低下を抑制することができる。
【００１３】
請求項３の発明によれば、複数の伝送線を介して画像処理手段から画像形成手段に画像形成のための画像情報を伝送する場合に、伝送線に異常が発生しても画像情報を伝送して画像を形成することができる。
【００１４】
請求項４の発明によれば、データの伝送に使用する伝送線の数が減少しても、データ伝送レートの低下を抑制することができる。
【００１５】
請求項５の発明によれば、データの伝送に使用する伝送線の数が減少しても、データ伝送レートの低下を抑制することができる。
【００１６】
請求項６の発明によれば、パラレルデータをシリアルデータに変換して複数の伝送線を介して伝送する場合に、伝送線に異常が発生してもデータ伝送を行うことができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態に係るデータ伝送装置の構成例を示す図である。
【図２】６４ビット幅のパラレルデータをシリアルデータに変換して８本の伝送線１６でデータ伝送するためのパラレルシリアル（ＰＳ）変換規則及びシリアルパラレル（ＳＰ）変換規則の一例を示した図である。
【図３】受信装置のＣＰＵが実行するデータ伝送制御処理の流れの一例を示すフローチャートである。
【図４】送信装置のＣＰＵが実行するデータ伝送制御処理の流れの一例を示すフローチャートである。
【図５】No.7の伝送線に異常が発生した場合に、異常が発生したNo.7の伝送線は使用せず、それ以外の伝送線を使用してデータ伝送する場合のＰＳ変換規則およびＳＰ変換規則の一例を示した図である。
【図６】送信装置のＣＰＵが実行するデータ伝送制御処理の流れの変形例を示すフローチャートである。
【図７】第２の実施の形態に係る画像形成システムの構成例を示す図である。
【図８】画像形成部の構成例を示す図である。
【図９】画像形成装置のＣＰＵが実行するデータ伝送制御処理の流れの一例を示すフローチャートである。
【図１０】画像処理装置のＣＰＵが実行するデータ伝送制御処理の流れの一例を示すフローチャートである。
【図１１】画像形成装置のＣＰＵが実行するデータ伝送制御処理の流れの変形例を示すフローチャートである。
【図１２】画像処理装置のＣＰＵが実行するデータ伝送制御処理の流れの変形例を示すフローチャートである。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【００１９】
［第１の実施の形態］
【００２０】
図１は、本実施の形態に係るデータ伝送装置１０の構成例を示す図である。
【００２１】
データ伝送装置１０は、送信装置１２及び受信装置１４を備えており、送信装置１２及び受信装置１４は、ｎ本（ｎは２以上の整数）の伝送線１６１〜ｎ、及び制御信号線１８にを介して接続されている。なお、ここでは、伝送線１６が８本（No.1の伝送線１６１からNo.8の伝送線１６８までの８本）設けられたデータ伝送装置１０を例に挙げて説明するが、８本の伝送線１６１から伝送線１６８の各々を特に区別しないで説明する場合には、末尾の添字１〜８を省略し、単に伝送線１６と呼称して説明する。
【００２２】
送信装置１２は、送信部２２及びＣＰＵ(Central Processing Unit)２４を備えている。
【００２３】
ＣＰＵ２４は、送信装置１２全体の動作を制御する。ＣＰＵ２４は不図示の記憶部（例えばＲＯＭ(Read Only Memory)やハードディスク装置など）に記憶されたプログラムを実行することにより、様々な制御を行う。
【００２４】
送信部２２は、パラレル・シリアル変換器４０、クロック発生器４２、及び切替器４４を備えている。
【００２５】
パラレル・シリアル変換器４０は、クロック発生器４２から供給されるクロック信号に応じて、受信装置１４へ伝送するパラレルデータをシリアルデータに変換して、データ伝送に使用する伝送線１６の各々に送出する。なお、パラレル・シリアル変換器４０の変換規則（以下、ＰＳ変換規則）は、切替器４４によって切替えられる（変更される）。
【００２６】
クロック発生器４２は、パラレル・シリアル変換器４０に対して、パラレル・シリアル変換器４０の変換動作に使用されるクロック信号（パラレルデータをシリアルデータに変換するタイミングを定めるクロック信号）を発生して供給する。
【００２７】
切替器４４は、ＣＰＵ２４からパラレル・シリアル変換器４０のＰＳ変換規則を指定する指定情報が通知されると、パラレル・シリアル変換器４０のＰＳ変換規則を該通知された指定情報により指定されたＰＳ変換規則に切替える（変更する）。
【００２８】
受信装置１４は、受信部２６及びＣＰＵ(Central Processing Unit)３０を備えている。
【００２９】
ＣＰＵ３０は、受信装置１４全体の動作を制御する。ＣＰＵ３０は不図示の記憶部（例えばＲＯＭ(Read Only Memory)やハードディスク装置など）に記憶されたプログラムを実行することにより、様々な制御を行う。
【００３０】
受信部２６は、エラー判定器５０、シリアル・パラレル変換器５２、クロック発生器５４、及び切替器５６を備えている。
【００３１】
エラー判定器５０は、伝送線１６を介して受信したシリアルデータが正常であるか否かを判定する（エラー判定を行う）。例えば、チェックサムやＣＲＣ等の周知のエラー判定方法を用い、送信部２２のパラレル・シリアル変換器４０から送信するシリアルデータに、エラー判定用のチェックビットを含めて送信するようにし、受信部２６のエラー判定器５０が該チェックビットを確認して、エラー判定を行う。
【００３２】
エラー判定器５０は、受信したシリアルデータに異常があると判定した場合には、異常が発生した伝送線１６を特定し、ＣＰＵ３０に該特定した伝送線１６に異常が発生した旨を示すエラー通知を送信する。また、受信したシリアルデータは正常であると判定した場合には、受信したシリアルデータをそのままシリアル・パラレル変換器５２に送出する。
【００３３】
シリアル・パラレル変換器５２は、クロック発生器５４から供給されるクロック信号に応じて、エラー判定器５０から受け取ったシリアルデータをパラレルデータに変換して、予め定められた送出先に送出する。なお、シリアル・パラレル変換器５２の変換規則（以下、ＳＰ変換規則）は、切替器５６によって切替えられる（変更される）。
【００３４】
クロック発生器５４は、シリアル・パラレル変換器５２に対して、シリアル・パラレル変換器５２の変換動作に使用されるクロック信号（シリアルデータをパラレルデータに変換するタイミングを定めるクロック信号）を発生して供給する。なお、クロック発生器５４は、受信されたシリアルデータを元のパラレルデータに変換するための変換動作に用いられるクロック信号を発生させるものであるため、クロック発生器５４で発生させるクロック信号の周波数が、送信装置１２のパラレル・シリアル変換器４０の変換動作で用いられるクロック信号の周波数に合うように予め設定されている。
【００３５】
切替器５６は、ＣＰＵ３０からシリアル・パラレル変換器５２のＳＰ変換規則を指定する指定情報が通知されると、シリアル・パラレル変換器５２のＳＰ変換規則を該指定情報により指定されたＳＰ変換規則に切替える（変更する）。
【００３６】
また、送信装置１２のＣＰＵ２４及び受信装置１４のＣＰＵ３０は、制御信号線１８を介して様々な情報を送受信する。
【００３７】
次に、データ伝送装置１０で行われるデータ伝送処理について説明する。
【００３８】
伝送線１６の各々に異常が発生していない正常な状態では、送信装置１２のパラレル・シリアル変換器４０は、伝送線１６の各々においてデータ伝送が正常に行われる場合の変換規則でパラレルシリアル変換されるように設定されている。一方、受信装置１４のシリアル・パラレル変換器５２も、伝送線１６の各々においてデータ伝送が正常に行われる場合の変換規則でシリアルパラレル変換されるように設定されている。
【００３９】
図２は、６４ビット幅のパラレルデータをシリアルデータに変換して８本の伝送線１６でデータ伝送するための（すなわち、本実施の形態における各伝送線１６が正常な場合の）ＰＳ変換規則及びＳＰ変換規則の一例を示した図である。
【００４０】
各伝送線１６が正常な状態では、送信装置１２のパラレル・シリアル変換器４０は、図２（Ａ）に示すパラレルデータから図２（Ｂ）に示すシリアルデータに変換されるようにＰＳ変換規則が設定されている。このＰＳ変換規則に従って、パラレル・シリアル変換器４０は、８本の伝送線１６の各々で８ビットずつ送信されるようにデータを並べ替え、各伝送線１６を介して伝送対象のデータを受信装置１４に送信する。
【００４１】
一方、受信装置１４のシリアル・パラレル変換器５２は、図２（Ｂ）に示すシリアルデータから図２（Ａ）に示すパラレルデータに変換されるようにＳＰ変換規則が設定されている。このＳＰ変換規則に従って、シリアル・パラレル変換器５２は、８本の伝送線１６を介して受信された８ビットずつのシリアルデータを並べ替え、元のパラレルデータを復元する。
【００４２】
次に、図３〜図５を参照して、伝送線１６に異常が発生した場合に、データ伝送装置１０で行われるデータ伝送処理について詳細に説明する。
【００４３】
図３は、受信装置１４のＣＰＵ３０が実行するデータ伝送制御処理の流れの一例を示すフローチャートであり、図４は、送信装置１２のＣＰＵ２４が実行するデータ伝送制御処理の流れの一例を示すフローチャートである。まず、図３に示す受信装置１４のＣＰＵ３０のデータ伝送制御処理について説明する。
【００４４】
受信装置１４のＣＰＵ３０は、ステップ１００で、エラー判定器５０からエラー通知を受信したか否かを判定する。ＣＰＵ３０は、ステップ１００でエラー通知を受信するまで次のステップには移行しない。
【００４５】
ＣＰＵ３０は、ステップ１００でエラー判定器５０からエラー通知を受信したと判定した場合には、ステップ１０２に移行する。
【００４６】
ステップ１０２では、ＣＰＵ３０は、エラー判定器５０から受信したエラー通知を送信装置１２のＣＰＵ２４に転送する。
【００４７】
更に、ステップ１０４では、ＣＰＵ３０は、エラー判定器５０から受信したエラー通知に基づいて、異常が発生した伝送線１６を使用せずに（異常が発生した伝送線１６以外の伝送線１６を使用して）データを伝送するためのＰＳ変換規則及びＳＰ変換規則を求める。例えば、各伝送線１６を識別する識別情報と、該伝送線１６に異常が発生した場合に切替えるべきＰＳ変換規則及びＳＰ変換規則とを対応付けて予め定められた記憶部に記憶しておき、エラー判定器５０からエラー通知があった場合に、該エラー通知で示された伝送線１６を識別する識別情報に対応付けて記憶されたＰＳ変換規則及びＳＰ変換規則を読み出して求めるようにしてもよい。なお、２本以上の伝送線１６に異常が発生した場合等を考慮し、予め定められた伝送線１６の組み合わせを識別する識別情報と、該組み合わせの伝送線１６の各々に異常が発生した場合に切替えるべきＰＳ変換規則及びＳＰ変換規則とを対応付けて予め定められた記憶部に記憶しておくようにしてもよい。
【００４８】
ここで、具体例を挙げて説明する。例えば、図２において、No.7の伝送線１６７に異常が発生した場合には、例えば、図５に示すように、No.1からNo.6までの伝送線１６１〜６の各々で１０ビットずつ送信し、No.8の伝送線１６８で残りの４ビットを伝送するＰＳ変換規則及びＳＰ変換規則を求める。すなわち、図５（Ａ）に示すパラレルデータから図５（Ｂ）に示すシリアルデータに変換されるＰＳ変換規則、及び図５（Ｂ）に示すシリアルデータから図５（Ａ）に示すパラレルデータに変換されるＰＳ変換規則を求める。
【００４９】
ステップ１０６では、ＣＰＵ３０は、上記求めたＳＰ変換規則を指定する指定情報を受信部２６の切替器５６に送信する。ＣＰＵ３０から指定情報を受信した切替器５６は、該指定情報に基づいてシリアル・パラレル変換器５２の設定を変更して、シリアル・パラレル変換器５２のＳＰ変換規則を、該受信した指定情報により指定されたＳＰ変換規則に切替える。
【００５０】
ステップ１０８では、ＣＰＵ３０は、上記求めたＰＳ変換規則を指定する指定情報を送信装置１２のＣＰＵ２４に制御信号線１８を介して送信する。その後、ステップ１００に戻る。
【００５１】
次に、図４に示す送信装置１２のＣＰＵ２４のデータ伝送制御処理について説明する。
【００５２】
ステップ１１０で、ＣＰＵ２４は、受信装置１４のＣＰＵ３０からエラー通知を受信したか否かを判定する。ＣＰＵ２４は、ステップ１１０でエラー通知を受信するまで次のステップには移行しない。
【００５３】
ＣＰＵ２４は、ステップ１１０でＣＰＵ３０からエラー通知を受信したと判定した場合には、ステップ１１２に移行する。
【００５４】
ステップ１１２では、ＣＰＵ２４は、送信装置１２に対して伝送対象のパラレルデータを送出する送出元の装置（図１は不図示）に、データ伝送（パラレルデータの送出）を中断するように指示を出す。
【００５５】
ステップ１１４では、ＣＰＵ２４は、ＰＳ変換規則を指定する指定情報を受信装置１４のＣＰＵ３０から受信したか否かを判定する。ＣＰＵ２４は、ステップ１１４で指定情報を受信するまで次のステップには移行しない。
【００５６】
ＣＰＵ２４は、ステップ１１４でＣＰＵ３０から指定情報を受信したと判定した場合には、ステップ１１６に移行する。
【００５７】
ステップ１１６では、ＣＰＵ２４は、受信した指定情報を送信部２２の切替器４４に送信する。ＣＰＵ２４から指定情報を受信した切替器４４は、パラレル・シリアル変換器４０の設定を変更して、パラレル・シリアル変換器４０のＰＳ変換規則を、該受信した指定情報が指定するＰＳ変換規則に切替える。
【００５８】
ステップ１１８では、ＣＰＵ２４は、送信装置１２に対して伝送対象のパラレルデータを送出する送出元の装置（図１では不図示）に、データ伝送（パラレルデータの送出）を再開するよう指示を出す。また、この指示と共に、データ伝送が失敗したパラレルデータを再送するように指示を出す。その後、ステップ１１０に戻る。
【００５９】
なお、上記実施の形態では、ＰＳ変換規則及びＳＰ変換規則の変更後も、クロック発生器４２及びクロック発生器５４で発生させるクロック信号の周波数を変えずにデータ伝送を行う例について説明したが、データ伝送に使用する伝送線１６が減ることにより伝送レートが大幅に低下する場合もある。このため、ＰＳ変換規則及びＳＰ変換規則を変更する場合に、異常が発生した伝送線１６の数に応じてクロック発生器４２及びクロック発生器５４で発生させるクロック信号の周波数が高くなるように制御してもよい。
【００６０】
このように制御する場合には、送信部２２のクロック発生器４２で発生させるクロック信号の周波数が、切替器４４によって切替えられる（変更される）ようにクロック発生器４２及び切替器４４を構成する。また、受信部２６のクロック発生器５４で発生させるクロック信号の周波数が、切替器５６によって切替えられる（変更される）ようにクロック発生器５４及び切替器５６を構成する。
【００６１】
ここで、図６を参照しながら、クロック信号の周波数を変更する場合の、受信装置１４のＣＰＵ３０の動作について詳細に説明する。また、以下では、クロック発生器４２及びクロック発生器５４で発生させるクロック信号の周波数をクロック周波数と呼称する。
【００６２】
図６のステップ２００およびステップ２０２での動作は、図３のステップ１００およびステップ１０２の動作と同じであるため、説明を省略する。
【００６３】
ステップ２０４では、ＣＰＵ３０は、エラー判定器５０から受信したエラー通知に基づいて、異常が発生した伝送線１６を使用せずに（異常が発生した伝送線１６以外の伝送線１６を使用して）データを伝送するためのＰＳ変換規則及びＳＰ変換規則を求めると共に、該ＰＳ変換規則及びＳＰ変換規則を用いてデータを伝送する場合のクロック周波数を求める。
【００６４】
なお、クロック周波数をどの程度上げるかは、使用する伝送線１６の減少数に応じて予め定めておいてもよい。例えば、異常が発生した伝送線１６の数が多くなるほどクロック周波数が高くなるようにしてもよい。
【００６５】
また、例えば、ＰＳ変換規則及びＳＰ変換規則を示す識別情報とクロック周波数を示す情報とを対応付けて予め定められた記憶部に記憶しておき、ＣＰＵ３０がエラー通知を受信した場合に、ＣＰＵ３０が該エラー通知に基づいて求めたＰＳ変換規則及びＳＰ変換規則を示す識別情報に対応付けて記憶されたクロック周波数の情報を読み出して、クロック周波数を求めるようにしてもよい。また、使用する伝送線１６の数または使用しない伝送線１６の数を示す情報と、クロック周波数の情報とを対応付けて予め定められた記憶部に記憶しておき、ＣＰＵ３０がエラー通知を受信した場合に、該エラー通知に基づいて使用する伝送線１６の数、または使用しない伝送線１６の数を判定し、該判定した伝送線１６の数を示す情報に対応付けて該記憶部に記憶されているクロック周波数の情報を読出して求めるようにしてもよい。
【００６６】
ステップ２０６では、ＣＰＵ３０は、上記求めたＳＰ変換規則およびクロック周波数を指定する指定情報を受信部２６の切替器５６に送信する。ＣＰＵ３０から指定情報を受信した切替器５６は、シリアル・パラレル変換器５２の設定を変更して、シリアル・パラレル変換器５２のＳＰ変換規則を、該受信した指定情報が指定するＳＰ変換規則に切替えると共に、クロック発生器５４の設定を変更してクロック発生器５４のクロック周波数を、該受信した指定情報が指定するクロック周波数に切替える。
【００６７】
ステップ２０８では、ＣＰＵ３０は、制御信号線１８を介して上記求めたＰＳ変換規則及びクロック周波数を指定する指定情報を送信装置１２のＣＰＵ２４に送信する。その後、ステップ２００に戻る。
【００６８】
なお、送信装置１２側のＣＰＵ２４の動作は、図４と同様である。ただし、ステップ１１４で受信される指定情報、及びステップ１１６で切替器４４に送信する指定情報は、ＰＳ変換規則及びクロック周波数を指定する指定情報である。従って、ステップ１１６でＣＰＵ２４から切替器４４に指定情報が送信された場合に、切替器４４は、パラレル・シリアル変換器４０の設定を変更して、パラレル・シリアル変換器４０のＰＳ変換規則を該受信した指定情報が指定するＰＳ変換規則に切替えると共に、クロック発生器４２の設定を変更してクロック発生器４２のクロック周波数を、該受信した指定情報が指定するクロック周波数に切替える。
【００６９】
なお、ここでは、切替器４４に送信する指定情報および切替器５６に送信する指定情報の双方によりクロック周波数を指定して、クロック発生器４２のクロック周波数及びクロック発生器５４のクロック周波数を変更する例について説明したが、これに限定されない。
【００７０】
例えば、ＣＰＵ３０が、送信装置１２の切替器４４に対しては、ＰＳ変換規則を指定しクロック周波数を指定しない指定情報を送信し、ＣＰＵ２４に対しては、ＳＰ変換規則及びクロック周波数を指定した指定情報を送信するようにしてもよい。
【００７１】
この場合、送信装置１２のＣＰＵ２４は、受信した指定情報により指定されたクロック周波数を示す情報を切替器４４を介してパラレル・シリアル変換器４０に与える。パラレル・シリアル変換器４０は、シリアルデータの先頭にｍビット（ｍは予め定められた整数）を付加し、該先頭のｍビットを用いて、指定されたクロック周波数の情報を受信装置１４に送信する。
【００７２】
そして、受信装置１４のシリアル・パラレル変換器５２では、シリアルデータを受信すると、まず先頭のｍビットを伝送対象のデータから切り分けて切替器５６に与える。切替器５６は、該ｍビットのデータからクロック周波数を判断し、該判断したクロック周波数でシリアルデータがパラレルデータに変換されるように、クロック発生器５４を設定変更する。
【００７３】
また、受信装置１４のＣＰＵ３０が、エラー通知に基づいてＰＳ変換規則及びＳＰ変換規則求め、送信装置１２のＣＰＵ２４が、エラー通知に基づいて（またはＰＳ変換規則に基づいて）クロック周波数を求めてもよい。この場合も、上述したように、シリアルデータの先頭ｍビットを用いてクロック周波数の情報を受信装置１４のＣＰＵ３０に送信するようにする。
【００７４】
また、送信装置１２のＣＰＵ２４が、ＰＳ変換規則、ＳＰ変換規則、及びクロック周波数を、エラー通知に基づいて求めるようにしてもよい（この場合には、ＣＰＵ２４からＣＰＵ３０に指定情報が送信される）。
【００７５】
なお、送信部２２及び受信部２６は、ＦＰＧＡ（Field Programmable Gate Array）等のハードウェアで構成してもよいが、ソフトウェアで実現されるようにしてもよい。また、ＣＰＵ２４及びＣＰＵ３０の上記データ伝送制御処理をハードウェアで行うようにしてもよい。
【００７６】
［第２の実施の形態］
【００７７】
図７は、本実施の形態に係る画像形成システム１１の構成例を示す図である。
【００７８】
この画像形成システム１１は、第１の実施の形態で説明したデータ伝送装置１０の構成要素を含んで構成されている。以下、図１に示す符号と図７に示す符号とが同一の構成要素は、それぞれ同一の機能を有する構成要素を意味するため、ここでは詳しい説明を省略する。
【００７９】
本実施の形態に係る画像形成システム１１は、画像処理装置１３及び画像形成装置１５を備えている。
【００８０】
画像処理装置１３は、画像処理部２０、送信部２２、及びＣＰＵ(Central Processing Unit)６４を備えている。
【００８１】
画像処理部２０は、画像読取部で読み取られた画像の画像情報や、外部装置から受信した画像情報等に対して画像処理を施し、該画像情報を示すパラレルデータを生成して送信部２２に送出する。なお、ここでは、外部装置との通信を行う通信インタフェース及び画像読取部の図示は省略する。
【００８２】
送信部２２は、画像処理部２０から受け取ったパラレルデータをシリアルデータに変換し、伝送線１６を介して画像形成装置１５に送信する。
【００８３】
ＣＰＵ６４は、不図示の記憶部（例えばＲＯＭ(Read Only Memory)やハードディスク装置など）に記憶されたプログラムを実行することにより、画像処理装置１３全体の動作を制御する処理を行う。なお、ＣＰＵ６４が行う処理には、第１の実施の形態で説明したＣＰＵ２４により行われるデータ伝送制御処理が含まれる。
【００８４】
画像形成装置１５は、受信部２６、画像形成部２８、及びＣＰＵ(Central Processing Unit)７０を備えている。
【００８５】
受信部２６は、画像処理装置１３の送信部２２から、伝送線１６を介して画像情報を示すシリアルデータを受信し、該受信したシリアルデータをパラレルデータに変換する。
【００８６】
画像形成部２８は、受信部２６からパラレルデータに変換された画像情報を受け取り、該画像情報に基づいて画像を形成する。
【００８７】
ＣＰＵ７０は、不図示の記憶部（例えばＲＯＭ(Read Only Memory)やハードディスク装置など）に記憶されたプログラムを実行することにより、画像形成装置１５全体の動作を制御する処理を行う。なお、ＣＰＵ７０が行う処理には、第１の実施の形態で説明したＣＰＵ３０により行われるデータ伝送制御処理が含まれる。
【００８８】
また、画像処理装置１３のＣＰＵ６４及び画像形成装置１５のＣＰＵ７０は、制御信号線１８を介して様々な情報を送受信する。
【００８９】
図８は、本実施の形態に係る画像形成部２８の構成例を示す図である。
【００９０】
本構成図には、接触帯電器で感光体表面を帯電した後、レーザ光の照射により静電潜像を形成し、この静電潜像をトナーにより現像するゼログラフィエンジンをイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の各色について備えたタンデム型の電子写真方式の画像形成部２８の概要が示されている。
【００９１】
この画像形成部２８は、図中矢印Ａの方向にて回転する４つの感光体１Ｙ、１Ｍ、１Ｃ、１Ｋと、この各感光体の表面を帯電バイアスを印加することにより帯電する接触帯電器２Ｙ、２Ｍ、２Ｃ、２Ｋと、帯電された各感光体表面を各色の画像情報に基づいて変調されたレーザ光により露光し、各感光体上に静電潜像を形成するレーザ出力部３Ｙ、３Ｍ、３Ｃ、３Ｋと、各色現像剤を収容する現像ロール３４Ｙ、３４Ｍ、３４Ｃ、３４Ｋを各々備え、現像ロール３４Ｙ、３４Ｍ、３４Ｃ、３４Ｋに現像バイアスを印加することにより各感光体上の静電潜像を各色のトナーで現像して感光体上にトナー像を形成する現像器４Ｙ、４Ｍ、４Ｃ、４Ｋと、感光体上の各色トナー像を中間転写体ベルト６に転写する一次転写器５Ｙ、５Ｍ、５Ｃ、５Ｋと、中間転写体ベルト６上のトナー像を用紙Ｐに転写する二次転写器７と、用紙Ｐに転写されたトナー像を定着する定着器９と、用紙Ｐを収納する用紙収容部Ｔと、各感光体の表面をクリーニングするクリーナ（図示せず）と、各感光体表面の残留電荷を除去する除電器（図示せず）と、中間転写体ベルト６表面に転写された画像濃度制御及び画像形成位置調整用基準パターン像を検出する光学センサ３２と、中間転写体ベルト表面をクリーニングするベルトクリーナ８とから構成されている。
【００９２】
ここで、本構成図に示されている画像形成部２８における画像形成動作を簡単に説明する。まず、感光体１Ｙ、１Ｍ、１Ｃ、１Ｋの表面を接触帯電器２Ｙ、２Ｍ、２Ｃ、２Ｋに帯電バイアスを電源から印加することで予め定められた帯電電位に帯電する。接触帯電器２Ｙ、２Ｍ、２Ｃ、２Ｋによって帯電された感光体１Ｙ、１Ｍ、１Ｃ、１Ｋの表面が各色現像器４Ｙ、４Ｍ、４Ｃ、４Ｋ位置に到達した時点で各色現像器４Ｙ、４Ｍ、４Ｃ、４Ｋにも電源から予め定められた現像電位となるように現像バイアスが印加される。
【００９３】
前述したように、受信部２６で受信されたシリアルデータは、パラレルデータに変換されて、レーザ出力部３Ｙ、３Ｍ、３Ｃ、３Ｋに送出される。レーザ出力部３Ｙ、３Ｍ、３Ｃ、３Ｋは、該パラレルデータに応じてレーザ光を出射し、接触帯電器２Ｙ、２Ｍ、２Ｃ、２Ｋにより帯電された感光体１Ｙ、１Ｍ、１Ｃ、１Ｋの表面に照射する。
【００９４】
この各感光体表面にレーザ光がラスタ照射されると、各感光体１Ｙ、１Ｍ、１Ｃ、１Ｋ上にはそれぞれ画像情報に対応した静電潜像が形成される。続いて、各色現像器４Ｙ、４Ｍ、４Ｃ、４Ｋにより各感光体上の静電潜像がトナーにより現像され、各感光体１Ｙ、１Ｍ、１Ｃ、１Ｋ上にトナー像が形成される。各感光体上に形成されたトナー像は、各一次転写器５Ｙ、５Ｍ、５Ｃ、５Ｋにより中間転写体ベルト６に転写される。この中間転写体ベルト６へトナー像の転写が終了した各感光体は、クリーナにより表面に付着した残留トナーなどの付着物がクリーニングされ、除電器により残留電荷が除去される。
【００９５】
次に、中間転写体ベルト６上のトナー像は、二次転写器７により、用紙収容部Ｔから送られてくる用紙Ｐ上に転写された後、定着器９により用紙Ｐ上に転写されたトナー像が定着され所望の画像が得られる。用紙Ｐ上へのトナー像の転写が終了した中間転写体ベルト６は、ベルトクリーナ８により表面に付着した残留トナーなどの付着物がクリーニングされ、また接触帯電器２Ｙ、２Ｍ、２Ｃ、２Ｋへの帯電バイアス印加を停止し、各色現像器４Ｙ、４Ｍ、４Ｃ、４Ｋへの現像バイアス印加を停止し、さらに画像形成部２８の駆動を停止することで、一回の画像形成動作が終了する。
【００９６】
画像形成部２８はここで説明した構成に限定されない。例えば、各々駆動素子を備えた複数のノズルを備え、該駆動素子に駆動信号を供給することによりノズルからインク滴を吐出して画像を形成するインクジェット方式の画像形成部であってもよい。
【００９７】
次に、本実施の形態の画像形成システム１１のデータ伝送制御について説明する。本実施の形態においても、送信部２２から受信部２６への画像情報の伝送を、第１の実施の形態で説明したデータ伝送制御と同様に行うようにしてもよいが、異常発生により使用する伝送線１６の数を減らしてシリアルデータを伝送する場合に、伝送レートが大幅に低下しないよう以下のように制御してもよい。
【００９８】
通常、画像形成装置１４でＹ、Ｍ、Ｃ、Ｋ等、複数色のトナーを用いてカラーの画像を形成する場合には、該複数の色毎の画像情報を示すシリアルデータが画像処理装置１３の送信部２２から画像形成装置１５の受信部２６に伝送されるが、伝送線１６のいずれかに異常が発生し、且つ異常が発生した伝送線１６の数が多い場合には、Ｙ，Ｍ，Ｃ，Ｋのうちの予め定められた１色（ここではＫ色とする）のみの画像情報を示すシリアルデータを伝送し、単色で画像を形成するようにしてもよい。以下、異常が発生した伝送線１６の数が多い場合に、Ｙ，Ｍ，Ｃ，Ｋの各色のうちＫ色の画像情報を伝送して伝送ビット数を減らす場合の処理の一例について詳細に説明する。
【００９９】
図９は、画像形成装置１５のＣＰＵ７０が実行するデータ伝送制御処理の流れの一例を示すフローチャートであり、図１０は、画像処理装置１３のＣＰＵ６４が実行するデータ伝送制御処理の流れの一例を示すフローチャートである。まず、図９の画像処理装置１３のＣＰＵ７０のデータ伝送制御処理について説明する。
【０１００】
図９のステップ３００およびステップ３０２での動作は、図３のステップ１００およびステップ１０２の動作と同じであるため、説明を省略する。
【０１０１】
ステップ３０４では、ＣＰＵ７０は、異常が発生している伝送線１６の数が予め定められた数αを超えたか否かを判定する。ここで、ＣＰＵ７０は、異常が発生している伝送線１６の数が予め定められた数α以下であると判定した場合には、ステップ３０６に移行し、異常が発生している伝送線１６の数が予め定められた数αを超えていると判定した場合には、ステップ３０８に移行する。
【０１０２】
ステップ３０６では、ＣＰＵ７０は、エラー判定器５０から受信したエラー通知に基づいて、異常が発生した伝送線１６を使用せずに（異常が発生した伝送線１６以外の伝送線１６を使用して）Ｙ，Ｍ，Ｃ，Ｋ各色の画像情報を伝送するためのＰＳ変換規則及びＳＰ変換規則を求める。
【０１０３】
ステップ３０８では、ＣＰＵ７０は、エラー判定器５０から受け取ったエラー通知に基づいて、異常が発生した伝送線１６を使用せずに（異常が発生した伝送線１６以外の伝送線１６を使用して）Ｋ色の画像情報を伝送するためのＰＳ変換規則及びＳＰ変換規則を求める。
【０１０４】
なお、４色の画像情報を伝送する場合のパラレルデータのビット幅と、１色の画像情報を伝送する場合のパラレルデータのビット幅とでは、後者のほうがビット幅が少なくなるため、使用する伝送線１６の各々でシリアル伝送する総ビット数も異なる。従って、ステップ３０６で求められるＰＳ変換規則及びＳＰ変換規則と、ステップ３０８で求められるＰＳ変換規則及びＳＰ変換規則とは、異なるものとなる。
【０１０５】
ステップ３１０およびステップ３１２での動作は、図３のステップ１０６およびステップ１０８の動作と同じであるため、説明を省略する。
【０１０６】
次に、図１０に示す画像処理装置１３のＣＰＵ６４のデータ伝送制御処理について説明する。
【０１０７】
なお、図１０のステップ３００からステップ３２６までの動作は、図４のステップ１１０からステップ１１６の動作と同じであるため、説明を省略する。
【０１０８】
ステップ３２８では、ＣＰＵ６４は、画像形成装置１５においてカラー画像を形成するのか、白黒画像を形成するのかを判断する。前述したように、カラー画像を形成するための画像情報と白黒画像を形成するための画像情報とでは伝送するビット数が異なり、ＰＳ変換規則も異なる。そこで、ＣＰＵ６４は、受信した指定情報で指定されたＰＳ変換規則に基づいて、カラー画像を形成するのか、白黒画像を形成するのかを判断する。或いは、受信したエラー通知に基づいて異常が発生した伝送線１６の数を判断し、カラー画像を形成するのか、白黒画像を形成するのかを判断するようにしてもよい。
【０１０９】
ＣＰＵ６４は、ステップ３２８で、画像形成装置１５において、カラー画像を形成すると判定した場合には、ステップ３３０に移行し、画像形成装置１５において、白黒画像を形成すると判定した場合には、ステップ３３２に移行する。
【０１１０】
ステップ３３０では、ＣＰＵ６４は、画像処理部２０に対して、Ｙ、Ｍ，Ｃ，Ｋ各色のデータ伝送を再開する指示を出す。また、この指示と共に、データ伝送が失敗したシリアルデータに対応するパラレルデータを送出するように指示を出す。その後、ステップ３２０に戻る。
【０１１１】
一方、ステップ３３２では、ＣＰＵ６４は、白黒画像を形成するためのＫ色の画像情報を示すパラレルデータが生成されパラレル・シリアル変換器４０に送出されるように画像処理部２０を制御してデータ伝送を再開する指示を出す。また、この指示と共に、伝送が失敗したシリアルデータに対応するＫ色のパラレルデータを送出するように指示を出す。その後、ステップ３２０に戻る。
【０１１２】
また、異常が発生した伝送線１６の数が多い場合に、伝送する画像情報の階調数を減らして伝送を行うようにしてもよい。以下、階調数を減らして画像情報を伝送する場合の処理の一例について詳細に説明する。
【０１１３】
図１１は、画像処理装置１３のＣＰＵ７０が実行するデータ伝送制御処理の流れの一例を示すフローチャートであり、図１２は、画像形成装置１５のＣＰＵ６４が実行するデータ伝送制御処理の流れの一例を示すフローチャートである。
【０１１４】
なお、図１１において、図９と同一の符号を付したステップでは、図９のステップでの処理と同一の処理を行うため、ここでは説明を省略する。また同様に、図１２において、図１０と同一の符号を付したステップでは、図１０のステップでの処理と同一の処理を行うため、ここでは説明を省略する。
【０１１５】
図１１において、ＣＰＵ７０は、ステップ３０４で、異常が発生している伝送線１６の数が予め定められた数α以下であると判定した場合には、ステップ３０７に移行し、異常が発生している伝送線１６の数が予め定められた数αを超えていると判定した場合には、ステップ３０９に移行する。
【０１１６】
ステップ３０７では、ＣＰＵ７０は、エラー判定器５０から受け取ったエラー通知に基づいて、異常が発生した伝送線１６を使用せずに（異常が発生した伝送線１６以外の伝送線１６を使用して）画像情報を伝送するためのＰＳ変換規則及びＳＰ変換規則を求める。ここでは、階調数を変更せずにデータ伝送する場合のＰＳ変換規則及びＳＰ変換規則を求める。
【０１１７】
一方、ステップ３０９では、ＣＰＵ７０は、エラー判定器５０から受信したエラー通知に基づいて、異常が発生した伝送線１６を使用せず（異常が発生した伝送線１６以外の伝送線１６を使用し）且つ階調数を予め定められた階調数に減らした画像情報を伝送するためのＰＳ変換規則及びＳＰ変換規則を求める。
【０１１８】
なお、高い階調数の画像情報を伝送する場合のパラレルデータのビット幅と、それよりも低い階調数の画像情報を伝送する場合のパラレルデータのビット幅とでは、後者のほうがビット幅が少なくなるため、使用する伝送線１６の各々で伝送する総ビット数も異なる。従って、ステップ３０７で求められるＰＳ変換規則及びＳＰ変換規則と、ステップ３０９で求められるＰＳ変換規則及びＳＰ変換規則とは、異なるものとなる。
【０１１９】
また、図１２において、ＣＰＵ６４は、ステップ３２９で、伝送する画像情報の階調数を変更するのか否かを判断する。伝送する画像情報の階調数に応じて伝送するビット数が異なり、ＰＳ変換規則も異なる。そこで、ＣＰＵ６４は、受信した指定情報で指定されたＰＳ変換規則に基づいて、階調数を変更するのか否かを判断する。或いは、受信したエラー通知に基づいて異常が発生した伝送線１６の数を判断し、階調数を変更するのか否かを判断するようにしてもよい。
【０１２０】
ＣＰＵ６４は、ステップ３２９で、階調数を変更しないと判定した場合には、ステップ３３１に移行し、階調数を変更すると判定した場合には、ステップ３３３に移行する。
【０１２１】
ステップ３３１では、ＣＰＵ６４は、画像処理部２０に対して、伝送する画像情報の階調数を変更せずにデータ伝送を再開する指示を出す。また、その指示と共に、データ伝送が失敗したシリアルデータに対応するパラレルデータを送出するように指示を出す。その後、ステップ３２０に戻る。
【０１２２】
ステップ３３３では、ＣＰＵ６４は、階調数を予め定められた階調数に減らした画像情報を示すパラレルデータを生成してパラレル・シリアル変換器４０に送出するように画像処理部２０を制御してデータ伝送を再開する指示を出す。また、この指示と共に、伝送が失敗したシリアルデータに対応するパラレルデータを送出するように指示を出す。その後、ステップ３２０に戻る。
【０１２３】
具体的には、第１の実施の形態では、６４ビット幅のパラレルデータをパラレル・シリアル変換器４０に対して送出する例に挙げて説明したが、例えばこれを１６ビット幅のパラレルデータがパラレル・シリアル変換器４０に対して送出されるように階調数を少なくする画像処理が画像処理部２０で行われるように制御する。階調数を少なくする画像処理は、例えば、閾値を用いて変換する一般的な画像処理手法等により行う。なお、どの程度階調数を減らすかは、異常が発生した伝送線１６の数に応じて予め定めておいてもよい。例えば、異常が発生した伝送線１６の数が多いほど階調数が少なくなるようにしてもよい。
【０１２４】
なお、本実施の形態では、異常が発生した伝送線１６の数が予め定められた数を超えた場合に、色数及び階調数のいずれか一方を減らした画像情報を伝送する例について説明したが、色数及び階調数の両方を減らした画像情報を伝送するようにしてもよい。
【０１２５】
また、第１の実施の形態の後半で説明したように、本実施の形態においても、クロック周波数を変更するようにしてもよい。
【符号の説明】
【０１２６】
１０ データ伝送装置
１１ 画像形成システム
１２ 送信装置
１３ 画像処理装置
１４ 受信装置
１５ 画像形成装置
１６ 伝送線
１８ 制御信号線
２０ 画像処理部
２２ 送信部
２４ ＣＰＵ
２６ 受信部
２８ 画像形成部
３０ ＣＰＵ
４０ パラレル・シリアル変換器
４２ クロック発生器
４４ 切替器
５０ エラー判定器
５２ シリアル・パラレル変換器
５４ クロック発生器
５６ 切替器
【特許請求の範囲】
【請求項１】
パラレルデータを複数の伝送線を介して伝送するためのシリアルデータに変換する変換規則に従って、パラレルデータをシリアルデータに変換する第１の変換手段と、
前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に従って、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する第２の変換手段と、
前記伝送線に異常が発生した場合に、前記第１の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送するためのシリアルデータに変換する変換規則に変更されるように前記第１の変換手段を制御すると共に、前記第２の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に変更されるように前記第２の変換手段を制御する制御手段と、
を備えたデータ伝送装置。
【請求項２】
前記第１の変換手段の変換動作に使用されるクロック信号を発生させる第１の信号発生手段と、
前記第２の変換手段の変換動作に使用されるクロック信号を発生させる第２の信号発生手段と、
を更に備え、
前記制御手段は、前記伝送線に異常が発生した場合に、更に、前記第１の信号発生手段及び第２の信号発生手段で発生させるクロック信号の周波数が前記異常発生前の周波数より高くなるように前記第１の信号発生手段及び前記第２の信号発生手段を制御する
請求項１に記載のデータ伝送装置。
【請求項３】
請求項１または請求項２に記載のデータ伝送装置と、
画像情報を示すパラレルデータであって、前記第１の変換手段でシリアルデータに変換されるパラレルデータを予め定められた画像処理を行うことにより生成する画像処理手段と、
前記第２の変換手段で変換されたパラレルデータが示す画像情報を用いて画像を形成する画像形成手段と、
を備えた画像形成システム。
【請求項４】
前記画像形成手段は、複数色の色材を重ね合わせて画像を形成することが可能に構成され、
前記制御手段は、更に、前記異常が発生した伝送線の数が予め定められた数を超えた場合には、前記複数色のうち予め定められた色の色材による単色画像を形成するための画像情報を示すパラレルデータが生成されるように前記画像処理手段を制御する
請求項３に記載の画像形成システム。
【請求項５】
前記制御手段は、更に、前記異常が発生した伝送線の数が予め定められた数を超えた場合には、前記異常発生前に生成されたパラレルデータが示す画像情報の階調数より少ない階調数の画像情報を示すパラレルデータが生成されるように前記画像処理手段を制御する
請求項３に記載の画像形成システム。
【請求項６】
パラレルデータを複数の伝送線を介して伝送するためのシリアルデータに変換する変換規則に従って、パラレルデータをシリアルデータに変換する第１の変換手段と、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に従って、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する第２の変換手段と、を備えたシステムに搭載されたコンピュータを、
前記伝送線に異常が発生した場合に、前記第１の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送するためのシリアルデータに変換する変換規則に変更されるように前記第１の変換手段を制御すると共に、前記第２の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に変更されるように前記第２の変換手段を制御する制御手段として機能させるためのプログラム。
【請求項１】
パラレルデータを複数の伝送線を介して伝送するためのシリアルデータに変換する変換規則に従って、パラレルデータをシリアルデータに変換する第１の変換手段と、
前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に従って、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する第２の変換手段と、
前記伝送線に異常が発生した場合に、前記第１の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送するためのシリアルデータに変換する変換規則に変更されるように前記第１の変換手段を制御すると共に、前記第２の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に変更されるように前記第２の変換手段を制御する制御手段と、
を備えたデータ伝送装置。
【請求項２】
前記第１の変換手段の変換動作に使用されるクロック信号を発生させる第１の信号発生手段と、
前記第２の変換手段の変換動作に使用されるクロック信号を発生させる第２の信号発生手段と、
を更に備え、
前記制御手段は、前記伝送線に異常が発生した場合に、更に、前記第１の信号発生手段及び第２の信号発生手段で発生させるクロック信号の周波数が前記異常発生前の周波数より高くなるように前記第１の信号発生手段及び前記第２の信号発生手段を制御する
請求項１に記載のデータ伝送装置。
【請求項３】
請求項１または請求項２に記載のデータ伝送装置と、
画像情報を示すパラレルデータであって、前記第１の変換手段でシリアルデータに変換されるパラレルデータを予め定められた画像処理を行うことにより生成する画像処理手段と、
前記第２の変換手段で変換されたパラレルデータが示す画像情報を用いて画像を形成する画像形成手段と、
を備えた画像形成システム。
【請求項４】
前記画像形成手段は、複数色の色材を重ね合わせて画像を形成することが可能に構成され、
前記制御手段は、更に、前記異常が発生した伝送線の数が予め定められた数を超えた場合には、前記複数色のうち予め定められた色の色材による単色画像を形成するための画像情報を示すパラレルデータが生成されるように前記画像処理手段を制御する
請求項３に記載の画像形成システム。
【請求項５】
前記制御手段は、更に、前記異常が発生した伝送線の数が予め定められた数を超えた場合には、前記異常発生前に生成されたパラレルデータが示す画像情報の階調数より少ない階調数の画像情報を示すパラレルデータが生成されるように前記画像処理手段を制御する
請求項３に記載の画像形成システム。
【請求項６】
パラレルデータを複数の伝送線を介して伝送するためのシリアルデータに変換する変換規則に従って、パラレルデータをシリアルデータに変換する第１の変換手段と、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に従って、前記複数の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する第２の変換手段と、を備えたシステムに搭載されたコンピュータを、
前記伝送線に異常が発生した場合に、前記第１の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送するためのシリアルデータに変換する変換規則に変更されるように前記第１の変換手段を制御すると共に、前記第２の変換手段で用いられる変換規則が前記異常が発生した伝送線以外の伝送線を介して伝送されたシリアルデータをパラレルデータに変換する変換規則に変更されるように前記第２の変換手段を制御する制御手段として機能させるためのプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−１８７２９４（Ｐ２０１０−１８７２９４Ａ）
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願番号】特願２００９−３１２４５（Ｐ２００９−３１２４５）
【出願日】平成２１年２月１３日（２００９．２．１３）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願日】平成２１年２月１３日（２００９．２．１３）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]