データ処理装置、及び、データ処理方法
【課題】データのエラーに対する耐性を向上させる。
【解決手段】デマルチプレクサは、DVB-S.2の符号長が16200ビットで、符号化率が1/3のLDPC符号を16QAMで変調する場合に、4×2ビットの符号ビットと、連続する2個のシンボルの4×2ビットのシンボルビットの最上位ビットからi+1ビット目を、それぞれ、ビットb#iとy#iとすると、例えば、b0はy6に、b1はy0に、b2はy3に、b3はy4に、b4はy5に、b5はy2に、b6はy1に、b7はy7に、それぞれ割り当てる入れ替えを行う。本技術は、例えば、LDPC符号を伝送する伝送システム等に適用できる。
【解決手段】デマルチプレクサは、DVB-S.2の符号長が16200ビットで、符号化率が1/3のLDPC符号を16QAMで変調する場合に、4×2ビットの符号ビットと、連続する2個のシンボルの4×2ビットのシンボルビットの最上位ビットからi+1ビット目を、それぞれ、ビットb#iとy#iとすると、例えば、b0はy6に、b1はy0に、b2はy3に、b3はy4に、b4はy5に、b5はy2に、b6はy1に、b7はy7に、それぞれ割り当てる入れ替えを行う。本技術は、例えば、LDPC符号を伝送する伝送システム等に適用できる。
Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298
【特許請求の範囲】
【請求項1】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy6に、
ビットb1を、ビットy0に、
ビットb2を、ビットy3に、
ビットb3を、ビットy4に、
ビットb4を、ビットy5に、
ビットb5を、ビットy2に、
ビットb6を、ビットy1に、
ビットb7を、ビットy7に、
それぞれ割り当てる入れ替えを行う
データ処理装置。
【請求項2】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy7に、
ビットb1を、ビットy5に、
ビットb2を、ビットy4に、
ビットb3を、ビットy0に、
ビットb4を、ビットy3に、
ビットb5を、ビットy1に、
ビットb6を、ビットy2に、
ビットb7を、ビットy6に、
それぞれ割り当てる入れ替えを行う
データ処理装置。
【請求項3】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy5に、
ビットb1を、ビットy2に、
ビットb2を、ビットy6に、
ビットb3を、ビットy3に、
ビットb4を、ビットy1に、
ビットb5を、ビットy7に、
ビットb6を、ビットy4に、
ビットb7を、ビットy0に、
それぞれ割り当てる入れ替えを行う
データ処理装置。
【請求項4】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy4に、
ビットb1を、ビットy6に、
ビットb2を、ビットy0に、
ビットb3を、ビットy5に、
ビットb4を、ビットy7に、
ビットb5を、ビットy3に、
ビットb6を、ビットy1に、
ビットb7を、ビットy2に、
それぞれ割り当てる入れ替えを行う
データ処理装置。
【請求項5】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy6に、
ビットb1を、ビットy0に、
ビットb2を、ビットy3に、
ビットb3を、ビットy4に、
ビットb4を、ビットy5に、
ビットb5を、ビットy2に、
ビットb6を、ビットy1に、
ビットb7を、ビットy7に、
それぞれ割り当てる入れ替えを行う
データ処理方法。
【請求項6】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy7に、
ビットb1を、ビットy5に、
ビットb2を、ビットy4に、
ビットb3を、ビットy0に、
ビットb4を、ビットy3に、
ビットb5を、ビットy1に、
ビットb6を、ビットy2に、
ビットb7を、ビットy6に、
それぞれ割り当てる入れ替えを行う
データ処理方法。
【請求項7】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy5に、
ビットb1を、ビットy2に、
ビットb2を、ビットy6に、
ビットb3を、ビットy3に、
ビットb4を、ビットy1に、
ビットb5を、ビットy7に、
ビットb6を、ビットy4に、
ビットb7を、ビットy0に、
それぞれ割り当てる入れ替えを行う
データ処理方法。
【請求項8】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy4に、
ビットb1を、ビットy6に、
ビットb2を、ビットy0に、
ビットb3を、ビットy5に、
ビットb4を、ビットy7に、
ビットb5を、ビットy3に、
ビットb6を、ビットy1に、
ビットb7を、ビットy2に、
それぞれ割り当てる入れ替えを行う
データ処理方法。
【請求項1】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy6に、
ビットb1を、ビットy0に、
ビットb2を、ビットy3に、
ビットb3を、ビットy4に、
ビットb4を、ビットy5に、
ビットb5を、ビットy2に、
ビットb6を、ビットy1に、
ビットb7を、ビットy7に、
それぞれ割り当てる入れ替えを行う
データ処理装置。
【請求項2】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy7に、
ビットb1を、ビットy5に、
ビットb2を、ビットy4に、
ビットb3を、ビットy0に、
ビットb4を、ビットy3に、
ビットb5を、ビットy1に、
ビットb6を、ビットy2に、
ビットb7を、ビットy6に、
それぞれ割り当てる入れ替えを行う
データ処理装置。
【請求項3】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy5に、
ビットb1を、ビットy2に、
ビットb2を、ビットy6に、
ビットb3を、ビットy3に、
ビットb4を、ビットy1に、
ビットb5を、ビットy7に、
ビットb6を、ビットy4に、
ビットb7を、ビットy0に、
それぞれ割り当てる入れ替えを行う
データ処理装置。
【請求項4】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy4に、
ビットb1を、ビットy6に、
ビットb2を、ビットy0に、
ビットb3を、ビットy5に、
ビットb4を、ビットy7に、
ビットb5を、ビットy3に、
ビットb6を、ビットy1に、
ビットb7を、ビットy2に、
それぞれ割り当てる入れ替えを行う
データ処理装置。
【請求項5】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy6に、
ビットb1を、ビットy0に、
ビットb2を、ビットy3に、
ビットb3を、ビットy4に、
ビットb4を、ビットy5に、
ビットb5を、ビットy2に、
ビットb6を、ビットy1に、
ビットb7を、ビットy7に、
それぞれ割り当てる入れ替えを行う
データ処理方法。
【請求項6】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy7に、
ビットb1を、ビットy5に、
ビットb2を、ビットy4に、
ビットb3を、ビットy0に、
ビットb4を、ビットy3に、
ビットb5を、ビットy1に、
ビットb6を、ビットy2に、
ビットb7を、ビットy6に、
それぞれ割り当てる入れ替えを行う
データ処理方法。
【請求項7】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy5に、
ビットb1を、ビットy2に、
ビットb2を、ビットy6に、
ビットb3を、ビットy3に、
ビットb4を、ビットy1に、
ビットb5を、ビットy7に、
ビットb6を、ビットy4に、
ビットb7を、ビットy0に、
それぞれ割り当てる入れ替えを行う
データ処理方法。
【請求項8】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy4に、
ビットb1を、ビットy6に、
ビットb2を、ビットy0に、
ビットb3を、ビットy5に、
ビットb4を、ビットy7に、
ビットb5を、ビットy3に、
ビットb6を、ビットy1に、
ビットb7を、ビットy2に、
それぞれ割り当てる入れ替えを行う
データ処理方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図68】
【図69】
【図70】
【図71】
【図72】
【図73】
【図74】
【図75】
【図76】
【図77】
【図78】
【図79】
【図80】
【図81】
【図82】
【図83】
【図84】
【図85】
【図86】
【図87】
【図88】
【図89】
【図90】
【図91】
【図92】
【図93】
【図94】
【図95】
【図96】
【図97】
【図98】
【図99】
【図100】
【図101】
【図102】
【図103】
【図104】
【図105】
【図106】
【図107】
【図108】
【図109】
【図110】
【図111】
【図112】
【図113】
【図114】
【図115】
【図116】
【図117】
【図118】
【図119】
【図120】
【図121】
【図122】
【図123】
【図124】
【図125】
【図126】
【図127】
【図128】
【図129】
【図130】
【図131】
【図132】
【図133】
【図134】
【図135】
【図136】
【図137】
【図138】
【図139】
【図140】
【図141】
【図142】
【図143】
【図144】
【図145】
【図146】
【図147】
【図148】
【図149】
【図150】
【図151】
【図152】
【図153】
【図154】
【図155】
【図156】
【図157】
【図158】
【図159】
【図160】
【図161】
【図162】
【図163】
【図164】
【図165】
【図166】
【図167】
【図168】
【図169】
【図170】
【図171】
【図172】
【図173】
【図174】
【図175】
【図176】
【図177】
【図178】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図68】
【図69】
【図70】
【図71】
【図72】
【図73】
【図74】
【図75】
【図76】
【図77】
【図78】
【図79】
【図80】
【図81】
【図82】
【図83】
【図84】
【図85】
【図86】
【図87】
【図88】
【図89】
【図90】
【図91】
【図92】
【図93】
【図94】
【図95】
【図96】
【図97】
【図98】
【図99】
【図100】
【図101】
【図102】
【図103】
【図104】
【図105】
【図106】
【図107】
【図108】
【図109】
【図110】
【図111】
【図112】
【図113】
【図114】
【図115】
【図116】
【図117】
【図118】
【図119】
【図120】
【図121】
【図122】
【図123】
【図124】
【図125】
【図126】
【図127】
【図128】
【図129】
【図130】
【図131】
【図132】
【図133】
【図134】
【図135】
【図136】
【図137】
【図138】
【図139】
【図140】
【図141】
【図142】
【図143】
【図144】
【図145】
【図146】
【図147】
【図148】
【図149】
【図150】
【図151】
【図152】
【図153】
【図154】
【図155】
【図156】
【図157】
【図158】
【図159】
【図160】
【図161】
【図162】
【図163】
【図164】
【図165】
【図166】
【図167】
【図168】
【図169】
【図170】
【図171】
【図172】
【図173】
【図174】
【図175】
【図176】
【図177】
【図178】
【公開番号】特開2012−235268(P2012−235268A)
【公開日】平成24年11月29日(2012.11.29)
【国際特許分類】
【出願番号】特願2011−101799(P2011−101799)
【出願日】平成23年4月28日(2011.4.28)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成24年11月29日(2012.11.29)
【国際特許分類】
【出願日】平成23年4月28日(2011.4.28)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]