パルス諸元検出装置
【課題】FFT処理によるパルス検出を行う際、FFT処理時間(ポイント数)を所望の固定数で処理を行うケースが多いが、受信信号がレベルの低い信号の場合や、パルス幅の短い信号の場合に対しては検出感度が悪くなってしまう問題がある。
【解決手段】パルス検出用の第1のFFT処理回路5と諸元検出用の第2のFFT処理回路6を設け、第1のFFT処理回路5は処理ポイント数を可変してFTT処理し、検出周波数のピーク値が最大となる処理ポイント数の周波数データを出力する。第2のFFT処理回路6は固定の処理ポイント数でFTT処理すると共に、第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除して受信信号のパルス諸元を検出する。
【解決手段】パルス検出用の第1のFFT処理回路5と諸元検出用の第2のFFT処理回路6を設け、第1のFFT処理回路5は処理ポイント数を可変してFTT処理し、検出周波数のピーク値が最大となる処理ポイント数の周波数データを出力する。第2のFFT処理回路6は固定の処理ポイント数でFTT処理すると共に、第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除して受信信号のパルス諸元を検出する。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、パルス状の到来電波の諸元を検出するパルス諸元検出装置に関するもので、特に受信信号を高速フーリエ変換(FFT=Fast Fourier Transform)処理することにより諸元を検出するパルス諸元検出装置に関するものである。
【背景技術】
【0002】
アンテナから時系列に入力される高周波(RF=Radio Frequency)信号の到来電波を受信して、その受信信号のパルス諸元、例えばパルス到来時刻(TOA=Time of Arrival)、パルス幅(PW=Pulse Wide)、パルス振幅(PA=Pulse Amplitude)、周波数(F=Frequency)などを検出することにより目標識別などを行うことが知られている。
【0003】
このようなパルス諸元を検出する手段の1つとして、周波数解析手段に高速フーリエ変換(FFT)処理と最大エントロピー(MEM)処理を併用したものがある。高速フーリエ変換(FFT)処理の場合、周波数分解能はビート信号に対するサンプリング数に依存するため、サンプリング数が多いほど周波数分解能は上がるが、サンプリング数が少ないと周波数分解能は下がる。一方、最大エントロピー(MEM)処理の場合、周波数分解能はサンプリング数に依存せず、高い分解能が得られるが、スペクトルの強度が忠実に再現されない。したがってFFT処理のスペクトルの強度の忠実性があるという利点とMEM処理の高い周波数分解能が得られるという利点を組み合わせて周波数解析を行うようにしたものである。特に、高速フーリエ変換(FFT)処理の場合は、周波数分解能に多少問題はあるものの、複数パルスが重畳した入力波に対しては分離/識別ができる上、目標の有無および強度については忠実であるため、目標識別などの周波数解析にはよく使用されている。(特許文献1参照)
【0004】
また、到来電波の中間周波数信号をアナログ/デジタル(A/D)変換した後の信号をサンプリングして記憶し、この記憶されたサンプリング値を高速フーリエ変換(FFT)処理して得られた周波数成分を電波諸元分析器で分析することにより、パルス幅、パルス繰返し周期、周波数などの電波諸元を測定するようにしている。(特許文献2参照)
【0005】
【特許文献1】特開2001−349941号公報
【特許文献2】特開平11−211763号公報(図5、段落番号0014)
【発明の開示】
【発明が解決しようとする課題】
【0006】
従来、FFT処理によるパルス検出を行う際、システムが要求する検出パルスの周波数精度、分解能の都合から、FFT処理時間(ポイント数)を所望の固定数で処理を行うケースが多い。このようにFFT処理のポイント数を固定にすると、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対しては、所望の信号を正確に抽出することができず、パルス諸元検出の精度が悪くなってしまう問題があった。
例えばレベルの低い信号の場合、FFTポイント数がパルス幅に対して十分でないと、信号成分の足し込みが少ないため、FFT処理結果のピークが小さくなってしまい、検出感度が悪くなる。
また、パルス幅に対して長すぎるFFTポイント数の場合、余分な成分を多く含むようになるため、FFT処理結果のピークが小さくなってしまい、検出感度が悪くなる。
【0007】
この発明は、このような従来の課題を解決するため、受信信号の特性(パルス振幅、パルス幅など)に応じた最適ポイント数でのFFT処理を行い、パルス諸元検出精度を高く
することができるパルス諸元検出装置を提供することを目的とするものである。
【課題を解決するための手段】
【0008】
この発明のパルス諸元検出装置は、到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ/デジタル変換回路、このアナログ/デジタル変換回路からのデジタルサンプル信号に対して、高速フーリエ変換(FFT)の処理ポイント数を可変してFFT解析処理を行い、検出周波数ピーク値が最大となる処理ポイント数の周波数データを出力する第1のFFT処理回路、及びこの第1のFFT処理回路の出力である周波数データから上記到来電波の諸元を検出する第2のFFT処理回路を備えたものである。
【0009】
またこの発明のパルス諸元検出装置は、到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ/デジタル変換回路、このアナログ/デジタル変換回路からのデジタルサンプル信号を記憶するメモリ、このメモリに記憶された受信データから予め用意したFFT処理ポイント数の異なる複数のFFT演算処理を行い、最適ポイント数を決定するプロセッサ、このプロセッサで決定された最適ポイント数により、前記アナログ/デジタル変換回路からのデジタルサンプル信号に対して高速フーリエ変換(FFT)処理を行い、その処理結果の周波数データを出力する第1のFFT処理回路、及びこの第1のFFT処理回路の出力である周波数データから上記到来電波の諸元を検出する第2のFFT処理回路を備えたものである。
【発明の効果】
【0010】
この発明によれば、FFT処理回路における処理ポイント数を可変してFFT解析処理を行うため、受信信号の特性(パルス振幅、パルス幅など)に応じて最適ポイント数でのFFT処理が可能となり、受信信号のレベルが低い場合やパルス幅が短い場合でも、パルス検出感度、周波数分解能を向上することができ、パルス諸元検出の精度が高くなる。
【発明を実施するための最良の形態】
【0011】
実施の形態1.
以下、この発明の実施の形態1におけるパルス諸元検出装置を図に基づいて説明する。図1はこの発明の実施の形態1における基本構成図、図2は図1における第1のFFT処理回路の機能構成図、図3は図1における第2のFFT処理回路の機能構成図、図4は第1のFFT処理回路の動作説明図、図5及び図6は第2のFFT処理回路におけるパルス諸元検出の動作説明図である。
【0012】
図1の基本構成図において、アンテナ1は到来電波の高周波(RF)信号を受信する。アンテナ1から出力されるRF信号は中間周波数(IF=Intermediate Frequency)信号へ周波数変換するミキサ2などを有した受信部3に入力される。受信部3で変換された中間周波数信号は、アナログ信号をデジタル信号に変換するアナログ/デジタル(A/D)変換回路4に入力される。A/D変換回路4でデジタルの信号に変換された中間周波数信号はそれぞれ高速フーリエ変換(FFT)処理を行なうハードウェア構成の第1のFFT処理回路5と第2のFFT処理回路6に入力される。プロセッサ7は第2のFFT処理回路6で分析されたパルス諸元データ(TOA,PW,PA,W)に基づき、目標識別を行うものである。
【0013】
第1のFFT処理回路5は受信信号のパルス検出用のFFT処理回路で、FFT処理を行うFFT処理ポイント数を受信した信号に適応して変更し、最適ポイント数における周波数のピーク値のデータを第2のFFT処理回路6に入力する。第2のFFT処理回路6
は、固定の処理ポイントでFFT処理を行うと共に、第1のFFT処理回路5で検出したピーク値の周波数データをもとに不要な信号を除き、その結果によりパルス諸元を検出する。なお、第1のFFT処理回路5および第2のFFT処理回路6の具体的構成については図2および図3で説明する。
【0014】
図2は第1のFFT処理回路5の機能構成図を示すもので、A/D変換後の受信信号であるデジタルのIF信号を入力し、FFT解析処理を行うFPGA(Field Programmable
Gate array)などの再プログラム可能なFFT処理部51と、このFFT処理部51でFFT処理する際のFFT処理ポイント数a、b、・・・、nの複数の回路データ52a、52b、・・52nを予め記憶したROMなどの記憶装置52と、この記憶装置52から順次異なるFFT処理ポイント数を読み込んでFFT処理部51でFFT解析処理した結果の検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路53とを有している。そしてFFT処理部51は結果比較回路53で選択された最適処理ポイント数の回路データを記憶装置52から再度読み込んでFFT処理し、そのピーク値を検出した周波数データを出力するようにしている。
【0015】
図3は第2のFFT処理回路6の機能構成図を示すもので、A/D変換後の受信信号であるデジタルのIF信号を入力し、システム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)でFFT処理するFFT回路61と、このFFT回路61の出力と第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理回路62と、ベースバンドシフト回路63と、逆FFT処理回路64と、受信信号のパルス諸元(PA、PW、TOA)を算出するパルス諸元検出回路65とを有する。なおFFT回路61、ベースバンドシフト回路63、逆FFT処理回路64、パルス諸元検出回路65は、高速フーリエ変換(FFT)の処理によりパルス諸元を検出する装置として従来から知られているもので、ここでは詳細な説明は省略する。
【0016】
次に、図1〜図3の構成によるパルス諸元検出動作を図4乃至図6に基づき説明する。まずアンテナ1で受信した高周波(RF)信号は受信部3のミキサ2により中間周波数(IF)信号へ周波数変換される。受信部3で変換された中間周波数信号は、A/D変換回路4にて高速サンプリングし、デジタルサンプル信号とする。A/D変換回路4によりデジタルに変換されたIF信号は、第1のFFT処理回路5及び第2のFFT処理回路6に入力する。
【0017】
第1のFFT処理回路5は、予め数種のFFT処理ポイント数を設定した回路構成のコンフィギュレーションデータを備えた記憶装置52を有し、FFT処理部51はシステム動作状態で回路構成を変更できるリコンフィギュレーション機能を使って、順次処理ポイント数を変えた回路に書き換えて、ハードウェア(FPGA等)に反映実行してFFT演算処理する。結果比較回路53はFFT処理部51で処理した複数の処理ポイント数によるFFT処理結果により、受信信号に適応した最適のポイント数を判断する。具体的には、結果比較回路53はFFT処理部51が順次処理ポイント数を変えてFFT演算処理して結果、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定する。さらにその最適ポイント数の回路データを記憶装置52から選択して、FFT処理部51はハードウェアの回路構成をリコンフィギュレーションにより最適FFTポイント数の回路に書き換え、再度FFT処理を実行することにより、到来電波の周波数データを算出する。
【0018】
図4は第1のFFT処理回路5のFFT処理部51で処理ポイント数を可変してFFT演算処理を行った場合の所定周波数成分を示す特性図で、図4(a)はFFT処理ポイン
ト数aで処理した周波数特性、図4(b)はFFT処理ポイント数bで処理した周波数特性、・・・、図4(n)はFFT処理ポイント数nで処理した周波数特性をそれぞれ示す。この図4ではFFT処理ポイント数bで処理した時の検出周波数のピーク値が、その他のFFT処理ポイント数a、nでFFT処理したものより高く、最大である。
したがって結果比較回路53では処理ポイント数bで処理した場合を最適ポイント数として選択し、FFT処理部51はこの最適の処理ポイント数bを記憶装置52から読み込んで回路を書き換えて再度FFT処理し、到来電波のピーク値の周波数データを算出し、第2のFFT処理回路6に出力する。
【0019】
第2のFFT処理回路6は、FFT回路61でシステム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)で、A/D変換後の受信信号であるデジタルのIF信号を入力してFFT処理する。そしてフィルタリング処理回路62は、FFT回路61で処理した周波数データと第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行う。このようにしてフィルタリング処理した後の信号データは、従前と同様にベースバンドシフト回路63、逆FFT処理回路64で処理され、パルス諸元検出回路65で受信信号のパルス諸元(PA、PW、TOA)を算出する。
【0020】
図5は第2のFFT処理回路6でのFFT処理結果の周波数スペクトル図と周波数分解能によるパルス諸元の概念図、図6は第2のFFT処理回路6で検出されるパルス諸元の概念図である。図5(a)はFFT処理を複数回行うことにより複数波の周波数成分(パルス諸元1、2)が検出された場合の周波数特性を示し、図5(b)は、横軸を時間にスレッショルドレベルを越えた振幅値の周波数データをプロットしたものである。ここでは到来時刻TOA1に周波数F1、パルス幅PW1、またパルス到来時刻TOA2に周波数F2、パルス幅PW2の重畳した2波が分離、検出できたことを示す。
更にビデオ波形に対するパルス諸元の概念図を示す図6では、予めシステムにて定義されるスレッショルドを超えるとパルス入力が有るものと判断し、その諸元検出を実行する。ここでは、所定の周波数Fの到来電波がパルス到来時刻TOAに、パルス幅PW、パルス振幅PAで検出されたことを示す。
【0021】
以上のように実施の形態1の発明では、FFT処理を行うFFTポイント数を受信した信号に適応するよう変更してFFT処理し、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定して、パルス検出を行うようにしているから、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対しての検出感度を向上することができる。
【0022】
実施の形態2.
次に、この発明の実施の形態2におけるパルス諸元検出装置を図に基づいて説明する。図7はこの発明の実施の形態2における第1のFFT処理回路の機能構成図である。この図7は実施の形態1で説明した図1に示す基本構成図の第1のFFT処理回路5として用いられるもので、その他の構成は実施の形態1の基本構成図と同じに付き、説明を省略する。
【0023】
第1のFFT処理回路5の機能構成図を示す図7において、FFT処理部51はA/D変換後の受信信号であるデジタルのIF信号を入力し、FFT解析処理を行うFPGA(Field Programmable Gate array)などのFFT処理部で、実施の形態1とほぼ同じものである。但し、実施の形態1では、FFT処理部51のFPGAの回路そのものを、あるポイント数の回路に書き換えていたが、この実施の形態2では、FPGAの書き換えをするのではなく、FFT処理ポイント数を1つのパラメータとして扱い、可変とできるような回路構成としたものである。
【0024】
この実施の形態2における第1のFFT処理回路5は、FFT処理部51でFFT処理する際のFFT処理ポイント数a、b、・・・、nをパラメータとして可変できるFFT処理ポイント数制御回路54を有している。FFT処理部51はFFT処理ポイント数制御回路54から順次異なるFFT処理ポイント数を読み込んでFFT解析処理する。結果比較回路53はFFT処理部51でFFT処理した結果の検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する。そしてFFT処理部51は結果比較回路53で選択された最適処理ポイント数をFFT処理ポイント数制御回路54から再度読み込んでFFT処理し、そのピーク値を検出した周波数データを出力するようにしている。
【0025】
この実施の形態2におけるパルス諸元検出動作を説明する。アンテナ1で受信した高周波(RF)信号は受信部3のミキサ2により中間周波数(IF)信号へ周波数変換され、A/D変換回路4によりデジタルの中間周波数信号とされて、第1のFFT処理回路5及び第2のFFT処理回路6に入力されることは実施の形態1と同じである。
第1のFFT処理回路5のFFT処理部51は、A/D変換後の受信信号が入力された時に、FFT処理ポイント数制御回路54から処理ポイント数が、ポイント数a、b、・・、nというように順にパラメータとして与えられる。FFT処理部51は順次与えられた処理ポイント数をハードウェア(FPGA等)に反映実行してFFT演算処理する。結果比較回路53はFFT処理部51で処理した複数の処理ポイント数によるFFT処理結果の検出周波数のピーク値を比較し、検出周波数ピーク値が最大となるポイント数を最適ポイント数として判断し、FFT処理ポイント数制御回路54に出力する。そして得られた最適ポイント数の情報を基に、FFT処理部51はFFT処理ポイント数制御回路54から得られた最適FTTポイント数で、再度FFT処理を実行することにより、到来電波のピーク検出の周波数データを算出し、第2のFFT処理回路6に出力する。
【0026】
第2のFFT処理回路6は、システム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)のFFT処理とパルス諸元データを検出するものであり、実施の形態1と同じものである。第2のFFT処理回路6では実施の形態1と同様に、FFT回路61で処理した周波数データと第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆FFT処理を行い、受信信号のパルス諸元(PA、PW、TOA)を算出する。
【0027】
以上のように実施の形態2の発明では、FFT処理を行うハードウェアのパラメータを逐次変更することにより、受信信号の特性(パルス振幅、パルス幅など)に応じて最適ポイント数でのFFT処理が可能となるため、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対してのパルス検出感度、周波数分解能の向上につながる。
【0028】
実施の形態3.
次に、この発明の実施の形態3におけるパルス諸元検出装置を図に基づいて説明する。図8はこの発明の実施の形態3における第1のFFT処理回路の機能構成図である。この図8は実施の形態1で説明した図1に示す基本構成図の第1のFFT処理回路5として用いられるもので、その他の構成は実施の形態1の基本構成図と同じに付き、説明を省略する。
【0029】
第1のFFT処理回路5の機能構成図を示す図8において、第1のFFT処理回路5は処理ポイント数aのFTT回路51a、処理ポイント数bのFTT回路51b、・・・処理ポイント数nのFTT回路51nのように予め数種類のFFT処理ポイント数によるFTT回路を有している。結果比較回路53は各FFT回路51a、51b、・・・51n
でFFT処理した結果の検出周波数のピーク値を比較する。最適ポイント数選択回路55は結果比較回路53で比較した検出周波数のピーク値が最大となる処理ポイント数を最適ポイント数として選択する。そして最適ポイント数選択回路55は選択した最適ポイント数のFFT回路51(a、b、・・、nのいずれか1つ)を切替スイッチ56により切り替え選択し、選択されたFFT回路51(a、b、・・、nのいずれか1つ)で検出されたピーク値の周波数データを出力するようにしている。
【0030】
この実施の形態3におけるパルス諸元検出動作を説明する。アンテナ1で受信した高周波(RF)信号は受信部3のミキサ2により中間周波数(IF)信号へ周波数変換され、A/D変換回路4によりデジタルの中間周波数信号とされて、第1のFFT処理回路5及び第2のFFT処理回路6に入力されることは実施の形態1と同じである。
第1のFFT処理回路5では、処理ポイント数の異なる各FTT回路51a、FTT回路51b、・・・、FTT回路51nの全てが、A/D変換後の受信信号であるデジタルのIF信号を入力し、それぞれの処理ポイント数でFFT解析処理し、その処理結果を結果比較回路53に出力する。結果比較回路53では、各FFT回路51a、51b、・・・51nでFFT処理した結果の検出周波数のピーク値を比較し、最適ポイント数選択回路55で検出周波数のピーク値が最大となる処理ポイント数を最適ポイント数として選択する。そして最適ポイント数選択回路55は、得られた最適ポイント数の情報を基に、数種類のFFTポイント数のFFT回路の中から最適なポイント数の回路を切替スイッチ56により選択し、選択されたFFT回路51(a、b、・・、nのいずれか1つ)で検出されたピーク値の周波数データを、第2のFFT処理回路6に出力する。
【0031】
第2のFFT処理回路6は、システム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)のFFT処理とパルス諸元データを検出するものであり、実施の形態1と同じものである。第2のFFT処理回路6では実施の形態1と同様に、FFT回路61で処理した周波数データと第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆FFT処理を行い、受信信号のパルス諸元(PA、PW、TOA)を算出する。
【0032】
以上のように実施の形態3の発明では、予め数種類のFFT処理のポイント数をそれぞれ担当する回路を備え、全てのポイント数でのFFT処理を実行し、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定し、最適ポイント数のFFT回路で検出した周波数データをもとにパルス諸元しているから、受信信号の特性(パルス振幅、パルス幅など)に応じて最適ポイント数でのFFT処理が可能となり、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対してのパルス検出感度、周波数分解能の向上につながる。
【0033】
実施の形態4.
次にこの発明の実施の形態4におけるパルス諸元検出装置を図に基づいて説明する。図9はこの発明の実施の形態4における基本構成図、図10は図9におけるプロセッサ7で最適FTT処理ポイントを決定する場合の概念図である。
【0034】
図9の基本構成図において、アンテナ1は到来電波の高周波(RF)信号を受信する。アンテナ1から出力されるRF信号は中間周波数(IF=Intermediate Frequency)信号へ周波数変換するミキサ2などを有した受信部3に入力される。受信部3で変換された中間周波数信号は、アナログ信号をデジタル信号に変換するアナログ/デジタル(A/D)変換回路4に入力される。A/D変換回路4でデジタルの信号に変換された中間周波数信号はそれぞれ高速フーリエ変換(FFT)処理を行なうハードウェア構成の第1のFFT処理回路5と第2のFFT処理回路6とメモリ回路8に入力される。プロセッサ7は第2
のFFT処理回路6で分析されたパルス諸元データ(TOA,PW,PA,W)に基づき、目標識別を行うものであるが、この実施の形態4では更に、メモリ8に保存された受信信号データを元に、プロセッサ7のソフトウェアにより予め用意した数種類のFFTポイント数全ての演算処理を行い、その中から検出周波数ピーク値が最大となるポイント数を最適処理ポイント数として決定する。
【0035】
第1のFFT処理回路5は、実施の形態1〜3で説明した第1のFFT処理回路5のいずれか1つが使用される。但し、実施の形態4で使用される第1のFFT処理回路5では、最適ポイント数はプロセッサ7のソフトウェアで決定されるので、実施の形態1〜3で説明した第1のFFT処理回路5に含まれていた結果比較回路53は省略することができる。
第2のFFT処理回路6は、固定の処理ポイントでFFT処理を行うと共に、第1のFFT処理回路5で検出したピーク値の周波数データをもとに不要な信号を除き、その結果によりパルス諸元を検出するもので、実施の形態1で説明した第2のFFT処理回路6と同じものが使用される。
【0036】
次に図10に基づきプロセッサ7のソフトウェア処理について説明する。ソフトウェア71は、メモリ回路8からの受信信号データ(デジタル信号に変換された中間周波数信号)を元に、処理ポイント数aのFTT処理、処理ポイント数bのFTT処理、・・・、処理ポイント数nのFTT処理というように、予め用意した数種類のFFTポイント数全ての演算処理を行う。ソフトウェア72は、ソフトウェア71でFFT処理した結果の検出周波数のピーク値を比較し、その中から検出周波数ピーク値が最大となるポイント数を最適処理ポイント数として決定する。
この決定された最適処理ポイント数は図9の第1のFFT処理回路5に入力され、第1のFFT処理回路5は受信信号に適応した最適FFT処理回路に切り替えられ、最適ポイント数でのハードウェアによるFFT処理で受信信号のパルスを検出する。こうして第1のFFT処理回路5は最適なポイント数によるFFT処理を行い、受信信号のピーク検出の周波数データを算出し、第2のFTT処理回路6に入力する。
【0037】
ハードウェア構成の第2のFFT処理回路6は、システム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)のFFT処理回路であり、第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆FFT処理を行い、受信信号のパルス諸元(PA、PW、TOA)を算出する。
【0038】
以上のように実施の形態4の発明は、最適FFTポイント数を求める際にソフトウェアによる最適FFTポイント数の判断処理を実施するようにしているから、システムの小型化、最適FFTポイントの判断方法を柔軟に変更できるようになる。また実際に、全ポイント数のFFT処理結果を求めるため、その受信信号に対する最適FFTポイント数を求めることができる。
【0039】
実施の形態5.
次に、この発明の実施の形態5におけるパルス諸元検出装置を図に基づいて説明する。図11はこの発明の実施の形態5におけるプロセッサ7で最適FTT処理ポイントを決定する場合の概念図である。この図11は実施の形態4で説明した図9に示す基本構成図のプロセッサ7のソフトウェアを示すもので、その他の構成は実施の形態4の基本構成図と同じに付き、説明を省略する。
【0040】
図10に基づきプロセッサ7のソフトウェア処理について説明する。ソフトウェア73は、メモリ回路8からの受信信号データ(デジタル信号に変換された中間周波数信号)を
元に、処理ポイント数nのFTT処理、・・・、処理ポイント数cのFTT処理、処理ポイント数bのFTT処理、処理ポイント数aのFTT処理というように(但しn>・・>c>b>a)、予め用意した数種類のFFTポイント数の演算処理を、処理ポイント数の多いものから少ないものへと順に処理する。ソフトウェア74は、ソフトウェア73で順にFFT処理した結果、所定レベル以上のパルスが検出できたポイント数を最適処理ポイント数として決定する。
この決定された最適処理ポイント数は図9の第1のFFT処理回路5に入力され、第1のFFT処理回路5は受信信号に適応した最適FFT処理回路に切り替えられ、最適ポイント数でのハードウェアによるFFT処理で受信信号のパルスを検出する。こうして第1のFFT処理回路5は最適なポイント数によるFFT処理を行い、受信信号のピーク検出の周波数データを算出し、第2のFTT処理回路6に入力する。
【0041】
ハードウェア構成の第2のFFT処理回路6は、システム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)のFFT処理回路であり、第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆FFT処理を行い、受信信号のパルス諸元(PA、PW、TOA)を算出する。
【0042】
以上のように実施の形態5の発明は、最適ポイント数の判断方法として、ソフトウェアにより予め用意した数種類のFFTポイント数の演算処理を、ポイント数の多いものから少ないものへと順に処理していき、パルス検出できたポイント数を最適ポイント数としているから、システムの小型化、最適FFTポイントの判断方法を柔軟に変更できるようになる。また実施の形態4より精度は落ちるが処理時間を短くすることが可能となる。
【図面の簡単な説明】
【0043】
【図1】この発明の実施の形態1におけるパルス諸元検出装置の基本構成図である。
【図2】図1における第1のFFT処理回路の機能構成図である。
【図3】図1における第2のFFT処理回路の機能構成図である。
【図4】図1における第1のFFT処理回路の動作説明図である。
【図5】図1における第2のFFT処理回路でのFFT処理結果の周波数スペクトル図と周波数分解能によるパルス諸元の概念図である。
【図6】図1における第2のFFT処理回路で検出されるパルス諸元の概念図である。
【図7】この発明の実施の形態2におけるパルス諸元検出装置に使用される第1のFFT処理回路の機能構成図である。
【図8】この発明の実施の形態3におけるパルス諸元検出装置に使用される第1のFFT処理回路の機能構成図である。
【図9】この発明の実施の形態4におけるパルス諸元検出装置の基本構成図である。
【図10】この発明の実施の形態4におけるプロセッサのソフトウェア処理による最適ポイント数決定の概念図である。
【図11】この発明の実施の形態5におけるプロセッサのソフトウェア処理による最適ポイント数決定の概念図である。
【符号の説明】
【0044】
1:アンテナ 2:ミキサ
3:受信部 4:A/D変換回路
5:第1のFFT処理回路 6:第1のFFT処理回路
7:プロセッサ 8:メモリ回路
51:FTT処理部 52:記憶装置(ROM)
53:結果比較回路 54:FFT処理ポイント数制御回路
55:最適ポイント数選択回路 56:切替スイッチ
61:FFT回路 62:フィルタリング処理回路
63:ベースバンドシフト回路 64:逆FFT処理回路
65:パルス諸元検出回路 71:FFT処理のソフトウェア
72:最適ポイント数決定のソフトウェア 73:FFT処理のソフトウェア
74:パルス検出のソフトウェア。
【技術分野】
【0001】
この発明は、パルス状の到来電波の諸元を検出するパルス諸元検出装置に関するもので、特に受信信号を高速フーリエ変換(FFT=Fast Fourier Transform)処理することにより諸元を検出するパルス諸元検出装置に関するものである。
【背景技術】
【0002】
アンテナから時系列に入力される高周波(RF=Radio Frequency)信号の到来電波を受信して、その受信信号のパルス諸元、例えばパルス到来時刻(TOA=Time of Arrival)、パルス幅(PW=Pulse Wide)、パルス振幅(PA=Pulse Amplitude)、周波数(F=Frequency)などを検出することにより目標識別などを行うことが知られている。
【0003】
このようなパルス諸元を検出する手段の1つとして、周波数解析手段に高速フーリエ変換(FFT)処理と最大エントロピー(MEM)処理を併用したものがある。高速フーリエ変換(FFT)処理の場合、周波数分解能はビート信号に対するサンプリング数に依存するため、サンプリング数が多いほど周波数分解能は上がるが、サンプリング数が少ないと周波数分解能は下がる。一方、最大エントロピー(MEM)処理の場合、周波数分解能はサンプリング数に依存せず、高い分解能が得られるが、スペクトルの強度が忠実に再現されない。したがってFFT処理のスペクトルの強度の忠実性があるという利点とMEM処理の高い周波数分解能が得られるという利点を組み合わせて周波数解析を行うようにしたものである。特に、高速フーリエ変換(FFT)処理の場合は、周波数分解能に多少問題はあるものの、複数パルスが重畳した入力波に対しては分離/識別ができる上、目標の有無および強度については忠実であるため、目標識別などの周波数解析にはよく使用されている。(特許文献1参照)
【0004】
また、到来電波の中間周波数信号をアナログ/デジタル(A/D)変換した後の信号をサンプリングして記憶し、この記憶されたサンプリング値を高速フーリエ変換(FFT)処理して得られた周波数成分を電波諸元分析器で分析することにより、パルス幅、パルス繰返し周期、周波数などの電波諸元を測定するようにしている。(特許文献2参照)
【0005】
【特許文献1】特開2001−349941号公報
【特許文献2】特開平11−211763号公報(図5、段落番号0014)
【発明の開示】
【発明が解決しようとする課題】
【0006】
従来、FFT処理によるパルス検出を行う際、システムが要求する検出パルスの周波数精度、分解能の都合から、FFT処理時間(ポイント数)を所望の固定数で処理を行うケースが多い。このようにFFT処理のポイント数を固定にすると、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対しては、所望の信号を正確に抽出することができず、パルス諸元検出の精度が悪くなってしまう問題があった。
例えばレベルの低い信号の場合、FFTポイント数がパルス幅に対して十分でないと、信号成分の足し込みが少ないため、FFT処理結果のピークが小さくなってしまい、検出感度が悪くなる。
また、パルス幅に対して長すぎるFFTポイント数の場合、余分な成分を多く含むようになるため、FFT処理結果のピークが小さくなってしまい、検出感度が悪くなる。
【0007】
この発明は、このような従来の課題を解決するため、受信信号の特性(パルス振幅、パルス幅など)に応じた最適ポイント数でのFFT処理を行い、パルス諸元検出精度を高く
することができるパルス諸元検出装置を提供することを目的とするものである。
【課題を解決するための手段】
【0008】
この発明のパルス諸元検出装置は、到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ/デジタル変換回路、このアナログ/デジタル変換回路からのデジタルサンプル信号に対して、高速フーリエ変換(FFT)の処理ポイント数を可変してFFT解析処理を行い、検出周波数ピーク値が最大となる処理ポイント数の周波数データを出力する第1のFFT処理回路、及びこの第1のFFT処理回路の出力である周波数データから上記到来電波の諸元を検出する第2のFFT処理回路を備えたものである。
【0009】
またこの発明のパルス諸元検出装置は、到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ/デジタル変換回路、このアナログ/デジタル変換回路からのデジタルサンプル信号を記憶するメモリ、このメモリに記憶された受信データから予め用意したFFT処理ポイント数の異なる複数のFFT演算処理を行い、最適ポイント数を決定するプロセッサ、このプロセッサで決定された最適ポイント数により、前記アナログ/デジタル変換回路からのデジタルサンプル信号に対して高速フーリエ変換(FFT)処理を行い、その処理結果の周波数データを出力する第1のFFT処理回路、及びこの第1のFFT処理回路の出力である周波数データから上記到来電波の諸元を検出する第2のFFT処理回路を備えたものである。
【発明の効果】
【0010】
この発明によれば、FFT処理回路における処理ポイント数を可変してFFT解析処理を行うため、受信信号の特性(パルス振幅、パルス幅など)に応じて最適ポイント数でのFFT処理が可能となり、受信信号のレベルが低い場合やパルス幅が短い場合でも、パルス検出感度、周波数分解能を向上することができ、パルス諸元検出の精度が高くなる。
【発明を実施するための最良の形態】
【0011】
実施の形態1.
以下、この発明の実施の形態1におけるパルス諸元検出装置を図に基づいて説明する。図1はこの発明の実施の形態1における基本構成図、図2は図1における第1のFFT処理回路の機能構成図、図3は図1における第2のFFT処理回路の機能構成図、図4は第1のFFT処理回路の動作説明図、図5及び図6は第2のFFT処理回路におけるパルス諸元検出の動作説明図である。
【0012】
図1の基本構成図において、アンテナ1は到来電波の高周波(RF)信号を受信する。アンテナ1から出力されるRF信号は中間周波数(IF=Intermediate Frequency)信号へ周波数変換するミキサ2などを有した受信部3に入力される。受信部3で変換された中間周波数信号は、アナログ信号をデジタル信号に変換するアナログ/デジタル(A/D)変換回路4に入力される。A/D変換回路4でデジタルの信号に変換された中間周波数信号はそれぞれ高速フーリエ変換(FFT)処理を行なうハードウェア構成の第1のFFT処理回路5と第2のFFT処理回路6に入力される。プロセッサ7は第2のFFT処理回路6で分析されたパルス諸元データ(TOA,PW,PA,W)に基づき、目標識別を行うものである。
【0013】
第1のFFT処理回路5は受信信号のパルス検出用のFFT処理回路で、FFT処理を行うFFT処理ポイント数を受信した信号に適応して変更し、最適ポイント数における周波数のピーク値のデータを第2のFFT処理回路6に入力する。第2のFFT処理回路6
は、固定の処理ポイントでFFT処理を行うと共に、第1のFFT処理回路5で検出したピーク値の周波数データをもとに不要な信号を除き、その結果によりパルス諸元を検出する。なお、第1のFFT処理回路5および第2のFFT処理回路6の具体的構成については図2および図3で説明する。
【0014】
図2は第1のFFT処理回路5の機能構成図を示すもので、A/D変換後の受信信号であるデジタルのIF信号を入力し、FFT解析処理を行うFPGA(Field Programmable
Gate array)などの再プログラム可能なFFT処理部51と、このFFT処理部51でFFT処理する際のFFT処理ポイント数a、b、・・・、nの複数の回路データ52a、52b、・・52nを予め記憶したROMなどの記憶装置52と、この記憶装置52から順次異なるFFT処理ポイント数を読み込んでFFT処理部51でFFT解析処理した結果の検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路53とを有している。そしてFFT処理部51は結果比較回路53で選択された最適処理ポイント数の回路データを記憶装置52から再度読み込んでFFT処理し、そのピーク値を検出した周波数データを出力するようにしている。
【0015】
図3は第2のFFT処理回路6の機能構成図を示すもので、A/D変換後の受信信号であるデジタルのIF信号を入力し、システム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)でFFT処理するFFT回路61と、このFFT回路61の出力と第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理回路62と、ベースバンドシフト回路63と、逆FFT処理回路64と、受信信号のパルス諸元(PA、PW、TOA)を算出するパルス諸元検出回路65とを有する。なおFFT回路61、ベースバンドシフト回路63、逆FFT処理回路64、パルス諸元検出回路65は、高速フーリエ変換(FFT)の処理によりパルス諸元を検出する装置として従来から知られているもので、ここでは詳細な説明は省略する。
【0016】
次に、図1〜図3の構成によるパルス諸元検出動作を図4乃至図6に基づき説明する。まずアンテナ1で受信した高周波(RF)信号は受信部3のミキサ2により中間周波数(IF)信号へ周波数変換される。受信部3で変換された中間周波数信号は、A/D変換回路4にて高速サンプリングし、デジタルサンプル信号とする。A/D変換回路4によりデジタルに変換されたIF信号は、第1のFFT処理回路5及び第2のFFT処理回路6に入力する。
【0017】
第1のFFT処理回路5は、予め数種のFFT処理ポイント数を設定した回路構成のコンフィギュレーションデータを備えた記憶装置52を有し、FFT処理部51はシステム動作状態で回路構成を変更できるリコンフィギュレーション機能を使って、順次処理ポイント数を変えた回路に書き換えて、ハードウェア(FPGA等)に反映実行してFFT演算処理する。結果比較回路53はFFT処理部51で処理した複数の処理ポイント数によるFFT処理結果により、受信信号に適応した最適のポイント数を判断する。具体的には、結果比較回路53はFFT処理部51が順次処理ポイント数を変えてFFT演算処理して結果、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定する。さらにその最適ポイント数の回路データを記憶装置52から選択して、FFT処理部51はハードウェアの回路構成をリコンフィギュレーションにより最適FFTポイント数の回路に書き換え、再度FFT処理を実行することにより、到来電波の周波数データを算出する。
【0018】
図4は第1のFFT処理回路5のFFT処理部51で処理ポイント数を可変してFFT演算処理を行った場合の所定周波数成分を示す特性図で、図4(a)はFFT処理ポイン
ト数aで処理した周波数特性、図4(b)はFFT処理ポイント数bで処理した周波数特性、・・・、図4(n)はFFT処理ポイント数nで処理した周波数特性をそれぞれ示す。この図4ではFFT処理ポイント数bで処理した時の検出周波数のピーク値が、その他のFFT処理ポイント数a、nでFFT処理したものより高く、最大である。
したがって結果比較回路53では処理ポイント数bで処理した場合を最適ポイント数として選択し、FFT処理部51はこの最適の処理ポイント数bを記憶装置52から読み込んで回路を書き換えて再度FFT処理し、到来電波のピーク値の周波数データを算出し、第2のFFT処理回路6に出力する。
【0019】
第2のFFT処理回路6は、FFT回路61でシステム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)で、A/D変換後の受信信号であるデジタルのIF信号を入力してFFT処理する。そしてフィルタリング処理回路62は、FFT回路61で処理した周波数データと第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行う。このようにしてフィルタリング処理した後の信号データは、従前と同様にベースバンドシフト回路63、逆FFT処理回路64で処理され、パルス諸元検出回路65で受信信号のパルス諸元(PA、PW、TOA)を算出する。
【0020】
図5は第2のFFT処理回路6でのFFT処理結果の周波数スペクトル図と周波数分解能によるパルス諸元の概念図、図6は第2のFFT処理回路6で検出されるパルス諸元の概念図である。図5(a)はFFT処理を複数回行うことにより複数波の周波数成分(パルス諸元1、2)が検出された場合の周波数特性を示し、図5(b)は、横軸を時間にスレッショルドレベルを越えた振幅値の周波数データをプロットしたものである。ここでは到来時刻TOA1に周波数F1、パルス幅PW1、またパルス到来時刻TOA2に周波数F2、パルス幅PW2の重畳した2波が分離、検出できたことを示す。
更にビデオ波形に対するパルス諸元の概念図を示す図6では、予めシステムにて定義されるスレッショルドを超えるとパルス入力が有るものと判断し、その諸元検出を実行する。ここでは、所定の周波数Fの到来電波がパルス到来時刻TOAに、パルス幅PW、パルス振幅PAで検出されたことを示す。
【0021】
以上のように実施の形態1の発明では、FFT処理を行うFFTポイント数を受信した信号に適応するよう変更してFFT処理し、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定して、パルス検出を行うようにしているから、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対しての検出感度を向上することができる。
【0022】
実施の形態2.
次に、この発明の実施の形態2におけるパルス諸元検出装置を図に基づいて説明する。図7はこの発明の実施の形態2における第1のFFT処理回路の機能構成図である。この図7は実施の形態1で説明した図1に示す基本構成図の第1のFFT処理回路5として用いられるもので、その他の構成は実施の形態1の基本構成図と同じに付き、説明を省略する。
【0023】
第1のFFT処理回路5の機能構成図を示す図7において、FFT処理部51はA/D変換後の受信信号であるデジタルのIF信号を入力し、FFT解析処理を行うFPGA(Field Programmable Gate array)などのFFT処理部で、実施の形態1とほぼ同じものである。但し、実施の形態1では、FFT処理部51のFPGAの回路そのものを、あるポイント数の回路に書き換えていたが、この実施の形態2では、FPGAの書き換えをするのではなく、FFT処理ポイント数を1つのパラメータとして扱い、可変とできるような回路構成としたものである。
【0024】
この実施の形態2における第1のFFT処理回路5は、FFT処理部51でFFT処理する際のFFT処理ポイント数a、b、・・・、nをパラメータとして可変できるFFT処理ポイント数制御回路54を有している。FFT処理部51はFFT処理ポイント数制御回路54から順次異なるFFT処理ポイント数を読み込んでFFT解析処理する。結果比較回路53はFFT処理部51でFFT処理した結果の検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する。そしてFFT処理部51は結果比較回路53で選択された最適処理ポイント数をFFT処理ポイント数制御回路54から再度読み込んでFFT処理し、そのピーク値を検出した周波数データを出力するようにしている。
【0025】
この実施の形態2におけるパルス諸元検出動作を説明する。アンテナ1で受信した高周波(RF)信号は受信部3のミキサ2により中間周波数(IF)信号へ周波数変換され、A/D変換回路4によりデジタルの中間周波数信号とされて、第1のFFT処理回路5及び第2のFFT処理回路6に入力されることは実施の形態1と同じである。
第1のFFT処理回路5のFFT処理部51は、A/D変換後の受信信号が入力された時に、FFT処理ポイント数制御回路54から処理ポイント数が、ポイント数a、b、・・、nというように順にパラメータとして与えられる。FFT処理部51は順次与えられた処理ポイント数をハードウェア(FPGA等)に反映実行してFFT演算処理する。結果比較回路53はFFT処理部51で処理した複数の処理ポイント数によるFFT処理結果の検出周波数のピーク値を比較し、検出周波数ピーク値が最大となるポイント数を最適ポイント数として判断し、FFT処理ポイント数制御回路54に出力する。そして得られた最適ポイント数の情報を基に、FFT処理部51はFFT処理ポイント数制御回路54から得られた最適FTTポイント数で、再度FFT処理を実行することにより、到来電波のピーク検出の周波数データを算出し、第2のFFT処理回路6に出力する。
【0026】
第2のFFT処理回路6は、システム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)のFFT処理とパルス諸元データを検出するものであり、実施の形態1と同じものである。第2のFFT処理回路6では実施の形態1と同様に、FFT回路61で処理した周波数データと第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆FFT処理を行い、受信信号のパルス諸元(PA、PW、TOA)を算出する。
【0027】
以上のように実施の形態2の発明では、FFT処理を行うハードウェアのパラメータを逐次変更することにより、受信信号の特性(パルス振幅、パルス幅など)に応じて最適ポイント数でのFFT処理が可能となるため、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対してのパルス検出感度、周波数分解能の向上につながる。
【0028】
実施の形態3.
次に、この発明の実施の形態3におけるパルス諸元検出装置を図に基づいて説明する。図8はこの発明の実施の形態3における第1のFFT処理回路の機能構成図である。この図8は実施の形態1で説明した図1に示す基本構成図の第1のFFT処理回路5として用いられるもので、その他の構成は実施の形態1の基本構成図と同じに付き、説明を省略する。
【0029】
第1のFFT処理回路5の機能構成図を示す図8において、第1のFFT処理回路5は処理ポイント数aのFTT回路51a、処理ポイント数bのFTT回路51b、・・・処理ポイント数nのFTT回路51nのように予め数種類のFFT処理ポイント数によるFTT回路を有している。結果比較回路53は各FFT回路51a、51b、・・・51n
でFFT処理した結果の検出周波数のピーク値を比較する。最適ポイント数選択回路55は結果比較回路53で比較した検出周波数のピーク値が最大となる処理ポイント数を最適ポイント数として選択する。そして最適ポイント数選択回路55は選択した最適ポイント数のFFT回路51(a、b、・・、nのいずれか1つ)を切替スイッチ56により切り替え選択し、選択されたFFT回路51(a、b、・・、nのいずれか1つ)で検出されたピーク値の周波数データを出力するようにしている。
【0030】
この実施の形態3におけるパルス諸元検出動作を説明する。アンテナ1で受信した高周波(RF)信号は受信部3のミキサ2により中間周波数(IF)信号へ周波数変換され、A/D変換回路4によりデジタルの中間周波数信号とされて、第1のFFT処理回路5及び第2のFFT処理回路6に入力されることは実施の形態1と同じである。
第1のFFT処理回路5では、処理ポイント数の異なる各FTT回路51a、FTT回路51b、・・・、FTT回路51nの全てが、A/D変換後の受信信号であるデジタルのIF信号を入力し、それぞれの処理ポイント数でFFT解析処理し、その処理結果を結果比較回路53に出力する。結果比較回路53では、各FFT回路51a、51b、・・・51nでFFT処理した結果の検出周波数のピーク値を比較し、最適ポイント数選択回路55で検出周波数のピーク値が最大となる処理ポイント数を最適ポイント数として選択する。そして最適ポイント数選択回路55は、得られた最適ポイント数の情報を基に、数種類のFFTポイント数のFFT回路の中から最適なポイント数の回路を切替スイッチ56により選択し、選択されたFFT回路51(a、b、・・、nのいずれか1つ)で検出されたピーク値の周波数データを、第2のFFT処理回路6に出力する。
【0031】
第2のFFT処理回路6は、システム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)のFFT処理とパルス諸元データを検出するものであり、実施の形態1と同じものである。第2のFFT処理回路6では実施の形態1と同様に、FFT回路61で処理した周波数データと第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆FFT処理を行い、受信信号のパルス諸元(PA、PW、TOA)を算出する。
【0032】
以上のように実施の形態3の発明では、予め数種類のFFT処理のポイント数をそれぞれ担当する回路を備え、全てのポイント数でのFFT処理を実行し、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定し、最適ポイント数のFFT回路で検出した周波数データをもとにパルス諸元しているから、受信信号の特性(パルス振幅、パルス幅など)に応じて最適ポイント数でのFFT処理が可能となり、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対してのパルス検出感度、周波数分解能の向上につながる。
【0033】
実施の形態4.
次にこの発明の実施の形態4におけるパルス諸元検出装置を図に基づいて説明する。図9はこの発明の実施の形態4における基本構成図、図10は図9におけるプロセッサ7で最適FTT処理ポイントを決定する場合の概念図である。
【0034】
図9の基本構成図において、アンテナ1は到来電波の高周波(RF)信号を受信する。アンテナ1から出力されるRF信号は中間周波数(IF=Intermediate Frequency)信号へ周波数変換するミキサ2などを有した受信部3に入力される。受信部3で変換された中間周波数信号は、アナログ信号をデジタル信号に変換するアナログ/デジタル(A/D)変換回路4に入力される。A/D変換回路4でデジタルの信号に変換された中間周波数信号はそれぞれ高速フーリエ変換(FFT)処理を行なうハードウェア構成の第1のFFT処理回路5と第2のFFT処理回路6とメモリ回路8に入力される。プロセッサ7は第2
のFFT処理回路6で分析されたパルス諸元データ(TOA,PW,PA,W)に基づき、目標識別を行うものであるが、この実施の形態4では更に、メモリ8に保存された受信信号データを元に、プロセッサ7のソフトウェアにより予め用意した数種類のFFTポイント数全ての演算処理を行い、その中から検出周波数ピーク値が最大となるポイント数を最適処理ポイント数として決定する。
【0035】
第1のFFT処理回路5は、実施の形態1〜3で説明した第1のFFT処理回路5のいずれか1つが使用される。但し、実施の形態4で使用される第1のFFT処理回路5では、最適ポイント数はプロセッサ7のソフトウェアで決定されるので、実施の形態1〜3で説明した第1のFFT処理回路5に含まれていた結果比較回路53は省略することができる。
第2のFFT処理回路6は、固定の処理ポイントでFFT処理を行うと共に、第1のFFT処理回路5で検出したピーク値の周波数データをもとに不要な信号を除き、その結果によりパルス諸元を検出するもので、実施の形態1で説明した第2のFFT処理回路6と同じものが使用される。
【0036】
次に図10に基づきプロセッサ7のソフトウェア処理について説明する。ソフトウェア71は、メモリ回路8からの受信信号データ(デジタル信号に変換された中間周波数信号)を元に、処理ポイント数aのFTT処理、処理ポイント数bのFTT処理、・・・、処理ポイント数nのFTT処理というように、予め用意した数種類のFFTポイント数全ての演算処理を行う。ソフトウェア72は、ソフトウェア71でFFT処理した結果の検出周波数のピーク値を比較し、その中から検出周波数ピーク値が最大となるポイント数を最適処理ポイント数として決定する。
この決定された最適処理ポイント数は図9の第1のFFT処理回路5に入力され、第1のFFT処理回路5は受信信号に適応した最適FFT処理回路に切り替えられ、最適ポイント数でのハードウェアによるFFT処理で受信信号のパルスを検出する。こうして第1のFFT処理回路5は最適なポイント数によるFFT処理を行い、受信信号のピーク検出の周波数データを算出し、第2のFTT処理回路6に入力する。
【0037】
ハードウェア構成の第2のFFT処理回路6は、システム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)のFFT処理回路であり、第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆FFT処理を行い、受信信号のパルス諸元(PA、PW、TOA)を算出する。
【0038】
以上のように実施の形態4の発明は、最適FFTポイント数を求める際にソフトウェアによる最適FFTポイント数の判断処理を実施するようにしているから、システムの小型化、最適FFTポイントの判断方法を柔軟に変更できるようになる。また実際に、全ポイント数のFFT処理結果を求めるため、その受信信号に対する最適FFTポイント数を求めることができる。
【0039】
実施の形態5.
次に、この発明の実施の形態5におけるパルス諸元検出装置を図に基づいて説明する。図11はこの発明の実施の形態5におけるプロセッサ7で最適FTT処理ポイントを決定する場合の概念図である。この図11は実施の形態4で説明した図9に示す基本構成図のプロセッサ7のソフトウェアを示すもので、その他の構成は実施の形態4の基本構成図と同じに付き、説明を省略する。
【0040】
図10に基づきプロセッサ7のソフトウェア処理について説明する。ソフトウェア73は、メモリ回路8からの受信信号データ(デジタル信号に変換された中間周波数信号)を
元に、処理ポイント数nのFTT処理、・・・、処理ポイント数cのFTT処理、処理ポイント数bのFTT処理、処理ポイント数aのFTT処理というように(但しn>・・>c>b>a)、予め用意した数種類のFFTポイント数の演算処理を、処理ポイント数の多いものから少ないものへと順に処理する。ソフトウェア74は、ソフトウェア73で順にFFT処理した結果、所定レベル以上のパルスが検出できたポイント数を最適処理ポイント数として決定する。
この決定された最適処理ポイント数は図9の第1のFFT処理回路5に入力され、第1のFFT処理回路5は受信信号に適応した最適FFT処理回路に切り替えられ、最適ポイント数でのハードウェアによるFFT処理で受信信号のパルスを検出する。こうして第1のFFT処理回路5は最適なポイント数によるFFT処理を行い、受信信号のピーク検出の周波数データを算出し、第2のFTT処理回路6に入力する。
【0041】
ハードウェア構成の第2のFFT処理回路6は、システム要求からくる周波数精度(分解能)を確保する為の所定のポイント数(固定)のFFT処理回路であり、第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆FFT処理を行い、受信信号のパルス諸元(PA、PW、TOA)を算出する。
【0042】
以上のように実施の形態5の発明は、最適ポイント数の判断方法として、ソフトウェアにより予め用意した数種類のFFTポイント数の演算処理を、ポイント数の多いものから少ないものへと順に処理していき、パルス検出できたポイント数を最適ポイント数としているから、システムの小型化、最適FFTポイントの判断方法を柔軟に変更できるようになる。また実施の形態4より精度は落ちるが処理時間を短くすることが可能となる。
【図面の簡単な説明】
【0043】
【図1】この発明の実施の形態1におけるパルス諸元検出装置の基本構成図である。
【図2】図1における第1のFFT処理回路の機能構成図である。
【図3】図1における第2のFFT処理回路の機能構成図である。
【図4】図1における第1のFFT処理回路の動作説明図である。
【図5】図1における第2のFFT処理回路でのFFT処理結果の周波数スペクトル図と周波数分解能によるパルス諸元の概念図である。
【図6】図1における第2のFFT処理回路で検出されるパルス諸元の概念図である。
【図7】この発明の実施の形態2におけるパルス諸元検出装置に使用される第1のFFT処理回路の機能構成図である。
【図8】この発明の実施の形態3におけるパルス諸元検出装置に使用される第1のFFT処理回路の機能構成図である。
【図9】この発明の実施の形態4におけるパルス諸元検出装置の基本構成図である。
【図10】この発明の実施の形態4におけるプロセッサのソフトウェア処理による最適ポイント数決定の概念図である。
【図11】この発明の実施の形態5におけるプロセッサのソフトウェア処理による最適ポイント数決定の概念図である。
【符号の説明】
【0044】
1:アンテナ 2:ミキサ
3:受信部 4:A/D変換回路
5:第1のFFT処理回路 6:第1のFFT処理回路
7:プロセッサ 8:メモリ回路
51:FTT処理部 52:記憶装置(ROM)
53:結果比較回路 54:FFT処理ポイント数制御回路
55:最適ポイント数選択回路 56:切替スイッチ
61:FFT回路 62:フィルタリング処理回路
63:ベースバンドシフト回路 64:逆FFT処理回路
65:パルス諸元検出回路 71:FFT処理のソフトウェア
72:最適ポイント数決定のソフトウェア 73:FFT処理のソフトウェア
74:パルス検出のソフトウェア。
【特許請求の範囲】
【請求項1】
到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ/デジタル変換回路、このアナログ/デジタル変換回路からのデジタルサンプル信号に対して、高速フーリエ変換(FFT)の処理ポイント数を可変してFFT解析処理を行い、検出周波数ピーク値が最大となる処理ポイント数の周波数データを出力する第1のFFT処理回路、及びこの第1のFFT処理回路の出力である周波数データから上記到来電波の諸元を検出する第2のFFT処理回路を備えたパルス諸元検出装置。
【請求項2】
第1のFFT処理回路は、FFT処理ポイント数が異なる複数の回路データを記憶した記憶装置と、この記憶装置から順次FFT処理ポイント数が異なる回路データを読み込んでFFT解析処理を行うFFT処理部と、このFFT処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路とを有し、前記FFT処理部は前記結果比較回路で選択された最適ポイント数の回路データを前記記憶装置から読み込んでFFT処理し、その周波数データを出力するようにした請求項1に記載のパルス諸元検出装置。
【請求項3】
第1のFFT処理回路は、FFT処理ポイント数を可変できる処理ポイント数制御回路と、この処理ポイント数制御回路から出力される複数の異なるFFT処理ポイント数でFFT解析処理を行うFFT処理部と、このFFT処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路とを有し、前記FFT処理部は前記結果比較回路で選択された最適ポイント数を前記処理ポイント数制御回路から入力してFFT処理し、その周波数データを出力するようにした請求項1に記載のパルス諸元検出装置。
【請求項4】
第1のFFT処理回路は、FFT処理ポイント数が異なる複数のFFT処理部と、これら複数のFFT処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数のFFT処理部を選択する結果比較回路と、この結果比較回路で選択された前記FFT処理部からの周波数データを出力する選択回路とを有した請求項1に記載のパルス諸元検出装置。
【請求項5】
到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ/デジタル変換回路、このアナログ/デジタル変換回路からのデジタルサンプル信号を記憶するメモリ、このメモリに記憶された受信データから予め用意したFFT処理ポイント数の異なる複数のFFT演算処理を行い、最適ポイント数を決定するプロセッサ、このプロセッサで決定された最適ポイント数により、前記アナログ/デジタル変換回路からのデジタルサンプル信号に対して高速フーリエ変換(FFT)処理を行い、その処理結果の周波数データを出力する第1のFFT処理回路、及びこの第1のFFT処理回路の出力である周波数データから上記到来電波の諸元を検出する第2のFFT処理回路を備えたパルス諸元検出装置。
【請求項6】
プロセッサは、予め用意した数種類のFFT処理ポイント数の演算処理を行い、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定するようにした請求項5に記載のパルス諸元検出装置。
【請求項7】
プロセッサは、予め用意した数種類のFFT処理ポイント数の演算処理を、ポイント数の多いものから少ないものへと順に処理していき、パルス検出できた時点でのポイント数を最適ポイント数として決定するようにした請求項5に記載のパルス諸元検出装置。
【請求項8】
第2のFFT処理回路は、アナログ/デジタル変換回路からのデジタルサンプル信号に対して固定の処理ポイントで高速フーリエ変換(FFT)処理を行うFFT回路と、このFFT回路の出力と第1のFFT処理回路から出力される周波数データから、その周波数データ以外の周波数成分の振幅を削除するフィルタリング処理回路と、このフィルタリング処理回路からの出力から到来電波の諸元を検出するパルス諸元検出回路とを有する請求項1〜請求項7のいずれか1項に記載のパルス諸元検出装置。
【請求項1】
到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ/デジタル変換回路、このアナログ/デジタル変換回路からのデジタルサンプル信号に対して、高速フーリエ変換(FFT)の処理ポイント数を可変してFFT解析処理を行い、検出周波数ピーク値が最大となる処理ポイント数の周波数データを出力する第1のFFT処理回路、及びこの第1のFFT処理回路の出力である周波数データから上記到来電波の諸元を検出する第2のFFT処理回路を備えたパルス諸元検出装置。
【請求項2】
第1のFFT処理回路は、FFT処理ポイント数が異なる複数の回路データを記憶した記憶装置と、この記憶装置から順次FFT処理ポイント数が異なる回路データを読み込んでFFT解析処理を行うFFT処理部と、このFFT処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路とを有し、前記FFT処理部は前記結果比較回路で選択された最適ポイント数の回路データを前記記憶装置から読み込んでFFT処理し、その周波数データを出力するようにした請求項1に記載のパルス諸元検出装置。
【請求項3】
第1のFFT処理回路は、FFT処理ポイント数を可変できる処理ポイント数制御回路と、この処理ポイント数制御回路から出力される複数の異なるFFT処理ポイント数でFFT解析処理を行うFFT処理部と、このFFT処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路とを有し、前記FFT処理部は前記結果比較回路で選択された最適ポイント数を前記処理ポイント数制御回路から入力してFFT処理し、その周波数データを出力するようにした請求項1に記載のパルス諸元検出装置。
【請求項4】
第1のFFT処理回路は、FFT処理ポイント数が異なる複数のFFT処理部と、これら複数のFFT処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数のFFT処理部を選択する結果比較回路と、この結果比較回路で選択された前記FFT処理部からの周波数データを出力する選択回路とを有した請求項1に記載のパルス諸元検出装置。
【請求項5】
到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ/デジタル変換回路、このアナログ/デジタル変換回路からのデジタルサンプル信号を記憶するメモリ、このメモリに記憶された受信データから予め用意したFFT処理ポイント数の異なる複数のFFT演算処理を行い、最適ポイント数を決定するプロセッサ、このプロセッサで決定された最適ポイント数により、前記アナログ/デジタル変換回路からのデジタルサンプル信号に対して高速フーリエ変換(FFT)処理を行い、その処理結果の周波数データを出力する第1のFFT処理回路、及びこの第1のFFT処理回路の出力である周波数データから上記到来電波の諸元を検出する第2のFFT処理回路を備えたパルス諸元検出装置。
【請求項6】
プロセッサは、予め用意した数種類のFFT処理ポイント数の演算処理を行い、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定するようにした請求項5に記載のパルス諸元検出装置。
【請求項7】
プロセッサは、予め用意した数種類のFFT処理ポイント数の演算処理を、ポイント数の多いものから少ないものへと順に処理していき、パルス検出できた時点でのポイント数を最適ポイント数として決定するようにした請求項5に記載のパルス諸元検出装置。
【請求項8】
第2のFFT処理回路は、アナログ/デジタル変換回路からのデジタルサンプル信号に対して固定の処理ポイントで高速フーリエ変換(FFT)処理を行うFFT回路と、このFFT回路の出力と第1のFFT処理回路から出力される周波数データから、その周波数データ以外の周波数成分の振幅を削除するフィルタリング処理回路と、このフィルタリング処理回路からの出力から到来電波の諸元を検出するパルス諸元検出回路とを有する請求項1〜請求項7のいずれか1項に記載のパルス諸元検出装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2009−180540(P2009−180540A)
【公開日】平成21年8月13日(2009.8.13)
【国際特許分類】
【出願番号】特願2008−17784(P2008−17784)
【出願日】平成20年1月29日(2008.1.29)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成21年8月13日(2009.8.13)
【国際特許分類】
【出願日】平成20年1月29日(2008.1.29)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]