フィルタ装置

【課題】低消費電流、高速温度補正、小型回路を実現するバラツキ補正可能なフィルタ装置を提供する。
【解決手段】基準信号発生器の信号を基準フィルタ及び位相比較器に接続し、その結果をデコード、レジスタに格納し調整フィルタをそのレジスタデータで実施する。また温度検出器により調整初期の温度と再調整時の温度変化量をデコードし、初期のレジスタデータに温度変化の補正を高速で行う事で、低消費、高性能、小型のフィルタ装置を提供できる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に携帯電話の受信ＩＱ復調回路に用いられ、半導体装置に内蔵されるバラツキ補正の可能なフィルタ装置に関する。
【背景技術】
【０００２】
近年、携帯電話機においては小型化への要求が強く、フィルタ装置は半導体装置に内蔵化されるようになってきている一方で、通話待ち受け時間の長時間化も要望され、受信回路の低消費電力化が強く望まれている。
【０００３】
ここで図７を用いて従来のフィルタバラツキ調整回路と図８の低消費電流を実現したフィルタ装置を説明する。
【０００４】
図７において基準信号発生器４２から出た出力信号を基準フィルタ４３を通した信号と基準信号を位相比較器４４に入力し、その位相誤差出力を誤差電圧発生器４５に入力しその結果を基準フィルタ４３と調整フィルタ４６に入力する事で調整フィルタ４６のカットオフ周波数を常時調整するフィルタ装置である。このフィルタ装置ではバラツキ及び温度変化等の変動を常時検出、制御させる事ができる。しかしながらこの調整回路では常時全回路が動作している為、消費電流が多いという欠点を有する。
【０００５】
図８はこの問題を解決する為に基準信号を分周した信号を基準フィルタと位相比較器に入力しその位相差をカウンターで演算しデコードした結果をレジスタで保持しておき、その結果を調整フィルタに使用する装置で、レジスタと調整フィルタ以外の回路をあるタイミングで動作させたあと回路を止めることを可能にする事で消費電力化を実現している。
【０００６】
しかしながら、図８の発明は一度フィルタ調整をしたあとはその位相比較データを保持しつづけ、低消費電流を実現するものであるが、その後の温度変化に対しては補正が出来ないという短所を有している。またそれを補う為には調整精度を上げる事で対策可能であるが、一例としてフィルタ調整用の抵抗を多くすることで温度変化した際の変動量を抑圧する事が可能になるが、それを実現させる為には多くの回路電流が必要になることや、回路規模も大きくなり低消費、小型という市場要望とは逆行してしまう。また温度補正を行う手段としてこの発明回路を間欠的に動作させ補正するという手段も考えられるが、本発明では基準フィルタの位相誤差を検出させるため、特にフィルタの動作安定時間を考えると短時間での調整は不可能である。
【０００７】
なお、この出願に関する先行技術文献情報としては、例えば特許文献１が知られている。
【特許文献１】特開２００４−１７２９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は前述の発明の欠点である、温度補正を小規模の回路追加で実現し電流増加も抑圧する事を実現するものである。また短時間に温度補正を行う事が可能であるため特にワイドバンドＣＤＭＡのような常時受信のシステムにおいても受信特性を劣化させず受信時間中にもフィルタ特性の変動補正が可能となる。
【課題を解決するための手段】
【０００９】
前述の課題を解決する為に、本発明では温度検出器とそのデータをデコードするデコーダとそのデータを保管するレジスタとそのレジスタのデータと再検出時にのデータを比較する比較デコーダを従来の発明装置に接続する事で再調整時の温度検出データを初期温度検出データと比較し、そのシフト量をデジタルデータとして従来発明装置のレジスタデータを補正する。
【発明の効果】
【００１０】
本発明を実施する事で回路規模及び消費電流を大きく増加させることなく従来発明で問題のある温度変化に対して補正が出来る。また連続受信を行うワイドバンドＣＤＭＡにおいても通話中での温度補正も実現できセット性能の向上に大きく貢献できる。
【発明を実施するための最良の形態】
【００１１】
（第１の実施形態）
以下、本発明の第１の実施形態について図面を参照しながら説明する。
【００１２】
図１は本発明の一実施形態に係るフィルタ装置の一構成例を示す回路ブロック図である。図１において、１は基準信号発生源、２は分周器である。３は基準フィルタで図５に示すような２次フィルタとして構成される。４は位相検出器で５はコンパレータ、６はカウンター、７はデコーダ、８はレジスタ、９はフィルタ制御線、１５は調整フィルタである。調整フィルタ１５の一構成例として図６を示す。このフィルタは抵抗３１、抵抗３２、ｎ番目の抵抗３３とスイッチ３４及び抵抗３５、抵抗３６およびｎ番目の抵抗３７とスイッチ３８と容量４０、容量３９、オペアンプ４１で構成される。この調整はＣＲ積の定数をスイッチで選択して切り替えるため前記調整は容量の切替でも実現可能である。また本発明は温度検出器１０、コンパレータ１１、デコーダ１２、レジスタ１３、比較デコーダ１４、スイッチ１６および１７（Ａ）、１７（Ｂ）を有する。温度検出器１０の一構成例として図３に示す。本例は電流源１８とダイオード１９で構成され、ダイオードの温度特性を活用するものである。
【００１３】
この温度検出器から検出された情報をコンパレータ１１で動作時の温度を検出しデコーダ１２で温度状態をデコードする。その結果をスイッチ１６及びスイッチ１７（Ａ），１７（Ｂ）を選択してレジスタ１３及び比較デコーダ１４に入力しその結果でレジスタ８を再設定するという動作を行う。ここで図４にコンパレータ１１の一構成例を示す。２３、２４は電源、２５はｎ番目の電源、２０，２１はヒステリシスを有するコンパレータ、２２はｎ番目のヒステリシスを有するコンパレータである。
【００１４】
次に、以上のように構成された本実施形態のフィルタ構成の動作について図２の回路動作タイミングチャートとともに説明する。
【００１５】
タイミングチャートＡの期間において、ＰＯＮの立ち上がりと同時に、Ｓ１で制御されるスイッチ１６が接続されＳ２で制御されるスイッチ１７（Ａ）、スイッチ１７（Ｂ）はＯＦＦの状態で本実施形態のフィルタは全回路動作を行う。基準信号発生源１が発生する基準信号を分周器２に入力しその分周後の信号を基準フィルタ３と位相比較器４に入力しその位相差を検出しコンパレータ５に入力する。その位相差を基準信号の同期で動作するカウンター６に入力し位相差をデジタル信号に変換しそのデータをデコーダ７に入力しそのデコードデータをレジスタ８に入力し、その結果フィルタ制御線９を調整フィルタ１５へ入力する。そのデータで図６の一例で示される抵抗３１、抵抗３２、ｎ番目の抵抗３３や抵抗３５、３６、ｎ番目の抵抗３７を調整しＣＲのバラツキ補正を実施する。
【００１６】
またこの期間、温度検出器１０で検出された検出結果を図４で一例を示すコンパレータ１１に入力しデコーダ１２に入力、デジタル信号にされた結果はレジスタ１３に格納されている。
【００１７】
次にタイミングチャートＢの期間において温度検出器１０、レジスタ１３、レジスタ８、調整フィルタ１５以外の回路電源をすべてＯＦＦにして低消費化を行う。この期間はレジスタ８に格納されたデータで調整フィルタを制御することでフィルタ特性は維持される。
【００１８】
次にタイミングチャートＣの期間において、コンパレータ１１、デコーダ１２、制御信号Ｓ２で制御されるスイッチ１７（Ａ），１７（Ｂ）を動作させる。このときタイミングチャートＡ期間でレジスタ１３に格納されたデータとデコーダ１２でデコードされたデータを比較デコーダ１４で温度差を比較し、その結果をレジスタ８に入力しタイミングチャートＡの期間でレジスタ８に格納されていたデータを補正する事で温度調整を行う。この制御はタイミングチャートＳ２のように間欠的に行う事で回路動作をＯＮ／ＯＦＦさせる事ができ低消費化を実現する事が出来る。
【００１９】
また本動作は短時間で動作可能となり、基準フィルタ３を再起動させて調整する時間の長さのために実現できない連続受信動作中の温度補正も可能となり、低消費、高性能、小型回路を実現可能な発明である。
【産業上の利用可能性】
【００２０】
以上説明したように、本発明によれば主フィルタのカットオフ周波数を選択する為の制御信号の値をレジスタに保持する事で、基準フィルタ及び位相比較器の動作を停止させる事ができる事。また温度検出器を有する事で任意の時間における温度補正も小規模の回路構成でバラツキ補正機能付きのフィルタ装置を提供させる事が可能になる。また温度差の検出動作が速くできることより今後主流になるワイドバンドＣＤＭＡのような連続受信が必要なシステムでもフィルタ調整が可能となり、フィルタの周囲変化に対する変動を抑圧する事ができるという格別な効果をもつ。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係るフィルタ装置の位置構成例を示す回路ブロック図
【図２】図１の回路ブロックを動作させるタイミングを示すタイミングチャート
【図３】図１の温度検出器の一実施例を示す図
【図４】図１のコンパレータ１１の一実施例を示す図
【図５】図１の基準フィルタの一実施例を示す図
【図６】図１の調整フィルタの一実施例を示す図
【図７】従来のバラツキ補正の可能なフィルタ装置の構成例を示すブロック図
【図８】従来の低消費化を実現したバラツキ補正可能なフィルタ装置の構成例を示すブロック図
【符号の説明】
【００２２】
１、４２、４７基準信号発生源
２、４８分周器
３、４３、４９基準フィルタ
４位相検出器
５第１のコンパレータ
６、５２カウンタ
７第１のデコーダ
８第１のレジスタ
９フィルタ制御線
１０温度検出器
１１第２のコンパレータ
１２第２のデコーダ
１３第２のレジスタ
１４比較デコーダ
１５、４６調整フィルタ
１６第１のスイッチ
１７（Ａ）第２のスイッチ
１７（Ｂ）第３のスイッチ
１８電流源
１９ダイオード
２０、２１、２２、５１コンパレータ
２３、２４、２５電源
２６、２８、３１、３２、３３、３５，３６，３７抵抗
２７、２９、３９、４０容量
３０、４１オペアンプ
４４位相比較器
４５誤差電圧発生器
５０掛け算器
５３デコーダ
５４レジスタ

【特許請求の範囲】
【請求項１】
基準信号を発生する基準信号発生源と、前述基準信号を分周して分周信号を出力する分周器と前述分周信号を入力信号とする基準フィルタと、前述基準フィルタの出力信号と前述分周器からの分周信号とを入力信号として、前述基準フィルタによる位相差に対応したデューティ比を有する信号を出力する位相差検出器と前述位相比較器の出力を入力信号とする第１コンパレータと前述第１コンパレータ出力信号と前述基準信号を入力信号として、前述基準フィルタによる位相差に対応したデューティー比をカウントするカウンターと前述カウンターの出力信号からバラツキ補正のための制御信号をデコードする第１デコーダと、温度検出をする温度検出器と前述温度検出器の結果を入力信号とする第２コンパレータと前述第２コンパレータの結果をデコードする第２デコーダと前述第２デコーダの出力を切り替える第１スイッチ、第２スイッチと前述第１スイッチの出力を保持かつ出力する第２のレジスタと前述第２スイッチの出力と前述第２レジスタ出力を入力とし比較しデコードする比較デコーダとその出力に接続される第３のスイッチとその第３のスイッチの出力と第１デコーダの出力を入力信号とし保持かつ出力する第１レジスタと前述第１レジスタから出力された制御信号に応じてカットオフ周波数を選択する信号処理を行う主フィルタとを備えた事を特徴とするフィルタ装置。
【請求項２】
前記、請求項１のフィルタ装置をある時間で回路全体を動作させたあと、基準信号発生源、基準フィルタ、位相差検出器、第１コンパレータ、カウンター、第１デコーダ、第２コンパレータ、第２デコーダ、比較デコーダの動作を止めることを特徴とした請求項１のフィルタ装置。
【請求項３】
前記、請求項１のフィルタ装置の第２コンパレータ、第２デコーダ、第１スイッチをある時間動作させ第２のレジスタにデータを格納し、その後のある時間で第２コンパレータ、第２デコーダ、第２、第３のスイッチを動作させ第２レジスタに格納されたデータと第２デコーダの結果を比較しデコードする比較デコーダの結果を第１レジスタに書き込み、再度フィルタを調整する事を特徴とした請求項１のフィルタ装置。

【図１】