プラズマディスプレイ装置及びその駆動方法
【課題】残像の発生を低減させ得るプラズマディスプレイ装置及びその駆動方法を提供する。
【解決手段】プラズマディスプレイ装置は、第1電極及び第2電極を備えるプラズマディスプレイパネル100と、サステイン期間において、第1電極に対して連続した2個のサステイン信号を印加するとともに、第2電極に対して複数のサステイン信号を印加する駆動部110と、を備える。
【解決手段】プラズマディスプレイ装置は、第1電極及び第2電極を備えるプラズマディスプレイパネル100と、サステイン期間において、第1電極に対して連続した2個のサステイン信号を印加するとともに、第2電極に対して複数のサステイン信号を印加する駆動部110と、を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ディスプレイ装置に関し、さらに詳細には、プラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【0002】
一般に、プラズマディスプレイ装置は、プラズマディスプレイパネルと、プラズマディスプレイパネルを駆動するための駆動部とを備える。
【0003】
このようなプラズマディスプレイパネルには、隔壁で区画された放電セル内に蛍光体層が形成され、また複数の電極が形成される。
【0004】
そして、駆動部は、電極を介して放電セルに駆動信号を印加する。
【0005】
すると、放電セル内では、供給される駆動信号により放電が発生する。ここで、放電セル内で駆動信号により放電される際、放電セル内に充填されている放電ガスが真空紫外線(Vacuum Ultraviolet rays)を発生し、このような真空紫外線が放電セル内に形成された蛍光体を発光させて、可視光を発生させる。
【0006】
このような可視光により、プラズマディスプレイパネルの画面上に映像が表示される。一方、従来のプラズマディスプレイ装置では、画面上に映像が実現される時に残像が発生するという問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、残像の発生を低減させ得るプラズマディスプレイ装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【0008】
上記の目的を達成すべく、本発明に係るプラズマディスプレイ装置は、第1電極及び第2電極を備えるプラズマディスプレイパネルと、サステイン期間において、前記第1電極に対して連続した2個のサステイン信号を印加するとともに、前記第2電極に対して複数のサステイン信号を印加する駆動部と、を備える。
【0009】
また、本発明に係るプラズマディスプレイ装置の駆動方法は、サステイン期間において、第1電極に第1サステイン信号を印加するステップと、前記第1電極に前記第1サステイン信号を印加した後、第2電極に複数のサステイン信号を印加するステップと、前記第2電極に複数のサステイン信号を印加した後、前記第1電極に前記第1サステイン信号と連続した第2サステイン信号を印加するステップとを含む。
【発明の効果】
【0010】
本発明によれば、残像の発生を防止するという効果がある。
【発明を実施するための最良の形態】
【0011】
以下では、本発明の一実施の形態に係る具体的な実施の形態を、添付した図面を参照して説明する。
【0012】
図1は、本発明の一実施の形態に係るプラズマディスプレイ装置の構成を説明するための図である。
【0013】
図1に示すように、本発明の一実施の形態に係るプラズマディスプレイ装置は、プラズマディスプレイパネル100及び駆動部110を備える。
【0014】
駆動部110は、サステイン期間において、プラズマディスプレイパネル100の第1電極及び第2電極にサステイン信号を印加し、また、第1電極に対して連続した2個のサステイン信号を印加するとともに、前記第2電極に対して複数のサステイン信号を印加する。
【0015】
ここで、図1では、駆動部110が単一のボード(Board)から構成される場合のみを示しているが、本発明の一実施の形態に係るプラズマディスプレイ装置のうち、駆動部110は、プラズマディスプレイパネル100に形成された電極に応じて、複数のボードで構成することもできる。
【0016】
例えば、本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネル100に互いに並置される第1電極、第2電極、及び、第1電極と第2電極に交差する第3電極が形成される場合に、駆動部110は、第1電極を駆動させる第1駆動部(図示せず)と、第2電極を駆動させる第2駆動部と、第3電極を駆動させる第3駆動部(図示せず)とに分離して構成することができる。
【0017】
このような本発明の一実施の形態に係るプラズマディスプレイ装置の駆動部110の詳細は後述する。
【0018】
ここで、プラズマディスプレイパネル100の構造の一例を、図2A〜図2Bに関連付けて詳細に説明すると、以下のとおりである。
【0019】
図2A〜図2Bは、本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネルの構造を説明するための図である。
【0020】
まず、図2Aに示すように、プラズマディスプレイパネル100は、電極、すなわち、互いに並置される第1電極202と第2電極203が形成される前面基板201を備える前面パネル200と、前述の第1電極202及び第2電極203が交差する電極の第3電極213が形成される後面基板211を備える後面パネル210とが合着して構成される。
【0021】
ここで、前面基板201上に形成される電極の第1電極202と第2電極203は、放電空間、すなわち放電セルで放電を発生させ、また、放電セルの放電を維持する。
【0022】
このような第1電極202と第2電極203が形成された前面基板201の上部には、第1電極202と第2電極203を覆うように誘電体層、好ましくは、上部誘電体層204が形成される。
【0023】
このような、上部誘電体層204は、第1電極202及び第2電極203の放電電流を制限し、第1電極202と第2電極203との間を絶縁させる。
【0024】
上部誘電体層204の上面には、放電を容易にするための保護層205が形成される。このような保護層205は、酸化マグネシウム(MgO)などの材料を上部誘電体層204の上部に蒸着する方法などにより形成される。
【0025】
後面基板211上に形成される電極の第3電極213は、放電セルにデータ信号を印加する電極である。
【0026】
第3電極213が形成された後面基板211の上部には、第3電極213を覆うように誘電体層、好ましくは、下部誘電体層215が形成される。
【0027】
下部誘電体層215は、第3電極213を絶縁させる。
【0028】
下部誘電体層215の上部には、放電空間、すなわち、放電セルを区画するためのストライプタイプ、ウェルタイプ、デルタタイプ、蜂の巣タイプなどの隔壁212が形成される。
【0029】
これにより、前面基板201と後面基板211との間で赤色(Red:R)、緑色(Green:G)、青色(Blue:B)などの放電セルが形成されることができる。
【0030】
ここで、隔壁212により区画された放電セル内には、所定の放電ガスが充填され得る。
【0031】
また、隔壁212により区画された放電セル内には、アドレス放電時に画像表示のための可視光を放出する蛍光体層214が形成される。例えば、赤色(Red:R)、緑色(Green:G)、青色(Blue:B)蛍光体層が形成される。
【0032】
かかる構成のプラズマディスプレイパネルでは、第1電極202、第2電極203又は第3電極213のうち、少なくとも1つ以上の電極に駆動信号が供給されると、隔壁212により区画された放電セル内で放電が発生し得る。
【0033】
その放電により、放電セル内に充填された放電ガスから真空紫外線が発生し、このような真空紫外線が放電セル内に形成された蛍光体層214に加えられる。すると、蛍光体層214から所定の可視光線が発生し、このように発生した可視光線が上部誘電体層204が形成された前面基板201を介して外部に放出され、これにより、前面基板201の外部面に所定の映像が表示される。
【0034】
一方、この図2Aでは、第1電極202及び第2電極203がそれぞれ1つの層からなる場合のみを図示したが、これとは異なり、第1電極202又は第2電極203のうち、1つ以上が複数の層から構成されていてもよい。この点について、図2Bを参照して説明すると、以下のとおりである。
【0035】
図2Bに示すように、第1電極202と第2電極203は、それぞれ2個の層からなり得る。
【0036】
図2Bでは、光透過率及び電気伝導率を考慮し、放電セル内から発生した光を外部に放出させ、かつ、駆動効率を確保する上で第1電極202と第2電極203は、不透明な銀(Ag)材質のバス電極202b、203bと透明な酸化インジウム錫(Indium Tin Oxide:ITO)材質の透明電極202a、203aとを備える場合について示されている。
【0037】
このように、第1電極202と第2電極203が透明電極202a、203aを備えるようにする理由は、放電セル内から発生した可視光をプラズマディスプレイパネルの外部に効果的に放出させるためである。
【0038】
また、第1電極202と第2電極203がバス電極202b、203bを備えるようにする理由は、第1電極202と第2電極203が透明電極202a、203aのみを備えるとすると、透明電極202a、203aの電気伝導率が相対的に低いことから駆動効率が減少するためである。バス電極202b、203bは、駆動効率の減少を引き起こし得る透明電極202a、203aの低電気伝導率を補償するために設けられる。
【0039】
このように、第1電極202と第2電極203がバス電極202b、203bを備える場合、バス電極202b、203bによる外部光の反射を防止するために、透明電極202a、203aとバス電極202b、203bとの間にブラック層(Black Layer)220、221をさらに設けてもよい。
【0040】
一方、上述の図2Bのような構造では、透明電極202a、203aを省略してもよい。換言すれば、ITO−Lessの構成も可能である。
【0041】
例えば、第1電極202と第2電極203は、図2Bにおいて透明電極202a、203aが省略され、バス電極202b、203bのみからなるようにしてもよい。すなわち、第1電極202と第2電極203は、バス電極202b、203bの単一の層から構成することもできる。
【0042】
以上の図2A〜図2Bでは、本発明のプラズマディスプレイパネルの一例のみを図示し説明したものであって、本発明がこの図2A〜図2Bのような構造のプラズマディスプレイパネルに限定されるものではない。
【0043】
例えば、この図2A〜図2Bのプラズマディスプレイパネルには、上部誘電体層204及び下部誘電体層215がそれぞれ1つの層である場合のみを示しているが、上部誘電体層204及び下部誘電体層215のうち、少なくともいずれかは、複数の層からなることもできる。
【0044】
また、隔壁212による外部光の反射を防止するために、隔壁212の上部に外部光を吸収し得るブラック層(図示せず)をさらに形成するようにしてもよい。
【0045】
このように、本発明の一実施の形態に係るプラズマディスプレイ装置に適用されるプラズマディスプレイパネルの構造は、多様に変更できる。
【0046】
このようなプラズマディスプレイパネルを備える本発明の一実施の形態に係るプラズマディスプレイ装置の動作の一例について、添付した図3〜図4を関連付けて説明する。
【0047】
図3は、本発明の一実施の形態に係るプラズマディスプレイ装置において、映像の階調を実現するためのフレームについて説明するための図である。
【0048】
また、図4は、本発明の一実施の形態に係るプラズマディスプレイ装置の動作を説明するための図である。
【0049】
まず、図3に示すように、本発明の一実施の形態に係るプラズマディスプレイ装置において、映像の階調(Gray Level)を実現するためのフレームは、発光回数の異なる複数のサブフィールドに分けられる。
【0050】
また、図示していないが、各サブフィールドは、再び全ての放電セルを初期化させるためのリセット期間(Reset Period)、放電される放電セルを選択するためのアドレス期間(Address Period)、及び放電回数に応じて階調を実現するサステイン期間(Sustain Period)を含む。
【0051】
例えば、256階調で映像を表示しようとする場合に、1/60秒に相当するフレーム期間(16.67ms)は、例えば、図3のように、8個のサブフィールドSF1〜SF8を含み、8個のサブフィールドSF1〜SF8それぞれは、リセット期間、アドレス期間及びサステイン期間を含む。
【0052】
一方、サステイン期間において供給されるサステイン信号の個数を調節して、該当サブフィールドの階調加重値を設定し得る。すなわち、サステイン期間を利用して、各々のサブフィールドに所定の階調加重値を付与し得る。
【0053】
例えば、第1サブフィールドの階調加重値を20に設定し、第2サブフィールドの階調加重値を21に設定する方法により、各サブフィールドの階調加重値が2n(但し、n=0、1、2、3、4、5、6、7)の割合で増加するように、各サブフィールドの階調加重値を決定し得る。
【0054】
このように、各サブフィールドにおいて階調加重値に応じて各サブフィールドのサステイン期間で供給されるサステイン信号の個数を調節することによって、多様な映像の階調を実現するようになる。
【0055】
このような本発明の一実施の形態に係るプラズマディスプレイ装置は、1秒の映像を表示するために複数のフレームを使用する。例えば、1秒の映像を表示するために、60個のフレームを使用する。
【0056】
この図3では、1つのフレームが8個のサブフィールドからなる場合のみ図示したが、これとは異なり、1つのフレームをなすサブフィールドの個数は、多様に変更できる。
【0057】
例えば、第1サブフィールドから第12サブフィールドまでの12個のサブフィールドで1つのフレームを構成することもでき、10個のサブフィールドで1つのフレームを構成することもできる。
【0058】
このような、フレームで映像の階調を実現するプラズマディスプレイ装置が実現する映像の画質は、フレームに含まれるサブフィールドの個数に応じて決定される。すなわち、フレームに含まれるサブフィールドが12個の場合は、212種類の映像の階調を表現することができ、フレームに含まれるサブフィールドが8個の場合は、28種類の映像の階調を実現できるようになる。
【0059】
また、この図3では、1つのフレームで階調加重値の大きさが増加する順に応じてサブフィールドが配列されているが、これとは異なり、1つのフレームでサブフィールドが階調加重値が減少する順に配列するようにしてもよく、又は階調加重値に関係なく、サブフィールドが配列されるようにしてもよい。
【0060】
次に、図4では、上述の図3のようなフレームに含まれた複数のサブフィールドの何れか1つのサブフィールドでの本発明の一実施の形態に係るプラズマディスプレイ装置の動作が示されている。
【0061】
上述の、図1の符号110の駆動部は、リセット期間以前のプリ(Pre)リセット期間において、第1電極に第1下降ランプ(Ramp−Down)信号を印加する。
【0062】
また、駆動部110は、第1電極に第1下降ランプ信号が印加される間、第1下降ランプ信号と反対極性方向のプリ(Pre)サステイン信号を第2電極に印加する。
【0063】
ここで、第1電極に印加される第1下降ランプ信号は、第10電圧V10まで徐々に下降することが好ましい。このような第1下降ランプ信号は、グラウンドレベルGNDの電圧から徐々に下降することがさらに好ましい。
【0064】
また、プリサステイン信号は、プリサステイン電圧Vpzを実質的に一定に維持することが好ましい。ここで、プリサステイン電圧Vpzは、以後のサステイン期間において印加されるサステイン信号SUSの電圧、すなわちサステイン電圧Vsと実質的に等しい電圧であることが好ましい。
【0065】
このように、プリリセット期間において第1電極に第1下降ランプ信号が印加され、これと共に第2電極にプリサステイン信号が印加されると、第1電極上に所定極性の壁電荷が蓄積され、第2電極上には、第1電極と反対極性の壁電荷が蓄積される。例えば、第1電極上には、正(+)の壁電荷が蓄積され、第2電極上には、負(−)の壁電荷が蓄積される。
【0066】
これにより、以後のリセット期間において充分な強度のセットアップ放電を発生させ得るようになり、結果として、初期化を十分に安定に行うことができるようになる。
【0067】
また、放電セル内に壁電荷の量が不足した場合にも、充分な強度のセットアップ放電を発生させることができる。
【0068】
なお、リセット期間において第1電極に印加される上昇ランプ信号(Ramp−Up)の電圧がさらに小さくなっても、充分な強度のセットアップ放電を発生させ得るようになる。
【0069】
以上で説明したプリリセット期間は、フレームの全てのサブフィールドにおいてリセット期間以前に設けるようにしてもよい。
【0070】
また、駆動時間を確保するために、フレームのサブフィールドのうち、階調加重値が最小となる1個のサブフィールドにおいて、リセット期間以前にプリリセット期間を設けるか、又はフレームのサブフィールドのうち、2個又は3個のサブフィールドにおいてリセット期間以前にプリリセット期間を設けてもよい。
【0071】
また、このようなプリリセット期間は、全てのサブフィールドで省略するようにしてもよい。
【0072】
プリリセット期間以後、初期化のためのリセット期間のセットアップ(Set−Up)期間では、駆動部110は、第1電極に第1下降ランプ信号と反対極性方向の上昇ランプ(Ramp−Up)信号を印加する。
【0073】
ここで、上昇ランプ信号は、第20電圧V20から第30電圧V30まで第1傾きで徐々に上昇する第1上昇ランプ信号と、第30電圧V30から第40電圧V40まで第2傾きで上昇する第2上昇ランプ信号とを含む。
【0074】
このようなセットアップ期間では、上昇ランプ信号により、放電セル内には弱い暗放電(Dark Discharge)、すなわちセットアップ放電がおきる。このセットアップ放電により、放電セル内には、ある程度の壁電荷が蓄積される。
【0075】
ここで、第2上昇ランプ信号の第2傾きは、第1傾きより小さいことが好ましい。このように、第2傾きを第1傾きより小さくすると、セットアップ放電が発生するまでは、電圧を相対的に速く上昇させ、セットアップ放電が発生する間には、電圧を相対的に遅く上昇させる効果があり、セットアップ放電により発生する光の量を低減させることができる。
【0076】
これにより、コントラスト特性を改善することができる。
【0077】
セットアップ期間以後のセットダウン(Set−Down)期間では、駆動部110は、上昇ランプ信号以後に、このような上昇ランプ信号と反対極性方向の第2下降ランプ(Ramp−Down)信号を第1電極に印加することができる。
【0078】
ここで、第2下降ランプ信号は、第20電圧V20から第50電圧V50まで徐々に下降することが好ましい。
【0079】
これにより、放電セル内で微弱な消去放電(Erase Discharge)、すなわちセットダウン放電が発生する。このセットダウン放電により、放電セル内には、アドレス放電を安定に起こす程度の壁電荷が均一に残留する。
【0080】
一方、この図4とは異なり、上昇ランプ信号又は第2下降ランプ信号を他の形態に設定することもできるが、これについて、添付した図5A〜図5Bを関連付けて説明すると、以下のとおりである。
【0081】
図5A〜図5Bは、上昇ランプ信号又は第2下降ランプ信号の他の形態について説明するための図である。
【0082】
まず、図5Aに示す上昇ランプ信号は、第30電圧V30までは急激に上昇した後、第30電圧V30から第40電圧V40まで徐々に上昇する形態である。
【0083】
このように、上昇ランプ信号は、図4のように、2段階にわたって互いに異なる傾きで段階的に上昇することもでき、この図5Aのように、1つの段階でのみ緩やかに上昇することもできる。すなわち、上昇ランプ信号は、多様な形態に変更することが可能である。
【0084】
次に、図5Bに示す第2下降ランプ信号は、第30電圧V30から電圧が徐々に下降する形態である。
【0085】
このように、第2下降ランプ信号は、電圧が下降する時点を異なるように変更することもできる。すなわち、第2下降ランプ信号は、多様な形態に変更することが可能である。
【0086】
以上、図5A〜図5Bについての説明を終了する。
【0087】
一方、リセット期間以後のアドレス期間では、駆動部110は、第2下降ランプ信号の第50電圧V50より高い電圧を実質的に維持するスキャンバイアス信号を第1電極(Y)に印加する。
【0088】
また、スキャンバイアス信号からスキャン電圧ΔVy分低いスキャン信号Scanを全ての第1電極Y1〜Ynに印加する。
【0089】
例えば、複数の第1電極のうち、1番目の第1電極Y1に1番目のスキャン信号(Scan 1)を印加し、以後に2番目の第1電極Y2に2番目のスキャン信号(Scan 2)を印加し、n番目の第1電極Ynには、n番目のスキャン信号(Scan n)を印加する。
【0090】
このように、スキャン信号Scanを第1電極に印加するとき、これに対応するように、第3電極に対して、スキャン信号よりもデータ電圧の大きさΔVd分高いデータ信号を印加する。
【0091】
このようなスキャン信号Scanとデータ信号Data信号が印加されるにつれて、スキャン信号Scanの電圧とデータ信号のデータ電圧Vdとの間の電圧差と、リセット期間において生成された壁電荷による壁電圧とが加算され、データ信号の電圧Vdが印加される放電セル内にはアドレス放電が発生する。
【0092】
アドレス放電により選択された放電セル内には、以後のサステイン期間においてサステイン信号SUSが印加されるとき、サステイン放電を起こす程度の壁電荷が形成される。
【0093】
ここで、駆動部110は、アドレス期間において第2電極の干渉によりアドレス放電が不安定になることを防止するために、第2電極にサステインバイアス信号を印加する。
【0094】
ここで、サステインバイアス信号は、サステイン期間において印加されるサステイン信号の電圧よりは小さく、グラウンドレベルGNDの電圧よりは大きいサステインバイアス電圧Vzを実質的に一定に維持できる。
【0095】
以後、駆動部110は、映像表示のためのサステイン期間では、第1電極又は第2電極のうちの何れか1つ以上にサステイン信号SUSを印加する。例えば、第1電極及び第2電極にサステイン信号SUSを交互に印加する。このようなサステイン信号SUSは、ΔVs分の電圧の大きさを有する。
【0096】
このようなサステイン信号SUSが印加されると、アドレス放電により選択された放電セルは、放電セル内の壁電圧とサステイン信号SUSのサステイン電圧Vsとが加算されながら、サステイン信号SUSが印加されるとき、第1電極と第2電極との間にサステイン放電、すなわち、表示放電が起きるようになる。これにより、プラズマディスプレイパネル上に所定の映像が実現される。
【0097】
ここで、サステイン期間において第1電極及び第2電極に印加されるサステイン信号についてさらに詳細に説明すると、以下のとおりである。
【0098】
図6A〜図6Cは、サステイン期間において第1電極及び第2電極に印加されるサステイン信号について、さらに詳細に説明するための図である。
【0099】
まず、図6Aは、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とが互いに異なる場合を示している。
【0100】
例えば、図6Aに示す例では、第1電極に印加されるサステイン信号の個数が計7個で、第2電極に印加されるサステイン信号の個数は、計6個である。
【0101】
この図6Aでは、第1電極に印加されるサステイン信号の個数が第2電極に印加されるサステイン信号の個数より多い場合を示しているが、これとは異なり、第1電極に印加されるサステイン信号の個数が第2電極に印加されるサステイン信号の個数より少ないようにすることもできる。
【0102】
このように、第1電極に印加されるサステイン信号と第2電極に印加されるサステイン信号との個数を異なるようにする方法は、多様に設定することができる。
【0103】
次の図6Bのように、第1電極に連続した2個のサステイン信号SUSY1、SUSY2が印加される間、第2電極には、2個以上のサステイン信号SUSZ1、SUSZ2が連続して印加される方法により、第1電極と第2電極に印加されるサステイン信号の個数を異なるようにすることができる。
【0104】
すなわち、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの期間において、第2電極には、SUSZ1サステイン信号とSUSZ2サステイン信号が連続して印加される。
【0105】
図6Bに示した例は、第2電極に印加されるサステイン信号の個数が第1電極に印加されるサステイン信号の個数よりさらに多い場合である。ここで、第1電極に印加される2個のサステイン信号、すなわちSUSY1サステイン信号とSUSY2サステイン信号は、互いに隣接したサステイン信号である。
【0106】
ここで、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの間隔は、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの間隔の1.5倍以上5倍以下であることが好ましい。
【0107】
ここで、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの間隔は、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの間隔の5倍以下である理由は、次の通りである。すなわち、特定モードの持続時間が増加するにつれて壁電荷が固着し、壁電荷の分布が固定化されるが、このような壁電荷の固着を最大限取り除き、残像の発生を最大限抑制できるようにするためである。また、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの間隔の1.5倍以上である理由は、輝度特性の低下を防止するためである。
【0108】
また、次の図6Cのように、第1電極に互いに隣接し連続した2個のサステイン信号SUSY1、SUSY2が印加される間、第2電極には、サステイン信号が省略されるようにした方法により、第1電極と第2電極に印加されるサステイン信号の個数を異なるようにすることもできる。
【0109】
すなわち、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの期間において、第2電極には、サステイン信号を印加せずに省略するのである。
【0110】
言い換えれば、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの期間において、第1電極には、SUSY1サステイン信号とSUSY2サステイン信号とが連続して印加される。
【0111】
図6Cに示す例は、第1電極に印加されるサステイン信号の個数が、第2電極に印加されるサステイン信号の個数より多い場合である。
【0112】
ここで、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの間隔は、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの間隔の1.5倍以上5倍以下であることが好ましい。
【0113】
ここで、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの間隔は、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの間隔の5倍以下である理由は、次の通りである。すなわち、特定モードの持続時間が増加するにつれて壁電荷が固着し、壁電荷の分布が固定化されるが、このような壁電荷の固着を最大限取り除き、残像の発生を最大限抑制できるようにするためである。また、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの間隔の1.5倍以上である理由は、輝度特性の低下を防止するためである。
【0114】
次に、第1電極に印加されるサステイン信号と第2電極に印加されるサステイン信号との個数を異なるようにするためのさらに詳細な方法について、図7A〜図7Bに関連付けて説明する。
【0115】
図7A〜図7Bは、第1電極と第2電極に印加されるサステイン信号の個数を互いに異なるようにする方法をさらに詳細に説明するための図である。
【0116】
まず、図7Aには、上述の図6Cのように、第1電極に印加されるサステイン信号の個数を第2電極に印加されるサステイン信号の個数よりさらに多くする場合の一例が示されている。
【0117】
例えば、図7Aの(a)のように、サステイン期間において、第1電極に第1サステイン信号SUS1が印加され、以後第2電極に第2サステイン信号SUS2が印加され、以後、再び第1電極に第3サステイン信号SUS3が印加される場合を仮定する。
【0118】
このような場合、上述の図6Cのように、第1電極に印加されるサステイン信号の個数を第2電極に印加されるサステイン信号の個数より多くするために、図7Aの(b)のように、サステイン期間において第1電極に第1サステイン信号SUS1が印加された後、第2サステイン信号SUS2は省略し、次いで第1電極に第3サステイン信号SUS3を印加すれば良い。
【0119】
すなわち、第2電極に印加される第2サステイン信号SUS2を省略することによって、第1電極に印加されるサステイン信号の個数を、第2電極に印加されるサステイン信号の個数より多くすることができる。
【0120】
次に、図7Bには、上述の図6Bのように、第2電極に印加されるサステイン信号の個数を第1電極に印加されるサステイン信号の個数より多くする場合の一例が示されている。
【0121】
例えば、図7Bの(a)のように、サステイン期間において第2電極に第1サステイン信号SUS1が印加され、以後第1電極に第2サステイン信号SUS2が印加され、以後再び第2電極に第3サステイン信号SUS3が印加される場合を仮定する。
【0122】
このような場合、上述の図6Bのように、第2電極に印加されるサステイン信号の個数を第1電極に印加されるサステイン信号の個数より多くするために、図7Bの(b)のように、サステイン期間において第2電極に第1サステイン信号SUS1が印加された後、第2サステイン信号SUS2は省略し、次いで第2電極に第3サステイン信号SUS3を印加すれば良い。
【0123】
すなわち、第1電極に印加される第2サステイン信号SUS2を省略することによって、第2電極に印加されるサステイン信号の個数を、第1電極に印加されるサステイン信号の個数より多くすることができる。
【0124】
以上で説明したように、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数を異なるようにすると、残像の発生を低減させることができる。この点ついて、図8A〜図8Bに関連付けて説明する。
【0125】
図8A〜図8Bは、第1電極に印加されるサステイン信号と第2電極に印加されるサステイン信号の個数を異なるようにする理由について説明するための図である。
【0126】
まず、図8Aには、第1電極と第2電極に同じ個数のサステイン信号を印加する場合が示されている。
【0127】
例えば、図8Aの(a)のように、画面800上に「A」という映像810が表示されると仮定する。
【0128】
このような場合に、第1電極と第2電極に同じ個数のサステイン信号が印加されると、画面800上に表示される「A」という映像810がオフ(Off)しても、(b)のように、以前に表示された「A」という映像が薄く残っている残像が発生するようになる。これにより、実現される映像の画質が悪化する。
【0129】
次に、図8Bには、第1電極と第2電極に印加されるサステイン信号の個数が互いに異なる場合が示されている。
【0130】
例えば、図8Bの(a)のように、画面820上に「A」という映像830が表示されると仮定する。ここで、上述の図7Aの(b)のように、第1電極に第1サステイン信号SUS1が印加された後、第2サステイン信号SUS2が省略され、次いで第1電極に第3サステイン信号SUS3が印加されると仮定する。
【0131】
このような場合に、第1電極に印加される第1サステイン信号によりサステイン放電が発生した後、第2サステイン信号が省略されることにより、固着しやすい放電セル内において、壁電荷の分布形態が分散化する。
【0132】
これにより、画面820上に表示される「A」という映像830がオフ(Off)すると、図8Bの(b)のように、以前に表示された「A」という映像が残らず、完全に消される。すなわち、残像の発生が防止される。
【0133】
また、特定のモードにおいて、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とを互いに異なるようにする方法を適用することがさらに好ましい。
【0134】
すなわち、一般モードでは、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とを同じくし、特定モードでは、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とを異なるようにするのである。
【0135】
ここで、特定モードは、残像現象に対して厳しい条件下でのモードである。すなわち、残像が発生しやすい条件を有するモードが特定モードとして設定される。
【0136】
たとえば、特定モードは、実質的に同じ映像が所定期間以上特定セルに表示されるモードであり、セルは、画面上の特定領域において解析される。また、平均電力レベル(Average Power Level:APL)が実質的に等しい映像が所定期間以上画面上に表示される場合が特定モードであってもよい。
【0137】
このような本発明の理解の便宜上、平均電力レベル及び特定モードの一例について、図9及び図10A〜図10Bに関連付けて説明する。
【0138】
図9は、平均電力レベルについて詳細に説明するための図である。
【0139】
また、図10A〜図10Bは、特定モードの一例について詳細に説明するための図である。
【0140】
まず、図9に示すように、平均電力レベルは、プラズマディスプレイパネル900の放電セルのうち、オン(On)になる放電セルの個数に応じて決定される。すなわち、プラズマディスプレイパネル900上において映像が表示される面積により決定される。
【0141】
ここで、平均電力レベル(APL)の値が増加するほど、階調あたりのサステインパルスの個数は減少し、平均電力レベル(APL)の値が減少するほど、階調あたりのサステインパルスの個数は増加する。
【0142】
例えば、図9の(b)のように、プラズマディスプレイパネル900の画面上において映像が表示される面積920が相対的に大きい場合、言い換えれば、プラズマディスプレイパネル900に形成された複数の放電セルのうち、オン(On)になる放電セルの個数が相対的に多くの場合(このような場合は、APLレベルは、相対的に大きい場合である)、映像表示に寄与する放電セルの個数が相対的に多いため、映像表示に寄与する放電セル各々に供給される単位階調当りのサステインパルスの個数を相対的に少なくすることにより、全体電力消費の量を少なくする。
【0143】
これとは異なり、図9(a)のように、プラズマディスプレイパネル900の画面上において映像が表示される面積910が相対的に小さな場合、言い換えれば、プラズマディスプレイパネル900に形成された複数の放電セルのうち、オンになる放電セルの個数が相対的に少ない場合(このような場合は、APLレベルが相対的に小さな場合である)、映像表示に寄与する放電セルの個数が相対的に少ないため、映像表示に寄与する放電セル各々に供給される単位階調当りのサステインパルスの個数を相対的に多くする。
【0144】
これにより、映像が表示される部分の輝度を高めることによって、全体輝度を増加させながらも全体電力消費量の急激な増加を防止する。
【0145】
その一例として、図9に示す例では、平均電力レベルがaレベルの場合、これによる階調あたりのサステインパルスの個数はN個である。
【0146】
また、図9に示す例では、平均電力レベルが前述のaレベルより高いbレベルの場合、これによる階調当りのサステインパルスの個数は、前述のN個よりは少ないM個である。
【0147】
このように、平均電力レベルに応じて、特定モードが設定される。
【0148】
次に、図10A〜図10Bには、特定残像モードの一例について示されている。
【0149】
まず、図10Aでは、プラズマディスプレイパネル1000上に「A」という映像1010が表示されるときに、映像1010が表示される持続時間に応じて、第1電極と第2電極に印加されるサステイン信号の個数を異なるようにする特定モードに設定される。
【0150】
例えば、プラズマディスプレイパネル1000上に「A」という映像1010が所定期間、例えば4分以上持続する時点から特定モードが開始する。
【0151】
すなわち、特定モードは、同じ映像が特定セルに所定期間以上表示されるとき、言い換えれば、プラズマディスプレイパネル1000上に実質的に同じ映像が所定期間以上持続的に表示されるときに設定される。
【0152】
また、上の図9で説明したような平均電力レベルが実質的に等しい映像が所定期間以上表示される場合に、特定モードに設定される。
【0153】
実質的に同じ映像が表示されているか否かは判断し難く、完全に同じ映像が連続して表示されることが事実上少ないという点を考慮すると、上述の図9で説明したような平均電力レベルに応じて特定モードの開始可否を決定するのが好ましい。
【0154】
ここで、実質的に平均電力レベルが等しい映像が持続的に表示される時間が短すぎる場合には、放電セル内で壁電荷の分布特性が固定化されない可能性が高く、これに対し、実質的に平均電力レベルが等しい映像が持続的に表示される時間が長すぎる場合には、放電セル内で壁電荷の分布特性が固定化され過ぎて、残像が発生する可能性が増加する。
【0155】
かかる観点から、実質的に同じ平均電力レベルの映像が持続的に表示されるか否かの判断の基準となる上記所定期間は、略30秒以上10分以下の範囲内で決定することが好ましい。
【0156】
次に、図10Bには、特定モードを設定する他の方法が示されている。
【0157】
ここで、無信号(No Signal)モードも第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とを異なるようにする特定モードに設定するようにしてもよい。この点について説明すると、以下のとおりである。
【0158】
例えば、外部から映像信号が入力されない場合に、すなわち映像信号がない場合に、画面上には、「信号無し」というOSD(On Screen Display)のみが表示され得る。
【0159】
このように、映像信号が入力されない無信号時に画面上に「信号無し」というOSDが所定期間以上表示し続ける場合も、結果的には、平均電力レベルが実質的に等しい映像が所定期間以上表示される場合と実質的に等価である。
【0160】
したがって、このような無信号時のOSDも、上述のように、残像を発生させる。これにより、このような無信号時にも、本発明のように、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とを異なるようにすることが好ましい。
【0161】
なお、特定モード時に第1電極と第2電極に印加されるサステイン信号の個数を異なるようにする場合に、特定モードの持続時間を考慮して、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数との差を異なるように設定することが好ましい。
【0162】
この点について、図11に関連付けて以下説明する。
【0163】
図11は、特定モードの持続時間に応じて、サステイン信号の個数を調節する方法の一例について説明するための図である。
【0164】
図11に示すように、サステイン期間において第1サステイン信号から第20サステイン信号までの計20個のサステイン信号が順次印加されると仮定する。
【0165】
ここで、一般モードでは、図11の(a)のように、第1電極に第1、3、5、7、9、11、13、15、17、19サステイン信号が印加され、第2電極には、第2、4、6、8、10、12、14、16、18、20サステイン信号が印加されると仮定する。
【0166】
このような状態で特定モードに移行すると、図11の(b)のように、第1電極に印加される第9サステイン信号と第19サステイン信号が省略される。
【0167】
すなわち、(a)のような一般モードに比べて、(b)のように特定モードに移行したときには、20個のサステイン信号のうち、2個のサステイン信号が省略される。
【0168】
次に、特定モードが持続して、特定モードの持続時間が所定の第1期間、例えば4分以上になる場合に、(c)のように、第1電極に印加される第5サステイン信号、第11サステイン信号、及び第17サステイン信号が省略される。
【0169】
すなわち、(b)のように特定モードに移行した時点に比べて、(c)のように、特定モードの持続時間が所定の第1期間、例えば4分以上になる場合に、20個のサステイン信号のうち、3個のサステイン信号が省略される。
【0170】
次に、特定モードが持続して、特定モードの持続時間が所定の第2期間、例えば8分以上になる場合に、(d)のように、第1電極に印加される第3サステイン信号、第7サステイン信号、第11サステイン信号、第15サステイン信号及び第19サステイン信号が省略される。
【0171】
すなわち、(c)のように、特定モードの持続時間が所定の第1期間、例えば4分以上になる場合に比べて、(d)のように、特定モードの持続時間が所定の第2期間、例えば8分以上になる場合に、20個のサステイン信号のうち、5個のサステイン信号が省略される。
【0172】
すなわち、特定モードの持続時間が増加するにつれて、省略されるサステイン信号の個数を増加させるのである。これは、特定モードの持続時間が増加すると、放電セル内での壁電荷の分布がさらに固定化されることにより、残像の発生がさらに増加し得るためである。
【0173】
一方、以上では、第1電極又は第2電極のうち、何れかの電極に印加されるサステイン信号のみを省略したが、これとは異なり、第1電極に印加されるサステイン信号のうちの何れか1つ以上のサステイン信号、及び、第2電極に印加されるサステイン信号のうちの何れか1つ以上のサステイン信号を共に省略することもできる。この場合について以下説明する。
【0174】
図12は、第1電極に印加されるサステイン信号のうちの何れか1つ以上のサステイン信号と、第2電極に印加されるサステイン信号のうちの何れか1つ以上のサステイン信号とを共に省略する方法の一例を説明するための図である。
【0175】
図12に示すように、サステイン期間において第1サステイン信号から第20サステイン信号までの計20個のサステイン信号が順次に印加されると仮定する。
【0176】
ここで、一般モードでは、図12の(a)のように、第1電極に第1、3、5、7、9、11、13、15、17、19サステイン信号が印加され、第2電極には、第2、4、6、8、10、12、14、16、18、20サステイン信号が印加されると仮定する。
【0177】
このような状態で特定モードに移行すると、図12の(b)のように、第1電極に印加される第3サステイン信号、第13サステイン信号、及び第2電極に印加される第8サステイン信号と第18サステイン信号が共に省略される。
【0178】
すなわち、(a)のような一般モードに比べて、(b)のように特定モードに移行すると、第1電極に印加される10個のサステイン信号のうち、2個のサステイン信号が省略され、これと共に、第2電極に印加される10個のサステイン信号のうち、2個のサステイン信号が省略される。
【0179】
図12に示すようなサステイン信号は、残像に対してさらに厳しい条件下で適用することが好ましい。
【0180】
次に、図13は、2個以上のサステイン信号の連続的な省略について説明するための図である。
【0181】
図13に示す例では、特定モードにおいて、(a)のように、第1電極に第1サステイン信号SUS1を印加した後、第2サステイン信号SUS2を省略した後、第1電極に再び第3サステイン信号SUS3を印加し、以後に第2電極に第4サステイン信号を印加する。
【0182】
すなわち、第2電極に1つのサステイン信号を省略した後に、その次のサステイン信号を第2電極と異なる第1電極に印加している。
【0183】
これに対し、特定モードにおいて、(b)のように、第1電極に第1サステイン信号SUS1を印加した後、第2サステイン信号SUS2と第3サステイン信号SUS3を省略した後、第2電極に第4サステイン信号を印加することもできる。
【0184】
すなわち、第2電極に1つのサステイン信号を省略し、また第1電極に1つのサステイン信号を連続して省略した後、その次のサステイン信号を第2電極に印加するのである。
【0185】
このように、省略されるサステイン信号は、多様な方法で選択することができる。
【0186】
以上では、連続して省略されるサステイン信号の個数が2個である例について説明したが、これとは異なり、連続して省略されるサステイン信号の個数は、3個以上であってもよい。
【0187】
一方、以上では、第1電極と第2電極に交互にサステイン信号を印加する場合のみを説明した。これとは異なり、第1電極又は第2電極のうち、何れか1つの電極にのみサステイン信号が印加される場合をあり得る。この場合について説明すると、以下のとおりである。
【0188】
図14は、サステイン信号のさらに他の形態について説明するための図である。
【0189】
図14に示す例では、第1電極又は第2電極のうちの何れかの電極、例えば第1電極に正のサステイン信号と負のサステイン信号が交互に印加される場合が示されている。すなわち、第1電極に第1の正のサステイン信号(+)SUS1が印加され、以後、同じ第1電極に第1の負のサステイン信号(−)SUS1が印加され、以後、同じ第1電極に第2の正のサステイン信号(+)SUS2が印加され、以後、同じ第1電極に第2の負のサステイン信号(−)SUS2が印加されている。
【0190】
図14に示すように、一方の電極に正のサステイン信号と負のサステイン信号が印加される間、他方の電極にはバイアス信号が印加されることが好ましい。
【0191】
ここで、バイアス信号は、グラウンドレベルGNDの電圧を実質的に一定に維持することが好ましい。
【0192】
このように、サステイン信号SUSの形態は、多様に変更され得る。
【0193】
このように、サステイン期間において第1電極又は第2電極のうちの一方にのみサステイン信号を印加し、他方の電極にはバイアス信号を印加すると、駆動部の形態をさらに単純化することができる。この点を説明すると以下のとおりである。
【0194】
例えば、第1電極にサステイン信号を印加し、かつ、第2電極にサステイン信号を印加する場合には、第1電極にサステイン信号を印加するための回路が配置される駆動ボードと第2電極にサステイン信号を印加するための回路が配置される駆動ボードが各々必要となる。
【0195】
その一方で、図14のように、第1電極又は第2電極のうちの一方の電極にのみサステイン信号を印加する場合には、第1電極又は第2電極のうちの何れか1つの電極にサステイン信号を印加するための回路が配置される単一の駆動ボードのみが備えられれば良い。
【0196】
これにより、駆動部の全体大きさを減らすことができ、これにより、製造単価を低減させることができるようになる。
【0197】
また、図14のように、第1電極又は第2電極のうちの一方の電極にのみサステイン信号を印加する場合にも、複数のサステイン信号のうちの何れか1つ以上を省略することによって、残像の発生を低減させることができる。これについて説明すると、以下のとおりである。
【0198】
図15は、図14に示したサステイン信号による残像発生をさらに低減させるための方法の一例を説明するための図である。
【0199】
図15に示す例では、(a)のような一般モードでは、第1電極に第1、2の正のサステイン信号(+)SUS1、(+)SUS2と、第1、2負のサステイン信号(−)SUS1、(−)SUS2とを印加する。
【0200】
一方、(b)のように、残像が発生し得る特定モード時には、例えば第1電極に第1の正のサステイン信号(+)SUS1を印加し、その後、第1の負のサステイン信号(−)SUS1を省略する。次いで、第1電極に第2の正のサステイン信号(+)SUS2を印加した後、第1電極に第2の負のサステイン信号(−)SUS2を印加する。
【0201】
かかる信号印加により、本発明の一実施の形態に係るプラズマディスプレイ装置は、残像の発生を防止するという効果がある。
【0202】
上記の実施の形態は、単に例示的なものであって、特許請求の範囲を制限するものとして解釈されるべきではない。たとえば、本発明は、他のタイプの装置にも容易に適用され得る。本開示内容に基づいて、本発明の当業者は、多くの代替例、変更例及び変形例を想到し得る。
【図面の簡単な説明】
【0203】
【図1】本発明の一実施の形態に係るプラズマディスプレイ装置の構成を説明するための図である。
【図2A】本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネルの構造を説明するための図である。
【図2B】本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネルの構造を説明するための図である。
【図3】本発明の一実施の形態に係るプラズマディスプレイ装置において、映像の階調を実現するためのフレームについて説明するための図である。
【図4】本発明の一実施の形態に係るプラズマディスプレイ装置の動作を説明するための図である。
【図5A】上昇ランプ信号又は第2下降ランプ信号のさらに他の形態について説明するための図である。
【図5B】上昇ランプ信号又は第2下降ランプ信号のさらに他の形態について説明するための図である。
【図6A】サステイン期間において第1電極及び第2電極に印加されるサステイン信号についてさらに詳細に説明するための図である。
【図6B】サステイン期間において第1電極及び第2電極に印加されるサステイン信号についてさらに詳細に説明するための図である。
【図6C】サステイン期間において第1電極及び第2電極に印加されるサステイン信号についてさらに詳細に説明するための図である。
【図7A】第1電極と第2電極に印加されるサステイン信号の個数を互いに異なるようにする方法をさらに詳細に説明するための図である。
【図7B】第1電極と第2電極に印加されるサステイン信号の個数を互いに異なるようにする方法をさらに詳細に説明するための図である。
【図8A】第1電極に印加されるサステイン信号と第2電極に印加されるサステイン信号の個数を異なるようにする理由について説明するための図である。
【図8B】第1電極に印加されるサステイン信号と第2電極に印加されるサステイン信号の個数を異なるようにする理由について説明するための図である。
【図9】平均電力レベルについて詳細に説明するための図である。
【図10A】特定モードの一例について詳細に説明するための図である。
【図10B】特定モードの一例について詳細に説明するための図である。
【図11】特定モードの持続時間に応じてサステイン信号の個数を調節する方法の一例について説明するための図である。
【図12】第1電極に印加されるサステイン信号のうちの何れか1つ以上と、第2電極に印加されるサステイン信号のうちの何れか1つ以上を共に省略する方法の一例を説明するための図である。
【図13】2個以上のサステイン信号の連続的な省略について説明するための図である。
【図14】サステイン信号のさらに他のタイプについて説明するための図である。
【図15】図14における残像発生を低減させる方法の一例を説明するための図である。
【技術分野】
【0001】
本発明は、ディスプレイ装置に関し、さらに詳細には、プラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【0002】
一般に、プラズマディスプレイ装置は、プラズマディスプレイパネルと、プラズマディスプレイパネルを駆動するための駆動部とを備える。
【0003】
このようなプラズマディスプレイパネルには、隔壁で区画された放電セル内に蛍光体層が形成され、また複数の電極が形成される。
【0004】
そして、駆動部は、電極を介して放電セルに駆動信号を印加する。
【0005】
すると、放電セル内では、供給される駆動信号により放電が発生する。ここで、放電セル内で駆動信号により放電される際、放電セル内に充填されている放電ガスが真空紫外線(Vacuum Ultraviolet rays)を発生し、このような真空紫外線が放電セル内に形成された蛍光体を発光させて、可視光を発生させる。
【0006】
このような可視光により、プラズマディスプレイパネルの画面上に映像が表示される。一方、従来のプラズマディスプレイ装置では、画面上に映像が実現される時に残像が発生するという問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、残像の発生を低減させ得るプラズマディスプレイ装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【0008】
上記の目的を達成すべく、本発明に係るプラズマディスプレイ装置は、第1電極及び第2電極を備えるプラズマディスプレイパネルと、サステイン期間において、前記第1電極に対して連続した2個のサステイン信号を印加するとともに、前記第2電極に対して複数のサステイン信号を印加する駆動部と、を備える。
【0009】
また、本発明に係るプラズマディスプレイ装置の駆動方法は、サステイン期間において、第1電極に第1サステイン信号を印加するステップと、前記第1電極に前記第1サステイン信号を印加した後、第2電極に複数のサステイン信号を印加するステップと、前記第2電極に複数のサステイン信号を印加した後、前記第1電極に前記第1サステイン信号と連続した第2サステイン信号を印加するステップとを含む。
【発明の効果】
【0010】
本発明によれば、残像の発生を防止するという効果がある。
【発明を実施するための最良の形態】
【0011】
以下では、本発明の一実施の形態に係る具体的な実施の形態を、添付した図面を参照して説明する。
【0012】
図1は、本発明の一実施の形態に係るプラズマディスプレイ装置の構成を説明するための図である。
【0013】
図1に示すように、本発明の一実施の形態に係るプラズマディスプレイ装置は、プラズマディスプレイパネル100及び駆動部110を備える。
【0014】
駆動部110は、サステイン期間において、プラズマディスプレイパネル100の第1電極及び第2電極にサステイン信号を印加し、また、第1電極に対して連続した2個のサステイン信号を印加するとともに、前記第2電極に対して複数のサステイン信号を印加する。
【0015】
ここで、図1では、駆動部110が単一のボード(Board)から構成される場合のみを示しているが、本発明の一実施の形態に係るプラズマディスプレイ装置のうち、駆動部110は、プラズマディスプレイパネル100に形成された電極に応じて、複数のボードで構成することもできる。
【0016】
例えば、本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネル100に互いに並置される第1電極、第2電極、及び、第1電極と第2電極に交差する第3電極が形成される場合に、駆動部110は、第1電極を駆動させる第1駆動部(図示せず)と、第2電極を駆動させる第2駆動部と、第3電極を駆動させる第3駆動部(図示せず)とに分離して構成することができる。
【0017】
このような本発明の一実施の形態に係るプラズマディスプレイ装置の駆動部110の詳細は後述する。
【0018】
ここで、プラズマディスプレイパネル100の構造の一例を、図2A〜図2Bに関連付けて詳細に説明すると、以下のとおりである。
【0019】
図2A〜図2Bは、本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネルの構造を説明するための図である。
【0020】
まず、図2Aに示すように、プラズマディスプレイパネル100は、電極、すなわち、互いに並置される第1電極202と第2電極203が形成される前面基板201を備える前面パネル200と、前述の第1電極202及び第2電極203が交差する電極の第3電極213が形成される後面基板211を備える後面パネル210とが合着して構成される。
【0021】
ここで、前面基板201上に形成される電極の第1電極202と第2電極203は、放電空間、すなわち放電セルで放電を発生させ、また、放電セルの放電を維持する。
【0022】
このような第1電極202と第2電極203が形成された前面基板201の上部には、第1電極202と第2電極203を覆うように誘電体層、好ましくは、上部誘電体層204が形成される。
【0023】
このような、上部誘電体層204は、第1電極202及び第2電極203の放電電流を制限し、第1電極202と第2電極203との間を絶縁させる。
【0024】
上部誘電体層204の上面には、放電を容易にするための保護層205が形成される。このような保護層205は、酸化マグネシウム(MgO)などの材料を上部誘電体層204の上部に蒸着する方法などにより形成される。
【0025】
後面基板211上に形成される電極の第3電極213は、放電セルにデータ信号を印加する電極である。
【0026】
第3電極213が形成された後面基板211の上部には、第3電極213を覆うように誘電体層、好ましくは、下部誘電体層215が形成される。
【0027】
下部誘電体層215は、第3電極213を絶縁させる。
【0028】
下部誘電体層215の上部には、放電空間、すなわち、放電セルを区画するためのストライプタイプ、ウェルタイプ、デルタタイプ、蜂の巣タイプなどの隔壁212が形成される。
【0029】
これにより、前面基板201と後面基板211との間で赤色(Red:R)、緑色(Green:G)、青色(Blue:B)などの放電セルが形成されることができる。
【0030】
ここで、隔壁212により区画された放電セル内には、所定の放電ガスが充填され得る。
【0031】
また、隔壁212により区画された放電セル内には、アドレス放電時に画像表示のための可視光を放出する蛍光体層214が形成される。例えば、赤色(Red:R)、緑色(Green:G)、青色(Blue:B)蛍光体層が形成される。
【0032】
かかる構成のプラズマディスプレイパネルでは、第1電極202、第2電極203又は第3電極213のうち、少なくとも1つ以上の電極に駆動信号が供給されると、隔壁212により区画された放電セル内で放電が発生し得る。
【0033】
その放電により、放電セル内に充填された放電ガスから真空紫外線が発生し、このような真空紫外線が放電セル内に形成された蛍光体層214に加えられる。すると、蛍光体層214から所定の可視光線が発生し、このように発生した可視光線が上部誘電体層204が形成された前面基板201を介して外部に放出され、これにより、前面基板201の外部面に所定の映像が表示される。
【0034】
一方、この図2Aでは、第1電極202及び第2電極203がそれぞれ1つの層からなる場合のみを図示したが、これとは異なり、第1電極202又は第2電極203のうち、1つ以上が複数の層から構成されていてもよい。この点について、図2Bを参照して説明すると、以下のとおりである。
【0035】
図2Bに示すように、第1電極202と第2電極203は、それぞれ2個の層からなり得る。
【0036】
図2Bでは、光透過率及び電気伝導率を考慮し、放電セル内から発生した光を外部に放出させ、かつ、駆動効率を確保する上で第1電極202と第2電極203は、不透明な銀(Ag)材質のバス電極202b、203bと透明な酸化インジウム錫(Indium Tin Oxide:ITO)材質の透明電極202a、203aとを備える場合について示されている。
【0037】
このように、第1電極202と第2電極203が透明電極202a、203aを備えるようにする理由は、放電セル内から発生した可視光をプラズマディスプレイパネルの外部に効果的に放出させるためである。
【0038】
また、第1電極202と第2電極203がバス電極202b、203bを備えるようにする理由は、第1電極202と第2電極203が透明電極202a、203aのみを備えるとすると、透明電極202a、203aの電気伝導率が相対的に低いことから駆動効率が減少するためである。バス電極202b、203bは、駆動効率の減少を引き起こし得る透明電極202a、203aの低電気伝導率を補償するために設けられる。
【0039】
このように、第1電極202と第2電極203がバス電極202b、203bを備える場合、バス電極202b、203bによる外部光の反射を防止するために、透明電極202a、203aとバス電極202b、203bとの間にブラック層(Black Layer)220、221をさらに設けてもよい。
【0040】
一方、上述の図2Bのような構造では、透明電極202a、203aを省略してもよい。換言すれば、ITO−Lessの構成も可能である。
【0041】
例えば、第1電極202と第2電極203は、図2Bにおいて透明電極202a、203aが省略され、バス電極202b、203bのみからなるようにしてもよい。すなわち、第1電極202と第2電極203は、バス電極202b、203bの単一の層から構成することもできる。
【0042】
以上の図2A〜図2Bでは、本発明のプラズマディスプレイパネルの一例のみを図示し説明したものであって、本発明がこの図2A〜図2Bのような構造のプラズマディスプレイパネルに限定されるものではない。
【0043】
例えば、この図2A〜図2Bのプラズマディスプレイパネルには、上部誘電体層204及び下部誘電体層215がそれぞれ1つの層である場合のみを示しているが、上部誘電体層204及び下部誘電体層215のうち、少なくともいずれかは、複数の層からなることもできる。
【0044】
また、隔壁212による外部光の反射を防止するために、隔壁212の上部に外部光を吸収し得るブラック層(図示せず)をさらに形成するようにしてもよい。
【0045】
このように、本発明の一実施の形態に係るプラズマディスプレイ装置に適用されるプラズマディスプレイパネルの構造は、多様に変更できる。
【0046】
このようなプラズマディスプレイパネルを備える本発明の一実施の形態に係るプラズマディスプレイ装置の動作の一例について、添付した図3〜図4を関連付けて説明する。
【0047】
図3は、本発明の一実施の形態に係るプラズマディスプレイ装置において、映像の階調を実現するためのフレームについて説明するための図である。
【0048】
また、図4は、本発明の一実施の形態に係るプラズマディスプレイ装置の動作を説明するための図である。
【0049】
まず、図3に示すように、本発明の一実施の形態に係るプラズマディスプレイ装置において、映像の階調(Gray Level)を実現するためのフレームは、発光回数の異なる複数のサブフィールドに分けられる。
【0050】
また、図示していないが、各サブフィールドは、再び全ての放電セルを初期化させるためのリセット期間(Reset Period)、放電される放電セルを選択するためのアドレス期間(Address Period)、及び放電回数に応じて階調を実現するサステイン期間(Sustain Period)を含む。
【0051】
例えば、256階調で映像を表示しようとする場合に、1/60秒に相当するフレーム期間(16.67ms)は、例えば、図3のように、8個のサブフィールドSF1〜SF8を含み、8個のサブフィールドSF1〜SF8それぞれは、リセット期間、アドレス期間及びサステイン期間を含む。
【0052】
一方、サステイン期間において供給されるサステイン信号の個数を調節して、該当サブフィールドの階調加重値を設定し得る。すなわち、サステイン期間を利用して、各々のサブフィールドに所定の階調加重値を付与し得る。
【0053】
例えば、第1サブフィールドの階調加重値を20に設定し、第2サブフィールドの階調加重値を21に設定する方法により、各サブフィールドの階調加重値が2n(但し、n=0、1、2、3、4、5、6、7)の割合で増加するように、各サブフィールドの階調加重値を決定し得る。
【0054】
このように、各サブフィールドにおいて階調加重値に応じて各サブフィールドのサステイン期間で供給されるサステイン信号の個数を調節することによって、多様な映像の階調を実現するようになる。
【0055】
このような本発明の一実施の形態に係るプラズマディスプレイ装置は、1秒の映像を表示するために複数のフレームを使用する。例えば、1秒の映像を表示するために、60個のフレームを使用する。
【0056】
この図3では、1つのフレームが8個のサブフィールドからなる場合のみ図示したが、これとは異なり、1つのフレームをなすサブフィールドの個数は、多様に変更できる。
【0057】
例えば、第1サブフィールドから第12サブフィールドまでの12個のサブフィールドで1つのフレームを構成することもでき、10個のサブフィールドで1つのフレームを構成することもできる。
【0058】
このような、フレームで映像の階調を実現するプラズマディスプレイ装置が実現する映像の画質は、フレームに含まれるサブフィールドの個数に応じて決定される。すなわち、フレームに含まれるサブフィールドが12個の場合は、212種類の映像の階調を表現することができ、フレームに含まれるサブフィールドが8個の場合は、28種類の映像の階調を実現できるようになる。
【0059】
また、この図3では、1つのフレームで階調加重値の大きさが増加する順に応じてサブフィールドが配列されているが、これとは異なり、1つのフレームでサブフィールドが階調加重値が減少する順に配列するようにしてもよく、又は階調加重値に関係なく、サブフィールドが配列されるようにしてもよい。
【0060】
次に、図4では、上述の図3のようなフレームに含まれた複数のサブフィールドの何れか1つのサブフィールドでの本発明の一実施の形態に係るプラズマディスプレイ装置の動作が示されている。
【0061】
上述の、図1の符号110の駆動部は、リセット期間以前のプリ(Pre)リセット期間において、第1電極に第1下降ランプ(Ramp−Down)信号を印加する。
【0062】
また、駆動部110は、第1電極に第1下降ランプ信号が印加される間、第1下降ランプ信号と反対極性方向のプリ(Pre)サステイン信号を第2電極に印加する。
【0063】
ここで、第1電極に印加される第1下降ランプ信号は、第10電圧V10まで徐々に下降することが好ましい。このような第1下降ランプ信号は、グラウンドレベルGNDの電圧から徐々に下降することがさらに好ましい。
【0064】
また、プリサステイン信号は、プリサステイン電圧Vpzを実質的に一定に維持することが好ましい。ここで、プリサステイン電圧Vpzは、以後のサステイン期間において印加されるサステイン信号SUSの電圧、すなわちサステイン電圧Vsと実質的に等しい電圧であることが好ましい。
【0065】
このように、プリリセット期間において第1電極に第1下降ランプ信号が印加され、これと共に第2電極にプリサステイン信号が印加されると、第1電極上に所定極性の壁電荷が蓄積され、第2電極上には、第1電極と反対極性の壁電荷が蓄積される。例えば、第1電極上には、正(+)の壁電荷が蓄積され、第2電極上には、負(−)の壁電荷が蓄積される。
【0066】
これにより、以後のリセット期間において充分な強度のセットアップ放電を発生させ得るようになり、結果として、初期化を十分に安定に行うことができるようになる。
【0067】
また、放電セル内に壁電荷の量が不足した場合にも、充分な強度のセットアップ放電を発生させることができる。
【0068】
なお、リセット期間において第1電極に印加される上昇ランプ信号(Ramp−Up)の電圧がさらに小さくなっても、充分な強度のセットアップ放電を発生させ得るようになる。
【0069】
以上で説明したプリリセット期間は、フレームの全てのサブフィールドにおいてリセット期間以前に設けるようにしてもよい。
【0070】
また、駆動時間を確保するために、フレームのサブフィールドのうち、階調加重値が最小となる1個のサブフィールドにおいて、リセット期間以前にプリリセット期間を設けるか、又はフレームのサブフィールドのうち、2個又は3個のサブフィールドにおいてリセット期間以前にプリリセット期間を設けてもよい。
【0071】
また、このようなプリリセット期間は、全てのサブフィールドで省略するようにしてもよい。
【0072】
プリリセット期間以後、初期化のためのリセット期間のセットアップ(Set−Up)期間では、駆動部110は、第1電極に第1下降ランプ信号と反対極性方向の上昇ランプ(Ramp−Up)信号を印加する。
【0073】
ここで、上昇ランプ信号は、第20電圧V20から第30電圧V30まで第1傾きで徐々に上昇する第1上昇ランプ信号と、第30電圧V30から第40電圧V40まで第2傾きで上昇する第2上昇ランプ信号とを含む。
【0074】
このようなセットアップ期間では、上昇ランプ信号により、放電セル内には弱い暗放電(Dark Discharge)、すなわちセットアップ放電がおきる。このセットアップ放電により、放電セル内には、ある程度の壁電荷が蓄積される。
【0075】
ここで、第2上昇ランプ信号の第2傾きは、第1傾きより小さいことが好ましい。このように、第2傾きを第1傾きより小さくすると、セットアップ放電が発生するまでは、電圧を相対的に速く上昇させ、セットアップ放電が発生する間には、電圧を相対的に遅く上昇させる効果があり、セットアップ放電により発生する光の量を低減させることができる。
【0076】
これにより、コントラスト特性を改善することができる。
【0077】
セットアップ期間以後のセットダウン(Set−Down)期間では、駆動部110は、上昇ランプ信号以後に、このような上昇ランプ信号と反対極性方向の第2下降ランプ(Ramp−Down)信号を第1電極に印加することができる。
【0078】
ここで、第2下降ランプ信号は、第20電圧V20から第50電圧V50まで徐々に下降することが好ましい。
【0079】
これにより、放電セル内で微弱な消去放電(Erase Discharge)、すなわちセットダウン放電が発生する。このセットダウン放電により、放電セル内には、アドレス放電を安定に起こす程度の壁電荷が均一に残留する。
【0080】
一方、この図4とは異なり、上昇ランプ信号又は第2下降ランプ信号を他の形態に設定することもできるが、これについて、添付した図5A〜図5Bを関連付けて説明すると、以下のとおりである。
【0081】
図5A〜図5Bは、上昇ランプ信号又は第2下降ランプ信号の他の形態について説明するための図である。
【0082】
まず、図5Aに示す上昇ランプ信号は、第30電圧V30までは急激に上昇した後、第30電圧V30から第40電圧V40まで徐々に上昇する形態である。
【0083】
このように、上昇ランプ信号は、図4のように、2段階にわたって互いに異なる傾きで段階的に上昇することもでき、この図5Aのように、1つの段階でのみ緩やかに上昇することもできる。すなわち、上昇ランプ信号は、多様な形態に変更することが可能である。
【0084】
次に、図5Bに示す第2下降ランプ信号は、第30電圧V30から電圧が徐々に下降する形態である。
【0085】
このように、第2下降ランプ信号は、電圧が下降する時点を異なるように変更することもできる。すなわち、第2下降ランプ信号は、多様な形態に変更することが可能である。
【0086】
以上、図5A〜図5Bについての説明を終了する。
【0087】
一方、リセット期間以後のアドレス期間では、駆動部110は、第2下降ランプ信号の第50電圧V50より高い電圧を実質的に維持するスキャンバイアス信号を第1電極(Y)に印加する。
【0088】
また、スキャンバイアス信号からスキャン電圧ΔVy分低いスキャン信号Scanを全ての第1電極Y1〜Ynに印加する。
【0089】
例えば、複数の第1電極のうち、1番目の第1電極Y1に1番目のスキャン信号(Scan 1)を印加し、以後に2番目の第1電極Y2に2番目のスキャン信号(Scan 2)を印加し、n番目の第1電極Ynには、n番目のスキャン信号(Scan n)を印加する。
【0090】
このように、スキャン信号Scanを第1電極に印加するとき、これに対応するように、第3電極に対して、スキャン信号よりもデータ電圧の大きさΔVd分高いデータ信号を印加する。
【0091】
このようなスキャン信号Scanとデータ信号Data信号が印加されるにつれて、スキャン信号Scanの電圧とデータ信号のデータ電圧Vdとの間の電圧差と、リセット期間において生成された壁電荷による壁電圧とが加算され、データ信号の電圧Vdが印加される放電セル内にはアドレス放電が発生する。
【0092】
アドレス放電により選択された放電セル内には、以後のサステイン期間においてサステイン信号SUSが印加されるとき、サステイン放電を起こす程度の壁電荷が形成される。
【0093】
ここで、駆動部110は、アドレス期間において第2電極の干渉によりアドレス放電が不安定になることを防止するために、第2電極にサステインバイアス信号を印加する。
【0094】
ここで、サステインバイアス信号は、サステイン期間において印加されるサステイン信号の電圧よりは小さく、グラウンドレベルGNDの電圧よりは大きいサステインバイアス電圧Vzを実質的に一定に維持できる。
【0095】
以後、駆動部110は、映像表示のためのサステイン期間では、第1電極又は第2電極のうちの何れか1つ以上にサステイン信号SUSを印加する。例えば、第1電極及び第2電極にサステイン信号SUSを交互に印加する。このようなサステイン信号SUSは、ΔVs分の電圧の大きさを有する。
【0096】
このようなサステイン信号SUSが印加されると、アドレス放電により選択された放電セルは、放電セル内の壁電圧とサステイン信号SUSのサステイン電圧Vsとが加算されながら、サステイン信号SUSが印加されるとき、第1電極と第2電極との間にサステイン放電、すなわち、表示放電が起きるようになる。これにより、プラズマディスプレイパネル上に所定の映像が実現される。
【0097】
ここで、サステイン期間において第1電極及び第2電極に印加されるサステイン信号についてさらに詳細に説明すると、以下のとおりである。
【0098】
図6A〜図6Cは、サステイン期間において第1電極及び第2電極に印加されるサステイン信号について、さらに詳細に説明するための図である。
【0099】
まず、図6Aは、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とが互いに異なる場合を示している。
【0100】
例えば、図6Aに示す例では、第1電極に印加されるサステイン信号の個数が計7個で、第2電極に印加されるサステイン信号の個数は、計6個である。
【0101】
この図6Aでは、第1電極に印加されるサステイン信号の個数が第2電極に印加されるサステイン信号の個数より多い場合を示しているが、これとは異なり、第1電極に印加されるサステイン信号の個数が第2電極に印加されるサステイン信号の個数より少ないようにすることもできる。
【0102】
このように、第1電極に印加されるサステイン信号と第2電極に印加されるサステイン信号との個数を異なるようにする方法は、多様に設定することができる。
【0103】
次の図6Bのように、第1電極に連続した2個のサステイン信号SUSY1、SUSY2が印加される間、第2電極には、2個以上のサステイン信号SUSZ1、SUSZ2が連続して印加される方法により、第1電極と第2電極に印加されるサステイン信号の個数を異なるようにすることができる。
【0104】
すなわち、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの期間において、第2電極には、SUSZ1サステイン信号とSUSZ2サステイン信号が連続して印加される。
【0105】
図6Bに示した例は、第2電極に印加されるサステイン信号の個数が第1電極に印加されるサステイン信号の個数よりさらに多い場合である。ここで、第1電極に印加される2個のサステイン信号、すなわちSUSY1サステイン信号とSUSY2サステイン信号は、互いに隣接したサステイン信号である。
【0106】
ここで、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの間隔は、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの間隔の1.5倍以上5倍以下であることが好ましい。
【0107】
ここで、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの間隔は、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの間隔の5倍以下である理由は、次の通りである。すなわち、特定モードの持続時間が増加するにつれて壁電荷が固着し、壁電荷の分布が固定化されるが、このような壁電荷の固着を最大限取り除き、残像の発生を最大限抑制できるようにするためである。また、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの間隔の1.5倍以上である理由は、輝度特性の低下を防止するためである。
【0108】
また、次の図6Cのように、第1電極に互いに隣接し連続した2個のサステイン信号SUSY1、SUSY2が印加される間、第2電極には、サステイン信号が省略されるようにした方法により、第1電極と第2電極に印加されるサステイン信号の個数を異なるようにすることもできる。
【0109】
すなわち、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの期間において、第2電極には、サステイン信号を印加せずに省略するのである。
【0110】
言い換えれば、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの期間において、第1電極には、SUSY1サステイン信号とSUSY2サステイン信号とが連続して印加される。
【0111】
図6Cに示す例は、第1電極に印加されるサステイン信号の個数が、第2電極に印加されるサステイン信号の個数より多い場合である。
【0112】
ここで、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの間隔は、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの間隔の1.5倍以上5倍以下であることが好ましい。
【0113】
ここで、第2電極にSUSZ1サステイン信号が印加されてからSUSZ2サステイン信号が印加されるまでの間隔は、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの間隔の5倍以下である理由は、次の通りである。すなわち、特定モードの持続時間が増加するにつれて壁電荷が固着し、壁電荷の分布が固定化されるが、このような壁電荷の固着を最大限取り除き、残像の発生を最大限抑制できるようにするためである。また、第1電極にSUSY1サステイン信号が印加されてからSUSY2サステイン信号が印加されるまでの間隔の1.5倍以上である理由は、輝度特性の低下を防止するためである。
【0114】
次に、第1電極に印加されるサステイン信号と第2電極に印加されるサステイン信号との個数を異なるようにするためのさらに詳細な方法について、図7A〜図7Bに関連付けて説明する。
【0115】
図7A〜図7Bは、第1電極と第2電極に印加されるサステイン信号の個数を互いに異なるようにする方法をさらに詳細に説明するための図である。
【0116】
まず、図7Aには、上述の図6Cのように、第1電極に印加されるサステイン信号の個数を第2電極に印加されるサステイン信号の個数よりさらに多くする場合の一例が示されている。
【0117】
例えば、図7Aの(a)のように、サステイン期間において、第1電極に第1サステイン信号SUS1が印加され、以後第2電極に第2サステイン信号SUS2が印加され、以後、再び第1電極に第3サステイン信号SUS3が印加される場合を仮定する。
【0118】
このような場合、上述の図6Cのように、第1電極に印加されるサステイン信号の個数を第2電極に印加されるサステイン信号の個数より多くするために、図7Aの(b)のように、サステイン期間において第1電極に第1サステイン信号SUS1が印加された後、第2サステイン信号SUS2は省略し、次いで第1電極に第3サステイン信号SUS3を印加すれば良い。
【0119】
すなわち、第2電極に印加される第2サステイン信号SUS2を省略することによって、第1電極に印加されるサステイン信号の個数を、第2電極に印加されるサステイン信号の個数より多くすることができる。
【0120】
次に、図7Bには、上述の図6Bのように、第2電極に印加されるサステイン信号の個数を第1電極に印加されるサステイン信号の個数より多くする場合の一例が示されている。
【0121】
例えば、図7Bの(a)のように、サステイン期間において第2電極に第1サステイン信号SUS1が印加され、以後第1電極に第2サステイン信号SUS2が印加され、以後再び第2電極に第3サステイン信号SUS3が印加される場合を仮定する。
【0122】
このような場合、上述の図6Bのように、第2電極に印加されるサステイン信号の個数を第1電極に印加されるサステイン信号の個数より多くするために、図7Bの(b)のように、サステイン期間において第2電極に第1サステイン信号SUS1が印加された後、第2サステイン信号SUS2は省略し、次いで第2電極に第3サステイン信号SUS3を印加すれば良い。
【0123】
すなわち、第1電極に印加される第2サステイン信号SUS2を省略することによって、第2電極に印加されるサステイン信号の個数を、第1電極に印加されるサステイン信号の個数より多くすることができる。
【0124】
以上で説明したように、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数を異なるようにすると、残像の発生を低減させることができる。この点ついて、図8A〜図8Bに関連付けて説明する。
【0125】
図8A〜図8Bは、第1電極に印加されるサステイン信号と第2電極に印加されるサステイン信号の個数を異なるようにする理由について説明するための図である。
【0126】
まず、図8Aには、第1電極と第2電極に同じ個数のサステイン信号を印加する場合が示されている。
【0127】
例えば、図8Aの(a)のように、画面800上に「A」という映像810が表示されると仮定する。
【0128】
このような場合に、第1電極と第2電極に同じ個数のサステイン信号が印加されると、画面800上に表示される「A」という映像810がオフ(Off)しても、(b)のように、以前に表示された「A」という映像が薄く残っている残像が発生するようになる。これにより、実現される映像の画質が悪化する。
【0129】
次に、図8Bには、第1電極と第2電極に印加されるサステイン信号の個数が互いに異なる場合が示されている。
【0130】
例えば、図8Bの(a)のように、画面820上に「A」という映像830が表示されると仮定する。ここで、上述の図7Aの(b)のように、第1電極に第1サステイン信号SUS1が印加された後、第2サステイン信号SUS2が省略され、次いで第1電極に第3サステイン信号SUS3が印加されると仮定する。
【0131】
このような場合に、第1電極に印加される第1サステイン信号によりサステイン放電が発生した後、第2サステイン信号が省略されることにより、固着しやすい放電セル内において、壁電荷の分布形態が分散化する。
【0132】
これにより、画面820上に表示される「A」という映像830がオフ(Off)すると、図8Bの(b)のように、以前に表示された「A」という映像が残らず、完全に消される。すなわち、残像の発生が防止される。
【0133】
また、特定のモードにおいて、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とを互いに異なるようにする方法を適用することがさらに好ましい。
【0134】
すなわち、一般モードでは、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とを同じくし、特定モードでは、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とを異なるようにするのである。
【0135】
ここで、特定モードは、残像現象に対して厳しい条件下でのモードである。すなわち、残像が発生しやすい条件を有するモードが特定モードとして設定される。
【0136】
たとえば、特定モードは、実質的に同じ映像が所定期間以上特定セルに表示されるモードであり、セルは、画面上の特定領域において解析される。また、平均電力レベル(Average Power Level:APL)が実質的に等しい映像が所定期間以上画面上に表示される場合が特定モードであってもよい。
【0137】
このような本発明の理解の便宜上、平均電力レベル及び特定モードの一例について、図9及び図10A〜図10Bに関連付けて説明する。
【0138】
図9は、平均電力レベルについて詳細に説明するための図である。
【0139】
また、図10A〜図10Bは、特定モードの一例について詳細に説明するための図である。
【0140】
まず、図9に示すように、平均電力レベルは、プラズマディスプレイパネル900の放電セルのうち、オン(On)になる放電セルの個数に応じて決定される。すなわち、プラズマディスプレイパネル900上において映像が表示される面積により決定される。
【0141】
ここで、平均電力レベル(APL)の値が増加するほど、階調あたりのサステインパルスの個数は減少し、平均電力レベル(APL)の値が減少するほど、階調あたりのサステインパルスの個数は増加する。
【0142】
例えば、図9の(b)のように、プラズマディスプレイパネル900の画面上において映像が表示される面積920が相対的に大きい場合、言い換えれば、プラズマディスプレイパネル900に形成された複数の放電セルのうち、オン(On)になる放電セルの個数が相対的に多くの場合(このような場合は、APLレベルは、相対的に大きい場合である)、映像表示に寄与する放電セルの個数が相対的に多いため、映像表示に寄与する放電セル各々に供給される単位階調当りのサステインパルスの個数を相対的に少なくすることにより、全体電力消費の量を少なくする。
【0143】
これとは異なり、図9(a)のように、プラズマディスプレイパネル900の画面上において映像が表示される面積910が相対的に小さな場合、言い換えれば、プラズマディスプレイパネル900に形成された複数の放電セルのうち、オンになる放電セルの個数が相対的に少ない場合(このような場合は、APLレベルが相対的に小さな場合である)、映像表示に寄与する放電セルの個数が相対的に少ないため、映像表示に寄与する放電セル各々に供給される単位階調当りのサステインパルスの個数を相対的に多くする。
【0144】
これにより、映像が表示される部分の輝度を高めることによって、全体輝度を増加させながらも全体電力消費量の急激な増加を防止する。
【0145】
その一例として、図9に示す例では、平均電力レベルがaレベルの場合、これによる階調あたりのサステインパルスの個数はN個である。
【0146】
また、図9に示す例では、平均電力レベルが前述のaレベルより高いbレベルの場合、これによる階調当りのサステインパルスの個数は、前述のN個よりは少ないM個である。
【0147】
このように、平均電力レベルに応じて、特定モードが設定される。
【0148】
次に、図10A〜図10Bには、特定残像モードの一例について示されている。
【0149】
まず、図10Aでは、プラズマディスプレイパネル1000上に「A」という映像1010が表示されるときに、映像1010が表示される持続時間に応じて、第1電極と第2電極に印加されるサステイン信号の個数を異なるようにする特定モードに設定される。
【0150】
例えば、プラズマディスプレイパネル1000上に「A」という映像1010が所定期間、例えば4分以上持続する時点から特定モードが開始する。
【0151】
すなわち、特定モードは、同じ映像が特定セルに所定期間以上表示されるとき、言い換えれば、プラズマディスプレイパネル1000上に実質的に同じ映像が所定期間以上持続的に表示されるときに設定される。
【0152】
また、上の図9で説明したような平均電力レベルが実質的に等しい映像が所定期間以上表示される場合に、特定モードに設定される。
【0153】
実質的に同じ映像が表示されているか否かは判断し難く、完全に同じ映像が連続して表示されることが事実上少ないという点を考慮すると、上述の図9で説明したような平均電力レベルに応じて特定モードの開始可否を決定するのが好ましい。
【0154】
ここで、実質的に平均電力レベルが等しい映像が持続的に表示される時間が短すぎる場合には、放電セル内で壁電荷の分布特性が固定化されない可能性が高く、これに対し、実質的に平均電力レベルが等しい映像が持続的に表示される時間が長すぎる場合には、放電セル内で壁電荷の分布特性が固定化され過ぎて、残像が発生する可能性が増加する。
【0155】
かかる観点から、実質的に同じ平均電力レベルの映像が持続的に表示されるか否かの判断の基準となる上記所定期間は、略30秒以上10分以下の範囲内で決定することが好ましい。
【0156】
次に、図10Bには、特定モードを設定する他の方法が示されている。
【0157】
ここで、無信号(No Signal)モードも第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とを異なるようにする特定モードに設定するようにしてもよい。この点について説明すると、以下のとおりである。
【0158】
例えば、外部から映像信号が入力されない場合に、すなわち映像信号がない場合に、画面上には、「信号無し」というOSD(On Screen Display)のみが表示され得る。
【0159】
このように、映像信号が入力されない無信号時に画面上に「信号無し」というOSDが所定期間以上表示し続ける場合も、結果的には、平均電力レベルが実質的に等しい映像が所定期間以上表示される場合と実質的に等価である。
【0160】
したがって、このような無信号時のOSDも、上述のように、残像を発生させる。これにより、このような無信号時にも、本発明のように、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数とを異なるようにすることが好ましい。
【0161】
なお、特定モード時に第1電極と第2電極に印加されるサステイン信号の個数を異なるようにする場合に、特定モードの持続時間を考慮して、第1電極に印加されるサステイン信号の個数と第2電極に印加されるサステイン信号の個数との差を異なるように設定することが好ましい。
【0162】
この点について、図11に関連付けて以下説明する。
【0163】
図11は、特定モードの持続時間に応じて、サステイン信号の個数を調節する方法の一例について説明するための図である。
【0164】
図11に示すように、サステイン期間において第1サステイン信号から第20サステイン信号までの計20個のサステイン信号が順次印加されると仮定する。
【0165】
ここで、一般モードでは、図11の(a)のように、第1電極に第1、3、5、7、9、11、13、15、17、19サステイン信号が印加され、第2電極には、第2、4、6、8、10、12、14、16、18、20サステイン信号が印加されると仮定する。
【0166】
このような状態で特定モードに移行すると、図11の(b)のように、第1電極に印加される第9サステイン信号と第19サステイン信号が省略される。
【0167】
すなわち、(a)のような一般モードに比べて、(b)のように特定モードに移行したときには、20個のサステイン信号のうち、2個のサステイン信号が省略される。
【0168】
次に、特定モードが持続して、特定モードの持続時間が所定の第1期間、例えば4分以上になる場合に、(c)のように、第1電極に印加される第5サステイン信号、第11サステイン信号、及び第17サステイン信号が省略される。
【0169】
すなわち、(b)のように特定モードに移行した時点に比べて、(c)のように、特定モードの持続時間が所定の第1期間、例えば4分以上になる場合に、20個のサステイン信号のうち、3個のサステイン信号が省略される。
【0170】
次に、特定モードが持続して、特定モードの持続時間が所定の第2期間、例えば8分以上になる場合に、(d)のように、第1電極に印加される第3サステイン信号、第7サステイン信号、第11サステイン信号、第15サステイン信号及び第19サステイン信号が省略される。
【0171】
すなわち、(c)のように、特定モードの持続時間が所定の第1期間、例えば4分以上になる場合に比べて、(d)のように、特定モードの持続時間が所定の第2期間、例えば8分以上になる場合に、20個のサステイン信号のうち、5個のサステイン信号が省略される。
【0172】
すなわち、特定モードの持続時間が増加するにつれて、省略されるサステイン信号の個数を増加させるのである。これは、特定モードの持続時間が増加すると、放電セル内での壁電荷の分布がさらに固定化されることにより、残像の発生がさらに増加し得るためである。
【0173】
一方、以上では、第1電極又は第2電極のうち、何れかの電極に印加されるサステイン信号のみを省略したが、これとは異なり、第1電極に印加されるサステイン信号のうちの何れか1つ以上のサステイン信号、及び、第2電極に印加されるサステイン信号のうちの何れか1つ以上のサステイン信号を共に省略することもできる。この場合について以下説明する。
【0174】
図12は、第1電極に印加されるサステイン信号のうちの何れか1つ以上のサステイン信号と、第2電極に印加されるサステイン信号のうちの何れか1つ以上のサステイン信号とを共に省略する方法の一例を説明するための図である。
【0175】
図12に示すように、サステイン期間において第1サステイン信号から第20サステイン信号までの計20個のサステイン信号が順次に印加されると仮定する。
【0176】
ここで、一般モードでは、図12の(a)のように、第1電極に第1、3、5、7、9、11、13、15、17、19サステイン信号が印加され、第2電極には、第2、4、6、8、10、12、14、16、18、20サステイン信号が印加されると仮定する。
【0177】
このような状態で特定モードに移行すると、図12の(b)のように、第1電極に印加される第3サステイン信号、第13サステイン信号、及び第2電極に印加される第8サステイン信号と第18サステイン信号が共に省略される。
【0178】
すなわち、(a)のような一般モードに比べて、(b)のように特定モードに移行すると、第1電極に印加される10個のサステイン信号のうち、2個のサステイン信号が省略され、これと共に、第2電極に印加される10個のサステイン信号のうち、2個のサステイン信号が省略される。
【0179】
図12に示すようなサステイン信号は、残像に対してさらに厳しい条件下で適用することが好ましい。
【0180】
次に、図13は、2個以上のサステイン信号の連続的な省略について説明するための図である。
【0181】
図13に示す例では、特定モードにおいて、(a)のように、第1電極に第1サステイン信号SUS1を印加した後、第2サステイン信号SUS2を省略した後、第1電極に再び第3サステイン信号SUS3を印加し、以後に第2電極に第4サステイン信号を印加する。
【0182】
すなわち、第2電極に1つのサステイン信号を省略した後に、その次のサステイン信号を第2電極と異なる第1電極に印加している。
【0183】
これに対し、特定モードにおいて、(b)のように、第1電極に第1サステイン信号SUS1を印加した後、第2サステイン信号SUS2と第3サステイン信号SUS3を省略した後、第2電極に第4サステイン信号を印加することもできる。
【0184】
すなわち、第2電極に1つのサステイン信号を省略し、また第1電極に1つのサステイン信号を連続して省略した後、その次のサステイン信号を第2電極に印加するのである。
【0185】
このように、省略されるサステイン信号は、多様な方法で選択することができる。
【0186】
以上では、連続して省略されるサステイン信号の個数が2個である例について説明したが、これとは異なり、連続して省略されるサステイン信号の個数は、3個以上であってもよい。
【0187】
一方、以上では、第1電極と第2電極に交互にサステイン信号を印加する場合のみを説明した。これとは異なり、第1電極又は第2電極のうち、何れか1つの電極にのみサステイン信号が印加される場合をあり得る。この場合について説明すると、以下のとおりである。
【0188】
図14は、サステイン信号のさらに他の形態について説明するための図である。
【0189】
図14に示す例では、第1電極又は第2電極のうちの何れかの電極、例えば第1電極に正のサステイン信号と負のサステイン信号が交互に印加される場合が示されている。すなわち、第1電極に第1の正のサステイン信号(+)SUS1が印加され、以後、同じ第1電極に第1の負のサステイン信号(−)SUS1が印加され、以後、同じ第1電極に第2の正のサステイン信号(+)SUS2が印加され、以後、同じ第1電極に第2の負のサステイン信号(−)SUS2が印加されている。
【0190】
図14に示すように、一方の電極に正のサステイン信号と負のサステイン信号が印加される間、他方の電極にはバイアス信号が印加されることが好ましい。
【0191】
ここで、バイアス信号は、グラウンドレベルGNDの電圧を実質的に一定に維持することが好ましい。
【0192】
このように、サステイン信号SUSの形態は、多様に変更され得る。
【0193】
このように、サステイン期間において第1電極又は第2電極のうちの一方にのみサステイン信号を印加し、他方の電極にはバイアス信号を印加すると、駆動部の形態をさらに単純化することができる。この点を説明すると以下のとおりである。
【0194】
例えば、第1電極にサステイン信号を印加し、かつ、第2電極にサステイン信号を印加する場合には、第1電極にサステイン信号を印加するための回路が配置される駆動ボードと第2電極にサステイン信号を印加するための回路が配置される駆動ボードが各々必要となる。
【0195】
その一方で、図14のように、第1電極又は第2電極のうちの一方の電極にのみサステイン信号を印加する場合には、第1電極又は第2電極のうちの何れか1つの電極にサステイン信号を印加するための回路が配置される単一の駆動ボードのみが備えられれば良い。
【0196】
これにより、駆動部の全体大きさを減らすことができ、これにより、製造単価を低減させることができるようになる。
【0197】
また、図14のように、第1電極又は第2電極のうちの一方の電極にのみサステイン信号を印加する場合にも、複数のサステイン信号のうちの何れか1つ以上を省略することによって、残像の発生を低減させることができる。これについて説明すると、以下のとおりである。
【0198】
図15は、図14に示したサステイン信号による残像発生をさらに低減させるための方法の一例を説明するための図である。
【0199】
図15に示す例では、(a)のような一般モードでは、第1電極に第1、2の正のサステイン信号(+)SUS1、(+)SUS2と、第1、2負のサステイン信号(−)SUS1、(−)SUS2とを印加する。
【0200】
一方、(b)のように、残像が発生し得る特定モード時には、例えば第1電極に第1の正のサステイン信号(+)SUS1を印加し、その後、第1の負のサステイン信号(−)SUS1を省略する。次いで、第1電極に第2の正のサステイン信号(+)SUS2を印加した後、第1電極に第2の負のサステイン信号(−)SUS2を印加する。
【0201】
かかる信号印加により、本発明の一実施の形態に係るプラズマディスプレイ装置は、残像の発生を防止するという効果がある。
【0202】
上記の実施の形態は、単に例示的なものであって、特許請求の範囲を制限するものとして解釈されるべきではない。たとえば、本発明は、他のタイプの装置にも容易に適用され得る。本開示内容に基づいて、本発明の当業者は、多くの代替例、変更例及び変形例を想到し得る。
【図面の簡単な説明】
【0203】
【図1】本発明の一実施の形態に係るプラズマディスプレイ装置の構成を説明するための図である。
【図2A】本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネルの構造を説明するための図である。
【図2B】本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネルの構造を説明するための図である。
【図3】本発明の一実施の形態に係るプラズマディスプレイ装置において、映像の階調を実現するためのフレームについて説明するための図である。
【図4】本発明の一実施の形態に係るプラズマディスプレイ装置の動作を説明するための図である。
【図5A】上昇ランプ信号又は第2下降ランプ信号のさらに他の形態について説明するための図である。
【図5B】上昇ランプ信号又は第2下降ランプ信号のさらに他の形態について説明するための図である。
【図6A】サステイン期間において第1電極及び第2電極に印加されるサステイン信号についてさらに詳細に説明するための図である。
【図6B】サステイン期間において第1電極及び第2電極に印加されるサステイン信号についてさらに詳細に説明するための図である。
【図6C】サステイン期間において第1電極及び第2電極に印加されるサステイン信号についてさらに詳細に説明するための図である。
【図7A】第1電極と第2電極に印加されるサステイン信号の個数を互いに異なるようにする方法をさらに詳細に説明するための図である。
【図7B】第1電極と第2電極に印加されるサステイン信号の個数を互いに異なるようにする方法をさらに詳細に説明するための図である。
【図8A】第1電極に印加されるサステイン信号と第2電極に印加されるサステイン信号の個数を異なるようにする理由について説明するための図である。
【図8B】第1電極に印加されるサステイン信号と第2電極に印加されるサステイン信号の個数を異なるようにする理由について説明するための図である。
【図9】平均電力レベルについて詳細に説明するための図である。
【図10A】特定モードの一例について詳細に説明するための図である。
【図10B】特定モードの一例について詳細に説明するための図である。
【図11】特定モードの持続時間に応じてサステイン信号の個数を調節する方法の一例について説明するための図である。
【図12】第1電極に印加されるサステイン信号のうちの何れか1つ以上と、第2電極に印加されるサステイン信号のうちの何れか1つ以上を共に省略する方法の一例を説明するための図である。
【図13】2個以上のサステイン信号の連続的な省略について説明するための図である。
【図14】サステイン信号のさらに他のタイプについて説明するための図である。
【図15】図14における残像発生を低減させる方法の一例を説明するための図である。
【特許請求の範囲】
【請求項1】
第1電極及び第2電極を備えるプラズマディスプレイパネルと、
サステイン期間において、前記第1電極に対して連続した2個のサステイン信号を印加するとともに、前記第2電極に対して複数のサステイン信号を印加する駆動部と、を備えるプラズマディスプレイ装置。
【請求項2】
前記サステイン期間において、前記第1電極に印加するサステイン信号の個数と、前記第2電極に印加するサステイン信号の個数とは異なることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項3】
前記駆動部は、
特定モードの場合、前記第1電極に印加するサステイン信号の個数と、前記第2電極に印加するサステイン信号の個数とを異なるようにすることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項4】
前記特定モードは、実質的に同じ映像が、所定期間以上特定セルに表示されるモードであることを特徴とする請求項3に記載のプラズマディスプレイ装置。
【請求項5】
前記所定期間は、30秒以上10分以下であることを特徴とする請求項4に記載のプラズマディスプレイ装置。
【請求項6】
前記第1電極に印加される連続した2個のサステイン信号間の間隔は、前記第2電極に印加される連続した2個のサステイン信号間の間隔の1.5倍以上5倍以下であることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項7】
前記第1電極はY電極であり、前記第2電極はZ電極であることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項8】
サステイン期間において、第1電極に第1サステイン信号を印加するステップと、
前記第1電極に前記第1サステイン信号を印加した後、第2電極に複数のサステイン信号を印加するステップと、
前記第2電極に複数のサステイン信号を印加した後、前記第1電極に前記第1サステイン信号と連続した第2サステイン信号を印加するステップと
を含むプラズマディスプレイ装置の駆動方法。
【請求項9】
前記第1サステイン信号と前記第2サステイン信号との間の間隔は、前記第2電極に印加される複数のサステイン信号のうち、連続した2個のサステイン信号間の間隔の1.5倍以上5倍以下であることを特徴とする請求項8に記載のプラズマディスプレイ装置の駆動方法。
【請求項10】
前記サステイン期間において、前記第2電極に第3サステイン信号を印加するステップと、
前記第2電極に前記第3サステイン信号を印加した後、前記第1電極に複数のサステイン信号を印加するステップと、
前記第1電極に複数のサステイン信号を印加した後、前記第2電極に前記第3サステイン信号と連続した第4サステイン信号を印加するステップと、をさらに含む請求項8に記載のプラズマディスプレイ装置の駆動方法。
【請求項1】
第1電極及び第2電極を備えるプラズマディスプレイパネルと、
サステイン期間において、前記第1電極に対して連続した2個のサステイン信号を印加するとともに、前記第2電極に対して複数のサステイン信号を印加する駆動部と、を備えるプラズマディスプレイ装置。
【請求項2】
前記サステイン期間において、前記第1電極に印加するサステイン信号の個数と、前記第2電極に印加するサステイン信号の個数とは異なることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項3】
前記駆動部は、
特定モードの場合、前記第1電極に印加するサステイン信号の個数と、前記第2電極に印加するサステイン信号の個数とを異なるようにすることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項4】
前記特定モードは、実質的に同じ映像が、所定期間以上特定セルに表示されるモードであることを特徴とする請求項3に記載のプラズマディスプレイ装置。
【請求項5】
前記所定期間は、30秒以上10分以下であることを特徴とする請求項4に記載のプラズマディスプレイ装置。
【請求項6】
前記第1電極に印加される連続した2個のサステイン信号間の間隔は、前記第2電極に印加される連続した2個のサステイン信号間の間隔の1.5倍以上5倍以下であることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項7】
前記第1電極はY電極であり、前記第2電極はZ電極であることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項8】
サステイン期間において、第1電極に第1サステイン信号を印加するステップと、
前記第1電極に前記第1サステイン信号を印加した後、第2電極に複数のサステイン信号を印加するステップと、
前記第2電極に複数のサステイン信号を印加した後、前記第1電極に前記第1サステイン信号と連続した第2サステイン信号を印加するステップと
を含むプラズマディスプレイ装置の駆動方法。
【請求項9】
前記第1サステイン信号と前記第2サステイン信号との間の間隔は、前記第2電極に印加される複数のサステイン信号のうち、連続した2個のサステイン信号間の間隔の1.5倍以上5倍以下であることを特徴とする請求項8に記載のプラズマディスプレイ装置の駆動方法。
【請求項10】
前記サステイン期間において、前記第2電極に第3サステイン信号を印加するステップと、
前記第2電極に前記第3サステイン信号を印加した後、前記第1電極に複数のサステイン信号を印加するステップと、
前記第1電極に複数のサステイン信号を印加した後、前記第2電極に前記第3サステイン信号と連続した第4サステイン信号を印加するステップと、をさらに含む請求項8に記載のプラズマディスプレイ装置の駆動方法。
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5A】
【図5B】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図8A】
【図8B】
【図9】
【図10A】
【図10B】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2A】
【図2B】
【図3】
【図4】
【図5A】
【図5B】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図8A】
【図8B】
【図9】
【図10A】
【図10B】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2008−20879(P2008−20879A)
【公開日】平成20年1月31日(2008.1.31)
【国際特許分類】
【出願番号】特願2007−12171(P2007−12171)
【出願日】平成19年1月23日(2007.1.23)
【出願人】(502032105)エルジー エレクトロニクス インコーポレイティド (2,269)
【Fターム(参考)】
【公開日】平成20年1月31日(2008.1.31)
【国際特許分類】
【出願日】平成19年1月23日(2007.1.23)
【出願人】(502032105)エルジー エレクトロニクス インコーポレイティド (2,269)
【Fターム(参考)】
[ Back to top ]