プログラマブルデバイスを過電圧攻撃から守るためのシステムおよび方法
【課題】レジスタ、過電圧検出回路およびロジック回路を有しているプログラマブル集積回路デバイスを提供すること。
【解決手段】少なくとも１ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、過電圧検出回路であって、該過電圧検出回路は、該印加された電圧源によって発生された電圧を検出することと、検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することとを行うように構成されている、過電圧検出回路と、ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路とを含む、プログラマブル集積回路デバイス。
【解決手段】少なくとも１ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、過電圧検出回路であって、該過電圧検出回路は、該印加された電圧源によって発生された電圧を検出することと、検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することとを行うように構成されている、過電圧検出回路と、ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路とを含む、プログラマブル集積回路デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の背景）
本発明は、プログラマブルデバイス（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブルロジックデバイス（ＰＬＤ））内に格納されているデータをコピーおよび／または不正変更から守るためのシステムおよび方法に関する。
【背景技術】
【０００２】
プログラマブルデバイスは周知である。一般的に、ＦＰＧＡのようなプログラマブルデバイスは、過敏情報が格納され得る揮発性および不揮発性格納コンポーネントを含む。例えば、デバイス内の暗号化されたデータを解読するために用いられる暗号化キーは、プログラマブルデバイスの揮発性レジスタに格納され得る。
【０００３】
攻撃者または他の不法ユーザーは、この過敏情報を回復および／またはコピーする任意の数の技術を採用し得る。１つの好まれる攻撃は、極限状況下でプログラマブルデバイスを動かすことを含む。例えば、攻撃者は、デバイスが予測不能な態様で作用することを期待して、過剰な電圧をデバイスに印加し得、そうでない場合には守られている過敏情報へのアクセスを潜在的に提供する。この技術は、過電圧攻撃として一般的に既知であり、この技術は、デバイスをいく分かの間、電圧スパイクおよび／または高められた電圧レベルにさらすことを含む。
【発明の概要】
【課題を解決するための手段】
【０００４】
（発明の概要）
本発明は、プログラマブル集積回路デバイスを過電圧攻撃から守るためのシステムおよび方法に関する。
【０００５】
本発明の実施形態に従って、レジスタ、過電圧検出回路およびロジック回路を有しているプログラマブル集積回路デバイスが提供される。電圧源に結合されているレジスタは、少なくとも１ビットの値を格納するように構成されている。過電圧回路は、電圧源によって発生された電圧を検出することと、検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することとを行うように構成されている。同様に、ロジック回路は、過電圧信号が生成された場合には常に、レジスタをクリアにするように構成されている。
【０００６】
本発明の追加実施形態に従って、過電圧検出回路は、前記電圧源によって電力供給されている。特に、過電圧検出回路は、同じ電圧供給部によって電力供給されており、過剰な電圧を監視するように構成されている。共有された電力供給部が操作されている場合ですら、過電圧検出回路がプログラマブルデバイスを守り続け得ることが本発明の所望の特徴である。
【０００７】
本発明の追加実施形態に従って、過電圧検出回路は、検出された電圧がトリガー電圧よりも低い場合に、無視可能な量の電流を引く。言い換えると、過電圧検出回路の漏れ（つまり、静止）電流は、極端に低い。そのため、プログラマブルデバイスがバッテリーによって電力供給されている場合には、バッテリー寿命に対する実装された過電圧保護の効果が最小化される。
【０００８】
本発明の追加実施形態に従って、過電圧検出回路は、電圧感知ブロック（例えば、一連のスタックされたダイオード）と、過電圧信号を発生させるスイッチ回路とを含む。例えば、電圧源によって発生された電圧が特性作動電圧を超えたか、または等しい場合にのみ、電圧感知ブロックが「立ち上がる」（つまり、電流を伝導する）ように、電圧感知ブロックは特性作動電圧を有している。このようにして、過電圧検出回路による電流消費は、過剰な電圧が存在しない限り、または過剰な電圧が存在するまで、無視可能なままである。過剰な電圧が生じた場合は、電圧感知ブロックは、電圧源によって発生された電圧が増加するにつれ、増加する制御信号を想定する。制御信号の電圧がスイッチ回路の閾値電圧に到達したか、または超えた場合に、スイッチ回路は、過電圧信号を発生させ、それによって、レジスタをクリアにする。スイッチ回路は、高電圧または低電圧を出力するように構成されているトランジスタのようなスイッチ様行動を提供する任意の適切な構成の回路であり得る。あるいは、スイッチ回路は、より段階的な増加するか、および／または減少する信号を提供し得る。スイッチ回路は、任意の数のトランジスタおよび／または抵抗素子を含み得る。
【０００９】
上に記載したプログラマブル集積回路デバイスを構成および動作させる方法も提供される。
例えば、本発明は以下の項目を提供する。
（項目１）
少なくとも１ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、
過電圧検出回路であって、該過電圧検出回路は、
該印加された電圧源によって発生された電圧を検出することと、
検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することと
を行うように構成されている、過電圧検出回路と、
ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路と
を含む、プログラマブル集積回路デバイス。
（項目２）
前記過電圧検出回路は、前記印加された電圧源によって電力供給されている、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目３）
前記検出された電圧が前記トリガー電圧よりも低い場合に、前記過電圧検出回路は、無視可能な量の電流を引く、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目４）
前記過電圧検出回路は、
前記印加された電圧源に結合されている電圧感知ブロックであって、該電圧感知ブロックは、特性作動電圧を有しており、該電圧感知ブロックは、該印加された電圧源によって発生された電圧が該特性作動電圧を超えたか、または等しい場合に、制御信号を想定するように構成されている、電圧感知ブロックと、
スイッチ回路であって、該スイッチ回路は、該制御信号に応答して前記過電圧信号を発生させるように構成されている、スイッチ回路と
を含む、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目５）
前記電圧感知ブロックは、スタックされたダイオードのセットを含み、各ダイオードは、立ち上がり電圧を有しており、前記特性作動電圧は、該セットの各ダイオードの立ち上がり電圧の合計である、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目６）
前記スイッチ回路は、閾値電圧を有しており、前記トリガー電圧は、前記特性作動電圧と、該閾値電圧との合計に等しく、該スイッチ回路は、前記印加された電圧源によって発生された電圧が該トリガー電圧を超えたか、または等しい場合に、前記制御信号に応答して、前記過電圧信号を発生させるように構成されている、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目７）
前記スイッチ回路は、前記印加された電圧源に結合されているトランジスタを含む、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目８）
印加された電圧源に結合されているレジスタであって、該レジスタは、少なくとも１ビットの値を格納するように構成されている、レジスタと、
過電圧検出回路であって、該過電圧検出回路は、
該印加された電圧源に結合されているスタックされたダイオードのセットであって、該スタックされたダイオードのセットは、該印加された電圧源によって発生された電圧が特性作動電圧よりも高いか、または等しい場合に、電流を伝導するように動作可能であり、該特性作動電圧は、該スタックされたダイオードのセットの各ダイオードを作動させるのに必要とされる全電圧である、スタックされたダイオードのセットと、
該スタックされたダイオードのセットと、該レジスタとに結合されているトランジスタであって、該トランジスタは、該印加された電圧源によって発生された電圧が該特性作動電圧と、閾値電圧との合計よりも高いか、または等しい場合に、過電圧信号を生成するように動作可能であり、該閾値電圧は、該トランジスタを作動させるのに必要とされる電圧である、トランジスタとを含む、過電圧検出回路と、
ロジック回路であって、該ロジック回路は、生成された過電圧信号に応答して、該レジスタをクリアにするように動作可能である、ロジック回路と
を含む、プログラマブル集積回路デバイス。
（項目９）
前記過電圧検出回路は、
第一のインピーダンスであって、該第一のインピーダンスは、前記スタックされたダイオードのセットと、前記トランジスタと、ローカル接地とに結合されている、第一のインピーダンスと、
第二のインピーダンスであって、該第二のインピーダンスは、前記印加された電圧源と、該トランジスタと、前記レジスタとに結合されている、第二のインピーダンスと
をさらに含む、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目１０）
前記第一のインピーダンスおよび第二のインピーダンスは、抵抗器である、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目１１）
前記トランジスタは、ＮＭＯＳトランジスタであり、該トランジスタのゲートは、前記スタックされたダイオードのセットと、前記第一のインピーダンスとに結合されており、該トランジスタのドレインは、前記第二のインピーダンスと、前記レジスタとに結合されており、該トランジスタのソースは、前記ローカル接地に結合されている、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目１２）
前記スタックされたダイオードのセットは、３つの低漏れダイオードを含み、前記特性作動電圧は、実質的に２．１ボルトに等しい、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目１３）
プログラマブル集積回路デバイスを過電圧攻撃から守る方法であって、
該方法は、
印加された電圧源によって発生された電圧を、過電圧検出回路を用いて検出することと、
検出された電圧がトリガー電圧よりも高いか、または等しい場合に、該過電圧検出回路を用いて過電圧信号を生成することと、
生成された過電圧信号に応答して、ロジック回路を用いてレジスタをクリアにすることと
を含む、方法。
（項目１４）
電力を前記過電圧検出回路に前記印加された電圧源を通して供給することをさらに含む、上記項目のうちのいずれかに記載の方法。
（項目１５）
前記検出された電圧が前記トリガー電圧よりも低い場合に、前記過電圧検出回路は、無視可能な量の電流を引く、上記項目のうちのいずれかに記載の方法。
（項目１６）
前記過電圧検出回路は、スタックされたダイオードのセットを含み、各ダイオードは、立ち上がり電圧を有しており、前記スタックされた低漏れダイオードのセットは、前記印加された電圧源によって発生された電圧が該スタックされたダイオードのセットの各ダイオードの立ち上がり電圧の合計よりも高いか、または等しい場合に、作動される、上記項目のうちのいずれかに記載の方法。
（項目１７）
前記過電圧検出回路は、閾値電圧を有しているトランジスタをさらに含む、上記項目のうちのいずれかに記載の方法。
（項目１８）
前記過電圧信号を生成することは、前記印加された電圧源によって発生された電圧が前記セットの各ダイオードの立ち上がり電圧と、前記閾値電圧との合計よりも高いか、または等しい場合に、前記トランジスタを用いて該過電圧信号を生成することを含む、上記項目のうちのいずれかに記載の方法。
（項目１９）
前記レジスタをクリアにすることは、揮発性キーを他のデータを用いて上書きすることを含む、上記項目のうちのいずれかに記載の方法。
（項目２０）
前記印加された電圧源によって発生された電圧を検出することは、電圧スパイクと、ある期間維持された上げられた電圧とのうちの少なくとも一方を検出することを含む、上記項目のうちのいずれかに記載の方法。
【００１０】
（摘要）
プログラマブル集積回路デバイスを過電圧攻撃から守るためのシステムおよび方法が開示される。一般的に、ＦＰＧＡのようなプログラマブルデバイスは、過敏情報を格納し得る揮発性メモリレジスタを含む。そのようなプログラマブルデバイスの不正変更および／または逆行分析を妨げるために、過電圧検出回路が採用され得、過電圧攻撃が疑われた場合に、デバイスを不能にするか、および／またはデバイスに格納されている過敏情報を消去する。特に、過電圧検出回路が、プログラマブルデバイスに印加された電圧がトリガー電圧を超えたことを検出すると、過電圧検出回路は、ロジック回路に、デバイスに格納されている過敏情報を消去させ得る。望ましくは、過電圧検出回路は、プログラマブルデバイスに（例えば、バッテリーを介して）印加された電圧がトリガー電圧よりも低いままである場合に、電流消費を無視可能にするような方法で設計されたコンポーネントを含む。
【００１１】
発明のさらなる特徴と、その性質と、さまざまな利点とが、添付の図面との関連でとられた以下の詳細な説明を考慮すると、明らかとなる。図面においては、一貫して、類似の参照文字は、類似のパーツを指す。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の例示的実施形態に従う過電圧検出回路を有しているプログラマブルロジックデバイスのブロック図を描写する。
【図２】図２は、本発明の例示的実施形態に従う図１の過電圧検出回路のより詳細なブロック図を描写する。
【図３】図３は、本発明の例示的実施形態に従う図１の過電圧検出回路の例示的実装を描写する。
【図４】図４は、本発明の例示的実施形態に従う過電圧検出において行われる例示的工程のフローチャートである。
【発明を実施するための形態】
【００１３】
（発明の詳細な説明）
過電圧攻撃によるプログラマブルデバイスの不正変更および／または逆行分析を妨げるために、過電圧攻撃が疑われた場合には常にデバイスを不能にするか、および／またはデバイスに格納されている過敏情報を消去するという特徴が望ましい。
【００１４】
そのため、システムおよび方法は、本明細書において、過電圧攻撃が疑われた場合に、例示的反不正変更技術を採用するために記載される。特に、プログラマブルデバイスに印加された電圧を検出し、その電圧がトリガー電圧値を超えたか否かを決定する過電圧検出回路が本明細書において記載されている。トリガー電圧を超えた場合には、過電圧検出回路は、ロジック回路にデバイスに格納されている過敏情報を消去させ得る。過電圧検出回路は、プログラマブルデバイスに印加された電圧がトリガー電圧値よりも低いままである場合に、電流消費を無視可能とする方法で設計されたコンポーネントによって構成される。したがって、通常の使用において、デバイスがバッテリーによって電力供給されている場合には、過電圧検出回路がバッテリー寿命に与える影響は最小限である。
【００１５】
図１は、本発明のいくつかの実施形態に従う過電圧検出回路１２０、ロジック回路１２２および揮発性キーレジスタ１２４を含む例示的デバイス１００を示す。ロジック回路１２２は、ユーザーによってプログラムされた構成データに従って構成され得るプログラマブルロジックコアの一部であり得る。実施形態において、例えば、ロジック回路１２２は、デバイス１００への不法攻撃（例えば、過電圧攻撃）が検出された場合に、揮発性キーレジスタ１２４をクリアにするようにプログラムされている。揮発性キーレジスタ１２４をクリアにすることは、揮発性キーレジスタ１２４の内容を全て「０」の値か、全て「１」の値か、またはそれらの組合わせのような他のデータによって上書きすることを含み得る。
【００１６】
例示的実施形態において、デバイス１００は、ＦＰＧＡである。しかし、デバイス１００は、任意の他の適切な回路の形態であり得る。例えば、デバイス１００は、特定用途向け集積回路（ＡＳＩＣ）または任意の適切なプログラマブルロジックデバイスであり得る。デバイス１００は、ＦＰＧＡおよびＡＳＩＣのようなデバイスの組合わせであり得るか、および／または追加、スタンドアローン回路コンポーネントを含み得ることも理解されたい。例えば、過電圧検出回路１２０は、ロジック回路１２２および揮発性キーレジスタ１２４も含むＦＰＧＡ内に含まれ得る。あるいは、過電圧検出回路１２０は、別個のＡＳＩＣの一部またはロジック回路１２２結合されている別々の回路コンポーネントから構成され得る。
【００１７】
いくつかの実施形態において、デバイス１００は、例えば、暗号化キー、セキュリティオプション情報および／またはセキュリティオプション構成を格納するさまざまなタイプの揮発性および不揮発性レジスタを含む。しかし、簡潔さのために、揮発性キーレジスタ１２４のみが図１〜３に示されている。揮発性キーレジスタ１２４は、ビットを格納する１つ以上の個別のレジスタを含み得る。１つの実施形態において、揮発性キーレジスタ１２４は、暗号化キーを格納する数多くの揮発性レジスタを含む。
【００１８】
特に、揮発性キーレジスタ１２４は、例えば、構成データを解読および／または暗号化するために用いられる暗号化キーを格納するために用いられ得る。いくつかのアプローチにおいて、暗号化キーは、ａｄｖａｎｃｅｄ ｅｎｃｒｙｐｔｉｏｎ ｓｔａｎｄａｒｄ（ＡＥＳ）に基づいている。暗号化キーのさまざまな実施形態ならびに暗号化および解読の際の暗号化キーの使用に関するさらなる詳細は、同時係属であり、同一人に譲渡され、本明細書と同時に出願された米国特許出願第１３／０９７，２０５号（代理人整理番号０００１７４−０７１０−１０１／Ａ０３６９６）および１３／０９８，３１５号（代理人整理番号０００１７４−０７１３−１０１／Ａ０３６９９）にさらに詳細に述べられている。それらは、これによって、本明細書において参照することにより、それぞれ全体が援用される。
【００１９】
いくつかの実施形態において、過電圧検出回路１２０、ロジック回路１２２および揮発性キーレジスタ１２４は、同じ電圧源（ＶＢＡＴ）１１０を共有している。したがって、過電圧検出回路１２０は、同じ電圧源によって電力供給され得、過剰な電圧を監視している。しかし、過電圧検出回路１２０、ロジック回路１２２および揮発性キーレジスタ１２４は、電圧源１１０を共有していると描写されるが、１つ以上の他の電圧源も採用され得ることを理解されたい。例えば、過電圧検出回路１２０は、別の電圧源によって電力供給され得るが、揮発性キーレジスタ１２４に印加された場合には、電圧源１１０を監視し得る。
【００２０】
いくつかの実施形態において、過電圧検出回路１２０は、いつ電圧源１１０が所与のトリガー電圧よりも高くなるか、または等しくなるかを検出する。例えば、トリガー電圧は、デバイスの通常の動作電圧よりも高い任意の電圧であり得る。過電圧検出回路１２０の組成は、図２および図３に関連して、下でさらに述べられるが、任意の適切な回路は、いつ電圧源１１０がトリガー電圧を超えるか、または等しくなるかを決定するために用いられ得るということを理解されたい。例えば、電圧感知デバイスおよび比較器が採用され得る。あるいは、下で述べられるダイオードスタックおよびトランジスタが用いられ得る。
【００２１】
過電圧検出回路１２０が、電圧源１１０が所与のトリガー電圧よりも高いか、または等しいということを検出した場合には、過電圧信号１３０が生成され得る。例示的実施形態において、信号１３０は、ロジック回路１２２に提供される。例えば、過電圧検出回路１２０の出力は、ロジック回路１２２の入力に直接結合または接続され得る。ロジック回路１２２は、上で述べられた揮発性キーレジスタ１２４をクリアにするロジック回路を含む。例えば、ロジック回路１２２が過電圧信号１３０を受信した場合に、ロジック回路１２２は、揮発性キーレジスタ１２４に格納されているデータを通信経路１３２を介して上書きし得る。
【００２２】
図２は、本発明のいくつかの実施形態に従う図１の過電圧検出回路１２０をより詳細に描写する。特に、図２は、図１のデバイス１００に実質的に類似し得る例示的デバイス２００を示す。示されているように、過電圧検出回路１２０は、電圧感知回路２２０（本明細書においては、電圧感知ブロックとも呼ばれる）およびスイッチ回路２２２を含み得る。電圧感知回路２２０は、電圧源１１０に結合され得、いくつかの実施形態においては、電圧源１１０によって電力供給され得る。同様に、スイッチ回路２２２は、電圧源１１０に結合され得、いくつかの実施形態においては、電圧源１１０によって電力供給され得る。描写はされていないが、いくつかの実施形態において、電圧感知回路２２０および／またはスイッチ回路２２２は、電圧源１１０に結合され得るが、電圧源１１０以外の電圧源によっても電力供給され得ることを理解されたい。
【００２３】
電圧感知回路２２０は、いつ電圧源１１０が所与の閾値電圧よりも高くなるか、または等しくなるかということを検出し得、同様に、電圧源１１０は、制御信号２３０を生成し得る。制御信号２３０は、スイッチ回路２２２に提供され得、スイッチ回路２２２は、応答して、過電圧信号１３０を発生させ得る。上で述べたように、図１に関連して、過電圧信号１３０は、ロジック回路１２２に提供され得、ロジック回路１２２は、次いで、揮発性キーレジスタ１２４の内容をクリアにし得る。
【００２４】
いくつかの実施形態において、電圧感知回路２２０は、特性作動電圧を有している。つまり、電圧感知回路２２０は、電圧感知回路２２０が電流を伝導し始める電圧を有している。加えて、スイッチ回路２２２は、電流を伝導し始める閾値電圧（または「立ち上がり」電圧）を有し得る。したがって、電源１１０が特性作動電圧に到達した場合には、それによって、（制御信号２３０を結果として発生させる）電圧感知回路２２０を作動させ、スイッチ回路２２２は、まだ作動されていないままであり得る。代わりに、電圧源１１０によって発生された電圧が増加するにつれ、制御信号２３０がスイッチ回路２２２の閾値電圧に到達するまで、同様に、制御信号２３０が増加し得る。制御信号２３０がスイッチ回路２２２の閾値電圧に到達すると、スイッチ回路２２２が電流を伝導させ始め、応答して、過電圧信号１３０を発生させ得る。要約すると、電圧源１１０によって発生された電圧が（電圧感知回路２２０の）特性作動電圧と（スイッチ回路２２２の）閾値回路との合計に到達するか、または合計を超える場合にのみ、過電圧信号１３０は、いくつかの実施形態に従い発生され得る。この電圧の合計は、過電圧検出回路１２０の（上に記載された）トリガー電圧に等しい。
【００２５】
スイッチ回路２２２は、高電圧または定電圧を出力するように構成されているトランジスタのようなスイッチ様行動を提供する任意の適切な構成の回路であり得る。スイッチ様行動は、低電圧から高電圧（または電流）までか、および／または高電圧から低い電圧（または電流）までを急速に遷移する出力によって規定される。あるいは、いくつかの実施形態において、スイッチ回路は、より段階的に増加するか、および／または減少する信号を提供する。この、減少する信号を提供する実施形態においては、ロジック回路１２２は、過電圧信号１３０が十分に高い値（または十分に低い値）に到達した場合に、揮発性キーレジスタ１２４の内容をクリアにし得る。１つの実施形態において、スイッチ回路２２２は、図３に関連して下に記載される単一のトランジスタおよび単一の抵抗器を含む。しかし、スイッチ回路２２２は、任意の数のトランジスタおよび／または抵抗素子を含み得ることを理解されたい。
【００２６】
例示的実施形態において、電圧感知回路２２０および／またはスイッチ回路２２２は、通常の動作状況下（例えば、電圧源１１０の電圧が（電圧感知回路２２０の）特性作動電圧の電圧よりも低い場合）では、作動されていないことがある。例えば、電圧源１１０の電圧は、通常の動作状況下において、電圧感知回路２２０および／またはスイッチ回路２２２内のコンポーネントを「立ち上がらせる」のに必要とされる電圧よりも低いことがある。そのため、電圧感知回路２２０および／またはスイッチ回路２２２の漏れ電流（つまり、静止電流）は無視可能であり得る。
【００２７】
別の実施形態において、電圧感知回路２２０は、通常の動作状況下では名目上、作動され得るが、スイッチ回路２２２は、電圧源１１０の電圧がトリガー電圧に到達するか、または超えるまで、作動されていないままである。つまり、スイッチ回路２２２が閾値電圧を有している場合には、スイッチ回路２２２を作動させるのに必要とされる全電圧は、電圧感知回路２２０を作動させるのに必要とされる全電圧よりも高くあり得る。したがって、電圧感知回路２２０を作動させるが、スイッチ回路２２２は作動させない電圧条件で、デバイス２００は安全に動作し得る。加えて、電圧感知回路２２０は、この名目上の状況で最小限の電流を伝導させるように構成され得、したがって、過電圧検出回路１２０の名目上の静止電流を減少させる。
【００２８】
スイッチ回路２２２は、本明細書において、閾値電圧を有すると主に記載されているが、いくつかの実施形態においては、スイッチ回路２２２は、閾値電圧を有していないか、または無視可能な閾値電圧を有していることを理解されたい。それらの実施形態において、スイッチ回路２２２は、制御信号２３０を電圧感知回路２２０から受信することに応答して、すぐに過電圧信号１３０を想定し得る。つまり、スイッチ回路２２２は、電圧感知回路２２０が作動される（つまり、供給部１１０によって発生された電圧が電圧感知回路２２０の特性作動電圧に到達するか、または超える場合）とすぐに、過電圧信号１３０を発生させるように機能し得る。
【００２９】
図３は、本発明のいくつかの実施形態に従う図１の過電圧検出回路１２０の例示的実装を描写する。特に、図３は、図１のデバイス１００および／または図２のデバイス２００に実質的に類似し得る例示的デバイス３００を示す。示されているように、過電圧検出回路１２０は、ダイオードスタック３２０、インピーダンス３３０および３４０、ならびにトランジスタ３５０を含む。ダイオードスタック３２０は、任意の適切な数のダイオード（例えば、３つのダイオード）を含み得る。いくつかの実施形態において、それらのダイオードは、直列で接続されているが、他の実施形態においては、それらのダイオードは、並列で接続されている。しかし、ダイオードスタック３２０内のダイオードは、多数の直列接続および／または多数の並列接続を含み得る任意の適切な構成で接続され得ることを理解されたい。１つの実施形態において、ダイオードスタック３２０のダイオードは、低漏れダイオードである。ダイオードのタイプおよび数は、ダイオードの各々に対する順電圧降下の合計が所望の特性作動電圧と等しくなるように選択される。例えば、２．１ボルトの特性作動電圧が所望の場合は、各々０．７ボルトの順電圧降下を有している３つのダイオードが選ばれ得る。ダイオードは直列で接続されているので、ダイオードスタック３２０は、電圧源１１０が２．１ボルトに到達しないか、または超えない限り、もしくは到達するか、または超えるまで、電流を伝導しない。ダイオードの順電圧降下は、本明細書において、ダイオードの「立ち上がり」電圧とも呼ばれる。
【００３０】
図３に示されているように、ダイオードスタック３２０は、電圧供給部１１０、インピーダンス３３０、およびトランジスタ３５０の端子に結合され得る。特に、ダイオードスタック３２０は、１つの端子が供給部１１０に結合されており、他方の端子がインピーダンス３３０およびトランジスタ３５０に接続されている２つの端子デバイスであると考えられ得る。ダイオードスタック３２０は、互いに直列で接続されている任意の数のダイオード（例えば、３つのダイオード）を含み得る。ダイオードが配向され、作動されている場合に、電流が電圧供給部から各ダイオードを通り、インピーダンス３３０に流れ込む。電流がインピーダンス３３０を通過した場合には、ダイオードスタック３２０をインピーダンス３３０およびトランジスタ３５０に接続するノードにおいて、電圧が生じる。この電圧は、トランジスタ３５０を作動させ得、（例えば、前記ノードにおける電圧がトランジスタ３５０の閾値電圧を超えた場合に）トランジスタ３５０に電流を伝導させる。
【００３１】
インピーダンス３３０は、抵抗器、または任意の他の適切な抵抗素子であり得る。インピーダンス３３０の１つの端子は、ダイオードスタック３２０およびトランジスタ３５０に接続され得るが、他方の端子は、ローカル電気接地に接続され得る。インピーダンス３３０は、任意の適切な値であり得るが、例示的実施形態においては、相対的に大きな抵抗である。例えば、インピーダンス３３０は、十分大きな抵抗器であり得るので、供給部１１０がダイオードスタック３２０の特性電圧と、トランジスタの閾値電圧との合計に等しい電圧レベルに到達すると事実上すぐに、トランジスタ３５０が電流を伝導し始める。この抵抗値は、供給部１１０の電圧がトランジスタ３５０を作動させるのには不十分であるが、ダイオードスタック３２０を作動させるのには十分である場合に、ダイオードスタック３２０およびインピーダンス３３０を通り流れる電流の量（つまり、デバイス３００がこの中間電圧に供給部１１０を介してさらされる場合の過電圧検出回路１２０の静止電流）を限定するように作用もする。
【００３２】
インピーダンス３４０は、抵抗器、または任意の他の適切な抵抗素子でもあり得る。インピーダンス３４０の１つの端子は、供給部１１０に結合され得るが、他の端末は、トランジスタ３５０および／またはロジック回路１２２に接続され得る。１つの実施形態において、インピーダンス３４０は、１０キロオーム抵抗器である。しかし、他の実施形態においては、インピーダンス３４０は、任意の適切な値の抵抗器であり得ることを理解されたい。例えば、トランジスタ３５０が作動されるとすぐに、トランジスタ３５０が過電圧信号１３０を想定することを可能にするのに適切な抵抗値をインピーダンス３４０は有し得る（例えば、インピーダンス３４０は、供給部１１０がトリガー電圧に到達した場合に、過電圧信号１３０の電圧レベルが有意に減少することを可能にするのに十分大きいが、トランジスタ３５０を十分に駆動するのに十分小さい）。しかし、インピーダンス３４０の抵抗は、供給部１１０がトリガー電圧の電圧またはトリガー電圧より上の電圧を発生させた場合に、インピーダンス３４０をトランジスタ３５０に接続するノードにおける電圧が、ロジック回路１２２の機能性をクリアするレジスタをトリガーするのに必要な電圧レベルまで下がるのを阻止または妨げるほど小さくはない。
【００３３】
トランジスタ３５０は、任意の適切なトランジスタであり得る。例えば、トランジスタ３５０は、酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）（例えば、ｎチャネルＭＯＳＦＥＴ（ＮＭＯＳ）トランジスタ）であり得る。任意の適切なスイッチングコンポーネントは、ダイオードスタック３２０が作動されている場合には常に、スイッチが信号を出力する限り、トランジスタ３５０の代わりに用いられ得ることを理解されたい。図３において、電圧供給部１１０がトリガー値に到達したか、または超えた場合は、ダイオードスタック３２０が作動され（例えば、電流を伝導する）、トランジスタ３５０を立ち上げ始める。例えば、ダイオードスタック３２０の各ダイオードが０．７ボルトの順電圧降下を有しており、トランジスタ３５０も０．７ボルトの立ち上がり電圧（つまり、閾値電圧）を有している場合に、供給部１００が２．８ボルトに到達する（つまり、トリガー電圧が２．８ボルト）と、過電圧信号１３０が想定され始める。したがって、ダイオードスタック３２０のダイオードの数およびタイプは、ダイオードの順電圧がトランジスタ３５０の閾値電圧に合計された場合に、全電圧が所望のトリガー電圧に等しくなるように選ばれ得る。
【００３４】
トランジスタ３５０は、３端子デバイスであり得る。例えば、ＭＯＳＦＥＴの場合、トランジスタ３５０は、ゲート、ソースおよびドレインを有し得る。描写されている実施形態においては、トランジスタ３５０のゲートは、ダイオードスタック３２０およびインピーダンス３３０を接合するノードに接続されている。ドレインは、インピーダンス３４０およびロジック回路１２２を接合するノードに接続されている。ソースは、ローカル設置に接続されている。トランジスタ３５０の配向は、デバイスのタイプに応じて変わり得る（例えば、ソースおよびドレインの位置は、ｐチャネルＭＯＳＦＥＴ（ＰＭＯＳ）トランジスタが用いられた場合に交換され得る）ことを理解されたい。１つの実施形態において、トランジスタ３５０は、ダイオードスタック３２０のダイオードと同じ立ち上がり電圧を有している。しかし、トランジスタ３５０の立ち上がり電圧は、ダイオードスタック３２０のそれとは、例えば、所望の正確なトリガー電圧に応じて異なり得る。
【００３５】
介在するいずれの回路素子は有さず描写されているが、１つ以上の回路素子が図３の過電圧検出回路１２０のコンポーネント間に直列で取り付けられ得る。同様に、追加回路素子が過電圧検出回路１２０のコンポーネントに並列で取り付けられ得る。例えば、１つの実施形態において、大きなバイパスコンデンサーが並列でダイオードスタック３２０およびインピーダンス３３０に取り付けられ得、回路を静電気放電から保護する。さらに、図３に描写されているコンポーネントのうちの１つ以上は、取り除かれ得るか、および／または別のコンポーネントに代替され得ることを理解されたい。
【００３６】
ダイオードは、作動されていない際に、最小限の電流を伝導するので、ダイオードスタック３２０の使用は、過剰な電圧を検出する所望の技術を提供する。例えば、ダイオードスタック３２０は、供給部１１０が特性作動電圧より低い電圧を提供（つまり、デバイス３００の通常の動作状況）する限り、作動されていないままなので、接続されたバッテリーには、ドレインはほとんどないか、または全くない。一方で、ダイオードスタック３２０は、すぐに、過剰な電圧の印加に応答する（つまり、供給部１１０が特性作動電圧に等しい電圧を提供するとすぐに、ダイオードが作動される）。したがって、ダイオードスタック３２０は、非常に応答性の良いソリューションを、静止状態の低漏れ電流によって特性付られる電圧検出に提供する。しかし、他の適切なコンポーネントがダイオードの代わりに用いられ得ることも理解されたい。例えば、１つ以上の抵抗素子がダイオードスタック３２０の代わりに用いられ得る。その場合、抵抗素子およびインピーダンス３３０の値は、慎重に選ばれなければならず、その結果、電圧源１１０が所望のトリガー電圧に到達したか、または超えた場合にのみ、発生された分圧器はトランジスタ３５０を作動する。
【００３７】
図４は、プログラマブル集積回路デバイスを過電圧攻撃から守る例示的処理４００を示す。工程４１０において、プログラマブル集積回路デバイスのバッテリー線における電圧（つまり、印加された電圧）が検出される。例えば、図１〜３の供給部１１０の電圧が検出され得る。１つの実施形態において、電圧検出は、バッテリー線における電圧の正確な値、または検出された電圧が下がる電圧レベルの範囲を決定することを含む。例えば、電圧は、サンプリングされ得、他の既知の電圧に比較され得る。他の実施形態においては対照的に、電圧は単に回路によって受け取られる。例えば、図１〜３においては、過電圧回路１２０は、供給部１１０に結合されており、そのため、供給部１１０の電圧へのアクセスを有している。１つの実施形態において、過電圧回路１２０は、実際に、供給部１１０によって電力供給される。
【００３８】
工程４２０において、検出された電圧がトリガー電圧を超えた（または等しい）か否かが決定される。トリガー電圧は、予め規定された値であり得る。いくつかの実施形態において、トリガー電圧は、図１〜３の過電圧回路１２０内の回路を作動または立ち上げるのに必要とされる電圧である。例えば、図３に示されているように、トリガー電圧は、ダイオードスタック３２０の各ダイオードの順電圧降下と、トランジスタ３５０を作動させるのに必要とされる閾値電圧との合計である。他の実施形態においては、トリガー電圧は、別の回路によって出力された電圧であるか、もしくはメモリロケーションに格納されている電圧値であるか、もしくは任意の他の適切な電圧レベルまたは値である。
【００３９】
検出された電圧がトリガー電圧を超えた（または等しい）か否かを決定するために、任意の適切な回路またはソフトウェアが用いられ得る。実施形態において、回路は、トリガー電圧に到達するまで、休止されたまま（または「オフ」のまま）であるように構成され得る。回路が作動されている（または「オン」にされている）という事実は、検出された電圧がトリガー電圧を超えている（または等しい）ということを示す。例えば、図３のトランジスタ３５０は、トリガー電圧に到達した場合のみ、電流を伝導するように構成されており、そうでない場合は、図３に関連して上で述べたように、作動されていないままである。しかし、他の実施形態においては、検出された電圧がトリガー電圧を超えた（または等しい）か否かを決定するために比較器を用い得る（例えば、ハードウェアまたはソフトウェアに実装され得る）。例えば、バッテリー線における電圧は、アナログ−デジタル変換器を用いてサンプリングされ得、格納されているトリガー電圧値と比較され得ることによって、バッテリー線における電圧がトリガー電圧を超えた（または等しい）か否かを決定する。別の例としては、バッテリー線における電圧は、比較器回路を用いてトリガー電圧と比較され得る。トリガー電圧および検出された電圧を比較する任意の適切な手段が、さまざまな実施形態に従って用いられ得ることを理解されたい。
【００４０】
工程４３０において、検出された電圧がトリガー電圧の下に下がった場合に、処理４００は工程４１０に戻り、デバイスのバッテリー線における電圧の監視を続ける。一方で、検出された電圧がトリガー電圧を超えたか、または等しい場合に、処理４００は、工程４４０へ進む。工程４４０において、デバイス内の敏感情報が消去され得る。例えば、（暗号化キーを格納している）１つ以上の揮発性レジスタの内容は、「０」の値か、「１」の値か、またはそれらの組合わせによって上書きされ得る。図１〜３を参照すると、（供給部電圧１１０がトリガー電圧に到達した場合に想定された）過電圧信号１３０は、揮発性レジスタ１２４をクリアにするように進むロジック回路１２２によって受信される。
【００４１】
実施の際に、処理４００に示された１つ以上の工程は、他の工程に組合わせられ得るか、任意の適切な順序で行われ得るか、並列して行われ得る（例えば、同時または実質的に同時に行われ得る）か、または取り除かれ得る。例えば、工程４１０および工程４２０は、組合わせられ得ることによって、供給部電圧を検出することと、検出された電圧がトリガー値を超えたか否かを決定することとを同時に行う。すなわち、図３のデバイス３００は、過電圧回路１２０が、トリガー電圧に到達したか、または超えた供給部１１０に応答して、過電圧信号１３０を発生させる限り、これらの工程を同時に行い得る。電圧レベルを検出することと、電圧レベルがトリガー値を超えたか否かを決定することとを別個に行う代わりに、過電圧信号１３０の回路は、（上で説明された）状況が真である場合に、単に立ち上がるように構成されている。最終的に、処理４００は、ハードウェアおよび／またはソフトウェアの任意の適切な組合わせを用いて、任意の適切な態様で実装され得る。
【００４２】
上に記載された本発明の実施形態は、例示の目的で示され、限定の目的では示されておらず、本発明は、以下の特許請求の範囲によってのみ限定される。
【符号の説明】
【００４３】
１００ デバイス
１１０ 電圧源
１２０ 過電圧検出回路
１２２ ロジック回路
１２４ 揮発性キーレジスタ
１３０ 過電圧信号
１３２ 通信経路
【技術分野】
【０００１】
（発明の背景）
本発明は、プログラマブルデバイス（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブルロジックデバイス（ＰＬＤ））内に格納されているデータをコピーおよび／または不正変更から守るためのシステムおよび方法に関する。
【背景技術】
【０００２】
プログラマブルデバイスは周知である。一般的に、ＦＰＧＡのようなプログラマブルデバイスは、過敏情報が格納され得る揮発性および不揮発性格納コンポーネントを含む。例えば、デバイス内の暗号化されたデータを解読するために用いられる暗号化キーは、プログラマブルデバイスの揮発性レジスタに格納され得る。
【０００３】
攻撃者または他の不法ユーザーは、この過敏情報を回復および／またはコピーする任意の数の技術を採用し得る。１つの好まれる攻撃は、極限状況下でプログラマブルデバイスを動かすことを含む。例えば、攻撃者は、デバイスが予測不能な態様で作用することを期待して、過剰な電圧をデバイスに印加し得、そうでない場合には守られている過敏情報へのアクセスを潜在的に提供する。この技術は、過電圧攻撃として一般的に既知であり、この技術は、デバイスをいく分かの間、電圧スパイクおよび／または高められた電圧レベルにさらすことを含む。
【発明の概要】
【課題を解決するための手段】
【０００４】
（発明の概要）
本発明は、プログラマブル集積回路デバイスを過電圧攻撃から守るためのシステムおよび方法に関する。
【０００５】
本発明の実施形態に従って、レジスタ、過電圧検出回路およびロジック回路を有しているプログラマブル集積回路デバイスが提供される。電圧源に結合されているレジスタは、少なくとも１ビットの値を格納するように構成されている。過電圧回路は、電圧源によって発生された電圧を検出することと、検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することとを行うように構成されている。同様に、ロジック回路は、過電圧信号が生成された場合には常に、レジスタをクリアにするように構成されている。
【０００６】
本発明の追加実施形態に従って、過電圧検出回路は、前記電圧源によって電力供給されている。特に、過電圧検出回路は、同じ電圧供給部によって電力供給されており、過剰な電圧を監視するように構成されている。共有された電力供給部が操作されている場合ですら、過電圧検出回路がプログラマブルデバイスを守り続け得ることが本発明の所望の特徴である。
【０００７】
本発明の追加実施形態に従って、過電圧検出回路は、検出された電圧がトリガー電圧よりも低い場合に、無視可能な量の電流を引く。言い換えると、過電圧検出回路の漏れ（つまり、静止）電流は、極端に低い。そのため、プログラマブルデバイスがバッテリーによって電力供給されている場合には、バッテリー寿命に対する実装された過電圧保護の効果が最小化される。
【０００８】
本発明の追加実施形態に従って、過電圧検出回路は、電圧感知ブロック（例えば、一連のスタックされたダイオード）と、過電圧信号を発生させるスイッチ回路とを含む。例えば、電圧源によって発生された電圧が特性作動電圧を超えたか、または等しい場合にのみ、電圧感知ブロックが「立ち上がる」（つまり、電流を伝導する）ように、電圧感知ブロックは特性作動電圧を有している。このようにして、過電圧検出回路による電流消費は、過剰な電圧が存在しない限り、または過剰な電圧が存在するまで、無視可能なままである。過剰な電圧が生じた場合は、電圧感知ブロックは、電圧源によって発生された電圧が増加するにつれ、増加する制御信号を想定する。制御信号の電圧がスイッチ回路の閾値電圧に到達したか、または超えた場合に、スイッチ回路は、過電圧信号を発生させ、それによって、レジスタをクリアにする。スイッチ回路は、高電圧または低電圧を出力するように構成されているトランジスタのようなスイッチ様行動を提供する任意の適切な構成の回路であり得る。あるいは、スイッチ回路は、より段階的な増加するか、および／または減少する信号を提供し得る。スイッチ回路は、任意の数のトランジスタおよび／または抵抗素子を含み得る。
【０００９】
上に記載したプログラマブル集積回路デバイスを構成および動作させる方法も提供される。
例えば、本発明は以下の項目を提供する。
（項目１）
少なくとも１ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、
過電圧検出回路であって、該過電圧検出回路は、
該印加された電圧源によって発生された電圧を検出することと、
検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することと
を行うように構成されている、過電圧検出回路と、
ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路と
を含む、プログラマブル集積回路デバイス。
（項目２）
前記過電圧検出回路は、前記印加された電圧源によって電力供給されている、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目３）
前記検出された電圧が前記トリガー電圧よりも低い場合に、前記過電圧検出回路は、無視可能な量の電流を引く、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目４）
前記過電圧検出回路は、
前記印加された電圧源に結合されている電圧感知ブロックであって、該電圧感知ブロックは、特性作動電圧を有しており、該電圧感知ブロックは、該印加された電圧源によって発生された電圧が該特性作動電圧を超えたか、または等しい場合に、制御信号を想定するように構成されている、電圧感知ブロックと、
スイッチ回路であって、該スイッチ回路は、該制御信号に応答して前記過電圧信号を発生させるように構成されている、スイッチ回路と
を含む、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目５）
前記電圧感知ブロックは、スタックされたダイオードのセットを含み、各ダイオードは、立ち上がり電圧を有しており、前記特性作動電圧は、該セットの各ダイオードの立ち上がり電圧の合計である、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目６）
前記スイッチ回路は、閾値電圧を有しており、前記トリガー電圧は、前記特性作動電圧と、該閾値電圧との合計に等しく、該スイッチ回路は、前記印加された電圧源によって発生された電圧が該トリガー電圧を超えたか、または等しい場合に、前記制御信号に応答して、前記過電圧信号を発生させるように構成されている、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目７）
前記スイッチ回路は、前記印加された電圧源に結合されているトランジスタを含む、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目８）
印加された電圧源に結合されているレジスタであって、該レジスタは、少なくとも１ビットの値を格納するように構成されている、レジスタと、
過電圧検出回路であって、該過電圧検出回路は、
該印加された電圧源に結合されているスタックされたダイオードのセットであって、該スタックされたダイオードのセットは、該印加された電圧源によって発生された電圧が特性作動電圧よりも高いか、または等しい場合に、電流を伝導するように動作可能であり、該特性作動電圧は、該スタックされたダイオードのセットの各ダイオードを作動させるのに必要とされる全電圧である、スタックされたダイオードのセットと、
該スタックされたダイオードのセットと、該レジスタとに結合されているトランジスタであって、該トランジスタは、該印加された電圧源によって発生された電圧が該特性作動電圧と、閾値電圧との合計よりも高いか、または等しい場合に、過電圧信号を生成するように動作可能であり、該閾値電圧は、該トランジスタを作動させるのに必要とされる電圧である、トランジスタとを含む、過電圧検出回路と、
ロジック回路であって、該ロジック回路は、生成された過電圧信号に応答して、該レジスタをクリアにするように動作可能である、ロジック回路と
を含む、プログラマブル集積回路デバイス。
（項目９）
前記過電圧検出回路は、
第一のインピーダンスであって、該第一のインピーダンスは、前記スタックされたダイオードのセットと、前記トランジスタと、ローカル接地とに結合されている、第一のインピーダンスと、
第二のインピーダンスであって、該第二のインピーダンスは、前記印加された電圧源と、該トランジスタと、前記レジスタとに結合されている、第二のインピーダンスと
をさらに含む、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目１０）
前記第一のインピーダンスおよび第二のインピーダンスは、抵抗器である、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目１１）
前記トランジスタは、ＮＭＯＳトランジスタであり、該トランジスタのゲートは、前記スタックされたダイオードのセットと、前記第一のインピーダンスとに結合されており、該トランジスタのドレインは、前記第二のインピーダンスと、前記レジスタとに結合されており、該トランジスタのソースは、前記ローカル接地に結合されている、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目１２）
前記スタックされたダイオードのセットは、３つの低漏れダイオードを含み、前記特性作動電圧は、実質的に２．１ボルトに等しい、上記項目のうちのいずれかに記載のプログラマブル集積回路デバイス。
（項目１３）
プログラマブル集積回路デバイスを過電圧攻撃から守る方法であって、
該方法は、
印加された電圧源によって発生された電圧を、過電圧検出回路を用いて検出することと、
検出された電圧がトリガー電圧よりも高いか、または等しい場合に、該過電圧検出回路を用いて過電圧信号を生成することと、
生成された過電圧信号に応答して、ロジック回路を用いてレジスタをクリアにすることと
を含む、方法。
（項目１４）
電力を前記過電圧検出回路に前記印加された電圧源を通して供給することをさらに含む、上記項目のうちのいずれかに記載の方法。
（項目１５）
前記検出された電圧が前記トリガー電圧よりも低い場合に、前記過電圧検出回路は、無視可能な量の電流を引く、上記項目のうちのいずれかに記載の方法。
（項目１６）
前記過電圧検出回路は、スタックされたダイオードのセットを含み、各ダイオードは、立ち上がり電圧を有しており、前記スタックされた低漏れダイオードのセットは、前記印加された電圧源によって発生された電圧が該スタックされたダイオードのセットの各ダイオードの立ち上がり電圧の合計よりも高いか、または等しい場合に、作動される、上記項目のうちのいずれかに記載の方法。
（項目１７）
前記過電圧検出回路は、閾値電圧を有しているトランジスタをさらに含む、上記項目のうちのいずれかに記載の方法。
（項目１８）
前記過電圧信号を生成することは、前記印加された電圧源によって発生された電圧が前記セットの各ダイオードの立ち上がり電圧と、前記閾値電圧との合計よりも高いか、または等しい場合に、前記トランジスタを用いて該過電圧信号を生成することを含む、上記項目のうちのいずれかに記載の方法。
（項目１９）
前記レジスタをクリアにすることは、揮発性キーを他のデータを用いて上書きすることを含む、上記項目のうちのいずれかに記載の方法。
（項目２０）
前記印加された電圧源によって発生された電圧を検出することは、電圧スパイクと、ある期間維持された上げられた電圧とのうちの少なくとも一方を検出することを含む、上記項目のうちのいずれかに記載の方法。
【００１０】
（摘要）
プログラマブル集積回路デバイスを過電圧攻撃から守るためのシステムおよび方法が開示される。一般的に、ＦＰＧＡのようなプログラマブルデバイスは、過敏情報を格納し得る揮発性メモリレジスタを含む。そのようなプログラマブルデバイスの不正変更および／または逆行分析を妨げるために、過電圧検出回路が採用され得、過電圧攻撃が疑われた場合に、デバイスを不能にするか、および／またはデバイスに格納されている過敏情報を消去する。特に、過電圧検出回路が、プログラマブルデバイスに印加された電圧がトリガー電圧を超えたことを検出すると、過電圧検出回路は、ロジック回路に、デバイスに格納されている過敏情報を消去させ得る。望ましくは、過電圧検出回路は、プログラマブルデバイスに（例えば、バッテリーを介して）印加された電圧がトリガー電圧よりも低いままである場合に、電流消費を無視可能にするような方法で設計されたコンポーネントを含む。
【００１１】
発明のさらなる特徴と、その性質と、さまざまな利点とが、添付の図面との関連でとられた以下の詳細な説明を考慮すると、明らかとなる。図面においては、一貫して、類似の参照文字は、類似のパーツを指す。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の例示的実施形態に従う過電圧検出回路を有しているプログラマブルロジックデバイスのブロック図を描写する。
【図２】図２は、本発明の例示的実施形態に従う図１の過電圧検出回路のより詳細なブロック図を描写する。
【図３】図３は、本発明の例示的実施形態に従う図１の過電圧検出回路の例示的実装を描写する。
【図４】図４は、本発明の例示的実施形態に従う過電圧検出において行われる例示的工程のフローチャートである。
【発明を実施するための形態】
【００１３】
（発明の詳細な説明）
過電圧攻撃によるプログラマブルデバイスの不正変更および／または逆行分析を妨げるために、過電圧攻撃が疑われた場合には常にデバイスを不能にするか、および／またはデバイスに格納されている過敏情報を消去するという特徴が望ましい。
【００１４】
そのため、システムおよび方法は、本明細書において、過電圧攻撃が疑われた場合に、例示的反不正変更技術を採用するために記載される。特に、プログラマブルデバイスに印加された電圧を検出し、その電圧がトリガー電圧値を超えたか否かを決定する過電圧検出回路が本明細書において記載されている。トリガー電圧を超えた場合には、過電圧検出回路は、ロジック回路にデバイスに格納されている過敏情報を消去させ得る。過電圧検出回路は、プログラマブルデバイスに印加された電圧がトリガー電圧値よりも低いままである場合に、電流消費を無視可能とする方法で設計されたコンポーネントによって構成される。したがって、通常の使用において、デバイスがバッテリーによって電力供給されている場合には、過電圧検出回路がバッテリー寿命に与える影響は最小限である。
【００１５】
図１は、本発明のいくつかの実施形態に従う過電圧検出回路１２０、ロジック回路１２２および揮発性キーレジスタ１２４を含む例示的デバイス１００を示す。ロジック回路１２２は、ユーザーによってプログラムされた構成データに従って構成され得るプログラマブルロジックコアの一部であり得る。実施形態において、例えば、ロジック回路１２２は、デバイス１００への不法攻撃（例えば、過電圧攻撃）が検出された場合に、揮発性キーレジスタ１２４をクリアにするようにプログラムされている。揮発性キーレジスタ１２４をクリアにすることは、揮発性キーレジスタ１２４の内容を全て「０」の値か、全て「１」の値か、またはそれらの組合わせのような他のデータによって上書きすることを含み得る。
【００１６】
例示的実施形態において、デバイス１００は、ＦＰＧＡである。しかし、デバイス１００は、任意の他の適切な回路の形態であり得る。例えば、デバイス１００は、特定用途向け集積回路（ＡＳＩＣ）または任意の適切なプログラマブルロジックデバイスであり得る。デバイス１００は、ＦＰＧＡおよびＡＳＩＣのようなデバイスの組合わせであり得るか、および／または追加、スタンドアローン回路コンポーネントを含み得ることも理解されたい。例えば、過電圧検出回路１２０は、ロジック回路１２２および揮発性キーレジスタ１２４も含むＦＰＧＡ内に含まれ得る。あるいは、過電圧検出回路１２０は、別個のＡＳＩＣの一部またはロジック回路１２２結合されている別々の回路コンポーネントから構成され得る。
【００１７】
いくつかの実施形態において、デバイス１００は、例えば、暗号化キー、セキュリティオプション情報および／またはセキュリティオプション構成を格納するさまざまなタイプの揮発性および不揮発性レジスタを含む。しかし、簡潔さのために、揮発性キーレジスタ１２４のみが図１〜３に示されている。揮発性キーレジスタ１２４は、ビットを格納する１つ以上の個別のレジスタを含み得る。１つの実施形態において、揮発性キーレジスタ１２４は、暗号化キーを格納する数多くの揮発性レジスタを含む。
【００１８】
特に、揮発性キーレジスタ１２４は、例えば、構成データを解読および／または暗号化するために用いられる暗号化キーを格納するために用いられ得る。いくつかのアプローチにおいて、暗号化キーは、ａｄｖａｎｃｅｄ ｅｎｃｒｙｐｔｉｏｎ ｓｔａｎｄａｒｄ（ＡＥＳ）に基づいている。暗号化キーのさまざまな実施形態ならびに暗号化および解読の際の暗号化キーの使用に関するさらなる詳細は、同時係属であり、同一人に譲渡され、本明細書と同時に出願された米国特許出願第１３／０９７，２０５号（代理人整理番号０００１７４−０７１０−１０１／Ａ０３６９６）および１３／０９８，３１５号（代理人整理番号０００１７４−０７１３−１０１／Ａ０３６９９）にさらに詳細に述べられている。それらは、これによって、本明細書において参照することにより、それぞれ全体が援用される。
【００１９】
いくつかの実施形態において、過電圧検出回路１２０、ロジック回路１２２および揮発性キーレジスタ１２４は、同じ電圧源（ＶＢＡＴ）１１０を共有している。したがって、過電圧検出回路１２０は、同じ電圧源によって電力供給され得、過剰な電圧を監視している。しかし、過電圧検出回路１２０、ロジック回路１２２および揮発性キーレジスタ１２４は、電圧源１１０を共有していると描写されるが、１つ以上の他の電圧源も採用され得ることを理解されたい。例えば、過電圧検出回路１２０は、別の電圧源によって電力供給され得るが、揮発性キーレジスタ１２４に印加された場合には、電圧源１１０を監視し得る。
【００２０】
いくつかの実施形態において、過電圧検出回路１２０は、いつ電圧源１１０が所与のトリガー電圧よりも高くなるか、または等しくなるかを検出する。例えば、トリガー電圧は、デバイスの通常の動作電圧よりも高い任意の電圧であり得る。過電圧検出回路１２０の組成は、図２および図３に関連して、下でさらに述べられるが、任意の適切な回路は、いつ電圧源１１０がトリガー電圧を超えるか、または等しくなるかを決定するために用いられ得るということを理解されたい。例えば、電圧感知デバイスおよび比較器が採用され得る。あるいは、下で述べられるダイオードスタックおよびトランジスタが用いられ得る。
【００２１】
過電圧検出回路１２０が、電圧源１１０が所与のトリガー電圧よりも高いか、または等しいということを検出した場合には、過電圧信号１３０が生成され得る。例示的実施形態において、信号１３０は、ロジック回路１２２に提供される。例えば、過電圧検出回路１２０の出力は、ロジック回路１２２の入力に直接結合または接続され得る。ロジック回路１２２は、上で述べられた揮発性キーレジスタ１２４をクリアにするロジック回路を含む。例えば、ロジック回路１２２が過電圧信号１３０を受信した場合に、ロジック回路１２２は、揮発性キーレジスタ１２４に格納されているデータを通信経路１３２を介して上書きし得る。
【００２２】
図２は、本発明のいくつかの実施形態に従う図１の過電圧検出回路１２０をより詳細に描写する。特に、図２は、図１のデバイス１００に実質的に類似し得る例示的デバイス２００を示す。示されているように、過電圧検出回路１２０は、電圧感知回路２２０（本明細書においては、電圧感知ブロックとも呼ばれる）およびスイッチ回路２２２を含み得る。電圧感知回路２２０は、電圧源１１０に結合され得、いくつかの実施形態においては、電圧源１１０によって電力供給され得る。同様に、スイッチ回路２２２は、電圧源１１０に結合され得、いくつかの実施形態においては、電圧源１１０によって電力供給され得る。描写はされていないが、いくつかの実施形態において、電圧感知回路２２０および／またはスイッチ回路２２２は、電圧源１１０に結合され得るが、電圧源１１０以外の電圧源によっても電力供給され得ることを理解されたい。
【００２３】
電圧感知回路２２０は、いつ電圧源１１０が所与の閾値電圧よりも高くなるか、または等しくなるかということを検出し得、同様に、電圧源１１０は、制御信号２３０を生成し得る。制御信号２３０は、スイッチ回路２２２に提供され得、スイッチ回路２２２は、応答して、過電圧信号１３０を発生させ得る。上で述べたように、図１に関連して、過電圧信号１３０は、ロジック回路１２２に提供され得、ロジック回路１２２は、次いで、揮発性キーレジスタ１２４の内容をクリアにし得る。
【００２４】
いくつかの実施形態において、電圧感知回路２２０は、特性作動電圧を有している。つまり、電圧感知回路２２０は、電圧感知回路２２０が電流を伝導し始める電圧を有している。加えて、スイッチ回路２２２は、電流を伝導し始める閾値電圧（または「立ち上がり」電圧）を有し得る。したがって、電源１１０が特性作動電圧に到達した場合には、それによって、（制御信号２３０を結果として発生させる）電圧感知回路２２０を作動させ、スイッチ回路２２２は、まだ作動されていないままであり得る。代わりに、電圧源１１０によって発生された電圧が増加するにつれ、制御信号２３０がスイッチ回路２２２の閾値電圧に到達するまで、同様に、制御信号２３０が増加し得る。制御信号２３０がスイッチ回路２２２の閾値電圧に到達すると、スイッチ回路２２２が電流を伝導させ始め、応答して、過電圧信号１３０を発生させ得る。要約すると、電圧源１１０によって発生された電圧が（電圧感知回路２２０の）特性作動電圧と（スイッチ回路２２２の）閾値回路との合計に到達するか、または合計を超える場合にのみ、過電圧信号１３０は、いくつかの実施形態に従い発生され得る。この電圧の合計は、過電圧検出回路１２０の（上に記載された）トリガー電圧に等しい。
【００２５】
スイッチ回路２２２は、高電圧または定電圧を出力するように構成されているトランジスタのようなスイッチ様行動を提供する任意の適切な構成の回路であり得る。スイッチ様行動は、低電圧から高電圧（または電流）までか、および／または高電圧から低い電圧（または電流）までを急速に遷移する出力によって規定される。あるいは、いくつかの実施形態において、スイッチ回路は、より段階的に増加するか、および／または減少する信号を提供する。この、減少する信号を提供する実施形態においては、ロジック回路１２２は、過電圧信号１３０が十分に高い値（または十分に低い値）に到達した場合に、揮発性キーレジスタ１２４の内容をクリアにし得る。１つの実施形態において、スイッチ回路２２２は、図３に関連して下に記載される単一のトランジスタおよび単一の抵抗器を含む。しかし、スイッチ回路２２２は、任意の数のトランジスタおよび／または抵抗素子を含み得ることを理解されたい。
【００２６】
例示的実施形態において、電圧感知回路２２０および／またはスイッチ回路２２２は、通常の動作状況下（例えば、電圧源１１０の電圧が（電圧感知回路２２０の）特性作動電圧の電圧よりも低い場合）では、作動されていないことがある。例えば、電圧源１１０の電圧は、通常の動作状況下において、電圧感知回路２２０および／またはスイッチ回路２２２内のコンポーネントを「立ち上がらせる」のに必要とされる電圧よりも低いことがある。そのため、電圧感知回路２２０および／またはスイッチ回路２２２の漏れ電流（つまり、静止電流）は無視可能であり得る。
【００２７】
別の実施形態において、電圧感知回路２２０は、通常の動作状況下では名目上、作動され得るが、スイッチ回路２２２は、電圧源１１０の電圧がトリガー電圧に到達するか、または超えるまで、作動されていないままである。つまり、スイッチ回路２２２が閾値電圧を有している場合には、スイッチ回路２２２を作動させるのに必要とされる全電圧は、電圧感知回路２２０を作動させるのに必要とされる全電圧よりも高くあり得る。したがって、電圧感知回路２２０を作動させるが、スイッチ回路２２２は作動させない電圧条件で、デバイス２００は安全に動作し得る。加えて、電圧感知回路２２０は、この名目上の状況で最小限の電流を伝導させるように構成され得、したがって、過電圧検出回路１２０の名目上の静止電流を減少させる。
【００２８】
スイッチ回路２２２は、本明細書において、閾値電圧を有すると主に記載されているが、いくつかの実施形態においては、スイッチ回路２２２は、閾値電圧を有していないか、または無視可能な閾値電圧を有していることを理解されたい。それらの実施形態において、スイッチ回路２２２は、制御信号２３０を電圧感知回路２２０から受信することに応答して、すぐに過電圧信号１３０を想定し得る。つまり、スイッチ回路２２２は、電圧感知回路２２０が作動される（つまり、供給部１１０によって発生された電圧が電圧感知回路２２０の特性作動電圧に到達するか、または超える場合）とすぐに、過電圧信号１３０を発生させるように機能し得る。
【００２９】
図３は、本発明のいくつかの実施形態に従う図１の過電圧検出回路１２０の例示的実装を描写する。特に、図３は、図１のデバイス１００および／または図２のデバイス２００に実質的に類似し得る例示的デバイス３００を示す。示されているように、過電圧検出回路１２０は、ダイオードスタック３２０、インピーダンス３３０および３４０、ならびにトランジスタ３５０を含む。ダイオードスタック３２０は、任意の適切な数のダイオード（例えば、３つのダイオード）を含み得る。いくつかの実施形態において、それらのダイオードは、直列で接続されているが、他の実施形態においては、それらのダイオードは、並列で接続されている。しかし、ダイオードスタック３２０内のダイオードは、多数の直列接続および／または多数の並列接続を含み得る任意の適切な構成で接続され得ることを理解されたい。１つの実施形態において、ダイオードスタック３２０のダイオードは、低漏れダイオードである。ダイオードのタイプおよび数は、ダイオードの各々に対する順電圧降下の合計が所望の特性作動電圧と等しくなるように選択される。例えば、２．１ボルトの特性作動電圧が所望の場合は、各々０．７ボルトの順電圧降下を有している３つのダイオードが選ばれ得る。ダイオードは直列で接続されているので、ダイオードスタック３２０は、電圧源１１０が２．１ボルトに到達しないか、または超えない限り、もしくは到達するか、または超えるまで、電流を伝導しない。ダイオードの順電圧降下は、本明細書において、ダイオードの「立ち上がり」電圧とも呼ばれる。
【００３０】
図３に示されているように、ダイオードスタック３２０は、電圧供給部１１０、インピーダンス３３０、およびトランジスタ３５０の端子に結合され得る。特に、ダイオードスタック３２０は、１つの端子が供給部１１０に結合されており、他方の端子がインピーダンス３３０およびトランジスタ３５０に接続されている２つの端子デバイスであると考えられ得る。ダイオードスタック３２０は、互いに直列で接続されている任意の数のダイオード（例えば、３つのダイオード）を含み得る。ダイオードが配向され、作動されている場合に、電流が電圧供給部から各ダイオードを通り、インピーダンス３３０に流れ込む。電流がインピーダンス３３０を通過した場合には、ダイオードスタック３２０をインピーダンス３３０およびトランジスタ３５０に接続するノードにおいて、電圧が生じる。この電圧は、トランジスタ３５０を作動させ得、（例えば、前記ノードにおける電圧がトランジスタ３５０の閾値電圧を超えた場合に）トランジスタ３５０に電流を伝導させる。
【００３１】
インピーダンス３３０は、抵抗器、または任意の他の適切な抵抗素子であり得る。インピーダンス３３０の１つの端子は、ダイオードスタック３２０およびトランジスタ３５０に接続され得るが、他方の端子は、ローカル電気接地に接続され得る。インピーダンス３３０は、任意の適切な値であり得るが、例示的実施形態においては、相対的に大きな抵抗である。例えば、インピーダンス３３０は、十分大きな抵抗器であり得るので、供給部１１０がダイオードスタック３２０の特性電圧と、トランジスタの閾値電圧との合計に等しい電圧レベルに到達すると事実上すぐに、トランジスタ３５０が電流を伝導し始める。この抵抗値は、供給部１１０の電圧がトランジスタ３５０を作動させるのには不十分であるが、ダイオードスタック３２０を作動させるのには十分である場合に、ダイオードスタック３２０およびインピーダンス３３０を通り流れる電流の量（つまり、デバイス３００がこの中間電圧に供給部１１０を介してさらされる場合の過電圧検出回路１２０の静止電流）を限定するように作用もする。
【００３２】
インピーダンス３４０は、抵抗器、または任意の他の適切な抵抗素子でもあり得る。インピーダンス３４０の１つの端子は、供給部１１０に結合され得るが、他の端末は、トランジスタ３５０および／またはロジック回路１２２に接続され得る。１つの実施形態において、インピーダンス３４０は、１０キロオーム抵抗器である。しかし、他の実施形態においては、インピーダンス３４０は、任意の適切な値の抵抗器であり得ることを理解されたい。例えば、トランジスタ３５０が作動されるとすぐに、トランジスタ３５０が過電圧信号１３０を想定することを可能にするのに適切な抵抗値をインピーダンス３４０は有し得る（例えば、インピーダンス３４０は、供給部１１０がトリガー電圧に到達した場合に、過電圧信号１３０の電圧レベルが有意に減少することを可能にするのに十分大きいが、トランジスタ３５０を十分に駆動するのに十分小さい）。しかし、インピーダンス３４０の抵抗は、供給部１１０がトリガー電圧の電圧またはトリガー電圧より上の電圧を発生させた場合に、インピーダンス３４０をトランジスタ３５０に接続するノードにおける電圧が、ロジック回路１２２の機能性をクリアするレジスタをトリガーするのに必要な電圧レベルまで下がるのを阻止または妨げるほど小さくはない。
【００３３】
トランジスタ３５０は、任意の適切なトランジスタであり得る。例えば、トランジスタ３５０は、酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）（例えば、ｎチャネルＭＯＳＦＥＴ（ＮＭＯＳ）トランジスタ）であり得る。任意の適切なスイッチングコンポーネントは、ダイオードスタック３２０が作動されている場合には常に、スイッチが信号を出力する限り、トランジスタ３５０の代わりに用いられ得ることを理解されたい。図３において、電圧供給部１１０がトリガー値に到達したか、または超えた場合は、ダイオードスタック３２０が作動され（例えば、電流を伝導する）、トランジスタ３５０を立ち上げ始める。例えば、ダイオードスタック３２０の各ダイオードが０．７ボルトの順電圧降下を有しており、トランジスタ３５０も０．７ボルトの立ち上がり電圧（つまり、閾値電圧）を有している場合に、供給部１００が２．８ボルトに到達する（つまり、トリガー電圧が２．８ボルト）と、過電圧信号１３０が想定され始める。したがって、ダイオードスタック３２０のダイオードの数およびタイプは、ダイオードの順電圧がトランジスタ３５０の閾値電圧に合計された場合に、全電圧が所望のトリガー電圧に等しくなるように選ばれ得る。
【００３４】
トランジスタ３５０は、３端子デバイスであり得る。例えば、ＭＯＳＦＥＴの場合、トランジスタ３５０は、ゲート、ソースおよびドレインを有し得る。描写されている実施形態においては、トランジスタ３５０のゲートは、ダイオードスタック３２０およびインピーダンス３３０を接合するノードに接続されている。ドレインは、インピーダンス３４０およびロジック回路１２２を接合するノードに接続されている。ソースは、ローカル設置に接続されている。トランジスタ３５０の配向は、デバイスのタイプに応じて変わり得る（例えば、ソースおよびドレインの位置は、ｐチャネルＭＯＳＦＥＴ（ＰＭＯＳ）トランジスタが用いられた場合に交換され得る）ことを理解されたい。１つの実施形態において、トランジスタ３５０は、ダイオードスタック３２０のダイオードと同じ立ち上がり電圧を有している。しかし、トランジスタ３５０の立ち上がり電圧は、ダイオードスタック３２０のそれとは、例えば、所望の正確なトリガー電圧に応じて異なり得る。
【００３５】
介在するいずれの回路素子は有さず描写されているが、１つ以上の回路素子が図３の過電圧検出回路１２０のコンポーネント間に直列で取り付けられ得る。同様に、追加回路素子が過電圧検出回路１２０のコンポーネントに並列で取り付けられ得る。例えば、１つの実施形態において、大きなバイパスコンデンサーが並列でダイオードスタック３２０およびインピーダンス３３０に取り付けられ得、回路を静電気放電から保護する。さらに、図３に描写されているコンポーネントのうちの１つ以上は、取り除かれ得るか、および／または別のコンポーネントに代替され得ることを理解されたい。
【００３６】
ダイオードは、作動されていない際に、最小限の電流を伝導するので、ダイオードスタック３２０の使用は、過剰な電圧を検出する所望の技術を提供する。例えば、ダイオードスタック３２０は、供給部１１０が特性作動電圧より低い電圧を提供（つまり、デバイス３００の通常の動作状況）する限り、作動されていないままなので、接続されたバッテリーには、ドレインはほとんどないか、または全くない。一方で、ダイオードスタック３２０は、すぐに、過剰な電圧の印加に応答する（つまり、供給部１１０が特性作動電圧に等しい電圧を提供するとすぐに、ダイオードが作動される）。したがって、ダイオードスタック３２０は、非常に応答性の良いソリューションを、静止状態の低漏れ電流によって特性付られる電圧検出に提供する。しかし、他の適切なコンポーネントがダイオードの代わりに用いられ得ることも理解されたい。例えば、１つ以上の抵抗素子がダイオードスタック３２０の代わりに用いられ得る。その場合、抵抗素子およびインピーダンス３３０の値は、慎重に選ばれなければならず、その結果、電圧源１１０が所望のトリガー電圧に到達したか、または超えた場合にのみ、発生された分圧器はトランジスタ３５０を作動する。
【００３７】
図４は、プログラマブル集積回路デバイスを過電圧攻撃から守る例示的処理４００を示す。工程４１０において、プログラマブル集積回路デバイスのバッテリー線における電圧（つまり、印加された電圧）が検出される。例えば、図１〜３の供給部１１０の電圧が検出され得る。１つの実施形態において、電圧検出は、バッテリー線における電圧の正確な値、または検出された電圧が下がる電圧レベルの範囲を決定することを含む。例えば、電圧は、サンプリングされ得、他の既知の電圧に比較され得る。他の実施形態においては対照的に、電圧は単に回路によって受け取られる。例えば、図１〜３においては、過電圧回路１２０は、供給部１１０に結合されており、そのため、供給部１１０の電圧へのアクセスを有している。１つの実施形態において、過電圧回路１２０は、実際に、供給部１１０によって電力供給される。
【００３８】
工程４２０において、検出された電圧がトリガー電圧を超えた（または等しい）か否かが決定される。トリガー電圧は、予め規定された値であり得る。いくつかの実施形態において、トリガー電圧は、図１〜３の過電圧回路１２０内の回路を作動または立ち上げるのに必要とされる電圧である。例えば、図３に示されているように、トリガー電圧は、ダイオードスタック３２０の各ダイオードの順電圧降下と、トランジスタ３５０を作動させるのに必要とされる閾値電圧との合計である。他の実施形態においては、トリガー電圧は、別の回路によって出力された電圧であるか、もしくはメモリロケーションに格納されている電圧値であるか、もしくは任意の他の適切な電圧レベルまたは値である。
【００３９】
検出された電圧がトリガー電圧を超えた（または等しい）か否かを決定するために、任意の適切な回路またはソフトウェアが用いられ得る。実施形態において、回路は、トリガー電圧に到達するまで、休止されたまま（または「オフ」のまま）であるように構成され得る。回路が作動されている（または「オン」にされている）という事実は、検出された電圧がトリガー電圧を超えている（または等しい）ということを示す。例えば、図３のトランジスタ３５０は、トリガー電圧に到達した場合のみ、電流を伝導するように構成されており、そうでない場合は、図３に関連して上で述べたように、作動されていないままである。しかし、他の実施形態においては、検出された電圧がトリガー電圧を超えた（または等しい）か否かを決定するために比較器を用い得る（例えば、ハードウェアまたはソフトウェアに実装され得る）。例えば、バッテリー線における電圧は、アナログ−デジタル変換器を用いてサンプリングされ得、格納されているトリガー電圧値と比較され得ることによって、バッテリー線における電圧がトリガー電圧を超えた（または等しい）か否かを決定する。別の例としては、バッテリー線における電圧は、比較器回路を用いてトリガー電圧と比較され得る。トリガー電圧および検出された電圧を比較する任意の適切な手段が、さまざまな実施形態に従って用いられ得ることを理解されたい。
【００４０】
工程４３０において、検出された電圧がトリガー電圧の下に下がった場合に、処理４００は工程４１０に戻り、デバイスのバッテリー線における電圧の監視を続ける。一方で、検出された電圧がトリガー電圧を超えたか、または等しい場合に、処理４００は、工程４４０へ進む。工程４４０において、デバイス内の敏感情報が消去され得る。例えば、（暗号化キーを格納している）１つ以上の揮発性レジスタの内容は、「０」の値か、「１」の値か、またはそれらの組合わせによって上書きされ得る。図１〜３を参照すると、（供給部電圧１１０がトリガー電圧に到達した場合に想定された）過電圧信号１３０は、揮発性レジスタ１２４をクリアにするように進むロジック回路１２２によって受信される。
【００４１】
実施の際に、処理４００に示された１つ以上の工程は、他の工程に組合わせられ得るか、任意の適切な順序で行われ得るか、並列して行われ得る（例えば、同時または実質的に同時に行われ得る）か、または取り除かれ得る。例えば、工程４１０および工程４２０は、組合わせられ得ることによって、供給部電圧を検出することと、検出された電圧がトリガー値を超えたか否かを決定することとを同時に行う。すなわち、図３のデバイス３００は、過電圧回路１２０が、トリガー電圧に到達したか、または超えた供給部１１０に応答して、過電圧信号１３０を発生させる限り、これらの工程を同時に行い得る。電圧レベルを検出することと、電圧レベルがトリガー値を超えたか否かを決定することとを別個に行う代わりに、過電圧信号１３０の回路は、（上で説明された）状況が真である場合に、単に立ち上がるように構成されている。最終的に、処理４００は、ハードウェアおよび／またはソフトウェアの任意の適切な組合わせを用いて、任意の適切な態様で実装され得る。
【００４２】
上に記載された本発明の実施形態は、例示の目的で示され、限定の目的では示されておらず、本発明は、以下の特許請求の範囲によってのみ限定される。
【符号の説明】
【００４３】
１００ デバイス
１１０ 電圧源
１２０ 過電圧検出回路
１２２ ロジック回路
１２４ 揮発性キーレジスタ
１３０ 過電圧信号
１３２ 通信経路
【特許請求の範囲】
【請求項１】
少なくとも１ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、
過電圧検出回路であって、該過電圧検出回路は、
該印加された電圧源によって発生された電圧を検出することと、
検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することと
を行うように構成されている、過電圧検出回路と、
ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路と
を含む、プログラマブル集積回路デバイス。
【請求項２】
前記過電圧検出回路は、前記印加された電圧源によって電力供給されている、請求項１に記載のプログラマブル集積回路デバイス。
【請求項３】
前記検出された電圧が前記トリガー電圧よりも低い場合に、前記過電圧検出回路は、無視可能な量の電流を引く、請求項１に記載のプログラマブル集積回路デバイス。
【請求項４】
前記過電圧検出回路は、
前記印加された電圧源に結合されている電圧感知ブロックであって、該電圧感知ブロックは、特性作動電圧を有しており、該電圧感知ブロックは、該印加された電圧源によって発生された電圧が該特性作動電圧を超えたか、または等しい場合に、制御信号を想定するように構成されている、電圧感知ブロックと、
スイッチ回路であって、該スイッチ回路は、該制御信号に応答して前記過電圧信号を発生させるように構成されている、スイッチ回路と
を含む、請求項１に記載のプログラマブル集積回路デバイス。
【請求項５】
前記電圧感知ブロックは、スタックされたダイオードのセットを含み、各ダイオードは、立ち上がり電圧を有しており、前記特性作動電圧は、該セットの各ダイオードの立ち上がり電圧の合計である、請求項４に記載のプログラマブル集積回路デバイス。
【請求項６】
前記スイッチ回路は、閾値電圧を有しており、前記トリガー電圧は、前記特性作動電圧と、該閾値電圧との合計に等しく、該スイッチ回路は、前記印加された電圧源によって発生された電圧が該トリガー電圧を超えたか、または等しい場合に、前記制御信号に応答して、前記過電圧信号を発生させるように構成されている、請求項４に記載のプログラマブル集積回路デバイス。
【請求項７】
前記スイッチ回路は、前記印加された電圧源に結合されているトランジスタを含む、請求項４に記載のプログラマブル集積回路デバイス。
【請求項８】
印加された電圧源に結合されているレジスタであって、該レジスタは、少なくとも１ビットの値を格納するように構成されている、レジスタと、
過電圧検出回路であって、該過電圧検出回路は、
該印加された電圧源に結合されているスタックされたダイオードのセットであって、該スタックされたダイオードのセットは、該印加された電圧源によって発生された電圧が特性作動電圧よりも高いか、または等しい場合に、電流を伝導するように動作可能であり、該特性作動電圧は、該スタックされたダイオードのセットの各ダイオードを作動させるのに必要とされる全電圧である、スタックされたダイオードのセットと、
該スタックされたダイオードのセットと、該レジスタとに結合されているトランジスタであって、該トランジスタは、該印加された電圧源によって発生された電圧が該特性作動電圧と、閾値電圧との合計よりも高いか、または等しい場合に、過電圧信号を生成するように動作可能であり、該閾値電圧は、該トランジスタを作動させるのに必要とされる電圧である、トランジスタとを含む、過電圧検出回路と、
ロジック回路であって、該ロジック回路は、生成された過電圧信号に応答して、該レジスタをクリアにするように動作可能である、ロジック回路と
を含む、プログラマブル集積回路デバイス。
【請求項９】
前記過電圧検出回路は、
第一のインピーダンスであって、該第一のインピーダンスは、前記スタックされたダイオードのセットと、前記トランジスタと、ローカル接地とに結合されている、第一のインピーダンスと、
第二のインピーダンスであって、該第二のインピーダンスは、前記印加された電圧源と、該トランジスタと、前記レジスタとに結合されている、第二のインピーダンスと
をさらに含む、請求項８に記載のプログラマブル集積回路デバイス。
【請求項１０】
前記第一のインピーダンスおよび第二のインピーダンスは、抵抗器である、請求項９に記載のプログラマブル集積回路デバイス。
【請求項１１】
前記トランジスタは、ＮＭＯＳトランジスタであり、該トランジスタのゲートは、前記スタックされたダイオードのセットと、前記第一のインピーダンスとに結合されており、該トランジスタのドレインは、前記第二のインピーダンスと、前記レジスタとに結合されており、該トランジスタのソースは、前記ローカル接地に結合されている、請求項９に記載のプログラマブル集積回路デバイス。
【請求項１２】
前記スタックされたダイオードのセットは、３つの低漏れダイオードを含み、前記特性作動電圧は、実質的に２．１ボルトに等しい、請求項８に記載のプログラマブル集積回路デバイス。
【請求項１３】
プログラマブル集積回路デバイスを過電圧攻撃から守る方法であって、
該方法は、
印加された電圧源によって発生された電圧を、過電圧検出回路を用いて検出することと、
検出された電圧がトリガー電圧よりも高いか、または等しい場合に、該過電圧検出回路を用いて過電圧信号を生成することと、
生成された過電圧信号に応答して、ロジック回路を用いてレジスタをクリアにすることと
を含む、方法。
【請求項１４】
電力を前記過電圧検出回路に前記印加された電圧源を通して供給することをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記検出された電圧が前記トリガー電圧よりも低い場合に、前記過電圧検出回路は、無視可能な量の電流を引く、請求項１３に記載の方法。
【請求項１６】
前記過電圧検出回路は、スタックされたダイオードのセットを含み、各ダイオードは、立ち上がり電圧を有しており、前記スタックされた低漏れダイオードのセットは、前記印加された電圧源によって発生された電圧が該スタックされたダイオードのセットの各ダイオードの立ち上がり電圧の合計よりも高いか、または等しい場合に、作動される、請求項１３に記載の方法。
【請求項１７】
前記過電圧検出回路は、閾値電圧を有しているトランジスタをさらに含む、請求項１６に記載の方法。
【請求項１８】
前記過電圧信号を生成することは、前記印加された電圧源によって発生された電圧が前記セットの各ダイオードの立ち上がり電圧と、前記閾値電圧との合計よりも高いか、または等しい場合に、前記トランジスタを用いて該過電圧信号を生成することを含む、請求項１７に記載の方法。
【請求項１９】
前記レジスタをクリアにすることは、揮発性キーを他のデータを用いて上書きすることを含む、請求項１３に記載の方法。
【請求項２０】
前記印加された電圧源によって発生された電圧を検出することは、電圧スパイクと、ある期間維持された上げられた電圧とのうちの少なくとも一方を検出することを含む、請求項１３に記載の方法。
【請求項１】
少なくとも１ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、
過電圧検出回路であって、該過電圧検出回路は、
該印加された電圧源によって発生された電圧を検出することと、
検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することと
を行うように構成されている、過電圧検出回路と、
ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路と
を含む、プログラマブル集積回路デバイス。
【請求項２】
前記過電圧検出回路は、前記印加された電圧源によって電力供給されている、請求項１に記載のプログラマブル集積回路デバイス。
【請求項３】
前記検出された電圧が前記トリガー電圧よりも低い場合に、前記過電圧検出回路は、無視可能な量の電流を引く、請求項１に記載のプログラマブル集積回路デバイス。
【請求項４】
前記過電圧検出回路は、
前記印加された電圧源に結合されている電圧感知ブロックであって、該電圧感知ブロックは、特性作動電圧を有しており、該電圧感知ブロックは、該印加された電圧源によって発生された電圧が該特性作動電圧を超えたか、または等しい場合に、制御信号を想定するように構成されている、電圧感知ブロックと、
スイッチ回路であって、該スイッチ回路は、該制御信号に応答して前記過電圧信号を発生させるように構成されている、スイッチ回路と
を含む、請求項１に記載のプログラマブル集積回路デバイス。
【請求項５】
前記電圧感知ブロックは、スタックされたダイオードのセットを含み、各ダイオードは、立ち上がり電圧を有しており、前記特性作動電圧は、該セットの各ダイオードの立ち上がり電圧の合計である、請求項４に記載のプログラマブル集積回路デバイス。
【請求項６】
前記スイッチ回路は、閾値電圧を有しており、前記トリガー電圧は、前記特性作動電圧と、該閾値電圧との合計に等しく、該スイッチ回路は、前記印加された電圧源によって発生された電圧が該トリガー電圧を超えたか、または等しい場合に、前記制御信号に応答して、前記過電圧信号を発生させるように構成されている、請求項４に記載のプログラマブル集積回路デバイス。
【請求項７】
前記スイッチ回路は、前記印加された電圧源に結合されているトランジスタを含む、請求項４に記載のプログラマブル集積回路デバイス。
【請求項８】
印加された電圧源に結合されているレジスタであって、該レジスタは、少なくとも１ビットの値を格納するように構成されている、レジスタと、
過電圧検出回路であって、該過電圧検出回路は、
該印加された電圧源に結合されているスタックされたダイオードのセットであって、該スタックされたダイオードのセットは、該印加された電圧源によって発生された電圧が特性作動電圧よりも高いか、または等しい場合に、電流を伝導するように動作可能であり、該特性作動電圧は、該スタックされたダイオードのセットの各ダイオードを作動させるのに必要とされる全電圧である、スタックされたダイオードのセットと、
該スタックされたダイオードのセットと、該レジスタとに結合されているトランジスタであって、該トランジスタは、該印加された電圧源によって発生された電圧が該特性作動電圧と、閾値電圧との合計よりも高いか、または等しい場合に、過電圧信号を生成するように動作可能であり、該閾値電圧は、該トランジスタを作動させるのに必要とされる電圧である、トランジスタとを含む、過電圧検出回路と、
ロジック回路であって、該ロジック回路は、生成された過電圧信号に応答して、該レジスタをクリアにするように動作可能である、ロジック回路と
を含む、プログラマブル集積回路デバイス。
【請求項９】
前記過電圧検出回路は、
第一のインピーダンスであって、該第一のインピーダンスは、前記スタックされたダイオードのセットと、前記トランジスタと、ローカル接地とに結合されている、第一のインピーダンスと、
第二のインピーダンスであって、該第二のインピーダンスは、前記印加された電圧源と、該トランジスタと、前記レジスタとに結合されている、第二のインピーダンスと
をさらに含む、請求項８に記載のプログラマブル集積回路デバイス。
【請求項１０】
前記第一のインピーダンスおよび第二のインピーダンスは、抵抗器である、請求項９に記載のプログラマブル集積回路デバイス。
【請求項１１】
前記トランジスタは、ＮＭＯＳトランジスタであり、該トランジスタのゲートは、前記スタックされたダイオードのセットと、前記第一のインピーダンスとに結合されており、該トランジスタのドレインは、前記第二のインピーダンスと、前記レジスタとに結合されており、該トランジスタのソースは、前記ローカル接地に結合されている、請求項９に記載のプログラマブル集積回路デバイス。
【請求項１２】
前記スタックされたダイオードのセットは、３つの低漏れダイオードを含み、前記特性作動電圧は、実質的に２．１ボルトに等しい、請求項８に記載のプログラマブル集積回路デバイス。
【請求項１３】
プログラマブル集積回路デバイスを過電圧攻撃から守る方法であって、
該方法は、
印加された電圧源によって発生された電圧を、過電圧検出回路を用いて検出することと、
検出された電圧がトリガー電圧よりも高いか、または等しい場合に、該過電圧検出回路を用いて過電圧信号を生成することと、
生成された過電圧信号に応答して、ロジック回路を用いてレジスタをクリアにすることと
を含む、方法。
【請求項１４】
電力を前記過電圧検出回路に前記印加された電圧源を通して供給することをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記検出された電圧が前記トリガー電圧よりも低い場合に、前記過電圧検出回路は、無視可能な量の電流を引く、請求項１３に記載の方法。
【請求項１６】
前記過電圧検出回路は、スタックされたダイオードのセットを含み、各ダイオードは、立ち上がり電圧を有しており、前記スタックされた低漏れダイオードのセットは、前記印加された電圧源によって発生された電圧が該スタックされたダイオードのセットの各ダイオードの立ち上がり電圧の合計よりも高いか、または等しい場合に、作動される、請求項１３に記載の方法。
【請求項１７】
前記過電圧検出回路は、閾値電圧を有しているトランジスタをさらに含む、請求項１６に記載の方法。
【請求項１８】
前記過電圧信号を生成することは、前記印加された電圧源によって発生された電圧が前記セットの各ダイオードの立ち上がり電圧と、前記閾値電圧との合計よりも高いか、または等しい場合に、前記トランジスタを用いて該過電圧信号を生成することを含む、請求項１７に記載の方法。
【請求項１９】
前記レジスタをクリアにすることは、揮発性キーを他のデータを用いて上書きすることを含む、請求項１３に記載の方法。
【請求項２０】
前記印加された電圧源によって発生された電圧を検出することは、電圧スパイクと、ある期間維持された上げられた電圧とのうちの少なくとも一方を検出することを含む、請求項１３に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−２３５４５９（Ｐ２０１２−２３５４５９Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１２−９８７８９（Ｐ２０１２−９８７８９）
【出願日】平成２４年４月２４日（２０１２．４．２４）
【出願人】（５９７１５４９２２）アルテラ コーポレイション (163)
【氏名又は名称原語表記】Ａｌｔｅｒａ Ｃｏｒｐｏｒａｔｉｏｎ
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２４年４月２４日（２０１２．４．２４）
【出願人】（５９７１５４９２２）アルテラ コーポレイション (163)
【氏名又は名称原語表記】Ａｌｔｅｒａ Ｃｏｒｐｏｒａｔｉｏｎ
【Ｆターム（参考）】
[ Back to top ]