モジュール、割り込みコントローラ、動作方法、画像処理装置、画像形成装置、プログラム及び記録媒体
【課題】複数の割り込み要因を持つモジュールからの割り込みが発生した後と、複数の割り込み要因を持つモジュールからの１割り込み要因クリア処理が終了した後の、割り込み処理を高速化するモジュール及び割り込みコントローラを提供する。
【解決手段】複数の割り込み要因を持ち、割り込み要因毎に割り込み通知マスクを設定する割り込み通知マスク手段を有したモジュールであって、割り込み通知マスク手段により割り込み通知マスク設定が解除された複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知手段と、通知した割り込み要因がクリアされる前に他の割り込み要因が発生した場合には、割り込み通知手段が割り込みコントローラに対して割り込み要因発生を通知することを遮断する通知遮断手段と、を有する。
【解決手段】複数の割り込み要因を持ち、割り込み要因毎に割り込み通知マスクを設定する割り込み通知マスク手段を有したモジュールであって、割り込み通知マスク手段により割り込み通知マスク設定が解除された複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知手段と、通知した割り込み要因がクリアされる前に他の割り込み要因が発生した場合には、割り込み通知手段が割り込みコントローラに対して割り込み要因発生を通知することを遮断する通知遮断手段と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システム集積回路（以下「システムＬＳＩ」という。）等に搭載される割り込み制御装置であるモジュール、割り込みコントローラ、動作方法、画像処理装置、画像形成装置、プログラム及び記録媒体に関する。
【背景技術】
【０００２】
ＬＳＩの高集積化に伴い、ＬＳＩからＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に通知する割り込み要因も増大する。このため、ＬＳＩの基本制御の中で割り込み処理を多く用いた場合、各割り込み要因処理の中で共通する割り込み処理時間を短縮することで、システム全体の処理時間も短縮することができる。
【０００３】
ＬＳＩとＣＰＵとのＩ／Ｆとして、ＰＣＩ−Ｅｘｐｒｅｓｓ（登録商標）が普及している。従来のＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスに比べレジスタ・リード・レスポンスが遅いことから、レジスタリード制御を含む従来の割り込み制御をした場合、割り込み処理速度が従来と比べて遅くなるという問題がある。
【０００４】
ＰＣＩ−Ｅｘｐｒｅｓｓから追加された新たな規格一つとして、メモリライトパケットによりＣＰＵに割り込みを通知する「ＭＳＩ割り込み」がある。
【０００５】
ＭＳＩ（Ｍｅｓｓａｇｅ Ｓｉｇｎａｌｅｄ Ｉｎｔｅｒｒｕｐｔ）割り込みのメリットとして、ＣＰＵがＬＳＩの割り込み要因レジスタをリードする手順を踏まずに、ＬＳＩから発行されるメモリライトパケット内の割り込みＩＤを識別することで、最大３２要因の特定が可能ということが挙げられる。
【０００６】
ＭＳＩパケット生成手段として、複数の割り込み要因を持ったモジュールからの割り込み通知信号の立ち上がりエッジをトリガとしてＭＳＩを生成する手段が一般的である。
【０００７】
ＬＳＩが持つ全割り込み要因が３２種類以上ある場合、３２種類以上の割り込み要因を、３２個の「割り込みグループ」に振り分け、割り込みグループを表すＩＤを含んだＭＳＩを発行する手段が一般的である。
【０００８】
また、割り込みグループを各ファンクションに振り分けるのが一般的である（要するに、特定のＩＤは、特定のファンクションを表す）。また、割り込みグループの優先度を振り分け、優先度の高い順にＭＳＩを生成するのが一般的である。
【０００９】
複数割り込み要因を持つファンクションから、割り込みコントローラへの、割り込み発生通知信号がレベル信号である場合、割り込み要因の取りこぼし防止のために、割り込み通知マスクレジスタをリード・モディファイ・ライトする必要がある（図２の３）〜５）のフロー参照）。
【００１０】
さらに、割り込み要因クリア処理後に、クリア処理を施した要因以外の割り込み要因の取りこぼしを防ぐために、割り込み通知マスクレジスタにライトアクセスをする必要がある（図２の９）のフロー参照）。
【００１１】
従来のＭＳＩ処理手順の中で、前述した図２の処理手順３）〜５）、及び９）が必要である理由としては、以下の２点が挙げられる。
【００１２】
１つ目は、ＭＳＩパケット生成回路であるＩＮＴＣが、複数の割り込み要因を持つモジュールからの割り込み通知信号の立ち上がりエッジをトリガとしてＭＳＩを生成する実装都合による。
【００１３】
２つ目は、複数の割り込み要因を持つモジュールであるＦＵＮＣ＿Ａが、複数の割り込み要因の論理和を割り込み通知信号としてＭＳＩパケット生成回路であるＩＮＴＣに通知する実装都合による。
【００１４】
上記の２つの実装都合のため、割り込み通知マスク制御をしない場合、割り込み要因１が発生し、割り込み要因１の割り込みクリア処理をしている間に、別の割り込み要因２が発生した場合、割り込み通知信号はアサート（割り込み要求、ａｓｓｅｒｔ）されたままの状態となり、ＭＳＩパケット生成回路であるＩＮＴＣ４はエッジトリガを検出できないため、ＭＳＩをＣＰＵに対して通知できない。つまり、割り込み要因２をソフトウェアが取りこぼす可能性があるという問題があった。
【００１５】
例えば特許文献１においては、優先順位の高い割り込みを優先し、割り込み終了時に割り込み要求をインアクティブにする前に割り込み終了の通知が出されてしまうような場合に誤った動作をしてしまうという課題を解決するために、割り込み要因クリアアクセスから割り込み要因信号がクリアされるまで、ゲート手段からレベル割り込み信号が出力されない、比較的簡単な回路構成による処理で、不正割り込みの出力といった誤った動作を防止できるという発明が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
特許文献１に記載されている方法は、割り込み自動マスク機能は有しているが、割り込みマスク解除機能は有していないために、実装の場合、複数割り込み要因がアサートされた後に１要因がクリアされても、自動割込み再通知処理が不可能であるという問題があった。
【００１７】
また、複数割り込み要因を持つファンクションから、割り込みコントローラへの、割り込み発生通知信号がレベル信号である場合、割り込み要因の取りこぼし防止のために、割り込み通知マスクレジスタをリード・モディファイ・ライトする必要があり、さらに割り込み要因クリア処理後に、クリア処理を施した要因以外の割り込み要因の取りこぼしを防ぐために、割り込み通知マスクレジスタにライトアクセスをする必要がある。
【００１８】
しかし高速な割り込み処理をするためには、上記の割り込み通知マスクレジスタをリード・モディファイ・ライトする処理と割り込み通知マスクレジスタにライトアクセスをする処理を省略しなければならないという問題があった。
【００１９】
そこで本発明は、上記問題点に鑑みてなされたもので、複数の割り込み要因を持つモジュールからの割り込みが発生した後と、複数の割り込み要因を持つモジュールからの１割り込み要因クリア処理が終了した後の、割り込み処理を高速化するモジュール及び割り込みコントローラを提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、本発明に係るモジュールは、複数の割り込み要因を持ち、割り込み要因毎に割り込み通知マスクを設定する割り込み通知マスク手段を有したモジュールであって、割り込み通知マスク手段により割り込み通知マスク設定が解除された複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知手段と、通知した割り込み要因がクリアされる前に他の割り込み要因が発生した場合には、割り込み通知手段が割り込みコントローラに対して割り込み要因発生を通知することを遮断する通知遮断手段と、を有することを特徴とする。
【００２１】
また本発明に係る割り込みコントローラは、複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有する複数のモジュールと接続する接続手段と、複数のモジュールから当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知手段により通知される前記パルス信号を取得するパルス信号ラッチ手段と、取得されたパルス信号のエッジトリガに基づいて、当該モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力手段と、予め設定された優先度に基づいてＭＳＩ生成出力手段により生成したＭＳＩ割り込みの出力順番を調整するＭＳＩ出力調整手段と、を有することを特徴とする。
【００２２】
また本発明に係るモジュールの動作方法は、複数の割り込み要因を持ち、割り込み要因毎に割り込み通知マスクを設定する割り込み通知マスク工程を有したモジュールの動作方法であって、割り込み通知マスク工程により割り込み通知マスク設定が解除された複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知工程と、通知した割り込み要因がクリアされる前に他の割り込み要因が発生した場合には、割り込み通知工程が割り込みコントローラに対して割り込み要因発生を通知することを遮断する通知遮断工程と、を有することを特徴とする。
【００２３】
また本発明に係る割り込みコントローラの動作方法は、複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有する複数のモジュールと接続する接続工程と、複数のモジュールから当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知工程と、割り込み通知工程により通知されるパルス信号を取得するパルス信号ラッチ工程と、取得されたパルス信号のエッジトリガに基づいて、当該モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力工程と、予め設定された優先度に基づいてＭＳＩ生成出力工程により生成したＭＳＩ割り込みの出力順番を調整するＭＳＩ出力調整工程と、を有することを特徴とする。
【００２４】
また本発明に係る割り込みプログラムは、上記に記載のモジュールの動作方法をコンピュータに実行させることを特徴とする。
【００２５】
また本発明に係る割り込みプログラムは、上記に記載の割り込みコントローラの動作方法をコンピュータに実行させることを特徴とする。
【００２６】
また本発明に係る記録媒体は、上記に記載のプログラムを記録したコンピュータ読み取り可能な媒体であることを特徴とする。
【発明の効果】
【００２７】
本発明により、高速なＭＳＩ割り込みに適用できる、複数の割り込み要因を持つモジュールからの割り込みが発生した後と、複数の割り込み要因を持つモジュールからの１割り込み要因クリア処理が終了した後の、割り込み処理を高速化するモジュール及び割り込みコントローラを提供することが可能になる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態に係るＡＳＩＣの構成図である。
【図２】従来のＭＳＩ割り込み制御フロー図である。
【図３】高速化のために削減したいＭＳＩ割り込み処理を示す図である。
【図４】従来の実装を示す図である。
【図５】本発明の実施形態に係るＡＳＩＣ全体構成を示す図である。
【図６】本発明の実施形態に係るＡＳＩＣの動作の流れを示す図である。
【図７】本発明の実施形態に係るＦＵＮＣ＿Ａ２の内部構成を示す図である。
【図８】本発明の実施形態に係るＵＳＢのＤＭＡディスクリプタ構成を示す図である。
【発明を実施するための形態】
【００２９】
本発明に係る実施形態の全体構成について以下に説明する。
【００３０】
（ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）全体構成）
【００３１】
図１は、本発明の実施形態に係るＡＳＩＣの構成図である。ＡＳＩＣ１は複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２とＦＵＮＣ＿ＢとＭＳＩ生成回路ＩＮＴＣ４とＣＰＵ６とのＩ／ＦであるＰＣＩ−Ｅｘｐｒｅｓｓ５とを備えて構成される。
【００３２】
図２は、従来のＭＳＩ割り込み制御フロー図である。
【００３３】
従来の割り込み制御の流れを説明する。１）ＦＵＮＣ＿Ａは、自身の割り込み要因が１つでも発生したら、ＩＮＴＣに通知する。２）ＩＮＴＣは、ＦＵＮＣ＿Ａの割り込み通知を受け、ＣＰＵにＭＳＩを発行する。３）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・リードリクエストを発行する。４）ＣＰＵは、ＦＵＮＣ＿Ａからの割り込みマスクレジスタ・リードデータを受信する。５）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・ライトリクエストを発行する。６）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みステータスレジスタ・リードリクエストを発行する。７）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みステータスレジスタ・リードデータを受信する。８）ＣＰＵは、ＦＵＮＣ＿Ａの割り込み要因クリア処理を実施する。９）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・ライトリクエストを発行する。
【００３４】
図３は、高速化のために削減したいＭＳＩ割り込み処理を示す図である。
【００３５】
削減したい処理としては、３）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・リードリクエストを発行する工程と、４）ＣＰＵは、ＦＵＮＣ＿Ａからの割り込みマスクレジスタ・リードデータを受信する工程と、５）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・ライトリクエストを発行する工程と、９）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・ライトリクエストを発行する工程と、の４つの処理手順である。
【００３６】
図４は、従来の実装を示す図である。従来の冗長な処理として、ＦＵＮＣ＿Ａが持つ各割り込み要因の論理和を、ＩＮＴＣにレベルで渡していること、及びＦＵＮＣ＿Ａからのレベル信号立ち上がりを見て、ＭＳＩ割り込みを発生させていること、の２つが大きな要因としてあげられる。
【００３７】
図５は、本発明に係る実施形態におけるＡＳＩＣ全体構成を示す図である。
【００３８】
複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２は、自身の持つ割り込み要因が１つでも発生したら、パルス信号でＭＳＩ生成回路ＩＮＴＣ４に通知する。
【００３９】
また、複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２は、自身の持つ割り込み要因が２つ以上発生した状態で、発生している割り込み要因のうち１要因でもクリアされたら、再度パルス信号でＭＳＩ生成回路ＩＮＴＣ４に通知する。
【００４０】
ＭＳＩ生成回路ＩＮＴＣ４は、複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２からの割り込み通知パルス信号をラッチ（データ取得）する。
【００４１】
また、ＭＳＩ生成回路ＩＮＴＣ４は、割り込み通知信号をラッチしたタイミングで、他の割り込みグループ（例えばＦＵＮＣ＿Ｂ３）に対するＭＳＩ生成処理を行っている場合、ＭＳＩ生成処理終了時点でのラッチした割り込みグループの優先度を判別し、ＭＳＩを生成する。
【００４２】
また、ＭＳＩ生成回路ＩＮＴＣ４は、割り込み通知信号をラッチしたタイミングで、他の割り込みグループに対するＭＳＩ生成処理を行っていない場合、ラッチした割り込みグループのＭＳＩを生成する。
【００４３】
また、ＭＳＩ生成回路ＩＮＴＣ４は、ある割り込みグループに対するＭＳＩ生成処理が終了した時点で、その割り込みグループに対応した割り込み通知ラッチ信号を自動的にクリアする。
【００４４】
図６は、ＡＳＩＣの動作の流れを示す図である。以下に割り込みのフローを説明する。
【００４５】
複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２は、自身の持つ割り込み要因が１つでも発生する（ステップＳ１００）と、パルス信号を生成してＭＳＩ生成回路ＩＮＴＣ４に通知する（ステップＳ１０１）。
【００４６】
ＭＳＩ生成回路ＩＮＴＣ４は、複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２からの割り込み通知パルス信号をラッチ（データ取得）して、ＣＰＵ６に対してＭＳＩ生成処理をする（ステップＳ１０２）。
【００４７】
次に、ＣＰＵ６はＦＵＮＣ＿Ａ２の割り込み要因をクリア処理する（ステップＳ１０３）。
【００４８】
ＦＵＮＣ＿Ａ２は、自身の割り込み要因が複数発生した場合（ステップＳ１０４）に、１つの要因がクリア処理されたかを判断する（ステップＳ１０５）。クリア処理されていない場合（ステップＳ１０５、ＮＯ）は、判断を繰り返す。
【００４９】
クリア処理された場合（ステップＳ１０５、ＹＥＳ）は、その時点でＩＮＴＣ４に対して再度パルス信号を生成して通知する（ステップＳ１０６）。ＩＮＴＣ４はモジュールＦＵＮＣ＿Ａ２からの割り込み通知パルス信号をラッチ（データ取得）して、ＣＰＵ６に対してＭＳＩ生成処理をする（ステップＳ１０７）。
【００５０】
次に、本発明に係る実施形態のＦＵＮＣ＿Ａ２の内部構成を以下に説明する。
（ＦＵＮＣ＿Ａ２の内部構成）
図７は、本発明に係る実施形態におけるＦＵＮＣ＿Ａ２の内部構成を示す図である。
【００５１】
図７のエリア１における「要因：Ａ＿０〜Ａ＿３１」は、割り込み要因Ａ＿０〜Ａ＿３１が発生したことを検知した場合、検知状態をレジスタ２０に反映し、図７のエリア２のマスク：Ａ＿０〜Ａ＿３１に信号をアサートする。
【００５２】
図７のエリア２における「マスク：Ａ＿０〜Ａ＿３１」は、割り込みマスクレジスタ２１の設定が「マスク有効設定」であった場合は、エリア３の割り込みラッチ回路２２へ信号をアサートしない。割り込みマスクレジスタ２１の設定が「マスク無効設定」であった場合は、図７のエリア３の割り込みラッチ回路２２へ信号をアサートする。
【００５３】
図７のエリア３における「割り込み要因ラッチ回路２２」は、ＦＵＮＣ＿Ａ２に入力されるクロック同期で、図７のエリア２の「マスク：Ａ＿０〜Ａ＿３１」回路から受信した信号をラッチする。そして、「マスク：Ａ＿０〜Ａ＿３１」回路から受信した信号を１クロック遅延させて、図７のエリア４の「割り込み要因保持回路２３」、および図７のエリア５の「割り込み要因比較回路２４」へ出力する。
【００５４】
図７のエリア４の「割り込み要因保持回路２３」は、ＦＵＮＣ＿２に入力されるクロック同期で、図７のエリア３の「割り込み要因ラッチ回路２２」から受信した信号をラッチする。そして、「割り込み要因ラッチ回路２２」から受信した信号を１クロック遅延させて、割り込み比較回路２４へ出力する。
【００５５】
図７のエリア５の「割り込み要因比較回路２４」は、図７のエリア３の「割り込み要因ラッチ回路２２」と、図７のエリア４の「割り込み要因保持回路２３」の出力状態を比較し、下記条件（１）、（２）がともに成立したタイミングで、割り込みパルス信号をＩＮＴＣ４へ出力する。
【００５６】
条件（１）：「割り込み要因ラッチ回路２２」からの出力状態、及び「割り込み要因保持回路２３」の出力状態が、共に「０」ではない。
【００５７】
条件（２）：「割り込み要因保持回路２３」の出力状態が、「割り込み要因ラッチ回路２２」の出力状態に比べ、多くの割り込み要因ビットがアサートされている状態を保持している。
【００５８】
（実施形態の一例）
ＵＳＢのＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送中の割り込み処理を例として以下に説明する。
【００５９】
図８は、ＵＳＢのＤＭＡディスクリプタ構成を示す図である。１バンド毎のディスクリプタをチェーンでつなぎ、リング構成となっている。
【００６０】
上記各ディスクリプタは、４ＫＢのメモリ上の受信バッファ領域に対応する。
【００６１】
各バンド転送が終了した時点で、ＰＡＵＳＥ割り込みが発生し、Ｃｏｎｔｉｎｕｅ（前述した割り込み要因クリア処理に相当する）処理を実施する。
【００６２】
この処理を実施する際も、従来の実装では割り込み通知マスクレジスタ２１に対してリード・モディファイ・ライトを実施する必要がある。
【００６３】
例えば、２５６ＭＢのＵＳＢのＤＭＡ受信動作をする場合、２５６ＫＢ／４ＫＢ＝６４バンドのチェーン動作を実施する必要がある。つまり、割り込み通知マスクレジスタ２１に対し６４回のリードアクセスを実施する必要がある。
【００６４】
ＰＣＩＥ ｘ１レーン構成の場合、１リードアクセスに対して、約２００ｎｓ要する。上記の実施形態によれば、上記処理を２００ｎｓ×６４＝１２．８μｓと早くすることが可能となり、処理の高速化が可能となる。
【００６５】
上記の実施形態によれば、複数の割り込み要因を持つモジュールからの割り込みが発生した後の、割り込み処理を高速化することが可能となる。
【００６６】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールからの1割り込み要因クリア処理が終了した後の、割り込み処理を高速化することが可能となる。
【００６７】
また上記の実施形態によれば、上記の割り込み処理の高速化をＭＳＩ割り込みに適用することが可能となる。
【００６８】
また本発明に係るモジュールは、複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有することを特徴とする。
【００６９】
また本発明に係る画像処理装置は、上記に記載のモジュールを搭載したことを特徴とする。
【００７０】
また本発明に係る画像処理装置は、上記に記載の割り込みコントローラを搭載したことを特徴とする。
【００７１】
また本発明に係る画像形成装置は、上記に記載の画像処理装置を有することを特徴とする。
【００７２】
また本発明に係るモジュールの動作方法は、複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力する工程と、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知工程と、を有することを特徴とする。
【００７３】
また、先に述べてきたモジュールや割り込みコントローラを搭載した画像処理装置によっても、本発明は実効的に実施される。
【００７４】
また、先に述べてきたモジュールや割り込みコントローラを搭載した画像形成装置によっても、本発明は実効的に実施される。
【００７５】
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である
【００７６】
すなわち、上記した実施形態のモジュールや割り込みコントローラは、プログラムの命令によりコンピュータで実行される処理、手段、機能によって動作する。当該プログラムは、コンピュータの各構成要素に指令を送り、先に述べたような所定の処理や機能を実行する。
【００７７】
このように、上記実施形態のモジュールや割り込みコントローラにおける各処理や手段は、プログラムとコンピュータとが協働した具体的手段によって実現されるものである。
【００７８】
そして、上記実施形態の機能を実現するソフトウェアのプログラムコードを記録したコンピュータ読み取り可能な記録媒体、すなわち記憶メディアを介して、画像処理装置や画像形成装置のコンピュータ（ＣＰＵやＭＰＵ）が記憶メディアに格納されたプログラムコードを読み出し実行することによっても、本発明の目的は達成される。
【００７９】
また、プログラムは、記録メディアを介さず、通信回線を通じて直接にコンピュータにロードし実行することもでき、これによっても同様に本発明の目的は達成される。
【００８０】
この場合、記憶メディアから読み出された又は通信回線を通じてロードし実行されたプログラムコード自体が前述の実施形態の機能を実現することになる。そして、そのプログラムコードを記憶した記憶メディアは本発明を構成する。
【００８１】
また、プログラムコードを供給するための記憶メディアとしては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、不揮発性のメモリカード、ＲＯＭ、磁気テープ等を用いることができる。
【産業上の利用可能性】
【００８２】
本発明によれば、モジュール、割り込みコントローラ、画像処理装置及び画像形成装置などの用途に適用できる。
【符号の説明】
【００８３】
１ ＡＳＩＣ
２ ＦＵＮＣ＿Ａ
３ ＦＵＮＣ＿Ｂ
４ ＩＮＴＣ
５ ＰＣＩ−Ｅｘｐｅｓｓ
６ ＣＰＵ
２０ 割り込み要因レジスタ
２１ 割り込みマスクレジスタ
２２ 割り込み要因ラッチ回路
２３ 割り込み要因保持回路
２４ 割り込み要因比較回路
【先行技術文献】
【特許文献】
【００８４】
【特許文献１】特開２００７−２８０１２８号公報
【技術分野】
【０００１】
本発明は、システム集積回路（以下「システムＬＳＩ」という。）等に搭載される割り込み制御装置であるモジュール、割り込みコントローラ、動作方法、画像処理装置、画像形成装置、プログラム及び記録媒体に関する。
【背景技術】
【０００２】
ＬＳＩの高集積化に伴い、ＬＳＩからＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に通知する割り込み要因も増大する。このため、ＬＳＩの基本制御の中で割り込み処理を多く用いた場合、各割り込み要因処理の中で共通する割り込み処理時間を短縮することで、システム全体の処理時間も短縮することができる。
【０００３】
ＬＳＩとＣＰＵとのＩ／Ｆとして、ＰＣＩ−Ｅｘｐｒｅｓｓ（登録商標）が普及している。従来のＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスに比べレジスタ・リード・レスポンスが遅いことから、レジスタリード制御を含む従来の割り込み制御をした場合、割り込み処理速度が従来と比べて遅くなるという問題がある。
【０００４】
ＰＣＩ−Ｅｘｐｒｅｓｓから追加された新たな規格一つとして、メモリライトパケットによりＣＰＵに割り込みを通知する「ＭＳＩ割り込み」がある。
【０００５】
ＭＳＩ（Ｍｅｓｓａｇｅ Ｓｉｇｎａｌｅｄ Ｉｎｔｅｒｒｕｐｔ）割り込みのメリットとして、ＣＰＵがＬＳＩの割り込み要因レジスタをリードする手順を踏まずに、ＬＳＩから発行されるメモリライトパケット内の割り込みＩＤを識別することで、最大３２要因の特定が可能ということが挙げられる。
【０００６】
ＭＳＩパケット生成手段として、複数の割り込み要因を持ったモジュールからの割り込み通知信号の立ち上がりエッジをトリガとしてＭＳＩを生成する手段が一般的である。
【０００７】
ＬＳＩが持つ全割り込み要因が３２種類以上ある場合、３２種類以上の割り込み要因を、３２個の「割り込みグループ」に振り分け、割り込みグループを表すＩＤを含んだＭＳＩを発行する手段が一般的である。
【０００８】
また、割り込みグループを各ファンクションに振り分けるのが一般的である（要するに、特定のＩＤは、特定のファンクションを表す）。また、割り込みグループの優先度を振り分け、優先度の高い順にＭＳＩを生成するのが一般的である。
【０００９】
複数割り込み要因を持つファンクションから、割り込みコントローラへの、割り込み発生通知信号がレベル信号である場合、割り込み要因の取りこぼし防止のために、割り込み通知マスクレジスタをリード・モディファイ・ライトする必要がある（図２の３）〜５）のフロー参照）。
【００１０】
さらに、割り込み要因クリア処理後に、クリア処理を施した要因以外の割り込み要因の取りこぼしを防ぐために、割り込み通知マスクレジスタにライトアクセスをする必要がある（図２の９）のフロー参照）。
【００１１】
従来のＭＳＩ処理手順の中で、前述した図２の処理手順３）〜５）、及び９）が必要である理由としては、以下の２点が挙げられる。
【００１２】
１つ目は、ＭＳＩパケット生成回路であるＩＮＴＣが、複数の割り込み要因を持つモジュールからの割り込み通知信号の立ち上がりエッジをトリガとしてＭＳＩを生成する実装都合による。
【００１３】
２つ目は、複数の割り込み要因を持つモジュールであるＦＵＮＣ＿Ａが、複数の割り込み要因の論理和を割り込み通知信号としてＭＳＩパケット生成回路であるＩＮＴＣに通知する実装都合による。
【００１４】
上記の２つの実装都合のため、割り込み通知マスク制御をしない場合、割り込み要因１が発生し、割り込み要因１の割り込みクリア処理をしている間に、別の割り込み要因２が発生した場合、割り込み通知信号はアサート（割り込み要求、ａｓｓｅｒｔ）されたままの状態となり、ＭＳＩパケット生成回路であるＩＮＴＣ４はエッジトリガを検出できないため、ＭＳＩをＣＰＵに対して通知できない。つまり、割り込み要因２をソフトウェアが取りこぼす可能性があるという問題があった。
【００１５】
例えば特許文献１においては、優先順位の高い割り込みを優先し、割り込み終了時に割り込み要求をインアクティブにする前に割り込み終了の通知が出されてしまうような場合に誤った動作をしてしまうという課題を解決するために、割り込み要因クリアアクセスから割り込み要因信号がクリアされるまで、ゲート手段からレベル割り込み信号が出力されない、比較的簡単な回路構成による処理で、不正割り込みの出力といった誤った動作を防止できるという発明が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
特許文献１に記載されている方法は、割り込み自動マスク機能は有しているが、割り込みマスク解除機能は有していないために、実装の場合、複数割り込み要因がアサートされた後に１要因がクリアされても、自動割込み再通知処理が不可能であるという問題があった。
【００１７】
また、複数割り込み要因を持つファンクションから、割り込みコントローラへの、割り込み発生通知信号がレベル信号である場合、割り込み要因の取りこぼし防止のために、割り込み通知マスクレジスタをリード・モディファイ・ライトする必要があり、さらに割り込み要因クリア処理後に、クリア処理を施した要因以外の割り込み要因の取りこぼしを防ぐために、割り込み通知マスクレジスタにライトアクセスをする必要がある。
【００１８】
しかし高速な割り込み処理をするためには、上記の割り込み通知マスクレジスタをリード・モディファイ・ライトする処理と割り込み通知マスクレジスタにライトアクセスをする処理を省略しなければならないという問題があった。
【００１９】
そこで本発明は、上記問題点に鑑みてなされたもので、複数の割り込み要因を持つモジュールからの割り込みが発生した後と、複数の割り込み要因を持つモジュールからの１割り込み要因クリア処理が終了した後の、割り込み処理を高速化するモジュール及び割り込みコントローラを提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、本発明に係るモジュールは、複数の割り込み要因を持ち、割り込み要因毎に割り込み通知マスクを設定する割り込み通知マスク手段を有したモジュールであって、割り込み通知マスク手段により割り込み通知マスク設定が解除された複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知手段と、通知した割り込み要因がクリアされる前に他の割り込み要因が発生した場合には、割り込み通知手段が割り込みコントローラに対して割り込み要因発生を通知することを遮断する通知遮断手段と、を有することを特徴とする。
【００２１】
また本発明に係る割り込みコントローラは、複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有する複数のモジュールと接続する接続手段と、複数のモジュールから当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知手段により通知される前記パルス信号を取得するパルス信号ラッチ手段と、取得されたパルス信号のエッジトリガに基づいて、当該モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力手段と、予め設定された優先度に基づいてＭＳＩ生成出力手段により生成したＭＳＩ割り込みの出力順番を調整するＭＳＩ出力調整手段と、を有することを特徴とする。
【００２２】
また本発明に係るモジュールの動作方法は、複数の割り込み要因を持ち、割り込み要因毎に割り込み通知マスクを設定する割り込み通知マスク工程を有したモジュールの動作方法であって、割り込み通知マスク工程により割り込み通知マスク設定が解除された複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知工程と、通知した割り込み要因がクリアされる前に他の割り込み要因が発生した場合には、割り込み通知工程が割り込みコントローラに対して割り込み要因発生を通知することを遮断する通知遮断工程と、を有することを特徴とする。
【００２３】
また本発明に係る割り込みコントローラの動作方法は、複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有する複数のモジュールと接続する接続工程と、複数のモジュールから当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知工程と、割り込み通知工程により通知されるパルス信号を取得するパルス信号ラッチ工程と、取得されたパルス信号のエッジトリガに基づいて、当該モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力工程と、予め設定された優先度に基づいてＭＳＩ生成出力工程により生成したＭＳＩ割り込みの出力順番を調整するＭＳＩ出力調整工程と、を有することを特徴とする。
【００２４】
また本発明に係る割り込みプログラムは、上記に記載のモジュールの動作方法をコンピュータに実行させることを特徴とする。
【００２５】
また本発明に係る割り込みプログラムは、上記に記載の割り込みコントローラの動作方法をコンピュータに実行させることを特徴とする。
【００２６】
また本発明に係る記録媒体は、上記に記載のプログラムを記録したコンピュータ読み取り可能な媒体であることを特徴とする。
【発明の効果】
【００２７】
本発明により、高速なＭＳＩ割り込みに適用できる、複数の割り込み要因を持つモジュールからの割り込みが発生した後と、複数の割り込み要因を持つモジュールからの１割り込み要因クリア処理が終了した後の、割り込み処理を高速化するモジュール及び割り込みコントローラを提供することが可能になる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態に係るＡＳＩＣの構成図である。
【図２】従来のＭＳＩ割り込み制御フロー図である。
【図３】高速化のために削減したいＭＳＩ割り込み処理を示す図である。
【図４】従来の実装を示す図である。
【図５】本発明の実施形態に係るＡＳＩＣ全体構成を示す図である。
【図６】本発明の実施形態に係るＡＳＩＣの動作の流れを示す図である。
【図７】本発明の実施形態に係るＦＵＮＣ＿Ａ２の内部構成を示す図である。
【図８】本発明の実施形態に係るＵＳＢのＤＭＡディスクリプタ構成を示す図である。
【発明を実施するための形態】
【００２９】
本発明に係る実施形態の全体構成について以下に説明する。
【００３０】
（ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）全体構成）
【００３１】
図１は、本発明の実施形態に係るＡＳＩＣの構成図である。ＡＳＩＣ１は複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２とＦＵＮＣ＿ＢとＭＳＩ生成回路ＩＮＴＣ４とＣＰＵ６とのＩ／ＦであるＰＣＩ−Ｅｘｐｒｅｓｓ５とを備えて構成される。
【００３２】
図２は、従来のＭＳＩ割り込み制御フロー図である。
【００３３】
従来の割り込み制御の流れを説明する。１）ＦＵＮＣ＿Ａは、自身の割り込み要因が１つでも発生したら、ＩＮＴＣに通知する。２）ＩＮＴＣは、ＦＵＮＣ＿Ａの割り込み通知を受け、ＣＰＵにＭＳＩを発行する。３）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・リードリクエストを発行する。４）ＣＰＵは、ＦＵＮＣ＿Ａからの割り込みマスクレジスタ・リードデータを受信する。５）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・ライトリクエストを発行する。６）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みステータスレジスタ・リードリクエストを発行する。７）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みステータスレジスタ・リードデータを受信する。８）ＣＰＵは、ＦＵＮＣ＿Ａの割り込み要因クリア処理を実施する。９）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・ライトリクエストを発行する。
【００３４】
図３は、高速化のために削減したいＭＳＩ割り込み処理を示す図である。
【００３５】
削減したい処理としては、３）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・リードリクエストを発行する工程と、４）ＣＰＵは、ＦＵＮＣ＿Ａからの割り込みマスクレジスタ・リードデータを受信する工程と、５）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・ライトリクエストを発行する工程と、９）ＣＰＵは、ＦＵＮＣ＿Ａの割り込みマスクレジスタ・ライトリクエストを発行する工程と、の４つの処理手順である。
【００３６】
図４は、従来の実装を示す図である。従来の冗長な処理として、ＦＵＮＣ＿Ａが持つ各割り込み要因の論理和を、ＩＮＴＣにレベルで渡していること、及びＦＵＮＣ＿Ａからのレベル信号立ち上がりを見て、ＭＳＩ割り込みを発生させていること、の２つが大きな要因としてあげられる。
【００３７】
図５は、本発明に係る実施形態におけるＡＳＩＣ全体構成を示す図である。
【００３８】
複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２は、自身の持つ割り込み要因が１つでも発生したら、パルス信号でＭＳＩ生成回路ＩＮＴＣ４に通知する。
【００３９】
また、複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２は、自身の持つ割り込み要因が２つ以上発生した状態で、発生している割り込み要因のうち１要因でもクリアされたら、再度パルス信号でＭＳＩ生成回路ＩＮＴＣ４に通知する。
【００４０】
ＭＳＩ生成回路ＩＮＴＣ４は、複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２からの割り込み通知パルス信号をラッチ（データ取得）する。
【００４１】
また、ＭＳＩ生成回路ＩＮＴＣ４は、割り込み通知信号をラッチしたタイミングで、他の割り込みグループ（例えばＦＵＮＣ＿Ｂ３）に対するＭＳＩ生成処理を行っている場合、ＭＳＩ生成処理終了時点でのラッチした割り込みグループの優先度を判別し、ＭＳＩを生成する。
【００４２】
また、ＭＳＩ生成回路ＩＮＴＣ４は、割り込み通知信号をラッチしたタイミングで、他の割り込みグループに対するＭＳＩ生成処理を行っていない場合、ラッチした割り込みグループのＭＳＩを生成する。
【００４３】
また、ＭＳＩ生成回路ＩＮＴＣ４は、ある割り込みグループに対するＭＳＩ生成処理が終了した時点で、その割り込みグループに対応した割り込み通知ラッチ信号を自動的にクリアする。
【００４４】
図６は、ＡＳＩＣの動作の流れを示す図である。以下に割り込みのフローを説明する。
【００４５】
複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２は、自身の持つ割り込み要因が１つでも発生する（ステップＳ１００）と、パルス信号を生成してＭＳＩ生成回路ＩＮＴＣ４に通知する（ステップＳ１０１）。
【００４６】
ＭＳＩ生成回路ＩＮＴＣ４は、複数の割り込み要因を持つモジュールＦＵＮＣ＿Ａ２からの割り込み通知パルス信号をラッチ（データ取得）して、ＣＰＵ６に対してＭＳＩ生成処理をする（ステップＳ１０２）。
【００４７】
次に、ＣＰＵ６はＦＵＮＣ＿Ａ２の割り込み要因をクリア処理する（ステップＳ１０３）。
【００４８】
ＦＵＮＣ＿Ａ２は、自身の割り込み要因が複数発生した場合（ステップＳ１０４）に、１つの要因がクリア処理されたかを判断する（ステップＳ１０５）。クリア処理されていない場合（ステップＳ１０５、ＮＯ）は、判断を繰り返す。
【００４９】
クリア処理された場合（ステップＳ１０５、ＹＥＳ）は、その時点でＩＮＴＣ４に対して再度パルス信号を生成して通知する（ステップＳ１０６）。ＩＮＴＣ４はモジュールＦＵＮＣ＿Ａ２からの割り込み通知パルス信号をラッチ（データ取得）して、ＣＰＵ６に対してＭＳＩ生成処理をする（ステップＳ１０７）。
【００５０】
次に、本発明に係る実施形態のＦＵＮＣ＿Ａ２の内部構成を以下に説明する。
（ＦＵＮＣ＿Ａ２の内部構成）
図７は、本発明に係る実施形態におけるＦＵＮＣ＿Ａ２の内部構成を示す図である。
【００５１】
図７のエリア１における「要因：Ａ＿０〜Ａ＿３１」は、割り込み要因Ａ＿０〜Ａ＿３１が発生したことを検知した場合、検知状態をレジスタ２０に反映し、図７のエリア２のマスク：Ａ＿０〜Ａ＿３１に信号をアサートする。
【００５２】
図７のエリア２における「マスク：Ａ＿０〜Ａ＿３１」は、割り込みマスクレジスタ２１の設定が「マスク有効設定」であった場合は、エリア３の割り込みラッチ回路２２へ信号をアサートしない。割り込みマスクレジスタ２１の設定が「マスク無効設定」であった場合は、図７のエリア３の割り込みラッチ回路２２へ信号をアサートする。
【００５３】
図７のエリア３における「割り込み要因ラッチ回路２２」は、ＦＵＮＣ＿Ａ２に入力されるクロック同期で、図７のエリア２の「マスク：Ａ＿０〜Ａ＿３１」回路から受信した信号をラッチする。そして、「マスク：Ａ＿０〜Ａ＿３１」回路から受信した信号を１クロック遅延させて、図７のエリア４の「割り込み要因保持回路２３」、および図７のエリア５の「割り込み要因比較回路２４」へ出力する。
【００５４】
図７のエリア４の「割り込み要因保持回路２３」は、ＦＵＮＣ＿２に入力されるクロック同期で、図７のエリア３の「割り込み要因ラッチ回路２２」から受信した信号をラッチする。そして、「割り込み要因ラッチ回路２２」から受信した信号を１クロック遅延させて、割り込み比較回路２４へ出力する。
【００５５】
図７のエリア５の「割り込み要因比較回路２４」は、図７のエリア３の「割り込み要因ラッチ回路２２」と、図７のエリア４の「割り込み要因保持回路２３」の出力状態を比較し、下記条件（１）、（２）がともに成立したタイミングで、割り込みパルス信号をＩＮＴＣ４へ出力する。
【００５６】
条件（１）：「割り込み要因ラッチ回路２２」からの出力状態、及び「割り込み要因保持回路２３」の出力状態が、共に「０」ではない。
【００５７】
条件（２）：「割り込み要因保持回路２３」の出力状態が、「割り込み要因ラッチ回路２２」の出力状態に比べ、多くの割り込み要因ビットがアサートされている状態を保持している。
【００５８】
（実施形態の一例）
ＵＳＢのＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送中の割り込み処理を例として以下に説明する。
【００５９】
図８は、ＵＳＢのＤＭＡディスクリプタ構成を示す図である。１バンド毎のディスクリプタをチェーンでつなぎ、リング構成となっている。
【００６０】
上記各ディスクリプタは、４ＫＢのメモリ上の受信バッファ領域に対応する。
【００６１】
各バンド転送が終了した時点で、ＰＡＵＳＥ割り込みが発生し、Ｃｏｎｔｉｎｕｅ（前述した割り込み要因クリア処理に相当する）処理を実施する。
【００６２】
この処理を実施する際も、従来の実装では割り込み通知マスクレジスタ２１に対してリード・モディファイ・ライトを実施する必要がある。
【００６３】
例えば、２５６ＭＢのＵＳＢのＤＭＡ受信動作をする場合、２５６ＫＢ／４ＫＢ＝６４バンドのチェーン動作を実施する必要がある。つまり、割り込み通知マスクレジスタ２１に対し６４回のリードアクセスを実施する必要がある。
【００６４】
ＰＣＩＥ ｘ１レーン構成の場合、１リードアクセスに対して、約２００ｎｓ要する。上記の実施形態によれば、上記処理を２００ｎｓ×６４＝１２．８μｓと早くすることが可能となり、処理の高速化が可能となる。
【００６５】
上記の実施形態によれば、複数の割り込み要因を持つモジュールからの割り込みが発生した後の、割り込み処理を高速化することが可能となる。
【００６６】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールからの1割り込み要因クリア処理が終了した後の、割り込み処理を高速化することが可能となる。
【００６７】
また上記の実施形態によれば、上記の割り込み処理の高速化をＭＳＩ割り込みに適用することが可能となる。
【００６８】
また本発明に係るモジュールは、複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有することを特徴とする。
【００６９】
また本発明に係る画像処理装置は、上記に記載のモジュールを搭載したことを特徴とする。
【００７０】
また本発明に係る画像処理装置は、上記に記載の割り込みコントローラを搭載したことを特徴とする。
【００７１】
また本発明に係る画像形成装置は、上記に記載の画像処理装置を有することを特徴とする。
【００７２】
また本発明に係るモジュールの動作方法は、複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力する工程と、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知工程と、を有することを特徴とする。
【００７３】
また、先に述べてきたモジュールや割り込みコントローラを搭載した画像処理装置によっても、本発明は実効的に実施される。
【００７４】
また、先に述べてきたモジュールや割り込みコントローラを搭載した画像形成装置によっても、本発明は実効的に実施される。
【００７５】
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である
【００７６】
すなわち、上記した実施形態のモジュールや割り込みコントローラは、プログラムの命令によりコンピュータで実行される処理、手段、機能によって動作する。当該プログラムは、コンピュータの各構成要素に指令を送り、先に述べたような所定の処理や機能を実行する。
【００７７】
このように、上記実施形態のモジュールや割り込みコントローラにおける各処理や手段は、プログラムとコンピュータとが協働した具体的手段によって実現されるものである。
【００７８】
そして、上記実施形態の機能を実現するソフトウェアのプログラムコードを記録したコンピュータ読み取り可能な記録媒体、すなわち記憶メディアを介して、画像処理装置や画像形成装置のコンピュータ（ＣＰＵやＭＰＵ）が記憶メディアに格納されたプログラムコードを読み出し実行することによっても、本発明の目的は達成される。
【００７９】
また、プログラムは、記録メディアを介さず、通信回線を通じて直接にコンピュータにロードし実行することもでき、これによっても同様に本発明の目的は達成される。
【００８０】
この場合、記憶メディアから読み出された又は通信回線を通じてロードし実行されたプログラムコード自体が前述の実施形態の機能を実現することになる。そして、そのプログラムコードを記憶した記憶メディアは本発明を構成する。
【００８１】
また、プログラムコードを供給するための記憶メディアとしては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、不揮発性のメモリカード、ＲＯＭ、磁気テープ等を用いることができる。
【産業上の利用可能性】
【００８２】
本発明によれば、モジュール、割り込みコントローラ、画像処理装置及び画像形成装置などの用途に適用できる。
【符号の説明】
【００８３】
１ ＡＳＩＣ
２ ＦＵＮＣ＿Ａ
３ ＦＵＮＣ＿Ｂ
４ ＩＮＴＣ
５ ＰＣＩ−Ｅｘｐｅｓｓ
６ ＣＰＵ
２０ 割り込み要因レジスタ
２１ 割り込みマスクレジスタ
２２ 割り込み要因ラッチ回路
２３ 割り込み要因保持回路
２４ 割り込み要因比較回路
【先行技術文献】
【特許文献】
【００８４】
【特許文献１】特開２００７−２８０１２８号公報
【特許請求の範囲】
【請求項１】
複数の割り込み要因を持ち、割り込み要因毎に割り込み通知マスクを設定する割り込み通知マスク手段を有したモジュールであって、
前記割り込み通知マスク手段により割り込み通知マスク設定が解除された複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知手段と、
前記通知した割り込み要因がクリアされる前に他の割り込み要因が発生した場合には、前記割り込み通知手段が前記割り込みコントローラに対して割り込み要因発生を通知することを遮断する通知遮断手段と、
を有することを特徴とするモジュール。
【請求項２】
複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有することを特徴とする請求項１に記載のモジュール。
【請求項３】
複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有する複数のモジュールと接続する接続手段と、
複数の前記モジュールから当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知手段により通知される前記パルス信号を取得するパルス信号ラッチ手段と、
取得された前記パルス信号のエッジトリガに基づいて、当該モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力手段と、
予め設定された優先度に基づいて前記ＭＳＩ生成出力手段により生成した前記ＭＳＩ割り込みの出力順番を調整するＭＳＩ出力調整手段と、
を有することを特徴とする割り込みコントローラ。
【請求項４】
請求項１または２に記載のモジュールを搭載したことを特徴とする画像処理装置。
【請求項５】
請求項３に記載の割り込みコントローラを搭載したことを特徴とする画像処理装置。
【請求項６】
請求項４または５に記載の画像処理装置を有することを特徴とする画像形成装置。
【請求項７】
複数の割り込み要因を持ち、割り込み要因毎に割り込み通知マスクを設定する割り込み通知マスク工程を有したモジュールの動作方法であって、
前記割り込み通知マスク工程により割り込み通知マスク設定が解除された複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知工程と、
前記通知した割り込み要因がクリアされる前に他の割り込み要因が発生した場合には、前記割り込み通知工程が前記割り込みコントローラに対して割り込み要因発生を通知することを遮断する通知遮断工程と、
を有することを特徴とするモジュールの動作方法。
【請求項８】
複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知工程を有することを特徴とする請求項７に記載のモジュールの動作方法。
【請求項９】
複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有する複数のモジュールと接続する接続工程と、
複数の前記モジュールから当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知工程と、
前記割り込み通知工程により通知される前記パルス信号を取得するパルス信号ラッチ工程と、
取得された前記パルス信号のエッジトリガに基づいて、当該モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力工程と、
予め設定された優先度に基づいて前記ＭＳＩ生成出力工程により生成した前記ＭＳＩ割り込みの出力順番を調整するＭＳＩ出力調整工程と、
を有することを特徴とする割り込みコントローラの動作方法。
【請求項１０】
請求項７または８に記載のモジュールの動作方法をコンピュータに実行させるためのプログラム。
【請求項１１】
請求項９に記載の割り込みコントローラの動作方法をコンピュータに実行させるためのプログラム。
【請求項１２】
請求項１０または１１に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項１】
複数の割り込み要因を持ち、割り込み要因毎に割り込み通知マスクを設定する割り込み通知マスク手段を有したモジュールであって、
前記割り込み通知マスク手段により割り込み通知マスク設定が解除された複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知手段と、
前記通知した割り込み要因がクリアされる前に他の割り込み要因が発生した場合には、前記割り込み通知手段が前記割り込みコントローラに対して割り込み要因発生を通知することを遮断する通知遮断手段と、
を有することを特徴とするモジュール。
【請求項２】
複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有することを特徴とする請求項１に記載のモジュール。
【請求項３】
複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有する複数のモジュールと接続する接続手段と、
複数の前記モジュールから当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知手段により通知される前記パルス信号を取得するパルス信号ラッチ手段と、
取得された前記パルス信号のエッジトリガに基づいて、当該モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力手段と、
予め設定された優先度に基づいて前記ＭＳＩ生成出力手段により生成した前記ＭＳＩ割り込みの出力順番を調整するＭＳＩ出力調整手段と、
を有することを特徴とする割り込みコントローラ。
【請求項４】
請求項１または２に記載のモジュールを搭載したことを特徴とする画像処理装置。
【請求項５】
請求項３に記載の割り込みコントローラを搭載したことを特徴とする画像処理装置。
【請求項６】
請求項４または５に記載の画像処理装置を有することを特徴とする画像形成装置。
【請求項７】
複数の割り込み要因を持ち、割り込み要因毎に割り込み通知マスクを設定する割り込み通知マスク工程を有したモジュールの動作方法であって、
前記割り込み通知マスク工程により割り込み通知マスク設定が解除された複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知工程と、
前記通知した割り込み要因がクリアされる前に他の割り込み要因が発生した場合には、前記割り込み通知工程が前記割り込みコントローラに対して割り込み要因発生を通知することを遮断する通知遮断工程と、
を有することを特徴とするモジュールの動作方法。
【請求項８】
複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知工程を有することを特徴とする請求項７に記載のモジュールの動作方法。
【請求項９】
複数の割り込み要因が発生している状況で、少なくとも１つの割り込み要因がクリアされた場合にパルス信号を出力し、当該モジュールでの割り込み要因発生を割り込みコントローラに再度通知する割り込み再通知手段を有する複数のモジュールと接続する接続工程と、
複数の前記モジュールから当該モジュールでの割り込み要因発生を割り込みコントローラに通知する割り込み通知工程と、
前記割り込み通知工程により通知される前記パルス信号を取得するパルス信号ラッチ工程と、
取得された前記パルス信号のエッジトリガに基づいて、当該モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力工程と、
予め設定された優先度に基づいて前記ＭＳＩ生成出力工程により生成した前記ＭＳＩ割り込みの出力順番を調整するＭＳＩ出力調整工程と、
を有することを特徴とする割り込みコントローラの動作方法。
【請求項１０】
請求項７または８に記載のモジュールの動作方法をコンピュータに実行させるためのプログラム。
【請求項１１】
請求項９に記載の割り込みコントローラの動作方法をコンピュータに実行させるためのプログラム。
【請求項１２】
請求項１０または１１に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−５３９５５（Ｐ２０１１−５３９５５Ａ）
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願番号】特願２００９−２０２８１３（Ｐ２００９−２０２８１３）
【出願日】平成２１年９月２日（２００９．９．２）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願日】平成２１年９月２日（２００９．９．２）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]