レチクルレイアウト生成方法、プログラム及びレチクルレイアウト生成装置
【課題】チップの有効数を増加させること。
【解決手段】設計支援装置は、複数のチップのパターンを１つのレチクルのショット領域４２に形成する場合において、ショット領域４２に基づいてウェハマップ２３を作成する。そして、ウェハマップ２３のショット領域４２から、ウェハ有効領域５２より外側の無効領域４３を抽出し、ショット領域４２に対する無効領域４３の分布に従ってチップを配置してレチクルレイアウト及びウェハマップ２３を作成する
【解決手段】設計支援装置は、複数のチップのパターンを１つのレチクルのショット領域４２に形成する場合において、ショット領域４２に基づいてウェハマップ２３を作成する。そして、ウェハマップ２３のショット領域４２から、ウェハ有効領域５２より外側の無効領域４３を抽出し、ショット領域４２に対する無効領域４３の分布に従ってチップを配置してレチクルレイアウト及びウェハマップ２３を作成する
【発明の詳細な説明】
【技術分野】
【０００１】
レチクルレイアウト生成方法、プログラム及びレチクルレイアウト生成装置に関する。
【背景技術】
【０００２】
半導体装置の製造において、例えばシリコン等の基板上に素子や配線などの図形（パターン）を形成するためにレチクル（フォトマスク）が用いられている。レチクルは、ＩＣ（チップ）のパターンが形成された基板を含む。レチクルに形成されたパターンは、露光装置（例えばステッパ）によって、半導体装置を形成する基板（例えばウェハ）上に投影される。１枚のウェハには、１種類のチップが複数形成される。
【０００３】
製造工程において、ウェハの外周縁は、ウェハ搬送装置と接触したり、製造プロセスで発生する塵埃が付着したりしやすく、歩留りがウェハの中央部と比して低下する傾向にある。このため、ウェハに対して円形状の有効領域を設定し、その有効領域内にチップが形成される。
【０００４】
製造工程において、生産効率を高くするためには、有効領域内にできるだけ多くのチップを配置することが好ましい。このため、領域内に含まれるチップの数が最大となるように、チップのパターンを露光するショット領域が設定されている（例えば、特許文献１，２参照）。
【０００５】
しかし、従来の方法では、有効領域内のショット領域の数に応じて、１枚のウェハから製造される出荷可能なチップの数（有効数）が決定されるため、チップの必要数（要求数）より少ない場合があった。このような場合には、製造プロセスに投入するウェハの枚数を別途指定する必要がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−２１７８３４号公報
【特許文献２】特開２００４−１５７３２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一般の量産品と異なり、デバイス特性やチップサイズなどにおいてチップ種の異なる少量生産のチップを製造する場合、レチクル上に配置されたチップ種の異なるチップそれぞれがウェハ上に何個配置されるかにより、ウェハの投入枚数が変わることがある。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを設計支援装置により生成するレチクルレイアウト生成方法であって、前記レチクルのショット領域と基板の基板有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成するマップ作成工程と、前記マップから、前記ショット領域における基板有効領域又は無効領域を抽出する領域抽出工程と、抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する第１のレイアウト処理工程と、を含む。
【発明の効果】
【０００９】
本発明の一観点によれば、チップの有効数を増やすことが可能となる。
【図面の簡単な説明】
【００１０】
【図１】設計支援装置の概略構成図である。
【図２】チップデータの説明図である。
【図３】レイアウトデータ作成処理のフローチャートである。
【図４】（ａ）（ｂ）はショットサイズの説明図である。
【図５】ウェハマップ作成処理の説明図である。
【図６】マルチチップの説明図である。
【図７】（ａ）（ｂ）は無効領域分布情報の説明図である。
【図８】無効領域重複数の説明図である。
【図９】ショット領域と無効領域分布の重ね合わせの説明図である。
【図１０】レイアウト検討の説明図である。
【図１１】歩留まり予想図である。
【図１２】歩留まり判定の説明図である。
【図１３】歩留まり領域の説明図である。
【図１４】レイアウト検討の説明図である。
【図１５】オフセット後のウェハマップの説明図である。
【図１６】チップデータの説明図である。
【図１７】ショットサイズ算出の説明図である。
【図１８】ショット領域と無効領域分布の重ね合わせの説明図である。
【図１９】レイアウト検討の説明図である。
【図２０】レイアウト検討の説明図である。
【図２１】マルチレイヤーレチクルの説明図である。
【図２２】ショット領域と無効領域分布の重ね合わせの説明図である。
【図２３】レイアウト検討の説明図である。
【図２４】歩留まり判定の説明図である。
【発明を実施するための形態】
【００１１】
以下、一実施形態を説明する。
図１に示すように、設計支援装置１１は、基板に製造対象物のパターンを露光するために用いられるレチクルのレイアウトデータを作成するデータ作成装置として機能する。基板は、レチクル上に形成されたパターンを形成して製造対象物（例えばデバイス）を製造することができる材料であり、例えば、ウェハ、ガラスプレートである。
【００１２】
この設計支援装置１１は、例えば一般的な設計支援装置（ＣＡＤ：Computer Aided Design ）であり、中央処理装置（以下、ＣＰＵという）１２、メモリ１３、記憶装置１４、表示装置１５、入力装置１６、及び、ドライブ装置１７により構成され、それらはバス１８を介して相互に接続されている。
【００１３】
ＣＰＵ１２は、メモリ１３を利用してプログラムを実行し、半導体装置のレイアウト設計等の必要な処理を実現する。プログラムは、ＣＰＵ１２を、描画データを生成する設計支援装置としての各種手段として機能させるためのものである。メモリ１３には、各種処理を提供するために必要なプログラムとデータが格納され、メモリ１３としては、通常、キャッシュ・メモリ、システム・メモリおよびディスプレイ・メモリを含む。
【００１４】
表示装置１５は、パターン表示、パラメータ入力画面等の表示に用いられ、これにはＣＲＴ，ＬＣＤ，ＰＤＰ等が用いられる。入力装置１６は、ユーザからの要求や指示，パターン，パラメータの入力に用いられ、これにはキーボードおよびマウス装置（図示せず）等が用いられる。
【００１５】
設計支援装置１１は、レイアウトデータに基づき半導体装置に形成するパターン（図形）、レチクルのパターン、ウェハマップ等を表示装置１５に表示させることもできる。
記憶装置１４は、通常、磁気ディスク装置、光ディスク装置、光磁気ディスク装置を含む。この記憶装置１４には、半導体装置（半導体集積回路装置）を設計するためのプログラムデータを含むファイルが格納され、ＣＰＵ１２は、入力装置１６による指示に応答しているプログラムをメモリ１３へ転送し、それを実行する。
【００１６】
この設計支援装置１１において、記憶装置１４には図３に示すファイル２１〜２７が格納される。これらのファイル２１〜２７には、半導体装置を製造するために用いられる各種データ、図３に示す各処理においてＣＰＵ１２が作成する各種データが格納される。尚、各ファイル２１〜２７に格納されるデータについては後述する。設計支援装置１１は、記憶装置１４のファイルに格納されたデータを読み出し、そのデータに基づいて、半導体装置の設計データ（例えばレイアウトデータ）を作成する。そして、設計支援装置１１は、作成したデータを含むファイルを記憶装置１４に格納する。
【００１７】
ＣＰＵ１２が実行するプログラムデータは、記録媒体１９にて提供される。ドライブ装置１７は、記録媒体１９を駆動し、その記憶内容にアクセスする。ＣＰＵ１２は、ドライブ装置１７を介して記録媒体１９からプログラムデータを読み出し、それを記憶装置１４にインストールする。
【００１８】
記録媒体１９としては、磁気テープ（MT）、メモリカード、フレキシブルディスク、光ディスク（CD-ROM,DVD-ROM,… ）、光磁気ディスク（MO,MD,…）等、任意のコンピュータ読み取り可能な記録媒体を使用することができる。この記録媒体１９に、上述のプログラム，データを格納しておき、必要に応じて、メモリ１３にロードして使用することもできる。
【００１９】
尚、記録媒体１９には、通信媒体を介してアップロード又はダウンロードされたプログラムデータを記録した媒体、ディスク装置を含む。更に、コンピュータによって直接実行可能なプログラムを記録した記録媒体だけでなく、いったん他の記録媒体（ハードディスク等）にインストールすることによって実行可能となるようなプログラムを記録した記録媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記録媒体も含む。
【００２０】
次に、各ファイル２１〜２７に格納されるデータ、及び設計支援装置１１が実行する処理を説明する。尚、各ファイルに格納されたデータについて、ファイルと同じ符号を用いて説明する。
【００２１】
図３に示すファイル２１には、図２に示すチップデータ２１が格納されている。チップデータ２１は、１枚のレチクルに搭載するチップの情報を含む。このチップデータ情報は、チップ名、チップの要求数、チップのサイズ（Ｘサイズ及びＹサイズ）を含む。尚、本実施形態において、チップのサイズには、製造に必要な領域（例えば、スクライブ領域）等のサイズを含む。尚、チップデータ２１には、各チップに対する、プロセス条件（例えば線幅等のテクノロジ情報）が、含まれても良い。
【００２２】
設計支援装置１１は、ステップ３１（レチクルショットサイズ算出工程）において、チップデータ２１から読み出したチップサイズに基づいて、全てのチップを露光するために必要なショットサイズを算出する。例えば、設計支援装置１１は、同一サイズのチップをまとめて配置することにより、最小のショットサイズを算出する。そして、設計支援装置１１は、算出したショットサイズをファイル２２に格納する。
【００２３】
図２に示すデータの場合、全てのチップＡ〜Ｔは同じサイズであるため、設計支援装置１１は、図４（ａ）に示すように、全てのチップを行列状に配置した初期レイアウトを生成する。そして、設計支援装置１１は、初期レイアウトにおいて、各チップＡ〜Ｔを包含する矩形の大きさを各チップＡ〜Ｔのチップサイズから算出し、その矩形の大きさをショットサイズ（ＳＸ＝２０ｍｍ，ＳＹ＝１６ｍｍ）としてファイル２２に格納する。この処理により、図４（ｂ）に示すように、レチクル４１に複数のチップＡ〜Ｔのパターンを形成するショット領域４２が決定される。
【００２４】
次に、設計支援装置１１は、ステップ３２（ウェハマップ作成工程）において、ウェハのサイズ、及びウェハ有効領域のサイズと、上記のショットサイズ２２に基づいて、ウェハマップを作成し、そのウェハマップをファイル２３に格納する。ウェハのサイズ及びウェハ有効領域のサイズは、図示しないファイルから読み込まれる、又は図１に示す入力装置１６の操作により設定される。
【００２５】
図５に示すように、ウェハ５１のサイズは例えば直径（３００ｍｍ）により設定される。そして、ウェハ有効領域５２は、例えばウェハエッジ５１ａから所定サイズ（例えば４．５ｍｍ）により設定される部分を除くことにより設定される。つまり、ウェハ有効領域５２は、ウェハサイズより小さな半径の円の内側部分として設定される。尚、図５は、ウェハの大きさ、ウェハ有効領域５２、ショット領域４２とウェハ有効領域５２以外との重なり具合を判り易くするために、それぞれの大きさを変更して示してあり、実際の大きさ、寸法、比率等を示していない。
【００２６】
ウェハ有効領域５２の外側であって、ウェハ５１のエッジ５１ａより内側の領域は、半導体装置の製造プロセスにおいて、ウェハ５１を取り扱うために備えられた保持用の爪部等の配置された基板外周のチップ形成不可領域である。１回のショットで１つのチップのパターンをウェハ上に露光する露光方法では、ショット領域がチップ形成不可領域と重なると、そのショット領域により形成されるチップはパターンの一部分が正常に形成されない欠けチップとなるため、有効なチップとしてカウントされない。一方、１つのショット領域に複数のチップパターンが形成されたレチクルを用いた場合、ショット領域に含まれるチップのうち、ウェハ有効領域５２内に露光されたチップは、そのチップの全てのパターンが正常に形成されるため、有効なチップとしてカウントされる。つまり、チップの有効数が増加することになる。
【００２７】
設計支援装置１１は、このウェハ有効領域５２を設定する円を、領域境界線５２ａとする。そして、設計支援装置１１は、上記の算出したショット領域４２を、所定の２軸（図において、Ｘ軸（横方向）及びＹ軸（縦方向））に沿って、ウェハ５１の全面に配置することにより、図６に示すウェハマップ２３を生成する。
【００２８】
このウェハマップ２３の作成において、設計支援装置１１は、図５に示すように、ウェハ有効領域５２の領域境界線５２ａに対して、所定方向の端部（図において、Ｘ軸方向の最小座標の点）からその軸方向に所定量αオフセットした位置（座標位置）を基準位置とし、その基準位置からショット領域４２を配列する。なお、所定量αは、ウェハ５１のサイズに応じて任意に設定される値である。
【００２９】
ウェハマップ２３のデータは、ウェハ５１の情報（サイズ、基準位置（中心座標））、ウェハ有効領域５２の情報（サイズ、基準位置）、配置したショット領域４２のサイズ、ショット領域４２の基準点（例えば、左下角）を配置する座標値、等を含む。設計支援装置１１は、このデータを図３に示すファイル２３に格納する。
【００３０】
次に、設計支援装置１１は、ステップ３３（無効領域抽出工程）において、ウェハマップ２３に基づいて、ショット領域４２に対する無効領域を抽出する。設計支援装置１１は、図６に示すように、ウェハ５１を４分割する。無効領域は、配列したショット領域４２において、領域境界線５２ａとウェハエッジ５１ａとの間の領域５１ｂと重なる部分、つまりチップとして形成されない領域である。
【００３１】
設計支援装置１１は、矩形状の各ショット領域４２について、ショット領域４２からウェハ有効領域５２を差し引いて残った領域を、各ショット領域４２における無効領域４３として抽出する。無効領域４３を示す情報（無効領域データ）は、識別情報と境界情報を含む。識別情報は、無効領域４３を含まないショット領域４２と、無効領域４３を含むショット領域４２とを互いに区別するための情報である。これらのショット領域を区別して説明する場合に、無効領域４３を含まないショット領域４２を全有効ショット領域４２ａ、無効領域４３を含むショット領域４２を部分有効ショット領域４２ｂとする。
【００３２】
識別情報には、例えば、部分有効ショット領域４２ｂの基準点の座標値、各ショット領域４２に対して付されたフラグ、等が用いられる。境界情報は、ショット領域４２とウェハ有効領域５２とが重なる部分（チップ有効領域）と、ショット領域４２と無効領域４３とが重なる部分（チップ無効領域）とに区画する情報である。境界情報には、例えば、図５に示す円状の領域境界線５２ａのうち、該当するショット領域４２に含まれる線分（円弧）を表す情報（座標値等）が用いられる。
【００３３】
図６に示すウェハマップ２３は、ウェハ有効領域５２内に配置された５０個の全有効ショット領域４２ａの位置情報と、無効領域４３を含むショット領域４２、つまり領域境界線５２ａと重なるように配置された１０個の部分有効ショット領域４２ｂの位置情報を含む。
【００３４】
次に、設計支援装置１１は、ステップ３４（無効領域分布図作成工程）において、ステップ３３において抽出した無効領域４３に基づいて生成した無効領域分布図をファイル２４に格納する。設計支援装置１１は、ステップ３３において抽出した無効領域４３を含むショット領域４２を互いに重ね合わせることにより、図７（ａ）に示す無効領域分布図２４を生成する。つまり、設計支援装置１１は、抽出した無効領域４３を、１つのショット領域４２と同じ大きさ（ショットサイズ）の矩形内に配置する。この無効領域分布図２４において、ハッチングで示す領域が、各ショット領域４２において抽出した無効領域４３である。設計支援装置１１は、ショット領域４２内において、互いに重なり合う無効領域４３の数をカウントする。
【００３５】
図７（ｂ）は、無効領域４３を形成する線分、つまり、図６に示す領域境界線５２ａのうち、ショット領域４２ｂに含まれる線分（円弧）５２ｂを示す。設計支援装置１１は、各線分によりショット領域４２を区画した区画領域ａ〜ｘについて、互いに重なる無効領域４３の数をカウントする。そのカウント結果を図８に示す。各区画領域ａ〜ｘにおいて、重複数（カウント値）が互いに重なり合う無効領域４３の数である。
【００３６】
次に、設計支援装置１１は、ステップ３５（レチクルレイアウト検討処理：第１のレイアウト処理工程）において、無効領域分布図２４とショットサイズ２２とチップデータ２１とに基づいてレチクルレイアウトと歩留まり予想図を生成する。そして、設計支援装置１１は、レチクルレイアウトをファイル２５に格納し、歩留まり予想図をファイル２６に格納する。
【００３７】
設計支援装置１１は、例えば、重複数が多い区画領域から重複数が少ない区画領域へと、要求数が少ないチップから順番に配置する。詳述すると、設計支援装置１１は、図９に示すように、無効領域分布図２４と、初期レイアウト２５ａとを重ね合わせる。初期レイアウト２５ａは、ショットサイズ２２を算出する際に、チップを配置した位置を示す情報（データ）、つまり、図４（ａ）に示す配置状態を示す情報（データ）である。次いで、設計支援装置１１は、重複数が多い区画領域から重複数が少ない区画領域へと着目する。そして、設計支援装置１１は、着目した区画領域に対して、要求数が少ないチップを配置する。
【００３８】
無効領域４３は、部分有効ショット領域４２ｂにおいて、ウェハ有効領域５２（図６参照）よりウェハ５１のエッジ側であり、チップ形成不可領域である。従って、ウェハ５１により形成されるチップの数は、ウェハ５１に対するレチクルのショット回数に対して、そのチップと重なる区画領域の重複数分、少なくなる。言い換えれば、重複数が少ない区画領域にチップを配置することにより、ウェハ５１により形成するチップの数を多くすることが可能となる。
【００３９】
なお、設計支援装置１１は、ショット領域の大きさが変化しないように、つまり図３のステップ３１において算出したショット領域の大きさを維持するように、チップの配置を変更する。例えば、図２に示すチップデータ２１の場合、全てのチップＡ〜Ｔのチップサイズは同じ値である。従って、チップを入れ替えても、ショット領域４２の大きさは、変化しない。
【００４０】
レイアウト検討の処理結果の一例、つまりレチクルレイアウト２５ｂを図１０に示す。このレチクルレイアウト２５ｂは、重複数が最も少ない（＝０）の区画領域ｉに、要求数が最も多いチップＴと、次に要求数が多いチップＡ，Ｂ，Ｃが重なる。
【００４１】
そして、設計支援装置１１は、上記の処理により作成したレチクルレイアウト２５ｂと、ウェハマップ２３とに基づいて、図１１に示す歩留まり予想図２６を作成する。尚、図１１では、部分有効ショット領域４２ｂについて、ウェハ有効領域５２内のチップ、つまり有効なチップを示し、無効となるチップを示していない。また、全有効ショット領域４２ａについては、全てのチップを省略してある。
【００４２】
次に、設計支援装置１１は、ステップ３６（第１の判定工程）において、要求チップ数をクリアしているか否かを判定する。
詳しくは、設計支援装置１１は、歩留まり予想図２６に基づいて、１枚のウェハ５１から作成される各チップＡ〜Ｔの有効数を算出し、その有効数がそれぞれ各チップＡ〜Ｔの要求数以上か否かを判定する。そして、設計支援装置１１は、全てのチップについて、有効数が要求数以上の場合、要求チップ数をクリアしていると判定し、ステップ４０に移行する。一方、設計支援装置１１は、少なくとも１つのチップについて、有効数が要求数未満の場合、要求チップ数をクリアしていないと判定し、ステップ３７に移行する。
【００４３】
有効数の算出例を説明する。
設計支援装置１１は、図１３に示すように、ウェハ５１に対する歩留まりエリア５３ａ〜５３ｃに基づいて、各チップＡ〜Ｔの有効数を算出する。この歩留まりエリア５３ａ〜５３ｃの設定データは、図示しないファイルに格納されている。
【００４４】
歩留まりエリア５３ａ〜５３ｃは、ウェハ５１における歩留まりの範囲を示す領域であり、領域内のチップの数に対して、良品と判定されるチップの数の割合に応じて設定される。各歩留まりエリア５３ａ〜５３ｃは、例えばウェハ５１の中心に対して同心円状に設定される。例えば、歩留まりエリア５３ａ〜５３ｃの歩留まり割合は、それぞれ９９．９％、９９％、９６％であり、歩留まりエリア５３ｃの範囲外であってウェハ有効領域５２の範囲内の歩留まり割合は８９％である。従って、ウェハ有効領域５２は、所定の歩留まり割合を示す歩留まりエリア５３ｄとして設定される。
【００４５】
設計支援装置１１は、歩留まり予想図２６に基づいて、各歩留まりエリア５３ａ〜５３ｄに含まれるチップを抽出し、その抽出数と各歩留まりエリア５３ａ〜５３ｄの歩留まり割合とに基づいて、各チップの有効数を算出する。
【００４６】
例えば、チップＡについて、図１２に示すように、各歩留まりエリア５３ａ〜５３ｄに含まれる個数を、４，１６，１９，１９とする。尚、図１２において、歩留まりエリア５３ａ〜５３ｄをそれぞれア〜エとして示す。例えば、チップＡについて、歩留まりエリア５３ａの割合は「ア ９９．９％」として示され、歩留まりエリア５３ａ内のチップ数は「ア ４」として示されている。
【００４７】
チップＡの有効数は、各エリア５３ａ〜５３ｄに含まれるチップ数と、各エリア５３ａ〜５３ｄの歩留まり割合の乗算結果の総和により算出される。つまり、設計支援装置１１は、次式、
４×０．９９９＋１６×０．９９＋１９×０．９６＋１９×０.８９=５４．９８６
により、チップＡの有効数５４．９８６を算出する。
【００４８】
このチップＡの有効数（＝５４．９８６）はチップＡの要求数（＝５０）より大きい。従って、設計支援装置１１は、チップＡについて、要求チップ数をクリアしている（ＯＫ）と判定する。同様に、設計支援装置１１は、チップＢ〜Ｔについて、それぞれ有効数を算出し、有効数と要求数とを比較して各チップについて判定する（図１２参照）。尚、図示しないが、有効数が要求数より少ないチップについて、要求チップ数をクリアしていない（ＮＧ）と判定する。
【００４９】
そして、設計支援装置１１は、全てのチップについて、有効数が要求数の条件をクリアしている（ＯＫ）場合にステップ４０に移行する。一方、設計支援装置１１は、少なくとも１つのチップについて、有効数が要求数の条件をクリアしていない（ＮＧ）場合にステップ３７に移行する。
【００５０】
次に、設計支援装置１１は、ステップ３７（レチクルレイアウト検討処理：第２のレイアウト処理工程）において、チップの有効数が増加するように、チップの配置位置の変更、又はレチクルレイアウト２５に対する無効領域分布図２４の位置を、相対的に変更する。設計支援装置１１は、ステップ３６において、ＮＧと判定したチップを、重複数が少ない区画領域に含まれるように、上記の相対位置を変更する。
【００５１】
例えば、図１０に示すレチクルレイアウト２５において、チップＴの有効数が要求数より少ないとする。この場合、設計支援装置１１は、図１４に示すように、チップＴが、重複数が最も少ない区画領域ｉに含まれるように、ショット領域４２と無効領域分布図２４とをずらす。例えば、設計支援装置１１は、チップＴの配置位置及びチップサイズと、区画領域ｉを形成する線分の座標値とに基づいて、チップＴの頂点が、線分上に配置されるように、ずらす量を算出する。
【００５２】
そして、設計支援装置１１は、チップの配置位置を変更した場合には、それに対応するレチクルレイアウト２５を生成する。また、設計支援装置１１は、レチクルレイアウト２５と無効領域分布図２４の相対位置に基づいて、ウェハマップ２３を変更する。つまり、設計支援装置１１は、レチクルレイアウト２５と無効領域分布図２４の相対的な位置差に基づいて、図１１に示すショット領域４２の位置を、位置差分だけオフセットしたウェハマップ２３（図１５参照）を生成する。
【００５３】
図１５において、一点鎖線で示すショット領域（ショット領域を包含する外形線のみを示す）は、オフセット前のショット領域群の位置を示す。即ち、図３のステップ３８において、要求チップ数をクリアしている場合に生成されるウェハマップを示している。尚、図１５は、オフセット前のショット領域（一点鎖線で示す）とオフセット後のショット領域（実線で示す）のずれを判りやすく示すものであり、このずれ量（オフセット量）は、図１４に示すオフセット量と対応していない。また、図１５において、点Ｏ１はウェハ５１の中心点、点Ｏ２はオフセット前のショット領域群の中心点、点Ｏ３はオフセット後のショット領域群の中心点を示す。
【００５４】
次に、設計支援装置１１は、ステップ３８（第２の判定工程）において、ステップ３６と同様に、全てのチップの有効数が要求数の条件をクリアしているか否かを判定する。そして、設計支援装置１１は、有効数が要求数の条件をクリアしている（ＯＫ）場合にステップ４０に移行し、有効数が要求数の条件をクリアしていない（ＮＧ）場合にステップ３９に移行する。
【００５５】
次に、設計支援装置１１は、ステップ３９（レチクルレイアウト処理：第３のレイアウト処理工程）において、チップの要求数を満足するために、ウェハサイズを変更、又は製造プロセスに投入するウェハの枚数を変更する。そして、ウェハ枚数を増加した結果、各チップの配置位置に関係無く要求数を満たす場合、設計支援装置１１は、ファイル２７の配置基準に基づいてレチクルレイアウトを実施し、作成したレチクルレイアウトデータをファイル２５に格納する。配置基準には、ダイシング優先、チップの粗密、テクノロジが要素として設定されている。設計支援装置１１は、少なくとも１つの要素に従って、チップを配置する。
【００５６】
ダイシング優先は、ウェハ５１をダイシングし易いように、同じサイズのチップを集めて直線的に配置する、内部スクライブでＴ字の分岐を生成しない、同一スクライブ幅のチップを配列する、等である。チップの粗密は、レチクル製造精度にばらつきが発生しないように、各チップの疎密さ分布が均一となるようにチップを配置するものである。テクノロジは、レチクル製造仕様作成が平準化できるよう、同じテクノロジのチップを均一に配置するものである。
【００５７】
設計支援装置１１は、上記要素に従ってチップを配置したレチクルレイアウトデータを、ファイル２５に格納する。
次に、設計支援装置１１は、ステップ４０（ウェハマップ再作成）において、ステップ３５，３７，３９で決定したレチクルレイアウトデータに基づいて最終のウェハマップデータを生成し、このデータをファイル２３に格納する。
【００５８】
このように、複数のチップＡ〜Ｔのパターンを１つのレチクル４１のショット領域４２に形成する場合において、ショット領域４２に基づいてウェハマップ２３を作成する。そして、ウェハマップ２３のショット領域４２から、ウェハ有効領域５２より外側の無効領域４３を抽出し、ショット領域４２に対する無効領域４３の分布に従ってチップＡ〜Ｔを配置してレチクルレイアウト２５及びウェハマップ２３を作成するようにした。従って、ショット領域４２とウェハ有効領域５２の領域境界線５２ａと重なるショット領域４２（部分有効ショット領域４２ｂ）に形成されるチップを有効とすることができるため、各チップＡ〜Ｔの有効数を増加させることができる。また、要求数が多いチップのパターンを、無効領域４３の重なりが少ない部分に配置することにより、要求数が多いチップの有効数が増加し、処理するウェハの枚数を削減することが可能となる。
【００５９】
次に、別のチップデータに基づく処理を説明する。
図１６に示すように、チップデータ２１には、チップＡ〜Ｔの要求数と、チップのサイズ（Ｘ、Ｙ）が含まれている。そして、この例では、サイズの異なるチップが含まれている。
【００６０】
設計支援装置１１は、チップデータ２１から読み出した各チップＡ〜Ｔのサイズに基づいて、ショットサイズ２２を算出する（図３，ステップ３１）。図１６に示すチップデータの場合、チップＡ，Ｂ，Ｆ〜Ｌ，Ｑ〜Ｓが同じサイズであり、チップＣ〜Ｅが同じサイズであり、チップＭ〜Ｐが同じサイズである。従って、設計支援装置１１は、図１７に示すように、同一サイズのチップをまとめることにより、最小のショットサイズ２２を算出する。この場合、設計支援装置１１は、図１６に示すチップのサイズから、ショットサイズ２２を、ＳＸ＝２０．４ｍｍ，ＳＹ＝１６ｍｍと算出する。
【００６１】
次に、設計支援装置１１は、ウェハのサイズ、及びウェハ有効領域のサイズと、上記のショットサイズ２２に基づいて、ショット領域４２を配置したウェハマップを作成する（図３，ステップ３２）。
【００６２】
次に、設計支援装置１１は、ショット領域４２における無効領域４３を抽出し（図３，ステップ３３）、無効領域分布図２４を生成する（図３，ステップ３４）。
次に、設計支援装置１１は、無効領域分布図２４の区画領域について、互いに重なる無効領域４３の数をカウントし、図１８に示すように無効領域分布図２４とショット領域４２を重ね合わせ、各区画領域の重複数に従って、図１９に示すようにチップＡ〜Ｔを配置する（図３，ステップ３５）。
【００６３】
次に、設計支援装置１１は、要求チップ数をクリアしているか否かを判定する（図３，ステップ３６）。
今、チップＣが要求チップ数をクリアしていないとする。この場合、設計支援装置１１は、図２０に示すように、チップＣの有効数が増加するように、チップの配置位置の変更、又はレチクルレイアウト２５に対する無効領域分布図２４の位置を、相対的に変更する（図３，ステップ３７）。このとき、チップＴの少なくとも一部が区画領域ｉから外れる場合、重複数が最も少ない区画領域ｉに含まれるように、チップＴの配置位置をずらすようにしてもよい。これは、チップＴの面積が他のチップと比べて小さく、チップＴの周囲に空き領域があるからである。
【００６４】
そして、設計支援装置１１は、チップＡ〜Ｔの配置位置、及びショット領域４２と無効領域分布図のずれ量（オフセット）に従って、ウェハマップを作成する。
このように、互いにチップサイズが異なるチップについても、上記と同様に、ショット領域４２に対してチップＡ〜Ｔを配置したレチクルのレイアウトデータとウェハマップ２３を作成することにより、各チップＡ〜Ｔの有効数を増加させることができる。また、要求数が多いチップのパターンを、無効領域４３の重なりが少ない部分に配置することにより、要求数が多いチップの有効数が増加し、処理するウェハの枚数を削減することが可能となる。
【００６５】
次に、別のレチクルに対する処理を説明する。
図２１に示すように、レチクル７１は、複数（図において４つ）のショット領域７１ａ〜７１ｄを含む。各ショット領域７１ａ〜７１ｄには、複数のチップＡ〜Ｌにおいて、異なる層を形成するためのパターンが形成される。つまり、第１のショット領域７１ａには、チップＡ〜Ｌに形成される第１の層のためのパターンＡ１〜Ｌ１が形成される。第２のショット領域７１ｂには、チップＡ〜Ｌに形成されるパターンのうち、第１の層と異なる第２の層のためのパターンが形成される。同様に、第３，第４のショット領域７１ｃ，７１ｄには、第３の層、第４の層のためのパターンがそれぞれ形成される。このようなレチクル７１は、マルチレイヤーレチクルと呼ばれる。複数層のパターンを１つのレチクル７１上に形成することにより、製造工程において使用するレチクルの枚数が少なくなり、コスト的及び管理的に有利となる。
【００６６】
上記複数のショット領域７１ａ〜７１ｄのうち、１つの領域（例えば第１のショット領域７１ａ）について、上記と同様に、レチクルレイアウトとウェハマップを作成する。つまり、チップＡ〜Ｌの１つの層におけるパターンＡ１〜Ｌ１を配置した初期レイアウト２５ａを作成する。
【００６７】
次に、ショット領域７１ａに基づいてウェハマップを作成する。次に、ウェハマップから抽出した無効領域に基づいて無効領域分布図２４（図２２参照）を作成し、その無効領域分布図２４に基づいてレチクルレイアウト２５ｂを生成する。尚、図２４では、便宜上、上記の説明と同じ無効領域分布図を用いている。また、図２１に示す初期レイアウト２５ａと同じ配置としている。また、図２２では、配置についてチップ単位を扱うため、単にチップ名を表示している。
【００６８】
次に、図２３に示すように、要求数が多いチップ（図ではチップＥ）が領域ｉ（図７（ｂ）参照）内となるように、レチクルレイアウト２５ｂと無効領域分布図２４とを相対的にオフセットし、歩留まり予想図を作成する。
【００６９】
そして、歩留まり予想図に基づいて、要求チップ数をクリアしているか否かを判定する。図２４は、チップＡ〜Ｌ（１層分のパターンであるため、チップ名をＡ１〜Ｌ１として示す）に対する判定処理を示す。なお、図には示していないが、チップＣ１〜Ｋ１についても、判定ＯＫとする。
【００７０】
このように、全てのチップＡ１〜Ｌ１について有効チップ数をクリアしている場合、そのレチクルレイアウト２５ｂに基づいてウェハマップを作成する。
このように、マルチレイヤーレチクル７１についても、同様に処理を行うことで、チップＡ〜Ｌの有効数を増加させることができる。また、要求数が多いチップのパターンを、無効領域４３の重なりが少ない部分に配置することにより、要求数が多いチップの有効数が増加し、処理するウェハの枚数を削減することが可能となる。
【００７１】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）設計支援装置１１は、複数のチップＡ〜Ｔのパターンを１つのレチクル４１のショット領域４２に形成する場合において、ショット領域４２に基づいてウェハマップ２３を作成する。そして、ウェハマップ２３のショット領域４２から、ウェハ有効領域５２より外側の無効領域４３を抽出し、ショット領域４２に対する無効領域４３の分布に従ってチップＡ〜Ｔを配置してレチクルレイアウト２５及びウェハマップ２３を作成するようにした。従って、ショット領域４２とウェハ有効領域５２の領域境界線５２ａと重なるショット領域４２（部分有効ショット領域４２ｂ）に形成されるチップを有効とすることができるため、各チップＡ〜Ｔの有効数を増加させることができる。
【００７２】
（２）設計支援装置１１は、無効領域分布図２４に基づいて、要求数が多いチップのパターンを、無効領域４３の重なりが少ない部分に配置することにより、要求数が多いチップの有効数が増加する、つまり一枚のウェハから要求数の多いチップを確実に多く取る事ができる。このため、処理するウェハの枚数を削減することが可能となる。
【００７３】
尚、上記各実施形態は、以下の態様で実施してもよい。
・ステップ３５においてチップを配置するために必要な情報、配置の順番を適宜変更してもよい。
【００７４】
例えば、重複数が少ない区画領域から重複数が多い区画領域へと、要求数が多いチップから順番に配置する。このように配置しても、要求数が多いチップを有効数が多くなる、即ち要求数が多いチップを確実に形成することができ、ウェハの枚数を減らすことが可能となる。
【００７５】
また、区画領域の面積に応じて、配置する順序を変更するようにしてもよい。例えば、１枚のウェハ５１により形成されるチップの数が最も多くなる位置、即ち重複数が最も少ない区画領域（図７（ｂ）では領域ｉ）の面積と、各チップの面積を算出する。そして、区画領域の面積がチップの最小面積より小さい場合に、チップのサイズに従ってレチクルの外周部からチップを配置する。このようにチップを配置することにより、要求数が同じ又は近いチップについて、形状（サイズ）に応じて配置することで、各チップの有効数が多くなる、即ち複数のチップを確実に形成することができ、要求チップ数をクリアすることができる。その結果、ウェハの枚数を減らすことが可能となる。
【００７６】
一方、区画領域の面積がチップの最小面積より大きい場合に、その区画領域を中心としてサイズに従ってチップを配置する。このようにチップを配置することにより、要求数が同じ又は近いチップについて、形状（サイズ）に応じて配置することで、各チップの有効数が多くなる、即ち複数のチップを確実に形成することができ、要求チップ数をクリアすることができる。その結果、ウェハの枚数を減らすことが可能となる。
【００７７】
また、チップのサイズ以外の情報、例えばチップの構成に応じて設定された情報に従ってチップを配置するようにしてもよい。同じテクノロジの場合、入出力回路（Ｉ／Ｏ）、電源回路、パッド（ＰＡＤ）等の面積率が、ロジック回路などの面積率よりも大きいチップは、Ｉ／Ｏ等の面積率がロジック回路などの面積率よりも小さいチップと比べて、歩留まり率が高い。また、ＲＡＭ等のメモリ領域を搭載したチップは、そのメモリ領域の面積率が大きくなるに従って歩留まり率が低下する。尚、メモリ領域の構成（例えば冗長回路や誤り訂正回路などの有無）に応じて歩留まり率が変化する。
【００７８】
従って、チップの構成や種別を示す情報を例えば図３のファイル２１に格納し、ファイルから読み出した情報に応じて歩留まり率を設定若しくは算出し、その歩留まり率に従って、歩留まり率の大きなチップから順番に、重複数が多い区画領域から重複数が少ない区画領域へと配置する。この配置処理によって、１枚のウェハから形成されるチップの数が多くなるため、各チップの有効数が多くなり、要求チップ数をクリアすることができる。その結果、ウェハの枚数を減らすことが可能となる。
【００７９】
・ステップ３６における有効数の算出方法として、各歩留りエリア毎に個数を算出するようにしてもよい。つまり、チップＡの有効数は、上記式において、各項の乗算結果を整数化することにより得られる。例えば、図１０に示すチップＡの場合、図１３に示す歩留まりエリア５３ａ内のチップ数は４であるため、チップ数（＝４）に歩留まりエリア５３ａの歩留まり割合（９９．９％）を乗算した結果、チップＡの有効数は３となる。同様に、各歩留まりエリア５３ｂ〜５３ｄにおける有効数はそれぞれ１５，１８，１６となる。従って、ウェハ５１におけるチップＡの有効数は、
３＋１５＋１８＋１６＝５２
となる。
【００８０】
・ステップ３７において、レチクルレイアウト２５に対して無効領域分布図２４をずらす量を算出するようにした。これに対し、外部からずれ量を入力するようにしてもよい。例えば、設計支援装置１１は、図１０に示す配置結果を図１の表示装置１５に表示させ、操作者（例えば設計者）による入力装置１６の操作に基づくずれ量を入力する。また、設計支援装置１１は、図１０に示す配置結果を図１の表示装置１５に表示させ、操作者が入力装置１６を操作して、表示装置１５に表示された図形を表示装置１５上で移動させることで、その操作量又は表示された図形の位置に基づいてずれ量を算出するようにしてもよい。
【００８１】
・境界情報として、円弧状の線分５２ｂ（図７（ｂ）参照）に換えて直線状の線分を用いてもよい。即ち、ショット領域４２の外形線と、図５に示す円状の領域境界線５２ａとが交わる２つの交点を算出し、それら交点を結ぶ直線（線分）を境界情報としてもよい。このように、無効領域分布図２４を作成しても、上記と同様の効果を得ることができる。
【００８２】
・要求数等に応じて、同一種類のチップのレイアウトデータを、１つのレチクル上に配置すること。
・無効領域を抽出するショット領域を限定する。例えば、ウェハ有効領域内に含まれるショット領域の境界線の長さとチップのサイズに応じてチップが１つも形成不可能なショット領域に対する無効領域の抽出をキャンセルする。また、ショット領域の境界線のうちのウェハ有効領域に含まれる線分とウェハ有効領域の境界線とに囲まれた領域の面積と、ショット領域の面積との比が所定値（例えば１：４）以下となるショット領域に対する無効領域の抽出をキャンセルする。尚、所定値は、ショット領域のサイズとそのショット領域内に配置されるチップのサイズとに基づいて変更されてもよい。また、上記の条件を組み合わせて判定するようにしてもよい。
【００８３】
・上記各実施形態では、チップが無効な無効領域を抽出し、無効領域分布図に基づいてチップを配置するようにした。これに対し、チップが有効な領域（有効領域）を抽出し、ショット領域に対する有効領域の分布に応じてチップを配置するようにしてもよい。即ち、設計支援装置１１は、図３に示すフローチャートにおいて有効領域を抽出し（ステップ３３）、有効領域分布図を作成する（ステップ３４）。そして、その有効領域分布図に基づいてレチクル上のチップのレイアウトを検討する（ステップ３５）。このように、有効領域に応じてチップを配置することにより、上記各形態と同様に、チップの有効数を増加させることが可能となり、ひいては処理するウェハの枚数を低減することが可能となる。
【００８４】
上記各実施形態に関し、以下の付記を開示する。
（付記１）
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを設計支援装置により生成するレチクルレイアウト生成方法であって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成するマップ作成工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する領域抽出工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する第１のレイアウト処理工程と、
を含むレチクルレイアウト生成方法。
（付記２）
抽出した領域を含むショット領域が互いに重なり合うように前記領域を配置して領域分布図を生成する領域分布図作成工程を含み、
前記領域分布図に基づいて、重なり合う前記領域の数をカウントしてそのカウント値を分布情報とし、前記分布情報に応じてチップを配置すること
を特徴とする付記１記載のレチクルレイアウト生成方法。
（付記３）
前記チップの種類は、少なくともチップの要求数が異なることにより設定され、
前記第１のレイアウト処理工程において、前記分布情報と各チップの要求数とに応じて各チップを配置すること
を特徴とする付記１又は２記載のレチクルレイアウト生成方法。
（付記４）
チップデータから１枚のレチクル上にパターンを配置する複数種類のチップのサイズを読み込み、各チップのサイズに基づいて、全てのチップを露光するために必要なショットサイズの最小値を算出するショットサイズ算出工程含むこと、を特徴とする付記１〜３のうちの何れか１項に記載のレチクルレイアウト生成方法。
（付記５）
チップデータには各チップの要求数が含まれ、
生成したレチクルレイアウトとウェハマップとに基づいて第１の歩留まり予想図を生成し、該歩留まり予想図に基づいて、１枚のウェハにおけるチップの有効数を算出し、各チップの有効数と前記要求数とを比較して前記レチクルレイアウトが要求チップ数をクリアしているか否かを判定する第１の判定工程を含む、ことを特徴とする付記１〜４のうちの何れか１項に記載のレチクルレイアウト生成方法。
（付記６）
前記第１の判定工程において、要求チップ数をクリアしていないと判定された場合に、前記無効領域分布図と前記チップのサイズに基づいて、前記無効領域分布図と前記ショット領域とを相対的にずらすオフセット量に応じてレチクルレイアウトを生成し、前記オフセット量に応じてウェハに対するショット領域をずらした第２の歩留まり予想図を生成する第２のレイアウト処理工程を含む、ことを特徴とする付記５に記載のレチクルレイアウト生成方法。
（付記７）
前記第２のレイアウト処理工程において、複数種類のチップのうち、面積が小さなチップの配置位置を、相対的にずらした前記無効領域分布図と前記ショット領域との位置に応じて変更すること、を特徴とする付記６に記載のレチクルレイアウト生成方法。
（付記８）
前記第２のレイアウト処理工程により生成されたレチクルレイアウトが要求チップ数をクリアしているか否かを判定する第２の判定工程と、
前記第２の判定工程において、要求チップ数をクリアしていないと判定された場合に、配置基準に従って複数種類のチップを配置したレチクルレイアウトを生成する第３のレイアウト処理工程と、
を含むこと、を特徴とする付記６又は７に記載のレチクルレイアウト生成方法。
（付記９）
前記第１のレイアウト処理工程において、前記無効領域分布図に基づいて、歩留まりが高い領域の面積と、前記ショット領域に配置する最小のチップの面積とを比較し、その比較結果に応じて、各チップを配置すること、を特徴とする付記１〜８のうちの何れか１項に記載のレチクルレイアウト生成方法。
（付記１０）
前記第１のレイアウト処理工程において、前記ショット領域に配置する各チップのデバイス特性に応じた順番で配置を検討すること、を特徴とする付記１〜９のうちの何れか１項に記載のレチクルレイアウト生成方法。
（付記１１）
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを生成する装置が実行するプログラムであって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成する工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する工程と、
を含むプログラム。
（付記１２）
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを生成するレチクルレイアウト生成装置であって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成する工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する工程と、
を実行するレチクルレイアウト生成装置。
【符号の説明】
【００８５】
２１ チップデータ
２２ ショットサイズ
２３ ウェハマップ
２４ 無効領域分布図
２５ レチクルレイアウト
２６ 歩留まり予想図
２７ 配置基準
４１ レチクル
４２ ショット領域
４３ 無効領域
５１ ウェハ
５２ ウェハ有効領域
５２ａ 領域境界線
Ａ〜Ｔ チップ
【技術分野】
【０００１】
レチクルレイアウト生成方法、プログラム及びレチクルレイアウト生成装置に関する。
【背景技術】
【０００２】
半導体装置の製造において、例えばシリコン等の基板上に素子や配線などの図形（パターン）を形成するためにレチクル（フォトマスク）が用いられている。レチクルは、ＩＣ（チップ）のパターンが形成された基板を含む。レチクルに形成されたパターンは、露光装置（例えばステッパ）によって、半導体装置を形成する基板（例えばウェハ）上に投影される。１枚のウェハには、１種類のチップが複数形成される。
【０００３】
製造工程において、ウェハの外周縁は、ウェハ搬送装置と接触したり、製造プロセスで発生する塵埃が付着したりしやすく、歩留りがウェハの中央部と比して低下する傾向にある。このため、ウェハに対して円形状の有効領域を設定し、その有効領域内にチップが形成される。
【０００４】
製造工程において、生産効率を高くするためには、有効領域内にできるだけ多くのチップを配置することが好ましい。このため、領域内に含まれるチップの数が最大となるように、チップのパターンを露光するショット領域が設定されている（例えば、特許文献１，２参照）。
【０００５】
しかし、従来の方法では、有効領域内のショット領域の数に応じて、１枚のウェハから製造される出荷可能なチップの数（有効数）が決定されるため、チップの必要数（要求数）より少ない場合があった。このような場合には、製造プロセスに投入するウェハの枚数を別途指定する必要がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−２１７８３４号公報
【特許文献２】特開２００４−１５７３２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一般の量産品と異なり、デバイス特性やチップサイズなどにおいてチップ種の異なる少量生産のチップを製造する場合、レチクル上に配置されたチップ種の異なるチップそれぞれがウェハ上に何個配置されるかにより、ウェハの投入枚数が変わることがある。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを設計支援装置により生成するレチクルレイアウト生成方法であって、前記レチクルのショット領域と基板の基板有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成するマップ作成工程と、前記マップから、前記ショット領域における基板有効領域又は無効領域を抽出する領域抽出工程と、抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する第１のレイアウト処理工程と、を含む。
【発明の効果】
【０００９】
本発明の一観点によれば、チップの有効数を増やすことが可能となる。
【図面の簡単な説明】
【００１０】
【図１】設計支援装置の概略構成図である。
【図２】チップデータの説明図である。
【図３】レイアウトデータ作成処理のフローチャートである。
【図４】（ａ）（ｂ）はショットサイズの説明図である。
【図５】ウェハマップ作成処理の説明図である。
【図６】マルチチップの説明図である。
【図７】（ａ）（ｂ）は無効領域分布情報の説明図である。
【図８】無効領域重複数の説明図である。
【図９】ショット領域と無効領域分布の重ね合わせの説明図である。
【図１０】レイアウト検討の説明図である。
【図１１】歩留まり予想図である。
【図１２】歩留まり判定の説明図である。
【図１３】歩留まり領域の説明図である。
【図１４】レイアウト検討の説明図である。
【図１５】オフセット後のウェハマップの説明図である。
【図１６】チップデータの説明図である。
【図１７】ショットサイズ算出の説明図である。
【図１８】ショット領域と無効領域分布の重ね合わせの説明図である。
【図１９】レイアウト検討の説明図である。
【図２０】レイアウト検討の説明図である。
【図２１】マルチレイヤーレチクルの説明図である。
【図２２】ショット領域と無効領域分布の重ね合わせの説明図である。
【図２３】レイアウト検討の説明図である。
【図２４】歩留まり判定の説明図である。
【発明を実施するための形態】
【００１１】
以下、一実施形態を説明する。
図１に示すように、設計支援装置１１は、基板に製造対象物のパターンを露光するために用いられるレチクルのレイアウトデータを作成するデータ作成装置として機能する。基板は、レチクル上に形成されたパターンを形成して製造対象物（例えばデバイス）を製造することができる材料であり、例えば、ウェハ、ガラスプレートである。
【００１２】
この設計支援装置１１は、例えば一般的な設計支援装置（ＣＡＤ：Computer Aided Design ）であり、中央処理装置（以下、ＣＰＵという）１２、メモリ１３、記憶装置１４、表示装置１５、入力装置１６、及び、ドライブ装置１７により構成され、それらはバス１８を介して相互に接続されている。
【００１３】
ＣＰＵ１２は、メモリ１３を利用してプログラムを実行し、半導体装置のレイアウト設計等の必要な処理を実現する。プログラムは、ＣＰＵ１２を、描画データを生成する設計支援装置としての各種手段として機能させるためのものである。メモリ１３には、各種処理を提供するために必要なプログラムとデータが格納され、メモリ１３としては、通常、キャッシュ・メモリ、システム・メモリおよびディスプレイ・メモリを含む。
【００１４】
表示装置１５は、パターン表示、パラメータ入力画面等の表示に用いられ、これにはＣＲＴ，ＬＣＤ，ＰＤＰ等が用いられる。入力装置１６は、ユーザからの要求や指示，パターン，パラメータの入力に用いられ、これにはキーボードおよびマウス装置（図示せず）等が用いられる。
【００１５】
設計支援装置１１は、レイアウトデータに基づき半導体装置に形成するパターン（図形）、レチクルのパターン、ウェハマップ等を表示装置１５に表示させることもできる。
記憶装置１４は、通常、磁気ディスク装置、光ディスク装置、光磁気ディスク装置を含む。この記憶装置１４には、半導体装置（半導体集積回路装置）を設計するためのプログラムデータを含むファイルが格納され、ＣＰＵ１２は、入力装置１６による指示に応答しているプログラムをメモリ１３へ転送し、それを実行する。
【００１６】
この設計支援装置１１において、記憶装置１４には図３に示すファイル２１〜２７が格納される。これらのファイル２１〜２７には、半導体装置を製造するために用いられる各種データ、図３に示す各処理においてＣＰＵ１２が作成する各種データが格納される。尚、各ファイル２１〜２７に格納されるデータについては後述する。設計支援装置１１は、記憶装置１４のファイルに格納されたデータを読み出し、そのデータに基づいて、半導体装置の設計データ（例えばレイアウトデータ）を作成する。そして、設計支援装置１１は、作成したデータを含むファイルを記憶装置１４に格納する。
【００１７】
ＣＰＵ１２が実行するプログラムデータは、記録媒体１９にて提供される。ドライブ装置１７は、記録媒体１９を駆動し、その記憶内容にアクセスする。ＣＰＵ１２は、ドライブ装置１７を介して記録媒体１９からプログラムデータを読み出し、それを記憶装置１４にインストールする。
【００１８】
記録媒体１９としては、磁気テープ（MT）、メモリカード、フレキシブルディスク、光ディスク（CD-ROM,DVD-ROM,… ）、光磁気ディスク（MO,MD,…）等、任意のコンピュータ読み取り可能な記録媒体を使用することができる。この記録媒体１９に、上述のプログラム，データを格納しておき、必要に応じて、メモリ１３にロードして使用することもできる。
【００１９】
尚、記録媒体１９には、通信媒体を介してアップロード又はダウンロードされたプログラムデータを記録した媒体、ディスク装置を含む。更に、コンピュータによって直接実行可能なプログラムを記録した記録媒体だけでなく、いったん他の記録媒体（ハードディスク等）にインストールすることによって実行可能となるようなプログラムを記録した記録媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記録媒体も含む。
【００２０】
次に、各ファイル２１〜２７に格納されるデータ、及び設計支援装置１１が実行する処理を説明する。尚、各ファイルに格納されたデータについて、ファイルと同じ符号を用いて説明する。
【００２１】
図３に示すファイル２１には、図２に示すチップデータ２１が格納されている。チップデータ２１は、１枚のレチクルに搭載するチップの情報を含む。このチップデータ情報は、チップ名、チップの要求数、チップのサイズ（Ｘサイズ及びＹサイズ）を含む。尚、本実施形態において、チップのサイズには、製造に必要な領域（例えば、スクライブ領域）等のサイズを含む。尚、チップデータ２１には、各チップに対する、プロセス条件（例えば線幅等のテクノロジ情報）が、含まれても良い。
【００２２】
設計支援装置１１は、ステップ３１（レチクルショットサイズ算出工程）において、チップデータ２１から読み出したチップサイズに基づいて、全てのチップを露光するために必要なショットサイズを算出する。例えば、設計支援装置１１は、同一サイズのチップをまとめて配置することにより、最小のショットサイズを算出する。そして、設計支援装置１１は、算出したショットサイズをファイル２２に格納する。
【００２３】
図２に示すデータの場合、全てのチップＡ〜Ｔは同じサイズであるため、設計支援装置１１は、図４（ａ）に示すように、全てのチップを行列状に配置した初期レイアウトを生成する。そして、設計支援装置１１は、初期レイアウトにおいて、各チップＡ〜Ｔを包含する矩形の大きさを各チップＡ〜Ｔのチップサイズから算出し、その矩形の大きさをショットサイズ（ＳＸ＝２０ｍｍ，ＳＹ＝１６ｍｍ）としてファイル２２に格納する。この処理により、図４（ｂ）に示すように、レチクル４１に複数のチップＡ〜Ｔのパターンを形成するショット領域４２が決定される。
【００２４】
次に、設計支援装置１１は、ステップ３２（ウェハマップ作成工程）において、ウェハのサイズ、及びウェハ有効領域のサイズと、上記のショットサイズ２２に基づいて、ウェハマップを作成し、そのウェハマップをファイル２３に格納する。ウェハのサイズ及びウェハ有効領域のサイズは、図示しないファイルから読み込まれる、又は図１に示す入力装置１６の操作により設定される。
【００２５】
図５に示すように、ウェハ５１のサイズは例えば直径（３００ｍｍ）により設定される。そして、ウェハ有効領域５２は、例えばウェハエッジ５１ａから所定サイズ（例えば４．５ｍｍ）により設定される部分を除くことにより設定される。つまり、ウェハ有効領域５２は、ウェハサイズより小さな半径の円の内側部分として設定される。尚、図５は、ウェハの大きさ、ウェハ有効領域５２、ショット領域４２とウェハ有効領域５２以外との重なり具合を判り易くするために、それぞれの大きさを変更して示してあり、実際の大きさ、寸法、比率等を示していない。
【００２６】
ウェハ有効領域５２の外側であって、ウェハ５１のエッジ５１ａより内側の領域は、半導体装置の製造プロセスにおいて、ウェハ５１を取り扱うために備えられた保持用の爪部等の配置された基板外周のチップ形成不可領域である。１回のショットで１つのチップのパターンをウェハ上に露光する露光方法では、ショット領域がチップ形成不可領域と重なると、そのショット領域により形成されるチップはパターンの一部分が正常に形成されない欠けチップとなるため、有効なチップとしてカウントされない。一方、１つのショット領域に複数のチップパターンが形成されたレチクルを用いた場合、ショット領域に含まれるチップのうち、ウェハ有効領域５２内に露光されたチップは、そのチップの全てのパターンが正常に形成されるため、有効なチップとしてカウントされる。つまり、チップの有効数が増加することになる。
【００２７】
設計支援装置１１は、このウェハ有効領域５２を設定する円を、領域境界線５２ａとする。そして、設計支援装置１１は、上記の算出したショット領域４２を、所定の２軸（図において、Ｘ軸（横方向）及びＹ軸（縦方向））に沿って、ウェハ５１の全面に配置することにより、図６に示すウェハマップ２３を生成する。
【００２８】
このウェハマップ２３の作成において、設計支援装置１１は、図５に示すように、ウェハ有効領域５２の領域境界線５２ａに対して、所定方向の端部（図において、Ｘ軸方向の最小座標の点）からその軸方向に所定量αオフセットした位置（座標位置）を基準位置とし、その基準位置からショット領域４２を配列する。なお、所定量αは、ウェハ５１のサイズに応じて任意に設定される値である。
【００２９】
ウェハマップ２３のデータは、ウェハ５１の情報（サイズ、基準位置（中心座標））、ウェハ有効領域５２の情報（サイズ、基準位置）、配置したショット領域４２のサイズ、ショット領域４２の基準点（例えば、左下角）を配置する座標値、等を含む。設計支援装置１１は、このデータを図３に示すファイル２３に格納する。
【００３０】
次に、設計支援装置１１は、ステップ３３（無効領域抽出工程）において、ウェハマップ２３に基づいて、ショット領域４２に対する無効領域を抽出する。設計支援装置１１は、図６に示すように、ウェハ５１を４分割する。無効領域は、配列したショット領域４２において、領域境界線５２ａとウェハエッジ５１ａとの間の領域５１ｂと重なる部分、つまりチップとして形成されない領域である。
【００３１】
設計支援装置１１は、矩形状の各ショット領域４２について、ショット領域４２からウェハ有効領域５２を差し引いて残った領域を、各ショット領域４２における無効領域４３として抽出する。無効領域４３を示す情報（無効領域データ）は、識別情報と境界情報を含む。識別情報は、無効領域４３を含まないショット領域４２と、無効領域４３を含むショット領域４２とを互いに区別するための情報である。これらのショット領域を区別して説明する場合に、無効領域４３を含まないショット領域４２を全有効ショット領域４２ａ、無効領域４３を含むショット領域４２を部分有効ショット領域４２ｂとする。
【００３２】
識別情報には、例えば、部分有効ショット領域４２ｂの基準点の座標値、各ショット領域４２に対して付されたフラグ、等が用いられる。境界情報は、ショット領域４２とウェハ有効領域５２とが重なる部分（チップ有効領域）と、ショット領域４２と無効領域４３とが重なる部分（チップ無効領域）とに区画する情報である。境界情報には、例えば、図５に示す円状の領域境界線５２ａのうち、該当するショット領域４２に含まれる線分（円弧）を表す情報（座標値等）が用いられる。
【００３３】
図６に示すウェハマップ２３は、ウェハ有効領域５２内に配置された５０個の全有効ショット領域４２ａの位置情報と、無効領域４３を含むショット領域４２、つまり領域境界線５２ａと重なるように配置された１０個の部分有効ショット領域４２ｂの位置情報を含む。
【００３４】
次に、設計支援装置１１は、ステップ３４（無効領域分布図作成工程）において、ステップ３３において抽出した無効領域４３に基づいて生成した無効領域分布図をファイル２４に格納する。設計支援装置１１は、ステップ３３において抽出した無効領域４３を含むショット領域４２を互いに重ね合わせることにより、図７（ａ）に示す無効領域分布図２４を生成する。つまり、設計支援装置１１は、抽出した無効領域４３を、１つのショット領域４２と同じ大きさ（ショットサイズ）の矩形内に配置する。この無効領域分布図２４において、ハッチングで示す領域が、各ショット領域４２において抽出した無効領域４３である。設計支援装置１１は、ショット領域４２内において、互いに重なり合う無効領域４３の数をカウントする。
【００３５】
図７（ｂ）は、無効領域４３を形成する線分、つまり、図６に示す領域境界線５２ａのうち、ショット領域４２ｂに含まれる線分（円弧）５２ｂを示す。設計支援装置１１は、各線分によりショット領域４２を区画した区画領域ａ〜ｘについて、互いに重なる無効領域４３の数をカウントする。そのカウント結果を図８に示す。各区画領域ａ〜ｘにおいて、重複数（カウント値）が互いに重なり合う無効領域４３の数である。
【００３６】
次に、設計支援装置１１は、ステップ３５（レチクルレイアウト検討処理：第１のレイアウト処理工程）において、無効領域分布図２４とショットサイズ２２とチップデータ２１とに基づいてレチクルレイアウトと歩留まり予想図を生成する。そして、設計支援装置１１は、レチクルレイアウトをファイル２５に格納し、歩留まり予想図をファイル２６に格納する。
【００３７】
設計支援装置１１は、例えば、重複数が多い区画領域から重複数が少ない区画領域へと、要求数が少ないチップから順番に配置する。詳述すると、設計支援装置１１は、図９に示すように、無効領域分布図２４と、初期レイアウト２５ａとを重ね合わせる。初期レイアウト２５ａは、ショットサイズ２２を算出する際に、チップを配置した位置を示す情報（データ）、つまり、図４（ａ）に示す配置状態を示す情報（データ）である。次いで、設計支援装置１１は、重複数が多い区画領域から重複数が少ない区画領域へと着目する。そして、設計支援装置１１は、着目した区画領域に対して、要求数が少ないチップを配置する。
【００３８】
無効領域４３は、部分有効ショット領域４２ｂにおいて、ウェハ有効領域５２（図６参照）よりウェハ５１のエッジ側であり、チップ形成不可領域である。従って、ウェハ５１により形成されるチップの数は、ウェハ５１に対するレチクルのショット回数に対して、そのチップと重なる区画領域の重複数分、少なくなる。言い換えれば、重複数が少ない区画領域にチップを配置することにより、ウェハ５１により形成するチップの数を多くすることが可能となる。
【００３９】
なお、設計支援装置１１は、ショット領域の大きさが変化しないように、つまり図３のステップ３１において算出したショット領域の大きさを維持するように、チップの配置を変更する。例えば、図２に示すチップデータ２１の場合、全てのチップＡ〜Ｔのチップサイズは同じ値である。従って、チップを入れ替えても、ショット領域４２の大きさは、変化しない。
【００４０】
レイアウト検討の処理結果の一例、つまりレチクルレイアウト２５ｂを図１０に示す。このレチクルレイアウト２５ｂは、重複数が最も少ない（＝０）の区画領域ｉに、要求数が最も多いチップＴと、次に要求数が多いチップＡ，Ｂ，Ｃが重なる。
【００４１】
そして、設計支援装置１１は、上記の処理により作成したレチクルレイアウト２５ｂと、ウェハマップ２３とに基づいて、図１１に示す歩留まり予想図２６を作成する。尚、図１１では、部分有効ショット領域４２ｂについて、ウェハ有効領域５２内のチップ、つまり有効なチップを示し、無効となるチップを示していない。また、全有効ショット領域４２ａについては、全てのチップを省略してある。
【００４２】
次に、設計支援装置１１は、ステップ３６（第１の判定工程）において、要求チップ数をクリアしているか否かを判定する。
詳しくは、設計支援装置１１は、歩留まり予想図２６に基づいて、１枚のウェハ５１から作成される各チップＡ〜Ｔの有効数を算出し、その有効数がそれぞれ各チップＡ〜Ｔの要求数以上か否かを判定する。そして、設計支援装置１１は、全てのチップについて、有効数が要求数以上の場合、要求チップ数をクリアしていると判定し、ステップ４０に移行する。一方、設計支援装置１１は、少なくとも１つのチップについて、有効数が要求数未満の場合、要求チップ数をクリアしていないと判定し、ステップ３７に移行する。
【００４３】
有効数の算出例を説明する。
設計支援装置１１は、図１３に示すように、ウェハ５１に対する歩留まりエリア５３ａ〜５３ｃに基づいて、各チップＡ〜Ｔの有効数を算出する。この歩留まりエリア５３ａ〜５３ｃの設定データは、図示しないファイルに格納されている。
【００４４】
歩留まりエリア５３ａ〜５３ｃは、ウェハ５１における歩留まりの範囲を示す領域であり、領域内のチップの数に対して、良品と判定されるチップの数の割合に応じて設定される。各歩留まりエリア５３ａ〜５３ｃは、例えばウェハ５１の中心に対して同心円状に設定される。例えば、歩留まりエリア５３ａ〜５３ｃの歩留まり割合は、それぞれ９９．９％、９９％、９６％であり、歩留まりエリア５３ｃの範囲外であってウェハ有効領域５２の範囲内の歩留まり割合は８９％である。従って、ウェハ有効領域５２は、所定の歩留まり割合を示す歩留まりエリア５３ｄとして設定される。
【００４５】
設計支援装置１１は、歩留まり予想図２６に基づいて、各歩留まりエリア５３ａ〜５３ｄに含まれるチップを抽出し、その抽出数と各歩留まりエリア５３ａ〜５３ｄの歩留まり割合とに基づいて、各チップの有効数を算出する。
【００４６】
例えば、チップＡについて、図１２に示すように、各歩留まりエリア５３ａ〜５３ｄに含まれる個数を、４，１６，１９，１９とする。尚、図１２において、歩留まりエリア５３ａ〜５３ｄをそれぞれア〜エとして示す。例えば、チップＡについて、歩留まりエリア５３ａの割合は「ア ９９．９％」として示され、歩留まりエリア５３ａ内のチップ数は「ア ４」として示されている。
【００４７】
チップＡの有効数は、各エリア５３ａ〜５３ｄに含まれるチップ数と、各エリア５３ａ〜５３ｄの歩留まり割合の乗算結果の総和により算出される。つまり、設計支援装置１１は、次式、
４×０．９９９＋１６×０．９９＋１９×０．９６＋１９×０.８９=５４．９８６
により、チップＡの有効数５４．９８６を算出する。
【００４８】
このチップＡの有効数（＝５４．９８６）はチップＡの要求数（＝５０）より大きい。従って、設計支援装置１１は、チップＡについて、要求チップ数をクリアしている（ＯＫ）と判定する。同様に、設計支援装置１１は、チップＢ〜Ｔについて、それぞれ有効数を算出し、有効数と要求数とを比較して各チップについて判定する（図１２参照）。尚、図示しないが、有効数が要求数より少ないチップについて、要求チップ数をクリアしていない（ＮＧ）と判定する。
【００４９】
そして、設計支援装置１１は、全てのチップについて、有効数が要求数の条件をクリアしている（ＯＫ）場合にステップ４０に移行する。一方、設計支援装置１１は、少なくとも１つのチップについて、有効数が要求数の条件をクリアしていない（ＮＧ）場合にステップ３７に移行する。
【００５０】
次に、設計支援装置１１は、ステップ３７（レチクルレイアウト検討処理：第２のレイアウト処理工程）において、チップの有効数が増加するように、チップの配置位置の変更、又はレチクルレイアウト２５に対する無効領域分布図２４の位置を、相対的に変更する。設計支援装置１１は、ステップ３６において、ＮＧと判定したチップを、重複数が少ない区画領域に含まれるように、上記の相対位置を変更する。
【００５１】
例えば、図１０に示すレチクルレイアウト２５において、チップＴの有効数が要求数より少ないとする。この場合、設計支援装置１１は、図１４に示すように、チップＴが、重複数が最も少ない区画領域ｉに含まれるように、ショット領域４２と無効領域分布図２４とをずらす。例えば、設計支援装置１１は、チップＴの配置位置及びチップサイズと、区画領域ｉを形成する線分の座標値とに基づいて、チップＴの頂点が、線分上に配置されるように、ずらす量を算出する。
【００５２】
そして、設計支援装置１１は、チップの配置位置を変更した場合には、それに対応するレチクルレイアウト２５を生成する。また、設計支援装置１１は、レチクルレイアウト２５と無効領域分布図２４の相対位置に基づいて、ウェハマップ２３を変更する。つまり、設計支援装置１１は、レチクルレイアウト２５と無効領域分布図２４の相対的な位置差に基づいて、図１１に示すショット領域４２の位置を、位置差分だけオフセットしたウェハマップ２３（図１５参照）を生成する。
【００５３】
図１５において、一点鎖線で示すショット領域（ショット領域を包含する外形線のみを示す）は、オフセット前のショット領域群の位置を示す。即ち、図３のステップ３８において、要求チップ数をクリアしている場合に生成されるウェハマップを示している。尚、図１５は、オフセット前のショット領域（一点鎖線で示す）とオフセット後のショット領域（実線で示す）のずれを判りやすく示すものであり、このずれ量（オフセット量）は、図１４に示すオフセット量と対応していない。また、図１５において、点Ｏ１はウェハ５１の中心点、点Ｏ２はオフセット前のショット領域群の中心点、点Ｏ３はオフセット後のショット領域群の中心点を示す。
【００５４】
次に、設計支援装置１１は、ステップ３８（第２の判定工程）において、ステップ３６と同様に、全てのチップの有効数が要求数の条件をクリアしているか否かを判定する。そして、設計支援装置１１は、有効数が要求数の条件をクリアしている（ＯＫ）場合にステップ４０に移行し、有効数が要求数の条件をクリアしていない（ＮＧ）場合にステップ３９に移行する。
【００５５】
次に、設計支援装置１１は、ステップ３９（レチクルレイアウト処理：第３のレイアウト処理工程）において、チップの要求数を満足するために、ウェハサイズを変更、又は製造プロセスに投入するウェハの枚数を変更する。そして、ウェハ枚数を増加した結果、各チップの配置位置に関係無く要求数を満たす場合、設計支援装置１１は、ファイル２７の配置基準に基づいてレチクルレイアウトを実施し、作成したレチクルレイアウトデータをファイル２５に格納する。配置基準には、ダイシング優先、チップの粗密、テクノロジが要素として設定されている。設計支援装置１１は、少なくとも１つの要素に従って、チップを配置する。
【００５６】
ダイシング優先は、ウェハ５１をダイシングし易いように、同じサイズのチップを集めて直線的に配置する、内部スクライブでＴ字の分岐を生成しない、同一スクライブ幅のチップを配列する、等である。チップの粗密は、レチクル製造精度にばらつきが発生しないように、各チップの疎密さ分布が均一となるようにチップを配置するものである。テクノロジは、レチクル製造仕様作成が平準化できるよう、同じテクノロジのチップを均一に配置するものである。
【００５７】
設計支援装置１１は、上記要素に従ってチップを配置したレチクルレイアウトデータを、ファイル２５に格納する。
次に、設計支援装置１１は、ステップ４０（ウェハマップ再作成）において、ステップ３５，３７，３９で決定したレチクルレイアウトデータに基づいて最終のウェハマップデータを生成し、このデータをファイル２３に格納する。
【００５８】
このように、複数のチップＡ〜Ｔのパターンを１つのレチクル４１のショット領域４２に形成する場合において、ショット領域４２に基づいてウェハマップ２３を作成する。そして、ウェハマップ２３のショット領域４２から、ウェハ有効領域５２より外側の無効領域４３を抽出し、ショット領域４２に対する無効領域４３の分布に従ってチップＡ〜Ｔを配置してレチクルレイアウト２５及びウェハマップ２３を作成するようにした。従って、ショット領域４２とウェハ有効領域５２の領域境界線５２ａと重なるショット領域４２（部分有効ショット領域４２ｂ）に形成されるチップを有効とすることができるため、各チップＡ〜Ｔの有効数を増加させることができる。また、要求数が多いチップのパターンを、無効領域４３の重なりが少ない部分に配置することにより、要求数が多いチップの有効数が増加し、処理するウェハの枚数を削減することが可能となる。
【００５９】
次に、別のチップデータに基づく処理を説明する。
図１６に示すように、チップデータ２１には、チップＡ〜Ｔの要求数と、チップのサイズ（Ｘ、Ｙ）が含まれている。そして、この例では、サイズの異なるチップが含まれている。
【００６０】
設計支援装置１１は、チップデータ２１から読み出した各チップＡ〜Ｔのサイズに基づいて、ショットサイズ２２を算出する（図３，ステップ３１）。図１６に示すチップデータの場合、チップＡ，Ｂ，Ｆ〜Ｌ，Ｑ〜Ｓが同じサイズであり、チップＣ〜Ｅが同じサイズであり、チップＭ〜Ｐが同じサイズである。従って、設計支援装置１１は、図１７に示すように、同一サイズのチップをまとめることにより、最小のショットサイズ２２を算出する。この場合、設計支援装置１１は、図１６に示すチップのサイズから、ショットサイズ２２を、ＳＸ＝２０．４ｍｍ，ＳＹ＝１６ｍｍと算出する。
【００６１】
次に、設計支援装置１１は、ウェハのサイズ、及びウェハ有効領域のサイズと、上記のショットサイズ２２に基づいて、ショット領域４２を配置したウェハマップを作成する（図３，ステップ３２）。
【００６２】
次に、設計支援装置１１は、ショット領域４２における無効領域４３を抽出し（図３，ステップ３３）、無効領域分布図２４を生成する（図３，ステップ３４）。
次に、設計支援装置１１は、無効領域分布図２４の区画領域について、互いに重なる無効領域４３の数をカウントし、図１８に示すように無効領域分布図２４とショット領域４２を重ね合わせ、各区画領域の重複数に従って、図１９に示すようにチップＡ〜Ｔを配置する（図３，ステップ３５）。
【００６３】
次に、設計支援装置１１は、要求チップ数をクリアしているか否かを判定する（図３，ステップ３６）。
今、チップＣが要求チップ数をクリアしていないとする。この場合、設計支援装置１１は、図２０に示すように、チップＣの有効数が増加するように、チップの配置位置の変更、又はレチクルレイアウト２５に対する無効領域分布図２４の位置を、相対的に変更する（図３，ステップ３７）。このとき、チップＴの少なくとも一部が区画領域ｉから外れる場合、重複数が最も少ない区画領域ｉに含まれるように、チップＴの配置位置をずらすようにしてもよい。これは、チップＴの面積が他のチップと比べて小さく、チップＴの周囲に空き領域があるからである。
【００６４】
そして、設計支援装置１１は、チップＡ〜Ｔの配置位置、及びショット領域４２と無効領域分布図のずれ量（オフセット）に従って、ウェハマップを作成する。
このように、互いにチップサイズが異なるチップについても、上記と同様に、ショット領域４２に対してチップＡ〜Ｔを配置したレチクルのレイアウトデータとウェハマップ２３を作成することにより、各チップＡ〜Ｔの有効数を増加させることができる。また、要求数が多いチップのパターンを、無効領域４３の重なりが少ない部分に配置することにより、要求数が多いチップの有効数が増加し、処理するウェハの枚数を削減することが可能となる。
【００６５】
次に、別のレチクルに対する処理を説明する。
図２１に示すように、レチクル７１は、複数（図において４つ）のショット領域７１ａ〜７１ｄを含む。各ショット領域７１ａ〜７１ｄには、複数のチップＡ〜Ｌにおいて、異なる層を形成するためのパターンが形成される。つまり、第１のショット領域７１ａには、チップＡ〜Ｌに形成される第１の層のためのパターンＡ１〜Ｌ１が形成される。第２のショット領域７１ｂには、チップＡ〜Ｌに形成されるパターンのうち、第１の層と異なる第２の層のためのパターンが形成される。同様に、第３，第４のショット領域７１ｃ，７１ｄには、第３の層、第４の層のためのパターンがそれぞれ形成される。このようなレチクル７１は、マルチレイヤーレチクルと呼ばれる。複数層のパターンを１つのレチクル７１上に形成することにより、製造工程において使用するレチクルの枚数が少なくなり、コスト的及び管理的に有利となる。
【００６６】
上記複数のショット領域７１ａ〜７１ｄのうち、１つの領域（例えば第１のショット領域７１ａ）について、上記と同様に、レチクルレイアウトとウェハマップを作成する。つまり、チップＡ〜Ｌの１つの層におけるパターンＡ１〜Ｌ１を配置した初期レイアウト２５ａを作成する。
【００６７】
次に、ショット領域７１ａに基づいてウェハマップを作成する。次に、ウェハマップから抽出した無効領域に基づいて無効領域分布図２４（図２２参照）を作成し、その無効領域分布図２４に基づいてレチクルレイアウト２５ｂを生成する。尚、図２４では、便宜上、上記の説明と同じ無効領域分布図を用いている。また、図２１に示す初期レイアウト２５ａと同じ配置としている。また、図２２では、配置についてチップ単位を扱うため、単にチップ名を表示している。
【００６８】
次に、図２３に示すように、要求数が多いチップ（図ではチップＥ）が領域ｉ（図７（ｂ）参照）内となるように、レチクルレイアウト２５ｂと無効領域分布図２４とを相対的にオフセットし、歩留まり予想図を作成する。
【００６９】
そして、歩留まり予想図に基づいて、要求チップ数をクリアしているか否かを判定する。図２４は、チップＡ〜Ｌ（１層分のパターンであるため、チップ名をＡ１〜Ｌ１として示す）に対する判定処理を示す。なお、図には示していないが、チップＣ１〜Ｋ１についても、判定ＯＫとする。
【００７０】
このように、全てのチップＡ１〜Ｌ１について有効チップ数をクリアしている場合、そのレチクルレイアウト２５ｂに基づいてウェハマップを作成する。
このように、マルチレイヤーレチクル７１についても、同様に処理を行うことで、チップＡ〜Ｌの有効数を増加させることができる。また、要求数が多いチップのパターンを、無効領域４３の重なりが少ない部分に配置することにより、要求数が多いチップの有効数が増加し、処理するウェハの枚数を削減することが可能となる。
【００７１】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）設計支援装置１１は、複数のチップＡ〜Ｔのパターンを１つのレチクル４１のショット領域４２に形成する場合において、ショット領域４２に基づいてウェハマップ２３を作成する。そして、ウェハマップ２３のショット領域４２から、ウェハ有効領域５２より外側の無効領域４３を抽出し、ショット領域４２に対する無効領域４３の分布に従ってチップＡ〜Ｔを配置してレチクルレイアウト２５及びウェハマップ２３を作成するようにした。従って、ショット領域４２とウェハ有効領域５２の領域境界線５２ａと重なるショット領域４２（部分有効ショット領域４２ｂ）に形成されるチップを有効とすることができるため、各チップＡ〜Ｔの有効数を増加させることができる。
【００７２】
（２）設計支援装置１１は、無効領域分布図２４に基づいて、要求数が多いチップのパターンを、無効領域４３の重なりが少ない部分に配置することにより、要求数が多いチップの有効数が増加する、つまり一枚のウェハから要求数の多いチップを確実に多く取る事ができる。このため、処理するウェハの枚数を削減することが可能となる。
【００７３】
尚、上記各実施形態は、以下の態様で実施してもよい。
・ステップ３５においてチップを配置するために必要な情報、配置の順番を適宜変更してもよい。
【００７４】
例えば、重複数が少ない区画領域から重複数が多い区画領域へと、要求数が多いチップから順番に配置する。このように配置しても、要求数が多いチップを有効数が多くなる、即ち要求数が多いチップを確実に形成することができ、ウェハの枚数を減らすことが可能となる。
【００７５】
また、区画領域の面積に応じて、配置する順序を変更するようにしてもよい。例えば、１枚のウェハ５１により形成されるチップの数が最も多くなる位置、即ち重複数が最も少ない区画領域（図７（ｂ）では領域ｉ）の面積と、各チップの面積を算出する。そして、区画領域の面積がチップの最小面積より小さい場合に、チップのサイズに従ってレチクルの外周部からチップを配置する。このようにチップを配置することにより、要求数が同じ又は近いチップについて、形状（サイズ）に応じて配置することで、各チップの有効数が多くなる、即ち複数のチップを確実に形成することができ、要求チップ数をクリアすることができる。その結果、ウェハの枚数を減らすことが可能となる。
【００７６】
一方、区画領域の面積がチップの最小面積より大きい場合に、その区画領域を中心としてサイズに従ってチップを配置する。このようにチップを配置することにより、要求数が同じ又は近いチップについて、形状（サイズ）に応じて配置することで、各チップの有効数が多くなる、即ち複数のチップを確実に形成することができ、要求チップ数をクリアすることができる。その結果、ウェハの枚数を減らすことが可能となる。
【００７７】
また、チップのサイズ以外の情報、例えばチップの構成に応じて設定された情報に従ってチップを配置するようにしてもよい。同じテクノロジの場合、入出力回路（Ｉ／Ｏ）、電源回路、パッド（ＰＡＤ）等の面積率が、ロジック回路などの面積率よりも大きいチップは、Ｉ／Ｏ等の面積率がロジック回路などの面積率よりも小さいチップと比べて、歩留まり率が高い。また、ＲＡＭ等のメモリ領域を搭載したチップは、そのメモリ領域の面積率が大きくなるに従って歩留まり率が低下する。尚、メモリ領域の構成（例えば冗長回路や誤り訂正回路などの有無）に応じて歩留まり率が変化する。
【００７８】
従って、チップの構成や種別を示す情報を例えば図３のファイル２１に格納し、ファイルから読み出した情報に応じて歩留まり率を設定若しくは算出し、その歩留まり率に従って、歩留まり率の大きなチップから順番に、重複数が多い区画領域から重複数が少ない区画領域へと配置する。この配置処理によって、１枚のウェハから形成されるチップの数が多くなるため、各チップの有効数が多くなり、要求チップ数をクリアすることができる。その結果、ウェハの枚数を減らすことが可能となる。
【００７９】
・ステップ３６における有効数の算出方法として、各歩留りエリア毎に個数を算出するようにしてもよい。つまり、チップＡの有効数は、上記式において、各項の乗算結果を整数化することにより得られる。例えば、図１０に示すチップＡの場合、図１３に示す歩留まりエリア５３ａ内のチップ数は４であるため、チップ数（＝４）に歩留まりエリア５３ａの歩留まり割合（９９．９％）を乗算した結果、チップＡの有効数は３となる。同様に、各歩留まりエリア５３ｂ〜５３ｄにおける有効数はそれぞれ１５，１８，１６となる。従って、ウェハ５１におけるチップＡの有効数は、
３＋１５＋１８＋１６＝５２
となる。
【００８０】
・ステップ３７において、レチクルレイアウト２５に対して無効領域分布図２４をずらす量を算出するようにした。これに対し、外部からずれ量を入力するようにしてもよい。例えば、設計支援装置１１は、図１０に示す配置結果を図１の表示装置１５に表示させ、操作者（例えば設計者）による入力装置１６の操作に基づくずれ量を入力する。また、設計支援装置１１は、図１０に示す配置結果を図１の表示装置１５に表示させ、操作者が入力装置１６を操作して、表示装置１５に表示された図形を表示装置１５上で移動させることで、その操作量又は表示された図形の位置に基づいてずれ量を算出するようにしてもよい。
【００８１】
・境界情報として、円弧状の線分５２ｂ（図７（ｂ）参照）に換えて直線状の線分を用いてもよい。即ち、ショット領域４２の外形線と、図５に示す円状の領域境界線５２ａとが交わる２つの交点を算出し、それら交点を結ぶ直線（線分）を境界情報としてもよい。このように、無効領域分布図２４を作成しても、上記と同様の効果を得ることができる。
【００８２】
・要求数等に応じて、同一種類のチップのレイアウトデータを、１つのレチクル上に配置すること。
・無効領域を抽出するショット領域を限定する。例えば、ウェハ有効領域内に含まれるショット領域の境界線の長さとチップのサイズに応じてチップが１つも形成不可能なショット領域に対する無効領域の抽出をキャンセルする。また、ショット領域の境界線のうちのウェハ有効領域に含まれる線分とウェハ有効領域の境界線とに囲まれた領域の面積と、ショット領域の面積との比が所定値（例えば１：４）以下となるショット領域に対する無効領域の抽出をキャンセルする。尚、所定値は、ショット領域のサイズとそのショット領域内に配置されるチップのサイズとに基づいて変更されてもよい。また、上記の条件を組み合わせて判定するようにしてもよい。
【００８３】
・上記各実施形態では、チップが無効な無効領域を抽出し、無効領域分布図に基づいてチップを配置するようにした。これに対し、チップが有効な領域（有効領域）を抽出し、ショット領域に対する有効領域の分布に応じてチップを配置するようにしてもよい。即ち、設計支援装置１１は、図３に示すフローチャートにおいて有効領域を抽出し（ステップ３３）、有効領域分布図を作成する（ステップ３４）。そして、その有効領域分布図に基づいてレチクル上のチップのレイアウトを検討する（ステップ３５）。このように、有効領域に応じてチップを配置することにより、上記各形態と同様に、チップの有効数を増加させることが可能となり、ひいては処理するウェハの枚数を低減することが可能となる。
【００８４】
上記各実施形態に関し、以下の付記を開示する。
（付記１）
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを設計支援装置により生成するレチクルレイアウト生成方法であって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成するマップ作成工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する領域抽出工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する第１のレイアウト処理工程と、
を含むレチクルレイアウト生成方法。
（付記２）
抽出した領域を含むショット領域が互いに重なり合うように前記領域を配置して領域分布図を生成する領域分布図作成工程を含み、
前記領域分布図に基づいて、重なり合う前記領域の数をカウントしてそのカウント値を分布情報とし、前記分布情報に応じてチップを配置すること
を特徴とする付記１記載のレチクルレイアウト生成方法。
（付記３）
前記チップの種類は、少なくともチップの要求数が異なることにより設定され、
前記第１のレイアウト処理工程において、前記分布情報と各チップの要求数とに応じて各チップを配置すること
を特徴とする付記１又は２記載のレチクルレイアウト生成方法。
（付記４）
チップデータから１枚のレチクル上にパターンを配置する複数種類のチップのサイズを読み込み、各チップのサイズに基づいて、全てのチップを露光するために必要なショットサイズの最小値を算出するショットサイズ算出工程含むこと、を特徴とする付記１〜３のうちの何れか１項に記載のレチクルレイアウト生成方法。
（付記５）
チップデータには各チップの要求数が含まれ、
生成したレチクルレイアウトとウェハマップとに基づいて第１の歩留まり予想図を生成し、該歩留まり予想図に基づいて、１枚のウェハにおけるチップの有効数を算出し、各チップの有効数と前記要求数とを比較して前記レチクルレイアウトが要求チップ数をクリアしているか否かを判定する第１の判定工程を含む、ことを特徴とする付記１〜４のうちの何れか１項に記載のレチクルレイアウト生成方法。
（付記６）
前記第１の判定工程において、要求チップ数をクリアしていないと判定された場合に、前記無効領域分布図と前記チップのサイズに基づいて、前記無効領域分布図と前記ショット領域とを相対的にずらすオフセット量に応じてレチクルレイアウトを生成し、前記オフセット量に応じてウェハに対するショット領域をずらした第２の歩留まり予想図を生成する第２のレイアウト処理工程を含む、ことを特徴とする付記５に記載のレチクルレイアウト生成方法。
（付記７）
前記第２のレイアウト処理工程において、複数種類のチップのうち、面積が小さなチップの配置位置を、相対的にずらした前記無効領域分布図と前記ショット領域との位置に応じて変更すること、を特徴とする付記６に記載のレチクルレイアウト生成方法。
（付記８）
前記第２のレイアウト処理工程により生成されたレチクルレイアウトが要求チップ数をクリアしているか否かを判定する第２の判定工程と、
前記第２の判定工程において、要求チップ数をクリアしていないと判定された場合に、配置基準に従って複数種類のチップを配置したレチクルレイアウトを生成する第３のレイアウト処理工程と、
を含むこと、を特徴とする付記６又は７に記載のレチクルレイアウト生成方法。
（付記９）
前記第１のレイアウト処理工程において、前記無効領域分布図に基づいて、歩留まりが高い領域の面積と、前記ショット領域に配置する最小のチップの面積とを比較し、その比較結果に応じて、各チップを配置すること、を特徴とする付記１〜８のうちの何れか１項に記載のレチクルレイアウト生成方法。
（付記１０）
前記第１のレイアウト処理工程において、前記ショット領域に配置する各チップのデバイス特性に応じた順番で配置を検討すること、を特徴とする付記１〜９のうちの何れか１項に記載のレチクルレイアウト生成方法。
（付記１１）
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを生成する装置が実行するプログラムであって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成する工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する工程と、
を含むプログラム。
（付記１２）
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを生成するレチクルレイアウト生成装置であって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成する工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する工程と、
を実行するレチクルレイアウト生成装置。
【符号の説明】
【００８５】
２１ チップデータ
２２ ショットサイズ
２３ ウェハマップ
２４ 無効領域分布図
２５ レチクルレイアウト
２６ 歩留まり予想図
２７ 配置基準
４１ レチクル
４２ ショット領域
４３ 無効領域
５１ ウェハ
５２ ウェハ有効領域
５２ａ 領域境界線
Ａ〜Ｔ チップ
【特許請求の範囲】
【請求項１】
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを設計支援装置により生成するレチクルレイアウト生成方法であって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成するマップ作成工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する領域抽出工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する第１のレイアウト処理工程と、
を含むレチクルレイアウト生成方法。
【請求項２】
抽出した領域を含むショット領域が互いに重なり合うように前記領域を配置して領域分布図を生成する領域分布図作成工程を含み、
前記領域分布図に基づいて、重なり合う前記領域の数をカウントしてそのカウント値を分布情報とし、前記分布情報に応じてチップを配置すること
を特徴とする請求項１記載のレチクルレイアウト生成方法。
【請求項３】
前記チップの種類は、少なくともチップの要求数が異なることにより設定され、
前記第１のレイアウト処理工程において、前記分布情報と各チップの要求数とに応じて各チップを配置すること
を特徴とする請求項１又は２記載のレチクルレイアウト生成方法。
【請求項４】
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを生成する装置が実行するプログラムであって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成する工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する工程と、
を含むプログラム。
【請求項５】
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを生成するレチクルレイアウト生成装置であって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成する工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する工程と、
を実行するレチクルレイアウト生成装置。
【請求項１】
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを設計支援装置により生成するレチクルレイアウト生成方法であって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成するマップ作成工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する領域抽出工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する第１のレイアウト処理工程と、
を含むレチクルレイアウト生成方法。
【請求項２】
抽出した領域を含むショット領域が互いに重なり合うように前記領域を配置して領域分布図を生成する領域分布図作成工程を含み、
前記領域分布図に基づいて、重なり合う前記領域の数をカウントしてそのカウント値を分布情報とし、前記分布情報に応じてチップを配置すること
を特徴とする請求項１記載のレチクルレイアウト生成方法。
【請求項３】
前記チップの種類は、少なくともチップの要求数が異なることにより設定され、
前記第１のレイアウト処理工程において、前記分布情報と各チップの要求数とに応じて各チップを配置すること
を特徴とする請求項１又は２記載のレチクルレイアウト生成方法。
【請求項４】
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを生成する装置が実行するプログラムであって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成する工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する工程と、
を含むプログラム。
【請求項５】
チップを形成する基板上にパターンを描写する１枚のレチクルに複数種類のチップのパターンを配置したレチクルのレイアウトを生成するレチクルレイアウト生成装置であって、
前記レチクルのショット領域と基板の有効領域とに基づいて、前記基板に対する前記ショット領域の位置を示すマップを生成する工程と、
前記マップから、前記ショット領域における有効領域又は無効領域を抽出する工程と、
抽出した領域の分布情報と、前記チップの種類とに応じて各チップを配置してレチクルレイアウトのデータを生成する工程と、
を実行するレチクルレイアウト生成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１１−１９７０２３（Ｐ２０１１−１９７０２３Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１０−６０２７７（Ｐ２０１０−６０２７７）
【出願日】平成２２年３月１７日（２０１０．３．１７）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２２年３月１７日（２０１０．３．１７）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]