位相調整機能の評価方法、情報処理装置、プログラム及びコンピュータ読取可能な情報記録媒体
【課題】データ受信回路における位相調整回路の動作検証を効果的に実施し得る構成を提供することを目的とする。:
【解決手段】受信された複数のデータ信号及びクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、各位相調整手段に入力される前記クロック信号へ所定の位相量を与える位相量付与手段と、位相量付与手段によって各位相調整手段に与えられる所定の位相量を所定の態様で変化させる付与位相量変化手段と、これに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する格納手段とを設けた。
【解決手段】受信された複数のデータ信号及びクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、各位相調整手段に入力される前記クロック信号へ所定の位相量を与える位相量付与手段と、位相量付与手段によって各位相調整手段に与えられる所定の位相量を所定の態様で変化させる付与位相量変化手段と、これに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する格納手段とを設けた。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は位相調整機能の評価方法、情報処理装置、プログラム及びコンピュータ読取可能な情報記録媒体に関する。
【背景技術】
【0002】
図1は従来の一例の送信チップ及び受信チップの構成を説明するためのブロック図である。
【0003】
これら送信チップ100及び受信チップ200'は、例えば図5とともに後述する如くのコンピュータシステムにおいて、システムボード1−iとメモリシステムインターコネクト3との間あるいはメモリシステムインターコネクト3とIOユニット2−iとの間のデータ伝送に係る部分に適用される半導体集積回路を構成するシリコンチップである。
【0004】
送信チップ100は位相同期回路(PLL)110、クロック出力回路115、データ出力回路141−1〜141−n(代表して141−iと表す場合がある)、フリップフロップ回路131−1〜131−n(代表して131−iと表す場合がある)、データ選択回路121−1〜121−n(代表して121−iと表す場合がある)から構成される。
【0005】
データ選択回路121−iは通常データとトレーニングパターンとの内の何れかを選択してデータ出力回路141−iに対しこれを提供する。
【0006】
このトレーニングパターンは送受信チップ100,200'間で予め決められたデータ列であり、後述する初期位相調整動作において使用される。
【0007】
受信チップ200'はクロック入力回路210、データ入力回路221−1〜221−n(代表して221−iと表す場合がある)、位相調整回路231'−1〜231'―n(代表して231'−iと表す場合がある)、フリップフロップ回路241−1〜241−n(代表して241−iと表す場合がある)、パターン検出回路251−1〜251−n(代表して251−iと表す場合がある)から構成される。
【0008】
又図2に示す如く位相調整回路231'―iはディレイライン(DL)30、位相検出部20、制御部10から構成される。
【0009】
ディレイライン30は制御部10が有するレジスタに格納されたポインタ(TAP値)11で指示される値によってその遅延量が決定され、当該遅延量が変化されることにより入力クロック信号の位相が変化される。
【0010】
位相検出部20は入力クロック信号と入力データとの間の位相関係を検出して制御部10にTAP値11の増減を指示する。
【0011】
制御部10は位相検出部20からの指示に従ってそのTAP値11を更新する。
【0012】
図3に示す如くパターン検出回路251−iはパターン検出部90、制御部80から構成される。
【0013】
パターン検出回路251−iは初期位相調整動作時にパターン検出部90で上記トレーニングパターンを検出すると所定の検出フラグ81を発生しこれを制御部80で保持する。
【0014】
以下このような回路構成の受信チップ200'における位相調整動作について説明する。
【0015】
ここで送受信チップ100,200'間のデータ伝送において、受信チップ200'のフリップフロップ回路241−iにおけるクロック信号によるデータの取り込みの際のマージン(以下「伝送マージン」と称する)の確保のため、データ波形の中心にクロック信号の立ち下がりエッジを合わせた上でフリップフロップ回路241−iに入力する必要がある(図4参照)。
【0016】
電源投入直後はクロック信号とデータとの間の位相関係にズレが生じ正常な伝送が不可能な場合もあり、上記トレーニングパターンを用いて適切な位相関係を確立する必要がある。そのための位相調整動作を初期位相調整動作と称する。
【0017】
この初期位相調整動作時には送信チップ100のデータ選択回路121−iはトレーニングパターンを選択して、これを出力する。
【0018】
受信チップ200'では、送信チップ100から送信されクロック入力回路210を介し入力されるクロック信号と、各データ入力回路221−iを介して入力される上記トレーニングパターンよりなるデータとが位相調整回路231'−iの位相検出部20に入力され、そこで位相調整方向が決定される。
【0019】
図4はこの位相検出部20による位相調整動作を例示によって説明するためのタイムチャートである。
【0020】
図4(a)に示すデータの立ち上がりエッジで同図(b)に示すクロック信号のH/L(ハイ/ロー)レベルをサンプリングし、これが同図(b)に示される如くHレベルなら同図(c)に示す如くクロック信号を遅らせる方向に位相を調整し、他方同図(d)に示す如くLレベルなら同図(e)に示す如くクロック信号を進める方向に位相を調整すべく、制御部10のTAP値11が自動的に増減される。その結果同図(c),(e)に示す如く、データ波形の中心とクロック信号の立ち下がりエッジとが一致するように両者間の位相関係が調整される。
【0021】
上記トレーニングパターンは有限長であり、送信チップ100がトレーニングパターンの全てを送信し終わった時点で初期位相調整動作が終了される。
【0022】
この初期位相調整動作の成功・失敗はパターン検出回路251−iのパターン検出部90が発生し制御部80で保持されるパターン検出フラグ81で判定される。
【0023】
図4(c),(e)とともに上述の如くクロック信号の立ち下がりエッジとデータ波形の中心とが合致するように調整出来た場合にはフリップフロップ回路241−iにおいて正しくデータの取り込みがなされるため送信チップ100から送信されたトレーニングパターンがパターン検出回路251−iのパターン検出部90で正しく検出される。その場合パターン検出部90はパターン検出フラグ81を発生し制御部80で保持する。
【0024】
他方何らかの原因で正常な位相調整がなされなかった場合には正しくデータの取り込みがなされず、もってトレーニングパターンがパターン検出回路251−iのパターン検出部90で正しく検出されない。その場合パターン検出部90はパターン検出フラグ81を発生しない。
【0025】
制御部80で保持されたパターン検出フラグ81は外部のファームウェア280'の機能により図示せぬ外部のコントローラに取り込まれる。その結果このコントローラにより、当該初期位相調整動作時の各位相調整回路231'−iによる位相調整動作の成功・失敗が認識される。
【0026】
上記位相調整回路231'−i内のディレイライン30又は位相検出部20又は制御回路10に何らかの故障が生じた場合、位相調整回路231'−iの位相調整機能が損なわれ、正常な位相調整動作がなされないようになる。これにより周囲温度、電源電圧、周波数、配線長等の条件によって動作不良が生じることがある。したがってこのように位相調整回路231'−iの位相調整機能が損なわれた場合にこれを検出するための構成が望まれる。
【0027】
又位相調整回路231'−iによる位相調整動作は自動的にデータとクロック信号との間の位相を最適化するものであるが、最適化された場合の伝送マージンがどの程度であるかを確かめたい場合がある。その場合いわゆる伝送窓(図13とともに後述する)を測定することが要される。従来の伝送窓の測定はオシロスコープを使用して1信号ずつ波形観測するものであった。このため信号線数が多い場合には全信号の確認には相当の時間を要していた。
【特許文献1】特許第2541186号
【特許文献2】特開昭61−292278号公報
【特許文献3】特開平7−283819号公報
【発明の開示】
【発明が解決しようとする課題】
【0028】
本発明はこのような問題点に鑑みてなされたものであり、位相調整回路における位相調整動作を比較的簡易に且つ確実に評価し得る構成を提供することを目的とする。
【課題を解決するための手段】
【0029】
上記目的の達成のため本発明では各位相調整手段に入力されるクロック信号又は各データ信号へ所定の位相量を与える位相量付与手段を設け、位相量付与手段によってクロック信号又は各データ信号に与えられる所定の位相量を所定の態様で変化させ、これに応じて位相調整手段が実施する位相調整機能の動作結果を格納するようにした。
【0030】
このように位相量付与手段によってクロック信号又は各データ信号に与えられる所定の位相量を所定の態様で変化させ、これに応じて位相調整手段が実施する位相調整機能の動作結果を格納するようにしたため、通常運用時に生じ得る入力クロック信号と入力データ信号との位相差の変動を効果的にシミュレートすることが可能となり、位相調整手段の位相調整機能を簡易に且つ確実に検証することが可能となる。
【発明の効果】
【0031】
このように本発明によれば位相調整手段の位相調整機能を簡易に且つ確実に検証することが出来るため、位相調整手段の位相調整機能に何らかの異常が生じた場合でもこれを確実に検出して対処することが可能となり、コンピュータシステム等におけるデータ伝送の信頼性を効果的に向上可能となる。
【発明を実施するための最良の形態】
【0032】
本発明の実施の形態はファームウェアで制御可能な複数に分割された位相調整回路の各々の位相調整機能の自動評価を行う構成を有する。更に各位相調整回路の動作検証及び伝送マージンの測定が自動的に実行されるようにした。その結果装置評価及び故障解析を極めて容易になし得る。
【0033】
ここで上記複数に分割された位相調整回路は個々独立に動作可能である。
【0034】
又これら複数に分割された位相調整回路が有するレジスタの内容が同回路の動作中にファームウェアから読み書き可能とされる。
【0035】
又ファームウェアから位相調整回路の動作を制御してその動作結果を解析することで同回路の位相調整機能の評価が自動的に行われるようにした。
【実施例1】
【0036】
以下本発明の実施例の構成につき図とともに詳細に説明する。
【0037】
図5は本発明の一実施例による送信チップ及び受信チップを適用可能なコンピュータシステムの一例の構成を示すブロック図である。
【0038】
同図に示す如く当該コンピュータシステムはシステムボード1−0〜1−7(代表して1−iと表す場合がある),IOユニット2−0〜2−7(代表して2−iと表す場合がある)及びメモリシステムインターコネクト3を含む。
【0039】
各システムボード1−iはCPU5及びメモリ7を搭載するボードである。又各IOユニット2−iはPCIカード、ハードディスク装置等のIO装置を搭載するボードである。
【0040】
メモリチップインターコネクト3はこれらシステムボード1−0〜1−7及びIOユニット2−0〜2−7相互間を電気的に接続しその間の信号のやりとりを可能にするためのボードである。
【0041】
これら各ボードにはチップセットと称される制御LSI(B)が搭載されている。これらチップセットBの間は所定のデータ伝送路Cによって相互に接続されており、もって相互にデータの送受信が可能である。
【0042】
本発明の一実施例による送信チップ及び受信チップはこれらチップセットBにおいて、上記データの送受信の機能を担う半導体集積回路部分を構成するシリコンチップ(図5中、A)として適用され得る。
【0043】
このコンピュータシステムにはコントローラ9が設けられており、このコントローラ9は上記の各チップセットBに接続され、後述するファームウェア280の機能により上記データの送受信に係る位相調整機能の自動評価動作(後述)を実行する。
【0044】
図6は本発明の一実施例による送信チップ及び受信チップの構成を説明するためのブロック図である。
【0045】
これら送信チップ100及び受信チップ200は、例えば図5とともに前述のコンピュータシステムにおいて、システムボード1−iとメモリシステムインターコネクト3との間あるいはメモリシステムインターコネクト3とIOユニット2−iとの間のデータ伝送に係る部分に適用される半導体集積回路を構成する。
【0046】
各チップ100,200間は、当該各チップ100,200に含まれるクロック出力回路115とクロック入力回路210との間がクロック線で接続され、各データ出力回路141−iと対応するデータ入力回路221−iとの間がデータ線で接続されている。
【0047】
送信チップ100は位相同期回路(PLL)110、上記クロック出力回路115、上記データ出力回路141−1〜141−n(代表して141−iと表す場合がある)、フリップフロップ回路131−1〜131−n(代表して131−iと表す場合がある)、データ選択回路121−1〜121−n(代表して121−iと表す場合がある)から構成される。
【0048】
PLL110は所定のクロック信号を生成する。
【0049】
クロック出力回路115及びデータ出力回路141−iの各々は増幅回路よりなる。
【0050】
データ選択回路121−iは当該コンピュータシステムが通常に運用される際に与えられる通常データと上記初期位相調整動作時に与えられる上記トレーニングパターンとの内の何れかを選択してデータ出力回路141−iに供給する。
【0051】
このトレーニングパターンは送受信チップ100,200との間で予め決められた所定のデータ列である。
【0052】
受信チップ200は上記クロック入力回路210、上記データ入力回路221−1〜221−n(代表して221−iと表す場合がある)、位相量付与回路215、位相調整回路231−1〜231―n(代表して231−iと表す場合がある)、フリップフロップ回路241−1〜241−n(代表して241−iと表す場合がある)、パターン検出回路251−1〜251−n(代表して251−iと表す場合がある)から構成される。
【0053】
クロック入力回路210及びデータ入力回路221−iの各々は増幅回路よりなる。
【0054】
又図7に示す如く位相調整回路231―iはディレイライン(DL)30、位相検出部20、制御部10から構成される。
【0055】
ディレイライン30は制御部10が有するレジスタに格納されたポインタ(TAP値)11で指示される値によってその遅延量が決定され、当該遅延量が変化されることにより入力クロック信号の位相が変化される。
【0056】
このディレイライン30としては周知の技術を適用可能であり、例えば特許文献1に記載の可変遅延回路の如くタップ付遅延線のタップを選択することにより遅延量を可変するもの等を適用可能である。
【0057】
位相検出部20は入力クロック信号と入力データとの間の位相関係を検出して制御部10にTAP値11の増減を指示する。
【0058】
制御部10は、位相検出部20からの指示に従ってそのTAP値11の値を更新する。
【0059】
図3に示す如くパターン検出回路251−iはパターン検出部90、制御部80から構成される。
【0060】
パターン検出回路251−iは初期位相調整動作時にパターン検出部90で上記トレーニングパターンを検出すると所定の検出フラグ81を発生しこれを制御部80で保持する。
【0061】
図6に示す送信チップ100は図1とともに上述の従来技術の送信チップ100と同様の構成を有する。
【0062】
又図6の受信チップ200は、図1とともに上述の従来技術の受信チップ200'と対比すると、各位相調整回路231−iにおいて制御部10のTAP値11がコントローラ9のファームウェア280の機能により読み書き可能な構成とされている点及び新たに位相量付与回路215が追加された点以外は従来技術の受信チップ200'と同様の構成を有する。
【0063】
尚図6,図7の構成では上記の如く位相調整回路231−iにおいてクロック信号の側の位相を変化させることによりクロック信号とデータとの間の位相関係を変化させているが、これとは異なり、データ側にディレイライン(DL)を設けデータの側の位相を変化させることによりクロック信号とデータとの間の位相関係を変化させるようにしてもよい。
【0064】
送信チップ100ではデータ選択回路121−iにて通常データ又はトレーニングパターンを選択して出力し、これがフリップフロップ回路131−iにてPLL110から供給されるクロック信号のタイミングで取り込まれ、その信号がデータ出力回路141−iを介して受信チップ200へ送信される。又クロック信号はクロック出力回路115を介して別途受信チップ200へ送信される。
【0065】
又受信チップ200ではクロック入力回路210を介して受信されたクロック信号に対して位相量付与回路215により所定の位相量が付与されて各位相調整回路231−iに供給される。
【0066】
他方各データ入力回路221−iを介して受信されたデータはフリップフロップ回路241−iにおいて位相調整回路231−iで位相が調整されたクロック信号のタイミングで取り込まれ、後段の回路に対し受信データとして提供される。
【0067】
以下このような回路構成の受信チップ200における位相調整動作について説明する。
【0068】
ここで送受信チップ100,200間のデータ伝送では受信チップ200のフリップフロップ回路241−iにおけるクロック信号によるデータの取り込みの際の伝送マージンの確保のため、データ波形の中心にクロック信号の立ち下がりエッジを合わせた上でフリップフロップ回路241−iに入力する必要がある(図4参照)。
【0069】
上記の如く当該コンピュータシステムにおいて電源投入直後はクロック信号とデータとの間の位相関係にズレが生じ正常な伝送が出来ないような場合もあるため、上記トレーニングパターンを用いてクロック信号とデータとの間に適切な位相関係を確立する必要がある。これが初期位相調整動作と称され、当該トレーニングパターンによる初期位相調整動作が正常に終了した後、送信チップ100のデータ選択回路121−iで通常データが選択され、送信チップ100と受信チップ200との間で通常データの送受信が開始される。
【0070】
初期位相調整動作時には送信チップ100のデータ選択回路121−iはトレーニングパターンを選択して出力する。又受信チップ200では送信チップ100から送信されクロック入力回路210及び位相量付与回路215を介し入力されるクロック信号と、各データ入力回路221−iを介して入力される上記トレーニングパターンよりなるデータとが位相調整回路231−iの位相検出部20に入力され、そこで位相調整方向が決定される。
【0071】
位相検出部20による位相調整動作は図4とともに上述の如くになされるためここでの再度の説明は省略する。
【0072】
この位相調整動作の成功・失敗はパターン検出回路251−iのパターン検出部90が発生し制御部80が保持するパターン検出フラグ81の有無により判定される。
【0073】
図4(c),(e)とともに上述の如くクロック信号の立ち下がりエッジとデータ波形の中心とが合致するように調整された場合にはフリップフロップ回路241−iにおいて正しくデータの取り込みがなされる。このため送信チップ100から送信されたトレーニングパターンがパターン検出回路251−iのパターン検出部90で正しく検出され、その結果パターン検出部90はパターン検出フラグ81を発生し制御部80で保持する。
【0074】
他方何らかの原因で上記初期位相調整動作においてクロック信号とデータとの間の位相関係についての正常な調整がなされなかった場合、フリップフロップ回路241−iにて正しくデータの取り込みがなされない。その結果トレーニングパターンがパターン検出回路251−iのパターン検出部90で正しく検出されず、パターン検出部90はパターン検出フラグ81を発生しない。
【0075】
制御部80で保持されたパターン検出フラグ81は上記コントローラ9に設けられたファームウェア280の機能により同コントローラ9に取り込まれる。その結果このコントローラ9によって当該初期位相調整動作時の各位相調整回路231−iによる位相調整動作の成功・失敗が認識される。すなわちパターン検出回路251−iの制御部80のレジスタからパターン検出フラグ81が得られた場合にはコントローラ9のファームウェア280は該当する位相調整回路231−iによる位相調整が成功したものと判定し、同パターン検出フラグが得られなかった場合には位相調整が失敗したと判定する。
【0076】
このような位相調整回路231−iによる位相調整動作はその制御部10の制御機能により自動的に実行される。ここで同回路内のディレイライン30又は位相検出部20又は制御回路10に何らかの故障が生じた場合、位相調整回路231−iの位相調整機能が損なわれ、正常な位相調整動作がなされないようになる。これにより周囲温度、電源電圧、周波数、配線長等の条件によって動作不良が生じた場合、その原因の特定が困難な場合がある。
【0077】
又この位相調整動作は図4とともに上述の如く自動的にデータとクロック信号との位相関係を最適化するものであるが、最適化された場合の伝送マージンがどの程度であるかを確かめるためにはいわゆる伝送窓(図13とともに後述する)を測定することが要される。この伝送窓の測定は従来は前記の如くオシロスコープを使用して1信号ずつ波形観測することによりなされていた。したがって信号線数が多い場合には全信号の確認に相当の時間を要していた。
【0078】
このような問題点の解決のため本発明の実施例による受信チップ200では入力クロック信号の位相を任意に変更できるように、位相調整回路231−iとは別に位相量付与回路215を設けた。
【0079】
図8に示す如く、この位相量付与回路215にはディレイライン(DL2)60及び制御部50が含まれ、制御部50ではそのレジスタにTAP2値51が格納される。
【0080】
又本実施例による受信チップ200では、図7,図8に示すように、各位相調整回路231−iの制御部10が有するレジスタの格納内容(TAP値11)及び位相量付与回路215の制御部50が有するレジスタの格納内容(TAP2値51)が、当該受信チップ200の動作中にコントローラ9のファームウェア280の機能により読み書き可能な構成とされている。
【0081】
尚上述の初期位相調整動作時の位相調整動作においては位相量付与回路215の制御部50のレジスタに格納されたTAP2値51の設定値は固定された状態とされる。したがってその間、位相量付与回路215のディレイライン(DL2)60は固定された位相量、すなわち遅延量を入力クロック信号に付与し、そのように固定された位相量が付与されたクロック信号が各位相調整回路231−iに供給される。
【0082】
尚本実施例では位相調整回路231−i及び位相量付与回路215のそれぞれのディレイライン30及び60として全て同一仕様のものが適用されているものとする。又各ディレイライン30,60の遅延量は、TAP値11,TAP2値51が+1変化されることに伴ってその都度等しい時間分増加され、同様にTAP値11,TAP2値51が−1変化されることに伴ってその都度等しい時間分減少される構成とされている。
【0083】
次に受信チップ200における位相調整回路231−iの動作検証動作について説明する。
【0084】
ここではまずコントローラ9のファームウェア280の機能により、位相量付与回路215の制御部50が有するレジスタに格納されたTAP2値51が変更されこれに応じて上記の如くディレイライン60の遅延量が変更され、その状態で上記トレーニングパターンを使用した初期位相調整動作が実行される。
【0085】
この初期位相調整動作の終了後、各位相調整回路231−iの制御部10のレジスタに格納されたTAP値11がコントローラ9のファームウェア280の機能により読み出される。
【0086】
ここで上記の如くこのTAP値11により該当する位相調整回路231−iのディレイライン30における遅延量が決定されるため、TAP値11は該当するディレイライン30の遅延量に相当する値である。したがって初期位相調整動作後に得られるTAP値11は、当該初期位相調整動作に関する情報、すなわちクロック信号の立ち下がりエッジをデータ波形の中央(すなわち伝送窓の中心)に合致させるようにクロック信号を遅延させるためにクロック信号に付与する遅延量を示す。
【0087】
上記の如く位相量付与回路215の制御部50のレジスタに格納されたTAP2値51がファームウェア280により変更されるとこれに伴ってディレイライン60からクロック信号に付与される位相量が変化し、その結果各位相調整回路231−iに供給されるクロック信号の位相量が変化する。
【0088】
その結果各位相調整回路231−iにおいて、入力されるデータとクロック信号との間の位相関係が変化する。再度初期位相調整を実施すると、これに応じ図4とともに上述した如くの位相調整回路231−iの位相調整機能により、自動的にそのTAP11が増減されてディレイライン30の遅延量が調整され、図4(c),(e)に示す如くクロック信号の立ち下がりエッジがデータの中央に合致するように位相調整動作がなされる。
【0089】
この動作が繰り返されることで位相量付与回路215の制御部50のTAP2値51の変化に対する各位相調整回路231−iの制御部10のTAP11の変化がその都度測定される。その結果、TAP11がTAP2値51の増減に追従して増減するような測定結果が得られた場合には位相調整回路231−iが正しく動作していると判断出来る。逆にこれが追従していなかった場合何らかの故障が生じたものと判断出来る。またその場合同時に故障時の位相調整回路231−iの特性も測定出来る。
【0090】
具体的にはコントローラ9のファームウェア280の機能により以下の手順が実行される。
【0091】
図9は同手順を説明するための動作フローチャートである。
【0092】
ステップS1でTAP2値51を0に設定した後、図4とともに上述の初期位相調整動作を実行する(ステップS2)。
【0093】
その後各位相調整回路231−iの制御部10のTAP値11を読み出し(ステップS3),その後TAP2値51を1だけインクリメントする(ステップS4)。そしてその状態で上記同様に初期位相調整動作を実行する(ステップS5)。
【0094】
その後再び各位相調整回路231−iの制御部10のTAP値11を読み出し(ステップS6),以降TAP2値51が最大値となる(ステップS7のYes)までステップS4〜S7のループの動作を繰り返す。
【0095】
これが終了した後、ステップS8にて、このように採取したTAP値11の解析を行う。
【0096】
以下図10、図11とともに、この位相調整回路231−iの動作検証動作につき、具体例を挙げて更に詳細に説明する。
【0097】
図10(a)はTAP2値51の時間の経過に伴う遷移を示し、同図(b)は、上記TAP2値51の遷移に伴って現れる、位相調整回路231−iが正常な場合のTAP値11の遷移の例を示し、同図(c)は同じく位相調整回路231−iが正常な場合のTAP値11の遷移の他の例を示し、同図(d)は同じく位相調整回路231−iが異常な場合のTAP値11の遷移の例を示す。
【0098】
ここで図10(a)に示す如くのTAP2値51の時間の経過に伴う遷移は図9の動作フローチャート中、ステップS1,S4の動作によって実現される。
【0099】
又図11は、図10(b)〜(d)のように遷移するTAP値11をその都度コントローラ9のファームウェア280の機能によって読み出した読み出し値を示す。このTAP値11の読み出し動作は、上述の図9の動作フローチャート中、ステップS3,S6の動作に該当する。
【0100】
この例では図10(a)及び図11に示す如く、TAP2値51を0〜4まで順次変化させ(図9中、ステップS1,S4)、それぞれの場合について初期位相調整動作を実行(同ステップS2,S5)し、その結果得られるTAP値11を読み出す(同ステップS3,S6)。
【0101】
図11に示す如く、図10(b)に示す正常例1では、TAP読み出し値として5→6→7→8→9との結果(図11)が得られた。同様に図10(c)の正常例2では3→4→5→6→7との結果(図11)が得られた。他方図10(d)に示される故障例では3→4→5→9→10との結果(図11)が得られた。
【0102】
ここで上記の如く、TAP値11がTAP2値51の遷移に追従して増減していれば位相調整回路231−iが正しく動作していると判断することが出来る。
【0103】
上記正常例1,2ではTAP2値51を+1変化させるとこれに応じてTAP値も+1変化しており正常と判断できる。
【0104】
他方上記故障例ではTAP2値51を2→3と+1変化させた際、TAP値が5→9と変化しており、その間の変化量は+4であり、TAP2値51の変化量+1に対し明らかに大きく変化しており、故障と判断出来る。
【0105】
ただし、ディレイライン60の特性にはバラツキがあるため、位相調整回路231−iが故障していない場合であっても、TAP2値51を+1変化させた場合に必ずしもTAP値11が正確に+1変化するとは限らない。このため、故障判定基準にある程度の幅を持たせることが望ましい。例えばTAP2値51を±1変化させた場合にこれに応じてTAPの値が±2変化した場合でも正常と判断し、±3以上変化した場合に初めて故障と判断するように故障判定基準に幅を与えればよい。
【0106】
次に受信チップ200の伝送マージンの測定機能について説明する。
【0107】
ここではまず位相量付与回路215の制御部50のTAP2値51を中心値に設定して上記の如くの初期位相調整動作を実行する。このとき得られた位相調整回路231−iの制御部10のTAP値11を初期値として保持する。そしてこれ以降に実行される初期位相調整動作では、TAP値11の自動更新がなされないようにTAP値11を固定しておく。すなわち位相調整回路231−iの位相調整機能を停止する。
【0108】
次にTAP2値51を変更して再び初期位相調整動作を実行し、そこで得られたパターン検出回路251−iのパターン検出フラグ81を参照する。
【0109】
この動作を繰り返すことでTAP2値51の変化に対するパターン検出結果を測定することが出来る。その測定結果により、パターンが正常に検出された場合はクロック信号の立ち下がりエッジが伝送窓内にあり、正常に検出されなかった場合は伝送窓外にあると判断することによりデータの伝送マージンが測定出来る。
【0110】
具体的には、コントローラ9のファームウェア280の機能により以下の手順を実行される。
【0111】
図12は受信チップ200による伝送マージンの測定動作の動作フローチャートを示す。
【0112】
ステップS11でTAP2値51を中心値に設定し、初期位相調整動作を実行する(ステップS12)。その結果得られたTAP値11を保持するとともに、以降の初期位相調整においてTAP値11が自動更新されないように、TAP値11を固定して位相調整回路231−iの位相調整機能を停止する(ステップS13)。
【0113】
次にTAP2値51を0に設定し(ステップS14)、その後初期位相調整動作を実行する(ステップS15)。但しこの場合上記の如くTAP値11が固定されているため、ディレイライン30の遅延量は変化せずに固定されている。その結果位相量付与回路215から供給されるクロック信号に対し、このように固定された遅延量が付与されてフリップフロップ回路241−iに供給される。フリップフロップ回路241−iでは供給されたクロック信号でトレーニングパターンのデータが取り込まれ、取り込まれたデータに基づいてパターン検出回路251−iでパターンの検出がなされる。そこで得られたパターン検出フラグ81が存在すればこれを読み出し、その後同フラグを消去する(ステップS16)。
【0114】
そしてTAP2値51を+1変化させ(ステップS17)、初期位相調整動作を実行する(ステップS18)。この場合も位相調整回路231−iのディレイライン30の遅延量は変化せずに固定されており、位相量付与回路215から供給されるクロック信号に対し、このように固定された遅延量が付与されてフリップフロップ回路241−iに供給される。フリップフロップ回路241−iでは供給されたクロック信号でトレーニングパターンのデータが取り込まれ、取り込まれたデータに基づいてパターン検出回路251−iでパターンの検出がなされる。そこで得られたパターン検出フラグ81が存在すればこれを読み出し、その後同フラグを消去する(ステップS19)。
【0115】
以降TAP2値51が最大値となる(ステップS20のYes)までステップS17〜S20のループの動作を繰り返す。
【0116】
これが終了した後、ステップS21にて、このように採取したパターン検出フラグの解析を行う。
【0117】
以下に図13,図14とともに、この伝送マージンの測定動作につき、動作例とともに更に詳細に説明する。
【0118】
図13(a)、(b)は、図12中ステップS11にてTAP2値51が4(中心値)とされた後であって最初の初期位相調整動作(同ステップS12)前のデータ波形とクロック信号波形との時間的な相互関係を示す。同図(c)は最初の初期位相調整動作(同ステップS12)後のクロック信号波形を示す。図13(a)、(c)に示される如く、この初期位相調整動作により、図4(c),(e)と同様にデータ波形の中心、すなわち伝送窓の中心にクロック信号の立ち下がりエッジが一致するように位相調整回路231−iによってクロック信号の遅延量が調整されている。
【0119】
尚ここで「伝送窓」とは、図13(a)に示すデータ波形中、フリップフロップ回路241−iによりクロック信号波形の立ち下がりエッジのタイミングでデータが取り込まれる際に正常なデータが得られる範囲を指す。
【0120】
図13(d)〜(l)は、図12中、ステップS14及びS17によって順次TAP2値51がインクリメントされた結果、これに応じて位相量付与回路215のディレイライン60によってクロック信号に対し付与される遅延量が増加し、その結果クロック信号が順次段階的に遅延してゆく様子を示す。すなわちここでは初期位相調整動作用のトレーニングパターンよりなるデータの位相は図13(a)に示された状態で固定されており、クロック信号の位相が上記ステップS14、S17によるTAP2値51のインクリメントに伴って順次段階的に遅延してゆく。そして上記の如く位相調整回路231−iの位相調整機能が停止されその遅延量が固定された[ステップS13]後には、位相量付与回路215から供給された後に位相調整回路231−iにてこの固定された遅延量が付与されたクロック信号によりフリップフロップ回路241−iにてトレーニングパターンのデータが取り込まれる。
【0121】
図12のフロー中、まずTAP2値51を4(中心値)として初期位相調整動作を実行する(図12中、ステップS11,S12)。その結果クロック信号とデータとの位相が調整され、クロック信号の立ち下がりエッジがデータの伝送窓の中心に一致する(図13(a)、(c))。そして上記の如くこのときのTAP値11を固定し、以後の初期位相調整動作では自動更新がなされないようにする。
【0122】
受信チップ200ではクロック信号の立ち下がりエッジでデータがフリップフロップ回路241−iに取り込まれ、パターン検出回路251−iにてデータのトレーニングパターンが検出されるとその制御部80のレジスタにパターン検出フラグ81がセットされる。
【0123】
クロック信号の立ち下がりエッジがデータの伝送窓内の場合、すなわち図13(f)〜(j)の場合にはクロック信号の立ち下がりエッジにおいてデータ波形が安定しているため、フリップフロップ回路241−iにおいてクロック信号の立ち下がりエッジにて正しくデータが取り込まれる。
【0124】
他方クロック信号の立ち下がりエッジがデータの伝送窓外の場合、すなわち図13(d)、(e)、(k)、(l)の場合にはクロック信号の立ち下がりエッジにおいてデータ波形が過渡状態で安定していないため、フリップフロップ回路241−iにおいてクロック信号の立ち下がりエッジにて正しくデータが取り込まれない。
【0125】
次にTAP2値51が0に設定され初期位相調整動作(但しこのときには上記の如く位相調整回路231−iのディレイライン30の遅延量は固定されている)が実行される(図12中ステップS14,S15)。初期位相調整動作が終了した後、パターン検出回路251−iの制御部80のレジスタにパターン検出フラグ81が存在すればこれが読み出される。そして次の初期位相調整動作に際にパターン検出フラグ81が書き込まれるのに備え、当該レジスタがクリアされる(ステップS16)。
【0126】
以後同様の手順にてTAP2値51が1から8まで、すなわちTAP2値51の全範囲に亘って変化されその都度初期位相調整動作が実行される(ステップS17〜S20のループ)。
【0127】
図14はこのようにして得られたパターン検出フラグ81の読み出し結果を示す。
【0128】
同図に示される如く、TAP2値51が0,1,7,8、すなわち図13(d),(e)、(k)、(l)の場合にはクロック信号の立ち下がりエッジがデータの伝送窓外にあるため、正しくデータ受信できずトレーニングパターンが検出されない。
【0129】
他方TAP2値51が2,3,4,5,6の場合、すなわち図13(f)〜(j)の場合にはクロック信号の立ち下がりエッジがデータの伝送窓内にあるため、正しくデータが取り込まれトレーニングパターンが検出される。
【0130】
つまりTAP2値51が2〜6の範囲(すなわちTAP2値51値の変動幅として5に対応する)がデータの伝送窓に対応すると判定出来る。ここでTAP2値51を各+1変化させた際の位相量付与回路215の遅延量の変化量を予め測定しておくことによりデータの伝送窓の幅を算出することができる。
【0131】
例えばTAP2値51を各+1変化させた際のディレイライン60の遅延量の変化量が100psであった場合、データの伝送窓の幅、すなわち伝送マージンは、これに上記TAP2値51の幅5を掛けることにより、500psと得られる。
【0132】
図15は上述の本発明の実施例におけるコンピュータシステムに設けられたコントローラ9を構成するコンピュータのハードウェア構成例を示すブロック図である。
【0133】
図15に示すごとく、同コンピュータ500(すなわちコントローラ9)は、与えられたプログラムを構成する命令を実行することによって様々な動作を実行するためのCPU501と、操作部502と、CPU501が実行するプログラム、データ等を記憶したり作業領域として使用されるメモリ504と,インターネット、LAN等の通信網509を介して外部サーバからプログラムをダウンロード等するためのモデム508とを有する。
【0134】
又上記メモリ504は、いわゆるメモリ(RAM等)と不揮発メモリと(いずれも図示を省略する)に大別される。
【0135】
又上記コントローラ9として機能する当該コンピュータは、直接配線により、あるいは上記モデム508及びLAN等の通信網509を介して図5に示すコンピュータシステムの各チップセットBと接続される。
【0136】
同コンピュータ500では、その製品出荷時、メモリ504に含まれる上記不揮発メモリに上記ファームウェア280が格納される。
【0137】
そしてこのファームウェア280がメモリ504に含まれる上記いわゆるメモリ(RAM等)にロードされ、これがCPU501によって実行されることにより、図5に示すコンピュータシステムの各チップセットBに含まれる受信チップ200に対して、図9とともに上述の位相調整回路231−iの位相調整動作の検証動作あるいは図12とともに上述の伝送マージンの測定動作が実行される。
【0138】
このように本発明の実施例では受信チップ200に位相量付与回路215を設け、各位相調整回路231−iが有するレジスタに格納されたTAP値11が受信チップ200の動作中にコントローラ9のファームウェア280の機能によって読み書き可能な構成とされている。このため位相調整回路231−iによる位相調整動作の検証がデータ入力回路221−1〜221−nに入力される全信号につき同時に、かつ自動的に実施される。同様にデータの伝送マージンの測定がデータ入力回路221−1〜221−nに入力される全信号につき同時に、かつ自動的に実施される。このため装置評価及び故障解析が極めて容易になし得るとともに故障品の排除も極めて容易になし得る。
【0139】
本発明は以下の付記に記載の構成をとり得る。
(付記1)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号に所定の位相量を付与する位相量付与手段とを有する受信装置における前記位相調整手段の位相調整機能を評価するための位相調整機能の評価方法であって、
付与位相量変化手段が前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる段階と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する段階とよりなる位相調整機能の評価方法。
(付記2)
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる付記1に記載の位相調整機能の評価方法。
(付記3)
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は前記複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は前記複数のデータ信号に付与される位相量の変化のたびに前記記憶手段に格納する構成とされてなる、付記2に記載の位相調整機能の評価方法。
(付記4)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号に所定の位相量を付与する位相量付与手段とを有する受信装置における前記複数のデータ信号が有する伝送マージンの測定方法であって、
前記位相調整手段の位相調整機能を停止した上で付与位相量変化手段が前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる段階と、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が前記所定の態様で変化されるたびに前記クロック信号により前記データ信号が正しく取り込まれるか否かを判定することにより前記データ信号の伝送マージンを測定する段階とよりなる伝送マージンの測定方法。
(付記5)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号へ所定の位相量を付与する位相量付与手段と、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する格納手段とよりなる情報処理装置。
(付記6)
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる付記5に記載の情報処理装置。
(付記7)
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は前記複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は前記複数のデータ信号に付与されるクロック信号に与えられる位相量の変化のたびに前記記憶手段に格納する構成とされてなる、付記6に記載の情報処理装置。
(付記8)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号に所定の位相量を付与する位相量付与手段と、
前記位相調整手段の位相調整機能を停止した上で前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段とよりなり、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が前記所定の態様で変化されるたびに前記クロック信号により前記データ信号が正しく取り込まれるか否かを判定することにより前記データ信号の伝送マージンを測定する構成とされてなる情報処理装置。
(付記9)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号へ所定の位相量を付与する位相量付与手段と、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する格納手段としてコンピュータを機能させるための命令よりなるプログラム。
(付記10)
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる付記9に記載のプログラム。
(付記11)
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は複数のデータ信号に付与される位相量の変化のたびに前記記憶手段に格納する構成とされてなる、付記10に記載のプログラム。
(付記12)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号に所定の位相量を付与する位相量付与手段と、
前記位相調整手段の位相調整機能を停止した上で前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段としてコンピュータを機能させるための命令よりなるプログラムであって、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が前記所定の態様で変化されるたびに前記クロック信号により前記データ信号が正しく取り込まれるか否かを判定することにより前記データ信号の伝送マージンを測定する構成とされてなるプログラム。
(付記13)
付記9乃至12のうちの何れか一項に記載のプログラムを格納したコンピュータ読取可能な情報記録媒体。
【図面の簡単な説明】
【0140】
【図1】従来の一例の送信チップ及び受信チップの構成を説明するためのブロック図である。
【図2】図1中、位相調整回路の機能を説明するためのブロック図である。
【図3】図1中、パターン検出回路の機能を説明するためのブロック図である。
【図4】図1中、位相調整回路の動作例を説明するためのタイムチャートである。
【図5】本発明の一実施例における送信チップ及び受信チップを適用可能なコンピュータシステムについて説明するためのブロック図である。
【図6】本発明の一実施例における送信チップ及び受信チップの構成を説明するためのブロック図である。
【図7】図6中、位相調整回路の機能を説明するためのブロック図である。
【図8】図6中、位相量付与回路の機能を説明するためのブロック図である。
【図9】本発明の一実施例による位相調整回路の動作検証動作の動作フローチャートである。
【図10】図9に示される位相調整回路の動作検証動作の動作例を説明するためのタイムチャートである。
【図11】図10に示す動作例において採取したTAP値の解析結果を示す図である。
【図12】本発明の一実施例による伝送マージンの測定手順を説明するための動作フローチャートである。
【図13】図12に示す伝送マージンの測定手順による伝送マージンの測定例について説明するためのタイムチャートである。
【図14】図13に示す伝送マージンの測定例において各TAP2値の設定に対し採取されたパターン検出フラグの読み出し結果を示す図である。
【図15】図5中のコントローラを構成するコンピュータの構成例について説明するためのブロック図である。
【符号の説明】
【0141】
9 コントローラ
100 送信チップ
200 受信チップ
215 位相量付与回路
231−1〜n、231−i 位相調整回路
241−1〜n、241−i フリップフロップ回路
251−1〜n、251−i パターン検出回路
280 ファームウェア
【技術分野】
【0001】
本発明は位相調整機能の評価方法、情報処理装置、プログラム及びコンピュータ読取可能な情報記録媒体に関する。
【背景技術】
【0002】
図1は従来の一例の送信チップ及び受信チップの構成を説明するためのブロック図である。
【0003】
これら送信チップ100及び受信チップ200'は、例えば図5とともに後述する如くのコンピュータシステムにおいて、システムボード1−iとメモリシステムインターコネクト3との間あるいはメモリシステムインターコネクト3とIOユニット2−iとの間のデータ伝送に係る部分に適用される半導体集積回路を構成するシリコンチップである。
【0004】
送信チップ100は位相同期回路(PLL)110、クロック出力回路115、データ出力回路141−1〜141−n(代表して141−iと表す場合がある)、フリップフロップ回路131−1〜131−n(代表して131−iと表す場合がある)、データ選択回路121−1〜121−n(代表して121−iと表す場合がある)から構成される。
【0005】
データ選択回路121−iは通常データとトレーニングパターンとの内の何れかを選択してデータ出力回路141−iに対しこれを提供する。
【0006】
このトレーニングパターンは送受信チップ100,200'間で予め決められたデータ列であり、後述する初期位相調整動作において使用される。
【0007】
受信チップ200'はクロック入力回路210、データ入力回路221−1〜221−n(代表して221−iと表す場合がある)、位相調整回路231'−1〜231'―n(代表して231'−iと表す場合がある)、フリップフロップ回路241−1〜241−n(代表して241−iと表す場合がある)、パターン検出回路251−1〜251−n(代表して251−iと表す場合がある)から構成される。
【0008】
又図2に示す如く位相調整回路231'―iはディレイライン(DL)30、位相検出部20、制御部10から構成される。
【0009】
ディレイライン30は制御部10が有するレジスタに格納されたポインタ(TAP値)11で指示される値によってその遅延量が決定され、当該遅延量が変化されることにより入力クロック信号の位相が変化される。
【0010】
位相検出部20は入力クロック信号と入力データとの間の位相関係を検出して制御部10にTAP値11の増減を指示する。
【0011】
制御部10は位相検出部20からの指示に従ってそのTAP値11を更新する。
【0012】
図3に示す如くパターン検出回路251−iはパターン検出部90、制御部80から構成される。
【0013】
パターン検出回路251−iは初期位相調整動作時にパターン検出部90で上記トレーニングパターンを検出すると所定の検出フラグ81を発生しこれを制御部80で保持する。
【0014】
以下このような回路構成の受信チップ200'における位相調整動作について説明する。
【0015】
ここで送受信チップ100,200'間のデータ伝送において、受信チップ200'のフリップフロップ回路241−iにおけるクロック信号によるデータの取り込みの際のマージン(以下「伝送マージン」と称する)の確保のため、データ波形の中心にクロック信号の立ち下がりエッジを合わせた上でフリップフロップ回路241−iに入力する必要がある(図4参照)。
【0016】
電源投入直後はクロック信号とデータとの間の位相関係にズレが生じ正常な伝送が不可能な場合もあり、上記トレーニングパターンを用いて適切な位相関係を確立する必要がある。そのための位相調整動作を初期位相調整動作と称する。
【0017】
この初期位相調整動作時には送信チップ100のデータ選択回路121−iはトレーニングパターンを選択して、これを出力する。
【0018】
受信チップ200'では、送信チップ100から送信されクロック入力回路210を介し入力されるクロック信号と、各データ入力回路221−iを介して入力される上記トレーニングパターンよりなるデータとが位相調整回路231'−iの位相検出部20に入力され、そこで位相調整方向が決定される。
【0019】
図4はこの位相検出部20による位相調整動作を例示によって説明するためのタイムチャートである。
【0020】
図4(a)に示すデータの立ち上がりエッジで同図(b)に示すクロック信号のH/L(ハイ/ロー)レベルをサンプリングし、これが同図(b)に示される如くHレベルなら同図(c)に示す如くクロック信号を遅らせる方向に位相を調整し、他方同図(d)に示す如くLレベルなら同図(e)に示す如くクロック信号を進める方向に位相を調整すべく、制御部10のTAP値11が自動的に増減される。その結果同図(c),(e)に示す如く、データ波形の中心とクロック信号の立ち下がりエッジとが一致するように両者間の位相関係が調整される。
【0021】
上記トレーニングパターンは有限長であり、送信チップ100がトレーニングパターンの全てを送信し終わった時点で初期位相調整動作が終了される。
【0022】
この初期位相調整動作の成功・失敗はパターン検出回路251−iのパターン検出部90が発生し制御部80で保持されるパターン検出フラグ81で判定される。
【0023】
図4(c),(e)とともに上述の如くクロック信号の立ち下がりエッジとデータ波形の中心とが合致するように調整出来た場合にはフリップフロップ回路241−iにおいて正しくデータの取り込みがなされるため送信チップ100から送信されたトレーニングパターンがパターン検出回路251−iのパターン検出部90で正しく検出される。その場合パターン検出部90はパターン検出フラグ81を発生し制御部80で保持する。
【0024】
他方何らかの原因で正常な位相調整がなされなかった場合には正しくデータの取り込みがなされず、もってトレーニングパターンがパターン検出回路251−iのパターン検出部90で正しく検出されない。その場合パターン検出部90はパターン検出フラグ81を発生しない。
【0025】
制御部80で保持されたパターン検出フラグ81は外部のファームウェア280'の機能により図示せぬ外部のコントローラに取り込まれる。その結果このコントローラにより、当該初期位相調整動作時の各位相調整回路231'−iによる位相調整動作の成功・失敗が認識される。
【0026】
上記位相調整回路231'−i内のディレイライン30又は位相検出部20又は制御回路10に何らかの故障が生じた場合、位相調整回路231'−iの位相調整機能が損なわれ、正常な位相調整動作がなされないようになる。これにより周囲温度、電源電圧、周波数、配線長等の条件によって動作不良が生じることがある。したがってこのように位相調整回路231'−iの位相調整機能が損なわれた場合にこれを検出するための構成が望まれる。
【0027】
又位相調整回路231'−iによる位相調整動作は自動的にデータとクロック信号との間の位相を最適化するものであるが、最適化された場合の伝送マージンがどの程度であるかを確かめたい場合がある。その場合いわゆる伝送窓(図13とともに後述する)を測定することが要される。従来の伝送窓の測定はオシロスコープを使用して1信号ずつ波形観測するものであった。このため信号線数が多い場合には全信号の確認には相当の時間を要していた。
【特許文献1】特許第2541186号
【特許文献2】特開昭61−292278号公報
【特許文献3】特開平7−283819号公報
【発明の開示】
【発明が解決しようとする課題】
【0028】
本発明はこのような問題点に鑑みてなされたものであり、位相調整回路における位相調整動作を比較的簡易に且つ確実に評価し得る構成を提供することを目的とする。
【課題を解決するための手段】
【0029】
上記目的の達成のため本発明では各位相調整手段に入力されるクロック信号又は各データ信号へ所定の位相量を与える位相量付与手段を設け、位相量付与手段によってクロック信号又は各データ信号に与えられる所定の位相量を所定の態様で変化させ、これに応じて位相調整手段が実施する位相調整機能の動作結果を格納するようにした。
【0030】
このように位相量付与手段によってクロック信号又は各データ信号に与えられる所定の位相量を所定の態様で変化させ、これに応じて位相調整手段が実施する位相調整機能の動作結果を格納するようにしたため、通常運用時に生じ得る入力クロック信号と入力データ信号との位相差の変動を効果的にシミュレートすることが可能となり、位相調整手段の位相調整機能を簡易に且つ確実に検証することが可能となる。
【発明の効果】
【0031】
このように本発明によれば位相調整手段の位相調整機能を簡易に且つ確実に検証することが出来るため、位相調整手段の位相調整機能に何らかの異常が生じた場合でもこれを確実に検出して対処することが可能となり、コンピュータシステム等におけるデータ伝送の信頼性を効果的に向上可能となる。
【発明を実施するための最良の形態】
【0032】
本発明の実施の形態はファームウェアで制御可能な複数に分割された位相調整回路の各々の位相調整機能の自動評価を行う構成を有する。更に各位相調整回路の動作検証及び伝送マージンの測定が自動的に実行されるようにした。その結果装置評価及び故障解析を極めて容易になし得る。
【0033】
ここで上記複数に分割された位相調整回路は個々独立に動作可能である。
【0034】
又これら複数に分割された位相調整回路が有するレジスタの内容が同回路の動作中にファームウェアから読み書き可能とされる。
【0035】
又ファームウェアから位相調整回路の動作を制御してその動作結果を解析することで同回路の位相調整機能の評価が自動的に行われるようにした。
【実施例1】
【0036】
以下本発明の実施例の構成につき図とともに詳細に説明する。
【0037】
図5は本発明の一実施例による送信チップ及び受信チップを適用可能なコンピュータシステムの一例の構成を示すブロック図である。
【0038】
同図に示す如く当該コンピュータシステムはシステムボード1−0〜1−7(代表して1−iと表す場合がある),IOユニット2−0〜2−7(代表して2−iと表す場合がある)及びメモリシステムインターコネクト3を含む。
【0039】
各システムボード1−iはCPU5及びメモリ7を搭載するボードである。又各IOユニット2−iはPCIカード、ハードディスク装置等のIO装置を搭載するボードである。
【0040】
メモリチップインターコネクト3はこれらシステムボード1−0〜1−7及びIOユニット2−0〜2−7相互間を電気的に接続しその間の信号のやりとりを可能にするためのボードである。
【0041】
これら各ボードにはチップセットと称される制御LSI(B)が搭載されている。これらチップセットBの間は所定のデータ伝送路Cによって相互に接続されており、もって相互にデータの送受信が可能である。
【0042】
本発明の一実施例による送信チップ及び受信チップはこれらチップセットBにおいて、上記データの送受信の機能を担う半導体集積回路部分を構成するシリコンチップ(図5中、A)として適用され得る。
【0043】
このコンピュータシステムにはコントローラ9が設けられており、このコントローラ9は上記の各チップセットBに接続され、後述するファームウェア280の機能により上記データの送受信に係る位相調整機能の自動評価動作(後述)を実行する。
【0044】
図6は本発明の一実施例による送信チップ及び受信チップの構成を説明するためのブロック図である。
【0045】
これら送信チップ100及び受信チップ200は、例えば図5とともに前述のコンピュータシステムにおいて、システムボード1−iとメモリシステムインターコネクト3との間あるいはメモリシステムインターコネクト3とIOユニット2−iとの間のデータ伝送に係る部分に適用される半導体集積回路を構成する。
【0046】
各チップ100,200間は、当該各チップ100,200に含まれるクロック出力回路115とクロック入力回路210との間がクロック線で接続され、各データ出力回路141−iと対応するデータ入力回路221−iとの間がデータ線で接続されている。
【0047】
送信チップ100は位相同期回路(PLL)110、上記クロック出力回路115、上記データ出力回路141−1〜141−n(代表して141−iと表す場合がある)、フリップフロップ回路131−1〜131−n(代表して131−iと表す場合がある)、データ選択回路121−1〜121−n(代表して121−iと表す場合がある)から構成される。
【0048】
PLL110は所定のクロック信号を生成する。
【0049】
クロック出力回路115及びデータ出力回路141−iの各々は増幅回路よりなる。
【0050】
データ選択回路121−iは当該コンピュータシステムが通常に運用される際に与えられる通常データと上記初期位相調整動作時に与えられる上記トレーニングパターンとの内の何れかを選択してデータ出力回路141−iに供給する。
【0051】
このトレーニングパターンは送受信チップ100,200との間で予め決められた所定のデータ列である。
【0052】
受信チップ200は上記クロック入力回路210、上記データ入力回路221−1〜221−n(代表して221−iと表す場合がある)、位相量付与回路215、位相調整回路231−1〜231―n(代表して231−iと表す場合がある)、フリップフロップ回路241−1〜241−n(代表して241−iと表す場合がある)、パターン検出回路251−1〜251−n(代表して251−iと表す場合がある)から構成される。
【0053】
クロック入力回路210及びデータ入力回路221−iの各々は増幅回路よりなる。
【0054】
又図7に示す如く位相調整回路231―iはディレイライン(DL)30、位相検出部20、制御部10から構成される。
【0055】
ディレイライン30は制御部10が有するレジスタに格納されたポインタ(TAP値)11で指示される値によってその遅延量が決定され、当該遅延量が変化されることにより入力クロック信号の位相が変化される。
【0056】
このディレイライン30としては周知の技術を適用可能であり、例えば特許文献1に記載の可変遅延回路の如くタップ付遅延線のタップを選択することにより遅延量を可変するもの等を適用可能である。
【0057】
位相検出部20は入力クロック信号と入力データとの間の位相関係を検出して制御部10にTAP値11の増減を指示する。
【0058】
制御部10は、位相検出部20からの指示に従ってそのTAP値11の値を更新する。
【0059】
図3に示す如くパターン検出回路251−iはパターン検出部90、制御部80から構成される。
【0060】
パターン検出回路251−iは初期位相調整動作時にパターン検出部90で上記トレーニングパターンを検出すると所定の検出フラグ81を発生しこれを制御部80で保持する。
【0061】
図6に示す送信チップ100は図1とともに上述の従来技術の送信チップ100と同様の構成を有する。
【0062】
又図6の受信チップ200は、図1とともに上述の従来技術の受信チップ200'と対比すると、各位相調整回路231−iにおいて制御部10のTAP値11がコントローラ9のファームウェア280の機能により読み書き可能な構成とされている点及び新たに位相量付与回路215が追加された点以外は従来技術の受信チップ200'と同様の構成を有する。
【0063】
尚図6,図7の構成では上記の如く位相調整回路231−iにおいてクロック信号の側の位相を変化させることによりクロック信号とデータとの間の位相関係を変化させているが、これとは異なり、データ側にディレイライン(DL)を設けデータの側の位相を変化させることによりクロック信号とデータとの間の位相関係を変化させるようにしてもよい。
【0064】
送信チップ100ではデータ選択回路121−iにて通常データ又はトレーニングパターンを選択して出力し、これがフリップフロップ回路131−iにてPLL110から供給されるクロック信号のタイミングで取り込まれ、その信号がデータ出力回路141−iを介して受信チップ200へ送信される。又クロック信号はクロック出力回路115を介して別途受信チップ200へ送信される。
【0065】
又受信チップ200ではクロック入力回路210を介して受信されたクロック信号に対して位相量付与回路215により所定の位相量が付与されて各位相調整回路231−iに供給される。
【0066】
他方各データ入力回路221−iを介して受信されたデータはフリップフロップ回路241−iにおいて位相調整回路231−iで位相が調整されたクロック信号のタイミングで取り込まれ、後段の回路に対し受信データとして提供される。
【0067】
以下このような回路構成の受信チップ200における位相調整動作について説明する。
【0068】
ここで送受信チップ100,200間のデータ伝送では受信チップ200のフリップフロップ回路241−iにおけるクロック信号によるデータの取り込みの際の伝送マージンの確保のため、データ波形の中心にクロック信号の立ち下がりエッジを合わせた上でフリップフロップ回路241−iに入力する必要がある(図4参照)。
【0069】
上記の如く当該コンピュータシステムにおいて電源投入直後はクロック信号とデータとの間の位相関係にズレが生じ正常な伝送が出来ないような場合もあるため、上記トレーニングパターンを用いてクロック信号とデータとの間に適切な位相関係を確立する必要がある。これが初期位相調整動作と称され、当該トレーニングパターンによる初期位相調整動作が正常に終了した後、送信チップ100のデータ選択回路121−iで通常データが選択され、送信チップ100と受信チップ200との間で通常データの送受信が開始される。
【0070】
初期位相調整動作時には送信チップ100のデータ選択回路121−iはトレーニングパターンを選択して出力する。又受信チップ200では送信チップ100から送信されクロック入力回路210及び位相量付与回路215を介し入力されるクロック信号と、各データ入力回路221−iを介して入力される上記トレーニングパターンよりなるデータとが位相調整回路231−iの位相検出部20に入力され、そこで位相調整方向が決定される。
【0071】
位相検出部20による位相調整動作は図4とともに上述の如くになされるためここでの再度の説明は省略する。
【0072】
この位相調整動作の成功・失敗はパターン検出回路251−iのパターン検出部90が発生し制御部80が保持するパターン検出フラグ81の有無により判定される。
【0073】
図4(c),(e)とともに上述の如くクロック信号の立ち下がりエッジとデータ波形の中心とが合致するように調整された場合にはフリップフロップ回路241−iにおいて正しくデータの取り込みがなされる。このため送信チップ100から送信されたトレーニングパターンがパターン検出回路251−iのパターン検出部90で正しく検出され、その結果パターン検出部90はパターン検出フラグ81を発生し制御部80で保持する。
【0074】
他方何らかの原因で上記初期位相調整動作においてクロック信号とデータとの間の位相関係についての正常な調整がなされなかった場合、フリップフロップ回路241−iにて正しくデータの取り込みがなされない。その結果トレーニングパターンがパターン検出回路251−iのパターン検出部90で正しく検出されず、パターン検出部90はパターン検出フラグ81を発生しない。
【0075】
制御部80で保持されたパターン検出フラグ81は上記コントローラ9に設けられたファームウェア280の機能により同コントローラ9に取り込まれる。その結果このコントローラ9によって当該初期位相調整動作時の各位相調整回路231−iによる位相調整動作の成功・失敗が認識される。すなわちパターン検出回路251−iの制御部80のレジスタからパターン検出フラグ81が得られた場合にはコントローラ9のファームウェア280は該当する位相調整回路231−iによる位相調整が成功したものと判定し、同パターン検出フラグが得られなかった場合には位相調整が失敗したと判定する。
【0076】
このような位相調整回路231−iによる位相調整動作はその制御部10の制御機能により自動的に実行される。ここで同回路内のディレイライン30又は位相検出部20又は制御回路10に何らかの故障が生じた場合、位相調整回路231−iの位相調整機能が損なわれ、正常な位相調整動作がなされないようになる。これにより周囲温度、電源電圧、周波数、配線長等の条件によって動作不良が生じた場合、その原因の特定が困難な場合がある。
【0077】
又この位相調整動作は図4とともに上述の如く自動的にデータとクロック信号との位相関係を最適化するものであるが、最適化された場合の伝送マージンがどの程度であるかを確かめるためにはいわゆる伝送窓(図13とともに後述する)を測定することが要される。この伝送窓の測定は従来は前記の如くオシロスコープを使用して1信号ずつ波形観測することによりなされていた。したがって信号線数が多い場合には全信号の確認に相当の時間を要していた。
【0078】
このような問題点の解決のため本発明の実施例による受信チップ200では入力クロック信号の位相を任意に変更できるように、位相調整回路231−iとは別に位相量付与回路215を設けた。
【0079】
図8に示す如く、この位相量付与回路215にはディレイライン(DL2)60及び制御部50が含まれ、制御部50ではそのレジスタにTAP2値51が格納される。
【0080】
又本実施例による受信チップ200では、図7,図8に示すように、各位相調整回路231−iの制御部10が有するレジスタの格納内容(TAP値11)及び位相量付与回路215の制御部50が有するレジスタの格納内容(TAP2値51)が、当該受信チップ200の動作中にコントローラ9のファームウェア280の機能により読み書き可能な構成とされている。
【0081】
尚上述の初期位相調整動作時の位相調整動作においては位相量付与回路215の制御部50のレジスタに格納されたTAP2値51の設定値は固定された状態とされる。したがってその間、位相量付与回路215のディレイライン(DL2)60は固定された位相量、すなわち遅延量を入力クロック信号に付与し、そのように固定された位相量が付与されたクロック信号が各位相調整回路231−iに供給される。
【0082】
尚本実施例では位相調整回路231−i及び位相量付与回路215のそれぞれのディレイライン30及び60として全て同一仕様のものが適用されているものとする。又各ディレイライン30,60の遅延量は、TAP値11,TAP2値51が+1変化されることに伴ってその都度等しい時間分増加され、同様にTAP値11,TAP2値51が−1変化されることに伴ってその都度等しい時間分減少される構成とされている。
【0083】
次に受信チップ200における位相調整回路231−iの動作検証動作について説明する。
【0084】
ここではまずコントローラ9のファームウェア280の機能により、位相量付与回路215の制御部50が有するレジスタに格納されたTAP2値51が変更されこれに応じて上記の如くディレイライン60の遅延量が変更され、その状態で上記トレーニングパターンを使用した初期位相調整動作が実行される。
【0085】
この初期位相調整動作の終了後、各位相調整回路231−iの制御部10のレジスタに格納されたTAP値11がコントローラ9のファームウェア280の機能により読み出される。
【0086】
ここで上記の如くこのTAP値11により該当する位相調整回路231−iのディレイライン30における遅延量が決定されるため、TAP値11は該当するディレイライン30の遅延量に相当する値である。したがって初期位相調整動作後に得られるTAP値11は、当該初期位相調整動作に関する情報、すなわちクロック信号の立ち下がりエッジをデータ波形の中央(すなわち伝送窓の中心)に合致させるようにクロック信号を遅延させるためにクロック信号に付与する遅延量を示す。
【0087】
上記の如く位相量付与回路215の制御部50のレジスタに格納されたTAP2値51がファームウェア280により変更されるとこれに伴ってディレイライン60からクロック信号に付与される位相量が変化し、その結果各位相調整回路231−iに供給されるクロック信号の位相量が変化する。
【0088】
その結果各位相調整回路231−iにおいて、入力されるデータとクロック信号との間の位相関係が変化する。再度初期位相調整を実施すると、これに応じ図4とともに上述した如くの位相調整回路231−iの位相調整機能により、自動的にそのTAP11が増減されてディレイライン30の遅延量が調整され、図4(c),(e)に示す如くクロック信号の立ち下がりエッジがデータの中央に合致するように位相調整動作がなされる。
【0089】
この動作が繰り返されることで位相量付与回路215の制御部50のTAP2値51の変化に対する各位相調整回路231−iの制御部10のTAP11の変化がその都度測定される。その結果、TAP11がTAP2値51の増減に追従して増減するような測定結果が得られた場合には位相調整回路231−iが正しく動作していると判断出来る。逆にこれが追従していなかった場合何らかの故障が生じたものと判断出来る。またその場合同時に故障時の位相調整回路231−iの特性も測定出来る。
【0090】
具体的にはコントローラ9のファームウェア280の機能により以下の手順が実行される。
【0091】
図9は同手順を説明するための動作フローチャートである。
【0092】
ステップS1でTAP2値51を0に設定した後、図4とともに上述の初期位相調整動作を実行する(ステップS2)。
【0093】
その後各位相調整回路231−iの制御部10のTAP値11を読み出し(ステップS3),その後TAP2値51を1だけインクリメントする(ステップS4)。そしてその状態で上記同様に初期位相調整動作を実行する(ステップS5)。
【0094】
その後再び各位相調整回路231−iの制御部10のTAP値11を読み出し(ステップS6),以降TAP2値51が最大値となる(ステップS7のYes)までステップS4〜S7のループの動作を繰り返す。
【0095】
これが終了した後、ステップS8にて、このように採取したTAP値11の解析を行う。
【0096】
以下図10、図11とともに、この位相調整回路231−iの動作検証動作につき、具体例を挙げて更に詳細に説明する。
【0097】
図10(a)はTAP2値51の時間の経過に伴う遷移を示し、同図(b)は、上記TAP2値51の遷移に伴って現れる、位相調整回路231−iが正常な場合のTAP値11の遷移の例を示し、同図(c)は同じく位相調整回路231−iが正常な場合のTAP値11の遷移の他の例を示し、同図(d)は同じく位相調整回路231−iが異常な場合のTAP値11の遷移の例を示す。
【0098】
ここで図10(a)に示す如くのTAP2値51の時間の経過に伴う遷移は図9の動作フローチャート中、ステップS1,S4の動作によって実現される。
【0099】
又図11は、図10(b)〜(d)のように遷移するTAP値11をその都度コントローラ9のファームウェア280の機能によって読み出した読み出し値を示す。このTAP値11の読み出し動作は、上述の図9の動作フローチャート中、ステップS3,S6の動作に該当する。
【0100】
この例では図10(a)及び図11に示す如く、TAP2値51を0〜4まで順次変化させ(図9中、ステップS1,S4)、それぞれの場合について初期位相調整動作を実行(同ステップS2,S5)し、その結果得られるTAP値11を読み出す(同ステップS3,S6)。
【0101】
図11に示す如く、図10(b)に示す正常例1では、TAP読み出し値として5→6→7→8→9との結果(図11)が得られた。同様に図10(c)の正常例2では3→4→5→6→7との結果(図11)が得られた。他方図10(d)に示される故障例では3→4→5→9→10との結果(図11)が得られた。
【0102】
ここで上記の如く、TAP値11がTAP2値51の遷移に追従して増減していれば位相調整回路231−iが正しく動作していると判断することが出来る。
【0103】
上記正常例1,2ではTAP2値51を+1変化させるとこれに応じてTAP値も+1変化しており正常と判断できる。
【0104】
他方上記故障例ではTAP2値51を2→3と+1変化させた際、TAP値が5→9と変化しており、その間の変化量は+4であり、TAP2値51の変化量+1に対し明らかに大きく変化しており、故障と判断出来る。
【0105】
ただし、ディレイライン60の特性にはバラツキがあるため、位相調整回路231−iが故障していない場合であっても、TAP2値51を+1変化させた場合に必ずしもTAP値11が正確に+1変化するとは限らない。このため、故障判定基準にある程度の幅を持たせることが望ましい。例えばTAP2値51を±1変化させた場合にこれに応じてTAPの値が±2変化した場合でも正常と判断し、±3以上変化した場合に初めて故障と判断するように故障判定基準に幅を与えればよい。
【0106】
次に受信チップ200の伝送マージンの測定機能について説明する。
【0107】
ここではまず位相量付与回路215の制御部50のTAP2値51を中心値に設定して上記の如くの初期位相調整動作を実行する。このとき得られた位相調整回路231−iの制御部10のTAP値11を初期値として保持する。そしてこれ以降に実行される初期位相調整動作では、TAP値11の自動更新がなされないようにTAP値11を固定しておく。すなわち位相調整回路231−iの位相調整機能を停止する。
【0108】
次にTAP2値51を変更して再び初期位相調整動作を実行し、そこで得られたパターン検出回路251−iのパターン検出フラグ81を参照する。
【0109】
この動作を繰り返すことでTAP2値51の変化に対するパターン検出結果を測定することが出来る。その測定結果により、パターンが正常に検出された場合はクロック信号の立ち下がりエッジが伝送窓内にあり、正常に検出されなかった場合は伝送窓外にあると判断することによりデータの伝送マージンが測定出来る。
【0110】
具体的には、コントローラ9のファームウェア280の機能により以下の手順を実行される。
【0111】
図12は受信チップ200による伝送マージンの測定動作の動作フローチャートを示す。
【0112】
ステップS11でTAP2値51を中心値に設定し、初期位相調整動作を実行する(ステップS12)。その結果得られたTAP値11を保持するとともに、以降の初期位相調整においてTAP値11が自動更新されないように、TAP値11を固定して位相調整回路231−iの位相調整機能を停止する(ステップS13)。
【0113】
次にTAP2値51を0に設定し(ステップS14)、その後初期位相調整動作を実行する(ステップS15)。但しこの場合上記の如くTAP値11が固定されているため、ディレイライン30の遅延量は変化せずに固定されている。その結果位相量付与回路215から供給されるクロック信号に対し、このように固定された遅延量が付与されてフリップフロップ回路241−iに供給される。フリップフロップ回路241−iでは供給されたクロック信号でトレーニングパターンのデータが取り込まれ、取り込まれたデータに基づいてパターン検出回路251−iでパターンの検出がなされる。そこで得られたパターン検出フラグ81が存在すればこれを読み出し、その後同フラグを消去する(ステップS16)。
【0114】
そしてTAP2値51を+1変化させ(ステップS17)、初期位相調整動作を実行する(ステップS18)。この場合も位相調整回路231−iのディレイライン30の遅延量は変化せずに固定されており、位相量付与回路215から供給されるクロック信号に対し、このように固定された遅延量が付与されてフリップフロップ回路241−iに供給される。フリップフロップ回路241−iでは供給されたクロック信号でトレーニングパターンのデータが取り込まれ、取り込まれたデータに基づいてパターン検出回路251−iでパターンの検出がなされる。そこで得られたパターン検出フラグ81が存在すればこれを読み出し、その後同フラグを消去する(ステップS19)。
【0115】
以降TAP2値51が最大値となる(ステップS20のYes)までステップS17〜S20のループの動作を繰り返す。
【0116】
これが終了した後、ステップS21にて、このように採取したパターン検出フラグの解析を行う。
【0117】
以下に図13,図14とともに、この伝送マージンの測定動作につき、動作例とともに更に詳細に説明する。
【0118】
図13(a)、(b)は、図12中ステップS11にてTAP2値51が4(中心値)とされた後であって最初の初期位相調整動作(同ステップS12)前のデータ波形とクロック信号波形との時間的な相互関係を示す。同図(c)は最初の初期位相調整動作(同ステップS12)後のクロック信号波形を示す。図13(a)、(c)に示される如く、この初期位相調整動作により、図4(c),(e)と同様にデータ波形の中心、すなわち伝送窓の中心にクロック信号の立ち下がりエッジが一致するように位相調整回路231−iによってクロック信号の遅延量が調整されている。
【0119】
尚ここで「伝送窓」とは、図13(a)に示すデータ波形中、フリップフロップ回路241−iによりクロック信号波形の立ち下がりエッジのタイミングでデータが取り込まれる際に正常なデータが得られる範囲を指す。
【0120】
図13(d)〜(l)は、図12中、ステップS14及びS17によって順次TAP2値51がインクリメントされた結果、これに応じて位相量付与回路215のディレイライン60によってクロック信号に対し付与される遅延量が増加し、その結果クロック信号が順次段階的に遅延してゆく様子を示す。すなわちここでは初期位相調整動作用のトレーニングパターンよりなるデータの位相は図13(a)に示された状態で固定されており、クロック信号の位相が上記ステップS14、S17によるTAP2値51のインクリメントに伴って順次段階的に遅延してゆく。そして上記の如く位相調整回路231−iの位相調整機能が停止されその遅延量が固定された[ステップS13]後には、位相量付与回路215から供給された後に位相調整回路231−iにてこの固定された遅延量が付与されたクロック信号によりフリップフロップ回路241−iにてトレーニングパターンのデータが取り込まれる。
【0121】
図12のフロー中、まずTAP2値51を4(中心値)として初期位相調整動作を実行する(図12中、ステップS11,S12)。その結果クロック信号とデータとの位相が調整され、クロック信号の立ち下がりエッジがデータの伝送窓の中心に一致する(図13(a)、(c))。そして上記の如くこのときのTAP値11を固定し、以後の初期位相調整動作では自動更新がなされないようにする。
【0122】
受信チップ200ではクロック信号の立ち下がりエッジでデータがフリップフロップ回路241−iに取り込まれ、パターン検出回路251−iにてデータのトレーニングパターンが検出されるとその制御部80のレジスタにパターン検出フラグ81がセットされる。
【0123】
クロック信号の立ち下がりエッジがデータの伝送窓内の場合、すなわち図13(f)〜(j)の場合にはクロック信号の立ち下がりエッジにおいてデータ波形が安定しているため、フリップフロップ回路241−iにおいてクロック信号の立ち下がりエッジにて正しくデータが取り込まれる。
【0124】
他方クロック信号の立ち下がりエッジがデータの伝送窓外の場合、すなわち図13(d)、(e)、(k)、(l)の場合にはクロック信号の立ち下がりエッジにおいてデータ波形が過渡状態で安定していないため、フリップフロップ回路241−iにおいてクロック信号の立ち下がりエッジにて正しくデータが取り込まれない。
【0125】
次にTAP2値51が0に設定され初期位相調整動作(但しこのときには上記の如く位相調整回路231−iのディレイライン30の遅延量は固定されている)が実行される(図12中ステップS14,S15)。初期位相調整動作が終了した後、パターン検出回路251−iの制御部80のレジスタにパターン検出フラグ81が存在すればこれが読み出される。そして次の初期位相調整動作に際にパターン検出フラグ81が書き込まれるのに備え、当該レジスタがクリアされる(ステップS16)。
【0126】
以後同様の手順にてTAP2値51が1から8まで、すなわちTAP2値51の全範囲に亘って変化されその都度初期位相調整動作が実行される(ステップS17〜S20のループ)。
【0127】
図14はこのようにして得られたパターン検出フラグ81の読み出し結果を示す。
【0128】
同図に示される如く、TAP2値51が0,1,7,8、すなわち図13(d),(e)、(k)、(l)の場合にはクロック信号の立ち下がりエッジがデータの伝送窓外にあるため、正しくデータ受信できずトレーニングパターンが検出されない。
【0129】
他方TAP2値51が2,3,4,5,6の場合、すなわち図13(f)〜(j)の場合にはクロック信号の立ち下がりエッジがデータの伝送窓内にあるため、正しくデータが取り込まれトレーニングパターンが検出される。
【0130】
つまりTAP2値51が2〜6の範囲(すなわちTAP2値51値の変動幅として5に対応する)がデータの伝送窓に対応すると判定出来る。ここでTAP2値51を各+1変化させた際の位相量付与回路215の遅延量の変化量を予め測定しておくことによりデータの伝送窓の幅を算出することができる。
【0131】
例えばTAP2値51を各+1変化させた際のディレイライン60の遅延量の変化量が100psであった場合、データの伝送窓の幅、すなわち伝送マージンは、これに上記TAP2値51の幅5を掛けることにより、500psと得られる。
【0132】
図15は上述の本発明の実施例におけるコンピュータシステムに設けられたコントローラ9を構成するコンピュータのハードウェア構成例を示すブロック図である。
【0133】
図15に示すごとく、同コンピュータ500(すなわちコントローラ9)は、与えられたプログラムを構成する命令を実行することによって様々な動作を実行するためのCPU501と、操作部502と、CPU501が実行するプログラム、データ等を記憶したり作業領域として使用されるメモリ504と,インターネット、LAN等の通信網509を介して外部サーバからプログラムをダウンロード等するためのモデム508とを有する。
【0134】
又上記メモリ504は、いわゆるメモリ(RAM等)と不揮発メモリと(いずれも図示を省略する)に大別される。
【0135】
又上記コントローラ9として機能する当該コンピュータは、直接配線により、あるいは上記モデム508及びLAN等の通信網509を介して図5に示すコンピュータシステムの各チップセットBと接続される。
【0136】
同コンピュータ500では、その製品出荷時、メモリ504に含まれる上記不揮発メモリに上記ファームウェア280が格納される。
【0137】
そしてこのファームウェア280がメモリ504に含まれる上記いわゆるメモリ(RAM等)にロードされ、これがCPU501によって実行されることにより、図5に示すコンピュータシステムの各チップセットBに含まれる受信チップ200に対して、図9とともに上述の位相調整回路231−iの位相調整動作の検証動作あるいは図12とともに上述の伝送マージンの測定動作が実行される。
【0138】
このように本発明の実施例では受信チップ200に位相量付与回路215を設け、各位相調整回路231−iが有するレジスタに格納されたTAP値11が受信チップ200の動作中にコントローラ9のファームウェア280の機能によって読み書き可能な構成とされている。このため位相調整回路231−iによる位相調整動作の検証がデータ入力回路221−1〜221−nに入力される全信号につき同時に、かつ自動的に実施される。同様にデータの伝送マージンの測定がデータ入力回路221−1〜221−nに入力される全信号につき同時に、かつ自動的に実施される。このため装置評価及び故障解析が極めて容易になし得るとともに故障品の排除も極めて容易になし得る。
【0139】
本発明は以下の付記に記載の構成をとり得る。
(付記1)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号に所定の位相量を付与する位相量付与手段とを有する受信装置における前記位相調整手段の位相調整機能を評価するための位相調整機能の評価方法であって、
付与位相量変化手段が前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる段階と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する段階とよりなる位相調整機能の評価方法。
(付記2)
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる付記1に記載の位相調整機能の評価方法。
(付記3)
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は前記複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は前記複数のデータ信号に付与される位相量の変化のたびに前記記憶手段に格納する構成とされてなる、付記2に記載の位相調整機能の評価方法。
(付記4)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号に所定の位相量を付与する位相量付与手段とを有する受信装置における前記複数のデータ信号が有する伝送マージンの測定方法であって、
前記位相調整手段の位相調整機能を停止した上で付与位相量変化手段が前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる段階と、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が前記所定の態様で変化されるたびに前記クロック信号により前記データ信号が正しく取り込まれるか否かを判定することにより前記データ信号の伝送マージンを測定する段階とよりなる伝送マージンの測定方法。
(付記5)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号へ所定の位相量を付与する位相量付与手段と、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する格納手段とよりなる情報処理装置。
(付記6)
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる付記5に記載の情報処理装置。
(付記7)
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は前記複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は前記複数のデータ信号に付与されるクロック信号に与えられる位相量の変化のたびに前記記憶手段に格納する構成とされてなる、付記6に記載の情報処理装置。
(付記8)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号に所定の位相量を付与する位相量付与手段と、
前記位相調整手段の位相調整機能を停止した上で前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段とよりなり、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が前記所定の態様で変化されるたびに前記クロック信号により前記データ信号が正しく取り込まれるか否かを判定することにより前記データ信号の伝送マージンを測定する構成とされてなる情報処理装置。
(付記9)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号へ所定の位相量を付与する位相量付与手段と、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する格納手段としてコンピュータを機能させるための命令よりなるプログラム。
(付記10)
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる付記9に記載のプログラム。
(付記11)
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は複数のデータ信号に付与される位相量の変化のたびに前記記憶手段に格納する構成とされてなる、付記10に記載のプログラム。
(付記12)
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号に所定の位相量を付与する位相量付与手段と、
前記位相調整手段の位相調整機能を停止した上で前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段としてコンピュータを機能させるための命令よりなるプログラムであって、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が前記所定の態様で変化されるたびに前記クロック信号により前記データ信号が正しく取り込まれるか否かを判定することにより前記データ信号の伝送マージンを測定する構成とされてなるプログラム。
(付記13)
付記9乃至12のうちの何れか一項に記載のプログラムを格納したコンピュータ読取可能な情報記録媒体。
【図面の簡単な説明】
【0140】
【図1】従来の一例の送信チップ及び受信チップの構成を説明するためのブロック図である。
【図2】図1中、位相調整回路の機能を説明するためのブロック図である。
【図3】図1中、パターン検出回路の機能を説明するためのブロック図である。
【図4】図1中、位相調整回路の動作例を説明するためのタイムチャートである。
【図5】本発明の一実施例における送信チップ及び受信チップを適用可能なコンピュータシステムについて説明するためのブロック図である。
【図6】本発明の一実施例における送信チップ及び受信チップの構成を説明するためのブロック図である。
【図7】図6中、位相調整回路の機能を説明するためのブロック図である。
【図8】図6中、位相量付与回路の機能を説明するためのブロック図である。
【図9】本発明の一実施例による位相調整回路の動作検証動作の動作フローチャートである。
【図10】図9に示される位相調整回路の動作検証動作の動作例を説明するためのタイムチャートである。
【図11】図10に示す動作例において採取したTAP値の解析結果を示す図である。
【図12】本発明の一実施例による伝送マージンの測定手順を説明するための動作フローチャートである。
【図13】図12に示す伝送マージンの測定手順による伝送マージンの測定例について説明するためのタイムチャートである。
【図14】図13に示す伝送マージンの測定例において各TAP2値の設定に対し採取されたパターン検出フラグの読み出し結果を示す図である。
【図15】図5中のコントローラを構成するコンピュータの構成例について説明するためのブロック図である。
【符号の説明】
【0141】
9 コントローラ
100 送信チップ
200 受信チップ
215 位相量付与回路
231−1〜n、231−i 位相調整回路
241−1〜n、241−i フリップフロップ回路
251−1〜n、251−i パターン検出回路
280 ファームウェア
【特許請求の範囲】
【請求項1】
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号に所定の位相量を付与する位相量付与手段とを有する受信装置における前記位相調整手段の位相調整機能を評価するための位相調整機能の評価方法であって、
付与位相量変化手段が前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる段階と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する段階とよりなる位相調整機能の評価方法。
【請求項2】
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる請求項1に記載の位相調整機能の評価方法。
【請求項3】
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は前記複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は前記複数のデータ信号に付与される位相量の変化のたびに前記記憶手段に格納する構成とされてなる、請求項2に記載の位相調整機能の評価方法。
【請求項4】
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号へ所定の位相量を付与する位相量付与手段と、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する格納手段とよりなる情報処理装置。
【請求項5】
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる請求項4に記載の情報処理装置。
【請求項6】
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は前記複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は前記複数のデータ信号に付与されるクロック信号に与えられる位相量の変化のたびに前記記憶手段に格納する構成とされてなる、請求項5に記載の情報処理装置。
【請求項7】
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号へ所定の位相量を付与する位相量付与手段と、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する格納手段としてコンピュータを機能させるための命令よりなるプログラム。
【請求項8】
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる請求項7に記載のプログラム。
【請求項9】
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は複数のデータ信号に付与される位相量の変化のたびに前記記憶手段に格納する構成とされてなる、請求項8に記載のプログラム。
【請求項10】
請求項7乃至9のうちの何れか一項に記載のプログラムを格納したコンピュータ読取可能な情報記録媒体。
【請求項1】
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号に所定の位相量を付与する位相量付与手段とを有する受信装置における前記位相調整手段の位相調整機能を評価するための位相調整機能の評価方法であって、
付与位相量変化手段が前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる段階と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する段階とよりなる位相調整機能の評価方法。
【請求項2】
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる請求項1に記載の位相調整機能の評価方法。
【請求項3】
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は前記複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は前記複数のデータ信号に付与される位相量の変化のたびに前記記憶手段に格納する構成とされてなる、請求項2に記載の位相調整機能の評価方法。
【請求項4】
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号へ所定の位相量を付与する位相量付与手段と、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する格納手段とよりなる情報処理装置。
【請求項5】
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる請求項4に記載の情報処理装置。
【請求項6】
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は前記複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は前記複数のデータ信号に付与されるクロック信号に与えられる位相量の変化のたびに前記記憶手段に格納する構成とされてなる、請求項5に記載の情報処理装置。
【請求項7】
受信された複数のデータ信号の各々に対して設けられた位相調整手段であってその各々が該当するデータ信号及び前記複数のデータ信号とともに受信されたクロック信号との間の位相を自動的に調整する位相調整機能を有する位相調整手段と、
各位相調整手段に入力される前記クロック信号又は前記複数のデータ信号へ所定の位相量を付与する位相量付与手段と、
前記位相量付与手段によって前記クロック信号又は前記複数のデータ信号に付与される所定の位相量を所定の態様で変化させる付与位相量変化手段と、
前記付与位相量変化手段により前記クロック信号又は前記複数のデータ信号に付与される所定の位相量が変化されることに応じて前記各位相調整手段が実施する前記位相調整機能の動作結果を格納手段が記憶手段に格納する格納手段としてコンピュータを機能させるための命令よりなるプログラム。
【請求項8】
前記各位相調整手段の位相調整機能は、入力されるデータ信号とクロック信号との間の位相を調整することにより、当該クロック信号により前記データ信号が正常に取り込まれるようにデータ信号とクロック信号との間の所定の位相関係を確立する機能とされてなる請求項7に記載のプログラム。
【請求項9】
前記付与位相量変化手段は前記位相量付与手段によって前記クロック信号又は複数のデータ信号に付与される所定の位相量を同一方向に徐々に変化させ、
前記クロック信号又は複数のデータ信号に付与される所定の位相量の変化に応じて各位相調整手段が前記データ信号とクロック信号との間の所定の位相関係を確立する際の位相調整動作に関する情報を、前記格納手段が、前記クロック信号又は複数のデータ信号に付与される位相量の変化のたびに前記記憶手段に格納する構成とされてなる、請求項8に記載のプログラム。
【請求項10】
請求項7乃至9のうちの何れか一項に記載のプログラムを格納したコンピュータ読取可能な情報記録媒体。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2008−182483(P2008−182483A)
【公開日】平成20年8月7日(2008.8.7)
【国際特許分類】
【出願番号】特願2007−14224(P2007−14224)
【出願日】平成19年1月24日(2007.1.24)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成20年8月7日(2008.8.7)
【国際特許分類】
【出願日】平成19年1月24日(2007.1.24)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]