低抵抗体の良否検査装置
【課題】
低抵抗体の良否を簡素な回路構成で高精度に判定可能な低抵抗体の良否検査装置を提供すること。
【解決手段】
被測定抵抗Rxの電圧降下を4端子法で計測し、それと時間順次に所定の一乃至複数の基準抵抗の電圧降下を独立に計測し、得られた複数の電圧降下の電圧増幅値を演算することにより、低抵抗値をもつ被測定抵抗の良否を判定する。
低抵抗体の良否を簡素な回路構成で高精度に判定可能な低抵抗体の良否検査装置を提供すること。
【解決手段】
被測定抵抗Rxの電圧降下を4端子法で計測し、それと時間順次に所定の一乃至複数の基準抵抗の電圧降下を独立に計測し、得られた複数の電圧降下の電圧増幅値を演算することにより、低抵抗値をもつ被測定抵抗の良否を判定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低抵抗体の良否検査装置に関する。
【０００２】
従来、リレー接点のオン抵抗の良否、プリント基板の導体パターンの良否、はんだ付け良否、低抵抗素子の良否などの検査が製品出荷前に行われている。
【０００３】
図１に示される特許文献１では、低抵抗体の被測定抵抗の値を求める低抵抗値測定回路を示す。この回路は、被測定抵抗Rxと第１の基準抵抗Rref１との直列回路に電圧源Bより電圧を印加する。更に、第２の基準抵抗Rref２とスイッチSWとの直列回路を、被測定抵抗Rxに並列接続する。
【０００４】
差動電圧増幅器VM1により増幅された被測定抵抗Rxの電圧降下はマイコンM1A1により処理される。マイコンM1A1は、スイッチのオン時及びオフ時の２つの入力電圧値を時間順次に読み込み、それらの比に基づいて、被測定抵抗Rxを算出する。
【０００５】
しかしながら、低抵抗値の測定においては、周知の4端子法を用いることが一般的である。図１に示される低抵抗値測定回路に4端子法を組み込むにために、電圧源Bと基準抵抗Rref１との直列回路を定電流源に置換することは、当該分野の熟練技術者にとって容易である。
【０００６】
しかしながら、図１に示される低抵抗値測定回路は、本質的に、被測定抵抗Rxと第2の基準抵抗Rref2との並列接続抵抗値と、被測定抵抗Rxとの間の比Ratioを算出する方式（以下、基準抵抗利用式比率算出方式と呼ばれる）であるために、差動電圧増幅器VM1のDCオフセットの影響を十分にキャンセルできないという問題があった。なお、差動電圧増幅器VM1のDCオフセットは、出荷時の初期ばらつき、温度ばらつき、経時ばらつきなどが、ある。同様に、外部から重畳する電源電圧変動によるDCオフセットの変動も存在する。
【０００７】
4端子法を採用する時、被測定抵抗Rxの抵抗値をｒｘ、第2の基準抵抗Rref2の抵抗値をｒ２、並列接続抵抗値をｒｐ、差動電圧増幅器VM1の電圧増幅率をｋとし、上記DCオフセットを無視した場合の比Ratioは次のようになる。
【０００８】
Ratio ＝ｒｘ/ｒp
＝ｋ（ｒx+ｒ２)ｒx/（ｋ・ｒｘ・ｒ２）
＝（ｒx+ｒ２)/ｒ２
＝１+ｒx/ｒ２
すなわち、差動電圧増幅器VM1の電圧増幅率ｋのばらつきはキャンセルされる。
【０００９】
しかしながら、差動電圧増幅器VM1のDCオフセットのばらつきを考慮すると、比Ratioは次のようになる。
Ratio ＝ｒｘ/ｒp
＝（ｋ（ｒx+ｒ２)ｒx+Vｄｃ）/（ｋ・ｒx・ｒ２+Vｄｃ）
【００１０】
つまり、図１の低抵抗値測定回路に4端子法を応用した基準抵抗利用式比率算出方式では、差動電圧増幅器VM1のDCオフセットのばらつきをキャンセルすることができないことが理解される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平０９-１５２４５３
【発明の概要】
【００１２】
本発明は、上記問題点に鑑みなされたものであり、簡素な構成と高精度の良否判定が可能な低抵抗体の良否検査装置を提供することをその目的としている。本発明の他の目的は、差動電圧増幅器の電圧増幅率及びDCオフセット、並びに、定電流源の電流ばらつきを良好にキャンセル可能な4端子法タイプの低抵抗体の良否検査装置を提供することである。
【００１３】
本発明の特徴は、４端子法を用いて低抵抗体の良否検査を行うに際して、被測定抵抗の電圧降下とともに、抵抗値が既知の基準抵抗の電圧降下も時間順次かつ互いに独立に測定し、得た２つの電圧降下の電圧増幅値を演算することにより、被測定抵抗の良否を判定する。本発明によれば、互いに独立かつ時間的に近接して計測された２つの電圧降下を用いるため、定電流源の電流ばらつき、差動電圧増幅回路の電圧増幅率のばらつき及びDCオフセットのばらつきによる信号誤差を大幅に低減することができることがわかった。
【００１４】
好適態様によれば、被測定抵抗の及び基準抵抗の電圧降下の電圧増幅値の差に基づいて、前記前記被測定抵抗の抵抗値の良否が判定される。この態様によれば、DCオフセットのばらつきをキャンセルすることができる。
【００１５】
好適態様によれば、被測定抵抗の電圧降下の電圧増幅値と基準抵抗の電圧降下の電圧増幅値との間の差が被測定抵抗の記憶抵抗値に相当する値よりも所定値以上離れているか否かにより被測定抵抗の良否が判定される。これにより、簡素な回路処理により、高精度の良否判定が可能となる。基準抵抗の抵抗値は、被測定抵抗の本来の抵抗値に等しいことが好適である。
【００１６】
好適態様によれば、被測定抵抗、基準抵抗、第2の基準抵抗の電圧降下の各電圧増幅値が時間順次にかつ互いに独立に測定され、これら３つの電圧増幅値に基づいて、被測定抵抗（Rx）の抵抗値の良否が判定される。これにより、定電流のばらつき、電圧増幅率のばらつき、DCオフセットのばらつきをキャンセルすることができる。
【００１７】
好適な態様において、予め記憶される基準抵抗及び第2の基準抵抗の各抵抗値と、３つの電圧降下の電圧増幅値とを、予め記憶する所定の関数式に代入することにより、被測定抵抗（Rx）の抵抗値が算出される。このようにすれば、簡素な演算により、低抵抗体の良否検査が可能となる。
【００１８】
好適態様によれば、各電圧降下の電圧増幅値間の差と、各電圧降下間の電圧増幅値の比とが算出される。これら差及び比は、基準抵抗及び第2の基準抵抗の各記憶抵抗値とともに所定の関数式に代入されて、被測定抵抗の抵抗値が算出される。このようにすれば、簡素な演算により、低抵抗体の良否検査が可能となる。
【００１９】
好適態様によれば、基準抵抗の抵抗値Rref、第2の基準抵抗を抵抗値Rref２、被測定抵抗の電圧降下の電圧増幅値V1、基準抵抗の電圧降下の電圧増幅値V2、第2の基準抵抗の電圧降下の電圧増幅値V3の各値Rref、Rref２、V1、V2、V3をメモリ又は差動電圧増幅回路から読み出す。次に、これら各値と被測定抵抗の抵抗値Rxとの関係を示す関数式にこれら各値を代入して、被測定抵抗の抵抗値Rxを算出する。なお、この関数式は、定電流値、差動電圧増幅回路の電圧増幅率及び差動電圧増幅回路のDCオフセット量を含まない。これにより、高精度の抵抗値の検出が可能となる。
【００２０】
好適態様によれば、上記各電圧降下の電圧増幅値のサンプリングは、商用交流電源周波数の各周期中のほぼ等しいタイミングにて実施される。これにより、商用交流電源電圧の影響を大幅に低減することができる。
【図面の簡単な説明】
【００２１】
【図１】従来の低抵抗体の抵抗値検出回路を示す回路図である。
【図２】実施例１の低抵抗体の良否検査装置の構成を示す回路図である。
【図３】実施例１のマイクロコンピュータの動作を示すフローチャートである。
【図４】実施例２の低抵抗体の良否検査装置の構成を示す回路図である。
【図５】実施例３の読み込みタイミング決定回路の構成を示す回路図である。
【発明の実施の形態】
【００２２】
（実施例１）
以下、本発明の低抵抗体の良否検査装置の第1の実施例を図２を参照して説明する。この検査装置は、リレー接点のオン抵抗、プリント基板の導体パターンの抵抗値などを検査するものである。図２において、Rｘは被測定抵抗、Rrefは基準抵抗、１は第1のスイッチ、２は第2のスイッチ、３は第3のスイッチ、４は第4のスイッチ、５は差動電圧増幅回路、６は信号処理回路、７は定電流源である。
【００２３】
互いに直列接続された被測定抵抗Rx及びスイッチ１の第1ペアと、互いに直列接続された基準抵抗Rref及びスイッチ２の第1ペアとは、抵抗・スイッチ回路８を構成している。定電流源7は、この抵抗・スイッチ回路8に所定の定電流Icを供給している。被測定抵抗Rx及び基準抵抗Rrefの接続点８０の電位は、差動電圧増幅回路5の第1の入力端に印加される。アナログマルチプレクサ回路をなすスイッチ３、４は、被測定抵抗Rx及び基準抵抗Rrefの各一端８１、８２の電位を差動電圧増幅回路5の他の入力端に個別に印加する。
【００２４】
差動電圧増幅回路5の出力電圧は、信号処理回路6に入力される。信号処理回路6は、差動電圧増幅回路5の出力電圧をデジタル信号に変換するA/Dコンバータ及びこのデジタル信号をソフトウエア処理するマイクロコンピュータを内蔵している。マイクロコンピュータは、このソフトウエア処理により、たとえば接触抵抗のような非常に低抵抗値をもつ被測定抵抗Rxの良否を判定する。また、このマイクロコンピュータは、スイッチ１-４を制御する。
【００２５】
以下、この回路の更に具体的な回路動作が説明される。
まず、スイッチ１、３がオンされ、スイッチ２、４がオフされる第1サンプリング期間T1に、被測定抵抗Rxの電圧降下Vｘが、差動電圧増幅回路5を通じて信号処理回路6に読み込まれる。次に、スイッチ１、３がオフされ、スイッチ２、４がオンされる第２サンプリング期間T２に、基準抵抗Rrefの電圧降下Vrefが、差動電圧増幅回路5を通じて信号処理回路6に読み込まれる。
【００２６】
なお、差動電圧増幅回路5の出力電圧をA/D変換する前に、フィルタ処理を行って、高周波ノイズ成分をカットすることも可能である。また、定電流源7として、所定周波数及び所定振幅をもつ交流電流を採用することもできる。この場合には、差動電圧増幅回路5の出力電圧から、必要帯域の周波数成分を抽出し、その後で整流し、平滑することにより、必要な直流信号成分を得ても良い。この処理もA/D変換の前に行われることが好適である。
【００２７】
マイクロコンピュータによる基本的なソフトウエア処理が図３のフローチャートを参照して説明される。まず、ステップS100にて、基準抵抗Rrefの電圧降下Vrefを読みとる第1読み込み期間T１内かどうかが判定され、そうであれば、ステップS１０２にて、基準抵抗Rrefの電圧降下Vｒｅｆが読み込まれる。
【００２８】
そうでなければ、ステップS10４にて、被測定抵抗Rxの電圧降下Vｘを読みとる第２読み込み期間T２内かどうかが判定され、そうであれば、ステップS１０６にて、被測定抵抗Rxの電圧降下Vｘが読み込まれる。なお、マイクロコンピュータは、図略のサブルーチンにより、第１読み込み期間T１にて、スイッチ２、４をオンし、スイッチ１、３をオフする。更に、第２読み込み期間T２にて、スイッチ２、４をオフし、スイッチ１、３をオンする。
【００２９】
次のステップS108にて、読み込んだ両電圧Vx、Vrefの差Vx-Vrefを算出し、次のステップS110にて、この差(Vx-Vref)の絶対値が所定のしきい値Vthよりも大きいかどうかが判定される（ステップS11０)。差の絶対値がしきい値Vth以下であれば良品を示す信号が出力され（S11２）、差の絶対値がしきい値Vthより大きければ不良品を示す信号が出力される（S11４）。
【００３０】
上記説明された低抵抗判定方式は、図１に示される回路が4端子法を用いる場合の基準抵抗利用式比率算出方式に対して、基準抵抗Rrefの抵抗値を含む抵抗値と、被測定抵抗Rxの抵抗値とを、時間順次に測定する点で共通する。けれども、図２の回路は、基準抵抗Rrefの抵抗値と被測定抵抗Rxの抵抗値とを時間順次にかつ独立に測定する点において、異なっている。更に、２つの測定値の比ではなく、２つの測定値の差を利用して被測定抵抗Rxの良否を判定する点においても異なっている。この実施例の検査方式は、基準抵抗利用式差判定方式と呼ばれる。
【００３１】
この基準抵抗利用式差判定方式の利点が以下に説明される。被測定抵抗Rxの抵抗値をRｘ、基準抵抗Rrefの抵抗値をRref、差動電圧増幅回路5の電圧増幅率をｋ、電圧増幅率ｋのばらつきをΔｋ、差動電圧増幅回路5のDCオフセット電圧をVoffset、定電流源7が出力する定電流値をIc、定電流値のばらつき量をΔIとする。
【００３２】
差動電圧増幅回路5が出力する基準抵抗Rrefの電圧降下Vrefが入力される時、被測定抵抗Rxの電圧降下Vｘに対して、差動電圧増幅回路5の出力電圧V１は、次のようになる。
V1＝（ｋ+Δｋ）・Rx・（Ic+ΔI）+Voffset
同様に、基準抵抗Rrefの電圧降下Vrefに対して、差動電圧増幅回路5の出力電圧V２は、次のようになる。
V２＝（ｋ+Δｋ）・Rref・（Ic+ΔI）+Voffset
したがって、両電圧の差ΔVは、次のようになる。
ΔV＝V1-V2＝（ｋ+Δｋ）・Rx・（Ic+ΔI）+Voffset-（ｋ+Δｋ）・Rref・（Ic+ΔI）-ΔVoffset
＝（ｋ+Δｋ）・（Rx-Rref）・（Ic+ΔI）
【００３３】
両電圧の差ΔVを更に展開すると、次のようになる。
ΔV＝（Rx-Rref）・（ｋ+Δｋ）・（Ic+ΔI）
＝（Rx-Rref）・（ｋIc）+（Rx-Rref）・（ｋΔI+ΔｋIc+ΔｋΔI）
前項は真値項を示し、後項は誤差項を示す。DCオフセット電圧のVoffsetは完全にキャンセルされる。
【００３４】
次に、差ΔVに含まれる誤差の比率Rは次のようになる。
R＝（Rx-Rref）・（ｋΔI+ΔｋIc+ΔｋΔI）/（（Rx-Rref）・（ｋIc））
＝（ｋΔI+ΔｋIc+ΔｋΔI）/ｋIc
＝ΔI/Ic+Δｋ/K+ΔｋΔI/ｋIc
上式の第1誤差項ΔI/Icは、定電流値Iｃのばらつき誤差である。この誤差は、定電流値Icを増大することにより、容易に１％未満に低減することができる。たとえば、被測定抵抗Rxの値を１０ミリオーム、定電流値Icを１Aとすれば、ΔIcを１０ミリA以下とすればよい。上式の第２誤差項Δｋ/Kは、電圧増幅率ｋのばらつき誤差である。この誤差は、電圧増幅率ｋを増大することにより、容易に１％未満に低減することができる。上式の第３誤差項ΔｋΔI/ｋIcは、第1誤差項と第2誤差項の積であり、無視することができる。
【００３５】
結局、この実施例で説明した基準抵抗利用式差判定方式によれば、低抵抗値をもつ被測定抵抗Rxを公知の4端子法で測定するに際して、基準抵抗Rrefを用いて電圧差を求め、更に得られた電圧差の大きさにより、被測定抵抗Rxの良否を判定するという低抵抗体の良否検査方式を採用する。これにより、簡素な回路により、製造ばらつき、経時的ばらつき、温度ばらつきが大きい差動電圧増幅回路のオフセット電圧を完全にキャンセルできるとともに、定電流源7の電流ばらつき及び差動電圧増幅回路5の電圧増幅率のばらつきも抑制することが可能となる。
【００３６】
なお、被測定抵抗Rx及び基準抵抗Rrefには、定電流源7から電流が供給されるので、スイッチ１、２の両方がオフすることは好ましくない。したがって、スイッチのオフの前にスイッチ２をオンし、スイッチ２のオフの前にスイッチ１をオンすることが公的である。サンプリングスイッチ３、４は適宜オンできる。マイクロコンピュータは、必要なタイミングで電圧降下データをサンプリングすればよい。
【００３７】
また、定電流源7から出力される定電流Icは、直流電流でもよく、実効値が一定の所定周波数の交流定電流でもよい。更に、定電流Icは、所定の直流定電流と所定の交流定電流を加算した合成電流でもよい。また更に、定電流Icとして、周波数が異なる複数の正弦波信号を用いても良い。更に、定電流Icとして、所定周波数の信号で所定のキャリヤ周波数をAM変調乃至FM変調した交流電流を用いても良い。
【００３８】
（実施例２）
以下、本発明の低抵抗体の良否検査装置の第２の実施例を図４を参照して説明する。この検査装置は、図３に示す実施例１に対して、抵抗・スイッチ回路8に基準抵抗Rref２、スイッチ９、１０が追加された点が、異なっている。基準抵抗Rref２とスイッチ９のペアは、定電流源7と並列に接続されている。基準抵抗Rref２とスイッチ９との接続点８３の電位は、スイッチ１０を通じて差動電圧増幅回路5に入力される。
【００３９】
この装置の動作が以下に説明される。この実施例では、差動電圧増幅回路5は、３つのペアの各接続点８１-８３の電位を時間順次に受け取る。言い換えると、被測定抵抗Rx、基準抵抗Rref、基準抵抗Rref２の電圧降下が順番に差動電圧増幅回路5に入力される。
【００４０】
この実施例によれば、実施例１よりも更に高精度の低抵抗体の良否検査が可能となる。この実施例の検査方式は、基準抵抗利用式差・比判定方式と呼ばれる。
【００４１】
この基準抵抗利用式差・比判定方式の利点が以下に説明される。基準抵抗Rref２の抵抗値をRref２として、測定誤差が以下に算出される。
【００４２】
実施例１から、被測定抵抗Rxの電圧降下Vｘに対する差動電圧増幅回路5の出力電圧V１と、基準抵抗Rrefの電圧降下Vrefに対する差動電圧増幅回路5の出力電圧V２との第1の電圧差ΔVは次のようになる。
ΔV＝V1-V2＝（ｋ+Δｋ）・（Rx-Rref）・（Ic+ΔI）
【００４３】
同様に、被測定抵抗Rxの電圧降下Vｘに対する差動電圧増幅回路5の出力電圧V１と、基準抵抗Rref２の電圧降下Vref’に対する差動電圧増幅回路5の出力電圧V２’との第２の電圧差ΔV’は次のようになる。
ΔV’＝V1-V’2＝（ｋ+Δｋ）・（Rx-Rref２）・（Ic+ΔI）
【００４４】
したがって、両電圧差ΔV、ΔV'の比率Aは次のようになる。
A＝ΔV/ΔV'
＝（ｋ+Δｋ）・（Rx-Rref）・（Ic+ΔI）/（ｋ+Δｋ）・（Rx-Rref２）・（Ic+ΔI）
＝（Rx-Rref）/（Rx-Rref２）
したがって、
Rx＝（Rref-A・Rref２）/（１-A)
Rref、Rref２は出荷時に測定され、マイクロコンピュータに記憶しておく。上記２つの電圧差ΔV、ΔV’の比率Aは、差動電圧増幅回路5の時間順次出力電圧V１、V2、V２’からマイクロコンピュータにより算出される。
【００４５】
結局、２つの基準抵抗Rref、Rｒｅｆ２を用いて、4端子法で得た３つの出力電圧V１、V2、V２’を用いれば、定電流源の出力電流のばらつき、差動電圧増幅回路5の電圧増幅率のばらつき及びDCオフセットのばらつきを、完全にキャンセルできることがわかる。したがって、この演算により得た被測定抵抗Rxの算出抵抗値Rｘと、予め記憶する基準抵抗値Rxoとの差を求め、この差の絶対値が所定しきい値を超えなければ、良品と判定することができる。
【００４６】
なお、上記基準抵抗利用式差・比判定方式では、３つの抵抗値に関連する差動電圧増幅回路5の３つの出力電圧値の間の２つの差、及びこれら２つの差の比を利用したが、その他にも、定電流のばらつき、電圧増幅率のばらつき、DCオフセットのばらつきをキャンセルするために、種々の関数演算式を用いることもできる。
【００４７】
すなわち、差動電圧増幅回路5の出力電圧がその入力電圧の一次関数と仮定すると、測定した３つの出力電圧値（V1、V2、V2'）は、被測定抵抗Rxの電圧降下Vxという変数の他に、３つの上記ばらつきすなわち３つの変数を更にもつ一次関数式となる。しかしながら、３つの上記ばらつきすなわち３つの変数は、これら３つの一次関数式式に同じ形で入っているために、３つの出力電圧値（V1、V2、V2'）間の減算や割り算や逆関数演算などにより、消去できる。その結果、被測定抵抗Rxを高精度に算出することができるわけである。
【００４８】
（実施例３）
以下、本発明の低抵抗体の良否検査装置の第３の実施例を図４を参照して説明する。この検査装置は、実施例２の回路において、被測定抵抗Rxに関する差動電圧増幅回路5の出力電圧V1、基準抵抗Rrefに関する差動電圧増幅回路5の出力電圧V2、基準抵抗Rref２に関する差動電圧増幅回路5の出力電圧V２’の読み込みタイミングの設定を工夫した点にその特徴がある。
【００４９】
この読み込みタイミング決定回路を図５を参照して説明する。
この回路は、降圧トランス１１、ダイオード１２、コンパレータ１３を有している。商用１００VACがトランス１１の一次コイル１１１に印加されると、二次コイル１１２は、所定比で降圧された二次電圧を出力する。この二次電圧は、ダイオード１２で半波整流され、コンパレータ13に入力される。コンパレータ13は、半波整流が所定しきい値電圧Vthを超えると、出力電圧をハイレベルに変化させる。マイクロコンピュータ６は、コンパレータ１３の出力電圧がローレベルからハイレベルに変化する立ち上がりエッジを検出し、この立ち上がりエッジ検出時点から時間順次に、出力電圧V1、V2、V２’を読み込む。又は、第1の立ち上がりエッジ検出時点で出力電圧V1を読み込み、次の立ち上がりエッジ検出時点で出力電圧V２を読み込み、次の立ち上がりエッジ検出時点で出力電圧V２’を読み込む読み込みサイクルを繰り返す。
【００５０】
このようにすれば、電源電圧の基本周波数とその高調波周波数成分の振幅変化に伴う低抵抗体の良否検査装置の検出誤差を低減することができる。
（符号の説明）
Rｘ 被測定抵抗及びその抵抗値
Rref 基準抵抗及びその抵抗値
Rref２ 第2の基準抵抗及びその抵抗値
１-４ スイッチ
５ 差動電圧増幅回路
６ 信号処理回路
７ 定電流源
８ 抵抗・スイッチ回路
９-１０ スイッチ
１１ 降圧トランス
１２ ダイオード
１３ コンパレータ
【技術分野】
【０００１】
本発明は、低抵抗体の良否検査装置に関する。
【０００２】
従来、リレー接点のオン抵抗の良否、プリント基板の導体パターンの良否、はんだ付け良否、低抵抗素子の良否などの検査が製品出荷前に行われている。
【０００３】
図１に示される特許文献１では、低抵抗体の被測定抵抗の値を求める低抵抗値測定回路を示す。この回路は、被測定抵抗Rxと第１の基準抵抗Rref１との直列回路に電圧源Bより電圧を印加する。更に、第２の基準抵抗Rref２とスイッチSWとの直列回路を、被測定抵抗Rxに並列接続する。
【０００４】
差動電圧増幅器VM1により増幅された被測定抵抗Rxの電圧降下はマイコンM1A1により処理される。マイコンM1A1は、スイッチのオン時及びオフ時の２つの入力電圧値を時間順次に読み込み、それらの比に基づいて、被測定抵抗Rxを算出する。
【０００５】
しかしながら、低抵抗値の測定においては、周知の4端子法を用いることが一般的である。図１に示される低抵抗値測定回路に4端子法を組み込むにために、電圧源Bと基準抵抗Rref１との直列回路を定電流源に置換することは、当該分野の熟練技術者にとって容易である。
【０００６】
しかしながら、図１に示される低抵抗値測定回路は、本質的に、被測定抵抗Rxと第2の基準抵抗Rref2との並列接続抵抗値と、被測定抵抗Rxとの間の比Ratioを算出する方式（以下、基準抵抗利用式比率算出方式と呼ばれる）であるために、差動電圧増幅器VM1のDCオフセットの影響を十分にキャンセルできないという問題があった。なお、差動電圧増幅器VM1のDCオフセットは、出荷時の初期ばらつき、温度ばらつき、経時ばらつきなどが、ある。同様に、外部から重畳する電源電圧変動によるDCオフセットの変動も存在する。
【０００７】
4端子法を採用する時、被測定抵抗Rxの抵抗値をｒｘ、第2の基準抵抗Rref2の抵抗値をｒ２、並列接続抵抗値をｒｐ、差動電圧増幅器VM1の電圧増幅率をｋとし、上記DCオフセットを無視した場合の比Ratioは次のようになる。
【０００８】
Ratio ＝ｒｘ/ｒp
＝ｋ（ｒx+ｒ２)ｒx/（ｋ・ｒｘ・ｒ２）
＝（ｒx+ｒ２)/ｒ２
＝１+ｒx/ｒ２
すなわち、差動電圧増幅器VM1の電圧増幅率ｋのばらつきはキャンセルされる。
【０００９】
しかしながら、差動電圧増幅器VM1のDCオフセットのばらつきを考慮すると、比Ratioは次のようになる。
Ratio ＝ｒｘ/ｒp
＝（ｋ（ｒx+ｒ２)ｒx+Vｄｃ）/（ｋ・ｒx・ｒ２+Vｄｃ）
【００１０】
つまり、図１の低抵抗値測定回路に4端子法を応用した基準抵抗利用式比率算出方式では、差動電圧増幅器VM1のDCオフセットのばらつきをキャンセルすることができないことが理解される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平０９-１５２４５３
【発明の概要】
【００１２】
本発明は、上記問題点に鑑みなされたものであり、簡素な構成と高精度の良否判定が可能な低抵抗体の良否検査装置を提供することをその目的としている。本発明の他の目的は、差動電圧増幅器の電圧増幅率及びDCオフセット、並びに、定電流源の電流ばらつきを良好にキャンセル可能な4端子法タイプの低抵抗体の良否検査装置を提供することである。
【００１３】
本発明の特徴は、４端子法を用いて低抵抗体の良否検査を行うに際して、被測定抵抗の電圧降下とともに、抵抗値が既知の基準抵抗の電圧降下も時間順次かつ互いに独立に測定し、得た２つの電圧降下の電圧増幅値を演算することにより、被測定抵抗の良否を判定する。本発明によれば、互いに独立かつ時間的に近接して計測された２つの電圧降下を用いるため、定電流源の電流ばらつき、差動電圧増幅回路の電圧増幅率のばらつき及びDCオフセットのばらつきによる信号誤差を大幅に低減することができることがわかった。
【００１４】
好適態様によれば、被測定抵抗の及び基準抵抗の電圧降下の電圧増幅値の差に基づいて、前記前記被測定抵抗の抵抗値の良否が判定される。この態様によれば、DCオフセットのばらつきをキャンセルすることができる。
【００１５】
好適態様によれば、被測定抵抗の電圧降下の電圧増幅値と基準抵抗の電圧降下の電圧増幅値との間の差が被測定抵抗の記憶抵抗値に相当する値よりも所定値以上離れているか否かにより被測定抵抗の良否が判定される。これにより、簡素な回路処理により、高精度の良否判定が可能となる。基準抵抗の抵抗値は、被測定抵抗の本来の抵抗値に等しいことが好適である。
【００１６】
好適態様によれば、被測定抵抗、基準抵抗、第2の基準抵抗の電圧降下の各電圧増幅値が時間順次にかつ互いに独立に測定され、これら３つの電圧増幅値に基づいて、被測定抵抗（Rx）の抵抗値の良否が判定される。これにより、定電流のばらつき、電圧増幅率のばらつき、DCオフセットのばらつきをキャンセルすることができる。
【００１７】
好適な態様において、予め記憶される基準抵抗及び第2の基準抵抗の各抵抗値と、３つの電圧降下の電圧増幅値とを、予め記憶する所定の関数式に代入することにより、被測定抵抗（Rx）の抵抗値が算出される。このようにすれば、簡素な演算により、低抵抗体の良否検査が可能となる。
【００１８】
好適態様によれば、各電圧降下の電圧増幅値間の差と、各電圧降下間の電圧増幅値の比とが算出される。これら差及び比は、基準抵抗及び第2の基準抵抗の各記憶抵抗値とともに所定の関数式に代入されて、被測定抵抗の抵抗値が算出される。このようにすれば、簡素な演算により、低抵抗体の良否検査が可能となる。
【００１９】
好適態様によれば、基準抵抗の抵抗値Rref、第2の基準抵抗を抵抗値Rref２、被測定抵抗の電圧降下の電圧増幅値V1、基準抵抗の電圧降下の電圧増幅値V2、第2の基準抵抗の電圧降下の電圧増幅値V3の各値Rref、Rref２、V1、V2、V3をメモリ又は差動電圧増幅回路から読み出す。次に、これら各値と被測定抵抗の抵抗値Rxとの関係を示す関数式にこれら各値を代入して、被測定抵抗の抵抗値Rxを算出する。なお、この関数式は、定電流値、差動電圧増幅回路の電圧増幅率及び差動電圧増幅回路のDCオフセット量を含まない。これにより、高精度の抵抗値の検出が可能となる。
【００２０】
好適態様によれば、上記各電圧降下の電圧増幅値のサンプリングは、商用交流電源周波数の各周期中のほぼ等しいタイミングにて実施される。これにより、商用交流電源電圧の影響を大幅に低減することができる。
【図面の簡単な説明】
【００２１】
【図１】従来の低抵抗体の抵抗値検出回路を示す回路図である。
【図２】実施例１の低抵抗体の良否検査装置の構成を示す回路図である。
【図３】実施例１のマイクロコンピュータの動作を示すフローチャートである。
【図４】実施例２の低抵抗体の良否検査装置の構成を示す回路図である。
【図５】実施例３の読み込みタイミング決定回路の構成を示す回路図である。
【発明の実施の形態】
【００２２】
（実施例１）
以下、本発明の低抵抗体の良否検査装置の第1の実施例を図２を参照して説明する。この検査装置は、リレー接点のオン抵抗、プリント基板の導体パターンの抵抗値などを検査するものである。図２において、Rｘは被測定抵抗、Rrefは基準抵抗、１は第1のスイッチ、２は第2のスイッチ、３は第3のスイッチ、４は第4のスイッチ、５は差動電圧増幅回路、６は信号処理回路、７は定電流源である。
【００２３】
互いに直列接続された被測定抵抗Rx及びスイッチ１の第1ペアと、互いに直列接続された基準抵抗Rref及びスイッチ２の第1ペアとは、抵抗・スイッチ回路８を構成している。定電流源7は、この抵抗・スイッチ回路8に所定の定電流Icを供給している。被測定抵抗Rx及び基準抵抗Rrefの接続点８０の電位は、差動電圧増幅回路5の第1の入力端に印加される。アナログマルチプレクサ回路をなすスイッチ３、４は、被測定抵抗Rx及び基準抵抗Rrefの各一端８１、８２の電位を差動電圧増幅回路5の他の入力端に個別に印加する。
【００２４】
差動電圧増幅回路5の出力電圧は、信号処理回路6に入力される。信号処理回路6は、差動電圧増幅回路5の出力電圧をデジタル信号に変換するA/Dコンバータ及びこのデジタル信号をソフトウエア処理するマイクロコンピュータを内蔵している。マイクロコンピュータは、このソフトウエア処理により、たとえば接触抵抗のような非常に低抵抗値をもつ被測定抵抗Rxの良否を判定する。また、このマイクロコンピュータは、スイッチ１-４を制御する。
【００２５】
以下、この回路の更に具体的な回路動作が説明される。
まず、スイッチ１、３がオンされ、スイッチ２、４がオフされる第1サンプリング期間T1に、被測定抵抗Rxの電圧降下Vｘが、差動電圧増幅回路5を通じて信号処理回路6に読み込まれる。次に、スイッチ１、３がオフされ、スイッチ２、４がオンされる第２サンプリング期間T２に、基準抵抗Rrefの電圧降下Vrefが、差動電圧増幅回路5を通じて信号処理回路6に読み込まれる。
【００２６】
なお、差動電圧増幅回路5の出力電圧をA/D変換する前に、フィルタ処理を行って、高周波ノイズ成分をカットすることも可能である。また、定電流源7として、所定周波数及び所定振幅をもつ交流電流を採用することもできる。この場合には、差動電圧増幅回路5の出力電圧から、必要帯域の周波数成分を抽出し、その後で整流し、平滑することにより、必要な直流信号成分を得ても良い。この処理もA/D変換の前に行われることが好適である。
【００２７】
マイクロコンピュータによる基本的なソフトウエア処理が図３のフローチャートを参照して説明される。まず、ステップS100にて、基準抵抗Rrefの電圧降下Vrefを読みとる第1読み込み期間T１内かどうかが判定され、そうであれば、ステップS１０２にて、基準抵抗Rrefの電圧降下Vｒｅｆが読み込まれる。
【００２８】
そうでなければ、ステップS10４にて、被測定抵抗Rxの電圧降下Vｘを読みとる第２読み込み期間T２内かどうかが判定され、そうであれば、ステップS１０６にて、被測定抵抗Rxの電圧降下Vｘが読み込まれる。なお、マイクロコンピュータは、図略のサブルーチンにより、第１読み込み期間T１にて、スイッチ２、４をオンし、スイッチ１、３をオフする。更に、第２読み込み期間T２にて、スイッチ２、４をオフし、スイッチ１、３をオンする。
【００２９】
次のステップS108にて、読み込んだ両電圧Vx、Vrefの差Vx-Vrefを算出し、次のステップS110にて、この差(Vx-Vref)の絶対値が所定のしきい値Vthよりも大きいかどうかが判定される（ステップS11０)。差の絶対値がしきい値Vth以下であれば良品を示す信号が出力され（S11２）、差の絶対値がしきい値Vthより大きければ不良品を示す信号が出力される（S11４）。
【００３０】
上記説明された低抵抗判定方式は、図１に示される回路が4端子法を用いる場合の基準抵抗利用式比率算出方式に対して、基準抵抗Rrefの抵抗値を含む抵抗値と、被測定抵抗Rxの抵抗値とを、時間順次に測定する点で共通する。けれども、図２の回路は、基準抵抗Rrefの抵抗値と被測定抵抗Rxの抵抗値とを時間順次にかつ独立に測定する点において、異なっている。更に、２つの測定値の比ではなく、２つの測定値の差を利用して被測定抵抗Rxの良否を判定する点においても異なっている。この実施例の検査方式は、基準抵抗利用式差判定方式と呼ばれる。
【００３１】
この基準抵抗利用式差判定方式の利点が以下に説明される。被測定抵抗Rxの抵抗値をRｘ、基準抵抗Rrefの抵抗値をRref、差動電圧増幅回路5の電圧増幅率をｋ、電圧増幅率ｋのばらつきをΔｋ、差動電圧増幅回路5のDCオフセット電圧をVoffset、定電流源7が出力する定電流値をIc、定電流値のばらつき量をΔIとする。
【００３２】
差動電圧増幅回路5が出力する基準抵抗Rrefの電圧降下Vrefが入力される時、被測定抵抗Rxの電圧降下Vｘに対して、差動電圧増幅回路5の出力電圧V１は、次のようになる。
V1＝（ｋ+Δｋ）・Rx・（Ic+ΔI）+Voffset
同様に、基準抵抗Rrefの電圧降下Vrefに対して、差動電圧増幅回路5の出力電圧V２は、次のようになる。
V２＝（ｋ+Δｋ）・Rref・（Ic+ΔI）+Voffset
したがって、両電圧の差ΔVは、次のようになる。
ΔV＝V1-V2＝（ｋ+Δｋ）・Rx・（Ic+ΔI）+Voffset-（ｋ+Δｋ）・Rref・（Ic+ΔI）-ΔVoffset
＝（ｋ+Δｋ）・（Rx-Rref）・（Ic+ΔI）
【００３３】
両電圧の差ΔVを更に展開すると、次のようになる。
ΔV＝（Rx-Rref）・（ｋ+Δｋ）・（Ic+ΔI）
＝（Rx-Rref）・（ｋIc）+（Rx-Rref）・（ｋΔI+ΔｋIc+ΔｋΔI）
前項は真値項を示し、後項は誤差項を示す。DCオフセット電圧のVoffsetは完全にキャンセルされる。
【００３４】
次に、差ΔVに含まれる誤差の比率Rは次のようになる。
R＝（Rx-Rref）・（ｋΔI+ΔｋIc+ΔｋΔI）/（（Rx-Rref）・（ｋIc））
＝（ｋΔI+ΔｋIc+ΔｋΔI）/ｋIc
＝ΔI/Ic+Δｋ/K+ΔｋΔI/ｋIc
上式の第1誤差項ΔI/Icは、定電流値Iｃのばらつき誤差である。この誤差は、定電流値Icを増大することにより、容易に１％未満に低減することができる。たとえば、被測定抵抗Rxの値を１０ミリオーム、定電流値Icを１Aとすれば、ΔIcを１０ミリA以下とすればよい。上式の第２誤差項Δｋ/Kは、電圧増幅率ｋのばらつき誤差である。この誤差は、電圧増幅率ｋを増大することにより、容易に１％未満に低減することができる。上式の第３誤差項ΔｋΔI/ｋIcは、第1誤差項と第2誤差項の積であり、無視することができる。
【００３５】
結局、この実施例で説明した基準抵抗利用式差判定方式によれば、低抵抗値をもつ被測定抵抗Rxを公知の4端子法で測定するに際して、基準抵抗Rrefを用いて電圧差を求め、更に得られた電圧差の大きさにより、被測定抵抗Rxの良否を判定するという低抵抗体の良否検査方式を採用する。これにより、簡素な回路により、製造ばらつき、経時的ばらつき、温度ばらつきが大きい差動電圧増幅回路のオフセット電圧を完全にキャンセルできるとともに、定電流源7の電流ばらつき及び差動電圧増幅回路5の電圧増幅率のばらつきも抑制することが可能となる。
【００３６】
なお、被測定抵抗Rx及び基準抵抗Rrefには、定電流源7から電流が供給されるので、スイッチ１、２の両方がオフすることは好ましくない。したがって、スイッチのオフの前にスイッチ２をオンし、スイッチ２のオフの前にスイッチ１をオンすることが公的である。サンプリングスイッチ３、４は適宜オンできる。マイクロコンピュータは、必要なタイミングで電圧降下データをサンプリングすればよい。
【００３７】
また、定電流源7から出力される定電流Icは、直流電流でもよく、実効値が一定の所定周波数の交流定電流でもよい。更に、定電流Icは、所定の直流定電流と所定の交流定電流を加算した合成電流でもよい。また更に、定電流Icとして、周波数が異なる複数の正弦波信号を用いても良い。更に、定電流Icとして、所定周波数の信号で所定のキャリヤ周波数をAM変調乃至FM変調した交流電流を用いても良い。
【００３８】
（実施例２）
以下、本発明の低抵抗体の良否検査装置の第２の実施例を図４を参照して説明する。この検査装置は、図３に示す実施例１に対して、抵抗・スイッチ回路8に基準抵抗Rref２、スイッチ９、１０が追加された点が、異なっている。基準抵抗Rref２とスイッチ９のペアは、定電流源7と並列に接続されている。基準抵抗Rref２とスイッチ９との接続点８３の電位は、スイッチ１０を通じて差動電圧増幅回路5に入力される。
【００３９】
この装置の動作が以下に説明される。この実施例では、差動電圧増幅回路5は、３つのペアの各接続点８１-８３の電位を時間順次に受け取る。言い換えると、被測定抵抗Rx、基準抵抗Rref、基準抵抗Rref２の電圧降下が順番に差動電圧増幅回路5に入力される。
【００４０】
この実施例によれば、実施例１よりも更に高精度の低抵抗体の良否検査が可能となる。この実施例の検査方式は、基準抵抗利用式差・比判定方式と呼ばれる。
【００４１】
この基準抵抗利用式差・比判定方式の利点が以下に説明される。基準抵抗Rref２の抵抗値をRref２として、測定誤差が以下に算出される。
【００４２】
実施例１から、被測定抵抗Rxの電圧降下Vｘに対する差動電圧増幅回路5の出力電圧V１と、基準抵抗Rrefの電圧降下Vrefに対する差動電圧増幅回路5の出力電圧V２との第1の電圧差ΔVは次のようになる。
ΔV＝V1-V2＝（ｋ+Δｋ）・（Rx-Rref）・（Ic+ΔI）
【００４３】
同様に、被測定抵抗Rxの電圧降下Vｘに対する差動電圧増幅回路5の出力電圧V１と、基準抵抗Rref２の電圧降下Vref’に対する差動電圧増幅回路5の出力電圧V２’との第２の電圧差ΔV’は次のようになる。
ΔV’＝V1-V’2＝（ｋ+Δｋ）・（Rx-Rref２）・（Ic+ΔI）
【００４４】
したがって、両電圧差ΔV、ΔV'の比率Aは次のようになる。
A＝ΔV/ΔV'
＝（ｋ+Δｋ）・（Rx-Rref）・（Ic+ΔI）/（ｋ+Δｋ）・（Rx-Rref２）・（Ic+ΔI）
＝（Rx-Rref）/（Rx-Rref２）
したがって、
Rx＝（Rref-A・Rref２）/（１-A)
Rref、Rref２は出荷時に測定され、マイクロコンピュータに記憶しておく。上記２つの電圧差ΔV、ΔV’の比率Aは、差動電圧増幅回路5の時間順次出力電圧V１、V2、V２’からマイクロコンピュータにより算出される。
【００４５】
結局、２つの基準抵抗Rref、Rｒｅｆ２を用いて、4端子法で得た３つの出力電圧V１、V2、V２’を用いれば、定電流源の出力電流のばらつき、差動電圧増幅回路5の電圧増幅率のばらつき及びDCオフセットのばらつきを、完全にキャンセルできることがわかる。したがって、この演算により得た被測定抵抗Rxの算出抵抗値Rｘと、予め記憶する基準抵抗値Rxoとの差を求め、この差の絶対値が所定しきい値を超えなければ、良品と判定することができる。
【００４６】
なお、上記基準抵抗利用式差・比判定方式では、３つの抵抗値に関連する差動電圧増幅回路5の３つの出力電圧値の間の２つの差、及びこれら２つの差の比を利用したが、その他にも、定電流のばらつき、電圧増幅率のばらつき、DCオフセットのばらつきをキャンセルするために、種々の関数演算式を用いることもできる。
【００４７】
すなわち、差動電圧増幅回路5の出力電圧がその入力電圧の一次関数と仮定すると、測定した３つの出力電圧値（V1、V2、V2'）は、被測定抵抗Rxの電圧降下Vxという変数の他に、３つの上記ばらつきすなわち３つの変数を更にもつ一次関数式となる。しかしながら、３つの上記ばらつきすなわち３つの変数は、これら３つの一次関数式式に同じ形で入っているために、３つの出力電圧値（V1、V2、V2'）間の減算や割り算や逆関数演算などにより、消去できる。その結果、被測定抵抗Rxを高精度に算出することができるわけである。
【００４８】
（実施例３）
以下、本発明の低抵抗体の良否検査装置の第３の実施例を図４を参照して説明する。この検査装置は、実施例２の回路において、被測定抵抗Rxに関する差動電圧増幅回路5の出力電圧V1、基準抵抗Rrefに関する差動電圧増幅回路5の出力電圧V2、基準抵抗Rref２に関する差動電圧増幅回路5の出力電圧V２’の読み込みタイミングの設定を工夫した点にその特徴がある。
【００４９】
この読み込みタイミング決定回路を図５を参照して説明する。
この回路は、降圧トランス１１、ダイオード１２、コンパレータ１３を有している。商用１００VACがトランス１１の一次コイル１１１に印加されると、二次コイル１１２は、所定比で降圧された二次電圧を出力する。この二次電圧は、ダイオード１２で半波整流され、コンパレータ13に入力される。コンパレータ13は、半波整流が所定しきい値電圧Vthを超えると、出力電圧をハイレベルに変化させる。マイクロコンピュータ６は、コンパレータ１３の出力電圧がローレベルからハイレベルに変化する立ち上がりエッジを検出し、この立ち上がりエッジ検出時点から時間順次に、出力電圧V1、V2、V２’を読み込む。又は、第1の立ち上がりエッジ検出時点で出力電圧V1を読み込み、次の立ち上がりエッジ検出時点で出力電圧V２を読み込み、次の立ち上がりエッジ検出時点で出力電圧V２’を読み込む読み込みサイクルを繰り返す。
【００５０】
このようにすれば、電源電圧の基本周波数とその高調波周波数成分の振幅変化に伴う低抵抗体の良否検査装置の検出誤差を低減することができる。
（符号の説明）
Rｘ 被測定抵抗及びその抵抗値
Rref 基準抵抗及びその抵抗値
Rref２ 第2の基準抵抗及びその抵抗値
１-４ スイッチ
５ 差動電圧増幅回路
６ 信号処理回路
７ 定電流源
８ 抵抗・スイッチ回路
９-１０ スイッチ
１１ 降圧トランス
１２ ダイオード
１３ コンパレータ
【特許請求の範囲】
【請求項１】
定電流を出力する定電流源と、
少なくとも被測定抵抗に給電される前記定電流を断続するスイッチを含む抵抗・スイッチ回路と、
この抵抗・スイッチ回路の出力電圧を差動増幅する差動電圧増幅回路と、
この差動電圧増幅回路の出力電圧に基づいて被測定抵抗の抵抗値の良否を判定する信号処理回路と、
を備える低抵抗体の良否検査装置において、
前記抵抗・スイッチ回路は、
所定の抵抗値を有する基準抵抗（Rref）と前記被測定抵抗（Rx）とに時間順次に前記定電流源の定電流を供給するとともに、前記被測定抵抗（Rx）の電圧降下、及び、前記基準抵抗（Rref）の電圧降下を前記差動電圧増幅回路（5）に時間順次に出力し、
前記信号処理回路（6）は、
前記差動電圧増幅回路（5）から時間順次に読み込んだ前記被測定抵抗（Rx）の電圧降下の電圧増幅値と、前記基準抵抗（Rref）の電圧降下の電圧増幅値とに基づいて、前記被測定抵抗（Rx）の抵抗値の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項２】
請求項１記載の低抵抗体の良否検査装置において、
前記信号処理回路（6）は、
前記両電圧増幅値の差に基づいて、前記前記被測定抵抗（Rx）の抵抗値の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項３】
請求項２記載の低抵抗体の良否検査装置において、
前記信号処理回路（6）は、
前記両電圧増幅値の差が、予め記憶する所定のしきい値よりも所定値以上離れているかどうかを判定し、
判定結果に基づいて前記被測定抵抗（Rx）の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項４】
請求項１記載の低抵抗体の良否検査装置において、
前記抵抗・スイッチ回路（8）は
前記基準抵抗（Rref）の抵抗値と異なる抵抗値をもつ第2の基準抵抗（Rref２）と前記基準抵抗（Rref）と前記被測定抵抗（Rx）とに時間順次に前記定電流源の定電流を供給するとともに、前記第2の基準抵抗（Rref２）の電圧降下、前記基準抵抗（Rref）の電圧降下及び前記被測定抵抗（Rx）の電圧降下を前記差動電圧増幅回路（5）に時間順次に出力し、
前記信号処理回路（6）は、
前記差動電圧増幅回路（5）から時間順次に読み込んだ前記第2の基準抵抗（Rref２）の電圧降下の電圧増幅値と、前記基準抵抗（Rref）の電圧降下の電圧増幅値と、前記被測定抵抗（Rx）の電圧降下の電圧増幅値とに基づいて、前記被測定抵抗（Rx）の抵抗値の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項５】
請求項４記載の低抵抗体の良否検査装置において、
前記信号処理回路（6）は、
予め記憶される前記基準抵抗（Rref）の抵抗値と、前記第2の基準抵抗（Rref２）の抵抗値と、読み込んだ前記３つの電圧増幅値とを、予め記憶する所定の関数式に代入することにより、前記被測定抵抗（Rx）の抵抗値を算出し、
この算出値が、予め記憶する前記被測定抵抗（Rx）の記憶抵抗値よりも所定値以上離れているかどうかを判定し、
判定結果に基づいて前記被測定抵抗（Rx）の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項６】
請求項５記載の低抵抗体の良否検査装置において、
前記信号処理回路（6）は、
前記各電圧降下の電圧増幅値間の差と、前記各電圧降下間の電圧増幅値との比とを算出し、
予め記憶される前記基準抵抗（Rref）の抵抗値と、第2の基準抵抗（Rref２）の抵抗値と、前記差及び前記比とを、前記関数式に代入することにより、前記被測定抵抗（Rx）の抵抗値を算出し、
この算出値が、予め記憶する前記被測定抵抗（Rx）の記憶抵抗値よりも所定値以上離れているかどうかを判定し、
判定結果に基づいて前記被測定抵抗（Rx）の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項７】
請求項４記載の低抵抗体の良否検査装置において、
前記信号処理回路（6）は、
予め記憶する前記基準抵抗の抵抗値をRref、予め記憶する前記第2の基準抵抗の抵抗値をRref２、前記被測定抵抗の電圧降下の電圧増幅値をV1、前記基準抵抗の電圧降下の電圧増幅値をV2、前記第2の基準抵抗の電圧降下の電圧増幅値をV3とする時、
前記各値Rref、Rref２、V1、V2、V3と、前記被測定抵抗の抵抗値Rxとの関係を示し、かつ、前記定電流の値、前記差動電圧増幅回路の電圧増幅率の値及び前記差動電圧増幅回路のDCオフセットの値を含まない関数式を準備し、
前記関数式に前記各値Rref、Rref２、V1、V2、V3を代入することにより、前記被測定抵抗の抵抗値Rxを算出する低抵抗体の良否検査装置。
【請求項８】
請求項１記載の低抵抗体の良否検査装置において、
読み込みタイミング決定回路を有し、
この読み込みタイミング決定回路は、前記装置に印加される商用交流電源周波数の各周期中のほぼ等しいタイミングにて、前記各電圧降下の読み込みを指令する信号を出力する低抵抗体の良否検査装置。
【請求項１】
定電流を出力する定電流源と、
少なくとも被測定抵抗に給電される前記定電流を断続するスイッチを含む抵抗・スイッチ回路と、
この抵抗・スイッチ回路の出力電圧を差動増幅する差動電圧増幅回路と、
この差動電圧増幅回路の出力電圧に基づいて被測定抵抗の抵抗値の良否を判定する信号処理回路と、
を備える低抵抗体の良否検査装置において、
前記抵抗・スイッチ回路は、
所定の抵抗値を有する基準抵抗（Rref）と前記被測定抵抗（Rx）とに時間順次に前記定電流源の定電流を供給するとともに、前記被測定抵抗（Rx）の電圧降下、及び、前記基準抵抗（Rref）の電圧降下を前記差動電圧増幅回路（5）に時間順次に出力し、
前記信号処理回路（6）は、
前記差動電圧増幅回路（5）から時間順次に読み込んだ前記被測定抵抗（Rx）の電圧降下の電圧増幅値と、前記基準抵抗（Rref）の電圧降下の電圧増幅値とに基づいて、前記被測定抵抗（Rx）の抵抗値の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項２】
請求項１記載の低抵抗体の良否検査装置において、
前記信号処理回路（6）は、
前記両電圧増幅値の差に基づいて、前記前記被測定抵抗（Rx）の抵抗値の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項３】
請求項２記載の低抵抗体の良否検査装置において、
前記信号処理回路（6）は、
前記両電圧増幅値の差が、予め記憶する所定のしきい値よりも所定値以上離れているかどうかを判定し、
判定結果に基づいて前記被測定抵抗（Rx）の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項４】
請求項１記載の低抵抗体の良否検査装置において、
前記抵抗・スイッチ回路（8）は
前記基準抵抗（Rref）の抵抗値と異なる抵抗値をもつ第2の基準抵抗（Rref２）と前記基準抵抗（Rref）と前記被測定抵抗（Rx）とに時間順次に前記定電流源の定電流を供給するとともに、前記第2の基準抵抗（Rref２）の電圧降下、前記基準抵抗（Rref）の電圧降下及び前記被測定抵抗（Rx）の電圧降下を前記差動電圧増幅回路（5）に時間順次に出力し、
前記信号処理回路（6）は、
前記差動電圧増幅回路（5）から時間順次に読み込んだ前記第2の基準抵抗（Rref２）の電圧降下の電圧増幅値と、前記基準抵抗（Rref）の電圧降下の電圧増幅値と、前記被測定抵抗（Rx）の電圧降下の電圧増幅値とに基づいて、前記被測定抵抗（Rx）の抵抗値の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項５】
請求項４記載の低抵抗体の良否検査装置において、
前記信号処理回路（6）は、
予め記憶される前記基準抵抗（Rref）の抵抗値と、前記第2の基準抵抗（Rref２）の抵抗値と、読み込んだ前記３つの電圧増幅値とを、予め記憶する所定の関数式に代入することにより、前記被測定抵抗（Rx）の抵抗値を算出し、
この算出値が、予め記憶する前記被測定抵抗（Rx）の記憶抵抗値よりも所定値以上離れているかどうかを判定し、
判定結果に基づいて前記被測定抵抗（Rx）の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項６】
請求項５記載の低抵抗体の良否検査装置において、
前記信号処理回路（6）は、
前記各電圧降下の電圧増幅値間の差と、前記各電圧降下間の電圧増幅値との比とを算出し、
予め記憶される前記基準抵抗（Rref）の抵抗値と、第2の基準抵抗（Rref２）の抵抗値と、前記差及び前記比とを、前記関数式に代入することにより、前記被測定抵抗（Rx）の抵抗値を算出し、
この算出値が、予め記憶する前記被測定抵抗（Rx）の記憶抵抗値よりも所定値以上離れているかどうかを判定し、
判定結果に基づいて前記被測定抵抗（Rx）の良否を判定することを特徴とする低抵抗体の良否検査装置。
【請求項７】
請求項４記載の低抵抗体の良否検査装置において、
前記信号処理回路（6）は、
予め記憶する前記基準抵抗の抵抗値をRref、予め記憶する前記第2の基準抵抗の抵抗値をRref２、前記被測定抵抗の電圧降下の電圧増幅値をV1、前記基準抵抗の電圧降下の電圧増幅値をV2、前記第2の基準抵抗の電圧降下の電圧増幅値をV3とする時、
前記各値Rref、Rref２、V1、V2、V3と、前記被測定抵抗の抵抗値Rxとの関係を示し、かつ、前記定電流の値、前記差動電圧増幅回路の電圧増幅率の値及び前記差動電圧増幅回路のDCオフセットの値を含まない関数式を準備し、
前記関数式に前記各値Rref、Rref２、V1、V2、V3を代入することにより、前記被測定抵抗の抵抗値Rxを算出する低抵抗体の良否検査装置。
【請求項８】
請求項１記載の低抵抗体の良否検査装置において、
読み込みタイミング決定回路を有し、
この読み込みタイミング決定回路は、前記装置に印加される商用交流電源周波数の各周期中のほぼ等しいタイミングにて、前記各電圧降下の読み込みを指令する信号を出力する低抵抗体の良否検査装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−６１３０３（Ｐ２０１３−６１３０３Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−２０１３０７（Ｐ２０１１−２０１３０７）
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（３９２０３５１８９）橋本電子工業株式会社 (4)
【出願人】（５０７３４８６７６）有限会社 スリ−アイ (35)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（３９２０３５１８９）橋本電子工業株式会社 (4)
【出願人】（５０７３４８６７６）有限会社 スリ−アイ (35)
【Ｆターム（参考）】
[ Back to top ]