光検出装置
【課題】動作時の発熱を抑制して、赤外線領域の光を高感度かつ精度良く検出する光検出装置を提供する。
【解決手段】赤外線検出器１０，１１等と、制御部と、前記光検出器１０，１１等から出力される検出信号を増幅する増幅器６０と、前記光検出器１０，１１等の検出信号を前記増幅器６０へ入力させる入力回路と、前記制御部の制御により前記光検出器１０，１１等と前記入力回路との接続をオン・オフさせる切替スイッチ２０，２１等とを備え、前記制御部は、前記検出信号を前記入力回路へ入力する動作時に前記切替スイッチ１０，１１等の抵抗成分によるｋＴＣ雑音の発生が抑制される抵抗値となるように該切替スイッチ１０，１１等を制御する。
【解決手段】赤外線検出器１０，１１等と、制御部と、前記光検出器１０，１１等から出力される検出信号を増幅する増幅器６０と、前記光検出器１０，１１等の検出信号を前記増幅器６０へ入力させる入力回路と、前記制御部の制御により前記光検出器１０，１１等と前記入力回路との接続をオン・オフさせる切替スイッチ２０，２１等とを備え、前記制御部は、前記検出信号を前記入力回路へ入力する動作時に前記切替スイッチ１０，１１等の抵抗成分によるｋＴＣ雑音の発生が抑制される抵抗値となるように該切替スイッチ１０，１１等を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ状に接続された複数の半導体素子を用いて赤外線などの光検出を行う光検出装置に関する。
【背景技術】
【０００２】
フォトダイオード等の光検出素子を用いた光検出器は、例えばＦＥＴ（Field-Effect Transistor）等を使用した読み出し回路によって検出信号を出力する。
従来の光検出装置は、画素毎に光検出器を設け、これをアレイ状に配置して各光検出器の検出信号を順次読み出して画像信号を生成している。これらの光検出器は、各々上記のＦＥＴ等を用いた読み出し回路において光検出素子の出力信号を増幅し、これを検出信号として出力する。光検出装置は、各光検出器から出力される検出信号をシフトレジスタ等のスイッチによって切り替え、所定の画素数の画像信号として外部へ出力する。
【０００３】
例えば、特許第４２８８３４６号公報に記載の撮像装置は、フォトダイオードの出力信号を増幅するＦＥＴ、この出力信号のリセットスイッチを成すＦＥＴ等によって構成された回路を画素部に用い、この回路を複数備えることによってイメージセンサを構成している。
図５は、従来の光検出装置の構成を示す回路図である。この図は、フォトダイオードを光検出素子ＰＤとして用いた光検知回路１０１、２つのＦＥＴからなる読み出し回路１０３を備えており、さらに外部から入力した各制御信号に応じて電子シャッタ動作、電圧増幅、リセットノイズ低減等を行う信号処理回路１０２を備えた画素回路の構成を示している。信号処理回路１０２は、光検知回路１０１の出力信号をＭＯＳＦＥＴ１０４のゲートへ入力するように構成されており、各制御信号の入力に応じて光検知回路１０１の検知信号を読み出し回路１０３へ出力する。
【０００４】
図６は、従来の光検出装置の構成を示す説明図である。この図は、図５に示した画素回路を複数備え、垂直シフトレジスタや水平シフトレジスタを用いて、アレイ状に配置された各画素回路の検知信号を切り替え出力させる構成を示している。
光検出器の検知信号を出力するには、図５に示したように複数のＦＥＴが用いられた回路を介することになり、例えばＣＭＯＳＦＥＴを用いた場合にはｋＴＣ雑音（リセットノイズ）などが発生する。そのため、図６に例示した装置ではノイズキャンセル回路を設け、各画素回路から出力される検知信号のノイズ除去を行っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４２８８３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＦＥＴは、基本的に大きなサイズの素子ほど発生する雑音が小さいという特徴がある。しかしながら、大きなサイズのＦＥＴは、入力容量が大きくなって出力電圧の低下を招くとともにＳ／Ｎ比も劣化する。
特に、複数の光検出器を配設する例えば撮像装置では、回路を構成するＦＥＴの数量が多くなり消費電力も大きくなる。また、消費電力が増大すると発熱量も大きくなることから、光検知の精度を高めかつ感度を上げるためにデバイスの冷却が特に必要な赤外線領域の撮像装置は、可視光領域の撮像装置に比べて撮像性能を向上させることが困難であった。
また、大きなＦＥＴを用いて回路を構成すると相当のスペースが必要になり、当該回路を光検出器本体に組み込む、もしくは近傍に配置することが困難になる。そのため、ＦＥＴを用いた回路と光検出器本体とを離間して配線接続することになって、配線容量が増大して回路やデバイスなどの動作に影響を及ぼすという問題点があった。
【０００７】
本発明は、上記のような課題を解決するためになされたものであり、動作時の発熱を抑制して、赤外線領域の光を高感度かつ精度良く検出する光検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る光検出装置は、光検出器と、制御部と、前記光検出器から出力される検出信号を増幅する増幅器と、前記光検出器の検出信号を前記増幅器へ入力させる入力回路と、前記制御部の制御により前記光検出器と前記入力回路との接続をオン・オフさせる切替スイッチと、を備え、前記制御部は、前記検出信号を前記入力回路へ入力する動作時に前記切替スイッチの抵抗成分によるｋＴＣ雑音の発生が抑制される抵抗値となるように該切替スイッチを制御することを特徴とする。
【０００９】
また、前記入力回路は、複数のＦＥＴからなるブートストラップカスコード回路として形成され、前記検出信号を入力する動作時の入力容量が前記ＦＥＴ自身の入力容量よりも小さくなることを特徴とする。
【００１０】
また、前記光検出器から前記入力回路へ入力される検出信号の経路を積層させ、前記入力回路の入力部を成すＦＥＴのソース電位と同電位を有するソース電位面を備えることを特徴とする。
【００１１】
また、前記切替スイッチを含めて前記増幅器の出力部と前記入力回路の入力部との間に形成され、前記増幅器の出力信号を帰還させる帰還容量と前記制御部の制御に応じて前記帰還容量に蓄積された電荷を開放するリセットスイッチとを有する帰還回路をさらに備え、前記制御部は、前記抵抗値を制御した切替スイッチが含まれる帰還回路のリセットスイッチを制御して前記帰還容量に蓄積された電荷を開放するとともに、前記帰還をかけながら前記切替スイッチをオフすることで雑音電荷を減少させることを特徴とする。
【００１２】
また、前記切替スイッチは、ＭＯＳＦＥＴから成り、前記制御部は、前記入力回路の入力容量と前記切替スイッチの抵抗成分とによるＲＣ時定数に応じた時間をかけて前記切替スイッチをターンオフさせることを特徴とする。
【００１３】
また、前記光検出器を複数備えるとともに前記切替スイッチを前記光検出器毎に備え、前記制御部は、前記光検出器毎に備えられた切替スイッチを制御して各々の前記光検出器を個別に前記入力回路へ接続することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、光検出器の検出信号を入力する入力回路の入力容量を低減し、また、切替スイッチで発生するｋＴＣ雑音を低減し、更に、回路を構成するＦＥＴの数量を削減することを可能にしたので、回路動作時の消費電力ならびに発熱を抑制して雑音の少ない高精度の光検出信号を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例による光検出装置の概略構成を示す回路図である。
【図２】図１に示した光検出装置の等価回路を示す説明図である。
【図３】ｋＴＣ雑音と容量との関係を示す説明図である。
【図４】スイッチ抵抗とｋＴＣ雑音の関係を示す説明図である。
【図５】従来の光検出装置の構成を示す回路図である。
【図６】従来の光検出装置の構成を示す説明図である。
【発明を実施するための形態】
【００１６】
本発明の実施の一形態である光検出装置は、アレイ状に複数の光検出器を備え、各光検出器から出力される検出信号をＦＥＴのブートストラップカスコード回路を介して増幅器へ入力するように構成されている。
ＦＥＴからなる入力回路は、例えばソース接地として構成すると入力容量を減少させることができず、検出信号の雑音を抑制することができない。そこで本発明は入力回路を上記のように構成し、回路動作時に入力容量を小さく抑えて検出信号の雑音を削減している。
以下、図面に基づいて本発明の実施例を説明する。
【実施例】
【００１７】
図１は、本発明の実施例による光検出装置の概略構成を示す回路図である。この光検出装置は、例えば赤外線を検出するもので、光検出器としてフォトダイオードからなる赤外線検出器を備えている。なお、図１の光検出装置は、例えば複数の光検出器を備えるように構成されたもので、図中に２つの赤外線検出器１０，１１を例示している。
赤外線検出器１０は、アノードに図示を省略した電源回路によってバイアス電圧Ｖｂが印加される。また、カソードには、ＭＯＳＦＥＴから成る切替スイッチ２０のドレインと、同じくＭＯＳＦＥＴから成るリセットスイッチ３０のソースが接続されている。
帰還容量４０の一端は、リセットスイッチ３０のドレインとともに増幅器６０の出力部に接続され、積分回路が構成されている。
帰還容量４０の両端には、当該帰還容量４０に蓄積された電荷をリセット（開放）するように、リセットスイッチ３０のドレインならびにソースがそれぞれ接続されている。
【００１８】
切替スイッチ２０のソースは、ＦＥＴ５０のゲートに接続されている。ＦＥＴ５０は、ＦＥＴ５１，５２などの回路素子とともに、各赤外線検出器から出力される検出信号を増幅器６０へ入力する入力回路を構成し、ＦＥＴ５１，５２とカスコード接続されている。
抵抗５３の一端には、図示を省略した電源回路が接続され、所定の高電位側の電圧が印加される。抵抗５３の他端は、ＦＥＴ５１のドレインと増幅器６０の入力部に接続されている。
ＦＥＴ５１のソースは、ＦＥＴ５０のドレインに接続され、またＦＥＴ５１のゲートはＦＥＴ５０のソースとＦＥＴ５２のドレインとの接続点に接続されている。
ＦＥＴ５２のソースは、前記の図示を省略した電源回路等によって低電位側の電圧が印加される。また、ＦＥＴ５２のゲートには、ブートストラップカスコード回路として動作するための電圧が、図示を省略した回路から供給される。
このように、増幅器６０の入力部には、ＦＥＴ５０，５１，５２によって形成されるブートストラップカスコード回路を介して赤外線検出器１０が接続されている。
切替スイッチ２０は、増幅器６０の帰還回路内に設けられている。なお、増幅器６０の帰還回路は、当該増幅器６０の出力部とＦＥＴ５０のゲート、即ち、入力回路の入力部との間に形成され、各赤外線検出器、帰還容量ならびに切替スイッチ毎に設けられている。
【００１９】
切替スイッチ２０のゲートは、図示を省略した制御部へ接続され、当該制御部がスイッチ動作を制御するように構成されている。また、リセットスイッチ３０のゲートも上記の制御部に接続され、リセットスイッチ３０のスイッチ動作を制御するように構成されている。この制御部は、当該光検出装置に備えられる全ての赤外線検出器から所定の順に検出信号を読み出すように、上記の各スイッチなどを動作させる回路、もしくは動作を制御するプロセッサ等を含めたユニットである。
【００２０】
赤外線検出器１１は、赤外線検出器１０と同様にバイアス電圧Ｖｂがアノードに印加される。また、カソードにはＭＯＳＦＥＴから成る切替スイッチ２１のドレインと、帰還容量４１の一端と、ＭＯＳＦＥＴから成るリセットスイッチ３１のソースが接続されている。
帰還容量４１の他端は、リセットスイッチ３１のドレインとともに増幅器６０の出力部に接続されている。
帰還容量４１は、前述の帰還容量４０と同様なものであり、その両端には当該帰還容量４１に蓄積された電荷をリセット（開放）するようにリセットスイッチ３１のドレインならびにソースがそれぞれ接続されている。
【００２１】
切替スイッチ２１のソースは、ＦＥＴ５０のゲートに接続され、切替スイッチ２０を含む前述の帰還回路と並列に設けられた別の帰還回路内に当該切替スイッチ２１が含まれるように接続構成されている。
切替スイッチ２１のゲートは、前述の制御部へ接続されており、スイッチ動作が制御されるように接続構成されている。またリセットスイッチ３１のゲートもスイッチ動作が制御されるように前述の制御部に接続されている。
【００２２】
図示を省略した赤外線検出器についても、赤外線検出器１０が接続された切替スイッチ２０、帰還容量４０およびリセットスイッチ３０を含む帰還回路や、赤外線検出器１１が接続された切替スイッチ２１、帰還容量４１およびリセットスイッチ３１を含む帰還回路と同様に、それぞれＭＯＳＦＥＴから成る切替スイッチおよびリセットスイッチ、さらに帰還容量を含む帰還回路に接続され、また、各赤外線検出器の検出信号がＦＥＴ５０のゲートへ入力されるように接続構成されている。
【００２３】
図１に示した光検出装置は、複数の半導体層を積層して上記の各素子や配線パターンなどを形成させており、例えばベタパターンのソース電位基板７０（ソース電位面）を所定の位置に形成させた層を含めて構成されている。
ソース電位基板７０は、入力回路を構成するＦＥＴ５０のソースと同電位を有するものであり、当該ＦＥＴ５０のソースに接続されている。
また、ソース電位基板７０は、各切替スイッチを成すＦＥＴ素子全体、ＦＥＴ５０のゲート部分、またこれらの素子間を接続する配線パターンが当該ソース電位基板７０と絶縁された上で積層されるように配設されている。換言すると、各赤外線検出器から出力された検出信号が入力回路へ入力されるまでの伝送経路を、その伝送経路から絶縁されたソース電位基板７０上に形成させている。
なお、ソース電位基板７０をＦＥＴ５０のソースに接続する上記の構成は一例であり、ソース電位基板７０の電位がＦＥＴ５０のソースと同電位となって、当該ソース電位とともに変動する構成であれば、どのような手段でもよい。即ち、ＦＥＴ５０はゲート配線も含めてソースフォロア回路を構成しており、回路動作によってソース電位がゲート電位と比例して変動する結果として入力容量が減少する。そのため入力電位の低減等に対応してソース電位基板７０の電位を変動させるように構成する。また、ゲート配線は、一般的にはグランド電位との間の浮遊容量が問題となるため、ソース電位基板７０は、前述の配線パターンが形成された層とグランドパターンが形成された層（グランド基板）との間に配置される。
【００２４】
次に動作について説明する。
図１に示した光検出装置は、前述のように図示を省略した制御部によって各切替スイッチのオン・オフ動作が制御される。例えば、切替スイッチ２０のゲートに制御部からオン動作を指示する制御信号が入力され、当該切替スイッチ２０がオン状態になり、赤外線検出器１０のカソードがＦＥＴ５０のゲートに接続される。なお、このとき他の切替スイッチは、オフ状態となるように制御され、また、リセットスイッチ３０もオフ状態とされている。
このように各切替スイッチおよびリセットスイッチ３０のオン・オフ状態が制御されると、赤外線検出器１０から出力される検出信号は、ＦＥＴ５０などによって構成された入力回路を介して増幅器６０に入力される。
【００２５】
ＦＥＴ５０，５１，５２によって構成されるブートストラップカスコード回路は、ＦＥＴ５０がソースフォロア回路とされており、例えば赤外線検出器１０などの検出信号を読み出す際に影響する入力容量を減少させるもので、ＦＥＴ５０のソース・ゲート間の容量を減少させるとともに、ドレイン・ゲート間の容量も減少させている。このように増幅器６０の入力側に生じている容量を低減することにより、増幅器６０の出力電圧の低減を防ぎ、また、増幅器６０から出力される信号のＳ／Ｎ比の劣化を防ぐ。
【００２６】
図２は、図１に示した光検出装置の等価回路を示す説明図である。この図は、例えば赤外線検出器１０とＦＥＴ５０とを切替スイッチ２０を介して接続した回路を示したものである。図中、ＣＤは赤外線検出器が有している検出器容量、ＣＦはＦＥＴ５０もしくは当該ＦＥＴ５０を含むブートストラップカスコード回路（入力回路）が有する入力容量である。
切替スイッチ２０等は、前述のようにＭＯＳＦＥＴによって構成されている。ＭＯＳＦＥＴは、自身の消費電力が微細であり、また抵抗成分等によって熱雑音電流（ｋＴＣ雑音）が発生する特性を有している。
【００２７】
図３は、ｋＴＣ雑音と容量との関係を示す説明図である。この図は、横軸が１／直列容量を示し、縦軸が熱雑音（２乗平均雑音電圧）を示している。
図２に示したＭＯＳＦＥＴスイッチは、図１に示した各切替スイッチに相当し、抵抗成分を有する。図１の各切替スイッチは、図２に示したように、自身の抵抗成分の両端にそれぞれ容量が接続された回路の一部分とみなすことができる。この回路は、動作時の抵抗成分の発熱によって熱雑音電流が生じる。
この熱雑音電流、即ちｋＴＣ雑音と上記の回路上の直列容量Ｃとは、図３に示すような比例関係を有している。ここで、上記の直列容量Ｃは、赤外線検出器が有している容量ＣＤと入力回路が有している入力容量ＣＦの直列容量であることから、これらの容量を低減させることによってｋＴＣ雑音を抑制することができる。本発明は、特に入力容量ＣＦを低減させることによってｋＴＣ雑音を抑制している。
図１に示した回路では、各赤外線検出器からの検出信号を入力するＦＥＴ５０を、ブートストラップカスコード回路へ組み込むことにより、ＦＥＴ５０等の入力容量を低減させてｋＴＣ雑音を抑制している。
【００２８】
また、図１の光検出装置は、前述のように赤外線検出器毎に帰還回路を設けており、当該回路の帰還をかけることによりｋＴＣ雑音を低減させている。この低減量は、帰還容量４０等の有無、即ちリセットスイッチ３０等のオン・オフによって変化し、帰還容量４０等の両端をショートした場合に低減率が高くなる。換言すると、上記の帰還回路は負帰還をかけるものであり、リセットスイッチ３０等をオン状態として負帰還率を１００％とした場合に最も雑音低減率が高くなる。
例えば、赤外線検出器１０の検出信号を読み取った後、次に赤外線検出器１１の検出信号を読み取る場合、換言すると、オン状態の切替スイッチ２０をオフ状態に遷移させるとき、リセットスイッチ３０をオン状態として帰還容量４０をショートする。即ち、増幅器６０から出力された信号（電圧）を、帰還容量４０を通過させずにリセットスイッチ３０と切替スイッチ１０とを介してＦＥＴ５０へ帰還させる。
このとき、ＦＥＴ５０のゲート電圧は、ＦＥＴ５０、ＦＥＴ５１、ＦＥＴ５２が有する特性に基づいて設定された所定の電圧となるように、上記の帰還回路によって自動的に制御される。
なお、帰還回路におけるリセットとは、帰還容量４０等に蓄積された電荷を開放することである。
【００２９】
上記のようにＦＥＴ５０のゲート電圧が特定の値をとるように帰還回路を稼働させ、切替スイッチ２０をオフ状態に遷移させて赤外線検出器１０を入力回路から切り離し、また切替スイッチ２１をオン状態に遷移させて赤外線検出器１１を入力回路に接続する。
入力回路と個別に接続される各検出器回路（赤外線検出器、切替スイッチ、帰還容量、リセットスイッチを含む回路）によらず、ＦＥＴ５０のゲート電圧が特定の電圧になることにより、ＦＥＴ５０等（入力回路）の入力容量に蓄電される電荷が一定に保たれ、これら切替スイッチの動作時に発生するｋＴＣ雑音が抑制される。
【００３０】
また、上述のように入力容量の蓄積電荷を一定に保つことにより、各赤外線検出器を順次切り替え接続するときに発生するクロストークを削減することができる。なお、このクロストークは、帰還回路のオープンループゲインの逆数に比例するだけでなく、各赤外線検出器の容量とＦＥＴ５０等の入力容量との比に対しても比例して減少する。
【００３１】
図１に示したソース電位基板７０上には、前述のように切替スイッチ２０，２１などの各切替スイッチ、また、これら切替スイッチとＦＥＴ５０のゲートとの間の接続配線がソース電位基板７０とは絶縁されて積層されている。また、ソース電位基板７０は前述のようにグランド層と上記の各配線層との間に配置される。ソースフォロア回路では、ゲート電圧とソース電圧が比例するようにＦＥＴ自身が制御することから、当該ＦＥＴの入力容量には電荷が蓄積されない。この特性によりソース・ゲート間の容量が実効的に減少することから、上記の接続配線等に蓄積される電荷を抑制することができる。そこで、当該ソース電位基板７０をＦＥＴ５０のソース、もしくはソース側配線と接続しておき、ＦＥＴ５０のゲート側の配線容量の影響を抑制して各赤外線検出器の検出信号を前述のブートストラップカスコード回路へ入力させる。
ブートストラップカスコード回路即ち入力回路へ順次入力された各赤外線検出器の検出信号は、ＦＥＴ５０およびＦＥＴ５１を介して増幅器６０へ入力され、当該増幅器６０で増幅された検出信号が外部へ出力される。
【００３２】
次に、ブートストラップカスコード回路によるｋＴＣ雑音を削減する動作を詳細に説明する。
本発明に用いられる増幅器６０の入力回路は、前述のようにブートストラップカスコード回路とされており、信号入力を行うＦＥＴ５０をソースフォロア回路としている。このように入力回路を構成したとき、動作時の入力容量は小さくなるが、入力した信号が当該回路から出力されるまでに所定の応答時間を要する。回路を構成するＦＥＴは、応答速度に限界があるため、高い周波数の雑音には対応することができない。そのためＦＥＴが応答可能な周波数よりも高い領域では、入力容量は大きな値のままとなる。このことから、ｋＴＣ雑音を計算によって求めるときにはＦＥＴの容量の周波数依存性を考慮する必要がある。
【００３３】
雑音電子数に換算したｋＴＣ雑音Ｑｎは、直列容量Ｃに周波数依存性がない場合には次の（１）式によって求めることができる。
【００３４】
【数１】
【００３５】
ここで、Ｃは前述の直列容量、Ｒは切替スイッチの抵抗、Ｔは各素子の絶対温度、ｋはボルツマン定数、ｅは電荷量、ｆは周波数、ｆｃは切替スイッチによる熱雑音のカットオフ周波数である。なお、直列容量Ｃが周波数依存性を有する場合には、（１）式の積分計算に直列容量Ｃの周波数依存性を加味して求める。
図４は、スイッチ抵抗とｋＴＣ雑音の関係を示す説明図である。この図は、ＭＯＳＦＥＴからなる切替スイッチの抵抗Ｒを横軸に示し、前述の（１）式にて求めたｋＴＣ雑音の電子数Ｑｎを縦軸に示したグラフである。
なお、ここでは、Ｃ＝０．０５[ｐＦ] （ｆ＜１[ＧＨｚ]）
Ｃ＝２[ｐＦ] （ｆ≧１[ＧＨｚ]）
Ｔ＝７８[ｋ]
としてｋＴＣ雑音の電子数Ｑｎを計算している。
【００３６】
一般的なＦＥＴの応答速度は、１[ＧＨｚ]程度に対応することが期待できることから、図４に例示したｋＴＣ雑音は、直列容量Ｃの値を１[ＧＨｚ]において変化させて計算したものである。実際には直列容量Ｃの値は滑らかに変化するものであるが、実際の回路におけるｋＴＣ雑音と上記のｋＴＣ雑音の計算値は大きく変わらないと考えられる。なお、上記の直列容量Ｃの値は、実存の高周波対応のＦＥＴから得たものである。
図４のグラフにおいて、抵抗Ｒが増大するとｋＴＣ雑音が減少しており、これは抵抗Ｒが大きくなると熱雑音のカットオフ周波数ｆｃが低周波領域に移行し、直列容量Ｃが小さい値となる周波数領域にｋＴＣ雑音の周波数が含まれるようになることを示している。
【００３７】
前述の入力回路の入力容量削減によるｋＴＣ雑音の削減は、切替スイッチを成すＭＯＳＦＥＴスイッチのゲートへ印加する電圧を制御し、当該ＭＯＳＦＥＴスイッチの抵抗値を制御してスイッチング動作を行わせ、特にターンオフを行う際のノイズを抑えるものである。
詳しくは、各帰還回路上のＭＯＳＦＥＴスイッチの抵抗成分を適当な抵抗値まで大きくして所定時間一定に保ち、その後オフ状態とすることによってｋＴＣ雑音を低減している。
【００３８】
帰還によってｋＴＣ雑音を低減させる際にも、その低減の程度は当該帰還回路の応答周波数に影響される。帰還回路には応答できる周波数の限界があるため、この周波数よりも高い周波数では帰還がかからず、ｋＴＣ雑音の低減もできなくなる。
そのため、帰還回路に含まれる切替スイッチ（ＭＯＳＦＥＴスイッチ）の抵抗成分によって発生する熱雑音が高周波領域にまで及んでいる場合には、帰還回路においてｋＴＣ雑音を低減することが難しくなる。そこで、カットオフ周波数ｆｃを帰還回路が応答可能な周波数の上限よりも低く設定する必要がある。
【００３９】
例えば、帰還回路の応答周波数（カットオフ周波数ｆｃ）を１０[ＭＨｚ]、直列容量Ｃを０．０５[ｐＦ]とした場合、抵抗Ｒは３２０[ｋΩ]となる。このことから、当該帰還回路上のＭＯＳＦＥＴスイッチの抵抗成分は３２０[ｋΩ]以上であることが必要になる。
また、帰還回路によるｋＴＣ雑音の抑制は、当該帰還回路上のＭＯＳＦＥＴスイッチの抵抗成分を介して前述の入力容量に蓄積された雑音電荷を減少させていることから、ＲＣ時定数以上の長時間にわたるスイッチ制御が必要になる。
このことから、帰還回路上の抵抗成分が必要以上に大きな値になると赤外線検出器のリセットや切り替えに要する時間が長くなるため、スイッチ動作が遅くなり過ぎず、かつ、上記の雑音電荷を除去するために必要な期間において、適当な大きさの抵抗値を維持するように当該ＭＯＳＦＥＴのゲート電圧を制御する。
【００４０】
前述のように帰還回路を構成するＭＯＳＦＥＴスイッチの動作制御によってｋＴＣ雑音を低減させた場合、当該帰還回路が本来有している雑音レベル以下にすることは難しい。即ち、入力回路の雑音電荷を抑えても帰還回路で生じる雑音レベル以下とすることは困難である。
十分なリセット（ターンオフ）時間を設定して上記のＭＯＳＦＥＴスイッチを動作させたときには、当該ＭＯＳＦＥＴスイッチの雑音レベルと帰還回路の雑音レベルとの比率分が、増幅器６０もしくは光検出装置から出力される信号のｋＴＣ雑音について改善される。
このように帰還回路を構成する素子の各成分に基づいてカットオフ周波数ｆｃを設定し、当該帰還回路において低減可能な雑音帯域を制限することにより、ｋＴＣ雑音をさらに軽減することができる。この場合、帰還回路の応答速度が低下することと、ｋＴＣ雑音を低減させることとはトレードオフの関係となる。
【００４１】
本発明の光検出装置は、ここまで説明したように、入力回路をブートストラップカスコード回路として構成し、赤外線検出器からの検出信号を入力する部分の入力容量を小さくしてｋＴＣ雑音を抑制している。
また、各赤外線検出器が接続される増幅器６０の帰還回路において、当該帰還回路中のＭＯＳＦＥＴスイッチをターンオフする期間中に、当該ＭＯＳＦＥＴスイッチを適当な抵抗値に制御することによってｋＴＣ雑音を抑制している。
これら二つの部分においてｋＴＣ雑音を抑えるとき、ＭＯＳＦＥＴスイッチの抵抗成分は、ある程度大きな抵抗値を有することが必要になる。
【００４２】
切替スイッチを介して赤外線検出器から検出信号が読み出されたとき、入力回路には検出信号とともに熱雑音が入力される。前述のように熱雑音は、切替スイッチの抵抗成分によって生じることから、当該切替スイッチを成すＭＯＳＦＥＴスイッチの抵抗成分は、小さい値であることが望まれ、具体的には数百[Ω]以下であることが好ましい。
また、切替スイッチを成すＭＯＳＦＥＴスイッチは、赤外線検出器から検出信号を読み出す際には低抵抗となり、任意の赤外線検出器を他の赤外線検出器に切り替える際には、所定の時間、詳しくは抵抗Ｒと入力回路の入力容量Ｃによって決定されるＲＣ時定数の数倍の期間において、抵抗値を大きくすることが好ましい。ここで、上記の抵抗Ｒは、切替スイッチの抵抗成分を示す。なお、ＭＯＳＦＥＴからなるリセットスイッチは、オンの際には抵抗が小さい程よく、オフの際には大きい程好適である。
赤外線検出器が有する検出器容量が充分に大きい場合には、ＦＥＴによる入力回路をゲート・ソース間の容量が大きなソース接地として構成してもよい。この場合は赤外線検出器と入力回路との間の容量が大きくなるため、ソース電位基板の機能が作用しなくなる。
【００４３】
以上のように、この実施例の光検出装置によれば、複数の赤外線検出器の検出信号を切り替えて入力する入力回路をＦＥＴを用いたブートストラップカスコード回路としたので、入力回路の入力容量を小さく抑えることができ、入力回路が赤外線検出器から検出信号を読み出すときに発生するｋＴＣ雑音を抑えることができる。
また、赤外線検出器からの検出信号を増幅する増幅器の帰還回路上の切替スイッチ（ＭＯＳＦＥＴ）の抵抗成分について、検出信号を入力回路へ入力するときには抵抗値が小さくなるように、また赤外線検出器を切り替えるときには抵抗値を大きくして所定の値とし、この抵抗値を適当な時間維持してからオフするように制御するので、増幅器に入力する検出信号に含まれるｋＴＣ雑音を抑制することができる。
【００４４】
また、一つの入力回路に複数の赤外線検出器を切り替え接続するようにし、ＦＥＴなどの回路素子の総数を抑えて構成したので、回路動作時の消費電力および発熱量を抑制することができ、赤外線撮像時の冷却が容易になり、赤外線画像の雑音を低減させた高精度の画像信号を出力することができる。
また、ＦＥＴ等の数量を抑えて回路構成したので、これらの回路素子を形成させるスペースを抑制することができることから各回路素子を赤外線検出器の近くに配置することが可能になり、配線容量等が抑制されて赤外線検出器に接続される入力回路の入力容量を小さく抑えることができ、外部へ出力する検出信号のｋＴＣ雑音を低減させることができる。
【産業上の利用可能性】
【００４５】
本発明による光検出装置は、動作時の発熱を抑制することができることから赤外線撮像を行う場合の冷却が容易になり、高精度の赤外線検出を要する赤外線分光器や赤外線ＭＯＳＦＥＴカメラ等に適している。
【符号の説明】
【００４６】
１０、１１赤外線検出器
２０、２１切替スイッチ
３０、３１リセットスイッチ
４０、４１帰還容量
５０、５１、５２ＦＥＴ
５３抵抗
６０増幅器
７０ソース電位基板
１０１光検知回路
１０２信号処理回路
１０３読み出し回路
１０４ＭＯＳＦＥＴ
【技術分野】
【０００１】
本発明は、アレイ状に接続された複数の半導体素子を用いて赤外線などの光検出を行う光検出装置に関する。
【背景技術】
【０００２】
フォトダイオード等の光検出素子を用いた光検出器は、例えばＦＥＴ（Field-Effect Transistor）等を使用した読み出し回路によって検出信号を出力する。
従来の光検出装置は、画素毎に光検出器を設け、これをアレイ状に配置して各光検出器の検出信号を順次読み出して画像信号を生成している。これらの光検出器は、各々上記のＦＥＴ等を用いた読み出し回路において光検出素子の出力信号を増幅し、これを検出信号として出力する。光検出装置は、各光検出器から出力される検出信号をシフトレジスタ等のスイッチによって切り替え、所定の画素数の画像信号として外部へ出力する。
【０００３】
例えば、特許第４２８８３４６号公報に記載の撮像装置は、フォトダイオードの出力信号を増幅するＦＥＴ、この出力信号のリセットスイッチを成すＦＥＴ等によって構成された回路を画素部に用い、この回路を複数備えることによってイメージセンサを構成している。
図５は、従来の光検出装置の構成を示す回路図である。この図は、フォトダイオードを光検出素子ＰＤとして用いた光検知回路１０１、２つのＦＥＴからなる読み出し回路１０３を備えており、さらに外部から入力した各制御信号に応じて電子シャッタ動作、電圧増幅、リセットノイズ低減等を行う信号処理回路１０２を備えた画素回路の構成を示している。信号処理回路１０２は、光検知回路１０１の出力信号をＭＯＳＦＥＴ１０４のゲートへ入力するように構成されており、各制御信号の入力に応じて光検知回路１０１の検知信号を読み出し回路１０３へ出力する。
【０００４】
図６は、従来の光検出装置の構成を示す説明図である。この図は、図５に示した画素回路を複数備え、垂直シフトレジスタや水平シフトレジスタを用いて、アレイ状に配置された各画素回路の検知信号を切り替え出力させる構成を示している。
光検出器の検知信号を出力するには、図５に示したように複数のＦＥＴが用いられた回路を介することになり、例えばＣＭＯＳＦＥＴを用いた場合にはｋＴＣ雑音（リセットノイズ）などが発生する。そのため、図６に例示した装置ではノイズキャンセル回路を設け、各画素回路から出力される検知信号のノイズ除去を行っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４２８８３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＦＥＴは、基本的に大きなサイズの素子ほど発生する雑音が小さいという特徴がある。しかしながら、大きなサイズのＦＥＴは、入力容量が大きくなって出力電圧の低下を招くとともにＳ／Ｎ比も劣化する。
特に、複数の光検出器を配設する例えば撮像装置では、回路を構成するＦＥＴの数量が多くなり消費電力も大きくなる。また、消費電力が増大すると発熱量も大きくなることから、光検知の精度を高めかつ感度を上げるためにデバイスの冷却が特に必要な赤外線領域の撮像装置は、可視光領域の撮像装置に比べて撮像性能を向上させることが困難であった。
また、大きなＦＥＴを用いて回路を構成すると相当のスペースが必要になり、当該回路を光検出器本体に組み込む、もしくは近傍に配置することが困難になる。そのため、ＦＥＴを用いた回路と光検出器本体とを離間して配線接続することになって、配線容量が増大して回路やデバイスなどの動作に影響を及ぼすという問題点があった。
【０００７】
本発明は、上記のような課題を解決するためになされたものであり、動作時の発熱を抑制して、赤外線領域の光を高感度かつ精度良く検出する光検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る光検出装置は、光検出器と、制御部と、前記光検出器から出力される検出信号を増幅する増幅器と、前記光検出器の検出信号を前記増幅器へ入力させる入力回路と、前記制御部の制御により前記光検出器と前記入力回路との接続をオン・オフさせる切替スイッチと、を備え、前記制御部は、前記検出信号を前記入力回路へ入力する動作時に前記切替スイッチの抵抗成分によるｋＴＣ雑音の発生が抑制される抵抗値となるように該切替スイッチを制御することを特徴とする。
【０００９】
また、前記入力回路は、複数のＦＥＴからなるブートストラップカスコード回路として形成され、前記検出信号を入力する動作時の入力容量が前記ＦＥＴ自身の入力容量よりも小さくなることを特徴とする。
【００１０】
また、前記光検出器から前記入力回路へ入力される検出信号の経路を積層させ、前記入力回路の入力部を成すＦＥＴのソース電位と同電位を有するソース電位面を備えることを特徴とする。
【００１１】
また、前記切替スイッチを含めて前記増幅器の出力部と前記入力回路の入力部との間に形成され、前記増幅器の出力信号を帰還させる帰還容量と前記制御部の制御に応じて前記帰還容量に蓄積された電荷を開放するリセットスイッチとを有する帰還回路をさらに備え、前記制御部は、前記抵抗値を制御した切替スイッチが含まれる帰還回路のリセットスイッチを制御して前記帰還容量に蓄積された電荷を開放するとともに、前記帰還をかけながら前記切替スイッチをオフすることで雑音電荷を減少させることを特徴とする。
【００１２】
また、前記切替スイッチは、ＭＯＳＦＥＴから成り、前記制御部は、前記入力回路の入力容量と前記切替スイッチの抵抗成分とによるＲＣ時定数に応じた時間をかけて前記切替スイッチをターンオフさせることを特徴とする。
【００１３】
また、前記光検出器を複数備えるとともに前記切替スイッチを前記光検出器毎に備え、前記制御部は、前記光検出器毎に備えられた切替スイッチを制御して各々の前記光検出器を個別に前記入力回路へ接続することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、光検出器の検出信号を入力する入力回路の入力容量を低減し、また、切替スイッチで発生するｋＴＣ雑音を低減し、更に、回路を構成するＦＥＴの数量を削減することを可能にしたので、回路動作時の消費電力ならびに発熱を抑制して雑音の少ない高精度の光検出信号を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例による光検出装置の概略構成を示す回路図である。
【図２】図１に示した光検出装置の等価回路を示す説明図である。
【図３】ｋＴＣ雑音と容量との関係を示す説明図である。
【図４】スイッチ抵抗とｋＴＣ雑音の関係を示す説明図である。
【図５】従来の光検出装置の構成を示す回路図である。
【図６】従来の光検出装置の構成を示す説明図である。
【発明を実施するための形態】
【００１６】
本発明の実施の一形態である光検出装置は、アレイ状に複数の光検出器を備え、各光検出器から出力される検出信号をＦＥＴのブートストラップカスコード回路を介して増幅器へ入力するように構成されている。
ＦＥＴからなる入力回路は、例えばソース接地として構成すると入力容量を減少させることができず、検出信号の雑音を抑制することができない。そこで本発明は入力回路を上記のように構成し、回路動作時に入力容量を小さく抑えて検出信号の雑音を削減している。
以下、図面に基づいて本発明の実施例を説明する。
【実施例】
【００１７】
図１は、本発明の実施例による光検出装置の概略構成を示す回路図である。この光検出装置は、例えば赤外線を検出するもので、光検出器としてフォトダイオードからなる赤外線検出器を備えている。なお、図１の光検出装置は、例えば複数の光検出器を備えるように構成されたもので、図中に２つの赤外線検出器１０，１１を例示している。
赤外線検出器１０は、アノードに図示を省略した電源回路によってバイアス電圧Ｖｂが印加される。また、カソードには、ＭＯＳＦＥＴから成る切替スイッチ２０のドレインと、同じくＭＯＳＦＥＴから成るリセットスイッチ３０のソースが接続されている。
帰還容量４０の一端は、リセットスイッチ３０のドレインとともに増幅器６０の出力部に接続され、積分回路が構成されている。
帰還容量４０の両端には、当該帰還容量４０に蓄積された電荷をリセット（開放）するように、リセットスイッチ３０のドレインならびにソースがそれぞれ接続されている。
【００１８】
切替スイッチ２０のソースは、ＦＥＴ５０のゲートに接続されている。ＦＥＴ５０は、ＦＥＴ５１，５２などの回路素子とともに、各赤外線検出器から出力される検出信号を増幅器６０へ入力する入力回路を構成し、ＦＥＴ５１，５２とカスコード接続されている。
抵抗５３の一端には、図示を省略した電源回路が接続され、所定の高電位側の電圧が印加される。抵抗５３の他端は、ＦＥＴ５１のドレインと増幅器６０の入力部に接続されている。
ＦＥＴ５１のソースは、ＦＥＴ５０のドレインに接続され、またＦＥＴ５１のゲートはＦＥＴ５０のソースとＦＥＴ５２のドレインとの接続点に接続されている。
ＦＥＴ５２のソースは、前記の図示を省略した電源回路等によって低電位側の電圧が印加される。また、ＦＥＴ５２のゲートには、ブートストラップカスコード回路として動作するための電圧が、図示を省略した回路から供給される。
このように、増幅器６０の入力部には、ＦＥＴ５０，５１，５２によって形成されるブートストラップカスコード回路を介して赤外線検出器１０が接続されている。
切替スイッチ２０は、増幅器６０の帰還回路内に設けられている。なお、増幅器６０の帰還回路は、当該増幅器６０の出力部とＦＥＴ５０のゲート、即ち、入力回路の入力部との間に形成され、各赤外線検出器、帰還容量ならびに切替スイッチ毎に設けられている。
【００１９】
切替スイッチ２０のゲートは、図示を省略した制御部へ接続され、当該制御部がスイッチ動作を制御するように構成されている。また、リセットスイッチ３０のゲートも上記の制御部に接続され、リセットスイッチ３０のスイッチ動作を制御するように構成されている。この制御部は、当該光検出装置に備えられる全ての赤外線検出器から所定の順に検出信号を読み出すように、上記の各スイッチなどを動作させる回路、もしくは動作を制御するプロセッサ等を含めたユニットである。
【００２０】
赤外線検出器１１は、赤外線検出器１０と同様にバイアス電圧Ｖｂがアノードに印加される。また、カソードにはＭＯＳＦＥＴから成る切替スイッチ２１のドレインと、帰還容量４１の一端と、ＭＯＳＦＥＴから成るリセットスイッチ３１のソースが接続されている。
帰還容量４１の他端は、リセットスイッチ３１のドレインとともに増幅器６０の出力部に接続されている。
帰還容量４１は、前述の帰還容量４０と同様なものであり、その両端には当該帰還容量４１に蓄積された電荷をリセット（開放）するようにリセットスイッチ３１のドレインならびにソースがそれぞれ接続されている。
【００２１】
切替スイッチ２１のソースは、ＦＥＴ５０のゲートに接続され、切替スイッチ２０を含む前述の帰還回路と並列に設けられた別の帰還回路内に当該切替スイッチ２１が含まれるように接続構成されている。
切替スイッチ２１のゲートは、前述の制御部へ接続されており、スイッチ動作が制御されるように接続構成されている。またリセットスイッチ３１のゲートもスイッチ動作が制御されるように前述の制御部に接続されている。
【００２２】
図示を省略した赤外線検出器についても、赤外線検出器１０が接続された切替スイッチ２０、帰還容量４０およびリセットスイッチ３０を含む帰還回路や、赤外線検出器１１が接続された切替スイッチ２１、帰還容量４１およびリセットスイッチ３１を含む帰還回路と同様に、それぞれＭＯＳＦＥＴから成る切替スイッチおよびリセットスイッチ、さらに帰還容量を含む帰還回路に接続され、また、各赤外線検出器の検出信号がＦＥＴ５０のゲートへ入力されるように接続構成されている。
【００２３】
図１に示した光検出装置は、複数の半導体層を積層して上記の各素子や配線パターンなどを形成させており、例えばベタパターンのソース電位基板７０（ソース電位面）を所定の位置に形成させた層を含めて構成されている。
ソース電位基板７０は、入力回路を構成するＦＥＴ５０のソースと同電位を有するものであり、当該ＦＥＴ５０のソースに接続されている。
また、ソース電位基板７０は、各切替スイッチを成すＦＥＴ素子全体、ＦＥＴ５０のゲート部分、またこれらの素子間を接続する配線パターンが当該ソース電位基板７０と絶縁された上で積層されるように配設されている。換言すると、各赤外線検出器から出力された検出信号が入力回路へ入力されるまでの伝送経路を、その伝送経路から絶縁されたソース電位基板７０上に形成させている。
なお、ソース電位基板７０をＦＥＴ５０のソースに接続する上記の構成は一例であり、ソース電位基板７０の電位がＦＥＴ５０のソースと同電位となって、当該ソース電位とともに変動する構成であれば、どのような手段でもよい。即ち、ＦＥＴ５０はゲート配線も含めてソースフォロア回路を構成しており、回路動作によってソース電位がゲート電位と比例して変動する結果として入力容量が減少する。そのため入力電位の低減等に対応してソース電位基板７０の電位を変動させるように構成する。また、ゲート配線は、一般的にはグランド電位との間の浮遊容量が問題となるため、ソース電位基板７０は、前述の配線パターンが形成された層とグランドパターンが形成された層（グランド基板）との間に配置される。
【００２４】
次に動作について説明する。
図１に示した光検出装置は、前述のように図示を省略した制御部によって各切替スイッチのオン・オフ動作が制御される。例えば、切替スイッチ２０のゲートに制御部からオン動作を指示する制御信号が入力され、当該切替スイッチ２０がオン状態になり、赤外線検出器１０のカソードがＦＥＴ５０のゲートに接続される。なお、このとき他の切替スイッチは、オフ状態となるように制御され、また、リセットスイッチ３０もオフ状態とされている。
このように各切替スイッチおよびリセットスイッチ３０のオン・オフ状態が制御されると、赤外線検出器１０から出力される検出信号は、ＦＥＴ５０などによって構成された入力回路を介して増幅器６０に入力される。
【００２５】
ＦＥＴ５０，５１，５２によって構成されるブートストラップカスコード回路は、ＦＥＴ５０がソースフォロア回路とされており、例えば赤外線検出器１０などの検出信号を読み出す際に影響する入力容量を減少させるもので、ＦＥＴ５０のソース・ゲート間の容量を減少させるとともに、ドレイン・ゲート間の容量も減少させている。このように増幅器６０の入力側に生じている容量を低減することにより、増幅器６０の出力電圧の低減を防ぎ、また、増幅器６０から出力される信号のＳ／Ｎ比の劣化を防ぐ。
【００２６】
図２は、図１に示した光検出装置の等価回路を示す説明図である。この図は、例えば赤外線検出器１０とＦＥＴ５０とを切替スイッチ２０を介して接続した回路を示したものである。図中、ＣＤは赤外線検出器が有している検出器容量、ＣＦはＦＥＴ５０もしくは当該ＦＥＴ５０を含むブートストラップカスコード回路（入力回路）が有する入力容量である。
切替スイッチ２０等は、前述のようにＭＯＳＦＥＴによって構成されている。ＭＯＳＦＥＴは、自身の消費電力が微細であり、また抵抗成分等によって熱雑音電流（ｋＴＣ雑音）が発生する特性を有している。
【００２７】
図３は、ｋＴＣ雑音と容量との関係を示す説明図である。この図は、横軸が１／直列容量を示し、縦軸が熱雑音（２乗平均雑音電圧）を示している。
図２に示したＭＯＳＦＥＴスイッチは、図１に示した各切替スイッチに相当し、抵抗成分を有する。図１の各切替スイッチは、図２に示したように、自身の抵抗成分の両端にそれぞれ容量が接続された回路の一部分とみなすことができる。この回路は、動作時の抵抗成分の発熱によって熱雑音電流が生じる。
この熱雑音電流、即ちｋＴＣ雑音と上記の回路上の直列容量Ｃとは、図３に示すような比例関係を有している。ここで、上記の直列容量Ｃは、赤外線検出器が有している容量ＣＤと入力回路が有している入力容量ＣＦの直列容量であることから、これらの容量を低減させることによってｋＴＣ雑音を抑制することができる。本発明は、特に入力容量ＣＦを低減させることによってｋＴＣ雑音を抑制している。
図１に示した回路では、各赤外線検出器からの検出信号を入力するＦＥＴ５０を、ブートストラップカスコード回路へ組み込むことにより、ＦＥＴ５０等の入力容量を低減させてｋＴＣ雑音を抑制している。
【００２８】
また、図１の光検出装置は、前述のように赤外線検出器毎に帰還回路を設けており、当該回路の帰還をかけることによりｋＴＣ雑音を低減させている。この低減量は、帰還容量４０等の有無、即ちリセットスイッチ３０等のオン・オフによって変化し、帰還容量４０等の両端をショートした場合に低減率が高くなる。換言すると、上記の帰還回路は負帰還をかけるものであり、リセットスイッチ３０等をオン状態として負帰還率を１００％とした場合に最も雑音低減率が高くなる。
例えば、赤外線検出器１０の検出信号を読み取った後、次に赤外線検出器１１の検出信号を読み取る場合、換言すると、オン状態の切替スイッチ２０をオフ状態に遷移させるとき、リセットスイッチ３０をオン状態として帰還容量４０をショートする。即ち、増幅器６０から出力された信号（電圧）を、帰還容量４０を通過させずにリセットスイッチ３０と切替スイッチ１０とを介してＦＥＴ５０へ帰還させる。
このとき、ＦＥＴ５０のゲート電圧は、ＦＥＴ５０、ＦＥＴ５１、ＦＥＴ５２が有する特性に基づいて設定された所定の電圧となるように、上記の帰還回路によって自動的に制御される。
なお、帰還回路におけるリセットとは、帰還容量４０等に蓄積された電荷を開放することである。
【００２９】
上記のようにＦＥＴ５０のゲート電圧が特定の値をとるように帰還回路を稼働させ、切替スイッチ２０をオフ状態に遷移させて赤外線検出器１０を入力回路から切り離し、また切替スイッチ２１をオン状態に遷移させて赤外線検出器１１を入力回路に接続する。
入力回路と個別に接続される各検出器回路（赤外線検出器、切替スイッチ、帰還容量、リセットスイッチを含む回路）によらず、ＦＥＴ５０のゲート電圧が特定の電圧になることにより、ＦＥＴ５０等（入力回路）の入力容量に蓄電される電荷が一定に保たれ、これら切替スイッチの動作時に発生するｋＴＣ雑音が抑制される。
【００３０】
また、上述のように入力容量の蓄積電荷を一定に保つことにより、各赤外線検出器を順次切り替え接続するときに発生するクロストークを削減することができる。なお、このクロストークは、帰還回路のオープンループゲインの逆数に比例するだけでなく、各赤外線検出器の容量とＦＥＴ５０等の入力容量との比に対しても比例して減少する。
【００３１】
図１に示したソース電位基板７０上には、前述のように切替スイッチ２０，２１などの各切替スイッチ、また、これら切替スイッチとＦＥＴ５０のゲートとの間の接続配線がソース電位基板７０とは絶縁されて積層されている。また、ソース電位基板７０は前述のようにグランド層と上記の各配線層との間に配置される。ソースフォロア回路では、ゲート電圧とソース電圧が比例するようにＦＥＴ自身が制御することから、当該ＦＥＴの入力容量には電荷が蓄積されない。この特性によりソース・ゲート間の容量が実効的に減少することから、上記の接続配線等に蓄積される電荷を抑制することができる。そこで、当該ソース電位基板７０をＦＥＴ５０のソース、もしくはソース側配線と接続しておき、ＦＥＴ５０のゲート側の配線容量の影響を抑制して各赤外線検出器の検出信号を前述のブートストラップカスコード回路へ入力させる。
ブートストラップカスコード回路即ち入力回路へ順次入力された各赤外線検出器の検出信号は、ＦＥＴ５０およびＦＥＴ５１を介して増幅器６０へ入力され、当該増幅器６０で増幅された検出信号が外部へ出力される。
【００３２】
次に、ブートストラップカスコード回路によるｋＴＣ雑音を削減する動作を詳細に説明する。
本発明に用いられる増幅器６０の入力回路は、前述のようにブートストラップカスコード回路とされており、信号入力を行うＦＥＴ５０をソースフォロア回路としている。このように入力回路を構成したとき、動作時の入力容量は小さくなるが、入力した信号が当該回路から出力されるまでに所定の応答時間を要する。回路を構成するＦＥＴは、応答速度に限界があるため、高い周波数の雑音には対応することができない。そのためＦＥＴが応答可能な周波数よりも高い領域では、入力容量は大きな値のままとなる。このことから、ｋＴＣ雑音を計算によって求めるときにはＦＥＴの容量の周波数依存性を考慮する必要がある。
【００３３】
雑音電子数に換算したｋＴＣ雑音Ｑｎは、直列容量Ｃに周波数依存性がない場合には次の（１）式によって求めることができる。
【００３４】
【数１】
【００３５】
ここで、Ｃは前述の直列容量、Ｒは切替スイッチの抵抗、Ｔは各素子の絶対温度、ｋはボルツマン定数、ｅは電荷量、ｆは周波数、ｆｃは切替スイッチによる熱雑音のカットオフ周波数である。なお、直列容量Ｃが周波数依存性を有する場合には、（１）式の積分計算に直列容量Ｃの周波数依存性を加味して求める。
図４は、スイッチ抵抗とｋＴＣ雑音の関係を示す説明図である。この図は、ＭＯＳＦＥＴからなる切替スイッチの抵抗Ｒを横軸に示し、前述の（１）式にて求めたｋＴＣ雑音の電子数Ｑｎを縦軸に示したグラフである。
なお、ここでは、Ｃ＝０．０５[ｐＦ] （ｆ＜１[ＧＨｚ]）
Ｃ＝２[ｐＦ] （ｆ≧１[ＧＨｚ]）
Ｔ＝７８[ｋ]
としてｋＴＣ雑音の電子数Ｑｎを計算している。
【００３６】
一般的なＦＥＴの応答速度は、１[ＧＨｚ]程度に対応することが期待できることから、図４に例示したｋＴＣ雑音は、直列容量Ｃの値を１[ＧＨｚ]において変化させて計算したものである。実際には直列容量Ｃの値は滑らかに変化するものであるが、実際の回路におけるｋＴＣ雑音と上記のｋＴＣ雑音の計算値は大きく変わらないと考えられる。なお、上記の直列容量Ｃの値は、実存の高周波対応のＦＥＴから得たものである。
図４のグラフにおいて、抵抗Ｒが増大するとｋＴＣ雑音が減少しており、これは抵抗Ｒが大きくなると熱雑音のカットオフ周波数ｆｃが低周波領域に移行し、直列容量Ｃが小さい値となる周波数領域にｋＴＣ雑音の周波数が含まれるようになることを示している。
【００３７】
前述の入力回路の入力容量削減によるｋＴＣ雑音の削減は、切替スイッチを成すＭＯＳＦＥＴスイッチのゲートへ印加する電圧を制御し、当該ＭＯＳＦＥＴスイッチの抵抗値を制御してスイッチング動作を行わせ、特にターンオフを行う際のノイズを抑えるものである。
詳しくは、各帰還回路上のＭＯＳＦＥＴスイッチの抵抗成分を適当な抵抗値まで大きくして所定時間一定に保ち、その後オフ状態とすることによってｋＴＣ雑音を低減している。
【００３８】
帰還によってｋＴＣ雑音を低減させる際にも、その低減の程度は当該帰還回路の応答周波数に影響される。帰還回路には応答できる周波数の限界があるため、この周波数よりも高い周波数では帰還がかからず、ｋＴＣ雑音の低減もできなくなる。
そのため、帰還回路に含まれる切替スイッチ（ＭＯＳＦＥＴスイッチ）の抵抗成分によって発生する熱雑音が高周波領域にまで及んでいる場合には、帰還回路においてｋＴＣ雑音を低減することが難しくなる。そこで、カットオフ周波数ｆｃを帰還回路が応答可能な周波数の上限よりも低く設定する必要がある。
【００３９】
例えば、帰還回路の応答周波数（カットオフ周波数ｆｃ）を１０[ＭＨｚ]、直列容量Ｃを０．０５[ｐＦ]とした場合、抵抗Ｒは３２０[ｋΩ]となる。このことから、当該帰還回路上のＭＯＳＦＥＴスイッチの抵抗成分は３２０[ｋΩ]以上であることが必要になる。
また、帰還回路によるｋＴＣ雑音の抑制は、当該帰還回路上のＭＯＳＦＥＴスイッチの抵抗成分を介して前述の入力容量に蓄積された雑音電荷を減少させていることから、ＲＣ時定数以上の長時間にわたるスイッチ制御が必要になる。
このことから、帰還回路上の抵抗成分が必要以上に大きな値になると赤外線検出器のリセットや切り替えに要する時間が長くなるため、スイッチ動作が遅くなり過ぎず、かつ、上記の雑音電荷を除去するために必要な期間において、適当な大きさの抵抗値を維持するように当該ＭＯＳＦＥＴのゲート電圧を制御する。
【００４０】
前述のように帰還回路を構成するＭＯＳＦＥＴスイッチの動作制御によってｋＴＣ雑音を低減させた場合、当該帰還回路が本来有している雑音レベル以下にすることは難しい。即ち、入力回路の雑音電荷を抑えても帰還回路で生じる雑音レベル以下とすることは困難である。
十分なリセット（ターンオフ）時間を設定して上記のＭＯＳＦＥＴスイッチを動作させたときには、当該ＭＯＳＦＥＴスイッチの雑音レベルと帰還回路の雑音レベルとの比率分が、増幅器６０もしくは光検出装置から出力される信号のｋＴＣ雑音について改善される。
このように帰還回路を構成する素子の各成分に基づいてカットオフ周波数ｆｃを設定し、当該帰還回路において低減可能な雑音帯域を制限することにより、ｋＴＣ雑音をさらに軽減することができる。この場合、帰還回路の応答速度が低下することと、ｋＴＣ雑音を低減させることとはトレードオフの関係となる。
【００４１】
本発明の光検出装置は、ここまで説明したように、入力回路をブートストラップカスコード回路として構成し、赤外線検出器からの検出信号を入力する部分の入力容量を小さくしてｋＴＣ雑音を抑制している。
また、各赤外線検出器が接続される増幅器６０の帰還回路において、当該帰還回路中のＭＯＳＦＥＴスイッチをターンオフする期間中に、当該ＭＯＳＦＥＴスイッチを適当な抵抗値に制御することによってｋＴＣ雑音を抑制している。
これら二つの部分においてｋＴＣ雑音を抑えるとき、ＭＯＳＦＥＴスイッチの抵抗成分は、ある程度大きな抵抗値を有することが必要になる。
【００４２】
切替スイッチを介して赤外線検出器から検出信号が読み出されたとき、入力回路には検出信号とともに熱雑音が入力される。前述のように熱雑音は、切替スイッチの抵抗成分によって生じることから、当該切替スイッチを成すＭＯＳＦＥＴスイッチの抵抗成分は、小さい値であることが望まれ、具体的には数百[Ω]以下であることが好ましい。
また、切替スイッチを成すＭＯＳＦＥＴスイッチは、赤外線検出器から検出信号を読み出す際には低抵抗となり、任意の赤外線検出器を他の赤外線検出器に切り替える際には、所定の時間、詳しくは抵抗Ｒと入力回路の入力容量Ｃによって決定されるＲＣ時定数の数倍の期間において、抵抗値を大きくすることが好ましい。ここで、上記の抵抗Ｒは、切替スイッチの抵抗成分を示す。なお、ＭＯＳＦＥＴからなるリセットスイッチは、オンの際には抵抗が小さい程よく、オフの際には大きい程好適である。
赤外線検出器が有する検出器容量が充分に大きい場合には、ＦＥＴによる入力回路をゲート・ソース間の容量が大きなソース接地として構成してもよい。この場合は赤外線検出器と入力回路との間の容量が大きくなるため、ソース電位基板の機能が作用しなくなる。
【００４３】
以上のように、この実施例の光検出装置によれば、複数の赤外線検出器の検出信号を切り替えて入力する入力回路をＦＥＴを用いたブートストラップカスコード回路としたので、入力回路の入力容量を小さく抑えることができ、入力回路が赤外線検出器から検出信号を読み出すときに発生するｋＴＣ雑音を抑えることができる。
また、赤外線検出器からの検出信号を増幅する増幅器の帰還回路上の切替スイッチ（ＭＯＳＦＥＴ）の抵抗成分について、検出信号を入力回路へ入力するときには抵抗値が小さくなるように、また赤外線検出器を切り替えるときには抵抗値を大きくして所定の値とし、この抵抗値を適当な時間維持してからオフするように制御するので、増幅器に入力する検出信号に含まれるｋＴＣ雑音を抑制することができる。
【００４４】
また、一つの入力回路に複数の赤外線検出器を切り替え接続するようにし、ＦＥＴなどの回路素子の総数を抑えて構成したので、回路動作時の消費電力および発熱量を抑制することができ、赤外線撮像時の冷却が容易になり、赤外線画像の雑音を低減させた高精度の画像信号を出力することができる。
また、ＦＥＴ等の数量を抑えて回路構成したので、これらの回路素子を形成させるスペースを抑制することができることから各回路素子を赤外線検出器の近くに配置することが可能になり、配線容量等が抑制されて赤外線検出器に接続される入力回路の入力容量を小さく抑えることができ、外部へ出力する検出信号のｋＴＣ雑音を低減させることができる。
【産業上の利用可能性】
【００４５】
本発明による光検出装置は、動作時の発熱を抑制することができることから赤外線撮像を行う場合の冷却が容易になり、高精度の赤外線検出を要する赤外線分光器や赤外線ＭＯＳＦＥＴカメラ等に適している。
【符号の説明】
【００４６】
１０、１１赤外線検出器
２０、２１切替スイッチ
３０、３１リセットスイッチ
４０、４１帰還容量
５０、５１、５２ＦＥＴ
５３抵抗
６０増幅器
７０ソース電位基板
１０１光検知回路
１０２信号処理回路
１０３読み出し回路
１０４ＭＯＳＦＥＴ
【特許請求の範囲】
【請求項１】
光検出器と、
制御部と、
前記光検出器から出力される検出信号を増幅する増幅器と、
前記光検出器の検出信号を前記増幅器へ入力させる入力回路と、
前記制御部の制御により前記光検出器と前記入力回路との接続をオン・オフさせる切替スイッチと、
を備え、
前記制御部は、前記検出信号を前記入力回路へ入力する動作時に前記切替スイッチの抵抗成分によるｋＴＣ雑音の発生が抑制される抵抗値となるように該切替スイッチを制御する、
ことを特徴とする光検出装置。
【請求項２】
前記入力回路は、複数のＦＥＴからなるブートストラップカスコード回路として形成され、前記検出信号を入力する動作時の入力容量が前記ＦＥＴ自身の入力容量よりも小さくなる、
ことを特徴とする請求項１に記載の光検出装置。
【請求項３】
前記光検出器から前記入力回路へ入力される検出信号の経路を積層させ、前記入力回路の入力部を成すＦＥＴのソース電位と同電位を有するソース電位面を備える、
ことを特徴とする請求項２に記載の光検出装置。
【請求項４】
前記切替スイッチを含めて前記増幅器の出力部と前記入力回路の入力部との間に形成され、前記増幅器の出力信号を帰還させる帰還容量と前記制御部の制御に応じて前記帰還容量に蓄積された電荷を開放するリセットスイッチとを有する帰還回路をさらに備え、
前記制御部は、前記抵抗値を制御した切替スイッチが含まれる帰還回路のリセットスイッチを制御して前記帰還容量に蓄積された電荷を開放するとともに、前記帰還をかけながら前記切替スイッチをオフすることで雑音電荷を減少させる、
ことを特徴とする請求項１から３のいずれか１項に記載の光検出装置。
【請求項５】
前記切替スイッチは、ＭＯＳＦＥＴから成り、
前記制御部は、前記入力回路の入力容量と前記切替スイッチの抵抗成分とによるＲＣ時定数に応じた時間をかけて前記切替スイッチをターンオフさせる、
ことを特徴とする請求項４に記載の光検出装置。
【請求項６】
前記光検出器を複数備えるとともに前記切替スイッチを前記光検出器毎に備え、
前記制御部は、前記光検出器毎に備えられた切替スイッチを制御して各々の前記光検出器を個別に前記入力回路へ接続する、
ことを特徴とする請求項１から５のいずれか１項に記載の光検出装置。
【請求項１】
光検出器と、
制御部と、
前記光検出器から出力される検出信号を増幅する増幅器と、
前記光検出器の検出信号を前記増幅器へ入力させる入力回路と、
前記制御部の制御により前記光検出器と前記入力回路との接続をオン・オフさせる切替スイッチと、
を備え、
前記制御部は、前記検出信号を前記入力回路へ入力する動作時に前記切替スイッチの抵抗成分によるｋＴＣ雑音の発生が抑制される抵抗値となるように該切替スイッチを制御する、
ことを特徴とする光検出装置。
【請求項２】
前記入力回路は、複数のＦＥＴからなるブートストラップカスコード回路として形成され、前記検出信号を入力する動作時の入力容量が前記ＦＥＴ自身の入力容量よりも小さくなる、
ことを特徴とする請求項１に記載の光検出装置。
【請求項３】
前記光検出器から前記入力回路へ入力される検出信号の経路を積層させ、前記入力回路の入力部を成すＦＥＴのソース電位と同電位を有するソース電位面を備える、
ことを特徴とする請求項２に記載の光検出装置。
【請求項４】
前記切替スイッチを含めて前記増幅器の出力部と前記入力回路の入力部との間に形成され、前記増幅器の出力信号を帰還させる帰還容量と前記制御部の制御に応じて前記帰還容量に蓄積された電荷を開放するリセットスイッチとを有する帰還回路をさらに備え、
前記制御部は、前記抵抗値を制御した切替スイッチが含まれる帰還回路のリセットスイッチを制御して前記帰還容量に蓄積された電荷を開放するとともに、前記帰還をかけながら前記切替スイッチをオフすることで雑音電荷を減少させる、
ことを特徴とする請求項１から３のいずれか１項に記載の光検出装置。
【請求項５】
前記切替スイッチは、ＭＯＳＦＥＴから成り、
前記制御部は、前記入力回路の入力容量と前記切替スイッチの抵抗成分とによるＲＣ時定数に応じた時間をかけて前記切替スイッチをターンオフさせる、
ことを特徴とする請求項４に記載の光検出装置。
【請求項６】
前記光検出器を複数備えるとともに前記切替スイッチを前記光検出器毎に備え、
前記制御部は、前記光検出器毎に備えられた切替スイッチを制御して各々の前記光検出器を個別に前記入力回路へ接続する、
ことを特徴とする請求項１から５のいずれか１項に記載の光検出装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−５５４４８（Ｐ２０１３−５５４４８Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９１４４３（Ｐ２０１１−１９１４４３）
【出願日】平成２３年９月２日（２０１１．９．２）
【出願人】（３０１０２２４７１）独立行政法人情報通信研究機構 (1,071)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月２日（２０１１．９．２）
【出願人】（３０１０２２４７１）独立行政法人情報通信研究機構 (1,071)
【Ｆターム（参考）】
[ Back to top ]