半導体の製造中に不要パーティクルの存在を検出するための方法およびシステム
例示的な一実施形態は、半導体の製造中に、半導体ウェハ（１０２）またはリソグラフィマスク（２０２）などの平坦リソグラフィ物体と、チャック（１０４）との間の不要パーティクル（１２２）の存在を検出するための方法（５００）である。例示的な方法は、この実施形態においては、前記半導体ウェハ（１０２）などの前記平坦リソグラフィ物体を前記チャックの上に配置するステップ（５０４）を含む。前記方法は、前記チャック（１０４）と半導体ウェハ（１０２）間のキャパシタンスの、前記不要パーティクルにより引き起こされる変化を測定する（５０６）など、前記チャックと前記平坦リソグラフィ物体により、両者の間に形成される少なくとも１つの電気的特性の変化を測定するステップを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体デバイスの分野に関する。より詳細には、本発明は、半導体ウェハの加工に関する。
【背景技術】
【０００２】
光リソグラフィまたは極紫外（ＥＵＶ）リソグラフィなどの従来の半導体製造技術は、マスクを使用して、半導体ウェハ上にパターンが形成される。光リソグラフィにおいては、半導体ウェハが、チャック上に装填され、半導体ウェハの表面の上にフォトマスクが配置され、これにより、フォトマスク上のパターンが半導体ウェハ上にレンズによって投射されうる。しかし、加工中に、新しい半導体ウェハがチャックに導入されたときに、不要パーティクルが発生してチャックの表面に積もり、この結果、チャックに置かれる半導体ウェハの表面が変形することがある。このような変形により、ウェハの一部でフォトマスクからのパターンが、焦点ずれを起こしてウェハの表面に正しく転写されないことがあり、これにより、ウェハ上の１つ以上のダイが不良となり、歩留りが低下し、製造コストが上昇しかねない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＥＵＶリソグラフィは、従来の光リソグラフィよりも短波長の光を使用しており、これにより、微細なパターニングを得て、高度な半導体デバイスを得ることができる。
ＥＵＶリソグラフィでは、パターニングされた反射マスクがチャックに載置され、紫外光が、光学系を通して、半導体ウェハ上にパターンを反射させうる。
しかし、従来の光リソグラフィと同様に、不要パーティクルが、チャックと反射マスク間に積もり、ウェハにパターンが正常に形成されないおそれがある。これにより、ウェハ上の１つ以上のダイが不良となり、歩留りが低下することで、製造コストが上昇しかねない。
【０００４】
チャック上の不要パーティクルの個数を減らすために、新しい半導体ウェハまたは反射マスクが載置される毎に、載置前にチャックが研摩またはクリーニングされることがある。しかし、研磨またはクリーニングがチャックを損傷させることがあるほか、製造プロセスに長いダウンタイムが発生して、同様に製造コストが上昇しかねない。
【課題を解決するための手段】
【０００５】
半導体の製造中に不要パーティクルの存在を検出するための方法およびシステムを、特許請求の範囲により詳しく記載するように、図面の少なくとも１つに実質的に示すか、これに関連して説明するか、この両方を行う。
【図面の簡単な説明】
【０００６】
【図１】本発明の一実施形態に係る、半導体の製造中に不要パーティクルの存在を検出するための例示的なシステムを示す図。
【図２】本発明の一実施形態に係る、半導体の製造中に不要パーティクルの存在を検出するための例示的なシステムを示す図。
【図３】本発明の一実施形態に係る、半導体の製造中に不要パーティクルの存在を検出するための例示的なシステムを示す図。
【図４】本発明の一実施形態に係る、半導体の製造中に不要パーティクルの存在を検出するための例示的なシステムを示す図。
【図５】本発明の一実施形態を実施するために行われるステップを示すフローチャート。
【図６】本発明の一実施形態を実施するために行われるステップを示すフローチャート。
【図７】本発明の一実施形態を実施するために行われるステップを示すフローチャート。
【図８】本発明の一実施形態を実施するために行われるステップを示すフローチャート。
【発明を実施するための形態】
【０００７】
本発明は半導体の製造中に不要パーティクルの存在を検出するための方法およびシステムを対象としている。以下の説明には、本発明の実施に関連する特定の情報が含まれる。当業者は、本発明を、本願で具体的に記載するものと異なる方法で実施することができることを認めるであろう。また、本発明を曖昧にすることのないよう、本発明の特定の詳細の一部は記載しない。
【０００８】
本願の図面とその付随する詳細な説明は、単に本発明の例示的な実施形態のみを対象としている。簡潔を期するために、本発明のほかの実施形態は、本願に詳細に記載せず、本図面に詳細に示すことはしない。
【０００９】
本発明は、半導体ウェハの加工中に、「平坦リソグラフィ物体」とチャックの間に存在する不要パーティクルの存在を検出するための新規のシステムおよび方法である。本願では、「平坦リソグラフィ物体」とは、半導体ウェハ、またはＥＵＶ（極紫外）リソグラフィマスク等のリソグラフィマスクなどである。
【００１０】
図１は、半導体の製造中に不要パーティクルの存在を検出するためのシステム１００（以降「システム１００」と簡潔に呼ぶ）を示す。システム１００は、半導体ウェハ１０２、チャック１０４、およびキャパシタンス測定器１２８を備える。本例では、チャック１０４は、チャック区画１０６，１０８，１１０、非導電層１１２、載置ポスト１１４，１１６，１１８を備える。システム１００は、チャック１０４と半導体ウェハ１０２の間に存在する不要パーティクル（パーティクル１２２など）の存在を検出するために使用することができる。図１の実施形態では、半導体ウェハ１０２が平坦リソグラフィ物体の例である。
【００１１】
半導体ウェハ１０２は、シリコンなどの半導体材料を含み、チャック１０４の上に配置される。チャック１０４は、窒化チタン、シリコンを含む材料、あるいは半導体の製造中に半導体ウェハ１０２と共存可能な（compatible）ほかの適した導電材料を含んでもよい。本例では、チャック１０４がチャック区画１０６，１０８，１１０に分けられており、これらが非導電層（非導電層１１２など）によって相互に電気的に絶縁されている。非導電層１１２は、ガラス、セラミック材料またはほかの適した誘電材料を含んでもよい。チャック区画１０６，１０８，１１０はそれぞれ載置ポスト１１４，１１６，１１８を有し、載置ポストは半導体ウェハ１０２をその上に載置可能な土台となる。
【００１２】
また、図１には、チャック１０４の上面全体が絶縁層１２０によって覆われて示されており、絶縁層１２０はガラス、セラミック材料またはほかの適した誘電材料を含んでもよい。別の実施形態では、例えば、絶縁層１２０は、載置ポスト１１４，１１６，１１８のみに成膜されており、チャック１０４の溝（溝１２４など）には成膜されていなくてもよい。
【００１３】
半導体の製造中に、パーティクル１２２などの不要パーティクルがシステム１００に入り込むことがある。パーティクル１２２は、例えば、感光材料（フォトレジスト）など、どのような種類の異物でありうる。載置ポスト１１４，１１６，１１８が、チャック１０４の主要面より上に半導体ウェハ１０２を持ち上げているため、載置ポストに隣接する溝（溝１２４など）に存在する不要パーティクルの大部分は、半導体の製造中に半導体ウェハ１０２に悪影響を及ぼさない。しかし、載置ポスト１１４，１１６または１１８にじかに存在する不要パーティクルは、半導体ウェハ１０２がチャック１０４に載置されたときに、半導体ウェハ１０２を変形させかねない。また、パーティクルが載置ポスト１１４，１１６，１１８の間の上に載るほどに大きな場合、載置ポスト間の溝（溝１２４など）にある不要パーティクルが半導体ウェハ１０２を変形させかねない。
【００１４】
図１に更に示すように、パーティクル１２２が、チャック区画１０８の載置ポスト１１６の上に存在している。パーティクル１２２により、半導体ウェハ１０２に変形領域１２６が生じ、これにより、ウェハの加工中に、フォトマスク（図１に図示なし）上のパターンが半導体ウェハ１０２の表面に正しく合焦されないことがある。このため、チャック１０４の載置ポストと半導体ウェハ１０２の間に存在する不要パーティクルを検出して、除去することが、ウェハ上にフォトマスクパターンを正確に合焦させるために重要である。
【００１５】
システム１００において、半導体ウェハ１０２は、導電材料を有し、それぞれが導電材料を含むチャック区画１０６，１０８，１１０が、誘電体（すなわち非導電材料）を含む絶縁層１２０によって分けられている。このため、半導体ウェハ１０２、チャック区画１０６，１０８，１１０、および絶縁層１２０は、複数のキャパシタを形成することができ、これらの各キャパシタは、半導体ウェハ１０２を一方のプレートとして、チャック区画をもう一方のプレートとして有する。システム１００において、各チャック区画（すなわち、チャック区画１０６，１０８，１１０）と半導体ウェハ１０２間のキャパシタンスを、個々のチャック区画と半導体ウェハ１０２間にキャパシタンス測定器１２８を接続することによって測定することができる。例えば、チャック区画１０６と半導体ウェハ１０２間のキャパシタは、チャック区画１０６と半導体ウェハ１０２間にキャパシタンス測定器を接続することにより測定することができる。
【００１６】
また、図１に示すように、半導体ウェハ１０２は、チャック区画１０６および１１０からは離間距離１３０だけ離間され、チャック区画１０８からは離間距離１３２だけ離間されている。パーティクル１２２が、チャック区画１０８と半導体ウェハ１０２の間に存在しているため、パーティクル１２２により、離間距離１３２が離間距離１３０よりも長くなっている。しかし、キャパシタの２つのプレート間のキャパシタンスは、プレート間の距離に反比例する。このため、離間距離１３２が離間距離１３０よりも長いため、半導体ウェハ１０２とチャック区画１０８間のキャパシタンスは、半導体ウェハ１０２とチャック区画１０６またはチャック区画１１０のいずれかとの間のキャパシタンスより小さくなる。
【００１７】
このため、不要パーティクル（パーティクル１２２など）が、チャック区画（チャック区画１０８など）と半導体ウェハの間に存在する場合、不要パーティクルにより、半導体ウェハとチャック区画の間の離間距離が広がり、これにより、チャック区画と半導体ウェハ間のキャパシタンスが相応に変化しうる。このため、半導体ウェハ１０２とチャック区画１０６，１０８，１１０間の個々のキャパシタンスを測定することによって、半導体ウェハと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、半導体ウェハ１０２とチャック区画１０６，１０８，１１０のそれぞれとの間の個々のキャパシタンスは、キャパシタンス測定器１２８などの測定器を使用することにより測定できる。キャパシタンス間に差がある場合、これが、値の異なるキャパシタンスに対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００１８】
一実施形態では、各チャック区画と半導体ウェハ間のキャパシタンスが、キャパシタンス測定器によって測定され、適切に求めた基準キャパシタンスと比較される。測定で得たキャパシタンスと基準キャパシタンス間の差が、対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００１９】
このため、図１の実施形態では、パーティクルによって引き起こされるキャパシタンスの変化を検出することによって、半導体ウェハとチャック区画の間に存在する不要パーティクルの存在を有利に検出するためのシステムが、本発明により実現される。
【００２０】
図２は、半導体の製造中に不要パーティクルの存在を検出するためのシステム２００（以降「システム２００」と簡潔に呼ぶ）を示す。システム２００において、チャック２０４、チャック区画２０６，２０８，２１０、非導電層２１２、載置ポスト２１４，２１６，２１８、絶縁層２２０、ならびにキャパシタンス測定器２２８は、それぞれ、図１のシステム１００のチャック１０４、チャック区画１０６，１０８，１１０、非導電層１１２、載置ポスト１１４，１１６，１１８、絶縁層１２０、ならびにキャパシタンス測定器１２８に対応している。システム２００は、マスク２０２、チャック２０４、およびキャパシタンス測定器２２８を備える。マスク２０２は、基板２０１と導電層２０３を備える。チャック２０４は、チャック区画２０６，２０８，２１０、非導電層２１２、載置ポスト２１４，２１６，２１８を備える。システム２００は、チャック２０４とマスク２０２の間に存在する不要パーティクル（パーティクル２２２など）の存在を検出するために使用することができる。図２の実施形態では、マスク２０２が平坦リソグラフィ物体の例である。
【００２１】
図２に示すように、絶縁層２２０はチャック２０４の上に配置され、ガラス、セラミック材料またはその他の適した誘電材料を含んでもよい。また、図２には、絶縁層２２０の上にマスク２０２の導電層２０３が存在し、導電層２０３もマスク２０２の基板２０１上に設けられていることが示されている。マスク２０２は、例えば、ＥＵＶリソグラフィに使用されるＥＵＶ（極紫外）反射マスクなどである。導電層２０３は、金属またはその他の適した導電材料を含み、スパッタ法またはその他の適した成膜プロセスを使用することによって、基板２０１の裏面に形成されうる。マスク２０２の基板２０１は、ガラスなどの熱膨張率の極めて低い材料を含んでもよい。
【００２２】
更に図２では、チャック２０４がチャック区画２０６，２０８，２１０に分けられており、これらが非導電層（非導電層２１２など）によって相互に電気的に絶縁されていることが示されている。チャック区画２０６，２０８，２１０はそれぞれ載置ポスト２１４，２１６，２１８を有し、載置ポストはマスク２０２をチャック２０４に載置可能な土台となる。
【００２３】
半導体の製造中に、パーティクル２２２などの不要パーティクルがシステム２００に入り込むことがある。パーティクル２２２は、例えば、感光材料（フォトレジスト）など、どのような種類の異物でありうる。載置ポスト２１４，２１６，２１８が、チャック２０４の主要面より上にマスク２０２を持ち上げているため、載置ポストに隣接する溝（溝２２４など）に存在する不要パーティクルの大部分は、半導体の製造中にマスク２０２に悪影響を及ぼさない。しかし、載置ポスト２１４、２１６または２１８にじかに存在する不要パーティクルは、マスク２０２がチャック２０４に載置されたときに、マスク２０２を変形させかねない。また、パーティクルが載置ポスト２１４，２１６，２１８の間の上に載るほどに大きな場合、載置ポスト間の溝（溝２２４など）にある不要パーティクルがマスク２０２を変形させかねない。
【００２４】
また、図２には、パーティクル２２２が、チャック区画２０８の載置ポスト２１６の上に存在し、マスク２０２に変形領域２２６を形成させうることが示されている。ＥＵＶリソグラフィは感受性が高く、使用する光の波長が極めて短いため、ＥＵＶリソグラフィプロセス中に、変形領域２２６により、半導体ウェハ（図２に図示なし）へのパターンのアライメントが正しく行われないことがある。このため、チャック２０４の載置ポストとマスク２０２の間に存在する不要パーティクルを検出して、除去することが、ウェハのパターンのアライメントを正確に行うために重要である。
【００２５】
システム２００において、導電材料、すなわち各々導電材料を含むマスク２０２の導電層２０３、チャック区画２０６，２０８，２１０が、誘電体（すなわち非導電材料）を含む絶縁層２２０によって分けられている。このため、導電層２０３、チャック区画２０６，２０８，２１０、および絶縁層２２０は、複数のキャパシタを形成することができ、これらの各キャパシタは、導電層２０３を一方のプレートとして、チャック区画をもう一方のプレートとして有する。システム２００において、各チャック区画（すなわち、チャック区画２０６，２０８，２１０）とマスク２０２間のキャパシタンスを、個々のチャック区画とマスク２０２の導電層２０３間にキャパシタンス測定器２２８を接続することによって測定することができる。例えば、チャック区画２０６とマスク２０２の導電層２０３間のキャパシタは、チャック区画２０６とマスク２０２の導電層２０３間にキャパシタンス測定器を接続することにより測定することができる。
【００２６】
また、図２に示すように、マスク２０２の導電層２０３は、チャック区画２０６および２１０からは離間距離２３０だけ離間され、チャック区画２０８からは離間距離２３２だけ離間されている。パーティクル２２２が、チャック区画２０８とマスク２０２の導電層２０３の間に存在しているため、パーティクル２２２により、離間距離２３２が離間距離２３０よりも長くなっている。しかし、キャパシタの２つのプレート間のキャパシタンスは、プレート間の距離に反比例する。このため、離間距離２３２が離間距離２３０よりも長いため、マスク２０２の導電層２０３とチャック区画２０８間のキャパシタンスは、マスク２０２の導電層２０３とチャック区画２０６またはチャック区画２１０のいずれかとの間のキャパシタンスより小さくなる。
【００２７】
このため、不要パーティクル（パーティクル２２２など）が、チャック区画（チャック区画２０８など）とマスク（マスク２０２など）の間に存在する場合、不要パーティクルにより、マスクとチャック区画の間の離間距離が広がり、これにより、チャック区画とマスク間のキャパシタンスが相応に変化しうる。このため、マスク２０２の導電層２０３とチャック区画２０６，２０８，２１０間の個々のキャパシタンスを測定することによって、半導体マスクと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、マスク２０２の導電層２０３とチャック区画２０６，２０８，２１０のそれぞれとの間の個々のキャパシタンスは、キャパシタンス測定器２２８などの測定器を使用することにより測定できる。キャパシタンス間に差がある場合、これが、値の異なるキャパシタンスに対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００２８】
一実施形態では、各チャック区画と半導体マスク間のキャパシタンスが、キャパシタンス測定器によって測定され、適切に求めた基準キャパシタンスと比較される。測定で得たキャパシタンスと基準キャパシタンス間の差が、対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００２９】
このため、図２の実施形態では、パーティクルによって引き起こされるキャパシタンスの変化を検出することによって、半導体マスクとチャック区画の間に存在する不要パーティクルの存在を有利に検出するためのシステムが、本発明により実現される。
【００３０】
図３は、半導体の製造中に不要パーティクルの存在を検出するためのシステム３００（以降「システム３００」と簡潔に呼ぶ）を示す。システム３００においては、半導体ウェハ３０２、チャック３０４、チャック区画３０６，３０８，３１０、非導電層３１２、載置ポスト３１４，３１６，３１８は、それぞれ、図１のシステム１００の半導体ウェハ１０２、チャック１０４、チャック区画１０６，１０８，１１０、非導電層１１２、載置ポスト１１４，１１６，１１８に対応している。システム３００は、半導体ウェハ３０２、チャック３０４、および抵抗測定器３２８を備える。チャック３０４は、チャック区画３０６，３０８，３１０、非導電層３１２、載置ポスト３１４，３１６，３１８を備える。システム３００は、チャック３０４と半導体ウェハ３０２の間に存在する不要パーティクル（パーティクル３２２など）の存在を検出するために使用することができる。図３の実施形態では、半導体ウェハ３０２が平坦リソグラフィ物体の例である。
【００３１】
図３に示すように、チャック３０４の上に半導体ウェハ３０２が置かれ、半導体ウェハ３０２はシリコンなどの半導体材料を含んでもよい。チャック３０４はチャック区画３０６，３０８，３１０に分けられており、これらが非導電層（非導電層３１２など）によって相互に電気的に絶縁されている。チャック区画３０６，３０８，３１０はそれぞれ載置ポスト３１４，３１６，３１８を有し、載置ポストは半導体ウェハ３０２をチャック３０４に載置可能な土台となる。
【００３２】
半導体の製造中に、パーティクル３２２などの不要パーティクルがシステム３００に入り込むことがある。パーティクル３２２は、例えば、感光材料（フォトレジスト）など、どのような種類の異物でありうる。載置ポスト３１４，３１６，３１８が、チャック３０４の主要面より上に半導体ウェハ３０２を持ち上げているため、載置ポストに隣接する溝（溝３２４など）に存在する不要パーティクルの大部分は、半導体の製造中に半導体ウェハ３０２に悪影響を及ぼさない。しかし、載置ポスト３１４、３１６または３１８にじかに存在する不要パーティクルは、半導体ウェハ３０２がチャック３０４に載置されたときに、半導体ウェハ１０２を変形させかねない。また、パーティクルが載置ポスト３１４，３１６，３１８の間の上に載るほどに大きな場合、載置ポスト間の溝（溝３２４など）にある不要パーティクルが半導体ウェハ３０２を変形させかねない。
【００３３】
図３に更に示すように、パーティクル３２２が、チャック区画３０８の載置ポスト３１６の上に存在している。パーティクル３２２により、半導体ウェハ３０２に変形領域３２６が生じ、これにより、ウェハの加工中に、フォトマスク（図３に図示なし）上のパターンが半導体ウェハ３０２の表面に正しく合焦されないことがある。このため、チャック３０４の載置ポストと半導体ウェハ３０２の間に存在する不要パーティクルを検出して、除去することが、ウェハ上にフォトマスクパターンを正確に合焦させるために重要である。
【００３４】
システム３００において、半導体ウェハ３０２は、導電材料を有し、それぞれが導電材料を含むチャック区画３０６，３０８，３１０が、相互に電気的に直接接触している。システム３００において、各チャック区画（すなわち、チャック区画３０６，３０８，３１０）と半導体ウェハ３０２の間の抵抗を、個々のチャック区画と半導体ウェハ３０２間に抵抗測定器３２８を接続することによって測定することができる。例えば、チャック区画３０６と半導体ウェハ３０２の抵抗は、チャック区画３０６と半導体ウェハ３０２間に抵抗測定器を接続することにより測定することができる。
【００３５】
このため、不要パーティクル（パーティクル３２２など）が、チャック区画（チャック区画３０８など）と半導体ウェハの間に存在する場合、不要パーティクルにより、半導体ウェハとチャック区画間の抵抗が相応に変化しうる。このため、半導体ウェハ３０２とチャック区画３０６，３０８，３２０間の個々の抵抗を測定することによって、半導体ウェハと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、半導体ウェハ３０２とチャック区画３０６，３０８，３１０間の個々の抵抗は、抵抗測定器３２８などの測定器を使用することにより測定できる。抵抗間に差がある場合、これが、値の異なる抵抗に対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００３６】
一実施形態では、各チャック区画と半導体ウェハ間の抵抗が、抵抗測定器によって測定され、適切に求めた基準抵抗と比較される。測定で得た抵抗と基準抵抗間の差が、対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００３７】
このため、図３の実施形態では、パーティクルによって引き起こされる抵抗の変化を検出することによって、半導体ウェハとチャック区画の間に存在する不要パーティクルの存在を有利に検出するためのシステムが、本発明により実現される。
【００３８】
図４は、半導体の製造中に不要パーティクルの存在を検出するためのシステム４００（以降「システム４００」と簡潔に呼ぶ）を示す。システム４００においては、チャック４０４、チャック区画４０６，４０８，４１０、非導電層４１２、載置ポスト４１４，４１６，４１８は、それぞれ、図１のシステム１００のチャック１０４、チャック区画１０６，１０８，１１０、非導電層１１２、載置ポスト１１４，１１６，１１８に対応している。システム４００は、マスク４０２、チャック４０４、および抵抗測定器４２８を備える。マスク４０２は、基板４０１と導電層４０３を備える。チャック４０４は、チャック区画４０６，４０８，４１０、非導電層４１２、載置ポスト４１４，４１６，４１８を備える。システム４００は、チャック４０４とマスク４０２の間に存在する不要パーティクル（パーティクル４２２など）の存在を検出するために使用することができる。図４の実施形態では、マスク４０２が平坦リソグラフィ物体の例である。
【００３９】
また、図４には、チャック４０４の上にマスク４０２の導電層４０３が存在し、導電層４０３も基板４０１の裏面に設けられていることが示されている。マスク４０２は、例えば、ＥＵＶリソグラフィに使用されるＥＵＶ（極紫外）反射マスクなどである。導電層４０３は、金属またはその他の適した導電材料を含み、スパッタ法またはその他の適した成膜プロセスを使用することによって、基板４０１の裏面に形成されうる。マスク４０１の基板４０２は、低膨張ガラスなどの熱膨張率の極めて低い材料を含んでもよい。更に図４では、チャック４０４がチャック区画４０６，４０８，４１０に分けられており、これらが非導電層（非導電層４１２など）によって相互に電気的に絶縁されていることが示されている。チャック区画４０６，４０８，４１０はそれぞれ載置ポスト４１４，４１６，４１８を有し、載置ポストはマスク４０２をチャック４０４に載置可能な土台となる。
【００４０】
半導体の製造中に、パーティクル４２２などの不要パーティクルがシステム４００に入り込むことがある。パーティクル４２２は、例えば、感光材料（フォトレジスト）など、どのような種類の異物でありうる。載置ポスト４１４，４１６，４１８が、チャック４０４の主要面より上にマスク４０２を持ち上げているため、載置ポストに隣接する溝（溝４２４など）に存在する不要パーティクルの大部分は、半導体の製造中にマスク４０２に悪影響を及ぼさない。しかし、載置ポスト４１４、４１６または４１８にじかに存在する不要パーティクルは、マスク４０２がチャック４０４に載置されたときに、マスク４０２を変形させかねない。また、パーティクルが載置ポスト４１４，４１６，４１８の間の上に載るほどに大きな場合、載置ポスト間の溝（溝４２４など）にある不要パーティクルがマスク４０２を変形させかねない。
【００４１】
また、図４に示すように、パーティクル４２２が、チャック区画４０８の載置ポスト４１６の上に存在している。パーティクル４２２により、マスク４０２に変形領域４２６が形成されうる。ＥＵＶリソグラフィは感受性が高く、使用する光の波長が極めて短いため、ＥＵＶリソグラフィプロセス中に、変形領域４２６により、半導体ウェハ（図４に図示なし）へのパターンのアライメントが正しく行われないことがある。このため、チャック４０４の載置ポストとマスク４０２の間に存在する不要パーティクルを検出して、除去することが、ウェハのパターンのアライメントを正確に行うために重要である。
【００４２】
システム４００において、導電材料、すなわち各々導電材料を含むマスク４０２の導電層４０３、チャック区画４０６，４０８，４１０が、相互に電気的に直接接触している。システム４００において、チャック区画４０６，４０８，４１０のそれぞれとマスク４０２の導電層４０３の間の抵抗を、個々のチャック区画とマスク４０２の導電層４０３間にキャパシタンス測定器４２８を接続することによって測定することができる。例えば、チャック区画４０６とマスク４０２間の抵抗は、チャック区画４０６と導電層４０３間に抵抗測定器を接続することにより測定することができる。
【００４３】
不要パーティクル（パーティクル４２２など）が、チャック区画（チャック区画４０８など）とマスクの導電層（マスク４０２の導電層４０３など）の間に存在する場合、不要パーティクルにより、マスクの導電層とチャック区画の抵抗が相応に変化しうる。このため、マスク４０２の導電層４０３とチャック区画４０６，４０８，４２０間の個々の抵抗を測定することによって、マスクの導電層と１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、導電層４０３とチャック区画４０６，４０８，４１０間の個々の抵抗は、抵抗測定器４２８などの測定器を使用することにより測定できる。抵抗間に差がある場合、これが、値の異なる抵抗に対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００４４】
一実施形態では、各チャック区画とマスク間の抵抗が、抵抗測定器によって測定され、適切に求めた基準抵抗と比較される。測定で得た抵抗と基準抵抗間の差が、対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００４５】
このため、図４の実施形態では、パーティクルによって引き起こされる抵抗の変化を検出することによって、マスクの導電層とチャック区画の間に存在する不要パーティクルの存在を有利に検出するためのシステムが、本発明により実現される。
【００４６】
図５は、本発明の実施形態に係る例示的な方法を示すフローチャートを示す。当業者に自明の特定の詳細および特徴は、フローチャート５００からは省略した。例えば、当業界において公知のように、ステップが１つ以上のサブステップから構成されても、あるいは特化した装置または材料が使用されてもよい。
【００４７】
フローチャート５００の方法ステップの説明に、図１のシステム１００を使用する。フローチャート５００のステップ５０２において、チャック１０４の上面全体が絶縁層１２０によって覆われ、絶縁層１２０はガラス、セラミック材料またはほかの適した誘電材料を含んでもよい。チャック１０４は、非導電層１１２によって電気的に分離されたチャック区画１０６，１０８，１１０に分けられており、例えば、窒化チタン、シリコンを含む材料またはほかの適した導電材料を含んでもよい。
【００４８】
フローチャート５００のステップ５０４において、チャック１０４上の絶縁層１２０の上に半導体ウェハ１０２が配置される。半導体ウェハ１０２は、導電材料を含み、それぞれが導電材料を含むチャック区画１０６，１０８，１１０が、誘電体（すなわち非導電材料）を含む絶縁層１２０によって分けられている。このため、半導体ウェハ１０２、チャック区画１０６，１０８，１１０、および絶縁層１２０は、複数のキャパシタを形成することができ、これらの各キャパシタは、半導体ウェハ１０２を一方のプレートとして、チャック区画をもう一方のプレートとして有する。
【００４９】
フローチャート５００のステップ５０６において、各チャック区画（すなわち、チャック区画１０６，１０８，１１０）と半導体ウェハ１０２の間のキャパシタンスが、個々のチャック区画と半導体ウェハ１０２間にキャパシタンス測定器１２８を接続することによって測定されうる。例えば、チャック区画１０６と半導体ウェハ１０２間のキャパシタンスが、チャック区画１０６と半導体ウェハ１０２間にキャパシタンス測定器を接続することによって測定されうる。
【００５０】
フローチャート５００のステップ５０８において、フローチャート５００のステップ５０６で測定したキャパシタンスを使用して、半導体ウェハ１０２とチャック１０４の間に存在する不要パーティクルの存在が検出される。不要パーティクル（パーティクル１２２など）が、チャック区画（チャック区画１０８など）と半導体ウェハ１０２の間に存在する場合、不要パーティクルにより、半導体ウェハとチャック区画の間の離間距離が広がり、これにより、チャック区画と半導体ウェハ間のキャパシタンスが相応に変化しうる。このため、半導体ウェハ１０２とチャック区画１０６，１０８，１１０間の個々のキャパシタンスを測定することによって、半導体ウェハと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。キャパシタンス間に差がある場合、これが、値の異なるキャパシタンスに対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００５１】
一実施形態では、各チャック区画と半導体ウェハ間のキャパシタンスが、キャパシタンス測定器によって測定され、適切に求めた基準キャパシタンスと比較される。測定で得たキャパシタンスと基準キャパシタンス間の差が、対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００５２】
このため、図５の実施形態では、パーティクルによって引き起こされるキャパシタンスの変化を検出することによって、マスクとチャック区画の間に存在する不要パーティクルの存在を有利に検出するための方法が、本発明により実現される。
【００５３】
図６は、本発明の実施形態に係る例示的な方法を示すフローチャートを示す。当業者に自明の特定の詳細および特徴は、フローチャート６００からは省略した。例えば、当業界において公知のように、ステップが１つ以上のサブステップから構成されても、あるいは特化した装置または材料が使用されてもよい。
【００５４】
フローチャート６００の方法ステップの説明に、図２のシステム２００を使用する。フローチャート６００のステップ６０２において、チャック２０４の上面全体が絶縁層２２０によって覆われ、絶縁層２２０はガラス、セラミック材料またはほかの適した誘電材料を含んでもよい。チャック２０４は、非導電層２１２などの非導電層によって電気的に分離されたチャック区画２０６，２０８，２１０に分けられており、窒化チタン、シリコンを含む材料またはほかの適した導電材料を含んでもよい。
【００５５】
フローチャート６００のステップ６０４において、マスク２０２の導電層２０３が、絶縁層２２０に対向するように、導電層２０３および基板２０１を有するマスク２０２が、チャック２０４上の絶縁層２２０の上に配置される。マスク２０２は、例えば、ＥＵＶリソグラフィに使用されるＥＵＶ（極紫外）反射マスクなどである。マスク２０２の導電層２０３は、導電材料を含み、それぞれが導電材料を含むチャック区画２０６，２０８，２１０が、誘電体（すなわち非導電材料）を含む絶縁層２２０によって分けられている。このため、マスク２０２、チャック区画２０６，２０８，２１０、および絶縁層２２０は、複数のキャパシタを形成することができ、これらの各キャパシタは、マスク２０２の導電層２０３を一方のプレートとして、チャック区画をもう一方のプレートとして有する。
【００５６】
フローチャート６００のステップ６０６において、各チャック区画（すなわち、チャック区画２０６，２０８，２１０）とマスク２０２の導電層２０３の間のキャパシタンスが、個々のチャック区画と導電層２０３間にキャパシタンス測定器２２８を接続することによって測定されうる。例えば、チャック区画２０６とマスク２０２の導電層２０３間のキャパシンスが、チャック区画２０６とマスク２０２の導電層２０３間にキャパシタンス測定器を接続することによって測定されうる。
【００５７】
フローチャート６００のステップ６０８において、フローチャート６００のステップ６０６で測定したキャパシタンスを使用して、マスク２０２とチャック２０４の間に存在する不要パーティクルの存在が検出される。不要パーティクル（パーティクル２２２など）が、チャック区画（チャック区画２０８など）とマスク２０２の間に存在する場合、不要パーティクルにより、マスクとチャック区画の間の離間距離が広がり、これにより、チャック区画とマスク間のキャパシタンスが相応に変化しうる。このため、マスク２０２とチャック区画２０６，２０８，２１０間の個々のキャパシタンスを測定することによって、マスクと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。キャパシタンス間に差がある場合、これが、値の異なるキャパシタンスに対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００５８】
一実施形態では、各チャック区画とマスク間のキャパシタンスが、キャパシタンス測定器によって測定され、適切に求めた基準キャパシタンスと比較される。測定で得たキャパシタンスと基準キャパシタンス間の差が、対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００５９】
このため、図６の実施形態では、パーティクルによって引き起こされるキャパシタンスの変化を検出することによって、マスクとチャック区画の間に存在する不要パーティクルの存在を有利に検出するための方法が、本発明により実現される。
【００６０】
図７は、本発明の実施形態に係る例示的な方法を示すフローチャートを示す。当業者に自明の特定の詳細および特徴は、フローチャート７００からは省略した。例えば、当業界において公知のように、ステップが１つ以上のサブステップから構成されても、あるいは特化した装置または材料が使用されてもよい。
【００６１】
フローチャート７００の方法ステップの説明に、図３のシステム３００を使用する。フローチャート７００のステップ７０２において、チャック３０４の上に半導体ウェハ３０２が配置される。チャック３０４は、非導電層３１２などの非導電層によって電気的に分離されたチャック区画３０６，３０８，３１０に分けられており、窒化チタン、シリコンを含む材料またはほかの適した導電材料を含んでもよい。半導体ウェハ３０２は、導電材料を有し、それぞれが導電材料を含むチャック区画３０６，３０８，３１０が、相互に電気的に直接接触している。
【００６２】
フローチャート７００のステップ７０４において、各チャック区画（すなわち、チャック区画３０６，３０８，３１０）と半導体ウェハ３０２の間の抵抗が、個々のチャック区画と半導体ウェハ３０２間に抵抗測定器３２８を接続することによって測定されうる。例えば、チャック区画３０６と半導体ウェハ３０２間の抵抗が、チャック区画３０６と半導体ウェハ３０２間に抵抗測定器を接続することによって測定されうる。
【００６３】
フローチャート７００のステップ７０６において、フローチャート７００のステップ７０４で測定した抵抗を使用して、半導体ウェハ３０２とチャック３０４の間に存在する不要パーティクルの存在が検出される。不要パーティクル（パーティクル３２２など）が、チャック区画（チャック区画３０８など）と半導体ウェハの間に存在する場合、不要パーティクルにより、半導体ウェハとチャック区画間の抵抗が相応に変化しうる。このため、半導体ウェハ３０２とチャック区画３０６，３０８，３１０間の個々の抵抗を測定することによって、半導体ウェハと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、半導体ウェハ３０２とチャック区画３０６，３０８，３１０間の個々の抵抗は、抵抗測定器３２８などの測定器を使用することにより測定できる。抵抗間に差がある場合、これが、値の異なる抵抗に対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００６４】
一実施形態では、各チャック区画と半導体ウェハ間の抵抗が、抵抗測定器によって測定され、適切に求めた基準抵抗と比較される。測定で得た抵抗と基準抵抗間の差が、対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００６５】
このため、図７の実施形態では、パーティクルによって引き起こされる抵抗の変化を検出することによって、半導体ウェハとチャック区画の間に存在する不要パーティクルの存在を有利に検出するための方法が、本発明により実現される。
【００６６】
図８は、本発明の実施形態に係る例示的な方法を示すフローチャートを示す。当業者に自明の特定の詳細および特徴は、フローチャート８００からは省略した。例えば、当業界において公知のように、ステップが１つ以上のサブステップから構成されても、あるいは特化した装置または材料が使用されてもよい。
【００６７】
フローチャート８００の方法ステップの説明に、図４のシステム４００を使用する。フローチャート８００のステップ８０２において、マスク４０２の導電層４０３が、電気的に分離されたチャック区画４０６，４０８，４１０と接触するように、導電層４０３および基板４０１を有するマスク４０２が、チャック４０４の上に配置される。マスク４０２は、例えば、ＥＵＶリソグラフィに使用されるＥＵＶ（極紫外）反射マスクなどであり、導電層４０３は、金属またはその他の適した導電材料を含んでもよい。このため、マスク４０２の導電層４０３は、導電材料を有し、それぞれが導電材料を含むチャック区画４０６，４０８，４１０が、相互に電気的に接触している。
【００６８】
フローチャート８００のステップ８０４において、各チャック区画（すなわち、チャック区画４０６，４０８，４１０）とマスク４０２の導電層４０３の間の抵抗が、個々のチャック区画とマスク４０２の導電層４０３間に抵抗測定器４２８を接続することによって測定されうる。例えば、チャック区画４０６とマスク４０２の導電層４０３間の抵抗が、チャック区画４０６と導電層４０３間に抵抗測定器を接続することによって測定されうる。
【００６９】
フローチャート８００のステップ８０６において、フローチャート８００のステップ８０４で測定した抵抗を使用して、マスク４０２の導電層４０３とチャック４０４の間に存在する不要パーティクルの存在が検出される。不要パーティクル（パーティクル４２２など）が、チャック区画（チャック区画４０８など）とマスクの間に存在する場合、不要パーティクルにより、マスクとチャック区画間の抵抗が相応に変化しうる。このため、マスク４０２の導電層４０３とチャック区画４０６，４０８，４１０間の個々の抵抗を測定することによって、マスクと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、マスク４０２の導電層４０３とチャック区画４０６，４０８，４１０間の個々の抵抗は、抵抗測定器４２８などの測定器を使用することにより測定できる。抵抗間に差がある場合、これが、値の異なる抵抗に対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００７０】
一実施形態では、各チャック区画とマスク間の抵抗が、抵抗測定器によって測定され、適切に求めた基準抵抗と比較される。測定で得た抵抗と基準抵抗間の差が、対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００７１】
このため、図８の実施形態では、パーティクルによって引き起こされる抵抗の変化を検出することによって、マスクとチャック区画の間に存在する不要パーティクルの存在を有利に検出するための方法が、本発明により実現される。
【００７２】
このため、上で説明したように、本発明は、チャックと平坦リソグラフィ物体により、両者の間に形成されるキャパシタンスまたは抵抗などの電気特性の、不要パーティクルにより引き起こされる変化を測定することによって、半導体ウェハまたはリソグラフィマスクなどの平坦リソグラフィ物体と、チャックとの間に存在する不要パーティクルの存在を有利に検出するシステムおよび方法を提供する。本明細書に記載した新規の方法および装置は、上で説明した本発明の方法および装置で使用される半導体ウェハおよび／またはリソグラフィマスクから、製品半導体ダイを製造するために使用することができることが当業者に明らかであろう。例えば、チャックと半導体ウェハ間（またはチャックとマスク間）に不要パーティクルが検出されない場合には、半導体ウェハの製造を完成まで継続することができ、このように製造される半導体ウェハから製品ダイを得ることができることが明らかである。
【００７３】
本発明の上記の説明から、本発明の範囲を逸脱することなく本発明の概念を実施するために、各種の技術を使用することができることは明らかである。また、特定の実施形態の特に参照して本発明を説明したが、本発明の趣旨および範囲を逸脱することなく、形態および細部を変更することができることを、当業者は認めるであろう。このため、記載した実施形態は、あらゆる点で例示に過ぎず、限定するものではないと考えるべきである。また、本発明は、本明細書において記載した特定の実施形態に限られず、本発明の範囲から逸脱することなく、多くの組み替え、変更および置き換えが可能であることも理解されるべきである。
【００７４】
このように、半導体の製造中に不要パーティクルの存在を検出するための方法およびシステムに関して記載した。
【技術分野】
【０００１】
本発明は、一般に、半導体デバイスの分野に関する。より詳細には、本発明は、半導体ウェハの加工に関する。
【背景技術】
【０００２】
光リソグラフィまたは極紫外（ＥＵＶ）リソグラフィなどの従来の半導体製造技術は、マスクを使用して、半導体ウェハ上にパターンが形成される。光リソグラフィにおいては、半導体ウェハが、チャック上に装填され、半導体ウェハの表面の上にフォトマスクが配置され、これにより、フォトマスク上のパターンが半導体ウェハ上にレンズによって投射されうる。しかし、加工中に、新しい半導体ウェハがチャックに導入されたときに、不要パーティクルが発生してチャックの表面に積もり、この結果、チャックに置かれる半導体ウェハの表面が変形することがある。このような変形により、ウェハの一部でフォトマスクからのパターンが、焦点ずれを起こしてウェハの表面に正しく転写されないことがあり、これにより、ウェハ上の１つ以上のダイが不良となり、歩留りが低下し、製造コストが上昇しかねない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＥＵＶリソグラフィは、従来の光リソグラフィよりも短波長の光を使用しており、これにより、微細なパターニングを得て、高度な半導体デバイスを得ることができる。
ＥＵＶリソグラフィでは、パターニングされた反射マスクがチャックに載置され、紫外光が、光学系を通して、半導体ウェハ上にパターンを反射させうる。
しかし、従来の光リソグラフィと同様に、不要パーティクルが、チャックと反射マスク間に積もり、ウェハにパターンが正常に形成されないおそれがある。これにより、ウェハ上の１つ以上のダイが不良となり、歩留りが低下することで、製造コストが上昇しかねない。
【０００４】
チャック上の不要パーティクルの個数を減らすために、新しい半導体ウェハまたは反射マスクが載置される毎に、載置前にチャックが研摩またはクリーニングされることがある。しかし、研磨またはクリーニングがチャックを損傷させることがあるほか、製造プロセスに長いダウンタイムが発生して、同様に製造コストが上昇しかねない。
【課題を解決するための手段】
【０００５】
半導体の製造中に不要パーティクルの存在を検出するための方法およびシステムを、特許請求の範囲により詳しく記載するように、図面の少なくとも１つに実質的に示すか、これに関連して説明するか、この両方を行う。
【図面の簡単な説明】
【０００６】
【図１】本発明の一実施形態に係る、半導体の製造中に不要パーティクルの存在を検出するための例示的なシステムを示す図。
【図２】本発明の一実施形態に係る、半導体の製造中に不要パーティクルの存在を検出するための例示的なシステムを示す図。
【図３】本発明の一実施形態に係る、半導体の製造中に不要パーティクルの存在を検出するための例示的なシステムを示す図。
【図４】本発明の一実施形態に係る、半導体の製造中に不要パーティクルの存在を検出するための例示的なシステムを示す図。
【図５】本発明の一実施形態を実施するために行われるステップを示すフローチャート。
【図６】本発明の一実施形態を実施するために行われるステップを示すフローチャート。
【図７】本発明の一実施形態を実施するために行われるステップを示すフローチャート。
【図８】本発明の一実施形態を実施するために行われるステップを示すフローチャート。
【発明を実施するための形態】
【０００７】
本発明は半導体の製造中に不要パーティクルの存在を検出するための方法およびシステムを対象としている。以下の説明には、本発明の実施に関連する特定の情報が含まれる。当業者は、本発明を、本願で具体的に記載するものと異なる方法で実施することができることを認めるであろう。また、本発明を曖昧にすることのないよう、本発明の特定の詳細の一部は記載しない。
【０００８】
本願の図面とその付随する詳細な説明は、単に本発明の例示的な実施形態のみを対象としている。簡潔を期するために、本発明のほかの実施形態は、本願に詳細に記載せず、本図面に詳細に示すことはしない。
【０００９】
本発明は、半導体ウェハの加工中に、「平坦リソグラフィ物体」とチャックの間に存在する不要パーティクルの存在を検出するための新規のシステムおよび方法である。本願では、「平坦リソグラフィ物体」とは、半導体ウェハ、またはＥＵＶ（極紫外）リソグラフィマスク等のリソグラフィマスクなどである。
【００１０】
図１は、半導体の製造中に不要パーティクルの存在を検出するためのシステム１００（以降「システム１００」と簡潔に呼ぶ）を示す。システム１００は、半導体ウェハ１０２、チャック１０４、およびキャパシタンス測定器１２８を備える。本例では、チャック１０４は、チャック区画１０６，１０８，１１０、非導電層１１２、載置ポスト１１４，１１６，１１８を備える。システム１００は、チャック１０４と半導体ウェハ１０２の間に存在する不要パーティクル（パーティクル１２２など）の存在を検出するために使用することができる。図１の実施形態では、半導体ウェハ１０２が平坦リソグラフィ物体の例である。
【００１１】
半導体ウェハ１０２は、シリコンなどの半導体材料を含み、チャック１０４の上に配置される。チャック１０４は、窒化チタン、シリコンを含む材料、あるいは半導体の製造中に半導体ウェハ１０２と共存可能な（compatible）ほかの適した導電材料を含んでもよい。本例では、チャック１０４がチャック区画１０６，１０８，１１０に分けられており、これらが非導電層（非導電層１１２など）によって相互に電気的に絶縁されている。非導電層１１２は、ガラス、セラミック材料またはほかの適した誘電材料を含んでもよい。チャック区画１０６，１０８，１１０はそれぞれ載置ポスト１１４，１１６，１１８を有し、載置ポストは半導体ウェハ１０２をその上に載置可能な土台となる。
【００１２】
また、図１には、チャック１０４の上面全体が絶縁層１２０によって覆われて示されており、絶縁層１２０はガラス、セラミック材料またはほかの適した誘電材料を含んでもよい。別の実施形態では、例えば、絶縁層１２０は、載置ポスト１１４，１１６，１１８のみに成膜されており、チャック１０４の溝（溝１２４など）には成膜されていなくてもよい。
【００１３】
半導体の製造中に、パーティクル１２２などの不要パーティクルがシステム１００に入り込むことがある。パーティクル１２２は、例えば、感光材料（フォトレジスト）など、どのような種類の異物でありうる。載置ポスト１１４，１１６，１１８が、チャック１０４の主要面より上に半導体ウェハ１０２を持ち上げているため、載置ポストに隣接する溝（溝１２４など）に存在する不要パーティクルの大部分は、半導体の製造中に半導体ウェハ１０２に悪影響を及ぼさない。しかし、載置ポスト１１４，１１６または１１８にじかに存在する不要パーティクルは、半導体ウェハ１０２がチャック１０４に載置されたときに、半導体ウェハ１０２を変形させかねない。また、パーティクルが載置ポスト１１４，１１６，１１８の間の上に載るほどに大きな場合、載置ポスト間の溝（溝１２４など）にある不要パーティクルが半導体ウェハ１０２を変形させかねない。
【００１４】
図１に更に示すように、パーティクル１２２が、チャック区画１０８の載置ポスト１１６の上に存在している。パーティクル１２２により、半導体ウェハ１０２に変形領域１２６が生じ、これにより、ウェハの加工中に、フォトマスク（図１に図示なし）上のパターンが半導体ウェハ１０２の表面に正しく合焦されないことがある。このため、チャック１０４の載置ポストと半導体ウェハ１０２の間に存在する不要パーティクルを検出して、除去することが、ウェハ上にフォトマスクパターンを正確に合焦させるために重要である。
【００１５】
システム１００において、半導体ウェハ１０２は、導電材料を有し、それぞれが導電材料を含むチャック区画１０６，１０８，１１０が、誘電体（すなわち非導電材料）を含む絶縁層１２０によって分けられている。このため、半導体ウェハ１０２、チャック区画１０６，１０８，１１０、および絶縁層１２０は、複数のキャパシタを形成することができ、これらの各キャパシタは、半導体ウェハ１０２を一方のプレートとして、チャック区画をもう一方のプレートとして有する。システム１００において、各チャック区画（すなわち、チャック区画１０６，１０８，１１０）と半導体ウェハ１０２間のキャパシタンスを、個々のチャック区画と半導体ウェハ１０２間にキャパシタンス測定器１２８を接続することによって測定することができる。例えば、チャック区画１０６と半導体ウェハ１０２間のキャパシタは、チャック区画１０６と半導体ウェハ１０２間にキャパシタンス測定器を接続することにより測定することができる。
【００１６】
また、図１に示すように、半導体ウェハ１０２は、チャック区画１０６および１１０からは離間距離１３０だけ離間され、チャック区画１０８からは離間距離１３２だけ離間されている。パーティクル１２２が、チャック区画１０８と半導体ウェハ１０２の間に存在しているため、パーティクル１２２により、離間距離１３２が離間距離１３０よりも長くなっている。しかし、キャパシタの２つのプレート間のキャパシタンスは、プレート間の距離に反比例する。このため、離間距離１３２が離間距離１３０よりも長いため、半導体ウェハ１０２とチャック区画１０８間のキャパシタンスは、半導体ウェハ１０２とチャック区画１０６またはチャック区画１１０のいずれかとの間のキャパシタンスより小さくなる。
【００１７】
このため、不要パーティクル（パーティクル１２２など）が、チャック区画（チャック区画１０８など）と半導体ウェハの間に存在する場合、不要パーティクルにより、半導体ウェハとチャック区画の間の離間距離が広がり、これにより、チャック区画と半導体ウェハ間のキャパシタンスが相応に変化しうる。このため、半導体ウェハ１０２とチャック区画１０６，１０８，１１０間の個々のキャパシタンスを測定することによって、半導体ウェハと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、半導体ウェハ１０２とチャック区画１０６，１０８，１１０のそれぞれとの間の個々のキャパシタンスは、キャパシタンス測定器１２８などの測定器を使用することにより測定できる。キャパシタンス間に差がある場合、これが、値の異なるキャパシタンスに対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００１８】
一実施形態では、各チャック区画と半導体ウェハ間のキャパシタンスが、キャパシタンス測定器によって測定され、適切に求めた基準キャパシタンスと比較される。測定で得たキャパシタンスと基準キャパシタンス間の差が、対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００１９】
このため、図１の実施形態では、パーティクルによって引き起こされるキャパシタンスの変化を検出することによって、半導体ウェハとチャック区画の間に存在する不要パーティクルの存在を有利に検出するためのシステムが、本発明により実現される。
【００２０】
図２は、半導体の製造中に不要パーティクルの存在を検出するためのシステム２００（以降「システム２００」と簡潔に呼ぶ）を示す。システム２００において、チャック２０４、チャック区画２０６，２０８，２１０、非導電層２１２、載置ポスト２１４，２１６，２１８、絶縁層２２０、ならびにキャパシタンス測定器２２８は、それぞれ、図１のシステム１００のチャック１０４、チャック区画１０６，１０８，１１０、非導電層１１２、載置ポスト１１４，１１６，１１８、絶縁層１２０、ならびにキャパシタンス測定器１２８に対応している。システム２００は、マスク２０２、チャック２０４、およびキャパシタンス測定器２２８を備える。マスク２０２は、基板２０１と導電層２０３を備える。チャック２０４は、チャック区画２０６，２０８，２１０、非導電層２１２、載置ポスト２１４，２１６，２１８を備える。システム２００は、チャック２０４とマスク２０２の間に存在する不要パーティクル（パーティクル２２２など）の存在を検出するために使用することができる。図２の実施形態では、マスク２０２が平坦リソグラフィ物体の例である。
【００２１】
図２に示すように、絶縁層２２０はチャック２０４の上に配置され、ガラス、セラミック材料またはその他の適した誘電材料を含んでもよい。また、図２には、絶縁層２２０の上にマスク２０２の導電層２０３が存在し、導電層２０３もマスク２０２の基板２０１上に設けられていることが示されている。マスク２０２は、例えば、ＥＵＶリソグラフィに使用されるＥＵＶ（極紫外）反射マスクなどである。導電層２０３は、金属またはその他の適した導電材料を含み、スパッタ法またはその他の適した成膜プロセスを使用することによって、基板２０１の裏面に形成されうる。マスク２０２の基板２０１は、ガラスなどの熱膨張率の極めて低い材料を含んでもよい。
【００２２】
更に図２では、チャック２０４がチャック区画２０６，２０８，２１０に分けられており、これらが非導電層（非導電層２１２など）によって相互に電気的に絶縁されていることが示されている。チャック区画２０６，２０８，２１０はそれぞれ載置ポスト２１４，２１６，２１８を有し、載置ポストはマスク２０２をチャック２０４に載置可能な土台となる。
【００２３】
半導体の製造中に、パーティクル２２２などの不要パーティクルがシステム２００に入り込むことがある。パーティクル２２２は、例えば、感光材料（フォトレジスト）など、どのような種類の異物でありうる。載置ポスト２１４，２１６，２１８が、チャック２０４の主要面より上にマスク２０２を持ち上げているため、載置ポストに隣接する溝（溝２２４など）に存在する不要パーティクルの大部分は、半導体の製造中にマスク２０２に悪影響を及ぼさない。しかし、載置ポスト２１４、２１６または２１８にじかに存在する不要パーティクルは、マスク２０２がチャック２０４に載置されたときに、マスク２０２を変形させかねない。また、パーティクルが載置ポスト２１４，２１６，２１８の間の上に載るほどに大きな場合、載置ポスト間の溝（溝２２４など）にある不要パーティクルがマスク２０２を変形させかねない。
【００２４】
また、図２には、パーティクル２２２が、チャック区画２０８の載置ポスト２１６の上に存在し、マスク２０２に変形領域２２６を形成させうることが示されている。ＥＵＶリソグラフィは感受性が高く、使用する光の波長が極めて短いため、ＥＵＶリソグラフィプロセス中に、変形領域２２６により、半導体ウェハ（図２に図示なし）へのパターンのアライメントが正しく行われないことがある。このため、チャック２０４の載置ポストとマスク２０２の間に存在する不要パーティクルを検出して、除去することが、ウェハのパターンのアライメントを正確に行うために重要である。
【００２５】
システム２００において、導電材料、すなわち各々導電材料を含むマスク２０２の導電層２０３、チャック区画２０６，２０８，２１０が、誘電体（すなわち非導電材料）を含む絶縁層２２０によって分けられている。このため、導電層２０３、チャック区画２０６，２０８，２１０、および絶縁層２２０は、複数のキャパシタを形成することができ、これらの各キャパシタは、導電層２０３を一方のプレートとして、チャック区画をもう一方のプレートとして有する。システム２００において、各チャック区画（すなわち、チャック区画２０６，２０８，２１０）とマスク２０２間のキャパシタンスを、個々のチャック区画とマスク２０２の導電層２０３間にキャパシタンス測定器２２８を接続することによって測定することができる。例えば、チャック区画２０６とマスク２０２の導電層２０３間のキャパシタは、チャック区画２０６とマスク２０２の導電層２０３間にキャパシタンス測定器を接続することにより測定することができる。
【００２６】
また、図２に示すように、マスク２０２の導電層２０３は、チャック区画２０６および２１０からは離間距離２３０だけ離間され、チャック区画２０８からは離間距離２３２だけ離間されている。パーティクル２２２が、チャック区画２０８とマスク２０２の導電層２０３の間に存在しているため、パーティクル２２２により、離間距離２３２が離間距離２３０よりも長くなっている。しかし、キャパシタの２つのプレート間のキャパシタンスは、プレート間の距離に反比例する。このため、離間距離２３２が離間距離２３０よりも長いため、マスク２０２の導電層２０３とチャック区画２０８間のキャパシタンスは、マスク２０２の導電層２０３とチャック区画２０６またはチャック区画２１０のいずれかとの間のキャパシタンスより小さくなる。
【００２７】
このため、不要パーティクル（パーティクル２２２など）が、チャック区画（チャック区画２０８など）とマスク（マスク２０２など）の間に存在する場合、不要パーティクルにより、マスクとチャック区画の間の離間距離が広がり、これにより、チャック区画とマスク間のキャパシタンスが相応に変化しうる。このため、マスク２０２の導電層２０３とチャック区画２０６，２０８，２１０間の個々のキャパシタンスを測定することによって、半導体マスクと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、マスク２０２の導電層２０３とチャック区画２０６，２０８，２１０のそれぞれとの間の個々のキャパシタンスは、キャパシタンス測定器２２８などの測定器を使用することにより測定できる。キャパシタンス間に差がある場合、これが、値の異なるキャパシタンスに対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００２８】
一実施形態では、各チャック区画と半導体マスク間のキャパシタンスが、キャパシタンス測定器によって測定され、適切に求めた基準キャパシタンスと比較される。測定で得たキャパシタンスと基準キャパシタンス間の差が、対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００２９】
このため、図２の実施形態では、パーティクルによって引き起こされるキャパシタンスの変化を検出することによって、半導体マスクとチャック区画の間に存在する不要パーティクルの存在を有利に検出するためのシステムが、本発明により実現される。
【００３０】
図３は、半導体の製造中に不要パーティクルの存在を検出するためのシステム３００（以降「システム３００」と簡潔に呼ぶ）を示す。システム３００においては、半導体ウェハ３０２、チャック３０４、チャック区画３０６，３０８，３１０、非導電層３１２、載置ポスト３１４，３１６，３１８は、それぞれ、図１のシステム１００の半導体ウェハ１０２、チャック１０４、チャック区画１０６，１０８，１１０、非導電層１１２、載置ポスト１１４，１１６，１１８に対応している。システム３００は、半導体ウェハ３０２、チャック３０４、および抵抗測定器３２８を備える。チャック３０４は、チャック区画３０６，３０８，３１０、非導電層３１２、載置ポスト３１４，３１６，３１８を備える。システム３００は、チャック３０４と半導体ウェハ３０２の間に存在する不要パーティクル（パーティクル３２２など）の存在を検出するために使用することができる。図３の実施形態では、半導体ウェハ３０２が平坦リソグラフィ物体の例である。
【００３１】
図３に示すように、チャック３０４の上に半導体ウェハ３０２が置かれ、半導体ウェハ３０２はシリコンなどの半導体材料を含んでもよい。チャック３０４はチャック区画３０６，３０８，３１０に分けられており、これらが非導電層（非導電層３１２など）によって相互に電気的に絶縁されている。チャック区画３０６，３０８，３１０はそれぞれ載置ポスト３１４，３１６，３１８を有し、載置ポストは半導体ウェハ３０２をチャック３０４に載置可能な土台となる。
【００３２】
半導体の製造中に、パーティクル３２２などの不要パーティクルがシステム３００に入り込むことがある。パーティクル３２２は、例えば、感光材料（フォトレジスト）など、どのような種類の異物でありうる。載置ポスト３１４，３１６，３１８が、チャック３０４の主要面より上に半導体ウェハ３０２を持ち上げているため、載置ポストに隣接する溝（溝３２４など）に存在する不要パーティクルの大部分は、半導体の製造中に半導体ウェハ３０２に悪影響を及ぼさない。しかし、載置ポスト３１４、３１６または３１８にじかに存在する不要パーティクルは、半導体ウェハ３０２がチャック３０４に載置されたときに、半導体ウェハ１０２を変形させかねない。また、パーティクルが載置ポスト３１４，３１６，３１８の間の上に載るほどに大きな場合、載置ポスト間の溝（溝３２４など）にある不要パーティクルが半導体ウェハ３０２を変形させかねない。
【００３３】
図３に更に示すように、パーティクル３２２が、チャック区画３０８の載置ポスト３１６の上に存在している。パーティクル３２２により、半導体ウェハ３０２に変形領域３２６が生じ、これにより、ウェハの加工中に、フォトマスク（図３に図示なし）上のパターンが半導体ウェハ３０２の表面に正しく合焦されないことがある。このため、チャック３０４の載置ポストと半導体ウェハ３０２の間に存在する不要パーティクルを検出して、除去することが、ウェハ上にフォトマスクパターンを正確に合焦させるために重要である。
【００３４】
システム３００において、半導体ウェハ３０２は、導電材料を有し、それぞれが導電材料を含むチャック区画３０６，３０８，３１０が、相互に電気的に直接接触している。システム３００において、各チャック区画（すなわち、チャック区画３０６，３０８，３１０）と半導体ウェハ３０２の間の抵抗を、個々のチャック区画と半導体ウェハ３０２間に抵抗測定器３２８を接続することによって測定することができる。例えば、チャック区画３０６と半導体ウェハ３０２の抵抗は、チャック区画３０６と半導体ウェハ３０２間に抵抗測定器を接続することにより測定することができる。
【００３５】
このため、不要パーティクル（パーティクル３２２など）が、チャック区画（チャック区画３０８など）と半導体ウェハの間に存在する場合、不要パーティクルにより、半導体ウェハとチャック区画間の抵抗が相応に変化しうる。このため、半導体ウェハ３０２とチャック区画３０６，３０８，３２０間の個々の抵抗を測定することによって、半導体ウェハと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、半導体ウェハ３０２とチャック区画３０６，３０８，３１０間の個々の抵抗は、抵抗測定器３２８などの測定器を使用することにより測定できる。抵抗間に差がある場合、これが、値の異なる抵抗に対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００３６】
一実施形態では、各チャック区画と半導体ウェハ間の抵抗が、抵抗測定器によって測定され、適切に求めた基準抵抗と比較される。測定で得た抵抗と基準抵抗間の差が、対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００３７】
このため、図３の実施形態では、パーティクルによって引き起こされる抵抗の変化を検出することによって、半導体ウェハとチャック区画の間に存在する不要パーティクルの存在を有利に検出するためのシステムが、本発明により実現される。
【００３８】
図４は、半導体の製造中に不要パーティクルの存在を検出するためのシステム４００（以降「システム４００」と簡潔に呼ぶ）を示す。システム４００においては、チャック４０４、チャック区画４０６，４０８，４１０、非導電層４１２、載置ポスト４１４，４１６，４１８は、それぞれ、図１のシステム１００のチャック１０４、チャック区画１０６，１０８，１１０、非導電層１１２、載置ポスト１１４，１１６，１１８に対応している。システム４００は、マスク４０２、チャック４０４、および抵抗測定器４２８を備える。マスク４０２は、基板４０１と導電層４０３を備える。チャック４０４は、チャック区画４０６，４０８，４１０、非導電層４１２、載置ポスト４１４，４１６，４１８を備える。システム４００は、チャック４０４とマスク４０２の間に存在する不要パーティクル（パーティクル４２２など）の存在を検出するために使用することができる。図４の実施形態では、マスク４０２が平坦リソグラフィ物体の例である。
【００３９】
また、図４には、チャック４０４の上にマスク４０２の導電層４０３が存在し、導電層４０３も基板４０１の裏面に設けられていることが示されている。マスク４０２は、例えば、ＥＵＶリソグラフィに使用されるＥＵＶ（極紫外）反射マスクなどである。導電層４０３は、金属またはその他の適した導電材料を含み、スパッタ法またはその他の適した成膜プロセスを使用することによって、基板４０１の裏面に形成されうる。マスク４０１の基板４０２は、低膨張ガラスなどの熱膨張率の極めて低い材料を含んでもよい。更に図４では、チャック４０４がチャック区画４０６，４０８，４１０に分けられており、これらが非導電層（非導電層４１２など）によって相互に電気的に絶縁されていることが示されている。チャック区画４０６，４０８，４１０はそれぞれ載置ポスト４１４，４１６，４１８を有し、載置ポストはマスク４０２をチャック４０４に載置可能な土台となる。
【００４０】
半導体の製造中に、パーティクル４２２などの不要パーティクルがシステム４００に入り込むことがある。パーティクル４２２は、例えば、感光材料（フォトレジスト）など、どのような種類の異物でありうる。載置ポスト４１４，４１６，４１８が、チャック４０４の主要面より上にマスク４０２を持ち上げているため、載置ポストに隣接する溝（溝４２４など）に存在する不要パーティクルの大部分は、半導体の製造中にマスク４０２に悪影響を及ぼさない。しかし、載置ポスト４１４、４１６または４１８にじかに存在する不要パーティクルは、マスク４０２がチャック４０４に載置されたときに、マスク４０２を変形させかねない。また、パーティクルが載置ポスト４１４，４１６，４１８の間の上に載るほどに大きな場合、載置ポスト間の溝（溝４２４など）にある不要パーティクルがマスク４０２を変形させかねない。
【００４１】
また、図４に示すように、パーティクル４２２が、チャック区画４０８の載置ポスト４１６の上に存在している。パーティクル４２２により、マスク４０２に変形領域４２６が形成されうる。ＥＵＶリソグラフィは感受性が高く、使用する光の波長が極めて短いため、ＥＵＶリソグラフィプロセス中に、変形領域４２６により、半導体ウェハ（図４に図示なし）へのパターンのアライメントが正しく行われないことがある。このため、チャック４０４の載置ポストとマスク４０２の間に存在する不要パーティクルを検出して、除去することが、ウェハのパターンのアライメントを正確に行うために重要である。
【００４２】
システム４００において、導電材料、すなわち各々導電材料を含むマスク４０２の導電層４０３、チャック区画４０６，４０８，４１０が、相互に電気的に直接接触している。システム４００において、チャック区画４０６，４０８，４１０のそれぞれとマスク４０２の導電層４０３の間の抵抗を、個々のチャック区画とマスク４０２の導電層４０３間にキャパシタンス測定器４２８を接続することによって測定することができる。例えば、チャック区画４０６とマスク４０２間の抵抗は、チャック区画４０６と導電層４０３間に抵抗測定器を接続することにより測定することができる。
【００４３】
不要パーティクル（パーティクル４２２など）が、チャック区画（チャック区画４０８など）とマスクの導電層（マスク４０２の導電層４０３など）の間に存在する場合、不要パーティクルにより、マスクの導電層とチャック区画の抵抗が相応に変化しうる。このため、マスク４０２の導電層４０３とチャック区画４０６，４０８，４２０間の個々の抵抗を測定することによって、マスクの導電層と１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、導電層４０３とチャック区画４０６，４０８，４１０間の個々の抵抗は、抵抗測定器４２８などの測定器を使用することにより測定できる。抵抗間に差がある場合、これが、値の異なる抵抗に対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００４４】
一実施形態では、各チャック区画とマスク間の抵抗が、抵抗測定器によって測定され、適切に求めた基準抵抗と比較される。測定で得た抵抗と基準抵抗間の差が、対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００４５】
このため、図４の実施形態では、パーティクルによって引き起こされる抵抗の変化を検出することによって、マスクの導電層とチャック区画の間に存在する不要パーティクルの存在を有利に検出するためのシステムが、本発明により実現される。
【００４６】
図５は、本発明の実施形態に係る例示的な方法を示すフローチャートを示す。当業者に自明の特定の詳細および特徴は、フローチャート５００からは省略した。例えば、当業界において公知のように、ステップが１つ以上のサブステップから構成されても、あるいは特化した装置または材料が使用されてもよい。
【００４７】
フローチャート５００の方法ステップの説明に、図１のシステム１００を使用する。フローチャート５００のステップ５０２において、チャック１０４の上面全体が絶縁層１２０によって覆われ、絶縁層１２０はガラス、セラミック材料またはほかの適した誘電材料を含んでもよい。チャック１０４は、非導電層１１２によって電気的に分離されたチャック区画１０６，１０８，１１０に分けられており、例えば、窒化チタン、シリコンを含む材料またはほかの適した導電材料を含んでもよい。
【００４８】
フローチャート５００のステップ５０４において、チャック１０４上の絶縁層１２０の上に半導体ウェハ１０２が配置される。半導体ウェハ１０２は、導電材料を含み、それぞれが導電材料を含むチャック区画１０６，１０８，１１０が、誘電体（すなわち非導電材料）を含む絶縁層１２０によって分けられている。このため、半導体ウェハ１０２、チャック区画１０６，１０８，１１０、および絶縁層１２０は、複数のキャパシタを形成することができ、これらの各キャパシタは、半導体ウェハ１０２を一方のプレートとして、チャック区画をもう一方のプレートとして有する。
【００４９】
フローチャート５００のステップ５０６において、各チャック区画（すなわち、チャック区画１０６，１０８，１１０）と半導体ウェハ１０２の間のキャパシタンスが、個々のチャック区画と半導体ウェハ１０２間にキャパシタンス測定器１２８を接続することによって測定されうる。例えば、チャック区画１０６と半導体ウェハ１０２間のキャパシタンスが、チャック区画１０６と半導体ウェハ１０２間にキャパシタンス測定器を接続することによって測定されうる。
【００５０】
フローチャート５００のステップ５０８において、フローチャート５００のステップ５０６で測定したキャパシタンスを使用して、半導体ウェハ１０２とチャック１０４の間に存在する不要パーティクルの存在が検出される。不要パーティクル（パーティクル１２２など）が、チャック区画（チャック区画１０８など）と半導体ウェハ１０２の間に存在する場合、不要パーティクルにより、半導体ウェハとチャック区画の間の離間距離が広がり、これにより、チャック区画と半導体ウェハ間のキャパシタンスが相応に変化しうる。このため、半導体ウェハ１０２とチャック区画１０６，１０８，１１０間の個々のキャパシタンスを測定することによって、半導体ウェハと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。キャパシタンス間に差がある場合、これが、値の異なるキャパシタンスに対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００５１】
一実施形態では、各チャック区画と半導体ウェハ間のキャパシタンスが、キャパシタンス測定器によって測定され、適切に求めた基準キャパシタンスと比較される。測定で得たキャパシタンスと基準キャパシタンス間の差が、対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００５２】
このため、図５の実施形態では、パーティクルによって引き起こされるキャパシタンスの変化を検出することによって、マスクとチャック区画の間に存在する不要パーティクルの存在を有利に検出するための方法が、本発明により実現される。
【００５３】
図６は、本発明の実施形態に係る例示的な方法を示すフローチャートを示す。当業者に自明の特定の詳細および特徴は、フローチャート６００からは省略した。例えば、当業界において公知のように、ステップが１つ以上のサブステップから構成されても、あるいは特化した装置または材料が使用されてもよい。
【００５４】
フローチャート６００の方法ステップの説明に、図２のシステム２００を使用する。フローチャート６００のステップ６０２において、チャック２０４の上面全体が絶縁層２２０によって覆われ、絶縁層２２０はガラス、セラミック材料またはほかの適した誘電材料を含んでもよい。チャック２０４は、非導電層２１２などの非導電層によって電気的に分離されたチャック区画２０６，２０８，２１０に分けられており、窒化チタン、シリコンを含む材料またはほかの適した導電材料を含んでもよい。
【００５５】
フローチャート６００のステップ６０４において、マスク２０２の導電層２０３が、絶縁層２２０に対向するように、導電層２０３および基板２０１を有するマスク２０２が、チャック２０４上の絶縁層２２０の上に配置される。マスク２０２は、例えば、ＥＵＶリソグラフィに使用されるＥＵＶ（極紫外）反射マスクなどである。マスク２０２の導電層２０３は、導電材料を含み、それぞれが導電材料を含むチャック区画２０６，２０８，２１０が、誘電体（すなわち非導電材料）を含む絶縁層２２０によって分けられている。このため、マスク２０２、チャック区画２０６，２０８，２１０、および絶縁層２２０は、複数のキャパシタを形成することができ、これらの各キャパシタは、マスク２０２の導電層２０３を一方のプレートとして、チャック区画をもう一方のプレートとして有する。
【００５６】
フローチャート６００のステップ６０６において、各チャック区画（すなわち、チャック区画２０６，２０８，２１０）とマスク２０２の導電層２０３の間のキャパシタンスが、個々のチャック区画と導電層２０３間にキャパシタンス測定器２２８を接続することによって測定されうる。例えば、チャック区画２０６とマスク２０２の導電層２０３間のキャパシンスが、チャック区画２０６とマスク２０２の導電層２０３間にキャパシタンス測定器を接続することによって測定されうる。
【００５７】
フローチャート６００のステップ６０８において、フローチャート６００のステップ６０６で測定したキャパシタンスを使用して、マスク２０２とチャック２０４の間に存在する不要パーティクルの存在が検出される。不要パーティクル（パーティクル２２２など）が、チャック区画（チャック区画２０８など）とマスク２０２の間に存在する場合、不要パーティクルにより、マスクとチャック区画の間の離間距離が広がり、これにより、チャック区画とマスク間のキャパシタンスが相応に変化しうる。このため、マスク２０２とチャック区画２０６，２０８，２１０間の個々のキャパシタンスを測定することによって、マスクと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。キャパシタンス間に差がある場合、これが、値の異なるキャパシタンスに対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００５８】
一実施形態では、各チャック区画とマスク間のキャパシタンスが、キャパシタンス測定器によって測定され、適切に求めた基準キャパシタンスと比較される。測定で得たキャパシタンスと基準キャパシタンス間の差が、対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００５９】
このため、図６の実施形態では、パーティクルによって引き起こされるキャパシタンスの変化を検出することによって、マスクとチャック区画の間に存在する不要パーティクルの存在を有利に検出するための方法が、本発明により実現される。
【００６０】
図７は、本発明の実施形態に係る例示的な方法を示すフローチャートを示す。当業者に自明の特定の詳細および特徴は、フローチャート７００からは省略した。例えば、当業界において公知のように、ステップが１つ以上のサブステップから構成されても、あるいは特化した装置または材料が使用されてもよい。
【００６１】
フローチャート７００の方法ステップの説明に、図３のシステム３００を使用する。フローチャート７００のステップ７０２において、チャック３０４の上に半導体ウェハ３０２が配置される。チャック３０４は、非導電層３１２などの非導電層によって電気的に分離されたチャック区画３０６，３０８，３１０に分けられており、窒化チタン、シリコンを含む材料またはほかの適した導電材料を含んでもよい。半導体ウェハ３０２は、導電材料を有し、それぞれが導電材料を含むチャック区画３０６，３０８，３１０が、相互に電気的に直接接触している。
【００６２】
フローチャート７００のステップ７０４において、各チャック区画（すなわち、チャック区画３０６，３０８，３１０）と半導体ウェハ３０２の間の抵抗が、個々のチャック区画と半導体ウェハ３０２間に抵抗測定器３２８を接続することによって測定されうる。例えば、チャック区画３０６と半導体ウェハ３０２間の抵抗が、チャック区画３０６と半導体ウェハ３０２間に抵抗測定器を接続することによって測定されうる。
【００６３】
フローチャート７００のステップ７０６において、フローチャート７００のステップ７０４で測定した抵抗を使用して、半導体ウェハ３０２とチャック３０４の間に存在する不要パーティクルの存在が検出される。不要パーティクル（パーティクル３２２など）が、チャック区画（チャック区画３０８など）と半導体ウェハの間に存在する場合、不要パーティクルにより、半導体ウェハとチャック区画間の抵抗が相応に変化しうる。このため、半導体ウェハ３０２とチャック区画３０６，３０８，３１０間の個々の抵抗を測定することによって、半導体ウェハと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、半導体ウェハ３０２とチャック区画３０６，３０８，３１０間の個々の抵抗は、抵抗測定器３２８などの測定器を使用することにより測定できる。抵抗間に差がある場合、これが、値の異なる抵抗に対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００６４】
一実施形態では、各チャック区画と半導体ウェハ間の抵抗が、抵抗測定器によって測定され、適切に求めた基準抵抗と比較される。測定で得た抵抗と基準抵抗間の差が、対応するチャック区画と半導体ウェハの間に存在する不要パーティクルの存在の検出に使用されうる。
【００６５】
このため、図７の実施形態では、パーティクルによって引き起こされる抵抗の変化を検出することによって、半導体ウェハとチャック区画の間に存在する不要パーティクルの存在を有利に検出するための方法が、本発明により実現される。
【００６６】
図８は、本発明の実施形態に係る例示的な方法を示すフローチャートを示す。当業者に自明の特定の詳細および特徴は、フローチャート８００からは省略した。例えば、当業界において公知のように、ステップが１つ以上のサブステップから構成されても、あるいは特化した装置または材料が使用されてもよい。
【００６７】
フローチャート８００の方法ステップの説明に、図４のシステム４００を使用する。フローチャート８００のステップ８０２において、マスク４０２の導電層４０３が、電気的に分離されたチャック区画４０６，４０８，４１０と接触するように、導電層４０３および基板４０１を有するマスク４０２が、チャック４０４の上に配置される。マスク４０２は、例えば、ＥＵＶリソグラフィに使用されるＥＵＶ（極紫外）反射マスクなどであり、導電層４０３は、金属またはその他の適した導電材料を含んでもよい。このため、マスク４０２の導電層４０３は、導電材料を有し、それぞれが導電材料を含むチャック区画４０６，４０８，４１０が、相互に電気的に接触している。
【００６８】
フローチャート８００のステップ８０４において、各チャック区画（すなわち、チャック区画４０６，４０８，４１０）とマスク４０２の導電層４０３の間の抵抗が、個々のチャック区画とマスク４０２の導電層４０３間に抵抗測定器４２８を接続することによって測定されうる。例えば、チャック区画４０６とマスク４０２の導電層４０３間の抵抗が、チャック区画４０６と導電層４０３間に抵抗測定器を接続することによって測定されうる。
【００６９】
フローチャート８００のステップ８０６において、フローチャート８００のステップ８０４で測定した抵抗を使用して、マスク４０２の導電層４０３とチャック４０４の間に存在する不要パーティクルの存在が検出される。不要パーティクル（パーティクル４２２など）が、チャック区画（チャック区画４０８など）とマスクの間に存在する場合、不要パーティクルにより、マスクとチャック区画間の抵抗が相応に変化しうる。このため、マスク４０２の導電層４０３とチャック区画４０６，４０８，４１０間の個々の抵抗を測定することによって、マスクと１つ以上のチャック区画の間に存在する不要パーティクルを検出することができる。例えば、マスク４０２の導電層４０３とチャック区画４０６，４０８，４１０間の個々の抵抗は、抵抗測定器４２８などの測定器を使用することにより測定できる。抵抗間に差がある場合、これが、値の異なる抵抗に対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００７０】
一実施形態では、各チャック区画とマスク間の抵抗が、抵抗測定器によって測定され、適切に求めた基準抵抗と比較される。測定で得た抵抗と基準抵抗間の差が、対応するチャック区画とマスクの間に存在する不要パーティクルの存在の検出に使用されうる。
【００７１】
このため、図８の実施形態では、パーティクルによって引き起こされる抵抗の変化を検出することによって、マスクとチャック区画の間に存在する不要パーティクルの存在を有利に検出するための方法が、本発明により実現される。
【００７２】
このため、上で説明したように、本発明は、チャックと平坦リソグラフィ物体により、両者の間に形成されるキャパシタンスまたは抵抗などの電気特性の、不要パーティクルにより引き起こされる変化を測定することによって、半導体ウェハまたはリソグラフィマスクなどの平坦リソグラフィ物体と、チャックとの間に存在する不要パーティクルの存在を有利に検出するシステムおよび方法を提供する。本明細書に記載した新規の方法および装置は、上で説明した本発明の方法および装置で使用される半導体ウェハおよび／またはリソグラフィマスクから、製品半導体ダイを製造するために使用することができることが当業者に明らかであろう。例えば、チャックと半導体ウェハ間（またはチャックとマスク間）に不要パーティクルが検出されない場合には、半導体ウェハの製造を完成まで継続することができ、このように製造される半導体ウェハから製品ダイを得ることができることが明らかである。
【００７３】
本発明の上記の説明から、本発明の範囲を逸脱することなく本発明の概念を実施するために、各種の技術を使用することができることは明らかである。また、特定の実施形態の特に参照して本発明を説明したが、本発明の趣旨および範囲を逸脱することなく、形態および細部を変更することができることを、当業者は認めるであろう。このため、記載した実施形態は、あらゆる点で例示に過ぎず、限定するものではないと考えるべきである。また、本発明は、本明細書において記載した特定の実施形態に限られず、本発明の範囲から逸脱することなく、多くの組み替え、変更および置き換えが可能であることも理解されるべきである。
【００７４】
このように、半導体の製造中に不要パーティクルの存在を検出するための方法およびシステムに関して記載した。
【特許請求の範囲】
【請求項１】
半導体の製造中に平坦リソグラフィ物体とチャック（１０４）間の不要パーティクル（１２２）の存在を検出するための方法であって、
前記平坦リソグラフィ物体を前記チャックの上に配置するステップ（５０４）と、
前記チャックと前記平坦リソグラフィ物体により、両者の間に形成される少なくとも１つの電気特性の、前記不要パーティクルにより引き起こされる変化を測定するステップ（５０６）とを含む方法。
【請求項２】
前記平坦リソグラフィ物体は半導体ウェハ（１０２）である請求項１に記載の方法。
【請求項３】
請求項２に記載の方法によって前記半導体ウェハから製造される製品半導体ダイ。
【請求項４】
前記平坦リソグラフィ物体は前記チャックに対向する導電層（２０３）を有するマスク（２０２）である請求項１に記載の方法。
【請求項５】
請求項４に記載の方法によって前記マスクを使用して製造された製品半導体ダイ。
【請求項６】
前記少なくとも１つの電気特性は、前記チャックと前記平坦リソグラフィ物体により、両者の間に形成されるキャパシタンスである請求項１に記載の方法。
【請求項７】
前記少なくとも１つの電気特性は、前記チャックと前記平坦リソグラフィ物体の間の抵抗である請求項１に記載の方法。
【請求項８】
半導体の製造中に不要パーティクル（１２２）の存在を検出するためのシステムであって、
チャック（１０４）、および前記チャックの上に位置された平坦リソグラフィ物体と、
前記平坦リソグラフィ物体と前記チャックとにより、両者の間に形成される少なくとも１つの電気特性の、前記平坦リソグラフィ物体と前記チャック間に存在する前記不要パーティクルにより引き起こされる変化を検出するために、前記チャックと前記平坦リソグラフィ物体間に結合された測定器（１２８，３２８）と、を備えるシステム。
【請求項９】
前記平坦リソグラフィ物体は半導体ウェハ（１０２）である請求項８に記載のシステム。
【請求項１０】
請求項９に記載のシステムを使用して前記半導体ウェハから製造される製品半導体ダイ。
【請求項１】
半導体の製造中に平坦リソグラフィ物体とチャック（１０４）間の不要パーティクル（１２２）の存在を検出するための方法であって、
前記平坦リソグラフィ物体を前記チャックの上に配置するステップ（５０４）と、
前記チャックと前記平坦リソグラフィ物体により、両者の間に形成される少なくとも１つの電気特性の、前記不要パーティクルにより引き起こされる変化を測定するステップ（５０６）とを含む方法。
【請求項２】
前記平坦リソグラフィ物体は半導体ウェハ（１０２）である請求項１に記載の方法。
【請求項３】
請求項２に記載の方法によって前記半導体ウェハから製造される製品半導体ダイ。
【請求項４】
前記平坦リソグラフィ物体は前記チャックに対向する導電層（２０３）を有するマスク（２０２）である請求項１に記載の方法。
【請求項５】
請求項４に記載の方法によって前記マスクを使用して製造された製品半導体ダイ。
【請求項６】
前記少なくとも１つの電気特性は、前記チャックと前記平坦リソグラフィ物体により、両者の間に形成されるキャパシタンスである請求項１に記載の方法。
【請求項７】
前記少なくとも１つの電気特性は、前記チャックと前記平坦リソグラフィ物体の間の抵抗である請求項１に記載の方法。
【請求項８】
半導体の製造中に不要パーティクル（１２２）の存在を検出するためのシステムであって、
チャック（１０４）、および前記チャックの上に位置された平坦リソグラフィ物体と、
前記平坦リソグラフィ物体と前記チャックとにより、両者の間に形成される少なくとも１つの電気特性の、前記平坦リソグラフィ物体と前記チャック間に存在する前記不要パーティクルにより引き起こされる変化を検出するために、前記チャックと前記平坦リソグラフィ物体間に結合された測定器（１２８，３２８）と、を備えるシステム。
【請求項９】
前記平坦リソグラフィ物体は半導体ウェハ（１０２）である請求項８に記載のシステム。
【請求項１０】
請求項９に記載のシステムを使用して前記半導体ウェハから製造される製品半導体ダイ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２０１０−５１１１７６（Ｐ２０１０−５１１１７６Ａ）
【公表日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願番号】特願２００９−５３９３１８（Ｐ２００９−５３９３１８）
【出願日】平成１９年１１月２９日（２００７．１１．２９）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０２４５６５
【国際公開番号】ＷＯ２００８／０６６８８５
【国際公開日】平成２０年６月５日（２００８．６．５）
【出願人】（５９１０１６１７２）アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド (439)
【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公表日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願日】平成１９年１１月２９日（２００７．１１．２９）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０２４５６５
【国際公開番号】ＷＯ２００８／０６６８８５
【国際公開日】平成２０年６月５日（２００８．６．５）
【出願人】（５９１０１６１７２）アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド (439)
【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]