半導体素子のパターン均一度調節方法
【課題】半導体素子に形成されるパターンの均一度をより容易に調節することのできる方法を提供する。
【解決手段】ターゲットパターン等に対する原本レイアウトを設計するステップ３１０と、設計された前記原本レイアウトで最外郭パターンのサイズを調節しながら、それぞれのサイズに対するシミュレーションコントゥアを得るステップ３２０と、それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値等を獲得するステップ３３０と、獲得された前記均一性分布値等のうち何れかに対応される最外郭パターンサイズをターゲット最外郭パターンサイズに決定するステップ３４０と、前記ターゲットパターンで、前記最外郭パターンの内側にある内側パターン等に対する光近接補正（ＯＰＣ）を行うステップ３５０を含む半導体素子のパターン均一度の調節方法。
【解決手段】ターゲットパターン等に対する原本レイアウトを設計するステップ３１０と、設計された前記原本レイアウトで最外郭パターンのサイズを調節しながら、それぞれのサイズに対するシミュレーションコントゥアを得るステップ３２０と、それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値等を獲得するステップ３３０と、獲得された前記均一性分布値等のうち何れかに対応される最外郭パターンサイズをターゲット最外郭パターンサイズに決定するステップ３４０と、前記ターゲットパターンで、前記最外郭パターンの内側にある内側パターン等に対する光近接補正（ＯＰＣ）を行うステップ３５０を含む半導体素子のパターン均一度の調節方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子に関し、より詳しくは、半導体素子に形成されるパターンの均一度をより容易に効果的に調節することができる方法に関する。
【背景技術】
【０００２】
一般に、フォトリソグラフィ技術は半導体素子の高集積化を先導する基本技術であって、光を用いてウェハ基板上に任意の形状を有するパターンを形成する技術である。即ち、ウェハ基板に絶縁膜や導電膜などのパターンを形成すべき位置に、紫外線、電子ビーム又はＸ線などのような露光装備の光を照射してその溶解度が変化するフォトレジストを形成し、フォトマスクを用いてフォトレジストの所定部位を光に露出させた後、現像液に対し溶解度の大きい部分を除去することにより、任意の形状を有するフォトレジストパターンを形成する。このようなフォトレジストパターンにより露出した部分を食刻工程により除去し、所望の半導体素子パターンを形成する。
【０００３】
ところが、半導体素子の集積度の急激な増加と、デザインルール（design rule）の急激な減少に伴い、フォトリソグラフィの解像度の限界に伴い幾多の問題が発生している。例えば、ウェハ上の線幅均一度（uniformity）が劣化するとの問題が発生している。即ち、同じ線幅に設計されたパターン等が同じフォトマスクを介しウェハ上に転写されるとき、パターン等が転写される位置に従いパターンの線幅が大きく変動されている。
【０００４】
パターンの線幅が一定でなくなると、ラインパターンの場合、図１に示す通り、パターンの傾斜現象が発生し得、ホールパターンの場合は、図２に示す通り、パターンの間にブリッジ（bridge）現象が発生し得るので、工程マージンが減少することになる。
【０００５】
このようなパターンの均一度の問題を解決するため、従来にはアシストフィーチャー（ＡＦ：assist feature）を用いていた。
【０００６】
ところが、半導体素子の高集積化に伴い、アシストフィーチャーは次のような厳しい使用制限条件によりその利用が漸次困難になっている。
【０００７】
即ち、アシストフィーチャーはメインパターンとの間隔の最適化が必要である。これはアシストフィーチャーをターゲットパターンと一定距離以上離隔させると、干渉効果が低下してその使用効果が急減し、逆に干渉効果を最大化させるためメインパターンとの距離を近付け過ぎると、アシストフィーチャー自体によりスカム（scum）が発生するためである。
【０００８】
なお、アシストフィーチャーはそのパターンサイズ（size）の最適化が必要である。これはアシストフィーチャーの適切なパターンサイズが選択されてこそウェハ上でスカムが発生せず、干渉効果の最大化が可能になるためである。
【０００９】
さらに、アシストフィーチャーは、任意のフォト工程に適した最適のアシストフィーチャーパターンの大きさが選択されたとしても、マスク製造社でパターンの確認が可能なパターンの大きさでなければならない。即ち、現在までマスク製造社で確認の可能な水準は４０〜５０ｎｍ程度であるものと知られており、これ以下のパターンの大きさは確認が困難である。ところが、最近フォト工程がＫｒＦ（λ＝２４８ｎｍ）からＡｒＦ（λ＝１９３ｎｍ）に切り換えられながら、ＫｒＦ工程で用いていたアシストフィーチャーをＡｒＦ工程に適用する場合、アシストフィーチャーはウェハ上で大部分スカムを発生させることになる。現在多数の実験とシミュレーションを介し得られたデータ分析の結果、ＡｒＦ工程で使用可能な水準のアシストフィーチャーのパターンの大きさは３５ｎｍ以下であるものと判断され、この程度のパターンの大きさは、マスク製造社で確認が不可能な水準の大きさである。したがって、ＡｒＦ工程に適した最適のアシストフィーチャーの大きさは、マスク製造社でパターンの確認が実質的に困難である。
【００１０】
したがって、現在の露光照明系に対する甚だしい変化を伴わなくとも、ウェハ上の線幅均一度を効果的に改良させることのできる新しい方法が切実に求められている実情である。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、ウェハ上にパターニングされるターゲットパターンのうち最外郭パターンのサイズを調節することにより、ウェハ上の線幅均一度をより改良し、工程マージン（ＤＯＦマージン）を向上させることのできる新しい方法を提供しようとする。
【課題を解決するための手段】
【００１２】
本発明の一実施形態に係るパターン均一度の調節方法は、ターゲットパターン等に対する原本レイアウトを設計するステップと、設計された前記原本レイアウトで最外郭パターンのサイズを調節すれば、それぞれのサイズに対するシミュレーションコントゥアを得るステップと、それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値（３σ）等を獲得するステップと、獲得された前記均一性分布値等のうち何れかに対応される最外郭パターンサイズをターゲット最外郭パターンサイズに決定するステップとを含む。
【００１３】
このように本発明は、最外郭パターンのサイズを調節しその内側にあるパターン等のパターン均一度を調節することにより、ウェハ上のパターン等に対するＣＤ（Critical Dimension）均一度をより容易に効果的に改良することができ、工程マージンを向上させることができる。
【００１４】
本発明に係るパターン均一度の調節方法は、前記ターゲットパターンで、前記最外郭パターンの内側にある内側パターン等に対する光近接補正（ＯＰＣ）を行うステップをさらに含むことにより、さらに向上したＣＤ均一度を確保することができる。
【００１５】
本発明に係るパターン均一度の調節方法において、前記均一性分布値のうち何れかは、前記ターゲットパターンが１Ｄ（Dimension）パターンの場合は３ｎｍより大きくないようにし、前記ターゲットパターンが２Ｄパターンの場合は５ｎｍより大きくないようにする。
【００１６】
本発明に係るパターン均一度の調節方法において、前記ターゲットパターンが１Ｄパターンの場合は、前記最外郭パターンのスペースの大きさと線幅の大きさのうち少なくとも何れか１つの大きさを調節することができ、前記ターゲットパターンが２Ｄパターンの場合は、前記最外郭パターンのＸ方向スペースの大きさ又はＹ方向スペースの大きさを調節することができる。このとき、調節範囲は、原本レイアウトのシミュレーションコントゥアを基準に２０％〜７０％の範囲で調節することができる。
【００１７】
本発明に係るパターン均一度の調節方法において、前記最外郭パターンの内側にある内側パターン等は、セルと同じサイズで形成されるようにする。
【００１８】
本発明の他の実施形態に係るパターン均一度の調節方法は、ターゲットパターン等に対する原本レイアウトを設計するステップと、設計された前記原本レイアウトで複数個の外郭パターンのサイズを調節すれば、それぞれのサイズに対するシミュレーションコントゥアを得るステップと、それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値（３σ）等を獲得するステップと、獲得された前記均一性分布値等のうち何れかに対応される最外郭パターンサイズをターゲット最外郭パターンサイズに決定するステップとを含む。即ち、本発明では、最外郭パターンだけでなく、最外郭パターンを含む複数個の外郭パターンのサイズを共に調節することができる。
【発明の効果】
【００１９】
本発明は、アシストフィーチャーを挿入するか、パターンのレイアウトに対する設計変更なく、ターゲットパターンのうち最外郭パターン、又は最外郭パターンを含む複数個の外郭パターンのサイズを調節することにより、その内側にあるパターン等のＣＤ均一度を効果的に改良することができる。
【図面の簡単な説明】
【００２０】
【図１】パターンのＣＤが不均一なため、傾斜（leaning）現象が発生したラインパターンの形状を示す図である。
【図２】パターンのＣＤが不均一なため、ブリッジ現象が発生したホールパターンの形状を示す図である。
【図３】本発明に係るフォトマスクのパターン形成方法を説明するためのフローチャートである。
【図４】本発明に係るシミュレーション結果を示すグラフ等である。
【図５ａ】１Ｄパターンに対する本発明に係るシミュレーション結果を示すグラフである。
【図５ｂ】２Ｄパターンに対する本発明に係るシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００２１】
図３は、本発明の一実施形態に係るパターンの均一度の調節方法を説明するためのフローチャートである。
【００２２】
先ず、ターゲットパターン等に対する原本レイアウトを設計する（ステップ３１０）。
【００２３】
このとき、原本レイアウトはマスクレイアウトであって、例えば、セル領域に形成される１Ｄ（Dimension）パターン（例えば、ライン・アンド・スペース・パターン）又は２Ｄパターン（例えば、孤立パターン又はホールパターン）のように、均一なサイズを有し、一定の間隔に形成されるパターンのレイアウトであり得る。本実施形態では、ターゲットパターンが１Ｄパターンの場合を中心に説明する。
【００２４】
原本レイアウトに対する設計が完了すると、設計された原本レイアウトで最外郭パターンのサイズ（線幅の大きさ及び／又はスペースの大きさ）を段階的に調節しながら、それぞれの場合に対するターゲットパターンのシミュレーションコントゥア（contour）を得る（ステップ３２０）。
【００２５】
このとき、ターゲットパターンで最外郭パターンを除いた残りのパターン等、即ち、最外郭パターンの内側に形成されるパターン（以下、「内側パターン」と記す）等は、セルと同じサイズを有するよう均一なサイズで形成し、最外郭パターンのサイズのみを異にしながらそれぞれのサイズ別にシミュレーションを行ってパターンに対するシミュレーションコントゥアを得る。
【００２６】
なお、最外郭パターンのサイズ調節範囲は、原本レイアウトに対し得られたシミュレーションコントゥアを基準に２０％〜７０％の範囲で調節することができる。
【００２７】
次に、それぞれの最外郭パターンサイズ別にシミュレーションコントゥアに含まれたパターン等のサイズ（線幅）を測定し、それぞれの最外郭パターンサイズに対する均一性分布値（３σ）等を獲得する（ステップ３３０）。
【００２８】
表１は、最外郭パターン及びそれと隣接した内側パターン間のスペースサイズ（Ｓ１）の調節に伴う内側パターン等の線幅、最大（最小）線幅、線幅の変化範囲及び均一性分布値（３σ（sigma））等に対するシミュレーション結果を表した表であり、図４は、表１の値等をグラフで示す図である。
【００２９】
【表１】
（単位はｎｍ）
【００３０】
表１及び図４に示す通り、最外郭パターン及びそれと隣接した内側パターン間のスペースサイズを調節するに伴い、内側パターン等のＣＤ均一性が変化することが分かる。即ち、最外郭パターンのサイズ（例えば、スペースのサイズ）を調節することにより、パターン等のＣＤ均一性を調節可能なことが分かる。さらに、サイズが大きくなるほどＣＤ均一性が改良される結果を見せながら、ある特定のサイズ（例えば、１６０ｎｍ）を超えると、ＣＤ均一性がさらに不良になっていることを見せている。即ち、パターンのＣＤを均一にする最外郭パターンのサイズ値（３σが最小になるサイズ）が存在するとのことを確認することができる。
【００３１】
図示してはいないが、ホールパターンのような２Ｄパターンの場合も、前述した１Ｄパターン（ライン・アンド・スペース・パターン）でのように最外郭パターンのサイズ（Ｘ方向のスペースサイズ、Ｙ方向のスペースサイズ）を調節すれば、内側パターン等に対するＣＤ均一性を調節することができるとのことを確認した。
【００３２】
したがって、本発明ではステップ３３０が完了すると、図４に示す通り得られた最外郭パターンのサイズ別のシミュレーション結果で、最小値の３σを有するサイズをターゲット最外郭パターンサイズに決定する（ステップ３４０）。
【００３３】
しかし、シミュレーションを行うとき、そのシミュレーション対象範囲（最外郭パターンサイズに対するシミュレーション範囲）を誤って定める場合は、たとえそのシミュレーション結果で３σ値が最小のサイズをターゲット最外郭パターンサイズに選択するとしても、向上したＣＤ均一性を確保することができないこともある。
【００３４】
したがって、本発明では、最小の３σ値を有するとともに、その最小の３σ値が特定値以下の場合にのみ、当該最外郭パターンサイズをターゲット最外郭パターンサイズに決定する。即ち、１Ｄパターンの場合は、図５ａに示す通り、３σ値が３ｎｍ以下でありながら最小値を有する場合、当該最外郭パターンサイズをターゲット最外郭パターンサイズに決定する。なお、２Ｄパターンの場合は、図５ｂに示す通り、Ｘ方向のスペースサイズ及びＹ方向のスペースサイズに対する３σ値が全て５ｎｍ以下でありながら最小値を有する場合、当該最外郭パターンサイズをターゲット最外郭パターンサイズに決定する。
【００３５】
ターゲット最外郭パターンサイズが決定されると、内側パターン等に対する光近接補正（ＯＰＣ：Optical Proximity Correction）を行うことにより最終的なターゲットパターンのレイアウトを完成する（ステップ３５０）。
【００３６】
このとき、ＯＰＣ工程は、従来のＯＰＣ工程と同様に行われるので、これに対する説明は省略する。
【００３７】
前述した本発明のパターンの均一度の調節方法は、フォトマスクのパターンレイアウトを形成するときに用いられ得る。
【００３８】
前述した本発明の実施形態等は例示の目的のためのものであり、当業者であれば、特許請求の範囲の技術的思想と範囲を介し多様な修正、変更、代替及び付加が可能なはずであり、このような修正・変更などは特許請求の範囲に属するものとみなすべきである。
【００３９】
例えば、前述した実施形態では、最外郭パターンに対するスペースサイズを調節する場合に対してのみ説明したが、最外郭パターンのライン線幅又はホールの大きさを調節する場合にもパターン等のＣＤ均一性を調節することができるのは自明である。
【００４０】
さらに、前述した実施形態では、最外郭パターンに対するサイズを調節（re-targeting）する場合を説明したが、必要に応じては、最外郭パターンだけでなく、内側パターン等のうち最外郭パターンに隣接した少なくとも１つのパターンのサイズを共に調節することもできる。即ち、最外郭パターンを含む複数個の外郭パターンのサイズを共に調節しながら、前述したように、それぞれの場合に対するシミュレーションコントゥアを得、そのシミュレーションコントゥアに含まれたパターン等の３σ値が前述の条件を満たす外郭パターン等のサイズをターゲット外郭パターンサイズに決定することができる。
【技術分野】
【０００１】
本発明は半導体素子に関し、より詳しくは、半導体素子に形成されるパターンの均一度をより容易に効果的に調節することができる方法に関する。
【背景技術】
【０００２】
一般に、フォトリソグラフィ技術は半導体素子の高集積化を先導する基本技術であって、光を用いてウェハ基板上に任意の形状を有するパターンを形成する技術である。即ち、ウェハ基板に絶縁膜や導電膜などのパターンを形成すべき位置に、紫外線、電子ビーム又はＸ線などのような露光装備の光を照射してその溶解度が変化するフォトレジストを形成し、フォトマスクを用いてフォトレジストの所定部位を光に露出させた後、現像液に対し溶解度の大きい部分を除去することにより、任意の形状を有するフォトレジストパターンを形成する。このようなフォトレジストパターンにより露出した部分を食刻工程により除去し、所望の半導体素子パターンを形成する。
【０００３】
ところが、半導体素子の集積度の急激な増加と、デザインルール（design rule）の急激な減少に伴い、フォトリソグラフィの解像度の限界に伴い幾多の問題が発生している。例えば、ウェハ上の線幅均一度（uniformity）が劣化するとの問題が発生している。即ち、同じ線幅に設計されたパターン等が同じフォトマスクを介しウェハ上に転写されるとき、パターン等が転写される位置に従いパターンの線幅が大きく変動されている。
【０００４】
パターンの線幅が一定でなくなると、ラインパターンの場合、図１に示す通り、パターンの傾斜現象が発生し得、ホールパターンの場合は、図２に示す通り、パターンの間にブリッジ（bridge）現象が発生し得るので、工程マージンが減少することになる。
【０００５】
このようなパターンの均一度の問題を解決するため、従来にはアシストフィーチャー（ＡＦ：assist feature）を用いていた。
【０００６】
ところが、半導体素子の高集積化に伴い、アシストフィーチャーは次のような厳しい使用制限条件によりその利用が漸次困難になっている。
【０００７】
即ち、アシストフィーチャーはメインパターンとの間隔の最適化が必要である。これはアシストフィーチャーをターゲットパターンと一定距離以上離隔させると、干渉効果が低下してその使用効果が急減し、逆に干渉効果を最大化させるためメインパターンとの距離を近付け過ぎると、アシストフィーチャー自体によりスカム（scum）が発生するためである。
【０００８】
なお、アシストフィーチャーはそのパターンサイズ（size）の最適化が必要である。これはアシストフィーチャーの適切なパターンサイズが選択されてこそウェハ上でスカムが発生せず、干渉効果の最大化が可能になるためである。
【０００９】
さらに、アシストフィーチャーは、任意のフォト工程に適した最適のアシストフィーチャーパターンの大きさが選択されたとしても、マスク製造社でパターンの確認が可能なパターンの大きさでなければならない。即ち、現在までマスク製造社で確認の可能な水準は４０〜５０ｎｍ程度であるものと知られており、これ以下のパターンの大きさは確認が困難である。ところが、最近フォト工程がＫｒＦ（λ＝２４８ｎｍ）からＡｒＦ（λ＝１９３ｎｍ）に切り換えられながら、ＫｒＦ工程で用いていたアシストフィーチャーをＡｒＦ工程に適用する場合、アシストフィーチャーはウェハ上で大部分スカムを発生させることになる。現在多数の実験とシミュレーションを介し得られたデータ分析の結果、ＡｒＦ工程で使用可能な水準のアシストフィーチャーのパターンの大きさは３５ｎｍ以下であるものと判断され、この程度のパターンの大きさは、マスク製造社で確認が不可能な水準の大きさである。したがって、ＡｒＦ工程に適した最適のアシストフィーチャーの大きさは、マスク製造社でパターンの確認が実質的に困難である。
【００１０】
したがって、現在の露光照明系に対する甚だしい変化を伴わなくとも、ウェハ上の線幅均一度を効果的に改良させることのできる新しい方法が切実に求められている実情である。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、ウェハ上にパターニングされるターゲットパターンのうち最外郭パターンのサイズを調節することにより、ウェハ上の線幅均一度をより改良し、工程マージン（ＤＯＦマージン）を向上させることのできる新しい方法を提供しようとする。
【課題を解決するための手段】
【００１２】
本発明の一実施形態に係るパターン均一度の調節方法は、ターゲットパターン等に対する原本レイアウトを設計するステップと、設計された前記原本レイアウトで最外郭パターンのサイズを調節すれば、それぞれのサイズに対するシミュレーションコントゥアを得るステップと、それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値（３σ）等を獲得するステップと、獲得された前記均一性分布値等のうち何れかに対応される最外郭パターンサイズをターゲット最外郭パターンサイズに決定するステップとを含む。
【００１３】
このように本発明は、最外郭パターンのサイズを調節しその内側にあるパターン等のパターン均一度を調節することにより、ウェハ上のパターン等に対するＣＤ（Critical Dimension）均一度をより容易に効果的に改良することができ、工程マージンを向上させることができる。
【００１４】
本発明に係るパターン均一度の調節方法は、前記ターゲットパターンで、前記最外郭パターンの内側にある内側パターン等に対する光近接補正（ＯＰＣ）を行うステップをさらに含むことにより、さらに向上したＣＤ均一度を確保することができる。
【００１５】
本発明に係るパターン均一度の調節方法において、前記均一性分布値のうち何れかは、前記ターゲットパターンが１Ｄ（Dimension）パターンの場合は３ｎｍより大きくないようにし、前記ターゲットパターンが２Ｄパターンの場合は５ｎｍより大きくないようにする。
【００１６】
本発明に係るパターン均一度の調節方法において、前記ターゲットパターンが１Ｄパターンの場合は、前記最外郭パターンのスペースの大きさと線幅の大きさのうち少なくとも何れか１つの大きさを調節することができ、前記ターゲットパターンが２Ｄパターンの場合は、前記最外郭パターンのＸ方向スペースの大きさ又はＹ方向スペースの大きさを調節することができる。このとき、調節範囲は、原本レイアウトのシミュレーションコントゥアを基準に２０％〜７０％の範囲で調節することができる。
【００１７】
本発明に係るパターン均一度の調節方法において、前記最外郭パターンの内側にある内側パターン等は、セルと同じサイズで形成されるようにする。
【００１８】
本発明の他の実施形態に係るパターン均一度の調節方法は、ターゲットパターン等に対する原本レイアウトを設計するステップと、設計された前記原本レイアウトで複数個の外郭パターンのサイズを調節すれば、それぞれのサイズに対するシミュレーションコントゥアを得るステップと、それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値（３σ）等を獲得するステップと、獲得された前記均一性分布値等のうち何れかに対応される最外郭パターンサイズをターゲット最外郭パターンサイズに決定するステップとを含む。即ち、本発明では、最外郭パターンだけでなく、最外郭パターンを含む複数個の外郭パターンのサイズを共に調節することができる。
【発明の効果】
【００１９】
本発明は、アシストフィーチャーを挿入するか、パターンのレイアウトに対する設計変更なく、ターゲットパターンのうち最外郭パターン、又は最外郭パターンを含む複数個の外郭パターンのサイズを調節することにより、その内側にあるパターン等のＣＤ均一度を効果的に改良することができる。
【図面の簡単な説明】
【００２０】
【図１】パターンのＣＤが不均一なため、傾斜（leaning）現象が発生したラインパターンの形状を示す図である。
【図２】パターンのＣＤが不均一なため、ブリッジ現象が発生したホールパターンの形状を示す図である。
【図３】本発明に係るフォトマスクのパターン形成方法を説明するためのフローチャートである。
【図４】本発明に係るシミュレーション結果を示すグラフ等である。
【図５ａ】１Ｄパターンに対する本発明に係るシミュレーション結果を示すグラフである。
【図５ｂ】２Ｄパターンに対する本発明に係るシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００２１】
図３は、本発明の一実施形態に係るパターンの均一度の調節方法を説明するためのフローチャートである。
【００２２】
先ず、ターゲットパターン等に対する原本レイアウトを設計する（ステップ３１０）。
【００２３】
このとき、原本レイアウトはマスクレイアウトであって、例えば、セル領域に形成される１Ｄ（Dimension）パターン（例えば、ライン・アンド・スペース・パターン）又は２Ｄパターン（例えば、孤立パターン又はホールパターン）のように、均一なサイズを有し、一定の間隔に形成されるパターンのレイアウトであり得る。本実施形態では、ターゲットパターンが１Ｄパターンの場合を中心に説明する。
【００２４】
原本レイアウトに対する設計が完了すると、設計された原本レイアウトで最外郭パターンのサイズ（線幅の大きさ及び／又はスペースの大きさ）を段階的に調節しながら、それぞれの場合に対するターゲットパターンのシミュレーションコントゥア（contour）を得る（ステップ３２０）。
【００２５】
このとき、ターゲットパターンで最外郭パターンを除いた残りのパターン等、即ち、最外郭パターンの内側に形成されるパターン（以下、「内側パターン」と記す）等は、セルと同じサイズを有するよう均一なサイズで形成し、最外郭パターンのサイズのみを異にしながらそれぞれのサイズ別にシミュレーションを行ってパターンに対するシミュレーションコントゥアを得る。
【００２６】
なお、最外郭パターンのサイズ調節範囲は、原本レイアウトに対し得られたシミュレーションコントゥアを基準に２０％〜７０％の範囲で調節することができる。
【００２７】
次に、それぞれの最外郭パターンサイズ別にシミュレーションコントゥアに含まれたパターン等のサイズ（線幅）を測定し、それぞれの最外郭パターンサイズに対する均一性分布値（３σ）等を獲得する（ステップ３３０）。
【００２８】
表１は、最外郭パターン及びそれと隣接した内側パターン間のスペースサイズ（Ｓ１）の調節に伴う内側パターン等の線幅、最大（最小）線幅、線幅の変化範囲及び均一性分布値（３σ（sigma））等に対するシミュレーション結果を表した表であり、図４は、表１の値等をグラフで示す図である。
【００２９】
【表１】
（単位はｎｍ）
【００３０】
表１及び図４に示す通り、最外郭パターン及びそれと隣接した内側パターン間のスペースサイズを調節するに伴い、内側パターン等のＣＤ均一性が変化することが分かる。即ち、最外郭パターンのサイズ（例えば、スペースのサイズ）を調節することにより、パターン等のＣＤ均一性を調節可能なことが分かる。さらに、サイズが大きくなるほどＣＤ均一性が改良される結果を見せながら、ある特定のサイズ（例えば、１６０ｎｍ）を超えると、ＣＤ均一性がさらに不良になっていることを見せている。即ち、パターンのＣＤを均一にする最外郭パターンのサイズ値（３σが最小になるサイズ）が存在するとのことを確認することができる。
【００３１】
図示してはいないが、ホールパターンのような２Ｄパターンの場合も、前述した１Ｄパターン（ライン・アンド・スペース・パターン）でのように最外郭パターンのサイズ（Ｘ方向のスペースサイズ、Ｙ方向のスペースサイズ）を調節すれば、内側パターン等に対するＣＤ均一性を調節することができるとのことを確認した。
【００３２】
したがって、本発明ではステップ３３０が完了すると、図４に示す通り得られた最外郭パターンのサイズ別のシミュレーション結果で、最小値の３σを有するサイズをターゲット最外郭パターンサイズに決定する（ステップ３４０）。
【００３３】
しかし、シミュレーションを行うとき、そのシミュレーション対象範囲（最外郭パターンサイズに対するシミュレーション範囲）を誤って定める場合は、たとえそのシミュレーション結果で３σ値が最小のサイズをターゲット最外郭パターンサイズに選択するとしても、向上したＣＤ均一性を確保することができないこともある。
【００３４】
したがって、本発明では、最小の３σ値を有するとともに、その最小の３σ値が特定値以下の場合にのみ、当該最外郭パターンサイズをターゲット最外郭パターンサイズに決定する。即ち、１Ｄパターンの場合は、図５ａに示す通り、３σ値が３ｎｍ以下でありながら最小値を有する場合、当該最外郭パターンサイズをターゲット最外郭パターンサイズに決定する。なお、２Ｄパターンの場合は、図５ｂに示す通り、Ｘ方向のスペースサイズ及びＹ方向のスペースサイズに対する３σ値が全て５ｎｍ以下でありながら最小値を有する場合、当該最外郭パターンサイズをターゲット最外郭パターンサイズに決定する。
【００３５】
ターゲット最外郭パターンサイズが決定されると、内側パターン等に対する光近接補正（ＯＰＣ：Optical Proximity Correction）を行うことにより最終的なターゲットパターンのレイアウトを完成する（ステップ３５０）。
【００３６】
このとき、ＯＰＣ工程は、従来のＯＰＣ工程と同様に行われるので、これに対する説明は省略する。
【００３７】
前述した本発明のパターンの均一度の調節方法は、フォトマスクのパターンレイアウトを形成するときに用いられ得る。
【００３８】
前述した本発明の実施形態等は例示の目的のためのものであり、当業者であれば、特許請求の範囲の技術的思想と範囲を介し多様な修正、変更、代替及び付加が可能なはずであり、このような修正・変更などは特許請求の範囲に属するものとみなすべきである。
【００３９】
例えば、前述した実施形態では、最外郭パターンに対するスペースサイズを調節する場合に対してのみ説明したが、最外郭パターンのライン線幅又はホールの大きさを調節する場合にもパターン等のＣＤ均一性を調節することができるのは自明である。
【００４０】
さらに、前述した実施形態では、最外郭パターンに対するサイズを調節（re-targeting）する場合を説明したが、必要に応じては、最外郭パターンだけでなく、内側パターン等のうち最外郭パターンに隣接した少なくとも１つのパターンのサイズを共に調節することもできる。即ち、最外郭パターンを含む複数個の外郭パターンのサイズを共に調節しながら、前述したように、それぞれの場合に対するシミュレーションコントゥアを得、そのシミュレーションコントゥアに含まれたパターン等の３σ値が前述の条件を満たす外郭パターン等のサイズをターゲット外郭パターンサイズに決定することができる。
【特許請求の範囲】
【請求項１】
ターゲットパターン等に対する原本レイアウトを設計するステップと、
設計された前記原本レイアウトで最外郭パターンのサイズを調節しながら、それぞれのサイズに対するシミュレーションコントゥアを得るステップと、
それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値等を獲得するステップと、
獲得された前記均一性分布値等のうち何れかに対応される最外郭パターンサイズをターゲット最外郭パターンサイズに決定するステップと
を含む半導体素子のパターン均一度の調節方法。
【請求項２】
前記ターゲットパターンで、前記最外郭パターンの内側にある内側パターン等に対する光近接補正（ＯＰＣ）を行うステップをさらに含むことを特徴とする、請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項３】
前記均一性分布値のうち何れか１つは、
前記ターゲットパターンが１Ｄ（Dimension）パターンの場合、３ｎｍより大きくないことを特徴とする請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項４】
前記均一性分布値のうち何れか１つは、
前記ターゲットパターンが２Ｄ（Dimension）パターンの場合、５ｎｍより大きくないことを特徴とする請求項１又は２に記載の半導体素子のパターン均一度の調節方法。
【請求項５】
前記最外郭パターンに対するサイズの調節は、
前記ターゲットパターンが１Ｄパターンの場合、前記最外郭パターンのスペースの大きさと線幅の大きさのうち、少なくとも何れか１つの大きさを調節することを特徴とする請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項６】
前記最外郭パターンに対するサイズの調節は、
前記ターゲットパターンが２Ｄパターンの場合、前記最外郭パターンのＸ方向スペースの大きさ又はＹ方向スペースの大きさを調節することを特徴とする請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項７】
前記ターゲットパターンで、前記最外郭パターンの内側にある内側パターン等は、セルと同じサイズで形成されることを特徴とする請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項８】
前記最外郭パターンに対するサイズの調節は、
前記原本レイアウトのシミュレーションコントゥアを基準に２０％〜７０％の範囲で調節することを特徴とする請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項９】
ターゲットパターン等に対する原本レイアウトを設計するステップと、
設計された前記原本レイアウトで複数個の外郭パターンのサイズを調節しながら、それぞれのサイズに対するシミュレーションコントゥアを得るステップと、
それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値等を獲得するステップと、
獲得された前記均一性分布値等のうち何れかに対応される前記外郭パターン等のサイズをターゲット外郭パターンサイズに決定するステップと
を含む半導体素子のパターン均一度の調節方法。
【請求項１０】
前記ターゲットパターンで、前記複数個の外郭パターンの内側にあるパターン等に対する光近接補正（ＯＰＣ）を行うステップをさらに含むことを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１１】
前記均一性分布値のうち何れか１つは、
前記ターゲットパターンが１Ｄパターンの場合、３ｎｍより大きくないことを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１２】
前記均一性分布値のうち何れか１つは、
前記ターゲットパターンが２Ｄパターンの場合、５ｎｍより大きくないことを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１３】
前記複数個の外郭パターンに対するサイズの調節は、
前記ターゲットパターンが１Ｄパターンの場合、前記複数個の外郭パターンのスペースの大きさと線幅の大きさのうち、少なくとも何れか１つの大きさを調節することを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１４】
前記複数個の外郭パターンに対するサイズの調節は、
前記ターゲットパターンが２Ｄパターンの場合、前記複数個の外郭パターンのＸ方向スペースの大きさ又はＹ方向スペースの大きさを調節することを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１５】
前記ターゲットパターンで、前記複数個の外郭パターンの内側にあるパターン等はセルと同じサイズで形成されることを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１６】
前記外郭パターン等に対するサイズの調節は、
前記原本レイアウトのシミュレーションコントゥアを基準に２０％〜７０％の範囲で調節することを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１７】
ターゲットパターン等に対する原本レイアウトを設計するステップと、
設計された前記原本レイアウトで、最外郭パターンを含む少なくとも１つの外郭パターンのサイズを調節しながら、それぞれのサイズに対し前記外郭パターンの内側にあるパターン等の均一性分布値を獲得するステップと、
獲得された前記均一性分布値のうち何れかに対応される外郭パターンのサイズをターゲット外郭パターンサイズに決定するステップと
を含む半導体素子のパターン均一度の調節方法。
【請求項１８】
前記均一性分布値を獲得するステップは、
前記原本レイアウトで、前記少なくとも１つの外郭パターンのサイズを調節しながら、それぞれのサイズに対するシミュレーションコントゥアを得るステップと、
それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値を獲得するステップと
を含むことを特徴とする請求項１７に記載の半導体素子のパターン均一度の調節方法。
【請求項１９】
前記外郭パターン等に対するサイズの調節は、
前記ターゲットパターンが１Ｄパターンの場合、前記少なくとも１つの外郭パターンのスペースの大きさと線幅の大きさのうち、少なくとも何れか１つの大きさを調節することを特徴とする請求項１７に記載の半導体素子のパターン均一度の調節方法。
【請求項２０】
前記外郭パターン等に対するサイズの調節は、
前記ターゲットパターンが２Ｄパターンの場合、前記少なくとも１つの外郭パターンのＸ方向スペースの大きさ又はＹ方向スペースの大きさを調節することを特徴とする請求項１７に記載の半導体素子のパターン均一度の調節方法。
【請求項１】
ターゲットパターン等に対する原本レイアウトを設計するステップと、
設計された前記原本レイアウトで最外郭パターンのサイズを調節しながら、それぞれのサイズに対するシミュレーションコントゥアを得るステップと、
それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値等を獲得するステップと、
獲得された前記均一性分布値等のうち何れかに対応される最外郭パターンサイズをターゲット最外郭パターンサイズに決定するステップと
を含む半導体素子のパターン均一度の調節方法。
【請求項２】
前記ターゲットパターンで、前記最外郭パターンの内側にある内側パターン等に対する光近接補正（ＯＰＣ）を行うステップをさらに含むことを特徴とする、請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項３】
前記均一性分布値のうち何れか１つは、
前記ターゲットパターンが１Ｄ（Dimension）パターンの場合、３ｎｍより大きくないことを特徴とする請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項４】
前記均一性分布値のうち何れか１つは、
前記ターゲットパターンが２Ｄ（Dimension）パターンの場合、５ｎｍより大きくないことを特徴とする請求項１又は２に記載の半導体素子のパターン均一度の調節方法。
【請求項５】
前記最外郭パターンに対するサイズの調節は、
前記ターゲットパターンが１Ｄパターンの場合、前記最外郭パターンのスペースの大きさと線幅の大きさのうち、少なくとも何れか１つの大きさを調節することを特徴とする請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項６】
前記最外郭パターンに対するサイズの調節は、
前記ターゲットパターンが２Ｄパターンの場合、前記最外郭パターンのＸ方向スペースの大きさ又はＹ方向スペースの大きさを調節することを特徴とする請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項７】
前記ターゲットパターンで、前記最外郭パターンの内側にある内側パターン等は、セルと同じサイズで形成されることを特徴とする請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項８】
前記最外郭パターンに対するサイズの調節は、
前記原本レイアウトのシミュレーションコントゥアを基準に２０％〜７０％の範囲で調節することを特徴とする請求項１に記載の半導体素子のパターン均一度の調節方法。
【請求項９】
ターゲットパターン等に対する原本レイアウトを設計するステップと、
設計された前記原本レイアウトで複数個の外郭パターンのサイズを調節しながら、それぞれのサイズに対するシミュレーションコントゥアを得るステップと、
それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値等を獲得するステップと、
獲得された前記均一性分布値等のうち何れかに対応される前記外郭パターン等のサイズをターゲット外郭パターンサイズに決定するステップと
を含む半導体素子のパターン均一度の調節方法。
【請求項１０】
前記ターゲットパターンで、前記複数個の外郭パターンの内側にあるパターン等に対する光近接補正（ＯＰＣ）を行うステップをさらに含むことを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１１】
前記均一性分布値のうち何れか１つは、
前記ターゲットパターンが１Ｄパターンの場合、３ｎｍより大きくないことを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１２】
前記均一性分布値のうち何れか１つは、
前記ターゲットパターンが２Ｄパターンの場合、５ｎｍより大きくないことを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１３】
前記複数個の外郭パターンに対するサイズの調節は、
前記ターゲットパターンが１Ｄパターンの場合、前記複数個の外郭パターンのスペースの大きさと線幅の大きさのうち、少なくとも何れか１つの大きさを調節することを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１４】
前記複数個の外郭パターンに対するサイズの調節は、
前記ターゲットパターンが２Ｄパターンの場合、前記複数個の外郭パターンのＸ方向スペースの大きさ又はＹ方向スペースの大きさを調節することを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１５】
前記ターゲットパターンで、前記複数個の外郭パターンの内側にあるパターン等はセルと同じサイズで形成されることを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１６】
前記外郭パターン等に対するサイズの調節は、
前記原本レイアウトのシミュレーションコントゥアを基準に２０％〜７０％の範囲で調節することを特徴とする請求項９に記載の半導体素子のパターン均一度の調節方法。
【請求項１７】
ターゲットパターン等に対する原本レイアウトを設計するステップと、
設計された前記原本レイアウトで、最外郭パターンを含む少なくとも１つの外郭パターンのサイズを調節しながら、それぞれのサイズに対し前記外郭パターンの内側にあるパターン等の均一性分布値を獲得するステップと、
獲得された前記均一性分布値のうち何れかに対応される外郭パターンのサイズをターゲット外郭パターンサイズに決定するステップと
を含む半導体素子のパターン均一度の調節方法。
【請求項１８】
前記均一性分布値を獲得するステップは、
前記原本レイアウトで、前記少なくとも１つの外郭パターンのサイズを調節しながら、それぞれのサイズに対するシミュレーションコントゥアを得るステップと、
それぞれの前記シミュレーションコントゥアに含まれたパターン等に対する均一性分布値を獲得するステップと
を含むことを特徴とする請求項１７に記載の半導体素子のパターン均一度の調節方法。
【請求項１９】
前記外郭パターン等に対するサイズの調節は、
前記ターゲットパターンが１Ｄパターンの場合、前記少なくとも１つの外郭パターンのスペースの大きさと線幅の大きさのうち、少なくとも何れか１つの大きさを調節することを特徴とする請求項１７に記載の半導体素子のパターン均一度の調節方法。
【請求項２０】
前記外郭パターン等に対するサイズの調節は、
前記ターゲットパターンが２Ｄパターンの場合、前記少なくとも１つの外郭パターンのＸ方向スペースの大きさ又はＹ方向スペースの大きさを調節することを特徴とする請求項１７に記載の半導体素子のパターン均一度の調節方法。
【図１】
【図２】
【図３】
【図４】
【図５ａ】
【図５ｂ】
【図２】
【図３】
【図４】
【図５ａ】
【図５ｂ】
【公開番号】特開２０１１−２３７７７５（Ｐ２０１１−２３７７７５Ａ）
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願番号】特願２０１１−６３４８７（Ｐ２０１１−６３４８７）
【出願日】平成２３年３月２３日（２０１１．３．２３）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願日】平成２３年３月２３日（２０１１．３．２３）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]