半導体素子の駆動回路
【課題】電力変換回路を構成する半導体素子の電圧、電流の利用率を向上させ、装置の小型、低価格化を図る。
【解決手段】電力変換回路を構成する半導体素子１ａをオン・オフ制御するとともに、これに過電圧が印加されたときは定電圧ダイオード４ａを用いて過電圧保護を行なうゲート駆動回路において、定電圧ダイオード４ａの定電圧レベルを電力変換回路を構成する直流コンデンサの直流電圧よりも低く設定するとともに、この定電圧ダイオード４ａと直列に定電圧ダイオード４ｂと電流制限コンデンサ１３との並列回路を接続し、半導体素子１ａの過電圧保護を可能にする。
【解決手段】電力変換回路を構成する半導体素子１ａをオン・オフ制御するとともに、これに過電圧が印加されたときは定電圧ダイオード４ａを用いて過電圧保護を行なうゲート駆動回路において、定電圧ダイオード４ａの定電圧レベルを電力変換回路を構成する直流コンデンサの直流電圧よりも低く設定するとともに、この定電圧ダイオード４ａと直列に定電圧ダイオード４ｂと電流制限コンデンサ１３との並列回路を接続し、半導体素子１ａの過電圧保護を可能にする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＩＧＢＴ等の半導体素子を用いた半導体素子の駆動回路、特に半導体素子の過電圧保護が可能な半導体素子の駆動回路に関する。
【背景技術】
【０００２】
図４に、ごく一般的な半導体電力変換装置の例（１相分）を示す。
これは、ダイオード２ａ，２ｂが逆並列接続された半導体素子（図ではＩＧＢＴ）１ａ，１ｂを直列に接続し、半導体素子１ａ，１ｂを交互にオン・オフさせることで、直流コンデンサ６に蓄えられたエネルギー（直流電力）を交流電力として端子７に出力し、端子７からの交流電力を直流電力に変換して直流コンデンサ６に供給するインバータを示す。半導体素子１ａ，１ｂにはそれぞれ半導体素子を駆動するゲート駆動回路３ａ，３ｂが接続され、このゲート駆動回路は、図示されない制御装置によって演算されたオン・オフ信号に基づき、半導体素子１ａ，１ｂをオンまたはオフに制御するゲート信号を出力する。
【０００３】
例えば特許文献１に開示された従来例と同様な半導体素子の駆動回路（ゲート駆動回路）の例を、図５に示す。
同図のゲート駆動回路は、半導体素子１ａのコレクタ・ゲート間に、定電圧ダイオード４ａとダイオード５との直列回路からなる過電圧保護回路、ドライブ回路９、正側電源１０、負側電源１１、制御信号入力端子１２などを備えている。この回路で、図示されない半導体電力変換装置の制御装置から、制御信号入力端子１２にオン信号またはオフ信号が入力されると、ドライブ回路９から半導体素子１ａへ正側電源１０の正電圧または負側電源１１の負電圧が印加され、正電圧の場合は半導体素子１ａはオン、負電圧の場合は半導体素子１ａはオフされる。
【０００４】
ここで、半導体素子１ａに印加される電圧が定電圧ダイオード４ａの定電圧レベル（いわゆる降伏電圧またはツェナー電圧）以上になると、定電圧ダイオード４ａとダイオード５を経由してゲート電流Ｉｇが流れる。これは、半導体素子１ａをオン状態からオフ状態に移行させるときに、図４の直流コンデンサ６に対し、直流コンデンサ６→半導体素子１ａ→半導体素子１ｂ→直流コンデンサ６の経路の配線インダクタンスや電流減少率によって決まる電圧が重畳され、場合によっては半導体素子１ａに耐圧以上の電圧（過電圧）が印加されることになり、半導体素子１ａが故障するおそれがある。このため、過電圧になったときは定電圧ダイオード４ａおよびダイオード５を介してゲート電流を流すことで、ゲート電圧が動作しきい値レベル以下となるような電流でゆっくりとオフさせることにより、半導体素子１ａに過大な電圧が印加されないよう保護する。
【０００５】
【特許文献１】特開平０７−１７０６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、半導体素子には図６に符号Ｒで示すような安全動作領域があり、この領域内で使用することになっている。特に図６（ｂ），（ｃ）のような特性を持つ半導体素子の場合、その定電圧レベルをＶ１にすると、Ｉｃ１以上の電流レベルではＶ１までの耐圧がないため、半導体素子の破壊を引き起こす可能性がある。また、定電圧レベルをＶ２にすると、Ｖ１までの耐圧特性を利用することができない。このため、半導体素子の使用電圧、電流を低減する対策を必要としコストアップ、大型化の要因となる。
【０００７】
したがって、この発明の課題は、半導体素子の電圧、電流の利用率を向上させ、装置の小型、低価格化を図ることにある。
【課題を解決するための手段】
【０００８】
このような課題を解決するため、請求項１の発明では、電力変換回路を構成しオン・オフ制御される半導体素子に過電圧が印加されたときは、その過電圧保護を行なう半導体素子の駆動回路において、
定電圧レベルが、前記電力変換回路を構成する直流コンデンサの直流電圧よりも低く設定された第１の定電圧ダイオードと、この第１の定電圧ダイオードと直列に第２の定電圧ダイオードと電流制限コンデンサとの並列回路との直列回路を、前記半導体素子の制御端子と主電流が流れる一端子との間に接続し、半導体素子の過電圧保護を可能にしたことを特徴とする。
上述した半導体素子の駆動回路は、例えば上記半導体素子がＩＧＢＴである場合、制御端子はゲートであり、主電流が流れる一端子はコレクタであって、これらゲート・コレクタ間に上記回路が構成されて過電圧からＩＧＢＴが保護される。
【０００９】
上記請求項１の発明においては、前記電流制限コンデンサの充電電流経路は前記半導体素子の制御端子と上記主電流が流れる別の一端子との間を通り、放電電流経路は前記半導体素子の制御端子と上記主電流が流れる別の一端子との間を通らないようにする（請求項２の発明）。
上述した半導体素子の駆動回路は、例えば上記半導体素子がＩＧＢＴである場合、制御端子はゲートであり、主電流が流れる別の一端子はエミッタであって、これらゲート―エミッタ間に電流制限用コンデンサの充電電流が流れる一方、電流制限用コンデンサの放電電流はこの端子間以外に流れる。
【発明の効果】
【００１０】
この発明によれば、半導体素子の動作領域を超えないような過電圧保護を可能にしたので、半導体素子の電圧、電流の利用率が向上され、装置の小型、低価格化を図ることが可能となる利点が得られる。
【発明を実施するための最良の形態】
【００１１】
図１はこの発明の実施の形態を示す回路図である。図１からも明らかなように、図５に示す半導体素子の駆動回路（以下、ゲート駆動回路と称する）に対し、定電圧ダイオード４ｂ、電流制限コンデンサ１３、放電用抵抗１４および放電用ダイオード１５などを付加して構成される。
その動作について、以下に説明する。いま、半導体素子１ａがオン状態で電流を流しているときに、図示されない制御装置から制御信号入力端子１２にオフ信号が入力されると、ゲート電流Ｉｇが負となって半導体素子１ａをオフしようとする。このとき、半導体素子１ａのコレクタ―エミッタ間を流れる電流が減少して行き、この電流減少率と、直流コンデンサ６→半導体素子１ａ→半導体素子１ｂ→直流コンデンサ６の経路の配線インダクタンス成分によってきまる電圧が、直流コンデンサ６の電圧に重畳されて半導体素子１ａに印加される。
【００１２】
この半導体素子１ａに印加されるコレクタ―エミッタ間電圧（素子電圧）Ｖｃｅが定電圧ダイオード４ａの定電圧レベルＶ２に達すると、素子電圧Ｖｃｅの上昇率と電流制限コンデンサ１３によってきまる電流Ｉｇ１が、電流制限コンデンサ１３およびダイオード５を経て半導体素子１ａのゲートに流れ出し、素子電圧Ｖｃｅの電圧上昇率が抑制される。さらに、素子電圧が上昇し、定電圧ダイオード４ａ，４ｂできまる定電圧レベルＶ１に達すると、Ｉｇ１よりも大きな電流Ｉｇ２が定電圧ダイオード４ａ，４ｂおよびダイオード５を経て、半導体素子１ａのゲートに流れ素子電圧Ｖｃｅの電圧上昇率が抑制される。こうして、半導体素子１ａをゆっくりとオフさせることが可能となり、過電圧保護が可能となる。
【００１３】
図１の動作波形を図２に示す。
ここで、定電圧ダイオード４ａの定電圧レベルＶ２を、直流コンデンサ６の直流電圧Ｅｄｃ以上に設定すると、素子電圧Ｖｃｅの最大値は変化するが、定電圧ダイオード４ａの動作遅れ等により、図３のように、電流が減少し始めるＥｄｃ付近では変化なく安全動作領域Ｒを超えてしまう可能性があるので、定電圧ダイオード４ａの定電圧レベルＶ２は、直流コンデンサ６の直流電圧Ｅｄｃ以下とする必要がある。こうすることにより、図２のように半導体素子１ａの特性を十分利用したオフ状態への移行が可能となり、半導体素子１ａの電圧、電流の利用率を向上させることができる。従って、４ｂの定電圧レベルはＶ１−Ｖ２ということになる。
【００１４】
上記電流制限コンデンサ１３は、半導体素子１ａがオフされるときに充電され、オン状態に移行するとき定電圧ダイオード４ａ→半導体素子１ａ→放電用抵抗１４→放電用ダイオード１５のルートで放電される。つまり、半導体素子１ａがオン状態に移行するときに、電流制限コンデンサ１３の放電ルートは半導体素子１ａのゲートを通らないので、オン状態に移行する際にスイッチング時間が延びるなど、半導体素子のスイッチングには悪影響を及ぼすことがないという利点が得られる。
【００１５】
なお、上述した説明は半導体素子１ａの動作についてのみ説明したが、半導体素子１ｂの動作についても同様である。
また本発明は上述したＩＧＢＴに限定されるものではなく、高電圧・大電流をスイッチングする半導体素子に適用することが可能である等、実用上多大なる効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】この発明の実施の形態を示す回路図。
【図２】図１で半導体素子が安全動作領域内で動作する場合の説明図。
【図３】図１で半導体素子が安全動作領域外で動作する場合の説明図。
【図４】インバータの一般的な例を示す回路図。
【図５】ゲート駆動回路の従来例を示す回路図。
【図６】半導体素子の安全動作領域を説明する説明図。
【符号の説明】
【００１７】
１ａ，１ｂ…半導体素子（ＩＧＢＴ）、２ａ，２ｂ，５…ダイオード、３ａ，３ｂ…ゲート駆動回路、４ａ，４ｂ…定電圧ダイオード、６…直流コンデンサ、７…端子、９…ドライブ回路、１０…正側電源、１１…負側電源、１２…制御信号入力端子、１３…電流制限コンデンサ、１４…放電用抵抗、１５…放電用ダイオード。
【技術分野】
【０００１】
この発明は、ＩＧＢＴ等の半導体素子を用いた半導体素子の駆動回路、特に半導体素子の過電圧保護が可能な半導体素子の駆動回路に関する。
【背景技術】
【０００２】
図４に、ごく一般的な半導体電力変換装置の例（１相分）を示す。
これは、ダイオード２ａ，２ｂが逆並列接続された半導体素子（図ではＩＧＢＴ）１ａ，１ｂを直列に接続し、半導体素子１ａ，１ｂを交互にオン・オフさせることで、直流コンデンサ６に蓄えられたエネルギー（直流電力）を交流電力として端子７に出力し、端子７からの交流電力を直流電力に変換して直流コンデンサ６に供給するインバータを示す。半導体素子１ａ，１ｂにはそれぞれ半導体素子を駆動するゲート駆動回路３ａ，３ｂが接続され、このゲート駆動回路は、図示されない制御装置によって演算されたオン・オフ信号に基づき、半導体素子１ａ，１ｂをオンまたはオフに制御するゲート信号を出力する。
【０００３】
例えば特許文献１に開示された従来例と同様な半導体素子の駆動回路（ゲート駆動回路）の例を、図５に示す。
同図のゲート駆動回路は、半導体素子１ａのコレクタ・ゲート間に、定電圧ダイオード４ａとダイオード５との直列回路からなる過電圧保護回路、ドライブ回路９、正側電源１０、負側電源１１、制御信号入力端子１２などを備えている。この回路で、図示されない半導体電力変換装置の制御装置から、制御信号入力端子１２にオン信号またはオフ信号が入力されると、ドライブ回路９から半導体素子１ａへ正側電源１０の正電圧または負側電源１１の負電圧が印加され、正電圧の場合は半導体素子１ａはオン、負電圧の場合は半導体素子１ａはオフされる。
【０００４】
ここで、半導体素子１ａに印加される電圧が定電圧ダイオード４ａの定電圧レベル（いわゆる降伏電圧またはツェナー電圧）以上になると、定電圧ダイオード４ａとダイオード５を経由してゲート電流Ｉｇが流れる。これは、半導体素子１ａをオン状態からオフ状態に移行させるときに、図４の直流コンデンサ６に対し、直流コンデンサ６→半導体素子１ａ→半導体素子１ｂ→直流コンデンサ６の経路の配線インダクタンスや電流減少率によって決まる電圧が重畳され、場合によっては半導体素子１ａに耐圧以上の電圧（過電圧）が印加されることになり、半導体素子１ａが故障するおそれがある。このため、過電圧になったときは定電圧ダイオード４ａおよびダイオード５を介してゲート電流を流すことで、ゲート電圧が動作しきい値レベル以下となるような電流でゆっくりとオフさせることにより、半導体素子１ａに過大な電圧が印加されないよう保護する。
【０００５】
【特許文献１】特開平０７−１７０６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、半導体素子には図６に符号Ｒで示すような安全動作領域があり、この領域内で使用することになっている。特に図６（ｂ），（ｃ）のような特性を持つ半導体素子の場合、その定電圧レベルをＶ１にすると、Ｉｃ１以上の電流レベルではＶ１までの耐圧がないため、半導体素子の破壊を引き起こす可能性がある。また、定電圧レベルをＶ２にすると、Ｖ１までの耐圧特性を利用することができない。このため、半導体素子の使用電圧、電流を低減する対策を必要としコストアップ、大型化の要因となる。
【０００７】
したがって、この発明の課題は、半導体素子の電圧、電流の利用率を向上させ、装置の小型、低価格化を図ることにある。
【課題を解決するための手段】
【０００８】
このような課題を解決するため、請求項１の発明では、電力変換回路を構成しオン・オフ制御される半導体素子に過電圧が印加されたときは、その過電圧保護を行なう半導体素子の駆動回路において、
定電圧レベルが、前記電力変換回路を構成する直流コンデンサの直流電圧よりも低く設定された第１の定電圧ダイオードと、この第１の定電圧ダイオードと直列に第２の定電圧ダイオードと電流制限コンデンサとの並列回路との直列回路を、前記半導体素子の制御端子と主電流が流れる一端子との間に接続し、半導体素子の過電圧保護を可能にしたことを特徴とする。
上述した半導体素子の駆動回路は、例えば上記半導体素子がＩＧＢＴである場合、制御端子はゲートであり、主電流が流れる一端子はコレクタであって、これらゲート・コレクタ間に上記回路が構成されて過電圧からＩＧＢＴが保護される。
【０００９】
上記請求項１の発明においては、前記電流制限コンデンサの充電電流経路は前記半導体素子の制御端子と上記主電流が流れる別の一端子との間を通り、放電電流経路は前記半導体素子の制御端子と上記主電流が流れる別の一端子との間を通らないようにする（請求項２の発明）。
上述した半導体素子の駆動回路は、例えば上記半導体素子がＩＧＢＴである場合、制御端子はゲートであり、主電流が流れる別の一端子はエミッタであって、これらゲート―エミッタ間に電流制限用コンデンサの充電電流が流れる一方、電流制限用コンデンサの放電電流はこの端子間以外に流れる。
【発明の効果】
【００１０】
この発明によれば、半導体素子の動作領域を超えないような過電圧保護を可能にしたので、半導体素子の電圧、電流の利用率が向上され、装置の小型、低価格化を図ることが可能となる利点が得られる。
【発明を実施するための最良の形態】
【００１１】
図１はこの発明の実施の形態を示す回路図である。図１からも明らかなように、図５に示す半導体素子の駆動回路（以下、ゲート駆動回路と称する）に対し、定電圧ダイオード４ｂ、電流制限コンデンサ１３、放電用抵抗１４および放電用ダイオード１５などを付加して構成される。
その動作について、以下に説明する。いま、半導体素子１ａがオン状態で電流を流しているときに、図示されない制御装置から制御信号入力端子１２にオフ信号が入力されると、ゲート電流Ｉｇが負となって半導体素子１ａをオフしようとする。このとき、半導体素子１ａのコレクタ―エミッタ間を流れる電流が減少して行き、この電流減少率と、直流コンデンサ６→半導体素子１ａ→半導体素子１ｂ→直流コンデンサ６の経路の配線インダクタンス成分によってきまる電圧が、直流コンデンサ６の電圧に重畳されて半導体素子１ａに印加される。
【００１２】
この半導体素子１ａに印加されるコレクタ―エミッタ間電圧（素子電圧）Ｖｃｅが定電圧ダイオード４ａの定電圧レベルＶ２に達すると、素子電圧Ｖｃｅの上昇率と電流制限コンデンサ１３によってきまる電流Ｉｇ１が、電流制限コンデンサ１３およびダイオード５を経て半導体素子１ａのゲートに流れ出し、素子電圧Ｖｃｅの電圧上昇率が抑制される。さらに、素子電圧が上昇し、定電圧ダイオード４ａ，４ｂできまる定電圧レベルＶ１に達すると、Ｉｇ１よりも大きな電流Ｉｇ２が定電圧ダイオード４ａ，４ｂおよびダイオード５を経て、半導体素子１ａのゲートに流れ素子電圧Ｖｃｅの電圧上昇率が抑制される。こうして、半導体素子１ａをゆっくりとオフさせることが可能となり、過電圧保護が可能となる。
【００１３】
図１の動作波形を図２に示す。
ここで、定電圧ダイオード４ａの定電圧レベルＶ２を、直流コンデンサ６の直流電圧Ｅｄｃ以上に設定すると、素子電圧Ｖｃｅの最大値は変化するが、定電圧ダイオード４ａの動作遅れ等により、図３のように、電流が減少し始めるＥｄｃ付近では変化なく安全動作領域Ｒを超えてしまう可能性があるので、定電圧ダイオード４ａの定電圧レベルＶ２は、直流コンデンサ６の直流電圧Ｅｄｃ以下とする必要がある。こうすることにより、図２のように半導体素子１ａの特性を十分利用したオフ状態への移行が可能となり、半導体素子１ａの電圧、電流の利用率を向上させることができる。従って、４ｂの定電圧レベルはＶ１−Ｖ２ということになる。
【００１４】
上記電流制限コンデンサ１３は、半導体素子１ａがオフされるときに充電され、オン状態に移行するとき定電圧ダイオード４ａ→半導体素子１ａ→放電用抵抗１４→放電用ダイオード１５のルートで放電される。つまり、半導体素子１ａがオン状態に移行するときに、電流制限コンデンサ１３の放電ルートは半導体素子１ａのゲートを通らないので、オン状態に移行する際にスイッチング時間が延びるなど、半導体素子のスイッチングには悪影響を及ぼすことがないという利点が得られる。
【００１５】
なお、上述した説明は半導体素子１ａの動作についてのみ説明したが、半導体素子１ｂの動作についても同様である。
また本発明は上述したＩＧＢＴに限定されるものではなく、高電圧・大電流をスイッチングする半導体素子に適用することが可能である等、実用上多大なる効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】この発明の実施の形態を示す回路図。
【図２】図１で半導体素子が安全動作領域内で動作する場合の説明図。
【図３】図１で半導体素子が安全動作領域外で動作する場合の説明図。
【図４】インバータの一般的な例を示す回路図。
【図５】ゲート駆動回路の従来例を示す回路図。
【図６】半導体素子の安全動作領域を説明する説明図。
【符号の説明】
【００１７】
１ａ，１ｂ…半導体素子（ＩＧＢＴ）、２ａ，２ｂ，５…ダイオード、３ａ，３ｂ…ゲート駆動回路、４ａ，４ｂ…定電圧ダイオード、６…直流コンデンサ、７…端子、９…ドライブ回路、１０…正側電源、１１…負側電源、１２…制御信号入力端子、１３…電流制限コンデンサ、１４…放電用抵抗、１５…放電用ダイオード。
【特許請求の範囲】
【請求項１】
電力変換回路を構成しオン・オフ制御される半導体素子に過電圧が印加されたときは、その過電圧保護を行なう半導体素子の駆動回路において、
定電圧レベルが、前記電力変換回路を構成する直流コンデンサの直流電圧よりも低く設定された第１の定電圧ダイオードと、この第１の定電圧ダイオードと直列に第２の定電圧ダイオードと電流制限コンデンサとの並列回路との直列回路を、前記半導体素子の制御端子と主電流が流れる一端子との間に接続し、半導体素子の過電圧保護を可能にしたことを特徴とする半導体素子の駆動回路。
【請求項２】
前記電流制限コンデンサの充電電流経路は前記半導体素子の制御端子と上記主電流が流れる別の一端子との間を通り、放電電流経路は前記半導体素子の制御端子と上記主電流が流れる別の一端子との間を通らないことを特徴とする請求項１に記載の半導体素子の駆動回路。
【請求項１】
電力変換回路を構成しオン・オフ制御される半導体素子に過電圧が印加されたときは、その過電圧保護を行なう半導体素子の駆動回路において、
定電圧レベルが、前記電力変換回路を構成する直流コンデンサの直流電圧よりも低く設定された第１の定電圧ダイオードと、この第１の定電圧ダイオードと直列に第２の定電圧ダイオードと電流制限コンデンサとの並列回路との直列回路を、前記半導体素子の制御端子と主電流が流れる一端子との間に接続し、半導体素子の過電圧保護を可能にしたことを特徴とする半導体素子の駆動回路。
【請求項２】
前記電流制限コンデンサの充電電流経路は前記半導体素子の制御端子と上記主電流が流れる別の一端子との間を通り、放電電流経路は前記半導体素子の制御端子と上記主電流が流れる別の一端子との間を通らないことを特徴とする請求項１に記載の半導体素子の駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−１２４６４３（Ｐ２０１０−１２４６４３Ａ）
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願番号】特願２００８−２９７９２９（Ｐ２００８−２９７９２９）
【出願日】平成２０年１１月２１日（２００８．１１．２１）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願日】平成２０年１１月２１日（２００８．１１．２１）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
[ Back to top ]