半導体装置の製造方法
【課題】基板の剥がれや破壊などを発生させずに、異種の基板を接合する半導体装置の製
造方法を提供する。
【解決手段】実施形態にかかる半導体装置の製造方法は、支持基板の一方の面に半導体積層体を設けて第１の基板を形成させ、第１の基板のうち半導体積層体が形成された面に、第１の基板の熱膨張係数とは異なる熱膨張係数を有する第２の基板を密着させ、第１の基板と第２の基板のうち、熱膨張係数が小さい一方の基板に対して、他方の基板より高い温度で加熱して接合する。第１の基板は、ナイトライド系半導体層を有するサファイア基板、またはＧａＡｓ基板であり、第２の基板は、シリコン基板、ＧａＡｓ基板、Ｇｅ基板、金属基板のいずれかであってもよい。第１の基板と第２の基板の間に、第１接合層と第２接合層と第３接合層と順に積層し、第１接合層と第２接合層と第３接合層とを介して、第１の基板と第２の基板を加熱して接合してもよい。
造方法を提供する。
【解決手段】実施形態にかかる半導体装置の製造方法は、支持基板の一方の面に半導体積層体を設けて第１の基板を形成させ、第１の基板のうち半導体積層体が形成された面に、第１の基板の熱膨張係数とは異なる熱膨張係数を有する第２の基板を密着させ、第１の基板と第２の基板のうち、熱膨張係数が小さい一方の基板に対して、他方の基板より高い温度で加熱して接合する。第１の基板は、ナイトライド系半導体層を有するサファイア基板、またはＧａＡｓ基板であり、第２の基板は、シリコン基板、ＧａＡｓ基板、Ｇｅ基板、金属基板のいずれかであってもよい。第１の基板と第２の基板の間に、第１接合層と第２接合層と第３接合層と順に積層し、第１接合層と第２接合層と第３接合層とを介して、第１の基板と第２の基板を加熱して接合してもよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、半導体装置の製造には、同じ種類の基板、あるいは異なる種類の基板を接合する工程がある。この２枚の基板を接合する方法は複数あるが、熱処理を伴う方法が一般的である。例えば、金属、半田、ガラスフリットなどの接合材料を用いる場合は、２枚の基板を加熱して接合界面の接合材料を溶融、あるいは軟化させて、２枚の基板を結合一体化させ、その後、基板を室温に戻す手法がとられている。
【０００３】
一方、接合材料を用いない場合は、例えば直接接合と呼ばれる方法や、表面活性化接合と呼ばれる方法などが用いられる。
直接接合とは、ＯＨ基どうしの結合力で２枚の基板を室温で密着させ、その後基板の温度を上げて界面の接合反応を進めることにより、２枚の基板を強固に接合し、最後に基板を室温に戻す手法である。
また表面活性化接合とは、真空中で基板表面にプラズマやスパッタ処理をして、汚染や酸化膜を除去し、あるいはダングリングボンドを形成するなどの活性化処理を行い室温で活性化された面を接触させるだけで、２枚の基板を接合できる技術である。室温で貼り合わせた後に、さらに熱処理を加えて接合強度を増すことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−５７４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
これら従来の方法を用いて材質が異なる基板同士を接合する場合、両基板の熱膨張係数が異なるために基板に問題が生じることがある。すなわち、昇温または降温の際に、熱膨張係数が大きい方の基板が小さい方の基板に比べて、より多く延びる、または、縮むため、接合界面や基板本体に熱応力がかかり、接合中や接合後に剥がれが生じたり、基板自体に反りが発生したり、また破壊が生じることがある。
【０００６】
そこで、本発明は基板の剥がれや破壊などを発生させずに、異種の基板を接合する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態にかかる半導体装置の製造方法は、支持基板の一方の面に半導体積層体を設けて第１の基板を形成し、前記第１の基板のうち半導体積層体が形成された面に、前記第１の基板の熱膨張係数とは異なる熱膨張係数を有する第２の基板を密着させ、前記第１の基板と前記第２の基板のうち熱膨張係数が小さい一方の基板に対して、他方の基板より高い温度で加熱して接合する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態にかかる半導体装置の製造方法に係る半導体装置の模式断面図である。
【図２】第１の実施形態にかかる半導体装置の製造工程を示す模式工程断面図である。
【図３】第１の実施形態にかかる基板の接合および圧着する工程を示した模式工程断面図である。
【図４】第１の実施形態にかかる接合および圧着方法に係る時間と温度の条件を例示したグラフであり、図４（ａ）は第1の実施形態にかかる時間／温度の条件を、図４（ｂ）は第1の比較例にかかる時間／温度の条件を示す。
【図５】第１の実施形態にかかる第１の変形例にかかる半導体装置の製造工程を示す模式工程断面図である。
【図６】第１の実施形態にかかる第１の変形例におよび圧着方法に係る時間と温度の条件を例示したグラフである。
【図７】第２の実施形態に係る半導体製造方法に係る半導体装置の模式断面図である。
【図８】第２の実施形態にかかる半導体装置の製造工程を示す模式工程断面図である。
【図９】第２〜第４の実施形態にかかる基板の接合および圧着する工程を示した模式工程断面図である。
【図１０】第２の実施形態および第２の比較例にかかる接合および圧着方法に係る時間と温度の条件を例示したグラフであり、図１０（ａ）は第２の実施形態にかかる時間／温度条件を、図１０（ｂ）は第２の比較例にかかる時間／温度条件を示す。
【図１１】第２の実施形態の変形例にかかる接合方法の時間と温度の条件を例示したグラフであり、図１１（ａ）は第２の実施形態の第１の変形例にかかる時間／温度の条件を、図１１（ｂ）は第２の変形例に時間／温度条件を、図１１（Ｃ）は第３の変形例にかかる時間／温度の条件を示す。
【図１２】第３の実施形態にかかる半導体装置の製造方法に係る半導体装置の模式断面図である。
【図１３】第３の実施形態にかかる半導体装置の製造工程を示す模式工程断面図である。
【図１４】第３の実施形態にかかる接合方法の時間と温度の条件を例示したグラフであり、図１４（ａ）は第３の実施形態にかかる時間／温度条件を示し、図１４（ｂ）は本実施形態の第１の変形例にかかる時間／温度条件を示す。
【図１５】第４の実施形態にかかる半導体装置５００を例示する模式断面図である。
【図１６】第４の実施形態にかかる接合方法の時間と温度の条件を例示したグラフである。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら発明の実施の形態を説明する。
【００１０】
「接合」とは２枚の基板を直接、または接合層を介在して一体化することを意味し、本発明の範囲である熱処理を伴う場合は、熱処理工程も「接合」工程の一部に含まれる。
「密着」とは、接合する基板同士が、外力または自力で接合面全面に渡って接触している状態を意味する。
「ＩｎＧａＡｌＰ系」とは、Ｉｎｘ（Ｇａ１−ｙＡｌｙ）１−ｘＰ（０＜ｘ＜１、０≦ｙ≦１）の組成式で表される半導体積層体を意味する。
【００１１】
［第１の実施形態］
本実施形態は、熱膨張係数が異なる異種基板を、共晶半田金属を用いて共晶接合する方法に関する。
なお、以下の説明では、サファイア基板上にＧａＮエピタキシャル層を成長させた基板とシリコン基板とを用意し、両基板を、共晶半田金属を用いて共晶接合する方法に関して具体的に説明するが、本実施形態に用いることが可能な基板は上記に限られない。例えば、ＧａＡｓ基板に、ＩｎＧａＡｌＰ系をエピタキシャル成長させた基板に対して、Ｓｉ基板を接合させる方法にも適用可能である。また、以下の説明では、ｎ型基板にｐ型の半導体層が形成された半導体装置を一例として上げるが、ｐ型基板にｎ型の半導体層が形成された半導体装置に対しても適用可能である。
【００１２】
図１は、本実施形態の半導体製造方法に係る半導体装置１の模式断面図を示す。図１に示すように、半導体装置１は、例えば、ＧａＮ系ＬＥＤである。
半導体装置１は、上から、上部電極１０と、半導体積層体２０と、反射層３０と、接合層４０と、Ｓｉ基板５０と、下部電極６０とを有する。
【００１３】
半導体積層体２０は第１の主面と第２の主面を有し、第１の主面の側に上部電極１０が設けられており、第２の主面の側に設けられた反射層３０と接合層４０とを介してＳｉ基板５０と下部電極６０が設けられている。
半導体積層体２０は、図示しないサファイア基板を成長用基板として、ガリウムナイトライド（ＧａＮ）系化合物半導体層をエピタキシャル成長させることにより形成されたものである。具体的には、半導体積層体２０は、活性層２３と、この活性層２３を中心に、第１の主面の側にｎ型クラッド層２２を、第２の主面の側にｐ型クラッド層２４とを積層して有する。半導体積層体２０は、電流を拡散し、電極とのコンタクトを取るため、必要に応じてＩｎやＡｌを含有するＧａＮ系半導体層を含む複数の層を有している。
活性層２３は、例えば、ＤＨ（Double Hetero)、ＭＱＷ（Multiple‐Quantum Well）の構造であってもよい。活性層２３は、ｎ型クラッド層２２およびｐ型クラッド層２４によって両側から挟まれ、縦方向にキャリアを閉じ込める。
【００１４】
なお、半導体積層体２０は、上部電極１０とコンタクトをとるコンタクト層（図示せず）や、輝度を向上させる透明導電膜（図示せず）を有していてもよい。反射層３０は、半導体積層体２０の第２の主面の側にバリア層３０を解して設けられている。反射層３０は、例えば、反射率の高い銀（Ａｇ）や、接合層を兼ねた金（Ａｕ）や、アルミニウム（Ａｌ）などの金属、あるいはこれらを主成分とする合金、であってもよい。なお、半導体積層体２０と反射層３０との間には、Ｔｉ、Ｎｉ、Ｗ、Ｐｔなどを主な材質とするバリア層が設けられていてもよい（図示せず）。
【００１５】
反射層３０は、反射を必要とする部分にだけ設けてもよい（図示せず）。例えば、半導体積層体２０の第２の主面の中央にのみ反射膜３０を設けて、周辺部は反射膜３０を設けずに半導体積層体２０とＳｉ基板５０を接合することも可能である。一般に反射膜は隣接する膜や基板との密着性が低いため、このようにしても密着強度が変化することはない。一方で、光の反射量を維持しつつ、半導体積層体２０とＳｉ基板５０との接合強度を増やすことが可能となる。さらにこのような構造であれば、機械的および化学的に弱い反射層３０を露出させることなく、チップを切り分けることが可能となるため、ブレードダイシング工程における歩留りを上げ、チップの信頼性を向上させる。
【００１６】
接合層４０は、反射層３０の半導体積層体層の反対側、あるいは半導体積層体２０の第２の主面の側に設けられている。本実施形態では、説明の便宜上、接合層４０はＡｕを主な材質とした金スズ（ＡｕＳｎ）とするが、金インジウム（ＡｕＩｎ）（Ｉｎの融点：１５６℃）、金ゲルマニウム（ＡｕＧｅ）（共晶温度：約３５０℃）、金シリコン（ＡｕＳｉ）（共晶温度：約３８０℃）などであってもよい。
【００１７】
Ｓｉ基板５０は、第１の主面と第２の主面を有しており、第１の主面において半導体積層体の第２の主面側に接合層４０を介して設けられている。Ｓｉ基板５０は例えば、ボロン（Ｂ）ドープ、比抵抗１〜２０ｍΩ・cmの高濃度Ｐ型、サイズは、４インチ、厚さは３００μｍであってよい。Ｓｉ基板５０は下部電極６０から発光層に電流を供給するため、高濃度低抵抗が望ましく、基板はｎ型であってもかまわない。
【００１８】
下部電極６０は、Ｓｉ基板５０の第２の主面の側に設けられている。
【００１９】
このように実施形態にかかる半導体装置１は、ＧａＮ系の組成を有する半導体積層体２０と反射層３０を有するため、高い輝度で発光させることが可能となる。
【００２０】
図２は、本実施形態にかかる半導体装置１の製造方法を示す模式工程断面図である。
まず、図２（ａ）に示すように、サファイア基板２５（熱膨張係数７．０×１０−６／Ｋ）上にＧａＮをエピタキシャル成長させることで、半導体積層体２０が形成する。半導体積層体２０は、サファイア基板２５の側から、低温成長ＧａＮバッファー層２１、ｎ型ＧａＮクラッド層２２、ＧａＮ／ＩｎＧａＮのＭＱＷ(Multiple Quantum Well)活性層２３、ｐ型ＧａＮクラッド層２４を有する。半導体積層体２０は、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）等のエピタキシャル成長装置を用いて形成される。また、上記の様な積層構造に限らず、活性層をＩｎＧａＮの単層にしたり、クラッド層を組成やキャリア濃度が異なる２段以上の構造にしたり、その他設計上必要な層を付け加えてもかまわない。
次に、図２（ｂ）に示すように、半導体積層体２０の第２の主面の側に反射層３０を形成する。反射層３０の厚さは、反射率を高く保つことが可能な、例えば５０ｎｍ以上が好ましい。但し、反射層３０を厚くし過ぎると、半導体積層体２０との間の応力が大きくなり、またコストがかかることから、１μｍ以下が好ましい。反射層３０がＡｇを主な材質とする場合は、例えば燐酸を含む溶液エッチング法またはドライエッチング法でパターニングがすることができる。なお、反射層３０を半導体積層体２０の第２の主面全面に形成した後、フォトレジストを用いて反射層のパターニングすることにより反射層３０を部分的に設けることができる。
次に、反射層３０の上に、第１接合層４１を形成する。第１接合層４１は、例えば、Ａｕを主な材質とする。第１接合層４１の厚さは０．１〜１０μｍが好ましく、ここでは説明の便宜上１μｍとする。
さらに、第１接合層４１の上に第２接合層４２を形成する。第２接合層４２は、説明の便宜上、以下、Ａｕ０．２８Ｓｎ０．７２（共晶温度：約２８０℃）とするが、Ｉｎ、Ｓｉ、Ｓｎの様にＡｕと低融点の合金を造る金属、あるいはこれらの金属とＡｕとの合金や混合物、さらにこれらの組み合わせでもかまわない。また、第２接合層の厚さは０．１〜１０μｍが好ましく、以下の説明では便宜上０．８μｍとする。
以下、サファイア基板２５の上に半導体積層体２０、反射層３０、第1の接合層４１、第２の接合層４２を積層した状態の基板を第１基板Ａとする。
【００２１】
他方、図２（ｃ）に示すように、Ｓｉ基板５０（熱膨張係数４．２×１０−６／Ｋ）の上には、例えば、Ａｕを主な材質とする第３接合層を形成する。第３接合層４３の厚さは０．１〜１０μｍが好ましく、ここでは便宜上１μｍとする。
【００２２】
以下、説明の便宜上、Ｓｉ基板５０の上に第３接合層４３を形成した状態の基板を第２基板Ｂとする。
【００２３】
次に、図２（ｄ）に示すように、第１基板Ａの第２接合層４２と、第２基板Ｂの第３接合層４３とを重ね合わせて加圧し、第２接合層４２の融点以上、あるいは第２接合層と第１または第３接合層との共晶温度以上に、加熱して接合する。接合温度は、その材質によって、例えば８０〜６００℃の温度範囲内とすることができる。溶融した接合層は、接合面が平坦であれば、第２合層４２と第３接合層４３との粗面の隙間を埋める。また、反射層３０が部分的に設けられている場合、反射層３０が設けられた部分と設けられない部分との段差を埋めて、第１基板Ａと第２基板Ｂとの接合強度を高めることができる。
さらに、接合工程における時間や温度の条件次第では、第１接合層４１と第３接合層４３との界面近傍から合金化が進みやすい。熱処理プロセスの温度および時間を変化することにより、合金の組成比を制御できる。この結果、第１接合層４１と、第３接合層４３との間の接着強度が高められる。
【００２４】
最後に、図２（ｅ）に示すように、結晶成長基板としてのサファイア基板２５を除去する。例えば、サファイア基板２５の側からレーザー光を低温成長ＧａＮバッファー層２１に照射し、低温成長ＧａＮバッファー層を分解してサファイア基板２５を除去する、いわゆるレーザーリフトオフを用いることが可能である。
また、サファイア基板２５と半導体積層体２０の間に、化学的に弱い膜を入れておき、この膜をケミカルエッチングしてサファイア基板２５を除去する、いわゆるケミカルリフトオフを使用してもよい。
【００２５】
その後、上部電極１０を半導体積層体２０の第１の主面に、下部電極６０をＳｉ基板５０と接合層４０との接合界面とは反対の面に積層することで、図１に示す半導体装置１を得ることが出来る。
【００２６】
なお、本実施例では第２接合層４２は第１基板Ａ側に設けた上で、第１基板Ａと第２基板Ｂとを接合させたが、第２接合層４２は第２基板Ｂ側のみ、あるいは第１基板Ａと第２基板Ｂの両方に設けてもかまわない。
また、反射層３０、接合層４０に使用する、Ａｇ、Ａｕ、Ｓｎ、Ｉｎ、Ｓｉ、Ｓｎ、およびその他の金属は、相互に、および基板のＳｉやＧａＮ系エピ膜と反応しやすいため、図示していないが、ＧａＮ系エピ膜と反射膜３０の間と、反射膜３０と第１接合層４１の間と、第３接合層とＳｉ基板５０との間に、拡散や合金反応を防止する、いわゆるバリア層を設ける方が望ましい。バリア層は、例えば、Ｔｉ、Ｗ、Ｐｔ、Ｎｉなどの一般に融点が高い金属やその合金が使われ、必要に応じて、上記金属を組み合わせ、あるいは繰り返し積層することが可能である。
【００２７】
図３は、加熱装置１００を用いて、２枚の基板を接合する工程を示した模式工程断面図である。加熱装置１００は、雰囲気を真空、減圧、または不活性ガスに変化させることが可能な真空チャンバー１１０と上部加熱板１２０と下部加熱板１３０とを備えている。また、加熱装置１００は、上側加熱板１２０と下側加熱板１３０とを独立に温度制御ができる機能や、この上側加熱板１２０と下側加熱板１３０に夾んだ基板を、１０トン程度までの加重をかけることが可能な機構を有している（図示せず）。
【００２８】
本実施形態では、第１基板Ａは上側加熱板１２０に静電力により固定させられる。一方、第２基板Ｂは下側加熱板１３０に静電力により固定させられる。その上で、雰囲気を真空にし、上側加熱板１２０と下側加熱板１３０を動作させ、両基板の接合層４２、４３同士を密着させる。その後、対抗配置された両加熱板により加重Ｐをもって加圧する。本実施形態では、加重Ｐは例えば５００ｋｇの荷重であってもよい。
【００２９】
図４は、本実施形態の接合方法に係る時間と温度の条件を例示したグラフであり、グラフの横軸は時間ｔ（分）、縦軸は温度Ｔ（℃）を示す。実線は上側加熱板１２０の時間／温度を、破線は下側加熱板１３０の時間／温度を、一点鎖線は両加熱板の時間/温度の平均をそれぞれ示す。
【００３０】
本実施形態では、図４（ａ）に示す通り、熱膨張係数７．０×１０−６／Ｋのサファイア基板２５を含む第１基板Ａが載置された上側加熱板１２０と、熱膨張係数４．２×１０−６／ＫのＳｉ基板５０を含む第２基板Ｂが載置された下側加熱板１３０とを、異なる温度と時間の条件で加熱する。
まず、上側加熱板１２０については、２０分間で室温Ｔ０から２００度まで昇温し、２００度で保持時間ｔ１を６０分にして保持した後、４０分間で２００度から室温Ｔ０に戻す。一方、下側加熱板１３０については、２０分間で室温Ｔ０から４００度まで昇温させ、保持時間ｔ１を６０分間にして保持した後、４０分間で４００度から室温Ｔ０に戻す。
両基板の厚さが同じであり、かつ、接合する基板の温度が基板に対して垂直方向に直線的に変化すると仮定した場合、上側加熱板１２０の設定温度と下側加熱板１３０の設定温度の平均を示す一点鎖線の温度は、第１基板Ａと第２基板Ｂの接合界面の温度に相当することになる。接合界面の温度が、加熱開始後にＡｕ０．２８Ｓｎ０．７２の共晶点２８０℃に達すると、まずＡｕ０．２８Ｓｎ０．７２からなる第２接合層４２が共晶となって溶融し、次いで第1接合層４１と一体化する。６０分間の保持後、温度を下げると、降温中に溶融していた第２接合層４２のＡｕＳｎは固化して、両基板は図２の（ｄ）に示すように接合層の接合界面において接合する。本実施形態では、接合界面が固化固定された時点で熱膨張係数が大きい第１基板Ａの方が第２基板Ｂよりも温度が低いため、その後室温に戻るまでの熱収縮が、従来の第１と第２基板を同じ温度で加熱する小さくなり、両基板が同じ温度で固定される比較例よりも、熱応力が小さくなる。
上記の共晶接合を５回繰り返した結果、５組の基板は全て全面が接合し、スリップラインやクラックは見られなかった。
【００３１】
さらに図２（ｅ）の工程の通りレーザーリフトオフでサファイア基板２５を除去しても、すべての接合基板においてスリップや割れは生ぜず、この接合基板の半導体積層体２０の第１の主面とＳｉ基板５０とに上部電極１０と下部電極６０を設け、ダイシングを行い各チップに切り分けることで、図１の構造の半導体装置１を得ることができる。
【００３２】
（第１の比較例）
図４（ｂ）は、第１基板Ａが載置された上側加熱板１２０と第２基板Ｂが載置された下側加熱板１３０において、両加熱板の時間／温度の条件を同じにした第１の比較例を示す。第１の比較例では、上側加熱板１２０と下側加熱板１３０とを、２０分間で室温Ｔ０から３００度に昇温し、３００度で保持時間ｔ１を６０分にして保持した後、３００度から室温Ｔ０まで４０分間で降温することで、接合した。
【００３３】
接合層４０の温度が共晶点、すなわちＡｕＳｎの共晶温度である２８０度を越えると、まず第２接合層４２のＡｕＳｎが共晶となって溶融し、次いで上下の第１接合層４１と第３接合層４３との間でＡｕとＳｎの拡散が起こり一体化する。保持時間ｔ１を６０分にして保持した後、温度を下げると、溶融していた第２接合層４２のＡｕＳｎは固化して、両基板は図２（ｄ）に示すように接合層４０において接合する。
【００３４】
第１の比較例の条件で５組の基板を接合し、超音波探傷（ＳＡＴ：Scanning Acoustic Tomography）で接合界面付近を検査した結果、すべての基板において、第１基板Ａの半導体積層体にスリップが生じていることを確認した。
さらに、図２（ｅ）のサファイア基板２５を除去する工程で、レーザーリフトオフによりサファイア基板１２を取り除いた場合、３組の接合基板では、第２基板Ｂの支持基板５０が割れた。
【００３５】
以上説明したように、第１の比較例における第１基板Ａと第２基板Ｂでは、上記説明した本実施形態のそれと異なり、スリップラインやクラックが生じ易い。これは、本実施形態では、熱膨張係数が異なる第１基板と第２基板に対して、異なる条件で共晶接合を行ったからである。すなわち、共晶接合では、降温を始めて、共晶が固化した時点で接合界面が固定されて熱応力が発生し始めるために、熱膨張係数が大きく縮む量が大きいサファイア基板２５を含む第１基板Ａ側は、熱膨張係数が小さく縮みが少ないＳｉ基板５０を含む第２基板Ｂに引っぱられて、引っぱり応力が発生する。逆に、Ｓｉ基板５０を含む第２基板Ｂは、サファイア基板２５を含む第１基板Ａより縮むため、圧縮応力が発生する。このため、熱応力によって半導体積層体２０にスリップが入り、基板が割れることとなる。
【００３６】
したがって、本実施形態のように、第1基板Ａと第２基板Ｂとを比較した場合に、熱膨張係数が大きい第1基板Ａの側のピーク温度を低くし、熱膨張係数が小さい第２基板Ｂの側のピーク温度を高く設定することで、第１基板Ａの第２基板Ｂへの引っ張り応力を低減し、熱応力によるスリップラインやクラックの発生を防ぐことが可能となる。
さらに、本実施形態に示すように、第２接合層４２を熱処理温度が低い方の基板、すなわち熱膨張係数が大きい第１基板Ａの側に設けることにより、接合熱処理中に、第２接合層４２と第１接合層４１の界面に比べて、第２接合層４２と第３接合層４３の界面の温度がより高くすることが可能となる。これにより、第２基板Ｂの接合界面の拡散反応を促進し、より強固な接合を得ることが可能となる。
【００３７】
（変形例）
図５は本実施形態の変形例１にかかる半導体装置１の製造工程を示す模式工程断面図である。図５（ａ）、（ｂ）、（ｃ）に示すように、この半導体装置１の製造工程は、第１基板Ａの製造工程において、第１接合層４１と第２接合層４３の間に、インサート層４４を設けることとする。また、第１基板Ａにおいて反射層３０と第１接合層４１の間に第１バリア層７１を、第２基板Ｂにおいて第３接合層４３とＳｉ基板５０の間に第２バリア層７２を設けるこことする。
【００３８】
インサート層４４は、例えば、厚さ２０ｎｍのＴｉを主な材質として含む単層であってよい。第１バリア層７１および第２バリア層７２は、例えば、各基板の側から順にＴｉ１００ｎｍ／Ｐｔ２００ｎｍ／Ｔｉ１００ｎｍを含む３層構造であってもよい。
【００３９】
図５（ｄ）に示すように、上記の層を含む第１基板Ａと第２基板Ｂとを接合熱処理を行った。
【００４０】
図６は、本実施形態の変形例にかかる接合および圧着方法に係る時間と温度の条件を例示したグラフであり、グラフの横軸は時間ｔ（分）、縦軸は温度Ｔ（℃）を示す。図６に示す熱接合処理条件では、第１の実施形態で説明したインサート層４４が設けられない接合方法よりも、昇温速度を４０分遅くするが、保持時間ｔ１は既述の実施形態同様６０分とする。
【００４１】
かかる時間と温度の条件の下では、インサート層４４を含む基板すべてに接合部分が見られなかった。一方、インサート層４４を含まない基板すべてにおいては、未接合部分が見られた。
【００４２】
未接合部分が発生する理由は次の通りである。昇温中に、まず、第２の接合層４２が溶融する。次に第２の接合層４２は、第１の接合層４１および第３の接合層４３と相互拡散を起こして一体化し、第１基板Ａと第２基板Ｂとが接合する。しかしながら、相互拡散は、接合に必須の第２接合層４２と第３接合層４３間よりも、第１接合層４１と第２接合層４２間で先に起こる。なぜなら第１接合層４１と第２接合層４２は蒸着などにより連続して形成されるため、隙間がなく層間の不純物も少ない。これに対して、第３の接合層４３は別の基板上に形成され、外気に触れた後、同じく外気に触れた第２接合層４２との接合装置内で加圧により密着させるだけなので、両接合層間にはミクロな隙間や吸着した水分や不純物が存在するためである。第１の接合層４１の拡散が始まってから第２の接合層４２との拡散が始まるまでの時間が長くなると、第２の接合層４２の低融点成分が第１の接合層４１との拡散や反応で消費されてしまい、第３の接合層４３と反応できなくなりボイドが発生する。反応が始まる時間の差は、接合面が平滑でない場合、吸着不純物が多い場合、さらに昇温をゆっくりした場合に長くなり、未接合部分が発生し易い傾向が見られた。
【００４３】
本変形例の様に、第１接合層４１と第２接合層４２の間にインサート層４４を入れることで、第１接合層４１と第２接合層４２間の拡散と反応を抑制することが可能となり、接合に必要な第２と第３の接合層間の拡散と反応を阻害せず、未接合部分の発生を抑制する。
【００４４】
［第２の実施形態］
本実施形態は、熱膨張係数が異なる２つの異種基板を直接接合法で接合する方法に関する。以下、ＧａＡｓ基板上にＩｎＧａＡｌＰをエピ成長させた化合物半導体を含む基板と、ＧａＰ基板上にＧａＰ膜をエピ成長させた基板を用意し、両基板を直接接合法で接合する方法に関して説明するが、本実施形態に用いることが可能な基板は上記に限られない。例えば、サファイア基板上にＧａＮエピタキシャル層を成長させた基板に対して、シリコン基板を接合する方法にも適用可能である。
【００４５】
図７は、本実施形態に係る半導体製造方法に係る半導体装置３００の模式断面図を示す。図７に示すように、半導体装置３００は、例えば、ＩｎＧａＡｌＰ系ＬＥＤである。半導体装置３００は、上から上部電極３１０と、半導体積層体３２０と、基板３５０と、下部電極３６０とを有する。
半導体積層体３２０は第１の主面と第２の主面を有し、第１の主面の側に上部電極３１０が設けられており、第２の主面の側に支持基板３５０と下部電極３６０が設けられている。
【００４６】
半導体積層体３２０は、図示しないＮ型のＧａＡｓ基板３２４を成長用基板として、ＩｎＧａＡｌＰをエピタキシャル成長させることにより形成されたものである。具体的には、半導体積層体３２０は、活性層３２２と、この活性層３２２を介在させて、第１の主面の側にｎ型クラッド層３２１を、第２の主面の側にｐ型クラッド層３２３とを積層して有する。なお、半導体積層体３２０は、上部電極３１０とコンタクトをとるコンタクト層（図示せず）や、輝度を向上させる透明導電膜（図示せず）を有していてもよい。活性層３２２は、例えば、ＤＨ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ)、ＭＱＷ（Ｍｕｌｔｉｐｌｅ‐Ｑｕａｎｔｕｍ Ｗｅｌｌ）の構造であってもよい。活性層３２２は、ｎ型クラッド層３２１およびｐ型クラッド層３２３によって両側から挟まれ、縦方向にキャリアを閉じ込める。
ＧａＰ基板３５０は、半導体積層体３２０の第２の主面の側に設けられている。支持基板３５０は、例えば、ＧａＰを主な材質としており、直径３インチで厚さ３００μmである。基板は、例えば、不純物として１×１０１８／ｃｍ３のＺｎを含有するＰ型の基板であってもよい。
【００４７】
図８は、本実施形態にかかる半導体装置３００の製造工程を示す模式工程断面図である。
まず、図８（ａ）に示すように、n型のＧａＡｓ基板（熱膨張係数５．２×１０−６／Ｋ）３２４上にＩｎＧａＡｌＰをエピタキシャル成長させることで、半導体積層体３２０を形成する。半導体積層体３２０は、ＧａＡｓ基板３２４の側から、ｎ型クラッド層３２１、活性層３２２、ｐ型クラッド層３２３を有する。半導体積層体３２０は、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等のエピタキシャル成長装置を用いて形成される。
ｎ型のＧａＡｓ基板３２４は、サイズが直径３インチ、厚さ３００μｍであり、不純物としてＳｉが約１×１０１８／ｃｍ３ドープされている。ＧａＡｓ基板３２４と半導体積層体３２０の間には、バッファー層（図示せず）を有していてもよい。
本実施形態では、ｎ型クラッド層３２１は１μｍ、活性層３２２は０．６μｍの厚さを、ｐ型クラッド層３２３は０．６μｍの厚さをそれぞれ有している。以下、説明の便宜上、ＧａＡｓ基板３２４上に半導体積層体３２０を形成させた基板を第３基板Ｃとする。
【００４８】
他方、図８（ｂ）に示すように、ＧａＰ基板（熱膨張係数４．７×１０−６／Ｋ）３５０が支持基板として用意される。
なお、ＧａＰ基板３５０の上にＧａＰ膜をエピタキシャル成長させることで、支持基板としてのＧａＰ基板３５０を形成してもよい。具体的には、ＧａＰ基板３５０は、直径３インチで厚さ３００μｍであり、不純物として１×１０１８／ｃｍ３のＺｎを含有するＰ型の基板上に、不純物濃度が３×１０１８／ｃｍ３になるようにＭＯＣＶＤで成長させることにより形成される。なお、ＧａＰ基板３５０は、ＩｎやＡｌなどを含むものであってもよい。以下、説明の便宜上、ＧａＰ基板３５０を第４基板Ｄとする。
本実施形態では、第３基板Ｃにおいて、ＩｎＧａＡｌＰの合計厚が２．３μｍであり、成長基板としてのＧａＡｓ基板厚の１００分の１以下であるため、このＩｎＧａＰエピタキシャル基板はＧａＡｓ基板と実質上同じ熱膨張係数、すなわち、５．２×１０−6／Ｋの値を持つものとする。
また、第４基板ＤにおけるＧａＰ基板２１は、仮にＧａＰエピタキシャル層にＩｎやＡｌおよびその他の成分を含有していても、エピタキシャル厚が基板に対して薄いため、このエピタキシャル基板は実質上ＧａＰ基板と同様の物性を持つ。
これら熱膨張係数の異なる第３基板Ｃと第４基板Ｄを、通常の化合物半導体洗浄方法、例えば有機溶剤や界面活性剤などを用いて洗浄し、希弗酸やフッ化アンモニウムで表面酸化膜を除去し、最後に水洗とスピン乾燥をして接合の準備を整える。これらの処理で、基板表面にＯＨ基が形成される。
【００４９】
ついで、図８（ｃ）に示す通り、２枚の基板を清浄な空気雰囲気化の室温で密着させる。両基板表面に形成されたＯＨ基同士が水素結合で引き合うため、室温の密着だけで両基板は強固に結合し、１枚の基板として取り扱うことが可能となる。その後、さらに加熱を行い、接合を強固にする。
【００５０】
最後に、図８（ｄ）に示すように、接合した基板から、ＧａＡｓ基板３２４を過酸化水素水とアンモニアの混合液による選択エッチングで取り除く。
【００５１】
その後、上部電極３１０と下部電極３６０を設け、ウェハをダイシングで切り分けることで、図７に示す形状の半導体装置３００を得ることができる。
【００５２】
図９は、加熱装置２００を用いて、第３基板Ｃと第４基板Ｄを接合する工程を示した工程模式断面図である。加熱装置２００は、図３に示す加熱装置１００と同様、雰囲気を真空、減圧、または不活性ガスに変化させることが可能な真空チャンバー２１０と上部加熱板２２０と下部加熱板２３０とを備えている。また、加熱装置２００は、上部加熱板２２０と下部加熱板２３０とを独立に温度制御ができる機能や、この上側加熱板２２０と下側加熱板２３０に夾んだ基板を、１０トン程度までの加重をかけられる機構を有している（図示せず）。
本実施形態にかかる加熱装置２００は、図９に示すように、上側加熱板２２０の中央部分と下側加熱板２３０の中央部分に、それぞれ突起２２１及び２３１が設けられていてもよい。あるいは、各加熱板全体が凸面となって中央が高くなっていてもよい。中央部を高くすることで、熱処理中に基板全面に大きな加重を与えて、熱応力と熱歪みの結果である反りを無理に押さえ込む必要がなく、また、室温に戻して熱応力を開放した際に残留歪みを軽減することが可能となる。
【００５３】
図１０は、本実施形態の接合方法にかかる時間と温度の条件を例示しており、グラフの横軸は時間ｔ（分）、縦軸は温度Ｔ（℃）を示す。実線Ａは上側加熱板２２０の時間と温度の条件を、破線Ｂは下側加熱板２３０の時間と温度の条件を、それぞれ示している。
本実施形態では、熱膨張係数５．２×１０−６／ＫのＧａＡｓ基板を含む第３基板Ｃが載置された上側加熱板２２０と、膨張係数４．７×１０−６／ＫのＧａＰ基板を含む第４基板Ｄが載置された下側加熱板２３０とを異なる温度と時間を条件として制御する。
【００５４】
図１０（ａ）に示すように、本実施形態では、下側加熱板２２０を２０度／分の速度で室温Ｔ０から昇温させ、上側加熱板２３０は３分遅らせて２０度／分の速度で室温Ｔ０から昇温させた。両加熱板は４００度まで昇温して一定に保持し、遅れて昇温させた上側加熱板２３０が４００度に達してから６０分間保持した後（保持時間ｔ１＝６０）に、４００度から室温Ｔ０まで降温を施す。降温は両加熱板について同時に開始し、速度は５度／分とした。なお、室温で密着一体化している両基板を、加熱装置２２０を用いて加熱により密着強度を上げて接合するため、第１の実施形態のように加重を与えて基板同士を圧着する必要はない。
上記直接接合の方法で５組の基板を接合し、接合後の基板を観察したところ、５枚とも割れや剥がれはなく、スリップラインも生じなかった。
【００５５】
（第２の比較例）
図１０（ｂ）は第３基板Ｃが載置された上側加熱板２２０と第４基板Ｄが載置された下側加熱板２３０において、時間と温度の条件を同じにした第２の比較例の時間／温度の条件を示す。上側加熱板２２０と下側加熱板２３０を、室温Ｔ０から４００度まで２０℃／分の速度で昇温し、保持時間ｔ１を６０分として４００度で保持し、その後、８０分間で４００度から室温Ｔ０まで５℃／分で降温させる。
【００５６】
第２の比較例の条件で５組の基板を接合し、超音波探傷で接合界面付近を検査した結果、２組の基板において、第３基板Ｃの半導体積層体にスリップが生じていることを確認した。 以上説明したように、本実施形態では、熱膨張係数が大きい第３基板Ｃが載置された上側加熱板２２０の昇温を３分遅らせる結果、昇温中、上側加熱板２２０の温度は膨張係数が小さい第４基板Ｄが載置された下側加熱板２３０の温度よりも６０度低く保たれることになる。加熱板間の基板内で直線的に温度が変化すると仮定すれば、第３基板Ｃの中心温度は、第４基板Ｄの中心温度よりも３０度低くなり、その分熱膨張による伸びが小さくなる。したがって、両基板間の熱応力と熱歪みは軽減され、剥がれが生じなくなる。
【００５７】
本実施形態の場合、両基板を４００度で保持している状態では、熱応力と熱歪について、第２の比較例と差がなくなる。比較的密着力が小さく剥がれやすい昇温過程において、第１基板温度差を付けることで、基板の剥がれ防止に資する。
また、直接接合に限らず、昇温により密着強度が増加していく接合方法においては、昇温中に熱膨張係数が大きい側の基板の温度を熱膨張係数が小さい方の基板の温度より低くすることで、基板の剥がれ防止を抑制することが可能となる。
【００５８】
（第１の変形例）
図１１（ａ）は本実施形態の第１の変形例にかかる接合方法の時間と温度の条件を例示したグラフである。
本変形例では、上側加熱板２２０と下側加熱板２３０の昇温速度を異なるように設定することで、第１の実施形態よりも昇温中の温度差を広げた。例えば、熱膨張係数が比較的大きい第３基板Ｃが載置された上側加熱板２２０の昇温速度（実線）を１６度／分、熱膨張係数が小さい第４基板Ｄが載置された下側加熱板２３０の昇温速度（破線）を２０度／分にし、４００度で保持すれば、最大で８０度の温度差が得られる。
第１の変形例についてそれぞれ５組の接合を行ったところ、すべて剥がれやスリップは発生しなかった。
【００５９】
（第２の変形例）
図１１（ｂ）は本実施形態の第２の変形例にかかる接合方法の時間と温度の条件を例示したグラフである。第２の変形例では、保持時間を２回設けることで、基板同士が一定の密着強度が得られるようにする。第２の変形例では、下側加熱板２３０を２０度／分で昇温させ、１５０度で保持時間ｔ１を３０分として一旦保持させる。一方、上側加熱板２２０は、下側加熱板２３０に３分遅れて昇温させられ、１５０度で一旦保持される。下側加熱板２３０は保持時間ｔ１が経過した後、さらに４００度まで昇温させられるが、このとき、上側加熱板２２０同時に同じ速度で昇温を行う。その後、４００度に達したとき保持時間ｔ２を６０分とし４００度で保持し、保持時間ｔ２の経過後、５度／分の速度で上側加熱板２２０と下側加熱板２３０を降温度させる。このようにすることで、脱水縮合反応が生じ、より強固な接合を得ることが出来る。
第２の変形例についてそれぞれ５組の接合を行ったが、すべて剥がれやスリップは発生しなかった。
【００６０】
（第３の変形例）
図１１（ｃ）は本実施形態の第３の変形例にかかる接合方法の時間と温度の条件を例示したグラフである。本変形例では、上側加熱板２２０と下側加熱板２３０の昇温速度を同一に設定するとともに、ピーク温度とピーク温度の加熱時間を異なるように設定した。
本変形例では、第４基板Ｄが載置された下側加熱板２３０を６度／分の速度で室温Ｔ０から６００度まで昇温し、６００度の温度で６０分間保持し、その後、６度／分の速度で６００度から室温Ｔ０まで降温する。
【００６１】
一方、第３の基板Ｃが載置された上側加熱板２２０については、下側加熱板２３０と同時に同じ速度で昇温を開始して、６度／分の速度で昇温させ、４００度の温度で保持する。その後、下側加熱板２３０が４００度まで降温したタイミングで、上側加熱板２２０を４００度から室温Ｔ０まで降温させる。この際、上側加熱板２２０の降温の速度は、下側加熱板２３０の降温の速度と同じ速度、すなわち６度／分で室温Ｔ０に降温する。
本変形例の条件で５組の基板の接合を行ったが、すべて剥がれやスリップは発生しなかった。
【００６２】
本変形例は、図１０（ｂ）に示した第２の比較例よりもピーク温度が高いが、熱応力は昇温中の基板同士の温度差に応じて小さくなるため、スリップが発生し難い。また、昇温中の温度差だけではなく、第３基板Ｃと第４基板Ｄのピーク温度に温度差を設けて熱応力を緩和しているため、スリップの発生をより抑制することが可能となる。
さらに、本変形例にかかる製造方法によって完成したＬＥＤチップ５０個に対して、１週間の連続通電発光を施し、通電前後の輝度を比較する信頼性試験を行った。この信頼性試験において、５％以上の輝度低下を示したＬＥＤを不良としたところ、変形例３の方法によって製造されたＬＥＤの不良率が０であるのに対し、既述の第２の比較例では６％（３／５０個）の不良が発生した。
【００６３】
［第３の実施形態］
本実施形態は、熱膨張係数が異なる異種基板をとして、表面活性化接合する方法に関する。以下、ＧａＡｓ基板上にＩｎＧａＡｌＰをエピ成長させた化合物半導体を含む基板とＳｉ基板とを用意し、Ａｕを用いて両基板を表面活性化接合する方法に関して説明するが、本実施形態に用いることが可能な基板は上記に限られない。例えば、サファイア基板上にＧａＮエピタキシャル層を成長させた基板とシリコン基板との接合に適用することが可能である。
【００６４】
図１２は、本実施形態の半導体製造方法に係る半導体装置４００の模式断面図である。同図に示すように、半導体装置４００は、第２の実施形態同様ＧａＮ系ＬＥＤである。しかしながら、本実施形態に係る半導体装置４００は、第２の実施形態で説明した半導体装置３００とは異なり、第１接合層４４１と第２接合層４４２からなる接合層４４０とをさらに有する点において、半導体装置３００とは異なる。また、反射層４３０を有していてもよい。
【００６５】
図１３は、本実施形態にかかる半導体装置４００の製造プロセスを示す模式工程断面図である。
まず、図１３（ａ）に示すように、本実施形態では、ｎ型のＧａＡｓ基板（熱膨張係数５．２×１０−６／Ｋ）上にＩｎＧａＡｌＰをエピタキシャル成長させることで、半導体積層体４２０を形成する。半導体積層体４２０は、ＧａＡｓ基板の側から、ｎ型クラッド層４２１、活性層４２２、ｐ型クラッド層４２３を有する。半導体積層体４２０は、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等のエピタキシャル成長装置を用いて形成される。
【００６６】
次に、図１３（ｂ）に示すように、半導体積層体４２０の第２の主面の側に、Ａｇ、Ａｇ合金、Ａｌを主な材質とする反射層４３０を形成する。反射層４３０の厚さは、反射率を高く保つことが可能な、例えば５０ｎｍ以上１μｍ以下が好ましい。反射層４３０がＡｇを主な材質とする場合は、例えば燐酸を含む溶液エッチング法またはドライエッチング法でパターニングすることが可能である。
また、反射層４３０は、図のようにチップ全面に設けても良いが、反射を必要とする部分にだけ設けることもできる。この場合、半導体積層体４２０の第２の主面全面に反射層４３０を形成した後、フォトレジストを用いてパターニングを行うことにより、部分的に反射層４３０を形成される。また、ダイシングプロセスにおいて半導体積層体４２０との密着強度を高く保つために、さらに、第２金属をパターニングしてもよい（図示せず）。第２金属は、Ａｕ、あるいはＰｄ、Ｐｔなどであってもよい。
次に半導体積層体４２０の第２の主面の側に第１接合層４４１を形成する。第１接合層４４１は、金（Ａｕ）を主な材質とし、厚さ０．５μｍである。第１接合層４４１はスパッタで設けることが可能である。以下、説明の便宜上、半導体積層体４２０の上に反射層４３０と第１接合層４４１を形成した状態の基板を第５基板Ｅとする。
【００６７】
他方、図１３（ｃ）に示すように、支持基板としてＳi基板４６０（熱膨張係数４．２×１０−６／Ｋ）の上に第２接合層４４３を形成する。本実施形態のＳｉ基板４６０は、ｐ型の低抵抗基板である。以下、説明の便宜上、Ｓｉ基板の上に第２接合層を形成した状態の基板を第６基板Ｆとする。
【００６８】
ここで、図１３（ｄ）に示すように、本実施形態では、第５基板Ｅと第６基板Ｆとを接合させる接合界面に、Ａｒスパッタを２分間行い、表面を活性化させる。Ａｒを接合界面に当てることにより、表面に付着した汚染物や、表面に形成された自然酸化膜などが除去される。また、ウェハ表面の酸化膜や付着物と結合していた結合が切れ、ウェハ表面は、他の材料と結合しやすい、いわゆる活性化された状態になる。
【００６９】
なお、表面活性化はＡｒスパッタ以外の方法であってもかまわない。例えば、ＦＡＢ（Ｆａｓｔ Ａｔｏｍｉｃ Ｂｅａｍ）や、プラズマなどでも活性化ができる。さらに、斜めからビームを当てるのでなく、横方向への移動機構をに付与して、垂直方向から活性化を行い、その後図示したように、接合位置まで横方向に移動させてもよい。また、接合とは別の装置やチャンバーで活性化してもかまわない。
【００７０】
ついで、活性化を終えた後、加熱板を動かして、これらの膨張係数が異なる基板を表面活性化接合で密着させ、接合強度を高めるための熱を加えた。加重は３００ｋｇに設定した。
【００７１】
最後に、図１３（ｅ）に示すように、接合した基板から、ＧａＡｓ基板４２４を過酸化水素水とアンモニアの混合液による選択エッチングで取り除き、上部電極４１０と下部電極４６０を取り付け、図１２に示す半導体装置４００を形成する。
【００７２】
図１４は、本実施形態の接合方法にかかる時間と温度の関係を例示したグラフであり、グラフの横軸は時間ｔ（分）、縦軸は温度Ｔ（℃）を示す。実線は上側加熱板２２０の時間／温度の条件を、破線は下側加熱板２３０の時間／温度の条件を示す。
【００７３】
本実施形態では、ＧａＡｓ基板（熱膨張係数５．２×１０−６／Ｋ）を含む第５基板Ｅを上側加熱板２２０に、Ｓｉ基板（熱膨張係数４．２×１０−６／Ｋ）を含む第６基板Ｆを下側加熱板２３０に載置した。
【００７４】
図１４（ａ）は、本実施形態にかかる接合方法の時間と温度の条件を例示したグラフである。上側加熱板２２０と下側加熱板２３０の昇温のタイミングを異なるように設定するとともに、上側加熱板２２０をキ２５０度と４００度の温度で保持し、下側加熱板２３０のを３５０度および４００度の温度で保持した。具体的には、下側加熱板２３０は、室温Ｔ０から１０度／分の速度で昇温して、３５０度で保持させる。一方、下側加熱板２３０の昇温開始から１０分遅れて、１０度／分の速度で昇温し、２５０度で保持時間ｔ１を１０分にして保持する。その後１０度／分で再度昇温を開始した。上側加熱板２２０が３５０度に達した時点で、上側加熱板２２０は下側加熱板２３０と同時に１０度／分で４００度まで昇温させる。上側加熱板２２０と下側加熱板２３０とを保持時間ｔ２を１２０分にして４００度で保持後、１０度／分の速度で降温させた。
【００７５】
本実施形態の表面活性化接合では、接合面が完全に平坦で、活性化により吸着不純物が完全に除去され、さらに接合雰囲気が超高真空で接合面への再吸着がなければ、加熱処理をしなくても強固な結合が得られる。しかしながら実際には、接合面に微少な凹凸があったり、再吸着があったりするので、加熱処理により接合層間の固相拡散を促進させて、接合強度を増加させる方が望ましい。
なお、本実施形態においても、剥がれや基板の破壊はなかった。
【００７６】
（第１の変形例）
図１４（ｂ）は本実施形態の第１の変形例にかかる接合方法の時間と温度の条件を例示したグラフである。本変形例では、上側加熱板２２０と下側加熱板２３０の昇温のタイミングを異なるように設定するとともに、上側加熱板２２０の保持温度を２５０度と４００度にし、下側加熱板２３０の保持温度を３５０度よ６００度にした。具体的には、下側加熱板２３０は、室温Ｔ０から１０度／分の速度で昇温して、３５０度で保持させる。上側加熱板２２０側を２５０度、下側加熱板２３０側を３５０度で保持時間ｔ１を１０分にして保持した後、上側加熱板２２０と下側加熱板２３０とを同時に１０度／分の速度で昇温させ、次に、上側加熱板２２０側を４００度、下側加熱板２３０側を６００度で保持する。下側加熱板２３０側を６００度で保持時間ｔ２を６０分にして保持した後、１０度／分の速度で降温させ、下側加熱板２３０が４００度になった時に上側加熱板２２０の側も１０度／分の速度で室温Ｔ０まで降温させる。
【００７７】
以上のように、表面活性化接合では、熱処理することにより接合強度が高くなる効果が得られる。室温のみでは、活性化された表面に、真空中とはいえ雰囲気中の原子が再吸着するため接着強度が低い。熱処理を行なうことにより、吸着した原子が拡散したり、あるいは両基板表面の金原子が固相拡散して一体化するために、接合強度を上げることができる。
なお、本実施形態では、接合材料に金を使用したが、表面活性化接合には、金以外にＣｕやその他のメタル、あるいはＳｉや化合物半導体結晶の表面、あるいはエピ層の表面も、使うことができる。
【００７８】
［第４の実施形態］
本実施形態では、熱膨張係数が異なる異種基板を、液相拡散金属接合を行う方法に関する。以下、ＧａＡｓ基板上にＩｎＧａＡｌＰをエピ成長させた化合物半導体を含む基板とＳｉ基板とを用意し、液相拡散金属接合を行う方法に関して説明するが、本実施形態に用いることが可能な基板は上記に限られない。サファイア基板上にＧａＮエピタキシャル層を成長させた基板に対して、シリコン基板を接合する方法にも適用可能である。
【００７９】
図１６は、本実施形態にかかる半導体装置５００の製造方法において、第５基板Ｅと第６基板Ｆを接合する際の時間／温度の条件を例示するグラフである。グラフの横軸は時間ｔ（分）、縦軸は温度Ｔ（℃）を示す。実線は上側加熱板２２０の時間／温度の条件を、破線は下側加熱板２３０の時間／温度の条件を示している。
【００８０】
図１６に示すように、まず、上側加熱板２２０と下側加熱板２３０を室温Ｔ０で密着させ接合し、ともに２０分で室温Ｔ０から３００度まで昇温し、保持する。上側加熱板２２０は、保持時間ｔ１を４５分として３００度で保持し、その後、室温Ｔ０まで降温させる。一方、下側加熱板２３０は、保持時間ｔ２を６０分として３００度で保持し、その後、室温Ｔ０まで降温度させる。上側加熱板２２０と下側加熱板２３０の降温の速度は同じである。
このようにすることで、共晶接合材料が固化して界面が固定される時点で、基板に温度差が付いているので、第1の実施形態と同じ効果が発揮できる。
【００８１】
その一方で、昇温からキープまで両ステージを同じ温度に設定しているため、第１の実施形態と比較して、接合界面の温度を制御しやすい。すなわち、接合界面の温度が基板の厚さや、熱伝導の影響を受けることがない。
なお、本実施形態においては、第1の実施形態の第1変形例で説明したインサート層を用いて接合することも可能である。
以上の実施例では熱処理装置として、上下のヒーターで夾む方式の装置を使用した。
この方法以外に、直接接合や表面活性化接合の様に熱処理前に基板同士が自力で密着している場合には、密着している基板を、必要であれば複数枚まとめて、通常の拡散炉に入れて熱処理することも可能である。縦型炉の場合は、上下方向の温度勾配を制御できるので、例えば熱膨張係数の小さな基板を下側になるように炉内に設置し、炉の下側の温度が高くなるように設定すればよい。
【００８２】
また横型炉の場合も、炉内は対流のために断面の上側が温度が自然と高くなる。従って、横型炉の場合はウェハを通常の縦置きではなく、横置きにして、上側に熱膨張係数が小さな基板がくるように熱処理を行うとよい。
また、基板またはエピタキシャル基板の材料として、Ｓｉ、ＧａＡｓ、サファイアの例を示したが、その他の材料、例えば金属基板や、半導体であればＧｅ基板を使用した場合も同様の効果が得られる。Ｇｅは７７×１０−6／Ｋの比較的大きな熱膨張係数を持つため、他の材料と接合する場合は、温度を低く設定するとよい。
【符号の説明】
【００８３】
１ 第１の実施形態にかかる半導体装置、１０ 上部電極、２０ 半導体積層体、２１ ｎ型クラッド層、２２ 活性層、２３ ｐ型クラッド層、３０ 反射層、４０ 接合層、４１第１接合層、４２ 第２接合層、４３ 第３接合層、４４ インサート層、５０ Ｓｉ基板、 ６０ 下部電極、１００ 加熱装置、１１０ チャンバー、１２０ 上側加熱板、１３０ 下側加熱板
【技術分野】
【０００１】
本発明の実施形態は半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、半導体装置の製造には、同じ種類の基板、あるいは異なる種類の基板を接合する工程がある。この２枚の基板を接合する方法は複数あるが、熱処理を伴う方法が一般的である。例えば、金属、半田、ガラスフリットなどの接合材料を用いる場合は、２枚の基板を加熱して接合界面の接合材料を溶融、あるいは軟化させて、２枚の基板を結合一体化させ、その後、基板を室温に戻す手法がとられている。
【０００３】
一方、接合材料を用いない場合は、例えば直接接合と呼ばれる方法や、表面活性化接合と呼ばれる方法などが用いられる。
直接接合とは、ＯＨ基どうしの結合力で２枚の基板を室温で密着させ、その後基板の温度を上げて界面の接合反応を進めることにより、２枚の基板を強固に接合し、最後に基板を室温に戻す手法である。
また表面活性化接合とは、真空中で基板表面にプラズマやスパッタ処理をして、汚染や酸化膜を除去し、あるいはダングリングボンドを形成するなどの活性化処理を行い室温で活性化された面を接触させるだけで、２枚の基板を接合できる技術である。室温で貼り合わせた後に、さらに熱処理を加えて接合強度を増すことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−５７４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
これら従来の方法を用いて材質が異なる基板同士を接合する場合、両基板の熱膨張係数が異なるために基板に問題が生じることがある。すなわち、昇温または降温の際に、熱膨張係数が大きい方の基板が小さい方の基板に比べて、より多く延びる、または、縮むため、接合界面や基板本体に熱応力がかかり、接合中や接合後に剥がれが生じたり、基板自体に反りが発生したり、また破壊が生じることがある。
【０００６】
そこで、本発明は基板の剥がれや破壊などを発生させずに、異種の基板を接合する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態にかかる半導体装置の製造方法は、支持基板の一方の面に半導体積層体を設けて第１の基板を形成し、前記第１の基板のうち半導体積層体が形成された面に、前記第１の基板の熱膨張係数とは異なる熱膨張係数を有する第２の基板を密着させ、前記第１の基板と前記第２の基板のうち熱膨張係数が小さい一方の基板に対して、他方の基板より高い温度で加熱して接合する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態にかかる半導体装置の製造方法に係る半導体装置の模式断面図である。
【図２】第１の実施形態にかかる半導体装置の製造工程を示す模式工程断面図である。
【図３】第１の実施形態にかかる基板の接合および圧着する工程を示した模式工程断面図である。
【図４】第１の実施形態にかかる接合および圧着方法に係る時間と温度の条件を例示したグラフであり、図４（ａ）は第1の実施形態にかかる時間／温度の条件を、図４（ｂ）は第1の比較例にかかる時間／温度の条件を示す。
【図５】第１の実施形態にかかる第１の変形例にかかる半導体装置の製造工程を示す模式工程断面図である。
【図６】第１の実施形態にかかる第１の変形例におよび圧着方法に係る時間と温度の条件を例示したグラフである。
【図７】第２の実施形態に係る半導体製造方法に係る半導体装置の模式断面図である。
【図８】第２の実施形態にかかる半導体装置の製造工程を示す模式工程断面図である。
【図９】第２〜第４の実施形態にかかる基板の接合および圧着する工程を示した模式工程断面図である。
【図１０】第２の実施形態および第２の比較例にかかる接合および圧着方法に係る時間と温度の条件を例示したグラフであり、図１０（ａ）は第２の実施形態にかかる時間／温度条件を、図１０（ｂ）は第２の比較例にかかる時間／温度条件を示す。
【図１１】第２の実施形態の変形例にかかる接合方法の時間と温度の条件を例示したグラフであり、図１１（ａ）は第２の実施形態の第１の変形例にかかる時間／温度の条件を、図１１（ｂ）は第２の変形例に時間／温度条件を、図１１（Ｃ）は第３の変形例にかかる時間／温度の条件を示す。
【図１２】第３の実施形態にかかる半導体装置の製造方法に係る半導体装置の模式断面図である。
【図１３】第３の実施形態にかかる半導体装置の製造工程を示す模式工程断面図である。
【図１４】第３の実施形態にかかる接合方法の時間と温度の条件を例示したグラフであり、図１４（ａ）は第３の実施形態にかかる時間／温度条件を示し、図１４（ｂ）は本実施形態の第１の変形例にかかる時間／温度条件を示す。
【図１５】第４の実施形態にかかる半導体装置５００を例示する模式断面図である。
【図１６】第４の実施形態にかかる接合方法の時間と温度の条件を例示したグラフである。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら発明の実施の形態を説明する。
【００１０】
「接合」とは２枚の基板を直接、または接合層を介在して一体化することを意味し、本発明の範囲である熱処理を伴う場合は、熱処理工程も「接合」工程の一部に含まれる。
「密着」とは、接合する基板同士が、外力または自力で接合面全面に渡って接触している状態を意味する。
「ＩｎＧａＡｌＰ系」とは、Ｉｎｘ（Ｇａ１−ｙＡｌｙ）１−ｘＰ（０＜ｘ＜１、０≦ｙ≦１）の組成式で表される半導体積層体を意味する。
【００１１】
［第１の実施形態］
本実施形態は、熱膨張係数が異なる異種基板を、共晶半田金属を用いて共晶接合する方法に関する。
なお、以下の説明では、サファイア基板上にＧａＮエピタキシャル層を成長させた基板とシリコン基板とを用意し、両基板を、共晶半田金属を用いて共晶接合する方法に関して具体的に説明するが、本実施形態に用いることが可能な基板は上記に限られない。例えば、ＧａＡｓ基板に、ＩｎＧａＡｌＰ系をエピタキシャル成長させた基板に対して、Ｓｉ基板を接合させる方法にも適用可能である。また、以下の説明では、ｎ型基板にｐ型の半導体層が形成された半導体装置を一例として上げるが、ｐ型基板にｎ型の半導体層が形成された半導体装置に対しても適用可能である。
【００１２】
図１は、本実施形態の半導体製造方法に係る半導体装置１の模式断面図を示す。図１に示すように、半導体装置１は、例えば、ＧａＮ系ＬＥＤである。
半導体装置１は、上から、上部電極１０と、半導体積層体２０と、反射層３０と、接合層４０と、Ｓｉ基板５０と、下部電極６０とを有する。
【００１３】
半導体積層体２０は第１の主面と第２の主面を有し、第１の主面の側に上部電極１０が設けられており、第２の主面の側に設けられた反射層３０と接合層４０とを介してＳｉ基板５０と下部電極６０が設けられている。
半導体積層体２０は、図示しないサファイア基板を成長用基板として、ガリウムナイトライド（ＧａＮ）系化合物半導体層をエピタキシャル成長させることにより形成されたものである。具体的には、半導体積層体２０は、活性層２３と、この活性層２３を中心に、第１の主面の側にｎ型クラッド層２２を、第２の主面の側にｐ型クラッド層２４とを積層して有する。半導体積層体２０は、電流を拡散し、電極とのコンタクトを取るため、必要に応じてＩｎやＡｌを含有するＧａＮ系半導体層を含む複数の層を有している。
活性層２３は、例えば、ＤＨ（Double Hetero)、ＭＱＷ（Multiple‐Quantum Well）の構造であってもよい。活性層２３は、ｎ型クラッド層２２およびｐ型クラッド層２４によって両側から挟まれ、縦方向にキャリアを閉じ込める。
【００１４】
なお、半導体積層体２０は、上部電極１０とコンタクトをとるコンタクト層（図示せず）や、輝度を向上させる透明導電膜（図示せず）を有していてもよい。反射層３０は、半導体積層体２０の第２の主面の側にバリア層３０を解して設けられている。反射層３０は、例えば、反射率の高い銀（Ａｇ）や、接合層を兼ねた金（Ａｕ）や、アルミニウム（Ａｌ）などの金属、あるいはこれらを主成分とする合金、であってもよい。なお、半導体積層体２０と反射層３０との間には、Ｔｉ、Ｎｉ、Ｗ、Ｐｔなどを主な材質とするバリア層が設けられていてもよい（図示せず）。
【００１５】
反射層３０は、反射を必要とする部分にだけ設けてもよい（図示せず）。例えば、半導体積層体２０の第２の主面の中央にのみ反射膜３０を設けて、周辺部は反射膜３０を設けずに半導体積層体２０とＳｉ基板５０を接合することも可能である。一般に反射膜は隣接する膜や基板との密着性が低いため、このようにしても密着強度が変化することはない。一方で、光の反射量を維持しつつ、半導体積層体２０とＳｉ基板５０との接合強度を増やすことが可能となる。さらにこのような構造であれば、機械的および化学的に弱い反射層３０を露出させることなく、チップを切り分けることが可能となるため、ブレードダイシング工程における歩留りを上げ、チップの信頼性を向上させる。
【００１６】
接合層４０は、反射層３０の半導体積層体層の反対側、あるいは半導体積層体２０の第２の主面の側に設けられている。本実施形態では、説明の便宜上、接合層４０はＡｕを主な材質とした金スズ（ＡｕＳｎ）とするが、金インジウム（ＡｕＩｎ）（Ｉｎの融点：１５６℃）、金ゲルマニウム（ＡｕＧｅ）（共晶温度：約３５０℃）、金シリコン（ＡｕＳｉ）（共晶温度：約３８０℃）などであってもよい。
【００１７】
Ｓｉ基板５０は、第１の主面と第２の主面を有しており、第１の主面において半導体積層体の第２の主面側に接合層４０を介して設けられている。Ｓｉ基板５０は例えば、ボロン（Ｂ）ドープ、比抵抗１〜２０ｍΩ・cmの高濃度Ｐ型、サイズは、４インチ、厚さは３００μｍであってよい。Ｓｉ基板５０は下部電極６０から発光層に電流を供給するため、高濃度低抵抗が望ましく、基板はｎ型であってもかまわない。
【００１８】
下部電極６０は、Ｓｉ基板５０の第２の主面の側に設けられている。
【００１９】
このように実施形態にかかる半導体装置１は、ＧａＮ系の組成を有する半導体積層体２０と反射層３０を有するため、高い輝度で発光させることが可能となる。
【００２０】
図２は、本実施形態にかかる半導体装置１の製造方法を示す模式工程断面図である。
まず、図２（ａ）に示すように、サファイア基板２５（熱膨張係数７．０×１０−６／Ｋ）上にＧａＮをエピタキシャル成長させることで、半導体積層体２０が形成する。半導体積層体２０は、サファイア基板２５の側から、低温成長ＧａＮバッファー層２１、ｎ型ＧａＮクラッド層２２、ＧａＮ／ＩｎＧａＮのＭＱＷ(Multiple Quantum Well)活性層２３、ｐ型ＧａＮクラッド層２４を有する。半導体積層体２０は、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）等のエピタキシャル成長装置を用いて形成される。また、上記の様な積層構造に限らず、活性層をＩｎＧａＮの単層にしたり、クラッド層を組成やキャリア濃度が異なる２段以上の構造にしたり、その他設計上必要な層を付け加えてもかまわない。
次に、図２（ｂ）に示すように、半導体積層体２０の第２の主面の側に反射層３０を形成する。反射層３０の厚さは、反射率を高く保つことが可能な、例えば５０ｎｍ以上が好ましい。但し、反射層３０を厚くし過ぎると、半導体積層体２０との間の応力が大きくなり、またコストがかかることから、１μｍ以下が好ましい。反射層３０がＡｇを主な材質とする場合は、例えば燐酸を含む溶液エッチング法またはドライエッチング法でパターニングがすることができる。なお、反射層３０を半導体積層体２０の第２の主面全面に形成した後、フォトレジストを用いて反射層のパターニングすることにより反射層３０を部分的に設けることができる。
次に、反射層３０の上に、第１接合層４１を形成する。第１接合層４１は、例えば、Ａｕを主な材質とする。第１接合層４１の厚さは０．１〜１０μｍが好ましく、ここでは説明の便宜上１μｍとする。
さらに、第１接合層４１の上に第２接合層４２を形成する。第２接合層４２は、説明の便宜上、以下、Ａｕ０．２８Ｓｎ０．７２（共晶温度：約２８０℃）とするが、Ｉｎ、Ｓｉ、Ｓｎの様にＡｕと低融点の合金を造る金属、あるいはこれらの金属とＡｕとの合金や混合物、さらにこれらの組み合わせでもかまわない。また、第２接合層の厚さは０．１〜１０μｍが好ましく、以下の説明では便宜上０．８μｍとする。
以下、サファイア基板２５の上に半導体積層体２０、反射層３０、第1の接合層４１、第２の接合層４２を積層した状態の基板を第１基板Ａとする。
【００２１】
他方、図２（ｃ）に示すように、Ｓｉ基板５０（熱膨張係数４．２×１０−６／Ｋ）の上には、例えば、Ａｕを主な材質とする第３接合層を形成する。第３接合層４３の厚さは０．１〜１０μｍが好ましく、ここでは便宜上１μｍとする。
【００２２】
以下、説明の便宜上、Ｓｉ基板５０の上に第３接合層４３を形成した状態の基板を第２基板Ｂとする。
【００２３】
次に、図２（ｄ）に示すように、第１基板Ａの第２接合層４２と、第２基板Ｂの第３接合層４３とを重ね合わせて加圧し、第２接合層４２の融点以上、あるいは第２接合層と第１または第３接合層との共晶温度以上に、加熱して接合する。接合温度は、その材質によって、例えば８０〜６００℃の温度範囲内とすることができる。溶融した接合層は、接合面が平坦であれば、第２合層４２と第３接合層４３との粗面の隙間を埋める。また、反射層３０が部分的に設けられている場合、反射層３０が設けられた部分と設けられない部分との段差を埋めて、第１基板Ａと第２基板Ｂとの接合強度を高めることができる。
さらに、接合工程における時間や温度の条件次第では、第１接合層４１と第３接合層４３との界面近傍から合金化が進みやすい。熱処理プロセスの温度および時間を変化することにより、合金の組成比を制御できる。この結果、第１接合層４１と、第３接合層４３との間の接着強度が高められる。
【００２４】
最後に、図２（ｅ）に示すように、結晶成長基板としてのサファイア基板２５を除去する。例えば、サファイア基板２５の側からレーザー光を低温成長ＧａＮバッファー層２１に照射し、低温成長ＧａＮバッファー層を分解してサファイア基板２５を除去する、いわゆるレーザーリフトオフを用いることが可能である。
また、サファイア基板２５と半導体積層体２０の間に、化学的に弱い膜を入れておき、この膜をケミカルエッチングしてサファイア基板２５を除去する、いわゆるケミカルリフトオフを使用してもよい。
【００２５】
その後、上部電極１０を半導体積層体２０の第１の主面に、下部電極６０をＳｉ基板５０と接合層４０との接合界面とは反対の面に積層することで、図１に示す半導体装置１を得ることが出来る。
【００２６】
なお、本実施例では第２接合層４２は第１基板Ａ側に設けた上で、第１基板Ａと第２基板Ｂとを接合させたが、第２接合層４２は第２基板Ｂ側のみ、あるいは第１基板Ａと第２基板Ｂの両方に設けてもかまわない。
また、反射層３０、接合層４０に使用する、Ａｇ、Ａｕ、Ｓｎ、Ｉｎ、Ｓｉ、Ｓｎ、およびその他の金属は、相互に、および基板のＳｉやＧａＮ系エピ膜と反応しやすいため、図示していないが、ＧａＮ系エピ膜と反射膜３０の間と、反射膜３０と第１接合層４１の間と、第３接合層とＳｉ基板５０との間に、拡散や合金反応を防止する、いわゆるバリア層を設ける方が望ましい。バリア層は、例えば、Ｔｉ、Ｗ、Ｐｔ、Ｎｉなどの一般に融点が高い金属やその合金が使われ、必要に応じて、上記金属を組み合わせ、あるいは繰り返し積層することが可能である。
【００２７】
図３は、加熱装置１００を用いて、２枚の基板を接合する工程を示した模式工程断面図である。加熱装置１００は、雰囲気を真空、減圧、または不活性ガスに変化させることが可能な真空チャンバー１１０と上部加熱板１２０と下部加熱板１３０とを備えている。また、加熱装置１００は、上側加熱板１２０と下側加熱板１３０とを独立に温度制御ができる機能や、この上側加熱板１２０と下側加熱板１３０に夾んだ基板を、１０トン程度までの加重をかけることが可能な機構を有している（図示せず）。
【００２８】
本実施形態では、第１基板Ａは上側加熱板１２０に静電力により固定させられる。一方、第２基板Ｂは下側加熱板１３０に静電力により固定させられる。その上で、雰囲気を真空にし、上側加熱板１２０と下側加熱板１３０を動作させ、両基板の接合層４２、４３同士を密着させる。その後、対抗配置された両加熱板により加重Ｐをもって加圧する。本実施形態では、加重Ｐは例えば５００ｋｇの荷重であってもよい。
【００２９】
図４は、本実施形態の接合方法に係る時間と温度の条件を例示したグラフであり、グラフの横軸は時間ｔ（分）、縦軸は温度Ｔ（℃）を示す。実線は上側加熱板１２０の時間／温度を、破線は下側加熱板１３０の時間／温度を、一点鎖線は両加熱板の時間/温度の平均をそれぞれ示す。
【００３０】
本実施形態では、図４（ａ）に示す通り、熱膨張係数７．０×１０−６／Ｋのサファイア基板２５を含む第１基板Ａが載置された上側加熱板１２０と、熱膨張係数４．２×１０−６／ＫのＳｉ基板５０を含む第２基板Ｂが載置された下側加熱板１３０とを、異なる温度と時間の条件で加熱する。
まず、上側加熱板１２０については、２０分間で室温Ｔ０から２００度まで昇温し、２００度で保持時間ｔ１を６０分にして保持した後、４０分間で２００度から室温Ｔ０に戻す。一方、下側加熱板１３０については、２０分間で室温Ｔ０から４００度まで昇温させ、保持時間ｔ１を６０分間にして保持した後、４０分間で４００度から室温Ｔ０に戻す。
両基板の厚さが同じであり、かつ、接合する基板の温度が基板に対して垂直方向に直線的に変化すると仮定した場合、上側加熱板１２０の設定温度と下側加熱板１３０の設定温度の平均を示す一点鎖線の温度は、第１基板Ａと第２基板Ｂの接合界面の温度に相当することになる。接合界面の温度が、加熱開始後にＡｕ０．２８Ｓｎ０．７２の共晶点２８０℃に達すると、まずＡｕ０．２８Ｓｎ０．７２からなる第２接合層４２が共晶となって溶融し、次いで第1接合層４１と一体化する。６０分間の保持後、温度を下げると、降温中に溶融していた第２接合層４２のＡｕＳｎは固化して、両基板は図２の（ｄ）に示すように接合層の接合界面において接合する。本実施形態では、接合界面が固化固定された時点で熱膨張係数が大きい第１基板Ａの方が第２基板Ｂよりも温度が低いため、その後室温に戻るまでの熱収縮が、従来の第１と第２基板を同じ温度で加熱する小さくなり、両基板が同じ温度で固定される比較例よりも、熱応力が小さくなる。
上記の共晶接合を５回繰り返した結果、５組の基板は全て全面が接合し、スリップラインやクラックは見られなかった。
【００３１】
さらに図２（ｅ）の工程の通りレーザーリフトオフでサファイア基板２５を除去しても、すべての接合基板においてスリップや割れは生ぜず、この接合基板の半導体積層体２０の第１の主面とＳｉ基板５０とに上部電極１０と下部電極６０を設け、ダイシングを行い各チップに切り分けることで、図１の構造の半導体装置１を得ることができる。
【００３２】
（第１の比較例）
図４（ｂ）は、第１基板Ａが載置された上側加熱板１２０と第２基板Ｂが載置された下側加熱板１３０において、両加熱板の時間／温度の条件を同じにした第１の比較例を示す。第１の比較例では、上側加熱板１２０と下側加熱板１３０とを、２０分間で室温Ｔ０から３００度に昇温し、３００度で保持時間ｔ１を６０分にして保持した後、３００度から室温Ｔ０まで４０分間で降温することで、接合した。
【００３３】
接合層４０の温度が共晶点、すなわちＡｕＳｎの共晶温度である２８０度を越えると、まず第２接合層４２のＡｕＳｎが共晶となって溶融し、次いで上下の第１接合層４１と第３接合層４３との間でＡｕとＳｎの拡散が起こり一体化する。保持時間ｔ１を６０分にして保持した後、温度を下げると、溶融していた第２接合層４２のＡｕＳｎは固化して、両基板は図２（ｄ）に示すように接合層４０において接合する。
【００３４】
第１の比較例の条件で５組の基板を接合し、超音波探傷（ＳＡＴ：Scanning Acoustic Tomography）で接合界面付近を検査した結果、すべての基板において、第１基板Ａの半導体積層体にスリップが生じていることを確認した。
さらに、図２（ｅ）のサファイア基板２５を除去する工程で、レーザーリフトオフによりサファイア基板１２を取り除いた場合、３組の接合基板では、第２基板Ｂの支持基板５０が割れた。
【００３５】
以上説明したように、第１の比較例における第１基板Ａと第２基板Ｂでは、上記説明した本実施形態のそれと異なり、スリップラインやクラックが生じ易い。これは、本実施形態では、熱膨張係数が異なる第１基板と第２基板に対して、異なる条件で共晶接合を行ったからである。すなわち、共晶接合では、降温を始めて、共晶が固化した時点で接合界面が固定されて熱応力が発生し始めるために、熱膨張係数が大きく縮む量が大きいサファイア基板２５を含む第１基板Ａ側は、熱膨張係数が小さく縮みが少ないＳｉ基板５０を含む第２基板Ｂに引っぱられて、引っぱり応力が発生する。逆に、Ｓｉ基板５０を含む第２基板Ｂは、サファイア基板２５を含む第１基板Ａより縮むため、圧縮応力が発生する。このため、熱応力によって半導体積層体２０にスリップが入り、基板が割れることとなる。
【００３６】
したがって、本実施形態のように、第1基板Ａと第２基板Ｂとを比較した場合に、熱膨張係数が大きい第1基板Ａの側のピーク温度を低くし、熱膨張係数が小さい第２基板Ｂの側のピーク温度を高く設定することで、第１基板Ａの第２基板Ｂへの引っ張り応力を低減し、熱応力によるスリップラインやクラックの発生を防ぐことが可能となる。
さらに、本実施形態に示すように、第２接合層４２を熱処理温度が低い方の基板、すなわち熱膨張係数が大きい第１基板Ａの側に設けることにより、接合熱処理中に、第２接合層４２と第１接合層４１の界面に比べて、第２接合層４２と第３接合層４３の界面の温度がより高くすることが可能となる。これにより、第２基板Ｂの接合界面の拡散反応を促進し、より強固な接合を得ることが可能となる。
【００３７】
（変形例）
図５は本実施形態の変形例１にかかる半導体装置１の製造工程を示す模式工程断面図である。図５（ａ）、（ｂ）、（ｃ）に示すように、この半導体装置１の製造工程は、第１基板Ａの製造工程において、第１接合層４１と第２接合層４３の間に、インサート層４４を設けることとする。また、第１基板Ａにおいて反射層３０と第１接合層４１の間に第１バリア層７１を、第２基板Ｂにおいて第３接合層４３とＳｉ基板５０の間に第２バリア層７２を設けるこことする。
【００３８】
インサート層４４は、例えば、厚さ２０ｎｍのＴｉを主な材質として含む単層であってよい。第１バリア層７１および第２バリア層７２は、例えば、各基板の側から順にＴｉ１００ｎｍ／Ｐｔ２００ｎｍ／Ｔｉ１００ｎｍを含む３層構造であってもよい。
【００３９】
図５（ｄ）に示すように、上記の層を含む第１基板Ａと第２基板Ｂとを接合熱処理を行った。
【００４０】
図６は、本実施形態の変形例にかかる接合および圧着方法に係る時間と温度の条件を例示したグラフであり、グラフの横軸は時間ｔ（分）、縦軸は温度Ｔ（℃）を示す。図６に示す熱接合処理条件では、第１の実施形態で説明したインサート層４４が設けられない接合方法よりも、昇温速度を４０分遅くするが、保持時間ｔ１は既述の実施形態同様６０分とする。
【００４１】
かかる時間と温度の条件の下では、インサート層４４を含む基板すべてに接合部分が見られなかった。一方、インサート層４４を含まない基板すべてにおいては、未接合部分が見られた。
【００４２】
未接合部分が発生する理由は次の通りである。昇温中に、まず、第２の接合層４２が溶融する。次に第２の接合層４２は、第１の接合層４１および第３の接合層４３と相互拡散を起こして一体化し、第１基板Ａと第２基板Ｂとが接合する。しかしながら、相互拡散は、接合に必須の第２接合層４２と第３接合層４３間よりも、第１接合層４１と第２接合層４２間で先に起こる。なぜなら第１接合層４１と第２接合層４２は蒸着などにより連続して形成されるため、隙間がなく層間の不純物も少ない。これに対して、第３の接合層４３は別の基板上に形成され、外気に触れた後、同じく外気に触れた第２接合層４２との接合装置内で加圧により密着させるだけなので、両接合層間にはミクロな隙間や吸着した水分や不純物が存在するためである。第１の接合層４１の拡散が始まってから第２の接合層４２との拡散が始まるまでの時間が長くなると、第２の接合層４２の低融点成分が第１の接合層４１との拡散や反応で消費されてしまい、第３の接合層４３と反応できなくなりボイドが発生する。反応が始まる時間の差は、接合面が平滑でない場合、吸着不純物が多い場合、さらに昇温をゆっくりした場合に長くなり、未接合部分が発生し易い傾向が見られた。
【００４３】
本変形例の様に、第１接合層４１と第２接合層４２の間にインサート層４４を入れることで、第１接合層４１と第２接合層４２間の拡散と反応を抑制することが可能となり、接合に必要な第２と第３の接合層間の拡散と反応を阻害せず、未接合部分の発生を抑制する。
【００４４】
［第２の実施形態］
本実施形態は、熱膨張係数が異なる２つの異種基板を直接接合法で接合する方法に関する。以下、ＧａＡｓ基板上にＩｎＧａＡｌＰをエピ成長させた化合物半導体を含む基板と、ＧａＰ基板上にＧａＰ膜をエピ成長させた基板を用意し、両基板を直接接合法で接合する方法に関して説明するが、本実施形態に用いることが可能な基板は上記に限られない。例えば、サファイア基板上にＧａＮエピタキシャル層を成長させた基板に対して、シリコン基板を接合する方法にも適用可能である。
【００４５】
図７は、本実施形態に係る半導体製造方法に係る半導体装置３００の模式断面図を示す。図７に示すように、半導体装置３００は、例えば、ＩｎＧａＡｌＰ系ＬＥＤである。半導体装置３００は、上から上部電極３１０と、半導体積層体３２０と、基板３５０と、下部電極３６０とを有する。
半導体積層体３２０は第１の主面と第２の主面を有し、第１の主面の側に上部電極３１０が設けられており、第２の主面の側に支持基板３５０と下部電極３６０が設けられている。
【００４６】
半導体積層体３２０は、図示しないＮ型のＧａＡｓ基板３２４を成長用基板として、ＩｎＧａＡｌＰをエピタキシャル成長させることにより形成されたものである。具体的には、半導体積層体３２０は、活性層３２２と、この活性層３２２を介在させて、第１の主面の側にｎ型クラッド層３２１を、第２の主面の側にｐ型クラッド層３２３とを積層して有する。なお、半導体積層体３２０は、上部電極３１０とコンタクトをとるコンタクト層（図示せず）や、輝度を向上させる透明導電膜（図示せず）を有していてもよい。活性層３２２は、例えば、ＤＨ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ)、ＭＱＷ（Ｍｕｌｔｉｐｌｅ‐Ｑｕａｎｔｕｍ Ｗｅｌｌ）の構造であってもよい。活性層３２２は、ｎ型クラッド層３２１およびｐ型クラッド層３２３によって両側から挟まれ、縦方向にキャリアを閉じ込める。
ＧａＰ基板３５０は、半導体積層体３２０の第２の主面の側に設けられている。支持基板３５０は、例えば、ＧａＰを主な材質としており、直径３インチで厚さ３００μmである。基板は、例えば、不純物として１×１０１８／ｃｍ３のＺｎを含有するＰ型の基板であってもよい。
【００４７】
図８は、本実施形態にかかる半導体装置３００の製造工程を示す模式工程断面図である。
まず、図８（ａ）に示すように、n型のＧａＡｓ基板（熱膨張係数５．２×１０−６／Ｋ）３２４上にＩｎＧａＡｌＰをエピタキシャル成長させることで、半導体積層体３２０を形成する。半導体積層体３２０は、ＧａＡｓ基板３２４の側から、ｎ型クラッド層３２１、活性層３２２、ｐ型クラッド層３２３を有する。半導体積層体３２０は、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等のエピタキシャル成長装置を用いて形成される。
ｎ型のＧａＡｓ基板３２４は、サイズが直径３インチ、厚さ３００μｍであり、不純物としてＳｉが約１×１０１８／ｃｍ３ドープされている。ＧａＡｓ基板３２４と半導体積層体３２０の間には、バッファー層（図示せず）を有していてもよい。
本実施形態では、ｎ型クラッド層３２１は１μｍ、活性層３２２は０．６μｍの厚さを、ｐ型クラッド層３２３は０．６μｍの厚さをそれぞれ有している。以下、説明の便宜上、ＧａＡｓ基板３２４上に半導体積層体３２０を形成させた基板を第３基板Ｃとする。
【００４８】
他方、図８（ｂ）に示すように、ＧａＰ基板（熱膨張係数４．７×１０−６／Ｋ）３５０が支持基板として用意される。
なお、ＧａＰ基板３５０の上にＧａＰ膜をエピタキシャル成長させることで、支持基板としてのＧａＰ基板３５０を形成してもよい。具体的には、ＧａＰ基板３５０は、直径３インチで厚さ３００μｍであり、不純物として１×１０１８／ｃｍ３のＺｎを含有するＰ型の基板上に、不純物濃度が３×１０１８／ｃｍ３になるようにＭＯＣＶＤで成長させることにより形成される。なお、ＧａＰ基板３５０は、ＩｎやＡｌなどを含むものであってもよい。以下、説明の便宜上、ＧａＰ基板３５０を第４基板Ｄとする。
本実施形態では、第３基板Ｃにおいて、ＩｎＧａＡｌＰの合計厚が２．３μｍであり、成長基板としてのＧａＡｓ基板厚の１００分の１以下であるため、このＩｎＧａＰエピタキシャル基板はＧａＡｓ基板と実質上同じ熱膨張係数、すなわち、５．２×１０−6／Ｋの値を持つものとする。
また、第４基板ＤにおけるＧａＰ基板２１は、仮にＧａＰエピタキシャル層にＩｎやＡｌおよびその他の成分を含有していても、エピタキシャル厚が基板に対して薄いため、このエピタキシャル基板は実質上ＧａＰ基板と同様の物性を持つ。
これら熱膨張係数の異なる第３基板Ｃと第４基板Ｄを、通常の化合物半導体洗浄方法、例えば有機溶剤や界面活性剤などを用いて洗浄し、希弗酸やフッ化アンモニウムで表面酸化膜を除去し、最後に水洗とスピン乾燥をして接合の準備を整える。これらの処理で、基板表面にＯＨ基が形成される。
【００４９】
ついで、図８（ｃ）に示す通り、２枚の基板を清浄な空気雰囲気化の室温で密着させる。両基板表面に形成されたＯＨ基同士が水素結合で引き合うため、室温の密着だけで両基板は強固に結合し、１枚の基板として取り扱うことが可能となる。その後、さらに加熱を行い、接合を強固にする。
【００５０】
最後に、図８（ｄ）に示すように、接合した基板から、ＧａＡｓ基板３２４を過酸化水素水とアンモニアの混合液による選択エッチングで取り除く。
【００５１】
その後、上部電極３１０と下部電極３６０を設け、ウェハをダイシングで切り分けることで、図７に示す形状の半導体装置３００を得ることができる。
【００５２】
図９は、加熱装置２００を用いて、第３基板Ｃと第４基板Ｄを接合する工程を示した工程模式断面図である。加熱装置２００は、図３に示す加熱装置１００と同様、雰囲気を真空、減圧、または不活性ガスに変化させることが可能な真空チャンバー２１０と上部加熱板２２０と下部加熱板２３０とを備えている。また、加熱装置２００は、上部加熱板２２０と下部加熱板２３０とを独立に温度制御ができる機能や、この上側加熱板２２０と下側加熱板２３０に夾んだ基板を、１０トン程度までの加重をかけられる機構を有している（図示せず）。
本実施形態にかかる加熱装置２００は、図９に示すように、上側加熱板２２０の中央部分と下側加熱板２３０の中央部分に、それぞれ突起２２１及び２３１が設けられていてもよい。あるいは、各加熱板全体が凸面となって中央が高くなっていてもよい。中央部を高くすることで、熱処理中に基板全面に大きな加重を与えて、熱応力と熱歪みの結果である反りを無理に押さえ込む必要がなく、また、室温に戻して熱応力を開放した際に残留歪みを軽減することが可能となる。
【００５３】
図１０は、本実施形態の接合方法にかかる時間と温度の条件を例示しており、グラフの横軸は時間ｔ（分）、縦軸は温度Ｔ（℃）を示す。実線Ａは上側加熱板２２０の時間と温度の条件を、破線Ｂは下側加熱板２３０の時間と温度の条件を、それぞれ示している。
本実施形態では、熱膨張係数５．２×１０−６／ＫのＧａＡｓ基板を含む第３基板Ｃが載置された上側加熱板２２０と、膨張係数４．７×１０−６／ＫのＧａＰ基板を含む第４基板Ｄが載置された下側加熱板２３０とを異なる温度と時間を条件として制御する。
【００５４】
図１０（ａ）に示すように、本実施形態では、下側加熱板２２０を２０度／分の速度で室温Ｔ０から昇温させ、上側加熱板２３０は３分遅らせて２０度／分の速度で室温Ｔ０から昇温させた。両加熱板は４００度まで昇温して一定に保持し、遅れて昇温させた上側加熱板２３０が４００度に達してから６０分間保持した後（保持時間ｔ１＝６０）に、４００度から室温Ｔ０まで降温を施す。降温は両加熱板について同時に開始し、速度は５度／分とした。なお、室温で密着一体化している両基板を、加熱装置２２０を用いて加熱により密着強度を上げて接合するため、第１の実施形態のように加重を与えて基板同士を圧着する必要はない。
上記直接接合の方法で５組の基板を接合し、接合後の基板を観察したところ、５枚とも割れや剥がれはなく、スリップラインも生じなかった。
【００５５】
（第２の比較例）
図１０（ｂ）は第３基板Ｃが載置された上側加熱板２２０と第４基板Ｄが載置された下側加熱板２３０において、時間と温度の条件を同じにした第２の比較例の時間／温度の条件を示す。上側加熱板２２０と下側加熱板２３０を、室温Ｔ０から４００度まで２０℃／分の速度で昇温し、保持時間ｔ１を６０分として４００度で保持し、その後、８０分間で４００度から室温Ｔ０まで５℃／分で降温させる。
【００５６】
第２の比較例の条件で５組の基板を接合し、超音波探傷で接合界面付近を検査した結果、２組の基板において、第３基板Ｃの半導体積層体にスリップが生じていることを確認した。 以上説明したように、本実施形態では、熱膨張係数が大きい第３基板Ｃが載置された上側加熱板２２０の昇温を３分遅らせる結果、昇温中、上側加熱板２２０の温度は膨張係数が小さい第４基板Ｄが載置された下側加熱板２３０の温度よりも６０度低く保たれることになる。加熱板間の基板内で直線的に温度が変化すると仮定すれば、第３基板Ｃの中心温度は、第４基板Ｄの中心温度よりも３０度低くなり、その分熱膨張による伸びが小さくなる。したがって、両基板間の熱応力と熱歪みは軽減され、剥がれが生じなくなる。
【００５７】
本実施形態の場合、両基板を４００度で保持している状態では、熱応力と熱歪について、第２の比較例と差がなくなる。比較的密着力が小さく剥がれやすい昇温過程において、第１基板温度差を付けることで、基板の剥がれ防止に資する。
また、直接接合に限らず、昇温により密着強度が増加していく接合方法においては、昇温中に熱膨張係数が大きい側の基板の温度を熱膨張係数が小さい方の基板の温度より低くすることで、基板の剥がれ防止を抑制することが可能となる。
【００５８】
（第１の変形例）
図１１（ａ）は本実施形態の第１の変形例にかかる接合方法の時間と温度の条件を例示したグラフである。
本変形例では、上側加熱板２２０と下側加熱板２３０の昇温速度を異なるように設定することで、第１の実施形態よりも昇温中の温度差を広げた。例えば、熱膨張係数が比較的大きい第３基板Ｃが載置された上側加熱板２２０の昇温速度（実線）を１６度／分、熱膨張係数が小さい第４基板Ｄが載置された下側加熱板２３０の昇温速度（破線）を２０度／分にし、４００度で保持すれば、最大で８０度の温度差が得られる。
第１の変形例についてそれぞれ５組の接合を行ったところ、すべて剥がれやスリップは発生しなかった。
【００５９】
（第２の変形例）
図１１（ｂ）は本実施形態の第２の変形例にかかる接合方法の時間と温度の条件を例示したグラフである。第２の変形例では、保持時間を２回設けることで、基板同士が一定の密着強度が得られるようにする。第２の変形例では、下側加熱板２３０を２０度／分で昇温させ、１５０度で保持時間ｔ１を３０分として一旦保持させる。一方、上側加熱板２２０は、下側加熱板２３０に３分遅れて昇温させられ、１５０度で一旦保持される。下側加熱板２３０は保持時間ｔ１が経過した後、さらに４００度まで昇温させられるが、このとき、上側加熱板２２０同時に同じ速度で昇温を行う。その後、４００度に達したとき保持時間ｔ２を６０分とし４００度で保持し、保持時間ｔ２の経過後、５度／分の速度で上側加熱板２２０と下側加熱板２３０を降温度させる。このようにすることで、脱水縮合反応が生じ、より強固な接合を得ることが出来る。
第２の変形例についてそれぞれ５組の接合を行ったが、すべて剥がれやスリップは発生しなかった。
【００６０】
（第３の変形例）
図１１（ｃ）は本実施形態の第３の変形例にかかる接合方法の時間と温度の条件を例示したグラフである。本変形例では、上側加熱板２２０と下側加熱板２３０の昇温速度を同一に設定するとともに、ピーク温度とピーク温度の加熱時間を異なるように設定した。
本変形例では、第４基板Ｄが載置された下側加熱板２３０を６度／分の速度で室温Ｔ０から６００度まで昇温し、６００度の温度で６０分間保持し、その後、６度／分の速度で６００度から室温Ｔ０まで降温する。
【００６１】
一方、第３の基板Ｃが載置された上側加熱板２２０については、下側加熱板２３０と同時に同じ速度で昇温を開始して、６度／分の速度で昇温させ、４００度の温度で保持する。その後、下側加熱板２３０が４００度まで降温したタイミングで、上側加熱板２２０を４００度から室温Ｔ０まで降温させる。この際、上側加熱板２２０の降温の速度は、下側加熱板２３０の降温の速度と同じ速度、すなわち６度／分で室温Ｔ０に降温する。
本変形例の条件で５組の基板の接合を行ったが、すべて剥がれやスリップは発生しなかった。
【００６２】
本変形例は、図１０（ｂ）に示した第２の比較例よりもピーク温度が高いが、熱応力は昇温中の基板同士の温度差に応じて小さくなるため、スリップが発生し難い。また、昇温中の温度差だけではなく、第３基板Ｃと第４基板Ｄのピーク温度に温度差を設けて熱応力を緩和しているため、スリップの発生をより抑制することが可能となる。
さらに、本変形例にかかる製造方法によって完成したＬＥＤチップ５０個に対して、１週間の連続通電発光を施し、通電前後の輝度を比較する信頼性試験を行った。この信頼性試験において、５％以上の輝度低下を示したＬＥＤを不良としたところ、変形例３の方法によって製造されたＬＥＤの不良率が０であるのに対し、既述の第２の比較例では６％（３／５０個）の不良が発生した。
【００６３】
［第３の実施形態］
本実施形態は、熱膨張係数が異なる異種基板をとして、表面活性化接合する方法に関する。以下、ＧａＡｓ基板上にＩｎＧａＡｌＰをエピ成長させた化合物半導体を含む基板とＳｉ基板とを用意し、Ａｕを用いて両基板を表面活性化接合する方法に関して説明するが、本実施形態に用いることが可能な基板は上記に限られない。例えば、サファイア基板上にＧａＮエピタキシャル層を成長させた基板とシリコン基板との接合に適用することが可能である。
【００６４】
図１２は、本実施形態の半導体製造方法に係る半導体装置４００の模式断面図である。同図に示すように、半導体装置４００は、第２の実施形態同様ＧａＮ系ＬＥＤである。しかしながら、本実施形態に係る半導体装置４００は、第２の実施形態で説明した半導体装置３００とは異なり、第１接合層４４１と第２接合層４４２からなる接合層４４０とをさらに有する点において、半導体装置３００とは異なる。また、反射層４３０を有していてもよい。
【００６５】
図１３は、本実施形態にかかる半導体装置４００の製造プロセスを示す模式工程断面図である。
まず、図１３（ａ）に示すように、本実施形態では、ｎ型のＧａＡｓ基板（熱膨張係数５．２×１０−６／Ｋ）上にＩｎＧａＡｌＰをエピタキシャル成長させることで、半導体積層体４２０を形成する。半導体積層体４２０は、ＧａＡｓ基板の側から、ｎ型クラッド層４２１、活性層４２２、ｐ型クラッド層４２３を有する。半導体積層体４２０は、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等のエピタキシャル成長装置を用いて形成される。
【００６６】
次に、図１３（ｂ）に示すように、半導体積層体４２０の第２の主面の側に、Ａｇ、Ａｇ合金、Ａｌを主な材質とする反射層４３０を形成する。反射層４３０の厚さは、反射率を高く保つことが可能な、例えば５０ｎｍ以上１μｍ以下が好ましい。反射層４３０がＡｇを主な材質とする場合は、例えば燐酸を含む溶液エッチング法またはドライエッチング法でパターニングすることが可能である。
また、反射層４３０は、図のようにチップ全面に設けても良いが、反射を必要とする部分にだけ設けることもできる。この場合、半導体積層体４２０の第２の主面全面に反射層４３０を形成した後、フォトレジストを用いてパターニングを行うことにより、部分的に反射層４３０を形成される。また、ダイシングプロセスにおいて半導体積層体４２０との密着強度を高く保つために、さらに、第２金属をパターニングしてもよい（図示せず）。第２金属は、Ａｕ、あるいはＰｄ、Ｐｔなどであってもよい。
次に半導体積層体４２０の第２の主面の側に第１接合層４４１を形成する。第１接合層４４１は、金（Ａｕ）を主な材質とし、厚さ０．５μｍである。第１接合層４４１はスパッタで設けることが可能である。以下、説明の便宜上、半導体積層体４２０の上に反射層４３０と第１接合層４４１を形成した状態の基板を第５基板Ｅとする。
【００６７】
他方、図１３（ｃ）に示すように、支持基板としてＳi基板４６０（熱膨張係数４．２×１０−６／Ｋ）の上に第２接合層４４３を形成する。本実施形態のＳｉ基板４６０は、ｐ型の低抵抗基板である。以下、説明の便宜上、Ｓｉ基板の上に第２接合層を形成した状態の基板を第６基板Ｆとする。
【００６８】
ここで、図１３（ｄ）に示すように、本実施形態では、第５基板Ｅと第６基板Ｆとを接合させる接合界面に、Ａｒスパッタを２分間行い、表面を活性化させる。Ａｒを接合界面に当てることにより、表面に付着した汚染物や、表面に形成された自然酸化膜などが除去される。また、ウェハ表面の酸化膜や付着物と結合していた結合が切れ、ウェハ表面は、他の材料と結合しやすい、いわゆる活性化された状態になる。
【００６９】
なお、表面活性化はＡｒスパッタ以外の方法であってもかまわない。例えば、ＦＡＢ（Ｆａｓｔ Ａｔｏｍｉｃ Ｂｅａｍ）や、プラズマなどでも活性化ができる。さらに、斜めからビームを当てるのでなく、横方向への移動機構をに付与して、垂直方向から活性化を行い、その後図示したように、接合位置まで横方向に移動させてもよい。また、接合とは別の装置やチャンバーで活性化してもかまわない。
【００７０】
ついで、活性化を終えた後、加熱板を動かして、これらの膨張係数が異なる基板を表面活性化接合で密着させ、接合強度を高めるための熱を加えた。加重は３００ｋｇに設定した。
【００７１】
最後に、図１３（ｅ）に示すように、接合した基板から、ＧａＡｓ基板４２４を過酸化水素水とアンモニアの混合液による選択エッチングで取り除き、上部電極４１０と下部電極４６０を取り付け、図１２に示す半導体装置４００を形成する。
【００７２】
図１４は、本実施形態の接合方法にかかる時間と温度の関係を例示したグラフであり、グラフの横軸は時間ｔ（分）、縦軸は温度Ｔ（℃）を示す。実線は上側加熱板２２０の時間／温度の条件を、破線は下側加熱板２３０の時間／温度の条件を示す。
【００７３】
本実施形態では、ＧａＡｓ基板（熱膨張係数５．２×１０−６／Ｋ）を含む第５基板Ｅを上側加熱板２２０に、Ｓｉ基板（熱膨張係数４．２×１０−６／Ｋ）を含む第６基板Ｆを下側加熱板２３０に載置した。
【００７４】
図１４（ａ）は、本実施形態にかかる接合方法の時間と温度の条件を例示したグラフである。上側加熱板２２０と下側加熱板２３０の昇温のタイミングを異なるように設定するとともに、上側加熱板２２０をキ２５０度と４００度の温度で保持し、下側加熱板２３０のを３５０度および４００度の温度で保持した。具体的には、下側加熱板２３０は、室温Ｔ０から１０度／分の速度で昇温して、３５０度で保持させる。一方、下側加熱板２３０の昇温開始から１０分遅れて、１０度／分の速度で昇温し、２５０度で保持時間ｔ１を１０分にして保持する。その後１０度／分で再度昇温を開始した。上側加熱板２２０が３５０度に達した時点で、上側加熱板２２０は下側加熱板２３０と同時に１０度／分で４００度まで昇温させる。上側加熱板２２０と下側加熱板２３０とを保持時間ｔ２を１２０分にして４００度で保持後、１０度／分の速度で降温させた。
【００７５】
本実施形態の表面活性化接合では、接合面が完全に平坦で、活性化により吸着不純物が完全に除去され、さらに接合雰囲気が超高真空で接合面への再吸着がなければ、加熱処理をしなくても強固な結合が得られる。しかしながら実際には、接合面に微少な凹凸があったり、再吸着があったりするので、加熱処理により接合層間の固相拡散を促進させて、接合強度を増加させる方が望ましい。
なお、本実施形態においても、剥がれや基板の破壊はなかった。
【００７６】
（第１の変形例）
図１４（ｂ）は本実施形態の第１の変形例にかかる接合方法の時間と温度の条件を例示したグラフである。本変形例では、上側加熱板２２０と下側加熱板２３０の昇温のタイミングを異なるように設定するとともに、上側加熱板２２０の保持温度を２５０度と４００度にし、下側加熱板２３０の保持温度を３５０度よ６００度にした。具体的には、下側加熱板２３０は、室温Ｔ０から１０度／分の速度で昇温して、３５０度で保持させる。上側加熱板２２０側を２５０度、下側加熱板２３０側を３５０度で保持時間ｔ１を１０分にして保持した後、上側加熱板２２０と下側加熱板２３０とを同時に１０度／分の速度で昇温させ、次に、上側加熱板２２０側を４００度、下側加熱板２３０側を６００度で保持する。下側加熱板２３０側を６００度で保持時間ｔ２を６０分にして保持した後、１０度／分の速度で降温させ、下側加熱板２３０が４００度になった時に上側加熱板２２０の側も１０度／分の速度で室温Ｔ０まで降温させる。
【００７７】
以上のように、表面活性化接合では、熱処理することにより接合強度が高くなる効果が得られる。室温のみでは、活性化された表面に、真空中とはいえ雰囲気中の原子が再吸着するため接着強度が低い。熱処理を行なうことにより、吸着した原子が拡散したり、あるいは両基板表面の金原子が固相拡散して一体化するために、接合強度を上げることができる。
なお、本実施形態では、接合材料に金を使用したが、表面活性化接合には、金以外にＣｕやその他のメタル、あるいはＳｉや化合物半導体結晶の表面、あるいはエピ層の表面も、使うことができる。
【００７８】
［第４の実施形態］
本実施形態では、熱膨張係数が異なる異種基板を、液相拡散金属接合を行う方法に関する。以下、ＧａＡｓ基板上にＩｎＧａＡｌＰをエピ成長させた化合物半導体を含む基板とＳｉ基板とを用意し、液相拡散金属接合を行う方法に関して説明するが、本実施形態に用いることが可能な基板は上記に限られない。サファイア基板上にＧａＮエピタキシャル層を成長させた基板に対して、シリコン基板を接合する方法にも適用可能である。
【００７９】
図１６は、本実施形態にかかる半導体装置５００の製造方法において、第５基板Ｅと第６基板Ｆを接合する際の時間／温度の条件を例示するグラフである。グラフの横軸は時間ｔ（分）、縦軸は温度Ｔ（℃）を示す。実線は上側加熱板２２０の時間／温度の条件を、破線は下側加熱板２３０の時間／温度の条件を示している。
【００８０】
図１６に示すように、まず、上側加熱板２２０と下側加熱板２３０を室温Ｔ０で密着させ接合し、ともに２０分で室温Ｔ０から３００度まで昇温し、保持する。上側加熱板２２０は、保持時間ｔ１を４５分として３００度で保持し、その後、室温Ｔ０まで降温させる。一方、下側加熱板２３０は、保持時間ｔ２を６０分として３００度で保持し、その後、室温Ｔ０まで降温度させる。上側加熱板２２０と下側加熱板２３０の降温の速度は同じである。
このようにすることで、共晶接合材料が固化して界面が固定される時点で、基板に温度差が付いているので、第1の実施形態と同じ効果が発揮できる。
【００８１】
その一方で、昇温からキープまで両ステージを同じ温度に設定しているため、第１の実施形態と比較して、接合界面の温度を制御しやすい。すなわち、接合界面の温度が基板の厚さや、熱伝導の影響を受けることがない。
なお、本実施形態においては、第1の実施形態の第1変形例で説明したインサート層を用いて接合することも可能である。
以上の実施例では熱処理装置として、上下のヒーターで夾む方式の装置を使用した。
この方法以外に、直接接合や表面活性化接合の様に熱処理前に基板同士が自力で密着している場合には、密着している基板を、必要であれば複数枚まとめて、通常の拡散炉に入れて熱処理することも可能である。縦型炉の場合は、上下方向の温度勾配を制御できるので、例えば熱膨張係数の小さな基板を下側になるように炉内に設置し、炉の下側の温度が高くなるように設定すればよい。
【００８２】
また横型炉の場合も、炉内は対流のために断面の上側が温度が自然と高くなる。従って、横型炉の場合はウェハを通常の縦置きではなく、横置きにして、上側に熱膨張係数が小さな基板がくるように熱処理を行うとよい。
また、基板またはエピタキシャル基板の材料として、Ｓｉ、ＧａＡｓ、サファイアの例を示したが、その他の材料、例えば金属基板や、半導体であればＧｅ基板を使用した場合も同様の効果が得られる。Ｇｅは７７×１０−6／Ｋの比較的大きな熱膨張係数を持つため、他の材料と接合する場合は、温度を低く設定するとよい。
【符号の説明】
【００８３】
１ 第１の実施形態にかかる半導体装置、１０ 上部電極、２０ 半導体積層体、２１ ｎ型クラッド層、２２ 活性層、２３ ｐ型クラッド層、３０ 反射層、４０ 接合層、４１第１接合層、４２ 第２接合層、４３ 第３接合層、４４ インサート層、５０ Ｓｉ基板、 ６０ 下部電極、１００ 加熱装置、１１０ チャンバー、１２０ 上側加熱板、１３０ 下側加熱板
【特許請求の範囲】
【請求項１】
支持基板の一方の面に半導体積層体を設けて第１の基板を形成する工程と、
前記第１の基板のうち半導体積層体が形成された面に、前記第１の基板の熱膨張係数とは異なる熱膨張係数を有する第２の基板を密着させる工程と、
前記第１の基板と前記第２の基板のうち、熱膨張係数が小さい一方の基板に対して、他方の基板より高い温度で加熱して接合する工程と、
を有していることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の基板は、サファイアを主な材質とする前記支持基板の一方の面にＧａＮを主な材質とする前記半導体積層体を設けた基板であり、前記第２の基板は、Ｓｉを主な材質とすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１の基板と前記第２の基板を昇温させる過程において、前記第１の基板と前記第２の基板のうち膨張係数が低い基板を他方の基板より高い温度に保つことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１の基板と前記第２の基板を一定温度で保持および降温させる過程において、前記第１の基板と前記第２の基板に温度差を設けないことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記第１の基板と前記第２の基板の間に、第１接合層と第２接合層と第３接合層と順に積層する工程と、
前記第１接合層と前記第２接合層と前記第３接合層とを挟んで、第１の基板と第２の基板を加熱して接合する工程と、
をさらに有していることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記加熱は、前記第１接合層と第２接合層とが固化して接合界面が固定された後で、膨張係数が低い一方の基板を他方の基板より高い温度に保ちながら降温させる工程であることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記第１の基板と前記第２の基板の間に、第１接合層と第２接合層とインサート層と第３接合層と順に積層する工程と、
前記第１接合層と前記第２接合層とインサート層と前記第３接合層とを挟んで、第１の基板と第２の基板を接合させて、加熱する工程と、
をさらに有していることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】
前記第１接合層はＡｕであり、前記第２接合層はＩｎ、Ｓｎ、ＡｕＳｎ、ＩｎＳｎのいずれかを主な材質とするものであり、前記第３接合層はＡｕであり、前記インサート層はＴｉ、Ｎｉ、Ｗのいずれかを主な材質とすることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項９】
前記第２接合層は、前記半導体積層体の第２の主面の側から順にＩｎ、Ａｕ、Ｔｉ、Ｐｔ、Ｔｉを積層して形成されたものであることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項１０】
ＧａＡｓを主な材質とする基板の一方の面にＩｎＧａＡｌＰを主な材質とする半導体積層体を設けて第１の基板を形成する工程と、
前記第１の基板にＧａＰを主な材質とする第２の基板を密着させる工程と、
前記第１の基板と前記第２の基板のうち、第２の基板に対して、第１の基板より高い温度で加熱して接合する工程と、
を有していることを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１の基板と前記第２の基板を昇温させる過程において、前記第１の基板と前記第２の基板のうち膨張係数が低い基板を他方の基板より高い温度に保つことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第１の基板と前記第２の基板を一定温度で保持および降温させる過程において、前記第１の基板と前記第２の基板に温度差を設けないことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記第１の基板と前記第２の基板の間に、第１接合層と第２接合層と第３接合層と順に積層する工程と、
前記第１接合層と前記第２接合層と前記第３接合層とを挟んで、第１の基板と第２の基板を加熱して接合する工程と、
をさらに有していることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１４】
前記加熱は、前記第１接合層と第２接合層との接合界面が固定された後で、膨張係数が低い一方の基板を他方の基板より高い温度に保ちながら降温させる工程であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１５】
前記第１の基板と前記第２の基板の間に、第１接合層と第２接合層とインサート層と第３接合層と順に積層する工程と、
前記第１接合層と前記第２接合層とインサート層と前記第３接合層とを挟んで、第１の基板と第２の基板を接合させて、加熱する工程と、
をさらに有していることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１６】
前記第１接合層はＡｕであり、前記第２接合層はＩｎ、Ｓｎ、ＡｕＳｎ、ＩｎＳｎのいずれかを主な材質とするものであり、前記第３接合層はＡｕであり、前記インサート層はＴｉ、Ｎｉ、Ｗのいずれかを主な材質とすることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１７】
前記第２接合層は、前記半導体積層体の第２の主面の側から順にＩｎ、Ａｕ、Ｔｉ、Ｐｔ、Ｔｉを積層して形成されたものであることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１】
支持基板の一方の面に半導体積層体を設けて第１の基板を形成する工程と、
前記第１の基板のうち半導体積層体が形成された面に、前記第１の基板の熱膨張係数とは異なる熱膨張係数を有する第２の基板を密着させる工程と、
前記第１の基板と前記第２の基板のうち、熱膨張係数が小さい一方の基板に対して、他方の基板より高い温度で加熱して接合する工程と、
を有していることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の基板は、サファイアを主な材質とする前記支持基板の一方の面にＧａＮを主な材質とする前記半導体積層体を設けた基板であり、前記第２の基板は、Ｓｉを主な材質とすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１の基板と前記第２の基板を昇温させる過程において、前記第１の基板と前記第２の基板のうち膨張係数が低い基板を他方の基板より高い温度に保つことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１の基板と前記第２の基板を一定温度で保持および降温させる過程において、前記第１の基板と前記第２の基板に温度差を設けないことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記第１の基板と前記第２の基板の間に、第１接合層と第２接合層と第３接合層と順に積層する工程と、
前記第１接合層と前記第２接合層と前記第３接合層とを挟んで、第１の基板と第２の基板を加熱して接合する工程と、
をさらに有していることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記加熱は、前記第１接合層と第２接合層とが固化して接合界面が固定された後で、膨張係数が低い一方の基板を他方の基板より高い温度に保ちながら降温させる工程であることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記第１の基板と前記第２の基板の間に、第１接合層と第２接合層とインサート層と第３接合層と順に積層する工程と、
前記第１接合層と前記第２接合層とインサート層と前記第３接合層とを挟んで、第１の基板と第２の基板を接合させて、加熱する工程と、
をさらに有していることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】
前記第１接合層はＡｕであり、前記第２接合層はＩｎ、Ｓｎ、ＡｕＳｎ、ＩｎＳｎのいずれかを主な材質とするものであり、前記第３接合層はＡｕであり、前記インサート層はＴｉ、Ｎｉ、Ｗのいずれかを主な材質とすることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項９】
前記第２接合層は、前記半導体積層体の第２の主面の側から順にＩｎ、Ａｕ、Ｔｉ、Ｐｔ、Ｔｉを積層して形成されたものであることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項１０】
ＧａＡｓを主な材質とする基板の一方の面にＩｎＧａＡｌＰを主な材質とする半導体積層体を設けて第１の基板を形成する工程と、
前記第１の基板にＧａＰを主な材質とする第２の基板を密着させる工程と、
前記第１の基板と前記第２の基板のうち、第２の基板に対して、第１の基板より高い温度で加熱して接合する工程と、
を有していることを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１の基板と前記第２の基板を昇温させる過程において、前記第１の基板と前記第２の基板のうち膨張係数が低い基板を他方の基板より高い温度に保つことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第１の基板と前記第２の基板を一定温度で保持および降温させる過程において、前記第１の基板と前記第２の基板に温度差を設けないことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記第１の基板と前記第２の基板の間に、第１接合層と第２接合層と第３接合層と順に積層する工程と、
前記第１接合層と前記第２接合層と前記第３接合層とを挟んで、第１の基板と第２の基板を加熱して接合する工程と、
をさらに有していることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１４】
前記加熱は、前記第１接合層と第２接合層との接合界面が固定された後で、膨張係数が低い一方の基板を他方の基板より高い温度に保ちながら降温させる工程であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１５】
前記第１の基板と前記第２の基板の間に、第１接合層と第２接合層とインサート層と第３接合層と順に積層する工程と、
前記第１接合層と前記第２接合層とインサート層と前記第３接合層とを挟んで、第１の基板と第２の基板を接合させて、加熱する工程と、
をさらに有していることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１６】
前記第１接合層はＡｕであり、前記第２接合層はＩｎ、Ｓｎ、ＡｕＳｎ、ＩｎＳｎのいずれかを主な材質とするものであり、前記第３接合層はＡｕであり、前記インサート層はＴｉ、Ｎｉ、Ｗのいずれかを主な材質とすることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１７】
前記第２接合層は、前記半導体積層体の第２の主面の側から順にＩｎ、Ａｕ、Ｔｉ、Ｐｔ、Ｔｉを積層して形成されたものであることを特徴とする請求項１０記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−８９８２８（Ｐ２０１２−８９８２８Ａ）
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願番号】特願２０１１−２０００３３（Ｐ２０１１−２０００３３）
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]