半導体装置の配線曲がりを削減または解消するためのシステム及び方法
半導体装置をパッケージングする方法であって、半導体装置内の素子間を相互接続する複数の導線の少なくとも２本の部分のみと交差するように絶縁材を塗布することを含む。また、この方法は、前記導線と素子を封入して半導体装置をパッケージングすることを含んでいる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置のパッケージングに関し、特に、パッケージ型半導体装置における配線の曲がりと動揺を低減又は解消する方法に関する。
【背景技術】
【０００２】
半導体装置の製作では、半導体装置の素子間を相互接続するために、導線（例えば、ボンディングワイヤ）が使用されることがよくある。例えば、図１は従来の半導体装置１００の要部を示す。半導体装置１００はリードフレーム１０２とリードフレーム接触子１０２ａを有する。半導体素子（例えば、ダイ）１０４がリードフレーム１０２上に設置される。ボンディングワイヤ１０６が、半導体素子１０４とリードフレーム接触子１０２ａとの間を相互接続している。オーバーモールド（overmold）１０８（例えば、モールド・コンパウンド）が、ボンディングワイヤ１０６と半導体素子１０４とリードフレーム接触子１０２ａを覆うように設けられる。図１に示す構成では、複数のボンディングワイヤ１０６を半導体装置１００に設けることで、半導体素子１０４上の複数の接続点と対応する複数のリードフレーム接触子１０２ａとの間を相互接続してもよい。
【０００３】
半導体装置１００の製造工程中において、隣接するボンディングワイヤ１０６間で短絡の発生、または１つ以上のボンディングワイヤ１０６に関連する断線が発生することがあり得る。例えば、製造工程中において、ボンディングワイヤ１０６の（揺れ、曲がり等の）動揺があると、隣接するボンディングワイヤ１０６間で短絡を引き起こすことになる。
【０００４】
図２は、ボンディングワイヤ１０６を覆う封入材１１０を有する従来の半導体装置２００を示す。また、封入材１１０は、ボンディングワイヤ１０６と各半導体素子１０４とリードフレーム接触子１０２ａとの間の接続点を被覆している。その他の点に関しては、図２に示す素子は、図１で図示し説明した素子と非常に類似した構成である。
【０００５】
図３は従来の半導体装置１００の斜視図であり、図１に示す装置と同様である。半導体素子１０４がリードフレーム１０２上に設けられている。複数のボンディングワイヤ１０６が設けられ、半導体素子１０４と対応するリードフレーム接触子１０２ａとの間を相互接続している。オーバーモールド１０８（特に、図３では一部切り欠き図として示す）が、半導体素子１０４とボンディングワイヤ１０６を覆うように設けられる。
【０００６】
図４は、従来の半導体装置４００の切断側面図を示す。図１−３に示す場合と同様に、半導体素子１０４がリードフレーム１０２上に設置され、ボンディングワイヤ１０６が、半導体素子１０４とリードフレーム接触子１０２ａとの間を相互接続している。封入材４１０は、各半導体素子１０４とボンディングワイヤ１０６を被覆するように設けられている。図４の構成では、オーバーモールド１０８が、半導体素子１０４の上部と下部に設けられている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１−４に示す上記従来の半導体装置の構成においては様々な問題点が見出される。上述のように、半導体装置の製作及び移動中において、ボンディングワイヤ１０６は接続点の１つ（即ち、半導体素子１０４又はリードフレーム接触子１０２ａ）において遊離（即ち、断線）することがある。更に、隣接するボンディングワイヤ１０６が（例えば、曲がりにより）互いに接近し、半導体装置内で短絡を発生することがある。これらの課題は、半導体装置のサイズを削減する要望（及びそれに対応して半導体装置の導線密度を高める要望）の観点から、特に問題となっている。これらの製造上の問題点は半導体ロット内の不完全な構成部品をもたらし、その結果、さらに製造コストを引き上げるとともに、信頼性の低下を招くことになる。
【課題を解決するための手段】
【０００８】
上記従来技術の課題を解消するために、本発明の一実施の形態において、半導体装置をパッケージングする方法が提供される。この方法は、半導体装置の素子間を相互接続する複数の導線の少なくとも２本の部分のみと交差するように絶縁材を塗布することを含む。また、この方法は、前記導線と素子を封入して半導体装置をパッケージングすることを含んでいる。
【０００９】
本発明の他の実施の形態では、半導体装置が提供される。この半導体装置は、複数の半導体素子と、複数の半導体素子間を相互接続する複数の導線を備える。また、半導体装置は、前記複数の導線の少なくとも２本の部分のみと交差するように塗布された絶縁材を備える。また、半導体装置は、前記導線と半導体素子を封入して半導体装置をパッケージングするための封入層を備える。
【発明を実施するための最良の形態】
【００１０】
本発明の選択された実施の形態の好ましい特徴について、添付の図面を参照して以下に説明する。ただし、本発明の精神と範囲は、図示のために選択された実施の形態に限定されるべきではない。また、図面は特定の縮尺またはサイズ割合を示すものではない。以下に説明する構成及び材料は、本発明の範囲内で任意に変更可能であるものとする。
【００１１】
ここで使用する半導体装置という用語は、集積回路、メモリ装置、ＤＳＰ（デジタル信号プロセッサ）、ＱＦＰ（クワッドフラットパッケージ）、ＰＢＧＡ（プラスチックボールグリッドアレー）、ＢＯＣ（ボードオンチップ）、ＣＯＢ（チップオンボード）、ＣＡＢＧＡ（チップアレーボールグリッドアレー）、及び離散的装置（即ち、１つの基板上に１つ以上設けられた非パッケージ型装置）等のパッケージ型半導体装置を含む装置の基板範疇に関する用語として使用している。更に、半導体素子という用語は、基板、ダイ、チップ、リードフレーム、リードフレーム接触子等を含む半導体装置の任意の要素について言及するものである。
【００１２】
概して、本発明は、半導体装置内の種々の半導体素子間を相互接続する複数の接続導線（例えば、ボンディングワイヤ）に交差するように（例えば、ポリマービーズ形状、細長い形状、または予め形成された形状の）絶縁材を配置する技術に関する。
【００１３】
絶縁材（例えば、ポリマーブリッジ）は、導線が（例えば、トランスファー成型等の）更なる処理中に絶縁分離される（即ち、短絡しない）ように、導線に更に安定性を付与する格子形状（即ち、格子ブリッジ）または構造を形成する。また、絶縁材が少なくとも一部が流体として付与される場合、絶縁材は、その流体力により、半導体装置の成型中に相互接続導線の回路網全体に渡って分布することができる。この絶縁分離と加えられた力の移行により、配線の曲がりと動揺が低減され、また、オーバーモールディング（全体被覆成型）により短絡の発生を削減または解消している。
【００１４】
（例えば、エポキシ樹脂等のポリマー材）の絶縁材を塗布した後で、加熱または紫外線エネルギーの少なくとも１つを用いて上記樹脂を硬化させる。次いで、オーバーモールド（全体被覆成型）が施され、配線が互いに近接する方向に動揺または「曲がる」ことのないパッケージ型半導体装置を提供することができる。
【００１５】
本発明のある実施形態によれば、ここで開示の方法及び装置は、特に、収縮及び集積装置の製造者により作成されたボンディングワイヤ構成の半導体装置の組立部品に好適である。本発明のある実施形態は、特に、長い導線／ボンディングワイヤを有するか又は複合ボンディングワイヤ構造（例えば、ＱＦＰ、積み重ねダイデバイス、ＢＧＡ等）を有する半導体装置に関して有用である。
【００１６】
従来の製造方法と対比して、本発明の種々の実施形態は、半導体装置に含まれる半導体素子の周囲または近傍に、リング状、矩形、及び・又は任意の好適な形状のごく僅かの絶縁材（例えば、ポリマー材）しか使用していない。
【００１７】
ここで説明するように、本発明のある実施形態によれば、従来の製造技術にはない更なる利点として、製造工程において更なる弾力性、導線の安定化用に使用される高価なポリマーの最小化、及び普遍的な半導体装置の応用等の利点が得られる。本発明の実施の形態によれば、複合半導体装置形体（例えば、積み重ね型ダイデバイス）における曲がりを低減し、例えばＱＦＰ及びＢＧＡにおける導線の長さを延長することを可能とする。
【００１８】
図５は、本発明の実施の形態による半導体装置５００の切断側面図を示す。半導体装置５００は、リードフレーム５０２上に設けられた半導体素子５０４（例えば、ダイ）を有する。例えば、半導体素子５０４は接着剤を用いてリードフレーム５０２に装着できる。ボンディングワイヤ５０６は、半導体素子５０４とリードフレーム接触子５０２ａとの間を相互接続している。オーバーモールド（全体被覆成型）５０８が装置に施される前に、絶縁材５１２がボンディングワイヤ５０６の一部分に導入される。例えば、絶縁材５１２は、矩形、リング形状及び・又は任意の好適な形状で、半導体素子５０４の周囲または近傍に導入してもよい。更に、絶縁材５１２は、（リードフレーム接触子５０２ａと反対側で）半導体素子５０４にさらに近接した位置に配置してもよい。その理由は、ボンディングワイヤ５０６は、リードフレーム接触子５０２ａの位置においてよりも半導体素子５０４の位置においてさらに近接した間隔を有する（即ち、隣接するボンディングワイヤ５０６が更に接近している）ことによる。また、代替例としては、絶縁材５１２を半導体素子５０４とリードフレーム接触子５０２ａ間の中央位置に配置してもよい。または、絶縁材５１２を、既存の装置において、所望に応じて、半導体素子５０４とリードフレーム接触子５０２ａ間の任意の複数位置に配置してもよい。
【００１９】
絶縁材５１２を複数のボンディングワイヤ５０６と交差するように設けることにより、ボンディングワイヤ５０６の相互間の位置が安定化する。絶縁材５１２を用いてボンディングワイヤ５０６の相互間の位置を安定化させることにより、オーバーモールド（全体被覆成型）５０８を形成中に隣接するボンディングワイヤ５０６が短絡する危険性が、完全には無くならないまでも、充分に低減される。また、ボンディングワイヤ５０６の位置を安定化させることにより、製造工程中のボンディングワイヤ５０６の断線も、充分に低減させることができる。
【００２０】
絶縁材５１２は、例えば、エポキシ樹脂等のポリマー材であってもよい。更に、絶縁材５１２は、ボンディングワイヤ５０６に絶縁材５１２を導入中に、ボンディングワイヤ５０６間に分布する絶縁粒子又はビーズを含んでもよい。このような絶縁ビーズは、ボンディングワイヤ５０６の相互の配置関係を更に安定化させる。本発明の実施の形体によれば、絶縁材内に分布する絶縁ビーズは、平均粒子径が略４．１μｍ、中間粒子径が４．５μｍ、最大粒子径が２０μｍである。これら絶縁ビーズは、例えば、球形のシリカ粒子であってもよい。
【００２１】
図６は半導体装置６００の切断側面図を示し、この半導体装置６００は図５に示す半導体装置５００と同様である。図５に示す本発明の実施の形態と同様に、図６はボンディングワイヤ５０６の一部と交差するように設けられた絶縁材５１２を示す。ただし、絶縁材５１２に加えて、図６は、ボンディングワイヤ５０６の他の部分と交差するように設けられた絶縁材５１４も示す。絶縁材５１４は絶縁材５１２と同様の形状（例えば、矩形、リング形状及び・又は任意の好適な形状で、半導体素子５０４の周囲または近傍）に設けることもできる。更に、絶縁材５１４は、エポキシ樹脂などのポリマー材であってもよく、図５で説明したように絶縁ビーズを含んでもよい。
【００２２】
図７は、リードフレーム７０２上に設けられた半導体素子７０４を備えた半導体装置７００を示す。ボンディングワイヤ７０６は、半導体素子７０４とリードフレーム接触子７０２ａとの間を相互接続している。絶縁材７１２がボンディングワイヤ７０６の一部と交差するように設けられ、ボンディングワイヤ７０６の相互間の配置を安定化している。図７に示す本発明の実施の形態では、ボンディングワイヤ７０６は略リング形状（及び・又は任意の好適な形状）で、半導体素子７０４の周囲又は近傍に設けられる。絶縁材７１２をボンディングワイヤ７０６の一部と交差するように設けたことにより、オーバーモールド７０８を形成する前及び形成中において、ボンディングワイヤ７０６の断線または短絡を充分に低減することができる。
【００２３】
図８は半導体装置８００の斜視図を示し、この半導体装置８００は図７に示す半導体装置と同様の構成である。ただし、図７に示すリング形状の絶縁材７１２に追加して、図８では絶縁材８１４がボンディングワイヤ７０６の一部と交差するように設けられている。絶縁材７１２に追加して絶縁材８１４を更に設けたことにより、ボンディングワイヤ７０６の相互間の配置を更に安定化させている。
【００２４】
図７では半導体装置７００は絶縁材リング７１２を１つだけ備え、図８では半導体装置８００は絶縁材リング７１２と絶縁材リング８１４とを備えているが、更にリング（又は他の形状部）の絶縁材を設けることもできる。このように、１つ、２つ、３つ又は任意の個数の絶縁材リング／ビーズを、希望に応じて、既存の半導体装置に対して設けることもできる。
【００２５】
図９はボンディングワイヤ９０６ａ，９０６ｂ，９０６ｃの断面図である。例えば、ボンディングワイヤ９０６ａ，９０６ｂ，９０６ｃは、半導体装置内において半導体素子（図９では図示せず）とリードフレーム接触子（図９では図示せず）との間を相互接続している。絶縁材９１２がボンディングワイヤ９０６ａ，９０６ｂ，９０６ｃの一部と交差するように設けられる。図９に示す本発明の実施の形態では、絶縁材９１２は絶縁ビーズを含む。絶縁ビーズは種々の異なる大きさであってもよく、絶縁ビーズは隣接するボンディングワイヤ間（例えば、ボンディングワイヤ９０６ａと９０６ｂ間）の距離よりも小さいので、絶縁ビーズは隣接するボンディングワイヤ間の位置に拡散することで、隣接するボンディングワイヤ間の安定性と絶縁性を強化している。
【００２６】
図９は、ボンディングワイヤ９０６ａと９０６ｂの中心間の距離（即ち、ピッチ）ｄ１を示す。また、図９は、ボンディングワイヤ９０６ａと９０６ｂ間の離間距離ｄ２を示す。本発明の実施の形態では、絶縁材は超微細ピッチのボンディングワイヤ構成の半導体装置に適用できる。例えば、このような微細構成の装置では距離ｄ１は略３５μｍ以下であり、このような装置では距離ｄ２は略１５μｍ以下とすることができる。（例えば、内部に拡散された絶縁ビーズを有する）絶縁材をボンディングワイヤの一部と交差するように設けることにより、本発明のボンディングワイヤの安定性の向上は、距離ｄ１とｄ２が小さい値の超微細ピッチのボンディングワイヤ構成の半導体装置にも適用される。
【００２７】
ここで記載の方法により半導体装置を製作することで、半導体装置内の導線密度を高めることができ、望ましくは、半導体装置のサイズを低減することが可能となる。
【００２８】
本発明による半導体装置を製作することの更なる利点は、絶縁材をボンディングワイヤの一部と交差するように設けたことにより、ボンディングワイヤを安定させるために必ずしも封入材を必要としないため、装置を封入処理するのに使用されるオーバーモールド／封入材料は、更に安価な材料と工程（例えば、「小滴の上塗り（glob-topping）」に対向するようなモールド型封入等）により構成することができることである。
【００２９】
本発明の種々の実施の形態に係る使用絶縁材に含まれるビーズは、任意の複数種類の絶縁ビーズであってもよい。例えば、ビーズはシリカ充填材で構成可能である。更に、絶縁ビーズは、サイズと形状が種々の変化型のものでもよい。
【００３０】
本発明の絶縁材は、高粘度の紫外線硬化シリカを含むことができる。例えば、絶縁材は、重量パーセントが５０−８５％のシリカで充填してもよい。
【００３１】
図１０は、本発明の実施の形態に係る絶縁材に使用される２種の異なるシリカ充填材（例えばＳｉＯ２等）の例示の粒子サイズ（例えば、粒子の径）の分布を示す棒グラフである。図１０に示す分布例では、シリカ２のビーズ粒子サイズは略０．０５ミクロンから略０．５ミクロンの範囲である。また、シリカ１のビーズ粒子サイズの分布は略０．５ミクロンから略２０ミクロンの範囲である。ここで、図１０の棒グラフのｙ軸はシリカ１とシリカ２の粒子の各々の各サイズのパーセンテージを示す。
【００３２】
図１０に示すシリカ充填材は、本発明のある実施形態による絶縁材（例えば、エポキシ樹脂）内で分散されたときに特に有用であることが判明した。シリカ１で示す球形のシリカの径サイズの個々の分布は、２４ミクロンより大のものは０％、２４ミクロンより小でかつ１６ミクロンより大のものは１．１％、１６ミクロンより小でかつ１２ミクロンより大のものは４．０％、１２ミクロンより小でかつ８ミクロンより大のものは１１．５％、８ミクロンより小でかつ６ミクロンより大のものは１２．８％、６ミクロンより小でかつ３ミクロンより大のものは３５．８％、３ミクロンより小でかつ２ミクロンより大のものは１３．３％、２ミクロンより小でかつ１ミクロンより大のものは１２．５％、１ミクロンより小でかつ０．５ミクロンより大のものは７．０％、０．５ミクロンより小でかつ０ミクロンより大のものは２．０％である。一方、シリカ２で示す球形のシリカの径サイズの個々の分布は、０．６ミクロンより大のものは０％、０．６ミクロンより小でかつ０．５ミクロンより大のものは０．５％、０．５ミクロンより小でかつ０．４５ミクロンより大のものは７．０３％、０．４５ミクロンより小でかつ０．４ミクロンより大のものは９．１３％、０．４ミクロンより小でかつ０．３５ミクロンより大のものは１２．８３％、０．３５ミクロンより小でかつ０．３ミクロンより大のものは１３．４３％、０．３５ミクロンより小でかつ０．３ミクロンより大のものは１３．３３％、０．３ミクロンより小でかつ０．２５ミクロンより大のものは９．３３％、０．２５ミクロンより小でかつ０．２ミクロンより大のものは５．８３％、０．２ミクロンより小でかつ０．１５ミクロンより大のものは４．３３％、０．１５ミクロンより小でかつ０．１ミクロンより大のものは５．８３％、０．１ミクロンより小でかつ０．０９ミクロンより大のものは５．９３％、０．０９ミクロンより小でかつ０．０８ミクロンより大のものは５．５３％、０．０８ミクロンより小でかつ０．０７ミクロンより大のものは４．９３％、０．０７ミクロンより小でかつ０．０６ミクロンより大のものは１．７３％、０．０６ミクロンより小さいものは０．３１％である。
【００３３】
上述のように、絶縁ビーズ（例えば、シリカ粒子）または種々変化する形状及びサイズは、本発明のある実施の形態による絶縁材において混合してもよい。例えば、シリカ１の粒子分布とシリカ２の粒子分布とを混合することが可能である。一実施の形態では、シリカ１の粒子分布の１０個の部分はシリカ２の粒子分布の３個の部分と混合される。このような混合が行われた場合のＳｉＯ２の粒子サイズ分布の棒グラフを図１１に示す。
【００３４】
図１１に示す球形シリカの混合物の径サイズの個々の分布は、２４ミクロンより大のものは０％、２４ミクロンより小でかつ１６ミクロンより大のものは０／８５％、１６ミクロンより小でかつ１２ミクロンより大のものは３．０８％、１２ミクロンより小でかつ８ミクロンより大のものは８．８５％、８ミクロンより小でかつ６ミクロンより大のものは９．８５％、６ミクロンより小でかつ３ミクロンより大のものは２７．５４％、３ミクロンより小でかつ２ミクロンより大のものは１０．２３％、２ミクロンより小でかつ１ミクロンより大のものは９．６２％、１ミクロンより小でかつ０．６ミクロンより大のものは５．５％、０．６ミクロンより小でかつ０．５ミクロンより大のものは３．１６％、０．５ミクロンより小でかつ０．４５ミクロンより大のものは２．１１％、０．４５ミクロンより小でかつ０．４ミクロンより大のものは２．９６％、０．４ミクロンより小でかつ０．３５ミクロンより大のものは３．１％、０．３５ミクロンより小でかつ０．３ミクロンより大のものは３．０８％、０．３ミクロンより小でかつ０．２５ミクロンより大のものは２．１５％、０．２５ミクロンより小でかつ０．２ミクロンより大のものは１．３５％、０．２ミクロンより小でかつ０．１５ミクロンより大のものは１．０％、０．１５ミクロンより小でかつ０．１ミクロンより大のものは１．３５％、０．１ミクロンより小でかつ０．０９ミクロンより大のものは１．３７％、０．０９ミクロンより小でかつ０．０８ミクロンより大のものは１．２８％、０．０８ミクロンより小でかつ０．０７ミクロンより大のものは１．１４％、０．０７ミクロンより小でかつ０．０６ミクロンより大のものは０．４％、０．６ミクロンより小でかつ０．５ミクロンより大のものは０．０７％、０．０５ミクロンより小のものは０％である。
【００３５】
図１２は半導体装置のパッケージング方法を示すフローチャートである。ステップ１２０２では、絶縁材が、半導体装置の素子間を相互接続している複数の導線の少なくとも２本の部分のみと交差するように塗布される。ステップ１２０４では、導線と半導体素子が封入され、半導体装置をパッケージングする。任意のステップ１２０６では、塗布工程後において絶縁材が硬化される。
【００３６】
本発明は、基本的には、半導体装置に含まれる半導体素子の周囲又は近傍に設けられたリング状または矩形状の絶縁材について記載しているが、このような形状の絶縁材に限定されるものではない。絶縁材は、導線が安定化されて配線曲がりが低減される限り、（例えば、直線上ブリッジ形状等の）種々の形状で設けることもできる。
【００３７】
また、絶縁性複合物を半導体装置の内部素子の周囲に実質環状に塗布してもよい。この環状形体は、リング状、円形、長円形、球形または矩形等の任意の複数の幾何学形状であってもよい。更に、幾何学形状は実質環状であるので、半導体装置の内部素子を完全に囲む必要はない。
【００３８】
本発明は、基本的には、エポキシ樹脂等のポリマー材の絶縁材について記載しているが、このような材料の絶縁材に限定されるものではない。半導体装置の素子間を相互接続している導線に安定性をもたらす限り、種々の他の絶縁材を使用してもよい。例えば、裏面粘着性を有する固体または実質固体の絶縁体をボンディングワイヤの一部に塗布することで、ボンディングワイヤを安定化させるとともに、隣接するボンディングワイヤ間の短絡の可能性を充分に低減することができる。または、絶縁テープをボンディングワイヤの一部に塗布することで、ボンディングワイヤを安定化させるとともに、隣接するボンディングワイヤ間の短絡の可能性を充分に低減することができる。
【００３９】
絶縁材に絶縁粒子を含む本発明の実施形態では、粒子としては基本的にはシリカ粒子について説明したが、粒子はシリカ粒子に限定されるものではない。粒子が半導体装置の素子間を相互接続している隣接導線間に分散する限り、他の種々の粒子又はビーズを絶縁材に使用することができる。
【００４０】
ここで記載した本発明の形態は単に例示として説明したものであり、その変形および追加の形態も請求範囲で規定する発明から外れることのない範囲で可能であることが理解されるであろう。
【図面の簡単な説明】
【００４１】
【図１】従来の半導体装置における半導体素子間の相互接続を示す切断側面図である。
【図２】従来の半導体装置における封入された半導体素子間の相互接続を示す切断側面図である。
【図３】従来の半導体装置における半導体素子間の複数の相互接続を示す斜視図である。
【図４】従来の半導体装置における封入された半導体素子間の相互接続を示す切断側面図である。
【図５】本発明の一実施形態による半導体装置における半導体素子間の相互接続を示す切断側面図である。
【図６】本発明の他の実施形態による半導体装置における半導体素子間の相互接続を示す切断側面図である。
【図７】本発明の一実施形態による半導体装置における半導体素子間の相互接続を示す斜視図である。
【図８】本発明の他の実施形態による半導体装置における半導体素子間の相互接続を示す斜視図である。
【図９】本発明の一実施形態による絶縁材によって分離された導線の断面図である。
【図１０】本発明の一実施形態による絶縁材に含まれるシリカ粒子サイズの分布を示すグラフ図である。
【図１１】本発明の一実施形態による絶縁材に含まれるシリカ粒子サイズの分布を示す他のグラフ図である。
【図１２】本発明の一実施形態による半導体装置のパッケージング方法を示すフローチャートである。
【符号の説明】
【００４２】
５００，７００，８００ 半導体装置、 ５０２，７０２ リードフレーム、 ５０２ａ，７０２ａ 接触子、 ５０４，７０４ 半導体素子、 ５０６，７０６ ボンディングワイヤ、 ５０８，７０８ オーバーモールド、 ５１２，７１２，８１４ 絶縁材、 ９０６ａ，９０６ｂ，９０６ｃ ボンディングワイヤ、 ９１２ 絶縁材
【技術分野】
【０００１】
本発明は半導体装置のパッケージングに関し、特に、パッケージ型半導体装置における配線の曲がりと動揺を低減又は解消する方法に関する。
【背景技術】
【０００２】
半導体装置の製作では、半導体装置の素子間を相互接続するために、導線（例えば、ボンディングワイヤ）が使用されることがよくある。例えば、図１は従来の半導体装置１００の要部を示す。半導体装置１００はリードフレーム１０２とリードフレーム接触子１０２ａを有する。半導体素子（例えば、ダイ）１０４がリードフレーム１０２上に設置される。ボンディングワイヤ１０６が、半導体素子１０４とリードフレーム接触子１０２ａとの間を相互接続している。オーバーモールド（overmold）１０８（例えば、モールド・コンパウンド）が、ボンディングワイヤ１０６と半導体素子１０４とリードフレーム接触子１０２ａを覆うように設けられる。図１に示す構成では、複数のボンディングワイヤ１０６を半導体装置１００に設けることで、半導体素子１０４上の複数の接続点と対応する複数のリードフレーム接触子１０２ａとの間を相互接続してもよい。
【０００３】
半導体装置１００の製造工程中において、隣接するボンディングワイヤ１０６間で短絡の発生、または１つ以上のボンディングワイヤ１０６に関連する断線が発生することがあり得る。例えば、製造工程中において、ボンディングワイヤ１０６の（揺れ、曲がり等の）動揺があると、隣接するボンディングワイヤ１０６間で短絡を引き起こすことになる。
【０００４】
図２は、ボンディングワイヤ１０６を覆う封入材１１０を有する従来の半導体装置２００を示す。また、封入材１１０は、ボンディングワイヤ１０６と各半導体素子１０４とリードフレーム接触子１０２ａとの間の接続点を被覆している。その他の点に関しては、図２に示す素子は、図１で図示し説明した素子と非常に類似した構成である。
【０００５】
図３は従来の半導体装置１００の斜視図であり、図１に示す装置と同様である。半導体素子１０４がリードフレーム１０２上に設けられている。複数のボンディングワイヤ１０６が設けられ、半導体素子１０４と対応するリードフレーム接触子１０２ａとの間を相互接続している。オーバーモールド１０８（特に、図３では一部切り欠き図として示す）が、半導体素子１０４とボンディングワイヤ１０６を覆うように設けられる。
【０００６】
図４は、従来の半導体装置４００の切断側面図を示す。図１−３に示す場合と同様に、半導体素子１０４がリードフレーム１０２上に設置され、ボンディングワイヤ１０６が、半導体素子１０４とリードフレーム接触子１０２ａとの間を相互接続している。封入材４１０は、各半導体素子１０４とボンディングワイヤ１０６を被覆するように設けられている。図４の構成では、オーバーモールド１０８が、半導体素子１０４の上部と下部に設けられている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１−４に示す上記従来の半導体装置の構成においては様々な問題点が見出される。上述のように、半導体装置の製作及び移動中において、ボンディングワイヤ１０６は接続点の１つ（即ち、半導体素子１０４又はリードフレーム接触子１０２ａ）において遊離（即ち、断線）することがある。更に、隣接するボンディングワイヤ１０６が（例えば、曲がりにより）互いに接近し、半導体装置内で短絡を発生することがある。これらの課題は、半導体装置のサイズを削減する要望（及びそれに対応して半導体装置の導線密度を高める要望）の観点から、特に問題となっている。これらの製造上の問題点は半導体ロット内の不完全な構成部品をもたらし、その結果、さらに製造コストを引き上げるとともに、信頼性の低下を招くことになる。
【課題を解決するための手段】
【０００８】
上記従来技術の課題を解消するために、本発明の一実施の形態において、半導体装置をパッケージングする方法が提供される。この方法は、半導体装置の素子間を相互接続する複数の導線の少なくとも２本の部分のみと交差するように絶縁材を塗布することを含む。また、この方法は、前記導線と素子を封入して半導体装置をパッケージングすることを含んでいる。
【０００９】
本発明の他の実施の形態では、半導体装置が提供される。この半導体装置は、複数の半導体素子と、複数の半導体素子間を相互接続する複数の導線を備える。また、半導体装置は、前記複数の導線の少なくとも２本の部分のみと交差するように塗布された絶縁材を備える。また、半導体装置は、前記導線と半導体素子を封入して半導体装置をパッケージングするための封入層を備える。
【発明を実施するための最良の形態】
【００１０】
本発明の選択された実施の形態の好ましい特徴について、添付の図面を参照して以下に説明する。ただし、本発明の精神と範囲は、図示のために選択された実施の形態に限定されるべきではない。また、図面は特定の縮尺またはサイズ割合を示すものではない。以下に説明する構成及び材料は、本発明の範囲内で任意に変更可能であるものとする。
【００１１】
ここで使用する半導体装置という用語は、集積回路、メモリ装置、ＤＳＰ（デジタル信号プロセッサ）、ＱＦＰ（クワッドフラットパッケージ）、ＰＢＧＡ（プラスチックボールグリッドアレー）、ＢＯＣ（ボードオンチップ）、ＣＯＢ（チップオンボード）、ＣＡＢＧＡ（チップアレーボールグリッドアレー）、及び離散的装置（即ち、１つの基板上に１つ以上設けられた非パッケージ型装置）等のパッケージ型半導体装置を含む装置の基板範疇に関する用語として使用している。更に、半導体素子という用語は、基板、ダイ、チップ、リードフレーム、リードフレーム接触子等を含む半導体装置の任意の要素について言及するものである。
【００１２】
概して、本発明は、半導体装置内の種々の半導体素子間を相互接続する複数の接続導線（例えば、ボンディングワイヤ）に交差するように（例えば、ポリマービーズ形状、細長い形状、または予め形成された形状の）絶縁材を配置する技術に関する。
【００１３】
絶縁材（例えば、ポリマーブリッジ）は、導線が（例えば、トランスファー成型等の）更なる処理中に絶縁分離される（即ち、短絡しない）ように、導線に更に安定性を付与する格子形状（即ち、格子ブリッジ）または構造を形成する。また、絶縁材が少なくとも一部が流体として付与される場合、絶縁材は、その流体力により、半導体装置の成型中に相互接続導線の回路網全体に渡って分布することができる。この絶縁分離と加えられた力の移行により、配線の曲がりと動揺が低減され、また、オーバーモールディング（全体被覆成型）により短絡の発生を削減または解消している。
【００１４】
（例えば、エポキシ樹脂等のポリマー材）の絶縁材を塗布した後で、加熱または紫外線エネルギーの少なくとも１つを用いて上記樹脂を硬化させる。次いで、オーバーモールド（全体被覆成型）が施され、配線が互いに近接する方向に動揺または「曲がる」ことのないパッケージ型半導体装置を提供することができる。
【００１５】
本発明のある実施形態によれば、ここで開示の方法及び装置は、特に、収縮及び集積装置の製造者により作成されたボンディングワイヤ構成の半導体装置の組立部品に好適である。本発明のある実施形態は、特に、長い導線／ボンディングワイヤを有するか又は複合ボンディングワイヤ構造（例えば、ＱＦＰ、積み重ねダイデバイス、ＢＧＡ等）を有する半導体装置に関して有用である。
【００１６】
従来の製造方法と対比して、本発明の種々の実施形態は、半導体装置に含まれる半導体素子の周囲または近傍に、リング状、矩形、及び・又は任意の好適な形状のごく僅かの絶縁材（例えば、ポリマー材）しか使用していない。
【００１７】
ここで説明するように、本発明のある実施形態によれば、従来の製造技術にはない更なる利点として、製造工程において更なる弾力性、導線の安定化用に使用される高価なポリマーの最小化、及び普遍的な半導体装置の応用等の利点が得られる。本発明の実施の形態によれば、複合半導体装置形体（例えば、積み重ね型ダイデバイス）における曲がりを低減し、例えばＱＦＰ及びＢＧＡにおける導線の長さを延長することを可能とする。
【００１８】
図５は、本発明の実施の形態による半導体装置５００の切断側面図を示す。半導体装置５００は、リードフレーム５０２上に設けられた半導体素子５０４（例えば、ダイ）を有する。例えば、半導体素子５０４は接着剤を用いてリードフレーム５０２に装着できる。ボンディングワイヤ５０６は、半導体素子５０４とリードフレーム接触子５０２ａとの間を相互接続している。オーバーモールド（全体被覆成型）５０８が装置に施される前に、絶縁材５１２がボンディングワイヤ５０６の一部分に導入される。例えば、絶縁材５１２は、矩形、リング形状及び・又は任意の好適な形状で、半導体素子５０４の周囲または近傍に導入してもよい。更に、絶縁材５１２は、（リードフレーム接触子５０２ａと反対側で）半導体素子５０４にさらに近接した位置に配置してもよい。その理由は、ボンディングワイヤ５０６は、リードフレーム接触子５０２ａの位置においてよりも半導体素子５０４の位置においてさらに近接した間隔を有する（即ち、隣接するボンディングワイヤ５０６が更に接近している）ことによる。また、代替例としては、絶縁材５１２を半導体素子５０４とリードフレーム接触子５０２ａ間の中央位置に配置してもよい。または、絶縁材５１２を、既存の装置において、所望に応じて、半導体素子５０４とリードフレーム接触子５０２ａ間の任意の複数位置に配置してもよい。
【００１９】
絶縁材５１２を複数のボンディングワイヤ５０６と交差するように設けることにより、ボンディングワイヤ５０６の相互間の位置が安定化する。絶縁材５１２を用いてボンディングワイヤ５０６の相互間の位置を安定化させることにより、オーバーモールド（全体被覆成型）５０８を形成中に隣接するボンディングワイヤ５０６が短絡する危険性が、完全には無くならないまでも、充分に低減される。また、ボンディングワイヤ５０６の位置を安定化させることにより、製造工程中のボンディングワイヤ５０６の断線も、充分に低減させることができる。
【００２０】
絶縁材５１２は、例えば、エポキシ樹脂等のポリマー材であってもよい。更に、絶縁材５１２は、ボンディングワイヤ５０６に絶縁材５１２を導入中に、ボンディングワイヤ５０６間に分布する絶縁粒子又はビーズを含んでもよい。このような絶縁ビーズは、ボンディングワイヤ５０６の相互の配置関係を更に安定化させる。本発明の実施の形体によれば、絶縁材内に分布する絶縁ビーズは、平均粒子径が略４．１μｍ、中間粒子径が４．５μｍ、最大粒子径が２０μｍである。これら絶縁ビーズは、例えば、球形のシリカ粒子であってもよい。
【００２１】
図６は半導体装置６００の切断側面図を示し、この半導体装置６００は図５に示す半導体装置５００と同様である。図５に示す本発明の実施の形態と同様に、図６はボンディングワイヤ５０６の一部と交差するように設けられた絶縁材５１２を示す。ただし、絶縁材５１２に加えて、図６は、ボンディングワイヤ５０６の他の部分と交差するように設けられた絶縁材５１４も示す。絶縁材５１４は絶縁材５１２と同様の形状（例えば、矩形、リング形状及び・又は任意の好適な形状で、半導体素子５０４の周囲または近傍）に設けることもできる。更に、絶縁材５１４は、エポキシ樹脂などのポリマー材であってもよく、図５で説明したように絶縁ビーズを含んでもよい。
【００２２】
図７は、リードフレーム７０２上に設けられた半導体素子７０４を備えた半導体装置７００を示す。ボンディングワイヤ７０６は、半導体素子７０４とリードフレーム接触子７０２ａとの間を相互接続している。絶縁材７１２がボンディングワイヤ７０６の一部と交差するように設けられ、ボンディングワイヤ７０６の相互間の配置を安定化している。図７に示す本発明の実施の形態では、ボンディングワイヤ７０６は略リング形状（及び・又は任意の好適な形状）で、半導体素子７０４の周囲又は近傍に設けられる。絶縁材７１２をボンディングワイヤ７０６の一部と交差するように設けたことにより、オーバーモールド７０８を形成する前及び形成中において、ボンディングワイヤ７０６の断線または短絡を充分に低減することができる。
【００２３】
図８は半導体装置８００の斜視図を示し、この半導体装置８００は図７に示す半導体装置と同様の構成である。ただし、図７に示すリング形状の絶縁材７１２に追加して、図８では絶縁材８１４がボンディングワイヤ７０６の一部と交差するように設けられている。絶縁材７１２に追加して絶縁材８１４を更に設けたことにより、ボンディングワイヤ７０６の相互間の配置を更に安定化させている。
【００２４】
図７では半導体装置７００は絶縁材リング７１２を１つだけ備え、図８では半導体装置８００は絶縁材リング７１２と絶縁材リング８１４とを備えているが、更にリング（又は他の形状部）の絶縁材を設けることもできる。このように、１つ、２つ、３つ又は任意の個数の絶縁材リング／ビーズを、希望に応じて、既存の半導体装置に対して設けることもできる。
【００２５】
図９はボンディングワイヤ９０６ａ，９０６ｂ，９０６ｃの断面図である。例えば、ボンディングワイヤ９０６ａ，９０６ｂ，９０６ｃは、半導体装置内において半導体素子（図９では図示せず）とリードフレーム接触子（図９では図示せず）との間を相互接続している。絶縁材９１２がボンディングワイヤ９０６ａ，９０６ｂ，９０６ｃの一部と交差するように設けられる。図９に示す本発明の実施の形態では、絶縁材９１２は絶縁ビーズを含む。絶縁ビーズは種々の異なる大きさであってもよく、絶縁ビーズは隣接するボンディングワイヤ間（例えば、ボンディングワイヤ９０６ａと９０６ｂ間）の距離よりも小さいので、絶縁ビーズは隣接するボンディングワイヤ間の位置に拡散することで、隣接するボンディングワイヤ間の安定性と絶縁性を強化している。
【００２６】
図９は、ボンディングワイヤ９０６ａと９０６ｂの中心間の距離（即ち、ピッチ）ｄ１を示す。また、図９は、ボンディングワイヤ９０６ａと９０６ｂ間の離間距離ｄ２を示す。本発明の実施の形態では、絶縁材は超微細ピッチのボンディングワイヤ構成の半導体装置に適用できる。例えば、このような微細構成の装置では距離ｄ１は略３５μｍ以下であり、このような装置では距離ｄ２は略１５μｍ以下とすることができる。（例えば、内部に拡散された絶縁ビーズを有する）絶縁材をボンディングワイヤの一部と交差するように設けることにより、本発明のボンディングワイヤの安定性の向上は、距離ｄ１とｄ２が小さい値の超微細ピッチのボンディングワイヤ構成の半導体装置にも適用される。
【００２７】
ここで記載の方法により半導体装置を製作することで、半導体装置内の導線密度を高めることができ、望ましくは、半導体装置のサイズを低減することが可能となる。
【００２８】
本発明による半導体装置を製作することの更なる利点は、絶縁材をボンディングワイヤの一部と交差するように設けたことにより、ボンディングワイヤを安定させるために必ずしも封入材を必要としないため、装置を封入処理するのに使用されるオーバーモールド／封入材料は、更に安価な材料と工程（例えば、「小滴の上塗り（glob-topping）」に対向するようなモールド型封入等）により構成することができることである。
【００２９】
本発明の種々の実施の形態に係る使用絶縁材に含まれるビーズは、任意の複数種類の絶縁ビーズであってもよい。例えば、ビーズはシリカ充填材で構成可能である。更に、絶縁ビーズは、サイズと形状が種々の変化型のものでもよい。
【００３０】
本発明の絶縁材は、高粘度の紫外線硬化シリカを含むことができる。例えば、絶縁材は、重量パーセントが５０−８５％のシリカで充填してもよい。
【００３１】
図１０は、本発明の実施の形態に係る絶縁材に使用される２種の異なるシリカ充填材（例えばＳｉＯ２等）の例示の粒子サイズ（例えば、粒子の径）の分布を示す棒グラフである。図１０に示す分布例では、シリカ２のビーズ粒子サイズは略０．０５ミクロンから略０．５ミクロンの範囲である。また、シリカ１のビーズ粒子サイズの分布は略０．５ミクロンから略２０ミクロンの範囲である。ここで、図１０の棒グラフのｙ軸はシリカ１とシリカ２の粒子の各々の各サイズのパーセンテージを示す。
【００３２】
図１０に示すシリカ充填材は、本発明のある実施形態による絶縁材（例えば、エポキシ樹脂）内で分散されたときに特に有用であることが判明した。シリカ１で示す球形のシリカの径サイズの個々の分布は、２４ミクロンより大のものは０％、２４ミクロンより小でかつ１６ミクロンより大のものは１．１％、１６ミクロンより小でかつ１２ミクロンより大のものは４．０％、１２ミクロンより小でかつ８ミクロンより大のものは１１．５％、８ミクロンより小でかつ６ミクロンより大のものは１２．８％、６ミクロンより小でかつ３ミクロンより大のものは３５．８％、３ミクロンより小でかつ２ミクロンより大のものは１３．３％、２ミクロンより小でかつ１ミクロンより大のものは１２．５％、１ミクロンより小でかつ０．５ミクロンより大のものは７．０％、０．５ミクロンより小でかつ０ミクロンより大のものは２．０％である。一方、シリカ２で示す球形のシリカの径サイズの個々の分布は、０．６ミクロンより大のものは０％、０．６ミクロンより小でかつ０．５ミクロンより大のものは０．５％、０．５ミクロンより小でかつ０．４５ミクロンより大のものは７．０３％、０．４５ミクロンより小でかつ０．４ミクロンより大のものは９．１３％、０．４ミクロンより小でかつ０．３５ミクロンより大のものは１２．８３％、０．３５ミクロンより小でかつ０．３ミクロンより大のものは１３．４３％、０．３５ミクロンより小でかつ０．３ミクロンより大のものは１３．３３％、０．３ミクロンより小でかつ０．２５ミクロンより大のものは９．３３％、０．２５ミクロンより小でかつ０．２ミクロンより大のものは５．８３％、０．２ミクロンより小でかつ０．１５ミクロンより大のものは４．３３％、０．１５ミクロンより小でかつ０．１ミクロンより大のものは５．８３％、０．１ミクロンより小でかつ０．０９ミクロンより大のものは５．９３％、０．０９ミクロンより小でかつ０．０８ミクロンより大のものは５．５３％、０．０８ミクロンより小でかつ０．０７ミクロンより大のものは４．９３％、０．０７ミクロンより小でかつ０．０６ミクロンより大のものは１．７３％、０．０６ミクロンより小さいものは０．３１％である。
【００３３】
上述のように、絶縁ビーズ（例えば、シリカ粒子）または種々変化する形状及びサイズは、本発明のある実施の形態による絶縁材において混合してもよい。例えば、シリカ１の粒子分布とシリカ２の粒子分布とを混合することが可能である。一実施の形態では、シリカ１の粒子分布の１０個の部分はシリカ２の粒子分布の３個の部分と混合される。このような混合が行われた場合のＳｉＯ２の粒子サイズ分布の棒グラフを図１１に示す。
【００３４】
図１１に示す球形シリカの混合物の径サイズの個々の分布は、２４ミクロンより大のものは０％、２４ミクロンより小でかつ１６ミクロンより大のものは０／８５％、１６ミクロンより小でかつ１２ミクロンより大のものは３．０８％、１２ミクロンより小でかつ８ミクロンより大のものは８．８５％、８ミクロンより小でかつ６ミクロンより大のものは９．８５％、６ミクロンより小でかつ３ミクロンより大のものは２７．５４％、３ミクロンより小でかつ２ミクロンより大のものは１０．２３％、２ミクロンより小でかつ１ミクロンより大のものは９．６２％、１ミクロンより小でかつ０．６ミクロンより大のものは５．５％、０．６ミクロンより小でかつ０．５ミクロンより大のものは３．１６％、０．５ミクロンより小でかつ０．４５ミクロンより大のものは２．１１％、０．４５ミクロンより小でかつ０．４ミクロンより大のものは２．９６％、０．４ミクロンより小でかつ０．３５ミクロンより大のものは３．１％、０．３５ミクロンより小でかつ０．３ミクロンより大のものは３．０８％、０．３ミクロンより小でかつ０．２５ミクロンより大のものは２．１５％、０．２５ミクロンより小でかつ０．２ミクロンより大のものは１．３５％、０．２ミクロンより小でかつ０．１５ミクロンより大のものは１．０％、０．１５ミクロンより小でかつ０．１ミクロンより大のものは１．３５％、０．１ミクロンより小でかつ０．０９ミクロンより大のものは１．３７％、０．０９ミクロンより小でかつ０．０８ミクロンより大のものは１．２８％、０．０８ミクロンより小でかつ０．０７ミクロンより大のものは１．１４％、０．０７ミクロンより小でかつ０．０６ミクロンより大のものは０．４％、０．６ミクロンより小でかつ０．５ミクロンより大のものは０．０７％、０．０５ミクロンより小のものは０％である。
【００３５】
図１２は半導体装置のパッケージング方法を示すフローチャートである。ステップ１２０２では、絶縁材が、半導体装置の素子間を相互接続している複数の導線の少なくとも２本の部分のみと交差するように塗布される。ステップ１２０４では、導線と半導体素子が封入され、半導体装置をパッケージングする。任意のステップ１２０６では、塗布工程後において絶縁材が硬化される。
【００３６】
本発明は、基本的には、半導体装置に含まれる半導体素子の周囲又は近傍に設けられたリング状または矩形状の絶縁材について記載しているが、このような形状の絶縁材に限定されるものではない。絶縁材は、導線が安定化されて配線曲がりが低減される限り、（例えば、直線上ブリッジ形状等の）種々の形状で設けることもできる。
【００３７】
また、絶縁性複合物を半導体装置の内部素子の周囲に実質環状に塗布してもよい。この環状形体は、リング状、円形、長円形、球形または矩形等の任意の複数の幾何学形状であってもよい。更に、幾何学形状は実質環状であるので、半導体装置の内部素子を完全に囲む必要はない。
【００３８】
本発明は、基本的には、エポキシ樹脂等のポリマー材の絶縁材について記載しているが、このような材料の絶縁材に限定されるものではない。半導体装置の素子間を相互接続している導線に安定性をもたらす限り、種々の他の絶縁材を使用してもよい。例えば、裏面粘着性を有する固体または実質固体の絶縁体をボンディングワイヤの一部に塗布することで、ボンディングワイヤを安定化させるとともに、隣接するボンディングワイヤ間の短絡の可能性を充分に低減することができる。または、絶縁テープをボンディングワイヤの一部に塗布することで、ボンディングワイヤを安定化させるとともに、隣接するボンディングワイヤ間の短絡の可能性を充分に低減することができる。
【００３９】
絶縁材に絶縁粒子を含む本発明の実施形態では、粒子としては基本的にはシリカ粒子について説明したが、粒子はシリカ粒子に限定されるものではない。粒子が半導体装置の素子間を相互接続している隣接導線間に分散する限り、他の種々の粒子又はビーズを絶縁材に使用することができる。
【００４０】
ここで記載した本発明の形態は単に例示として説明したものであり、その変形および追加の形態も請求範囲で規定する発明から外れることのない範囲で可能であることが理解されるであろう。
【図面の簡単な説明】
【００４１】
【図１】従来の半導体装置における半導体素子間の相互接続を示す切断側面図である。
【図２】従来の半導体装置における封入された半導体素子間の相互接続を示す切断側面図である。
【図３】従来の半導体装置における半導体素子間の複数の相互接続を示す斜視図である。
【図４】従来の半導体装置における封入された半導体素子間の相互接続を示す切断側面図である。
【図５】本発明の一実施形態による半導体装置における半導体素子間の相互接続を示す切断側面図である。
【図６】本発明の他の実施形態による半導体装置における半導体素子間の相互接続を示す切断側面図である。
【図７】本発明の一実施形態による半導体装置における半導体素子間の相互接続を示す斜視図である。
【図８】本発明の他の実施形態による半導体装置における半導体素子間の相互接続を示す斜視図である。
【図９】本発明の一実施形態による絶縁材によって分離された導線の断面図である。
【図１０】本発明の一実施形態による絶縁材に含まれるシリカ粒子サイズの分布を示すグラフ図である。
【図１１】本発明の一実施形態による絶縁材に含まれるシリカ粒子サイズの分布を示す他のグラフ図である。
【図１２】本発明の一実施形態による半導体装置のパッケージング方法を示すフローチャートである。
【符号の説明】
【００４２】
５００，７００，８００ 半導体装置、 ５０２，７０２ リードフレーム、 ５０２ａ，７０２ａ 接触子、 ５０４，７０４ 半導体素子、 ５０６，７０６ ボンディングワイヤ、 ５０８，７０８ オーバーモールド、 ５１２，７１２，８１４ 絶縁材、 ９０６ａ，９０６ｂ，９０６ｃ ボンディングワイヤ、 ９１２ 絶縁材
【特許請求の範囲】
【請求項１】
半導体装置の素子間を相互接続する複数の導線の少なくとも２本の部分のみと交差するように絶縁材を塗布する工程と、
前記導線と前記素子を封入して前記半導体装置をパッケージングする工程と、
を備えたことを特徴とする半導体装置のパッケージング方法。
【請求項２】
前記塗布工程後に、前記絶縁材を硬化する工程を更に有する請求項１記載の方法。
【請求項３】
前記硬化する工程は、前記絶縁材を加熱することと前記絶縁材に紫外線照射を施すことの少なくとも１つを含む請求項２記載の方法。
【請求項４】
前記塗布工程は、球形シリカ粒子を有する絶縁混合物を前記複数の導線の部分に塗布することを含む請求項１記載の方法。
【請求項５】
前記絶縁混合物が前記半導体装置の内部素子の周囲に実質環状に塗布される請求項４記載の方法。
【請求項６】
前記絶縁混合物は少なくとも２つの幾何学形状の構造で塗布され、各幾何学形状の構造が前記半導体装置の内部素子の周囲を環状に略囲むことを特徴とする請求項４記載の方法。
【請求項７】
前記塗布工程は、裏面粘着性を有する固体の絶縁体を前記複数の導線の部分に塗布し、前記絶縁体の裏面粘着部が前記複数の導線の部分と接触する請求項１記載の方法。
【請求項８】
前記塗布工程は、絶縁テープを前記複数の導線の部分に塗布する請求項１記載の方法。
【請求項９】
前記塗布工程は、連続的なビーズの絶縁材を、前記半導体装置の素子間を相互接続している複数の導線の少なくとも２本の部分のみと交差するように塗布することを含む請求項１記載の方法。
【請求項１０】
前記塗布工程は、前記絶縁材を前記半導体装置の内部素子の周辺部の周囲に塗布する請求項１記載の方法。
【請求項１１】
前記塗布工程は、前記絶縁材を、前記半導体装置の内部素子の周辺部の周囲に、少なくとも２つの区別される構造で塗布することを含み、前記２つの構造は互いに接触しない請求項１記載の方法。
【請求項１２】
複数の半導体素子と、
前記複数の半導体素子間を相互接続する複数の導線と、
前記複数の導線の少なくとも２本の部分のみと交差するように塗布された絶縁材と、を備えたことを特徴とする半導体装置。
【請求項１３】
前記導線と素子を封入して前記半導体装置をパッケージングするための封入層を更に備えた請求項１２記載の半導体装置。
【請求項１４】
前記複数の半導体素子は、複数の第１の接触部を有する少なくとも１つの半導体ダイと、複数の第２の接触部を有するリードフレームとを備え、前記複数の導線は、前記複数の第１の接触部と前記複数の第２の接触部との間を相互接続する請求項１２記載の半導体装置。
【請求項１５】
前記絶縁材が、前記半導体ダイに隣接した前記複数の導線の前記少なくとも２本の前記部分と交差するように配置された請求項１４記載の半導体装置。
【請求項１６】
前記絶縁材が、前記半導体ダイと前記リードフレーム間の略中央位置で前記複数の導線の前記少なくとも２本の前記部分と交差するように配置された請求項１４記載の半導体装置。
【請求項１７】
前記絶縁材は硬化可能な絶縁材である請求項１２記載の半導体装置。
【請求項１８】
前記絶縁材は、加熱により硬化可能な絶縁材と紫外線照射により硬化可能な絶縁材の少なくとも１つである請求項１２記載の半導体装置。
【請求項１９】
前記絶縁材は複数の球形シリカ粒子を有する請求項１２記載の半導体装置。
【請求項２０】
前記絶縁材が前記半導体装置の内部素子の周辺部の周囲に塗布される請求項１２記載の半導体装置。
【請求項２１】
前記絶縁材は、前記半導体装置の内部素子の周辺部の周囲に、少なくとも２つの区別される構造で塗布され、前記２つの構造は互いに接触しない請求項１２記載の半導体装置。
【請求項２２】
前記絶縁材は、前記複数の導線の前記少なくとも２本の前記部分と接触する接着成分を含む実質固体の絶縁体を備えた請求項１２記載の半導体装置。
【請求項２３】
前記絶縁材は絶縁テープである請求項１２記載の半導体装置。
【請求項１】
半導体装置の素子間を相互接続する複数の導線の少なくとも２本の部分のみと交差するように絶縁材を塗布する工程と、
前記導線と前記素子を封入して前記半導体装置をパッケージングする工程と、
を備えたことを特徴とする半導体装置のパッケージング方法。
【請求項２】
前記塗布工程後に、前記絶縁材を硬化する工程を更に有する請求項１記載の方法。
【請求項３】
前記硬化する工程は、前記絶縁材を加熱することと前記絶縁材に紫外線照射を施すことの少なくとも１つを含む請求項２記載の方法。
【請求項４】
前記塗布工程は、球形シリカ粒子を有する絶縁混合物を前記複数の導線の部分に塗布することを含む請求項１記載の方法。
【請求項５】
前記絶縁混合物が前記半導体装置の内部素子の周囲に実質環状に塗布される請求項４記載の方法。
【請求項６】
前記絶縁混合物は少なくとも２つの幾何学形状の構造で塗布され、各幾何学形状の構造が前記半導体装置の内部素子の周囲を環状に略囲むことを特徴とする請求項４記載の方法。
【請求項７】
前記塗布工程は、裏面粘着性を有する固体の絶縁体を前記複数の導線の部分に塗布し、前記絶縁体の裏面粘着部が前記複数の導線の部分と接触する請求項１記載の方法。
【請求項８】
前記塗布工程は、絶縁テープを前記複数の導線の部分に塗布する請求項１記載の方法。
【請求項９】
前記塗布工程は、連続的なビーズの絶縁材を、前記半導体装置の素子間を相互接続している複数の導線の少なくとも２本の部分のみと交差するように塗布することを含む請求項１記載の方法。
【請求項１０】
前記塗布工程は、前記絶縁材を前記半導体装置の内部素子の周辺部の周囲に塗布する請求項１記載の方法。
【請求項１１】
前記塗布工程は、前記絶縁材を、前記半導体装置の内部素子の周辺部の周囲に、少なくとも２つの区別される構造で塗布することを含み、前記２つの構造は互いに接触しない請求項１記載の方法。
【請求項１２】
複数の半導体素子と、
前記複数の半導体素子間を相互接続する複数の導線と、
前記複数の導線の少なくとも２本の部分のみと交差するように塗布された絶縁材と、を備えたことを特徴とする半導体装置。
【請求項１３】
前記導線と素子を封入して前記半導体装置をパッケージングするための封入層を更に備えた請求項１２記載の半導体装置。
【請求項１４】
前記複数の半導体素子は、複数の第１の接触部を有する少なくとも１つの半導体ダイと、複数の第２の接触部を有するリードフレームとを備え、前記複数の導線は、前記複数の第１の接触部と前記複数の第２の接触部との間を相互接続する請求項１２記載の半導体装置。
【請求項１５】
前記絶縁材が、前記半導体ダイに隣接した前記複数の導線の前記少なくとも２本の前記部分と交差するように配置された請求項１４記載の半導体装置。
【請求項１６】
前記絶縁材が、前記半導体ダイと前記リードフレーム間の略中央位置で前記複数の導線の前記少なくとも２本の前記部分と交差するように配置された請求項１４記載の半導体装置。
【請求項１７】
前記絶縁材は硬化可能な絶縁材である請求項１２記載の半導体装置。
【請求項１８】
前記絶縁材は、加熱により硬化可能な絶縁材と紫外線照射により硬化可能な絶縁材の少なくとも１つである請求項１２記載の半導体装置。
【請求項１９】
前記絶縁材は複数の球形シリカ粒子を有する請求項１２記載の半導体装置。
【請求項２０】
前記絶縁材が前記半導体装置の内部素子の周辺部の周囲に塗布される請求項１２記載の半導体装置。
【請求項２１】
前記絶縁材は、前記半導体装置の内部素子の周辺部の周囲に、少なくとも２つの区別される構造で塗布され、前記２つの構造は互いに接触しない請求項１２記載の半導体装置。
【請求項２２】
前記絶縁材は、前記複数の導線の前記少なくとも２本の前記部分と接触する接着成分を含む実質固体の絶縁体を備えた請求項１２記載の半導体装置。
【請求項２３】
前記絶縁材は絶縁テープである請求項１２記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公表番号】特表２００７−５０９４９１（Ｐ２００７−５０９４９１Ａ）
【公表日】平成１９年４月１２日（２００７．４．１２）
【国際特許分類】
【出願番号】特願２００６−５３５３２４（Ｐ２００６−５３５３２４）
【出願日】平成１６年６月７日（２００４．６．７）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０１７９８１
【国際公開番号】ＷＯ２００５／０４１２９８
【国際公開日】平成１７年５月６日（２００５．５．６）
【出願人】（５０３２７４５７９）キューリック・アンド・ソファ・インベストメンツ・インコーポレイテッド (2)
【氏名又は名称原語表記】ＫＵＬＩＣＫＥ ＆ ＳＯＦＦＡ ＩＮＶＥＳＴＭＥＮＴＳ， ＩＮＣ．
【Ｆターム（参考）】
【公表日】平成１９年４月１２日（２００７．４．１２）
【国際特許分類】
【出願日】平成１６年６月７日（２００４．６．７）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０１７９８１
【国際公開番号】ＷＯ２００５／０４１２９８
【国際公開日】平成１７年５月６日（２００５．５．６）
【出願人】（５０３２７４５７９）キューリック・アンド・ソファ・インベストメンツ・インコーポレイテッド (2)
【氏名又は名称原語表記】ＫＵＬＩＣＫＥ ＆ ＳＯＦＦＡ ＩＮＶＥＳＴＭＥＮＴＳ， ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]