半導体装置用両面配線テープキャリアおよびその製造方法
【課題】絶縁テープの両面を覆う導体箔間の導通信頼性を高め、配線パターンのファインピッチ化を可能とし、配線パターンを形成する際の歩留まりを改善する。
【解決手段】
絶縁テープの両面にそれぞれ第１の導体箔および第２の導体箔が貼り付けられた３層のテープ基材と、第１の導体箔および絶縁テープを前記テープ基材の厚さ方向に貫通するよう設けられて、底面が第２の導体箔で塞がれるブラインドビアホールと、ブラインドビアホールの内部全体を埋めるように第１の導体箔の表面全面に形成されて、第１の導体箔と第２の導体箔とを導通する金属めっき層とを備え、第１の導体箔の裏面を基準面として、基準面から、第１の導体箔と金属めっき層とから成る導体層の表面までの合計厚さを１５μｍ以下とする。
【解決手段】
絶縁テープの両面にそれぞれ第１の導体箔および第２の導体箔が貼り付けられた３層のテープ基材と、第１の導体箔および絶縁テープを前記テープ基材の厚さ方向に貫通するよう設けられて、底面が第２の導体箔で塞がれるブラインドビアホールと、ブラインドビアホールの内部全体を埋めるように第１の導体箔の表面全面に形成されて、第１の導体箔と第２の導体箔とを導通する金属めっき層とを備え、第１の導体箔の裏面を基準面として、基準面から、第１の導体箔と金属めっき層とから成る導体層の表面までの合計厚さを１５μｍ以下とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に用いるテープキャリアおよびその製造方法に関し、特に、ファインピッチ化に好適な半導体装置用両面配線テープキャリアおよびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話やＩＣカードを始めとする情報関連機器等では、小型化、薄型化に加え、高周波数領域での低ノイズ化、高配線密度化が必要となってきており、そのような要請に答えるべく半導体装置用テープキャリアが実用化されてきた。
【０００３】
半導体装置用両面配線テープキャリアの材料としては、一般的には、ポリイミド等の有機絶縁テープと、かかる絶縁テープの両面をそれぞれ覆う銅箔とを有する３層のテープ基材が用いられる。
【０００４】
両面の銅箔を電気的に導通させるため、テープ基材には、一方の銅箔と絶縁テープとを厚さ方向に貫通し、底面が他方の銅箔により塞がれるブラインドビアホールが設けられる。ブラインドビアホールの内面を銅めっき層で覆うことにより、両面の銅箔が導通される。
【０００５】
両面の銅箔を導通させた後、フォトエッチング法を用いて両面の銅箔に配線パターンを形成する。その際、液状レジストの他、両面の配線パターンの同時形成が可能であり、表面の凹凸形状についても十分保護できるという理由から、ドライフィルムレジストが用いられる場合がある。（たとえば、特許文献１参照）
【０００６】
配線パターンの形成後、配線パターンの表面に保護用の絶縁層等を形成し、半導体装置用両面配線テープキャリアの製造を完了する。
【０００７】
ここで、銅箔間の導通信頼性向上の要請からは、ブラインドビアホールの内部は銅めっきで完全に埋められることが望ましい。一方、銅箔に形成する配線パターンのファインピッチ化の要請からは、銅箔表面に析出する銅めっき層の厚さは薄いことが望ましい。
【０００８】
ブラインドビアホールの内面を銅めっき層で覆う方法としては、コンフォーマルめっき方法とビアフィリングめっき方法が知られている。
コンフォーマルめっき方法とは、下地の形状に添って均一な速度で銅めっきを析出させる電気めっき方法である。かかる方法によれば、銅箔表面にもブラインドビアホールの内面にも均一な厚さの銅めっき層が形成される。
一方、ビアフィリングめっき方法とは、添加剤を用いて銅箔表面への銅めっきの析出を抑制しながら、ブラインドビアホールの内面への銅めっきの析出を促進させる電気めっき方法である。かかる方法によれば、銅箔表面へ析出させる銅めっき層を薄く保ちながら、ブラインドビアホールの内部全体を銅めっきで埋めることが出来る。（たとえば、特許文献２および３参照）
【０００９】
【特許文献１】特開平１１−２５１３７４
【特許文献２】特開２００５−１９５７７
【特許文献３】特開２００５−２１７２１６
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前述のコンフォーマルめっき方法およびビアフィリングめっき方法には、以下のような問題点がある。
【００１１】
（１）コンフォーマルめっき方法の問題点
コンフォーマルめっき方法では、銅箔表面に析出させる銅めっき層を薄くすると、ブラインドビアホールの内面に析出する銅めっき層も薄くなってしまう。かかる場合、銅箔表面に析出する銅めっき層が薄いことから配線パターンのファインピッチ化は可能であるが、ブラインドビアホールの内面の銅めっき層が温度変化により破断しやすく、銅箔間の導通信頼性が低くなってしまう。
【００１２】
また、コンフォーマルめっき方法では、ブラインドビアホールの内面に析出させる銅めっき層を厚くすると、銅箔表面に析出する銅めっき層も厚くなってしまう。この場合、銅箔間の導通信頼性は高いが、銅箔に形成する配線パターンのファインピッチ化が困難となってしまう。
【００１３】
ここで、コンフォーマルめっき方法を用いてブラインドビアホールの内面に銅めっき層を厚く析出させた後、銅箔表面に過剰に析出した銅めっき層のみを事後的に研磨して薄くする方法も考えられる。しかし、コンフォーマルめっき方法では、ブラインドビアホールの内部全体が銅めっき層で充填されておらず、上記研磨の際にブラインドビアホールの内部にも研磨剤が入り込んでしまうため、銅箔表面のみを選択的に研磨することは困難である。
【００１４】
また、コンフォーマルめっき方法では、前述のとおりブラインドビアホールの内部全体が銅めっき層で充填されていない。したがって、ドライフィルムレジストがブラインドビアホールの開口部を覆った場合、ドライフィルムレジストの裏側に空洞ができ（すなわちテント性が悪く）、ドライフィルムレジストに破れが生じやすい。このため、ファインピッチ化に好適な薄いドライフィルムレジストを用いることができず、銅箔に形成する配線パターンのファインピッチ化が困難となってしまう。
【００１５】
（２）ビアフィリングめっき方法の問題点
ビアフィリングめっき方法では、めっき液中の添加剤がめっき電解と共に分解され、分解生成物の一部がめっき液中に蓄積していく。
分解生成物は、ブラインドビアホールの内面への銅めっきの析出促進に悪影響を及ぼす。そのため、かかる分解生成物を除去せずに同一のめっき液を用いてめっき電解を継続すると、徐々にブラインドビアホールの内部全体を銅めっきで埋めることが出来なくなり、銅箔間の導通信頼性を損なってしまう。
【００１６】
分解生成物の蓄積による悪影響を避けるには、銅箔の表面に析出させる銅めっき層を厚く保ちながら、めっき電解を行うことが有効である。しかし、銅箔の表面に析出させる銅めっき層が厚いと、銅箔に形成する配線パターンのファインピッチ化が困難となってしまう。
【００１７】
（３）共通の問題点
コンフォーマルめっき方法およびビアフィリングめっき方法は光沢めっきであって、めっき処理後の銅箔表面は非常に滑らかであり、摩擦係数が低い。そのため、めっき処理後の銅箔表面とドライフィルムレジストとの密着性が低く、銅箔に配線パターンを形成する際の歩留まりが悪化してしまう。
【００１８】
そこで本発明は上記事情に鑑み、
絶縁テープの両面を覆う導体箔間の導通信頼性を改善し、導体箔に形成される配線パターンのファインピッチ化を実現し、配線パターンを形成する際の歩留まりを改善する
半導体製造装置用両面配線テープキャリアおよびその製造方法の提供を目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するため、本発明は次のような構成をとる。
【００２０】
請求項１の発明に係る半導体装置用両面配線テープキャリアは、絶縁テープの両面にそれぞれ第１の導体箔および第２の導体箔が貼り付けられた３層のテープ基材と、前記第１の導体箔および前記絶縁テープを前記テープ基材の厚さ方向に貫通するよう設けられて、底面が前記第２の導体箔で塞がれるブラインドビアホールと、前記ブラインドビアホールの内部全体を埋めるように前記第１の導体箔の表面全面に形成されて、前記第１の導体箔と前記第２の導体箔とを導通する金属めっき層とを備え、前記第１の導体箔の裏面を基準面として、該基準面から前記第１の導体箔と前記金属めっき層とから成る導体層の表面までの合計厚さが１５μｍ以下となっていることを特徴とする。
【００２１】
請求項２に記載の発明は、請求項１に記載の半導体装置用両面配線テープキャリアにおいて、前記導電層の表面が粗面となっていることを特徴とする。
【００２２】
請求項３に記載の発明は、請求項１又は２に記載の半導体装置用両面配線テープキャリアにおいて、前記第２の導体箔の厚さが１５μｍ以下であることを特徴とする。
【００２３】
請求項４に記載の発明は、請求項１から３のいずれかに記載の半導体装置用両面配線テープキャリアにおいて、前記導体層の表面および前記第２の導体箔の表面の中心線表面粗さが０．２μｍ以上であることを特徴とする。
【００２４】
請求項５に記載の発明は、請求項１から４のいずれかに記載の半導体装置用両面配線テープキャリアにおいて、前記第１の導体箔および前記第２の導体箔に配線パターンが形成されており、該配線パターンの配線ピッチが６０μｍ以下であることを特徴とする。
【００２５】
請求項６の発明に係る半導体装置用両面配線テープキャリアの製造方法は、絶縁テープの両面にそれぞれ第１の導体箔および第２の導体箔を貼り付けることにより、３層のテープ基材を形成する工程と、前記第１の導体箔および前記絶縁テープを前記テープ基材の厚さ方向に穿孔することより、底面が前記第２の導体箔で塞がれるブラインドビアホールを形成する工程と、前記第１の導体箔の表面全面に所定厚さの金属めっき層を形成することにより、前記ブラインドビアホールの内部全体を金属めっきで埋めて、前記第１の導体箔と前記第２の導体箔とを導通する工程と、前記第１の導体箔の裏面を基準面として、該基準面から前記第１の導体箔と前記金属めっき層とから成る導体層の表面までの合計厚さが基準厚さ以下となるように、前記導体層の表面側を削る工程とを含むことを特徴とする。
【００２６】
請求項７に記載の発明は、請求項６の半導体装置用両面配線テープキャリアの製造方法において、前記金属めっき層の所定厚さが５μｍ以上であることを特徴とする。
【００２７】
請求項８に記載の発明は、請求項６又は７に記載の半導体装置用両面配線テープキャリアの製造方法において、前記基準厚さが１５μｍ以下であることを特徴とする。
【００２８】
請求項９に記載の発明は、請求項６から８のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記導体層の表面側を削る工程には、前記導体層の表面および前記第２の導体箔の表面を中心線表面粗さが０．２μｍ以上になるよう研磨する工程が含まれることを特徴とする。
【００２９】
請求項１０に記載の発明は、請求項６から９のいずれかに記載半導体装置用両面配線テープキャリアの製造方法において、前記ブラインドビアホールを形成する工程の後、前記金属めっき層を形成する工程の前に、前記ブラインドビアホールの内面に、錫−パラジウム又はその化合物、ニッケル又はその化合物、グラファイト、導電性カーボン、導電性ポリマーのいずれかを材料とする導電性薄膜を形成する工程を含むことを特徴とする。
【００３０】
請求項１１に記載の発明は、請求項６から１０のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記導体層の表面側を削る工程の後、前記導体層の表面および前記第２の導体箔の表面をドライフィルムレジストでラミネートする工程と、前記導体層および前記第２の導体箔をエッチングして配線パターンを形成する工程とを含むことを特徴とする。
【００３１】
請求項１２に記載の発明は、請求項１１に記載の半導体装置用両面配線テープキャリアの製造方法において、前記ドライフィルムレジストの厚さが２０μｍ以下であることを特徴とする。
【００３２】
請求項１３に記載の発明は、請求項１１又は１２に記載の半導体装置用両面配線テープキャリアの製造方法において、前記配線パターンを形成する工程の後、前記配線パターンの表面に熱硬化性若しくは感光性のソルダーレジスト、又はカバーレイ等の絶縁層を形成する工程を含むことを特徴とする。
【発明の効果】
【００３３】
本発明にかかる半導体製造装置用両面配線テープキャリアおよびその製造方法によれば、絶縁テープの両面を覆う導体箔間の導通信頼性を改善でき、導体箔に形成される配線パターンのファインピッチ化を実現でき、配線パターンを形成する際の歩留まりを改善できる。
【発明を実施するための最良の形態】
【００３４】
つぎに、図面を参照しながら、本発明にかかる実施形態を説明する。図１は、本発明の実施形態にかかる半導体装置用両面配線テープキャリアの製造方法の説明図である。図２は、本発明の実施形態にかかる半導体装置用両面配線テープキャリアの断面図である。図３は、ビアフィリングめっき方法の説明図である。図４は、ブラインドビアホールにおける銅めっき層の充填率を示す説明図である。図５は、分解生成物の蓄積により充填率が悪化する様子の説明図である。
【００３５】
図２に示すとおり、絶縁テープとしてのポリイミドテープ２の表面には、第１の導体箔としての銅箔２ａが貼り付けられ、ポリイミドテープ２の裏面には第２の導体箔としての銅箔２ｂが貼り付けられ、３層のテープ基材１が形成されている。
【００３６】
テープ基材１には、銅箔２ａとポリイミドテープ２とを厚さ方向に貫通するブラインドビアホール３が複数設けられている。各ブラインドビアホール３の底面は、ポリイミドテープ２の裏面側にて銅箔２ｂにより塞がれている。ブラインドビアホール３の直径は例えば４０μｍから１００μｍである。
【００３７】
ブラインドビアホール３の内面と銅箔２ａの表面には、錫−パラジウム又はその化合物、ニッケル又はその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマーのいずれかを材料とする導電性薄膜４が形成されている。
【００３８】
さらに、ブラインドビアホール３の内面と銅箔２ａの表面には、前述の導電性薄膜４を下地として、金属めっき層としての銅めっき層５が形成され、銅箔２ａと銅箔２ｂとは電気的に導通される。なお、銅箔２ａと導電性薄膜４と銅めっき層５とから成る積層体を導体層６と呼ぶ。導体層６は、ポリイミドテープ２の表面を覆う。
【００３９】
ブラインドビアホール３の内部全体は、銅めっき層５で満たされる。図４において、Ａ／Ｂ×１００％を充填率と定義した場合、本実施の形態における充填率は９０％以上である。したがって、ブラインドビアホール３の上面は、ほぼ平坦な構造となっている。ここで、Ａとはブラインドビアホール３の底面からブラインドビアホール３以外の領域の導体層６の表面までの高さであり、Ｂはブラインドビアホール３の底面からブラインドビアホール３内部の導体層６の最下面までの高さである。
【００４０】
銅箔２ａの裏面を基準面とすると、基準面から導体層６の表面までの合計厚さｄ１を１５μｍ以下とする。したがって、銅箔２ａの厚さが１５μｍに満たない場合には、導体層６の最上面が銅めっき層５または導電性薄膜４となる。一方、銅箔２ａの厚さが１５μｍである場合には、ポリイミドテープ２上の導体層６の最上面が銅箔２ａ又は導電性薄膜４となる。
【００４１】
一方、銅箔２ｂの厚さｄ２も１５μｍ以下とする。
【００４２】
また、導体層６の表面と銅箔２ｂの表面は粗面化されており、各面の中心線表面粗さは０．２μｍ以上である。
【００４３】
ブラインドビアホール３以外の領域の導体層６および銅箔２ｂには、配線パターン９が形成されている。配線パターン９の配線ピッチ１０は６０μｍ以下である。
【００４４】
配線パターン９の一部表面は、絶縁層７としての熱硬化性又は感光性のソルダーレジスト、又はカバーレイで覆われている。一方、絶縁層７で覆われていない配線パターン９の表面は、ニッケルめっき又は金めっきによる表面処理層８で覆われている。
【００４５】
続いて、前記半導体装置用両面配線テープキャリアの製造方法について、図１を用いて説明する。
【００４６】
絶縁テープとしてのポリイミドテープ２を用意し、ポリイミドテープ２の表面に第１の導体箔としての銅箔２ａを貼り付け、ポリイミドテープ２の裏面に第２の導体箔としての銅箔２ｂを貼り付け、３層のテープ基材１を形成する。
【００４７】
かかる貼り付けは接着剤を用いてもよく、用いなくてもよい。接着剤を用いない方法としては、銅箔にワニス状の樹脂を塗りつけるキャスティング法、銅箔とフィルムを熱で圧着するラミネート法、フィルムに銅を蒸着するめっき法がある。また、貼り付け順序は不問であり、銅箔２ａまたは銅箔２ｂのいずれを先に貼り付けてもよく、銅箔２ａと銅箔２ｂを同時に貼り付けても良い。なお、銅箔２ｂの貼り付けは、後述する銅箔２ａとポリイミドテープ２の穿孔後に行っても良い。
【００４８】
その後、金型プレスを用い、テープ基材１に製品搬送用のパーフォレーション穴（図示しない）を形成する。
【００４９】
その後、銅箔２ａの一部をフォトエッチング法により除去し、ポリイミドテープ２の表面を露出する（図１（ｂ））。除去する部位の形状は、直径が４０〜１００μｍ程度の円形とするのが一般的である。
【００５０】
その後、露出したポリイミドテープ２の表面にＣＯ２レーザ光を照射してポリイミドテープ２を厚さ方向に穿孔し、ブラインドビアホール３を形成する（図１（ｃ））。ブラインドビアホール３の底面は、ポリイミドテープ２の裏面側にて銅箔２ｂにより塞がれている。
【００５１】
レーザ加工の際に、ブラインドビアホール３の内面にスミアと呼ばれる焼け焦げ残渣が残った場合には、デスミア処理と呼ばれるスミアの除去が必要となる。なお、ポリイミドテープ２の穿孔は、湿式処理によるエッチング手段を用いてもよい。
【００５２】
その後、無電解めっき等の手段を用いて、ブラインドビアホール３の内面と銅箔２ａの表面に、錫−パラジウム又はその化合物、ニッケル又はその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマーのいずれかを材料とする導電性薄膜４を形成する（図１（ｄ））。かかる導電性薄膜４は、後述の銅めっき層５を析出するための下地電極となる。
【００５３】
その後、導電性薄膜４を下地とし、ブラインドビアホール３の内面と銅箔２ａの表面に金属めっき層としての銅めっき層５を形成する（図１（ｅ））。この際、後述するビアフィリングめっき方法を用いることで、ブラインドビアホール３の内部全体を銅めっき層５で充填し、銅箔２ａと銅箔２ｂとを電気的に導通させる。
【００５４】
ビアフィリングめっきの実施に際しては、銅箔２ａの表面に所定厚さの銅めっき層５を析出させ、９０％以上の充填率を安定して得られるようにする。所定厚さは、ブラインドビアホール３の直径および深さによって変化するが、一般的には５μｍ以上とすることが望ましい。これにより、ブラインドビアホール３の上面は、ほぼ平坦な構造となる。
【００５５】
その後、銅箔２ａの裏面を基準面とし、この基準面から導体層６の表面までの合計厚さｄ１が基準厚さ以下になるよう、導体層６の表面に余剰に析出した銅めっき層５を研磨により削る（図１（ｆ））。配線パターンのファインピッチ化を実現するためには、基準厚さを１５μｍ以下とすることが望ましい。したがって、銅箔２ａの厚さが１５μｍに満たない場合には、導体層６の最上面が銅めっき層５または導電性薄膜４となる。一方、銅箔２ａの厚さが１５μｍを超えている場合には、ポリイミドテープ２上の導体層６の最上面が銅箔２ａ又は導電性薄膜４となる。
【００５６】
上述の研磨は、加水硫酸系のソフトエッチング液を用いた化学研磨であっても、機械研磨であってもよい。
【００５７】
一方、銅箔２ｂの厚さｄ２が１５μｍを超えている場合にも、配線パターンのファインピッチ化を実現するため、同様の研磨手段によって厚さが１５μｍ以下になるよう調節する。
【００５８】
なお、上記の研磨の際、導体層６の表面と銅箔２ｂの表面の中心線表面粗さが０．２μｍ以上になるように研磨する。かかる粗面化により表面の摩擦係数が高まる。
【００５９】
研磨完了後、後述の配線パターンを形成するため、導体層６と銅箔２ｂの表面にドライフィルムレジスト（図示しない）をラミネートする。両面の配線パターンを効率よく形成するためには、ドライフィルムレジストを両面同時にラミネートすることが望ましい。また、配線パターンのファインピッチ化を実現するためには、ドライフィルムレジストの厚さは２０μｍ以下であることが望ましい。
【００６０】
ついで、かかるドライフィルムレジストの表面にフォトマスクを介して紫外線を照射し、ドライフィルムレジストを光硬化させる。こののち、有機溶剤、アルカリ水溶液などの現像液を用い、未硬化部分のドライフィルムレジストを除去して、レジストパターン（図示しない）を形成する。
【００６１】
前述のレジストパターンに覆われていない導体層６および銅箔２ｂをエッチングにより除去し、配線パターン９を形成する（図１（ｇ））。配線パターン９の配線ピッチ１０は両面とも６０μｍ以下とする。配線パターン９を形成した後、レジストパターンは除去する。
【００６２】
その後、配線パターン９の一部表面上に、スクリーン印刷法を用いて熱硬化性又は感光性のソルダーレジストを塗布し、絶縁層７を作成する（図１（ｈ））。絶縁層７として、接着剤を用いてカバーレイを貼り付ける場合もある。
【００６３】
最後に、絶縁層７に覆われていない配線パターン９の表面に、電気ニッケルめっきおよび電気金めっきの順で表面処理層８を施す（図１（ｉ））。
以上により、図２に示す半導体装置用両面配線テープキャリアの製造が完了する。
【００６４】
本実施の形態によれば、ビアフィリングめっきの際に銅箔２ａの表面へ所定厚さ以上の銅めっき層５を析出させることによって、ブラインドビアホール３内部への銅めっき層５の充填率を常に９０％以上とすることができる。したがって、銅箔２ａと銅箔２ｂとの導通信頼性が高い。
【００６５】
また、導体層６の厚さｄ１および銅箔２ｂの厚さｄ２は１５μｍ以下となるよう研磨されている。したがって、配線パターン９のファインピッチ化を実現できる。
【００６６】
さらに、ブラインドビアホール３のテント性が良好であることから、ファインピッチ化に好適な薄いドライフィルムレジストを用いることが出来る。したがって、配線パターン９のファインピッチ化が実現できる。
【００６７】
また、導体層６の表面と銅箔２ｂの表面は中心線表面粗さが０．２μｍ以上になるように研磨されており、ドライフィルムレジストとの密着性が高い。したがって、配線パターン９を形成する際の歩留まりが良い。
【００６８】
続いて、前述のビアフィリングめっき方法について、図３を用いて説明する。
【００６９】
まず、めっき液にレベラー１１、ブライトナー１２と呼ばれる添加剤を添加して、めっき電解を開始する。めっき電解に際しては、銅箔２ａの表面へレベラー１１を多く吸着させ、ブラインドビアホール３の底部へブライトナー１２を多く吸着させる（図３（ａ））。
【００７０】
レベラー１１は析出抑制効果を有するため、銅箔２ａの表面への銅めっき層５の析出は抑制される。一方、ブライトナー１２は析出促進効果を有するため、ブラインドビアホール３の内面への銅めっき層５の析出は促進される（図３（ｂ））。
【００７１】
その後、ブラインドビアホール３の内部への銅めっき層５の充填率が９０％以上になったら、めっき電解を終了する（図３（ｃ））。
【００７２】
ブラインドビアホール３の内部への銅めっき層５の充填特性は、めっき液の組成変動、すなわちレベラー１１およびブライトナー１２およびポリマーの濃度変化によって変化する。したがって、めっき電解中には、めっき液中の添加剤濃度の分析を頻繁に行い、めっき液の組成を一定に保つ制御が必要となる。
【００７３】
ここで、めっき液中の添加剤はめっき電解と共に分解し、その一部は分解生成物（老廃物）としてめっき液中に蓄積していく。そして、分解生成物の蓄積が進むにつれ、ブラインドビアホール３の内部への充填率が悪化していく。
【００７４】
分解生成物がブラインドビアホール３の内部への充填率を悪化させていく様子を図５に示す。めっき電解の開始直後は、分解生成物の蓄積が少なく、高い充填率が得られる（図５（ａ））。しかし、同一のめっき液を用いてめっき電解を進行していくと、徐々に分解生成物の蓄積が進み、充填率が悪化し始める（図５（ｂ））。そして、さらに分解生成物の蓄積が進むと、充填率は一層悪化する（図５（ｃ））。したがって、活性炭フィルター等を用いて分解生成物を定期的にフィルタリングすることが必要となる。
【００７５】
分解生成物の蓄積による充填率の悪化を防ぐためには、銅箔２ａの表面へ析出させる銅めっき層５を厚くすることが有効な手段の一つである。必要な銅めっき層５の厚さはブラインドビアホール３の直径および深さによって変化するが、銅箔２ａの表面へ析出させる銅めっき層５が厚いほど、高い充填率を安定して得られる傾向がある。一般的には、銅箔２ａの表面へ析出させる銅めっき層５の厚さが５μｍ以下では、充填率を安定させることが困難である。
【００７６】
ただし、銅箔２ａの表面へ析出させる銅めっき層５が厚くなると、配線パターン９のファインピッチ化が困難となる問題がある。
【００７７】
そこで、本実施の形態においては、高い充填率を安定して得られるよう、銅箔２ａの表面へ５μｍ以上の銅めっき層５を一旦析出させ、その後に導体層６を研磨して薄くすることとしている。
【００７８】
以下に、実施例１と比較例１〜３について、表１を用いつつ説明する。
【表１】
【００７９】
（実施例１）
本実施の形態に示す方法により、半導体装置用両面配線テープキャリアを製造した。
【００８０】
ポリイミドテープ２の厚さは２５μｍとし、銅箔２ａと銅箔２ｂの厚さはそれぞれ９μｍとした。
【００８１】
ビアフィリングめっきを実施する際、めっき液の濃度は、硫酸銅濃度２００ｇ／Ｌ、硫酸濃度５０ｇ／Ｌ、塩素イオン濃度５００ｍｇ／Ｌとした。
【００８２】
添加剤は、レベラー１１としてＪＧＢ（ヤーヌスグリーンＢ）を、ブライトナー１２としてＳＰＳ（ＳＰＳ（３−スルホプロピル）ジスルフィド）を、ポリマーとしてＰＥＧ（ポリエチレングリコール）を使用した。レベラー１１、ブライトナー１２、ポリマーの濃度はいずれも１００ｐｐｍとした。
【００８３】
電流密度を１Ａ／ｄｍ２、めっき時間を４５分とし、銅箔２ａへ析出させる銅めっき層５の所定厚さを１０μｍとした。
【００８４】
銅めっき層５の形成後、導体層６の厚さｄ１が基準値以下の１４μｍとなるよう化学研磨した。
【００８５】
化学研磨の後、厚さ１０μｍのドライフォトレジストを使用して配線パターン９を形成した。その際、銅箔２ａの配線パターン９の配線ピッチ１０を４５μｍとし、配線パターン９を構成するリードのリード幅の目標値を２２．５±５μｍとした。
また、銅箔２ｂの配線パターン９の配線ピッチ１０を５０μｍとし、配線パターン９を構成するリードのリード幅の目標値を２５±６μｍとした。
【００８６】
以上の条件で、複数のユニットが列なって成る１００ｍの半導体装置用両面配線テープキャリアを１０ロット作成した。その後、各ロットの先頭ユニットについて、以下の評価を実施した。
【００８７】
１０ユニットについて平均充填率およびばらつきを測定した。その結果、平均充填率は９７％と高く、ばらつきは２．２％と小さく安定していた。
【００８８】
５ユニットについて信頼性試験を行った。−５５℃から１２５℃の範囲で１０００サイクルの温度サイクル試験（ＴＣＴ）を行った結果、全てのユニットが合格した。また、温度が８５℃、湿度が８５％、バイアス電圧が３．５Ｖ、１０００時間の高温高圧バイアス試験(ＴＨＢ)を行った結果、全てのユニットが合格した。
【００８９】
１０ユニットについて配線形成の安定性を評価した。リード幅の目標値に対し、工程能力指数（Ｃｐｋ）が１．３３以上であることを合格の条件とした。その結果、銅箔２ａの配線パターン９の平均リード幅は２１．２μｍであり、Ｃｐｋは１．３５であって合格した。一方、銅箔２ｂの配線パターン９の平均リード幅は２４．５μｍであり、Ｃｐｋは１．３３であって合格した。
【００９０】
（比較例１）
図６に示すコンフォーマルめっき方法により、半導体装置用両面配線テープキャリアを製造した。
【００９１】
まず、実施例１と同一の条件の下、テープ基材１にブラインドビアホール３を形成後、導電性薄膜４を形成した（図６（ａ）〜（ｄ））。
【００９２】
その後、コンフォーマルめっき方法を用いて銅めっき層５を形成した（図６（ｅ））。かかる製造方法ではめっき液に添加剤を添加しないため、銅箔２ａの表面へもブラインドビアホール３の内面へもすべて均一な速度で銅めっき層５が析出される。
銅箔２ａへ析出させる銅めっき層５の所定厚さを１５μｍとし、導体層６の合計厚さｄ１は２４μｍとした。
【００９３】
銅めっき層５の形成後、化学研磨は行わなかった。その後は、実施例１と同一の条件の下、配線パターン９、絶縁層７、表面処理層８を形成した（図６（ｆ）〜（ｈ））。
【００９４】
かかる条件の下、複数のユニットが列なって成る１００ｍの半導体装置用両面配線テープキャリアを１０ロット作成した。その後、各ロットの先頭ユニットについて、以下の評価を実施した。
【００９５】
コンフォーマルめっき方法を用いており、図６（ｅ）に示すようにブラインドビアホールの内部は銅めっき層５で充填されていない。したがって平均充填率とそのばらつきについては測定しなかった。
【００９６】
温度サイクル試験（ＴＣＴ）は、全てのユニットが合格した。一方、高温高圧バイアス試験(ＴＨＢ）は、導体層６が厚いため、リードボトムでの銅残りが発生するユニットがあり、不合格だった。
【００９７】
銅箔２ｂの配線パターン９の平均リード幅は２３．５μｍであり、Ｃｐｋは１．４４であって合格した。しかし、銅箔２ａの配線パターン９の平均リード幅は２４μｍであり、Ｃｐｋは０．４であって不合格だった。
【００９８】
（比較例２）
研磨を行わない従来のビアフィリングめっき方法により、半導体装置用両面配線テープキャリアを製造した。
【００９９】
銅箔２ａの表面へ析出させる銅めっき層５の厚さを１０μｍとし、導体層６の合計厚さｄ１は１９μｍとした。化学研磨は行わなかった。
【０１００】
その他の条件は実施例１と同様である。かかる条件の下、複数のユニットが列なって成る１００ｍの半導体装置用両面配線テープキャリアを１０ロット作成した。その後、各ロットの先頭ユニットについて、以下の評価を実施した。
【０１０１】
平均充填率は９７％と高く、ばらつきは２．２％と安定していた。
【０１０２】
温度サイクル試験（ＴＣＴ）については、全てのユニットが合格した。しかし、高温高圧バイアス試験(ＴＨＢ)については、導体層６が厚いため、リードボトムでの銅残りが発生するユニットがあり、不合格だった。
【０１０３】
銅箔２ｂの配線パターン９の平均リード幅は２０．５μｍであり、Ｃｐｋは１．３５であって合格した。しかし、銅箔２ａの配線パターン９の平均リード幅は２５μｍであり、Ｃｐｋは０．８であって不合格だった。
【０１０４】
（比較例３）
研磨を行わない従来のビアフィリングめっき方法を用いて、半導体装置用両面配線テープキャリアを製造した。
【０１０５】
銅箔２ａの表面へ析出させる銅めっき層５の厚さを５μｍとし、導体層６の合計厚さｄ１は１４μｍとなった。化学研磨は行わなかった。
【０１０６】
その他の条件は実施例１と同様である。かかる条件の下、複数のユニットが列なって成る１００ｍの半導体装置用両面配線テープキャリアを１０ロット作成した。その後、各ロットの先頭ユニットについて、以下の評価を実施した。
【０１０７】
銅箔２ａの表面へ析出させる銅めっき層５の厚さが不足しており、分解生成物の影響により平均充填率は４４．５％と低下し、ばらつきも２１．５％と増加した。
【０１０８】
高温高圧バイアス試験(ＴＨＢ)については、全てのユニットが合格した。しかし、温度サイクル試験（ＴＣＴ）については、ブラインドビアホール３の内部でクラックが生じたユニットがあり、不合格だった。
【０１０９】
銅箔２ａの配線パターン９の平均リード幅は２７μｍであり、Ｃｐｋは１．３５であって合格した。また、銅箔２ｂの配線パターン９の平均リード幅は２０．８μｍであり、Ｃｐｋは１．５２であって合格した。
【図面の簡単な説明】
【０１１０】
【図１】本発明の実施形態にかかる半導体装置用両面配線テープキャリアの製造方法の説明図である。
【図２】本発明の実施形態にかかる半導体装置用両面配線テープキャリアの断面図である。
【図３】ビアフィリングめっき方法の説明図である。
【図４】ブラインドビアホールにおける銅めっき層の充填率を示す説明図である。
【図５】分解生成物の蓄積により充填率が悪化する様子の説明図である。
【図６】コンフォーマルめっき方法による半導体装置用両面配線テープキャリアの製造方法の説明図である。
【符号の説明】
【０１１１】
１ テープ基材
２ ポリイミドテープ
２ａ 銅箔
２ｂ 銅箔
３ ブラインドビアホール
４ 導電性薄膜
５ 銅めっき層
６ 導体層
７ 絶縁層
８ 表面処理層
９ 配線パターン
１０ ピッチ
１１ レベラー
１２ ブライトナー
【技術分野】
【０００１】
本発明は、半導体装置に用いるテープキャリアおよびその製造方法に関し、特に、ファインピッチ化に好適な半導体装置用両面配線テープキャリアおよびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話やＩＣカードを始めとする情報関連機器等では、小型化、薄型化に加え、高周波数領域での低ノイズ化、高配線密度化が必要となってきており、そのような要請に答えるべく半導体装置用テープキャリアが実用化されてきた。
【０００３】
半導体装置用両面配線テープキャリアの材料としては、一般的には、ポリイミド等の有機絶縁テープと、かかる絶縁テープの両面をそれぞれ覆う銅箔とを有する３層のテープ基材が用いられる。
【０００４】
両面の銅箔を電気的に導通させるため、テープ基材には、一方の銅箔と絶縁テープとを厚さ方向に貫通し、底面が他方の銅箔により塞がれるブラインドビアホールが設けられる。ブラインドビアホールの内面を銅めっき層で覆うことにより、両面の銅箔が導通される。
【０００５】
両面の銅箔を導通させた後、フォトエッチング法を用いて両面の銅箔に配線パターンを形成する。その際、液状レジストの他、両面の配線パターンの同時形成が可能であり、表面の凹凸形状についても十分保護できるという理由から、ドライフィルムレジストが用いられる場合がある。（たとえば、特許文献１参照）
【０００６】
配線パターンの形成後、配線パターンの表面に保護用の絶縁層等を形成し、半導体装置用両面配線テープキャリアの製造を完了する。
【０００７】
ここで、銅箔間の導通信頼性向上の要請からは、ブラインドビアホールの内部は銅めっきで完全に埋められることが望ましい。一方、銅箔に形成する配線パターンのファインピッチ化の要請からは、銅箔表面に析出する銅めっき層の厚さは薄いことが望ましい。
【０００８】
ブラインドビアホールの内面を銅めっき層で覆う方法としては、コンフォーマルめっき方法とビアフィリングめっき方法が知られている。
コンフォーマルめっき方法とは、下地の形状に添って均一な速度で銅めっきを析出させる電気めっき方法である。かかる方法によれば、銅箔表面にもブラインドビアホールの内面にも均一な厚さの銅めっき層が形成される。
一方、ビアフィリングめっき方法とは、添加剤を用いて銅箔表面への銅めっきの析出を抑制しながら、ブラインドビアホールの内面への銅めっきの析出を促進させる電気めっき方法である。かかる方法によれば、銅箔表面へ析出させる銅めっき層を薄く保ちながら、ブラインドビアホールの内部全体を銅めっきで埋めることが出来る。（たとえば、特許文献２および３参照）
【０００９】
【特許文献１】特開平１１−２５１３７４
【特許文献２】特開２００５−１９５７７
【特許文献３】特開２００５−２１７２１６
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前述のコンフォーマルめっき方法およびビアフィリングめっき方法には、以下のような問題点がある。
【００１１】
（１）コンフォーマルめっき方法の問題点
コンフォーマルめっき方法では、銅箔表面に析出させる銅めっき層を薄くすると、ブラインドビアホールの内面に析出する銅めっき層も薄くなってしまう。かかる場合、銅箔表面に析出する銅めっき層が薄いことから配線パターンのファインピッチ化は可能であるが、ブラインドビアホールの内面の銅めっき層が温度変化により破断しやすく、銅箔間の導通信頼性が低くなってしまう。
【００１２】
また、コンフォーマルめっき方法では、ブラインドビアホールの内面に析出させる銅めっき層を厚くすると、銅箔表面に析出する銅めっき層も厚くなってしまう。この場合、銅箔間の導通信頼性は高いが、銅箔に形成する配線パターンのファインピッチ化が困難となってしまう。
【００１３】
ここで、コンフォーマルめっき方法を用いてブラインドビアホールの内面に銅めっき層を厚く析出させた後、銅箔表面に過剰に析出した銅めっき層のみを事後的に研磨して薄くする方法も考えられる。しかし、コンフォーマルめっき方法では、ブラインドビアホールの内部全体が銅めっき層で充填されておらず、上記研磨の際にブラインドビアホールの内部にも研磨剤が入り込んでしまうため、銅箔表面のみを選択的に研磨することは困難である。
【００１４】
また、コンフォーマルめっき方法では、前述のとおりブラインドビアホールの内部全体が銅めっき層で充填されていない。したがって、ドライフィルムレジストがブラインドビアホールの開口部を覆った場合、ドライフィルムレジストの裏側に空洞ができ（すなわちテント性が悪く）、ドライフィルムレジストに破れが生じやすい。このため、ファインピッチ化に好適な薄いドライフィルムレジストを用いることができず、銅箔に形成する配線パターンのファインピッチ化が困難となってしまう。
【００１５】
（２）ビアフィリングめっき方法の問題点
ビアフィリングめっき方法では、めっき液中の添加剤がめっき電解と共に分解され、分解生成物の一部がめっき液中に蓄積していく。
分解生成物は、ブラインドビアホールの内面への銅めっきの析出促進に悪影響を及ぼす。そのため、かかる分解生成物を除去せずに同一のめっき液を用いてめっき電解を継続すると、徐々にブラインドビアホールの内部全体を銅めっきで埋めることが出来なくなり、銅箔間の導通信頼性を損なってしまう。
【００１６】
分解生成物の蓄積による悪影響を避けるには、銅箔の表面に析出させる銅めっき層を厚く保ちながら、めっき電解を行うことが有効である。しかし、銅箔の表面に析出させる銅めっき層が厚いと、銅箔に形成する配線パターンのファインピッチ化が困難となってしまう。
【００１７】
（３）共通の問題点
コンフォーマルめっき方法およびビアフィリングめっき方法は光沢めっきであって、めっき処理後の銅箔表面は非常に滑らかであり、摩擦係数が低い。そのため、めっき処理後の銅箔表面とドライフィルムレジストとの密着性が低く、銅箔に配線パターンを形成する際の歩留まりが悪化してしまう。
【００１８】
そこで本発明は上記事情に鑑み、
絶縁テープの両面を覆う導体箔間の導通信頼性を改善し、導体箔に形成される配線パターンのファインピッチ化を実現し、配線パターンを形成する際の歩留まりを改善する
半導体製造装置用両面配線テープキャリアおよびその製造方法の提供を目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するため、本発明は次のような構成をとる。
【００２０】
請求項１の発明に係る半導体装置用両面配線テープキャリアは、絶縁テープの両面にそれぞれ第１の導体箔および第２の導体箔が貼り付けられた３層のテープ基材と、前記第１の導体箔および前記絶縁テープを前記テープ基材の厚さ方向に貫通するよう設けられて、底面が前記第２の導体箔で塞がれるブラインドビアホールと、前記ブラインドビアホールの内部全体を埋めるように前記第１の導体箔の表面全面に形成されて、前記第１の導体箔と前記第２の導体箔とを導通する金属めっき層とを備え、前記第１の導体箔の裏面を基準面として、該基準面から前記第１の導体箔と前記金属めっき層とから成る導体層の表面までの合計厚さが１５μｍ以下となっていることを特徴とする。
【００２１】
請求項２に記載の発明は、請求項１に記載の半導体装置用両面配線テープキャリアにおいて、前記導電層の表面が粗面となっていることを特徴とする。
【００２２】
請求項３に記載の発明は、請求項１又は２に記載の半導体装置用両面配線テープキャリアにおいて、前記第２の導体箔の厚さが１５μｍ以下であることを特徴とする。
【００２３】
請求項４に記載の発明は、請求項１から３のいずれかに記載の半導体装置用両面配線テープキャリアにおいて、前記導体層の表面および前記第２の導体箔の表面の中心線表面粗さが０．２μｍ以上であることを特徴とする。
【００２４】
請求項５に記載の発明は、請求項１から４のいずれかに記載の半導体装置用両面配線テープキャリアにおいて、前記第１の導体箔および前記第２の導体箔に配線パターンが形成されており、該配線パターンの配線ピッチが６０μｍ以下であることを特徴とする。
【００２５】
請求項６の発明に係る半導体装置用両面配線テープキャリアの製造方法は、絶縁テープの両面にそれぞれ第１の導体箔および第２の導体箔を貼り付けることにより、３層のテープ基材を形成する工程と、前記第１の導体箔および前記絶縁テープを前記テープ基材の厚さ方向に穿孔することより、底面が前記第２の導体箔で塞がれるブラインドビアホールを形成する工程と、前記第１の導体箔の表面全面に所定厚さの金属めっき層を形成することにより、前記ブラインドビアホールの内部全体を金属めっきで埋めて、前記第１の導体箔と前記第２の導体箔とを導通する工程と、前記第１の導体箔の裏面を基準面として、該基準面から前記第１の導体箔と前記金属めっき層とから成る導体層の表面までの合計厚さが基準厚さ以下となるように、前記導体層の表面側を削る工程とを含むことを特徴とする。
【００２６】
請求項７に記載の発明は、請求項６の半導体装置用両面配線テープキャリアの製造方法において、前記金属めっき層の所定厚さが５μｍ以上であることを特徴とする。
【００２７】
請求項８に記載の発明は、請求項６又は７に記載の半導体装置用両面配線テープキャリアの製造方法において、前記基準厚さが１５μｍ以下であることを特徴とする。
【００２８】
請求項９に記載の発明は、請求項６から８のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記導体層の表面側を削る工程には、前記導体層の表面および前記第２の導体箔の表面を中心線表面粗さが０．２μｍ以上になるよう研磨する工程が含まれることを特徴とする。
【００２９】
請求項１０に記載の発明は、請求項６から９のいずれかに記載半導体装置用両面配線テープキャリアの製造方法において、前記ブラインドビアホールを形成する工程の後、前記金属めっき層を形成する工程の前に、前記ブラインドビアホールの内面に、錫−パラジウム又はその化合物、ニッケル又はその化合物、グラファイト、導電性カーボン、導電性ポリマーのいずれかを材料とする導電性薄膜を形成する工程を含むことを特徴とする。
【００３０】
請求項１１に記載の発明は、請求項６から１０のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記導体層の表面側を削る工程の後、前記導体層の表面および前記第２の導体箔の表面をドライフィルムレジストでラミネートする工程と、前記導体層および前記第２の導体箔をエッチングして配線パターンを形成する工程とを含むことを特徴とする。
【００３１】
請求項１２に記載の発明は、請求項１１に記載の半導体装置用両面配線テープキャリアの製造方法において、前記ドライフィルムレジストの厚さが２０μｍ以下であることを特徴とする。
【００３２】
請求項１３に記載の発明は、請求項１１又は１２に記載の半導体装置用両面配線テープキャリアの製造方法において、前記配線パターンを形成する工程の後、前記配線パターンの表面に熱硬化性若しくは感光性のソルダーレジスト、又はカバーレイ等の絶縁層を形成する工程を含むことを特徴とする。
【発明の効果】
【００３３】
本発明にかかる半導体製造装置用両面配線テープキャリアおよびその製造方法によれば、絶縁テープの両面を覆う導体箔間の導通信頼性を改善でき、導体箔に形成される配線パターンのファインピッチ化を実現でき、配線パターンを形成する際の歩留まりを改善できる。
【発明を実施するための最良の形態】
【００３４】
つぎに、図面を参照しながら、本発明にかかる実施形態を説明する。図１は、本発明の実施形態にかかる半導体装置用両面配線テープキャリアの製造方法の説明図である。図２は、本発明の実施形態にかかる半導体装置用両面配線テープキャリアの断面図である。図３は、ビアフィリングめっき方法の説明図である。図４は、ブラインドビアホールにおける銅めっき層の充填率を示す説明図である。図５は、分解生成物の蓄積により充填率が悪化する様子の説明図である。
【００３５】
図２に示すとおり、絶縁テープとしてのポリイミドテープ２の表面には、第１の導体箔としての銅箔２ａが貼り付けられ、ポリイミドテープ２の裏面には第２の導体箔としての銅箔２ｂが貼り付けられ、３層のテープ基材１が形成されている。
【００３６】
テープ基材１には、銅箔２ａとポリイミドテープ２とを厚さ方向に貫通するブラインドビアホール３が複数設けられている。各ブラインドビアホール３の底面は、ポリイミドテープ２の裏面側にて銅箔２ｂにより塞がれている。ブラインドビアホール３の直径は例えば４０μｍから１００μｍである。
【００３７】
ブラインドビアホール３の内面と銅箔２ａの表面には、錫−パラジウム又はその化合物、ニッケル又はその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマーのいずれかを材料とする導電性薄膜４が形成されている。
【００３８】
さらに、ブラインドビアホール３の内面と銅箔２ａの表面には、前述の導電性薄膜４を下地として、金属めっき層としての銅めっき層５が形成され、銅箔２ａと銅箔２ｂとは電気的に導通される。なお、銅箔２ａと導電性薄膜４と銅めっき層５とから成る積層体を導体層６と呼ぶ。導体層６は、ポリイミドテープ２の表面を覆う。
【００３９】
ブラインドビアホール３の内部全体は、銅めっき層５で満たされる。図４において、Ａ／Ｂ×１００％を充填率と定義した場合、本実施の形態における充填率は９０％以上である。したがって、ブラインドビアホール３の上面は、ほぼ平坦な構造となっている。ここで、Ａとはブラインドビアホール３の底面からブラインドビアホール３以外の領域の導体層６の表面までの高さであり、Ｂはブラインドビアホール３の底面からブラインドビアホール３内部の導体層６の最下面までの高さである。
【００４０】
銅箔２ａの裏面を基準面とすると、基準面から導体層６の表面までの合計厚さｄ１を１５μｍ以下とする。したがって、銅箔２ａの厚さが１５μｍに満たない場合には、導体層６の最上面が銅めっき層５または導電性薄膜４となる。一方、銅箔２ａの厚さが１５μｍである場合には、ポリイミドテープ２上の導体層６の最上面が銅箔２ａ又は導電性薄膜４となる。
【００４１】
一方、銅箔２ｂの厚さｄ２も１５μｍ以下とする。
【００４２】
また、導体層６の表面と銅箔２ｂの表面は粗面化されており、各面の中心線表面粗さは０．２μｍ以上である。
【００４３】
ブラインドビアホール３以外の領域の導体層６および銅箔２ｂには、配線パターン９が形成されている。配線パターン９の配線ピッチ１０は６０μｍ以下である。
【００４４】
配線パターン９の一部表面は、絶縁層７としての熱硬化性又は感光性のソルダーレジスト、又はカバーレイで覆われている。一方、絶縁層７で覆われていない配線パターン９の表面は、ニッケルめっき又は金めっきによる表面処理層８で覆われている。
【００４５】
続いて、前記半導体装置用両面配線テープキャリアの製造方法について、図１を用いて説明する。
【００４６】
絶縁テープとしてのポリイミドテープ２を用意し、ポリイミドテープ２の表面に第１の導体箔としての銅箔２ａを貼り付け、ポリイミドテープ２の裏面に第２の導体箔としての銅箔２ｂを貼り付け、３層のテープ基材１を形成する。
【００４７】
かかる貼り付けは接着剤を用いてもよく、用いなくてもよい。接着剤を用いない方法としては、銅箔にワニス状の樹脂を塗りつけるキャスティング法、銅箔とフィルムを熱で圧着するラミネート法、フィルムに銅を蒸着するめっき法がある。また、貼り付け順序は不問であり、銅箔２ａまたは銅箔２ｂのいずれを先に貼り付けてもよく、銅箔２ａと銅箔２ｂを同時に貼り付けても良い。なお、銅箔２ｂの貼り付けは、後述する銅箔２ａとポリイミドテープ２の穿孔後に行っても良い。
【００４８】
その後、金型プレスを用い、テープ基材１に製品搬送用のパーフォレーション穴（図示しない）を形成する。
【００４９】
その後、銅箔２ａの一部をフォトエッチング法により除去し、ポリイミドテープ２の表面を露出する（図１（ｂ））。除去する部位の形状は、直径が４０〜１００μｍ程度の円形とするのが一般的である。
【００５０】
その後、露出したポリイミドテープ２の表面にＣＯ２レーザ光を照射してポリイミドテープ２を厚さ方向に穿孔し、ブラインドビアホール３を形成する（図１（ｃ））。ブラインドビアホール３の底面は、ポリイミドテープ２の裏面側にて銅箔２ｂにより塞がれている。
【００５１】
レーザ加工の際に、ブラインドビアホール３の内面にスミアと呼ばれる焼け焦げ残渣が残った場合には、デスミア処理と呼ばれるスミアの除去が必要となる。なお、ポリイミドテープ２の穿孔は、湿式処理によるエッチング手段を用いてもよい。
【００５２】
その後、無電解めっき等の手段を用いて、ブラインドビアホール３の内面と銅箔２ａの表面に、錫−パラジウム又はその化合物、ニッケル又はその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマーのいずれかを材料とする導電性薄膜４を形成する（図１（ｄ））。かかる導電性薄膜４は、後述の銅めっき層５を析出するための下地電極となる。
【００５３】
その後、導電性薄膜４を下地とし、ブラインドビアホール３の内面と銅箔２ａの表面に金属めっき層としての銅めっき層５を形成する（図１（ｅ））。この際、後述するビアフィリングめっき方法を用いることで、ブラインドビアホール３の内部全体を銅めっき層５で充填し、銅箔２ａと銅箔２ｂとを電気的に導通させる。
【００５４】
ビアフィリングめっきの実施に際しては、銅箔２ａの表面に所定厚さの銅めっき層５を析出させ、９０％以上の充填率を安定して得られるようにする。所定厚さは、ブラインドビアホール３の直径および深さによって変化するが、一般的には５μｍ以上とすることが望ましい。これにより、ブラインドビアホール３の上面は、ほぼ平坦な構造となる。
【００５５】
その後、銅箔２ａの裏面を基準面とし、この基準面から導体層６の表面までの合計厚さｄ１が基準厚さ以下になるよう、導体層６の表面に余剰に析出した銅めっき層５を研磨により削る（図１（ｆ））。配線パターンのファインピッチ化を実現するためには、基準厚さを１５μｍ以下とすることが望ましい。したがって、銅箔２ａの厚さが１５μｍに満たない場合には、導体層６の最上面が銅めっき層５または導電性薄膜４となる。一方、銅箔２ａの厚さが１５μｍを超えている場合には、ポリイミドテープ２上の導体層６の最上面が銅箔２ａ又は導電性薄膜４となる。
【００５６】
上述の研磨は、加水硫酸系のソフトエッチング液を用いた化学研磨であっても、機械研磨であってもよい。
【００５７】
一方、銅箔２ｂの厚さｄ２が１５μｍを超えている場合にも、配線パターンのファインピッチ化を実現するため、同様の研磨手段によって厚さが１５μｍ以下になるよう調節する。
【００５８】
なお、上記の研磨の際、導体層６の表面と銅箔２ｂの表面の中心線表面粗さが０．２μｍ以上になるように研磨する。かかる粗面化により表面の摩擦係数が高まる。
【００５９】
研磨完了後、後述の配線パターンを形成するため、導体層６と銅箔２ｂの表面にドライフィルムレジスト（図示しない）をラミネートする。両面の配線パターンを効率よく形成するためには、ドライフィルムレジストを両面同時にラミネートすることが望ましい。また、配線パターンのファインピッチ化を実現するためには、ドライフィルムレジストの厚さは２０μｍ以下であることが望ましい。
【００６０】
ついで、かかるドライフィルムレジストの表面にフォトマスクを介して紫外線を照射し、ドライフィルムレジストを光硬化させる。こののち、有機溶剤、アルカリ水溶液などの現像液を用い、未硬化部分のドライフィルムレジストを除去して、レジストパターン（図示しない）を形成する。
【００６１】
前述のレジストパターンに覆われていない導体層６および銅箔２ｂをエッチングにより除去し、配線パターン９を形成する（図１（ｇ））。配線パターン９の配線ピッチ１０は両面とも６０μｍ以下とする。配線パターン９を形成した後、レジストパターンは除去する。
【００６２】
その後、配線パターン９の一部表面上に、スクリーン印刷法を用いて熱硬化性又は感光性のソルダーレジストを塗布し、絶縁層７を作成する（図１（ｈ））。絶縁層７として、接着剤を用いてカバーレイを貼り付ける場合もある。
【００６３】
最後に、絶縁層７に覆われていない配線パターン９の表面に、電気ニッケルめっきおよび電気金めっきの順で表面処理層８を施す（図１（ｉ））。
以上により、図２に示す半導体装置用両面配線テープキャリアの製造が完了する。
【００６４】
本実施の形態によれば、ビアフィリングめっきの際に銅箔２ａの表面へ所定厚さ以上の銅めっき層５を析出させることによって、ブラインドビアホール３内部への銅めっき層５の充填率を常に９０％以上とすることができる。したがって、銅箔２ａと銅箔２ｂとの導通信頼性が高い。
【００６５】
また、導体層６の厚さｄ１および銅箔２ｂの厚さｄ２は１５μｍ以下となるよう研磨されている。したがって、配線パターン９のファインピッチ化を実現できる。
【００６６】
さらに、ブラインドビアホール３のテント性が良好であることから、ファインピッチ化に好適な薄いドライフィルムレジストを用いることが出来る。したがって、配線パターン９のファインピッチ化が実現できる。
【００６７】
また、導体層６の表面と銅箔２ｂの表面は中心線表面粗さが０．２μｍ以上になるように研磨されており、ドライフィルムレジストとの密着性が高い。したがって、配線パターン９を形成する際の歩留まりが良い。
【００６８】
続いて、前述のビアフィリングめっき方法について、図３を用いて説明する。
【００６９】
まず、めっき液にレベラー１１、ブライトナー１２と呼ばれる添加剤を添加して、めっき電解を開始する。めっき電解に際しては、銅箔２ａの表面へレベラー１１を多く吸着させ、ブラインドビアホール３の底部へブライトナー１２を多く吸着させる（図３（ａ））。
【００７０】
レベラー１１は析出抑制効果を有するため、銅箔２ａの表面への銅めっき層５の析出は抑制される。一方、ブライトナー１２は析出促進効果を有するため、ブラインドビアホール３の内面への銅めっき層５の析出は促進される（図３（ｂ））。
【００７１】
その後、ブラインドビアホール３の内部への銅めっき層５の充填率が９０％以上になったら、めっき電解を終了する（図３（ｃ））。
【００７２】
ブラインドビアホール３の内部への銅めっき層５の充填特性は、めっき液の組成変動、すなわちレベラー１１およびブライトナー１２およびポリマーの濃度変化によって変化する。したがって、めっき電解中には、めっき液中の添加剤濃度の分析を頻繁に行い、めっき液の組成を一定に保つ制御が必要となる。
【００７３】
ここで、めっき液中の添加剤はめっき電解と共に分解し、その一部は分解生成物（老廃物）としてめっき液中に蓄積していく。そして、分解生成物の蓄積が進むにつれ、ブラインドビアホール３の内部への充填率が悪化していく。
【００７４】
分解生成物がブラインドビアホール３の内部への充填率を悪化させていく様子を図５に示す。めっき電解の開始直後は、分解生成物の蓄積が少なく、高い充填率が得られる（図５（ａ））。しかし、同一のめっき液を用いてめっき電解を進行していくと、徐々に分解生成物の蓄積が進み、充填率が悪化し始める（図５（ｂ））。そして、さらに分解生成物の蓄積が進むと、充填率は一層悪化する（図５（ｃ））。したがって、活性炭フィルター等を用いて分解生成物を定期的にフィルタリングすることが必要となる。
【００７５】
分解生成物の蓄積による充填率の悪化を防ぐためには、銅箔２ａの表面へ析出させる銅めっき層５を厚くすることが有効な手段の一つである。必要な銅めっき層５の厚さはブラインドビアホール３の直径および深さによって変化するが、銅箔２ａの表面へ析出させる銅めっき層５が厚いほど、高い充填率を安定して得られる傾向がある。一般的には、銅箔２ａの表面へ析出させる銅めっき層５の厚さが５μｍ以下では、充填率を安定させることが困難である。
【００７６】
ただし、銅箔２ａの表面へ析出させる銅めっき層５が厚くなると、配線パターン９のファインピッチ化が困難となる問題がある。
【００７７】
そこで、本実施の形態においては、高い充填率を安定して得られるよう、銅箔２ａの表面へ５μｍ以上の銅めっき層５を一旦析出させ、その後に導体層６を研磨して薄くすることとしている。
【００７８】
以下に、実施例１と比較例１〜３について、表１を用いつつ説明する。
【表１】
【００７９】
（実施例１）
本実施の形態に示す方法により、半導体装置用両面配線テープキャリアを製造した。
【００８０】
ポリイミドテープ２の厚さは２５μｍとし、銅箔２ａと銅箔２ｂの厚さはそれぞれ９μｍとした。
【００８１】
ビアフィリングめっきを実施する際、めっき液の濃度は、硫酸銅濃度２００ｇ／Ｌ、硫酸濃度５０ｇ／Ｌ、塩素イオン濃度５００ｍｇ／Ｌとした。
【００８２】
添加剤は、レベラー１１としてＪＧＢ（ヤーヌスグリーンＢ）を、ブライトナー１２としてＳＰＳ（ＳＰＳ（３−スルホプロピル）ジスルフィド）を、ポリマーとしてＰＥＧ（ポリエチレングリコール）を使用した。レベラー１１、ブライトナー１２、ポリマーの濃度はいずれも１００ｐｐｍとした。
【００８３】
電流密度を１Ａ／ｄｍ２、めっき時間を４５分とし、銅箔２ａへ析出させる銅めっき層５の所定厚さを１０μｍとした。
【００８４】
銅めっき層５の形成後、導体層６の厚さｄ１が基準値以下の１４μｍとなるよう化学研磨した。
【００８５】
化学研磨の後、厚さ１０μｍのドライフォトレジストを使用して配線パターン９を形成した。その際、銅箔２ａの配線パターン９の配線ピッチ１０を４５μｍとし、配線パターン９を構成するリードのリード幅の目標値を２２．５±５μｍとした。
また、銅箔２ｂの配線パターン９の配線ピッチ１０を５０μｍとし、配線パターン９を構成するリードのリード幅の目標値を２５±６μｍとした。
【００８６】
以上の条件で、複数のユニットが列なって成る１００ｍの半導体装置用両面配線テープキャリアを１０ロット作成した。その後、各ロットの先頭ユニットについて、以下の評価を実施した。
【００８７】
１０ユニットについて平均充填率およびばらつきを測定した。その結果、平均充填率は９７％と高く、ばらつきは２．２％と小さく安定していた。
【００８８】
５ユニットについて信頼性試験を行った。−５５℃から１２５℃の範囲で１０００サイクルの温度サイクル試験（ＴＣＴ）を行った結果、全てのユニットが合格した。また、温度が８５℃、湿度が８５％、バイアス電圧が３．５Ｖ、１０００時間の高温高圧バイアス試験(ＴＨＢ)を行った結果、全てのユニットが合格した。
【００８９】
１０ユニットについて配線形成の安定性を評価した。リード幅の目標値に対し、工程能力指数（Ｃｐｋ）が１．３３以上であることを合格の条件とした。その結果、銅箔２ａの配線パターン９の平均リード幅は２１．２μｍであり、Ｃｐｋは１．３５であって合格した。一方、銅箔２ｂの配線パターン９の平均リード幅は２４．５μｍであり、Ｃｐｋは１．３３であって合格した。
【００９０】
（比較例１）
図６に示すコンフォーマルめっき方法により、半導体装置用両面配線テープキャリアを製造した。
【００９１】
まず、実施例１と同一の条件の下、テープ基材１にブラインドビアホール３を形成後、導電性薄膜４を形成した（図６（ａ）〜（ｄ））。
【００９２】
その後、コンフォーマルめっき方法を用いて銅めっき層５を形成した（図６（ｅ））。かかる製造方法ではめっき液に添加剤を添加しないため、銅箔２ａの表面へもブラインドビアホール３の内面へもすべて均一な速度で銅めっき層５が析出される。
銅箔２ａへ析出させる銅めっき層５の所定厚さを１５μｍとし、導体層６の合計厚さｄ１は２４μｍとした。
【００９３】
銅めっき層５の形成後、化学研磨は行わなかった。その後は、実施例１と同一の条件の下、配線パターン９、絶縁層７、表面処理層８を形成した（図６（ｆ）〜（ｈ））。
【００９４】
かかる条件の下、複数のユニットが列なって成る１００ｍの半導体装置用両面配線テープキャリアを１０ロット作成した。その後、各ロットの先頭ユニットについて、以下の評価を実施した。
【００９５】
コンフォーマルめっき方法を用いており、図６（ｅ）に示すようにブラインドビアホールの内部は銅めっき層５で充填されていない。したがって平均充填率とそのばらつきについては測定しなかった。
【００９６】
温度サイクル試験（ＴＣＴ）は、全てのユニットが合格した。一方、高温高圧バイアス試験(ＴＨＢ）は、導体層６が厚いため、リードボトムでの銅残りが発生するユニットがあり、不合格だった。
【００９７】
銅箔２ｂの配線パターン９の平均リード幅は２３．５μｍであり、Ｃｐｋは１．４４であって合格した。しかし、銅箔２ａの配線パターン９の平均リード幅は２４μｍであり、Ｃｐｋは０．４であって不合格だった。
【００９８】
（比較例２）
研磨を行わない従来のビアフィリングめっき方法により、半導体装置用両面配線テープキャリアを製造した。
【００９９】
銅箔２ａの表面へ析出させる銅めっき層５の厚さを１０μｍとし、導体層６の合計厚さｄ１は１９μｍとした。化学研磨は行わなかった。
【０１００】
その他の条件は実施例１と同様である。かかる条件の下、複数のユニットが列なって成る１００ｍの半導体装置用両面配線テープキャリアを１０ロット作成した。その後、各ロットの先頭ユニットについて、以下の評価を実施した。
【０１０１】
平均充填率は９７％と高く、ばらつきは２．２％と安定していた。
【０１０２】
温度サイクル試験（ＴＣＴ）については、全てのユニットが合格した。しかし、高温高圧バイアス試験(ＴＨＢ)については、導体層６が厚いため、リードボトムでの銅残りが発生するユニットがあり、不合格だった。
【０１０３】
銅箔２ｂの配線パターン９の平均リード幅は２０．５μｍであり、Ｃｐｋは１．３５であって合格した。しかし、銅箔２ａの配線パターン９の平均リード幅は２５μｍであり、Ｃｐｋは０．８であって不合格だった。
【０１０４】
（比較例３）
研磨を行わない従来のビアフィリングめっき方法を用いて、半導体装置用両面配線テープキャリアを製造した。
【０１０５】
銅箔２ａの表面へ析出させる銅めっき層５の厚さを５μｍとし、導体層６の合計厚さｄ１は１４μｍとなった。化学研磨は行わなかった。
【０１０６】
その他の条件は実施例１と同様である。かかる条件の下、複数のユニットが列なって成る１００ｍの半導体装置用両面配線テープキャリアを１０ロット作成した。その後、各ロットの先頭ユニットについて、以下の評価を実施した。
【０１０７】
銅箔２ａの表面へ析出させる銅めっき層５の厚さが不足しており、分解生成物の影響により平均充填率は４４．５％と低下し、ばらつきも２１．５％と増加した。
【０１０８】
高温高圧バイアス試験(ＴＨＢ)については、全てのユニットが合格した。しかし、温度サイクル試験（ＴＣＴ）については、ブラインドビアホール３の内部でクラックが生じたユニットがあり、不合格だった。
【０１０９】
銅箔２ａの配線パターン９の平均リード幅は２７μｍであり、Ｃｐｋは１．３５であって合格した。また、銅箔２ｂの配線パターン９の平均リード幅は２０．８μｍであり、Ｃｐｋは１．５２であって合格した。
【図面の簡単な説明】
【０１１０】
【図１】本発明の実施形態にかかる半導体装置用両面配線テープキャリアの製造方法の説明図である。
【図２】本発明の実施形態にかかる半導体装置用両面配線テープキャリアの断面図である。
【図３】ビアフィリングめっき方法の説明図である。
【図４】ブラインドビアホールにおける銅めっき層の充填率を示す説明図である。
【図５】分解生成物の蓄積により充填率が悪化する様子の説明図である。
【図６】コンフォーマルめっき方法による半導体装置用両面配線テープキャリアの製造方法の説明図である。
【符号の説明】
【０１１１】
１ テープ基材
２ ポリイミドテープ
２ａ 銅箔
２ｂ 銅箔
３ ブラインドビアホール
４ 導電性薄膜
５ 銅めっき層
６ 導体層
７ 絶縁層
８ 表面処理層
９ 配線パターン
１０ ピッチ
１１ レベラー
１２ ブライトナー
【特許請求の範囲】
【請求項１】
絶縁テープの両面にそれぞれ第１の導体箔および第２の導体箔が貼り付けられた３層のテープ基材と、
前記第１の導体箔および前記絶縁テープを前記テープ基材の厚さ方向に貫通するよう設けられて、底面が前記第２の導体箔で塞がれるブラインドビアホールと、
前記ブラインドビアホールの内部全体を埋めるように前記第１の導体箔の表面全面に形成されて、前記第１の導体箔と前記第２の導体箔とを導通する金属めっき層と
を備え、
前記第１の導体箔の裏面を基準面として、該基準面から前記第１の導体箔と前記金属めっき層とから成る導体層の表面までの合計厚さが１５μｍ以下であることを特徴とする半導体装置用両面配線テープキャリア。
【請求項２】
前記導電層の表面が粗面となっていることを特徴とする請求項１に記載の半導体装置用両面配線テープキャリア。
【請求項３】
前記第２の導体箔の厚さが１５μｍ以下であることを特徴とする請求項１又は２に記載の半導体装置用両面配線テープキャリア。
【請求項４】
前記導体層の表面および前記第２の導体箔の表面の中心線表面粗さが０．２μｍ以上であることを特徴とする請求項１から３のいずれかに記載の半導体装置用両面配線テープキャリア。
【請求項５】
前記第１の導体箔および前記第２の導体箔に配線パターンが形成されており、該配線パターンの配線ピッチが６０μｍ以下であることを特徴とする請求項１から４のいずれかに記載の半導体装置用両面配線テープキャリア。
【請求項６】
絶縁テープの両面にそれぞれ第１の導体箔および第２の導体箔を貼り付けることにより、３層のテープ基材を形成する工程と、
前記第１の導体箔および前記絶縁テープを前記テープ基材の厚さ方向に穿孔することより、底面が前記第２の導体箔で塞がれるブラインドビアホールを形成する工程と、
前記第１の導体箔の表面全面に所定厚さの金属めっき層を形成することにより、前記ブラインドビアホールの内部全体を金属めっきで埋めて、前記第１の導体箔と前記第２の導体箔とを導通する工程と、
前記第１の導体箔の裏面を基準面として、該基準面から前記第１の導体箔と前記金属めっき層とから成る導体層の表面までの合計厚さが基準厚さ以下となるように、前記導体層の表面側を削る工程と
を含むことを特徴とする半導体装置用両面配線テープキャリアの製造方法。
【請求項７】
前記金属めっき層の所定厚さが５μｍ以上であることを特徴とする請求項６に記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項８】
前記基準厚さが１５μｍ以下であることを特徴とする請求項６又は７に記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項９】
前記導体層の表面側を削る工程には、
前記導体層の表面および前記第２の導体箔の表面を中心線表面粗さが０．２μｍ以上になるよう研磨する工程
が含まれることを特徴とする請求項６から８のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項１０】
前記ブラインドビアホールを形成する工程の後、前記金属めっき層を形成する工程の前に、
前記ブラインドビアホールの内面に、錫−パラジウム又はその化合物、ニッケル又はその化合物、グラファイト、導電性カーボン、導電性ポリマーのいずれかを材料とする導電性薄膜を形成する工程
を含むことを特徴とする請求項６から９のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項１１】
前記導体層の表面側を削る工程の後、
前記導体層の表面および前記第２の導体箔の表面をドライフィルムレジストでラミネートする工程と、
前記導体層および前記第２の導体箔をエッチングして配線パターンを形成する工程と
を含むことを特徴とする請求項６から１０のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項１２】
前記ドライフィルムレジストの厚さが２０μｍ以下であることを特徴とする請求項１１に記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項１３】
前記配線パターンを形成する工程の後、
前記配線パターンの表面に熱硬化性若しくは感光性のソルダーレジスト、又はカバーレイ等の絶縁層を形成する工程
を含むことを特徴とする請求項１１又は１２に記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項１】
絶縁テープの両面にそれぞれ第１の導体箔および第２の導体箔が貼り付けられた３層のテープ基材と、
前記第１の導体箔および前記絶縁テープを前記テープ基材の厚さ方向に貫通するよう設けられて、底面が前記第２の導体箔で塞がれるブラインドビアホールと、
前記ブラインドビアホールの内部全体を埋めるように前記第１の導体箔の表面全面に形成されて、前記第１の導体箔と前記第２の導体箔とを導通する金属めっき層と
を備え、
前記第１の導体箔の裏面を基準面として、該基準面から前記第１の導体箔と前記金属めっき層とから成る導体層の表面までの合計厚さが１５μｍ以下であることを特徴とする半導体装置用両面配線テープキャリア。
【請求項２】
前記導電層の表面が粗面となっていることを特徴とする請求項１に記載の半導体装置用両面配線テープキャリア。
【請求項３】
前記第２の導体箔の厚さが１５μｍ以下であることを特徴とする請求項１又は２に記載の半導体装置用両面配線テープキャリア。
【請求項４】
前記導体層の表面および前記第２の導体箔の表面の中心線表面粗さが０．２μｍ以上であることを特徴とする請求項１から３のいずれかに記載の半導体装置用両面配線テープキャリア。
【請求項５】
前記第１の導体箔および前記第２の導体箔に配線パターンが形成されており、該配線パターンの配線ピッチが６０μｍ以下であることを特徴とする請求項１から４のいずれかに記載の半導体装置用両面配線テープキャリア。
【請求項６】
絶縁テープの両面にそれぞれ第１の導体箔および第２の導体箔を貼り付けることにより、３層のテープ基材を形成する工程と、
前記第１の導体箔および前記絶縁テープを前記テープ基材の厚さ方向に穿孔することより、底面が前記第２の導体箔で塞がれるブラインドビアホールを形成する工程と、
前記第１の導体箔の表面全面に所定厚さの金属めっき層を形成することにより、前記ブラインドビアホールの内部全体を金属めっきで埋めて、前記第１の導体箔と前記第２の導体箔とを導通する工程と、
前記第１の導体箔の裏面を基準面として、該基準面から前記第１の導体箔と前記金属めっき層とから成る導体層の表面までの合計厚さが基準厚さ以下となるように、前記導体層の表面側を削る工程と
を含むことを特徴とする半導体装置用両面配線テープキャリアの製造方法。
【請求項７】
前記金属めっき層の所定厚さが５μｍ以上であることを特徴とする請求項６に記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項８】
前記基準厚さが１５μｍ以下であることを特徴とする請求項６又は７に記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項９】
前記導体層の表面側を削る工程には、
前記導体層の表面および前記第２の導体箔の表面を中心線表面粗さが０．２μｍ以上になるよう研磨する工程
が含まれることを特徴とする請求項６から８のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項１０】
前記ブラインドビアホールを形成する工程の後、前記金属めっき層を形成する工程の前に、
前記ブラインドビアホールの内面に、錫−パラジウム又はその化合物、ニッケル又はその化合物、グラファイト、導電性カーボン、導電性ポリマーのいずれかを材料とする導電性薄膜を形成する工程
を含むことを特徴とする請求項６から９のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項１１】
前記導体層の表面側を削る工程の後、
前記導体層の表面および前記第２の導体箔の表面をドライフィルムレジストでラミネートする工程と、
前記導体層および前記第２の導体箔をエッチングして配線パターンを形成する工程と
を含むことを特徴とする請求項６から１０のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項１２】
前記ドライフィルムレジストの厚さが２０μｍ以下であることを特徴とする請求項１１に記載の半導体装置用両面配線テープキャリアの製造方法。
【請求項１３】
前記配線パターンを形成する工程の後、
前記配線パターンの表面に熱硬化性若しくは感光性のソルダーレジスト、又はカバーレイ等の絶縁層を形成する工程
を含むことを特徴とする請求項１１又は１２に記載の半導体装置用両面配線テープキャリアの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−２４２７９０（Ｐ２００７−２４２７９０Ａ）
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願番号】特願２００６−６１１７６（Ｐ２００６−６１１７６）
【出願日】平成１８年３月７日（２００６．３．７）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願日】平成１８年３月７日（２００６．３．７）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]