半導体装置用集合基板及びその製造方法
【課題】単独の凹型発光装置は製造コストが高かった。
【解決手段】下部集合基板は絶縁基材１１及びその上の銅箔層１１ａ及び銅めっき層１４ａによって構成される。上部集合基板は絶縁基材２１及び接着シート２２によって構成される。上部集合基板はその接着シート２２によって下部集合基板に貼り付けられている。一点鎖線内部の半導体素子搭載用領域の各単位領域には半導体素子収容用キャビティ穴（貫通孔）２３が設けられ、一点鎖線外部の半導体素子非搭載領域には位置補正マーク用キャビティ穴（補助貫通孔）２４Ｙ’が設けられている。補助貫通孔２４Ｙ’はキャビティ穴２３の列方向に並んで位置する。
【解決手段】下部集合基板は絶縁基材１１及びその上の銅箔層１１ａ及び銅めっき層１４ａによって構成される。上部集合基板は絶縁基材２１及び接着シート２２によって構成される。上部集合基板はその接着シート２２によって下部集合基板に貼り付けられている。一点鎖線内部の半導体素子搭載用領域の各単位領域には半導体素子収容用キャビティ穴（貫通孔）２３が設けられ、一点鎖線外部の半導体素子非搭載領域には位置補正マーク用キャビティ穴（補助貫通孔）２４Ｙ’が設けられている。補助貫通孔２４Ｙ’はキャビティ穴２３の列方向に並んで位置する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置たとえば発光ダイオード（LED）用集合基板及びその製造方法に関する。
【背景技術】
【０００２】
LED用発光装置として凹型発光装置がある（参照：特許文献１）。この凹型発光装置は、金属パターンが形成された下部基板と、この下部基板上に接着剤を介して貼り付けられた上部基板（周壁体）とを備えている。上部基板には孔が設けられており、この孔内にLED素子が搭載される。これにより、LED素子からの光は凹型発光装置の横方向への出射が遮るので前方のみに出射し、出射光利用効率が上昇する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１４４３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の従来の凹型発光装置を単独で製造すると、製造効率が低く、この結果、製造コストが上昇するという課題があった。
【０００５】
従って、本発明は半導体装置用集合基板たとえばLED用発光装置用集合基板を提供して上述の半導体装置たとえばLED用発光装置の製造コストを低減しようとするものである。
【課題を解決するための手段】
【０００６】
上述の課題を解決するために、本発明に係る半導体装置用集合基板は、列状に並ぶ複数の単位領域よりなる半導体素子搭載用領域及び半導体素子搭載用領域を囲む半導体素子非搭載領域を有し、絶縁基板と絶縁基板上の一部に形成された金属パターンからなる下部集合基板と、下部集合基板上に接着層を介して貼り付けられ、半導体素子搭載用領域の各単位領域に対応した半導体素子収容用貫通孔及び半導体素子非搭載領域に対応した補助貫通孔を有する上部集合基板とを具備し、補助貫通孔と最端の半導体素子収容用貫通孔は下部集合基板の金属パターン非形成領域上に少なくとも一部が重なり、補助貫通孔内と最端の半導体素子収容用貫通孔内に露出する金属パターン非形成領域は絶縁基板上で連続している。これにより、半導体素子搭載用領域の最端の単位領域における金属パターンの電気的な短絡を防止できる。
【０００７】
また、半導体素子収容用貫通孔及び補助貫通孔の内部に露出した金属パターン上に金属めっき層を有する。
【０００８】
また、本発明に係る半導体装置用集合基板の製造方法は、列状に並ぶ複数の単位領域よりなる半導体素子搭載用領域及び半導体素子搭載用領域を囲む半導体素子非搭載領域を有し、絶縁基板と絶縁基板上の一部に形成された金属パターンからなる下部集合基板を準備する工程と、半導体素子搭載用領域の各単位領域に対応した半導体素子収容用貫通孔及び半導体素子非搭載領域に対応した補助貫通孔を有する上部集合基板を準備する工程と、補助貫通孔と最端の半導体素子収容用貫通孔は下部集合基板の金属パターン非形成領域上に少なくとも一部が重なり、補助貫通孔内と最端の半導体素子収容用貫通孔内に露出する金属パターン非形成領域は絶縁基板上で連続するように重ね貼り合わせる工程とを具備するものである。さらに、上部集合基板を下部集合基板に貼り合わせる工程の後、補助貫通孔と半導体素子収容用貫通孔の内部に露出した金属パターン上に電解めっき法により金属めっき層を形成する工程を具備する。
【発明の効果】
【０００９】
本発明によれば、半導体装置用集合基板により半導体装置用発光装置の製造コストを低減できると共に、半導体装置用集合基板の最端の単位領域の金属パターンの電気的短絡を防止できるので、さらに歩留りが向上して製造コストを低減できる。
【図面の簡単な説明】
【００１０】
【図１】比較例としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図２】比較例としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図３】比較例としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図４】比較例としての上部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図５】比較例としての上部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図６】比較例としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図７】比較例としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図８】比較例としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図９】図７における接着シートの凹み及び金属パターンのめっき液残査を示す写真である。
【図１０】本発明に係る実施の形態としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１１】本発明に係る実施の形態としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１２】本発明に係る実施の形態としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１３】本発明に係る実施の形態としての上部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１４】本発明に係る実施の形態としての上部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１５】本発明に係る実施の形態としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１６】本発明に係る実施の形態としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１７】本発明に係る実施の形態としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１８】図１６における接着シート及び金属パターンを示す写真である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態の説明の前に、比較例としての半導体装置用集合基板の製造方法を図１〜図９を参照して説明する。
【００１２】
図１〜図３は比較例の下部集合基板の製造方法を説明する図である。尚、図１〜図３における一点鎖線内部は半導体素子を搭載するための領域たとえばLED用発光素子搭載用領域であって、半導体装置が得られる領域である。ダイシング後に各半導体装置となる複数の単位領域が列状に並ぶことからなり、図１〜図３においてはＸ方向に４つの単位領域が並んだ列がＹ方向に４列配置されることで形成されている。他方、一点鎖線外部は半導体素子を搭載しない領域たとえばLED用発光素子非搭載領域である。LED用発光素子非搭載領域はダイシング後には発光装置とならない領域だが、金属パターンはLED用発光素子搭載用領域にもLED用発光素子非搭載領域にも形成されている。
【００１３】
始めに、図１を参照すると、エポキシ樹脂等よりなる絶縁基材１１の表裏に厚さ約10〜20μmの銅（Cu）箔層１２ａ、１２ｂを貼り付ける。フォトリソグラフィ・エッチング法によりフィルドビアを形成する箇所の銅箔が抜きになるように銅箔層１２ｂをパターニングする。銅箔層１２ｂの銅箔を除去した箇所へレーザを照射し銅箔層１２ａが露出されるまで絶縁基材１１を掘る。このときの穴の直径は0.05〜0.2mm程度である。
【００１４】
次に、図２を参照すると、銅箔層１２ａ、１２ｂ上に無電解めっき法により、厚さ約30μmの銅（Cu）めっき層１４ａ、１４ｂを形成する。この結果、貫通孔１３にも銅めっき層１４ｂが埋め込まれ、フィルドビア１５が貫通孔１３内に形成されることになる。従って、絶縁基材１１の表面側の銅箔層１２ａ及び銅層１３ａと裏面側の銅箔層１２ｂ及び銅層１３ｂとがフィルドビア１５によって電気的に接続されることになる。
【００１５】
次に、図３を参照すると、銅箔層１２ａ、銅めっき層１４ａを一体とし、他方、銅箔層１２ｂ、銅めっき層１４ｂを一体とし、銅箔層１２ａ、銅めっき層１４ａ側にフォトリソグラフィ・エッチング法によって例えば図３のような一つなぎとなっている列状の金属パターン非形成領域Ｚを形成する。この結果、絶縁基材１１の表側にパターニングされた銅箔層１２ａ、銅めっき層１４ａは各発光装置ダイシング後に金属パターン非形成領域Ｚを挟んだ回路として利用される金属パターンとなる。図示しないが、裏面においても電極形成のためのパターニングが同時に行われる。このとき、一点鎖線内部の半導体素子搭載用領域の、ダイシング後に１つの発光装置となる各単位領域Rにおいて、２つのフィルドビア１５にそれぞれ接続された２つの回路パターンが形成される。また、一点鎖線外部の半導体素子非搭載領域のＸ方向辺、Ｙ方向辺において、位置補正マーク１６Ｘ、１６Ｙが等間隔で形成される。この場合、位置補正マーク１６Ｘ、１６Ｙは半導体素子搭載用領域の各単位領域Rの境界を示す目印であり、後述のダイシングラインの位置を示す。また、Ｘ方向に並ぶ最端の単位領域Rの直外側の半導体素子非搭載領域にまで金属パターン非形成領域Ｚが延在するのは、後述のダイシング加工によって各単位領域Ｒにおける回路パターンの分離を完全に行うためのマージンである。これにより、確実に電気的に短絡しないようにしたものである。但し、金属パターン非形成領域Ｚはできるだけ小さくする。他方、図３には図示しないが、絶縁基材１１の裏側にも、パターニングされた銅箔層１２ｂ、銅めっき層１４ｂもフィルドビア１５に接続された回路パターンとしての金属パターンを形成する。
【００１６】
図４、図５は比較例の上部集合基板の製造方法を説明する図である。尚、図４、図５における一点鎖線内部も半導体装置たとえばLED用発光素子搭載用領域、一点鎖線外部も半導体素子非搭載領域である。
【００１７】
図４を参照すると、エポキシ樹脂等よりなる絶縁基材２１の裏面に接着シート２２を貼り付ける。
【００１８】
次に、図５を参照すると、絶縁基材２１及び接着シート２２を一体としてキャビティ穴２３、２４Ｘ、２４Ｙを開孔する。この場合、各キャビティ穴２３は半導体素子搭載用領域の１つの単位領域Rに対して設けられた半導体素子収容用キャビティ穴（貫通孔）であり、他方、各キャビティ穴２４Ｘ、２４Ｙは半導体素子非搭載領域に対して設けられた位置補正マーク用キャビティ穴（補助貫通孔）であって、図３の位置補正マーク１６Ｘ、１６Ｙに対応する。
【００１９】
図６〜図８は比較例の図３の下部集合基板に図５の上部集合基板を貼り付けた以後の半導体装置用集合基板の製造方法を説明する図である。尚、図６〜図８においても、一点鎖線内部は半導体素子を搭載する領域であってたとえばLED用発光素子搭載用領域であり、一点鎖線外部も半導体素子を搭載しない領域たとえばLED用発光素子非搭載領域である。
【００２０】
図６を参照すると、図３の下部集合基板上に図５の上部集合基板をその接着シート２２によって貼り合わせて加熱プレスすると、接着シート２２から矢印で示すごとくガスが抜ける。このとき、金属パターン（１２ａ、１４ａ）の厚みが大きいと、金属パターン非形成領域Ｚが金属パターンに対して深い溝構造となるため、接着シート２２がその溝状の金属パターン非形成領域Ｚに対して馴染み難くなる。さらに、一点鎖線周辺下の金属非形成部ではガス抜け口が一方向に限られてしまうため、ガス残りによる空洞が発生し易くなる。この結果、下部集合基板と上部集合基板との貼り合わせ強度が低下する。
【００２１】
次に、図７を参照すると、各金属パターン（１２ａ、１４ａ）上にニッケル（Ni）めっき層３２及び銀（Ag）めっき層３３を電解めっき法によって形成する。ここで、ニッケルめっき層３２は銅めっき層１４ａと銀めっき層３３との密着性を向上させるためのものであり、また、銀めっき層３３は高反射率を有し、後述のLED素子３４からの光を効率よく反射させるためのものである。
【００２２】
最後に、図８を参照すると、各銀めっき層３３上にLED素子（チップ）３４を搭載する。次いで、LED素子３４のｐ側電極、ｎ側電極を回路パターンとしての２つの金属パターン（この場合、銀めっき層３３）に図示しないボンディングワイヤで接続する。次いで、封止樹脂層３５をキャビティ穴２３に注入して封止する。この封止樹脂層３５には、必要に応じて蛍光体を含有させる。次いで、位置補正マーク用キャビティ穴２４Ｘ、２４Ｙから見た位置補正マーク１６Ｘ、１６Ｙで定義されるダイシングラインＤＬＸ、ＤＬＹに沿ってダイシングを行い、LED用発光装置を個別的に得ることができる。
【００２３】
上述の比較例においては、図６の（Ｂ）に示すごとく、金属パターン（１２ａ、１４ａ）の膜厚がたとえば30μmより大きいと、一点鎖線周辺下の金属非形成部において空洞３１が発生する。この結果、ニッケルめっき層３２及び銀めっき層３３を無電解めっき法により成長させる際に、空洞３１内でめっき液成分が析出し、しかも、洗浄液が空洞３１内に到達しない場合には、空洞３１内でめっき液残査でめっきが異常成長する。従って、図９に示すように、接着シート２２を剥がすと、半導体素子非搭載領域の接着シート２２には空洞３１による凹みが観察され（図９の（Ａ））、他方、半導体素子非搭載領域の金属パターンにめっき液残査が観察される（図９の（Ｂ））。この結果、最悪の場合、半導体素子非搭載領域の金属パターンが電気的に短絡し、最端の単位領域Rにおける金属パターンが電気的に短絡する可能性がある。他方、図８に示すごとく、封止樹脂層３５をキャビティ穴２３に注入する際に、封止樹脂層３５が空洞３１内に入り込み、この結果、封止樹脂層３５の液面高さが不安定となったり、熱硬化中に気泡を発生して封止樹脂層３５内に気泡が残ることがある。
【００２４】
本発明の実施の形態に係る半導体装置用集合基板の製造方法を図１０〜図１８を参照して説明する。
【００２５】
図１０〜図１２は本発明の実施の形態に係る下部集合基板の製造方法を説明する図である。尚、図１０〜図１２においても、一点鎖線内部は半導体素子を搭載するための領域であってたとえばLED用発光素子搭載用領域であり、他方、一点鎖線外部は半導体素子を搭載しない領域たとえばLED用発光素子非搭載領域である。金属パターンはいずれの領域にも形成されている。
【００２６】
始めに、図１０を参照すると、図１の場合と同様に、絶縁基材１１の表裏に厚さ約10〜20μmの銅（Cu）箔層１２ａ、１２ｂを貼り付ける。次いで、レーザ照射により絶縁基材１１の裏面から直径約0.1〜0.2μmの貫通孔１３を開孔する。フォトリソグラフィ・エッチング法によりフィルドビアを形成する箇所の銅箔が抜きになるように銅箔層１２ｂをパターニングする。銅箔層１２ｂの銅箔を除去した箇所へレーザを照射し銅箔層１２ａが露出されるまで絶縁基材１１を掘る。このときの穴の直径は0.05〜0.2mm程度である。
【００２７】
次に、図１１を参照すると、図２の場合と同様に、銅箔層１２ａ、１２ｂ上に無電解めっき法により、厚さ約30μmの銅（Cu）めっき層１４ａ、１４ｂを形成する。この結果、貫通孔１３にも銅めっき層１４ｂが埋め込まれ、フィルドビア１５が貫通孔１３内に形成されることになる。
【００２８】
次に、図１２を参照すると、銅箔層１２ａ、銅めっき層１４ａを一体とし、他方、銅箔層１２ｂ、銅めっき層１４ｂを一体とし、銅箔層１２ａ、銅めっき層１４ａ側にフォトリソグラフィ・エッチング法によって例えば図１２のような一つなぎとなっている列状の金属パターン非形成領域Ｚ’を形成する。この結果、絶縁基材１１の表側にパターニングされた銅箔層１２ａ、銅めっき層１４ａは各発光装置ダイシング後に金属パターン非形成領域Ｚ’を挟んだ回路として利用される金属パターンとなる。図示しないが、裏面においても電極形成のためのパターニングが同時に行われる。このとき、一点鎖線内部の半導体素子搭載用領域の各単位領域Rにおいて、２つのフィルドビア１５にそれぞれ接続された２つの回路パターンが形成される。また、一点鎖線外部の半導体素子非搭載領域のＸ方向辺、Ｙ方向辺において、位置補正マーク１６Ｘ、１６Ｙ’が等間隔で形成される。この場合、位置補正マーク１６Ｘは半導体素子搭載用領域の各単位領域RのＸ方向境界を示す目印である。しかし、位置補正マーク１６Ｙ’は図３の金属パターン非形成領域Ｚを変形つまり拡大させた金属パターン非形成領域Ｚ’によって形成している。従って、位置補正マーク１６Ｘと最端の位置補正マーク１６Ｙ’との中間位置及び位置補正マーク１６Ｙ’間の中間位置が半導体素子搭載用領域の各単位領域RのＹ方向境界を示す目印である。従って、これらの位置が後述のダイシングラインの位置を示す。但し、金属パターン非形成領域Ｚ’はできるだけ小さくする。他方、図１２には図示しないが、図３の場合と同様に、絶縁基材１１の裏側にも、パターニングされた銅箔層１２ｂ、銅めっき層１４ｂもフィルドビア１５に接続された回路パターンとしての金属パターンを形成する。
【００２９】
図１３、図１４は本発明の実施の形態に係る上部集合基板の製造方法を説明する図である。尚、図１３、図１４においても、一点鎖線内部は半導体素子を搭載する領域であってたとえばLED用発光素子搭載用領域であり、一点鎖線外部も半導体素子を搭載しない領域たとえばLED用発光素子非搭載領域である。
【００３０】
図１３を参照すると、図４の場合と同様に、エポキシ樹脂等よりなる絶縁基材２１の裏面に接着シート２２を貼り付ける。
【００３１】
次に、図１４を参照すると、絶縁基材２１及び接着シート２２を一体としてキャビティ穴２３、２４Ｘ、２４Ｙを開孔する。この場合、図５の場合と同様に、各キャビティ穴２３は半導体素子搭載用領域の１つの単位領域Rに対して設けられた半導体素子収容用キャビティ穴（貫通孔）であり、他方、各キャビティ穴２４Ｘは半導体素子非搭載領域に対して設けられた位置補正マーク用キャビティ穴（補助貫通孔）であって、図１２の位置補正マーク１６Ｘに対応する。これに対し、キャビティ穴２４Ｙ’は図１２の位置補正マーク１６Ｙ’（Ｚ’）に対応し、Ｘ方向に列状に並ぶ半導体素子収容用キャビティ穴２３の最端と隣り合うように同一列上に並んで位置する。
【００３２】
図１５〜図１７は比較例の図１２の下部集合基板に図１４の上部集合基板を貼り付けた以後の半導体装置用集合基板の製造方法を説明する図である。尚、図１５〜図１７における一点鎖線内部もたとえばLED用発光素子搭載用領域、一点鎖線外部も半導体素子非搭載領域である。
【００３３】
図１５を参照すると、図１２の下部集合基板上に図１４の上部集合基板をその接着シート２２によって貼り合わせて加熱プレスすると、接着シート２２から矢印で示すごとくガスが抜ける。このとき、補助貫通孔と隣接するキャビティ孔が金属パターン非形成領域によって繋がっていることで補助貫通孔からもガスが抜けるため、一点鎖線周辺下領域においても図６の空洞３１の発生を抑制することが出来る。また、補助貫通孔は金属パターンと金属パターン非形成領域の境界線が視認できるように金属パターン非形成領域の端部を露出させているためガス抜きとして利用する以外の部分においては段差部分の凹みを覆っていないため空洞を発生させない。この結果、下部集合基板と上部集合基板との貼り合わせ強度が低下する。図１５において補助貫通孔はキャビティ穴２３と同一列状に並んでいるが、本発明はこれに限らず、列の最端のキャビティ穴２３と補助貫通孔それぞれにおいて絶縁基板上で途切れることなく連続した金属パターン非形成領域の少なくとも一部を露出するように設けられていれば良い。ただし、同一列状に並ぶことがガスの抜け道が直線的となりガス抜けが容易となるため好ましい。
【００３４】
次に、図１６を参照すると、図７の場合と同様に、各金属パターン（１２ａ、１４ａ）上にニッケル（Ni）めっき層３２及び銀（Ag）めっき層３３を電解めっき法によって形成する。
【００３５】
最後に、図１７を参照すると、図８の場合と同様に、各銀めっき層３３上にLED素子（チップ）３４を搭載する。次いで、LED素子３４のｐ側電極、ｎ側電極を回路パターンとしての２つの金属パターン（この場合、銀めっき層３３）に図示しないボンディングワイヤで接続する。次いで、封止樹脂層３５をキャビティ穴２３に注入して封止する。この封止樹脂層３５には、必要に応じて蛍光体を含有させる。次いで、位置補正マーク用キャビティ穴２４Ｘ、２４Ｙから見た位置補正マーク１６Ｘ、１６Ｙ’で定義されるダイシングラインＤＬＸ、ＤＬＹに沿ってダイシングを行い、隣接するキャビティ穴２３間および隣接するキャビティ穴２３とキャビティ穴２４Ｘ、キャビティ穴２３とキャビティ穴２４Ｙとの間が切断され、LED用発光装置を個別的に得ることができる。
尚、ダイシングラインＤＬＸは位置補正マーク１６Ｘによって直接定義されるが、ダイシングラインＤＬＹは位置補正マーク１６Ｘと最端の位置補正マーク１６Ｙ’との中間位置及び位置補正マーク１６Ｙ’間の中間位置によって定義される。
【００３６】
上述の本発明の実施の形態においては、図１５の（Ｂ）に示すごとく、金属パターン（１２ａ、１４ａ）の膜厚がたとえば30μmより大きくとも、半導体素子搭載用領域・半導体素子非搭載領域の境界付近において図６に示す空洞３１が発生しない。この結果、ニッケルめっき層３２及び銀めっき層３３を無電解めっき法により成長させる際に、めっき液残査によるめっきの異常成長はない。従って、図１８に示すように、接着シート２２を剥がすと、半導体素子搭載用領域・半導体素子非搭載領域の境界付近の接着シート２２には凹みが観察されず（図１８の（Ａ））、他方、半導体素子搭載用領域・半導体素子非搭載領域の境界付近の金属パターンにめっき液残査が観察されない（図１８の（Ｂ））。この結果、半導体素子搭載用領域・半導体素子非搭載領域の境界付近の金属パターンが電気的に短絡し、最端の単位領域Rにおける金属パターンが電気的に短絡する可能性もない。他方、図１７に示すごとく、封止樹脂層３５をキャビティ穴２３に注入する際に、封止樹脂層３５が入り込む空洞はないので、封止樹脂層３５の液面高さが不安定とならず、熱硬化中に気泡を発生して封止樹脂層３５内に気泡が残ることもない。
【００３７】
上述の本発明の実施の形態においては、比較例に比較して製造工程数の増加はなく、しかも、最端の単位領域における金属パターンの電気的短絡を防止できる分、歩留りが上昇して製造コストを低減できる。
【符号の説明】
【００３８】
１１：絶縁基板
１２ａ、１２ｂ：銅箔層
１３：貫通孔
１４ａ、１４ｂ：銅めっき層
１５：フィルドビア
１６Ｘ、１６Ｙ、１６Ｙ’：位置補正マーク
Ｚ、Ｚ’：金属パターン非形成領域
２１：絶縁基板
２２：接着シート
２３：キャビティ穴（貫通孔）
２４Ｘ、２４Ｙ、２４Ｙ’：位置補正マーク用キャビティ穴（補助貫通孔）
３１：空洞
３２：ニッケルめっき層
３３：銀めっき層
３４：LED素子
３５：封止樹脂層
【技術分野】
【０００１】
本発明は半導体装置たとえば発光ダイオード（LED）用集合基板及びその製造方法に関する。
【背景技術】
【０００２】
LED用発光装置として凹型発光装置がある（参照：特許文献１）。この凹型発光装置は、金属パターンが形成された下部基板と、この下部基板上に接着剤を介して貼り付けられた上部基板（周壁体）とを備えている。上部基板には孔が設けられており、この孔内にLED素子が搭載される。これにより、LED素子からの光は凹型発光装置の横方向への出射が遮るので前方のみに出射し、出射光利用効率が上昇する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１４４３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の従来の凹型発光装置を単独で製造すると、製造効率が低く、この結果、製造コストが上昇するという課題があった。
【０００５】
従って、本発明は半導体装置用集合基板たとえばLED用発光装置用集合基板を提供して上述の半導体装置たとえばLED用発光装置の製造コストを低減しようとするものである。
【課題を解決するための手段】
【０００６】
上述の課題を解決するために、本発明に係る半導体装置用集合基板は、列状に並ぶ複数の単位領域よりなる半導体素子搭載用領域及び半導体素子搭載用領域を囲む半導体素子非搭載領域を有し、絶縁基板と絶縁基板上の一部に形成された金属パターンからなる下部集合基板と、下部集合基板上に接着層を介して貼り付けられ、半導体素子搭載用領域の各単位領域に対応した半導体素子収容用貫通孔及び半導体素子非搭載領域に対応した補助貫通孔を有する上部集合基板とを具備し、補助貫通孔と最端の半導体素子収容用貫通孔は下部集合基板の金属パターン非形成領域上に少なくとも一部が重なり、補助貫通孔内と最端の半導体素子収容用貫通孔内に露出する金属パターン非形成領域は絶縁基板上で連続している。これにより、半導体素子搭載用領域の最端の単位領域における金属パターンの電気的な短絡を防止できる。
【０００７】
また、半導体素子収容用貫通孔及び補助貫通孔の内部に露出した金属パターン上に金属めっき層を有する。
【０００８】
また、本発明に係る半導体装置用集合基板の製造方法は、列状に並ぶ複数の単位領域よりなる半導体素子搭載用領域及び半導体素子搭載用領域を囲む半導体素子非搭載領域を有し、絶縁基板と絶縁基板上の一部に形成された金属パターンからなる下部集合基板を準備する工程と、半導体素子搭載用領域の各単位領域に対応した半導体素子収容用貫通孔及び半導体素子非搭載領域に対応した補助貫通孔を有する上部集合基板を準備する工程と、補助貫通孔と最端の半導体素子収容用貫通孔は下部集合基板の金属パターン非形成領域上に少なくとも一部が重なり、補助貫通孔内と最端の半導体素子収容用貫通孔内に露出する金属パターン非形成領域は絶縁基板上で連続するように重ね貼り合わせる工程とを具備するものである。さらに、上部集合基板を下部集合基板に貼り合わせる工程の後、補助貫通孔と半導体素子収容用貫通孔の内部に露出した金属パターン上に電解めっき法により金属めっき層を形成する工程を具備する。
【発明の効果】
【０００９】
本発明によれば、半導体装置用集合基板により半導体装置用発光装置の製造コストを低減できると共に、半導体装置用集合基板の最端の単位領域の金属パターンの電気的短絡を防止できるので、さらに歩留りが向上して製造コストを低減できる。
【図面の簡単な説明】
【００１０】
【図１】比較例としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図２】比較例としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図３】比較例としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図４】比較例としての上部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図５】比較例としての上部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図６】比較例としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図７】比較例としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図８】比較例としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図９】図７における接着シートの凹み及び金属パターンのめっき液残査を示す写真である。
【図１０】本発明に係る実施の形態としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１１】本発明に係る実施の形態としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１２】本発明に係る実施の形態としての下部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１３】本発明に係る実施の形態としての上部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１４】本発明に係る実施の形態としての上部集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１５】本発明に係る実施の形態としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１６】本発明に係る実施の形態としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１７】本発明に係る実施の形態としての半導体装置用集合基板の製造方法を説明するための図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１８】図１６における接着シート及び金属パターンを示す写真である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態の説明の前に、比較例としての半導体装置用集合基板の製造方法を図１〜図９を参照して説明する。
【００１２】
図１〜図３は比較例の下部集合基板の製造方法を説明する図である。尚、図１〜図３における一点鎖線内部は半導体素子を搭載するための領域たとえばLED用発光素子搭載用領域であって、半導体装置が得られる領域である。ダイシング後に各半導体装置となる複数の単位領域が列状に並ぶことからなり、図１〜図３においてはＸ方向に４つの単位領域が並んだ列がＹ方向に４列配置されることで形成されている。他方、一点鎖線外部は半導体素子を搭載しない領域たとえばLED用発光素子非搭載領域である。LED用発光素子非搭載領域はダイシング後には発光装置とならない領域だが、金属パターンはLED用発光素子搭載用領域にもLED用発光素子非搭載領域にも形成されている。
【００１３】
始めに、図１を参照すると、エポキシ樹脂等よりなる絶縁基材１１の表裏に厚さ約10〜20μmの銅（Cu）箔層１２ａ、１２ｂを貼り付ける。フォトリソグラフィ・エッチング法によりフィルドビアを形成する箇所の銅箔が抜きになるように銅箔層１２ｂをパターニングする。銅箔層１２ｂの銅箔を除去した箇所へレーザを照射し銅箔層１２ａが露出されるまで絶縁基材１１を掘る。このときの穴の直径は0.05〜0.2mm程度である。
【００１４】
次に、図２を参照すると、銅箔層１２ａ、１２ｂ上に無電解めっき法により、厚さ約30μmの銅（Cu）めっき層１４ａ、１４ｂを形成する。この結果、貫通孔１３にも銅めっき層１４ｂが埋め込まれ、フィルドビア１５が貫通孔１３内に形成されることになる。従って、絶縁基材１１の表面側の銅箔層１２ａ及び銅層１３ａと裏面側の銅箔層１２ｂ及び銅層１３ｂとがフィルドビア１５によって電気的に接続されることになる。
【００１５】
次に、図３を参照すると、銅箔層１２ａ、銅めっき層１４ａを一体とし、他方、銅箔層１２ｂ、銅めっき層１４ｂを一体とし、銅箔層１２ａ、銅めっき層１４ａ側にフォトリソグラフィ・エッチング法によって例えば図３のような一つなぎとなっている列状の金属パターン非形成領域Ｚを形成する。この結果、絶縁基材１１の表側にパターニングされた銅箔層１２ａ、銅めっき層１４ａは各発光装置ダイシング後に金属パターン非形成領域Ｚを挟んだ回路として利用される金属パターンとなる。図示しないが、裏面においても電極形成のためのパターニングが同時に行われる。このとき、一点鎖線内部の半導体素子搭載用領域の、ダイシング後に１つの発光装置となる各単位領域Rにおいて、２つのフィルドビア１５にそれぞれ接続された２つの回路パターンが形成される。また、一点鎖線外部の半導体素子非搭載領域のＸ方向辺、Ｙ方向辺において、位置補正マーク１６Ｘ、１６Ｙが等間隔で形成される。この場合、位置補正マーク１６Ｘ、１６Ｙは半導体素子搭載用領域の各単位領域Rの境界を示す目印であり、後述のダイシングラインの位置を示す。また、Ｘ方向に並ぶ最端の単位領域Rの直外側の半導体素子非搭載領域にまで金属パターン非形成領域Ｚが延在するのは、後述のダイシング加工によって各単位領域Ｒにおける回路パターンの分離を完全に行うためのマージンである。これにより、確実に電気的に短絡しないようにしたものである。但し、金属パターン非形成領域Ｚはできるだけ小さくする。他方、図３には図示しないが、絶縁基材１１の裏側にも、パターニングされた銅箔層１２ｂ、銅めっき層１４ｂもフィルドビア１５に接続された回路パターンとしての金属パターンを形成する。
【００１６】
図４、図５は比較例の上部集合基板の製造方法を説明する図である。尚、図４、図５における一点鎖線内部も半導体装置たとえばLED用発光素子搭載用領域、一点鎖線外部も半導体素子非搭載領域である。
【００１７】
図４を参照すると、エポキシ樹脂等よりなる絶縁基材２１の裏面に接着シート２２を貼り付ける。
【００１８】
次に、図５を参照すると、絶縁基材２１及び接着シート２２を一体としてキャビティ穴２３、２４Ｘ、２４Ｙを開孔する。この場合、各キャビティ穴２３は半導体素子搭載用領域の１つの単位領域Rに対して設けられた半導体素子収容用キャビティ穴（貫通孔）であり、他方、各キャビティ穴２４Ｘ、２４Ｙは半導体素子非搭載領域に対して設けられた位置補正マーク用キャビティ穴（補助貫通孔）であって、図３の位置補正マーク１６Ｘ、１６Ｙに対応する。
【００１９】
図６〜図８は比較例の図３の下部集合基板に図５の上部集合基板を貼り付けた以後の半導体装置用集合基板の製造方法を説明する図である。尚、図６〜図８においても、一点鎖線内部は半導体素子を搭載する領域であってたとえばLED用発光素子搭載用領域であり、一点鎖線外部も半導体素子を搭載しない領域たとえばLED用発光素子非搭載領域である。
【００２０】
図６を参照すると、図３の下部集合基板上に図５の上部集合基板をその接着シート２２によって貼り合わせて加熱プレスすると、接着シート２２から矢印で示すごとくガスが抜ける。このとき、金属パターン（１２ａ、１４ａ）の厚みが大きいと、金属パターン非形成領域Ｚが金属パターンに対して深い溝構造となるため、接着シート２２がその溝状の金属パターン非形成領域Ｚに対して馴染み難くなる。さらに、一点鎖線周辺下の金属非形成部ではガス抜け口が一方向に限られてしまうため、ガス残りによる空洞が発生し易くなる。この結果、下部集合基板と上部集合基板との貼り合わせ強度が低下する。
【００２１】
次に、図７を参照すると、各金属パターン（１２ａ、１４ａ）上にニッケル（Ni）めっき層３２及び銀（Ag）めっき層３３を電解めっき法によって形成する。ここで、ニッケルめっき層３２は銅めっき層１４ａと銀めっき層３３との密着性を向上させるためのものであり、また、銀めっき層３３は高反射率を有し、後述のLED素子３４からの光を効率よく反射させるためのものである。
【００２２】
最後に、図８を参照すると、各銀めっき層３３上にLED素子（チップ）３４を搭載する。次いで、LED素子３４のｐ側電極、ｎ側電極を回路パターンとしての２つの金属パターン（この場合、銀めっき層３３）に図示しないボンディングワイヤで接続する。次いで、封止樹脂層３５をキャビティ穴２３に注入して封止する。この封止樹脂層３５には、必要に応じて蛍光体を含有させる。次いで、位置補正マーク用キャビティ穴２４Ｘ、２４Ｙから見た位置補正マーク１６Ｘ、１６Ｙで定義されるダイシングラインＤＬＸ、ＤＬＹに沿ってダイシングを行い、LED用発光装置を個別的に得ることができる。
【００２３】
上述の比較例においては、図６の（Ｂ）に示すごとく、金属パターン（１２ａ、１４ａ）の膜厚がたとえば30μmより大きいと、一点鎖線周辺下の金属非形成部において空洞３１が発生する。この結果、ニッケルめっき層３２及び銀めっき層３３を無電解めっき法により成長させる際に、空洞３１内でめっき液成分が析出し、しかも、洗浄液が空洞３１内に到達しない場合には、空洞３１内でめっき液残査でめっきが異常成長する。従って、図９に示すように、接着シート２２を剥がすと、半導体素子非搭載領域の接着シート２２には空洞３１による凹みが観察され（図９の（Ａ））、他方、半導体素子非搭載領域の金属パターンにめっき液残査が観察される（図９の（Ｂ））。この結果、最悪の場合、半導体素子非搭載領域の金属パターンが電気的に短絡し、最端の単位領域Rにおける金属パターンが電気的に短絡する可能性がある。他方、図８に示すごとく、封止樹脂層３５をキャビティ穴２３に注入する際に、封止樹脂層３５が空洞３１内に入り込み、この結果、封止樹脂層３５の液面高さが不安定となったり、熱硬化中に気泡を発生して封止樹脂層３５内に気泡が残ることがある。
【００２４】
本発明の実施の形態に係る半導体装置用集合基板の製造方法を図１０〜図１８を参照して説明する。
【００２５】
図１０〜図１２は本発明の実施の形態に係る下部集合基板の製造方法を説明する図である。尚、図１０〜図１２においても、一点鎖線内部は半導体素子を搭載するための領域であってたとえばLED用発光素子搭載用領域であり、他方、一点鎖線外部は半導体素子を搭載しない領域たとえばLED用発光素子非搭載領域である。金属パターンはいずれの領域にも形成されている。
【００２６】
始めに、図１０を参照すると、図１の場合と同様に、絶縁基材１１の表裏に厚さ約10〜20μmの銅（Cu）箔層１２ａ、１２ｂを貼り付ける。次いで、レーザ照射により絶縁基材１１の裏面から直径約0.1〜0.2μmの貫通孔１３を開孔する。フォトリソグラフィ・エッチング法によりフィルドビアを形成する箇所の銅箔が抜きになるように銅箔層１２ｂをパターニングする。銅箔層１２ｂの銅箔を除去した箇所へレーザを照射し銅箔層１２ａが露出されるまで絶縁基材１１を掘る。このときの穴の直径は0.05〜0.2mm程度である。
【００２７】
次に、図１１を参照すると、図２の場合と同様に、銅箔層１２ａ、１２ｂ上に無電解めっき法により、厚さ約30μmの銅（Cu）めっき層１４ａ、１４ｂを形成する。この結果、貫通孔１３にも銅めっき層１４ｂが埋め込まれ、フィルドビア１５が貫通孔１３内に形成されることになる。
【００２８】
次に、図１２を参照すると、銅箔層１２ａ、銅めっき層１４ａを一体とし、他方、銅箔層１２ｂ、銅めっき層１４ｂを一体とし、銅箔層１２ａ、銅めっき層１４ａ側にフォトリソグラフィ・エッチング法によって例えば図１２のような一つなぎとなっている列状の金属パターン非形成領域Ｚ’を形成する。この結果、絶縁基材１１の表側にパターニングされた銅箔層１２ａ、銅めっき層１４ａは各発光装置ダイシング後に金属パターン非形成領域Ｚ’を挟んだ回路として利用される金属パターンとなる。図示しないが、裏面においても電極形成のためのパターニングが同時に行われる。このとき、一点鎖線内部の半導体素子搭載用領域の各単位領域Rにおいて、２つのフィルドビア１５にそれぞれ接続された２つの回路パターンが形成される。また、一点鎖線外部の半導体素子非搭載領域のＸ方向辺、Ｙ方向辺において、位置補正マーク１６Ｘ、１６Ｙ’が等間隔で形成される。この場合、位置補正マーク１６Ｘは半導体素子搭載用領域の各単位領域RのＸ方向境界を示す目印である。しかし、位置補正マーク１６Ｙ’は図３の金属パターン非形成領域Ｚを変形つまり拡大させた金属パターン非形成領域Ｚ’によって形成している。従って、位置補正マーク１６Ｘと最端の位置補正マーク１６Ｙ’との中間位置及び位置補正マーク１６Ｙ’間の中間位置が半導体素子搭載用領域の各単位領域RのＹ方向境界を示す目印である。従って、これらの位置が後述のダイシングラインの位置を示す。但し、金属パターン非形成領域Ｚ’はできるだけ小さくする。他方、図１２には図示しないが、図３の場合と同様に、絶縁基材１１の裏側にも、パターニングされた銅箔層１２ｂ、銅めっき層１４ｂもフィルドビア１５に接続された回路パターンとしての金属パターンを形成する。
【００２９】
図１３、図１４は本発明の実施の形態に係る上部集合基板の製造方法を説明する図である。尚、図１３、図１４においても、一点鎖線内部は半導体素子を搭載する領域であってたとえばLED用発光素子搭載用領域であり、一点鎖線外部も半導体素子を搭載しない領域たとえばLED用発光素子非搭載領域である。
【００３０】
図１３を参照すると、図４の場合と同様に、エポキシ樹脂等よりなる絶縁基材２１の裏面に接着シート２２を貼り付ける。
【００３１】
次に、図１４を参照すると、絶縁基材２１及び接着シート２２を一体としてキャビティ穴２３、２４Ｘ、２４Ｙを開孔する。この場合、図５の場合と同様に、各キャビティ穴２３は半導体素子搭載用領域の１つの単位領域Rに対して設けられた半導体素子収容用キャビティ穴（貫通孔）であり、他方、各キャビティ穴２４Ｘは半導体素子非搭載領域に対して設けられた位置補正マーク用キャビティ穴（補助貫通孔）であって、図１２の位置補正マーク１６Ｘに対応する。これに対し、キャビティ穴２４Ｙ’は図１２の位置補正マーク１６Ｙ’（Ｚ’）に対応し、Ｘ方向に列状に並ぶ半導体素子収容用キャビティ穴２３の最端と隣り合うように同一列上に並んで位置する。
【００３２】
図１５〜図１７は比較例の図１２の下部集合基板に図１４の上部集合基板を貼り付けた以後の半導体装置用集合基板の製造方法を説明する図である。尚、図１５〜図１７における一点鎖線内部もたとえばLED用発光素子搭載用領域、一点鎖線外部も半導体素子非搭載領域である。
【００３３】
図１５を参照すると、図１２の下部集合基板上に図１４の上部集合基板をその接着シート２２によって貼り合わせて加熱プレスすると、接着シート２２から矢印で示すごとくガスが抜ける。このとき、補助貫通孔と隣接するキャビティ孔が金属パターン非形成領域によって繋がっていることで補助貫通孔からもガスが抜けるため、一点鎖線周辺下領域においても図６の空洞３１の発生を抑制することが出来る。また、補助貫通孔は金属パターンと金属パターン非形成領域の境界線が視認できるように金属パターン非形成領域の端部を露出させているためガス抜きとして利用する以外の部分においては段差部分の凹みを覆っていないため空洞を発生させない。この結果、下部集合基板と上部集合基板との貼り合わせ強度が低下する。図１５において補助貫通孔はキャビティ穴２３と同一列状に並んでいるが、本発明はこれに限らず、列の最端のキャビティ穴２３と補助貫通孔それぞれにおいて絶縁基板上で途切れることなく連続した金属パターン非形成領域の少なくとも一部を露出するように設けられていれば良い。ただし、同一列状に並ぶことがガスの抜け道が直線的となりガス抜けが容易となるため好ましい。
【００３４】
次に、図１６を参照すると、図７の場合と同様に、各金属パターン（１２ａ、１４ａ）上にニッケル（Ni）めっき層３２及び銀（Ag）めっき層３３を電解めっき法によって形成する。
【００３５】
最後に、図１７を参照すると、図８の場合と同様に、各銀めっき層３３上にLED素子（チップ）３４を搭載する。次いで、LED素子３４のｐ側電極、ｎ側電極を回路パターンとしての２つの金属パターン（この場合、銀めっき層３３）に図示しないボンディングワイヤで接続する。次いで、封止樹脂層３５をキャビティ穴２３に注入して封止する。この封止樹脂層３５には、必要に応じて蛍光体を含有させる。次いで、位置補正マーク用キャビティ穴２４Ｘ、２４Ｙから見た位置補正マーク１６Ｘ、１６Ｙ’で定義されるダイシングラインＤＬＸ、ＤＬＹに沿ってダイシングを行い、隣接するキャビティ穴２３間および隣接するキャビティ穴２３とキャビティ穴２４Ｘ、キャビティ穴２３とキャビティ穴２４Ｙとの間が切断され、LED用発光装置を個別的に得ることができる。
尚、ダイシングラインＤＬＸは位置補正マーク１６Ｘによって直接定義されるが、ダイシングラインＤＬＹは位置補正マーク１６Ｘと最端の位置補正マーク１６Ｙ’との中間位置及び位置補正マーク１６Ｙ’間の中間位置によって定義される。
【００３６】
上述の本発明の実施の形態においては、図１５の（Ｂ）に示すごとく、金属パターン（１２ａ、１４ａ）の膜厚がたとえば30μmより大きくとも、半導体素子搭載用領域・半導体素子非搭載領域の境界付近において図６に示す空洞３１が発生しない。この結果、ニッケルめっき層３２及び銀めっき層３３を無電解めっき法により成長させる際に、めっき液残査によるめっきの異常成長はない。従って、図１８に示すように、接着シート２２を剥がすと、半導体素子搭載用領域・半導体素子非搭載領域の境界付近の接着シート２２には凹みが観察されず（図１８の（Ａ））、他方、半導体素子搭載用領域・半導体素子非搭載領域の境界付近の金属パターンにめっき液残査が観察されない（図１８の（Ｂ））。この結果、半導体素子搭載用領域・半導体素子非搭載領域の境界付近の金属パターンが電気的に短絡し、最端の単位領域Rにおける金属パターンが電気的に短絡する可能性もない。他方、図１７に示すごとく、封止樹脂層３５をキャビティ穴２３に注入する際に、封止樹脂層３５が入り込む空洞はないので、封止樹脂層３５の液面高さが不安定とならず、熱硬化中に気泡を発生して封止樹脂層３５内に気泡が残ることもない。
【００３７】
上述の本発明の実施の形態においては、比較例に比較して製造工程数の増加はなく、しかも、最端の単位領域における金属パターンの電気的短絡を防止できる分、歩留りが上昇して製造コストを低減できる。
【符号の説明】
【００３８】
１１：絶縁基板
１２ａ、１２ｂ：銅箔層
１３：貫通孔
１４ａ、１４ｂ：銅めっき層
１５：フィルドビア
１６Ｘ、１６Ｙ、１６Ｙ’：位置補正マーク
Ｚ、Ｚ’：金属パターン非形成領域
２１：絶縁基板
２２：接着シート
２３：キャビティ穴（貫通孔）
２４Ｘ、２４Ｙ、２４Ｙ’：位置補正マーク用キャビティ穴（補助貫通孔）
３１：空洞
３２：ニッケルめっき層
３３：銀めっき層
３４：LED素子
３５：封止樹脂層
【特許請求の範囲】
【請求項１】
列状に並ぶ複数の単位領域よりなる半導体素子搭載用領域及び前記半導体素子搭載用領域を囲む半導体素子非搭載領域を有し、絶縁基板と前記絶縁基板上の一部に形成された金属パターンからなる下部集合基板と、
前記下部集合基板上に接着層を介して貼り付けられ、前記半導体素子搭載用領域の各前記単位領域に対応した半導体素子収容用貫通孔及び前記半導体素子非搭載領域に対応した補助貫通孔を有する上部集合基板と
を具備し、
前記補助貫通孔と最端の前記半導体素子収容用貫通孔は前記下部集合基板の金属パターン非形成領域上に少なくとも一部が重なり、前記補助貫通孔内と最端の前記半導体素子収容用貫通孔内に露出する前記金属パターン非形成領域は前記絶縁基板上で連続していることを特徴とする半導体装置用集合基板。
【請求項２】
さらに、前記半導体素子収容用貫通孔及び前記補助貫通孔の内部に露出した金属パターン上に金属めっき層を有する請求項１に記載の半導体装置用集合基板。
【請求項３】
前記補助貫通孔は列状に配置された複数の半導体素子収容用貫通孔の同一列上の端部に並んで配置される請求項１ないし２のいずれかに記載の半導体装置用集合基板。
【請求項４】
前記補助貫通孔は前記金属パターン非形成領域の端部に重なる請求項１から３のいずれかに記載の半導体装置用集合基板。
【請求項５】
列状に並ぶ複数の単位領域よりなる半導体素子搭載用領域及び前記半導体素子搭載用領域を囲む半導体素子非搭載領域を有し、絶縁基板と前記絶縁基板上の一部に形成された金属パターンからなる下部集合基板を準備する工程と、
前記半導体素子搭載用領域の各前記単位領域に対応した半導体素子収容用貫通孔及び前記半導体素子非搭載領域に対応した補助貫通孔を有する上部集合基板を準備する工程と、
前記補助貫通孔と最端の前記半導体素子収容用貫通孔は前記下部集合基板の金属パターン非形成領域上に少なくとも一部が重なり、前記補助貫通孔内と最端の前記半導体素子収容用貫通孔内に露出する前記金属パターン非形成領域は前記絶縁基板上で連続するように重ね貼り合わせる工程と
を具備する半導体装置用集合基板の製造方法。
【請求項６】
前記上部集合基板を前記下部集合基板に貼り合わせる工程の後、前記補助貫通孔と前記半導体素子収容用貫通孔の内部に露出した金属パターン上に電解めっき法により金属めっき層を形成する工程
をさらに具備する請求項５に記載の半導体装置用集合基板の製造方法。
【請求項７】
列状に並ぶ複数の単位領域よりなる半導体素子搭載用領域及び前記半導体素子搭載用領域を囲む半導体素子非搭載領域を有し、絶縁基板と前記絶縁基板上の一部に形成された金属パターンからなる下部集合基板を準備する工程と、
前記半導体素子搭載用領域の各前記単位領域に対応した半導体素子収容用貫通孔及び前記半導体素子非搭載領域に対応した補助貫通孔を有する上部集合基板を準備する工程と、
前記補助貫通孔と最端の前記半導体素子収容用貫通孔は前記下部集合基板の金属パターン非形成領域上に少なくとも一部が重なり、前記補助貫通孔内と最端の前記半導体素子収容用貫通孔内に露出する前記金属パターン非形成領域は前記絶縁基板上で連続するように重ね貼り合わせる工程と、
前記半導体素子収容用貫通孔に露出される前記金属パターン上に半導体素子を搭載する工程と、
隣接する前記半導体素子収容用貫通孔間及び隣接する前記半導体素子収容用貫通孔と前記補助貫通孔との間を切断する工程と
を具備する半導体装置の製造方法。
【請求項１】
列状に並ぶ複数の単位領域よりなる半導体素子搭載用領域及び前記半導体素子搭載用領域を囲む半導体素子非搭載領域を有し、絶縁基板と前記絶縁基板上の一部に形成された金属パターンからなる下部集合基板と、
前記下部集合基板上に接着層を介して貼り付けられ、前記半導体素子搭載用領域の各前記単位領域に対応した半導体素子収容用貫通孔及び前記半導体素子非搭載領域に対応した補助貫通孔を有する上部集合基板と
を具備し、
前記補助貫通孔と最端の前記半導体素子収容用貫通孔は前記下部集合基板の金属パターン非形成領域上に少なくとも一部が重なり、前記補助貫通孔内と最端の前記半導体素子収容用貫通孔内に露出する前記金属パターン非形成領域は前記絶縁基板上で連続していることを特徴とする半導体装置用集合基板。
【請求項２】
さらに、前記半導体素子収容用貫通孔及び前記補助貫通孔の内部に露出した金属パターン上に金属めっき層を有する請求項１に記載の半導体装置用集合基板。
【請求項３】
前記補助貫通孔は列状に配置された複数の半導体素子収容用貫通孔の同一列上の端部に並んで配置される請求項１ないし２のいずれかに記載の半導体装置用集合基板。
【請求項４】
前記補助貫通孔は前記金属パターン非形成領域の端部に重なる請求項１から３のいずれかに記載の半導体装置用集合基板。
【請求項５】
列状に並ぶ複数の単位領域よりなる半導体素子搭載用領域及び前記半導体素子搭載用領域を囲む半導体素子非搭載領域を有し、絶縁基板と前記絶縁基板上の一部に形成された金属パターンからなる下部集合基板を準備する工程と、
前記半導体素子搭載用領域の各前記単位領域に対応した半導体素子収容用貫通孔及び前記半導体素子非搭載領域に対応した補助貫通孔を有する上部集合基板を準備する工程と、
前記補助貫通孔と最端の前記半導体素子収容用貫通孔は前記下部集合基板の金属パターン非形成領域上に少なくとも一部が重なり、前記補助貫通孔内と最端の前記半導体素子収容用貫通孔内に露出する前記金属パターン非形成領域は前記絶縁基板上で連続するように重ね貼り合わせる工程と
を具備する半導体装置用集合基板の製造方法。
【請求項６】
前記上部集合基板を前記下部集合基板に貼り合わせる工程の後、前記補助貫通孔と前記半導体素子収容用貫通孔の内部に露出した金属パターン上に電解めっき法により金属めっき層を形成する工程
をさらに具備する請求項５に記載の半導体装置用集合基板の製造方法。
【請求項７】
列状に並ぶ複数の単位領域よりなる半導体素子搭載用領域及び前記半導体素子搭載用領域を囲む半導体素子非搭載領域を有し、絶縁基板と前記絶縁基板上の一部に形成された金属パターンからなる下部集合基板を準備する工程と、
前記半導体素子搭載用領域の各前記単位領域に対応した半導体素子収容用貫通孔及び前記半導体素子非搭載領域に対応した補助貫通孔を有する上部集合基板を準備する工程と、
前記補助貫通孔と最端の前記半導体素子収容用貫通孔は前記下部集合基板の金属パターン非形成領域上に少なくとも一部が重なり、前記補助貫通孔内と最端の前記半導体素子収容用貫通孔内に露出する前記金属パターン非形成領域は前記絶縁基板上で連続するように重ね貼り合わせる工程と、
前記半導体素子収容用貫通孔に露出される前記金属パターン上に半導体素子を搭載する工程と、
隣接する前記半導体素子収容用貫通孔間及び隣接する前記半導体素子収容用貫通孔と前記補助貫通孔との間を切断する工程と
を具備する半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図９】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図９】
【図１８】
【公開番号】特開２０１２−５９９２２（Ｐ２０１２−５９９２２Ａ）
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願番号】特願２０１０−２０１８０７（Ｐ２０１０−２０１８０７）
【出願日】平成２２年９月９日（２０１０．９．９）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願日】平成２２年９月９日（２０１０．９．９）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
[ Back to top ]