半導体装置
【課題】チップサイズの縮小化や多ビット化に対応した半導体装置を提供する。
【解決手段】第1及び第2チップパッド列4A,4Bの端部よりも外側に位置する第3チップパッド列4Cが、第1チップパッド列4Aと第2チップパッド列4Bとの間の中心線の延長線上に並んで配置されている。これにより、第3チップパッド列4Cを構成するチップパッド4は、第1及び第2チップパッド列4A,4Bを構成するチップパッド4よりも、第1又は第2ボンディングパッド列6A,6Bを構成するボンディングパッド6に対するY方向の距離を大きく確保することができる。したがって、これらチップパッド4とボンディングパッド6との間を接続するボンディングワイヤー7のY方向に対する角度を緩和することが可能である。
【解決手段】第1及び第2チップパッド列4A,4Bの端部よりも外側に位置する第3チップパッド列4Cが、第1チップパッド列4Aと第2チップパッド列4Bとの間の中心線の延長線上に並んで配置されている。これにより、第3チップパッド列4Cを構成するチップパッド4は、第1及び第2チップパッド列4A,4Bを構成するチップパッド4よりも、第1又は第2ボンディングパッド列6A,6Bを構成するボンディングパッド6に対するY方向の距離を大きく確保することができる。したがって、これらチップパッド4とボンディングパッド6との間を接続するボンディングワイヤー7のY方向に対する角度を緩和することが可能である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体チップがパッケージ基板上に実装されてなる半導体装置に関する。
【背景技術】
【0002】
近年、半導体チップの集積度が年々向上し、それに伴って配線の微細化や多層化などが進んでいる。一方、半導体パッケージ(半導体装置)の高密度実装化のためには、パッケージサイズの小型化が必要となっている。例えば、BGA(Ball Grid Array)やCSP(Chip Size Package)などの半導体パッケージは、パッケージ基板上に半導体チップを実装し、この半導体チップとパッケージ基板との間をワイヤーボンディング等で接続した構造を有している。この場合、パッケージ基板の裏面全面に外部接続用のはんだボール等の外部接続端子を配置することができるため、多ピン化に対応可能なパッケージ形態となっている。
【0003】
ここで、従来の半導体装置の一例として図10に示すwBGA(window Ball Grid Array)型の半導体パッケージ100について説明する。
この半導体パッケージ100は、半導体チップ101がパッケージ基板102上に実装されてなるものであり、この半導体チップ101のパッケージ基板102と対向する側の面には、複数のチップパッド103が配置されている。これら複数のチップパッド103は、半導体チップ101の中央部分において、一の方向(図10中に示すX方向)に並ぶ2列の第1チップパッド列103A及び第2チップパッド列103Bを構成している。
【0004】
一方、パッケージ基板102には、半導体チップ101の第1及び第2チップパッド列103A,103Bを外方に臨ませる開口部104が設けられている。また、パッケージ基板102の半導体チップ101が実装される面とは反対側の面には、複数のボンディングパッド105が配置されている。これら複数のボンディングパッド105は、開口部104を挟んだ一の方向と直交する方向(図10中に示すY方向)の一方側において、X方向に並ぶ1列の第1ボンディングパッド列105Aと、その他方側において、X方向に並ぶ1列の第2ボンディングパッド列105Bとを構成している。
【0005】
そして、第1チップパッド列103Aを構成するチップパッド103は、その並び方向(X方向)において順に、第1ボンディングパッド列105Aを構成するボンディングパッド105とボンディングワイヤー106を介して電気的に接続されている。同様に、第2チップパッド列103Bを構成するチップパッド103は、その並び方向(X方向)において順に、第2ボンディングパッド列105Bを構成するボンディングパッド105とボンディングワイヤー106を介して電気的に接続されている。
【0006】
また、パッケージ基板102の半導体チップ101が実装される面とは反対側の面には、複数のはんだボール107が設けられている。これら複数のはんだボール107は、第1及び第2ボンディングパッド列105A,105Bの外側において、X方向及びY方向にそれぞれ並んで配置されている。また、パッケージ基板102の半導体チップ101が実装される面とは反対側の面には、複数のパッケージ配線108が形成されており、その一端に上記ボンディングパッド105が配置され、その他端に上記はんだボール107が配置された構成となっている。
【0007】
ところで、近年のチップサイズの縮小化や多ビット化に伴って、上記半導体チップ101に配置されるチップパッド103の数が増加すると共に、その狭ピッチ化も進んできている。これに伴って、設計ルールの制約条件によって、パッケージ配線108のレイアウトが非常に困難となってきている。
【0008】
具体的に、図11に拡大して示す半導体パッケージ100において、パッケージ基板102上のボンディングパッド105からはんだボール107までパッケージ配線108を引き回すことが可能な領域(引回し領域)Sには制限がある。したがって、上述したチップサイズの縮小化や多ビット化に伴って、第1及び第2ボンディングパッド列105A,105Bを構成するチップパッド103の数が増加したり、隣接するチップパッド103の間隔(ピッチ)が狭くなったりすると、図11中の囲み部分Zに示すチップパッド列103A,103Bの両端において、チップパッド103とボンディングパッド105との間を接続するボンディングワイヤー106の角度が設計ルールの制約条件を超えてしまう可能性がある。
【0009】
例えば図12に示すように、X方向において隣接するチップパッド103の間隔Eを300μm、Y方向において隣接するボンディングパッド105の間隔Fを150μmとした設計ルールでは、ボンディングワイヤー106のY方向に対する角度θは、このボンディングワイヤー106と隣接するチップパッド103又はボンディングパッド105との干渉(短絡)を防ぐために、45゜以下となるように規定されている。なお、上記チップパッド103の間隔E及びボンディングパッド105の間隔Fは、キャピラリー(ボンディング時のツール)サイズに起因して、このキャピラリーとボンディングワイヤー106との接触を防ぐために規定されている。
【0010】
しかしながら、DDR2×32のように多ビット化が進むと、DDR2×16などに比べてパッケージ配線108の本数が増加することになる。このため、上記半導体パッケージ100では、チップパッド103の間隔Bを最小値とした2列のチップパッド列103A,103Bを配置しても、上記ボンディングパッド105の間隔Bを最小値とし、なお且つ、上記引回し領域Sの確保を優先したボンディングパッド105の配置では、チップパッド列103A,103Bの両端において、ボンディングワイヤー106の角度θが45゜を超えてしまうため、設計ルール違反となってしまう。
【0011】
このような問題の解消するため、例えば図13に示すように、上記ボンディングパッド105を千鳥配置とすることが考えられる。しかしながら、千鳥配置では、ボンディングワイヤー106の角度θが設計ルールを超える問題が解消される代わりに、パッケージ基板102上の一部の引回し領域Sにパッケージ配線108が集中し過ぎてしまい、現状の設計ルールでは全てのパッケージ配線108を引き回すことが困難となる。
【0012】
なお、本発明に関連する先行技術文献としては、例えば下記特許文献1がある。この特許文献1には、半導体チップの中央部分に軸対照的に2列に配列されたチップパッドと、1列に配列されたチップパッドとを含む構成が記載されている。しかしながら、この特許文献1には、上述したチップパッド103とボンディングパッド105との間を接続するボンディングワイヤー106の角度θが設計ルールの制約条件を超えてしまう可能性についての記載はなく、多ビット化に対応するためにチップパッドを2列に配列した構成が記載されているだけである。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】特開平6−350052号公報
【発明の概要】
【発明が解決しようとする課題】
【0014】
上述したように、近年のチップサイズの縮小化や多ビット化に伴って、半導体チップ101に配置されるチップパッド103の数が増加する(具体的にはチップパッド列が1列から2列となる)と共に、その狭ピッチ化も進む傾向にある。したがって、上述した設計ルールを満足しつつ、チップサイズの縮小化や多ビット化に対応できるレイアウトが求められている。
【課題を解決するための手段】
【0015】
本発明に係る半導体装置は、半導体チップがパッケージ基板上に実装されてなる半導体装置であって、半導体チップは、パッケージ基板と対向する面の中央部分に位置して、複数のチップパッドが一の方向に平行に並ぶ第1チップパッド列及び第2チップパッド列と、第1及び第2チップパッド列の端部よりも外側に位置して、複数のチップパッドが一の方向に並ぶ第3チップパッド列とを有し、パッケージ基板は、半導体チップの第1、第2及び第3チップパッド列を外方に臨ませる開口部と、半導体チップが実装される面とは反対側の面に位置して、複数のボンディングパッドが開口部の第1チップパッド列側の開口端に沿って並ぶ第1ボンディングパッド列と、複数のボンディングパッドが開口部の第2チップパッド列側の開口端に沿って並ぶ第2ボンディングパッド列とを有し、第1チップパッド列を構成するチップパッドがボンディングワイヤーを介して第1ボンディングパッド列を構成するボンディングパッドと電気的に接続され、第2チップパッド列を構成するチップパッドがボンディングワイヤーを介して第2ボンディングパッド列を構成するボンディングパッドと電気的に接続され、第3チップパッド列を構成するチップパッドがボンディングワイヤーを介して第1又は第2ボンディングパッド列を構成するボンディングパッドと電気的に接続され、なお且つ、各ボンディングワイヤーの一の方向と直交する方向に対する角度が45゜以下であることを特徴とする。
【発明の効果】
【0016】
以上のように、本発明によれば、チップサイズの縮小化や多ビット化に対応したレイアウトが可能となる。したがって、半導体チップに配置されるチップパッドの数が増加する場合でも、信頼性を犠牲にすることなく、パッケージ基板上にチップパッドの数に応じたパッケージ配線の引回し領域を確保すことが可能となる。また、隣接するボンディングワイヤー同士の短絡や、ボンディングワイヤーと隣接するチップパッド又はボンディングパッドとの短絡といった問題も回避することが可能である。
【図面の簡単な説明】
【0017】
【図1】本発明を適用した半導体パッケージの一例を示す平面図である。
【図2】図1に示す半導体パッケージのY方向の縦断面図である。
【図3】チップパッドとボンディングパッドとの間を接続するボンディングワイヤーの角度を説明するための平面図である。
【図4】図1に示す半導体パッケージの製造工程を順に説明するための図であり、(a)はその平面図、(b)はその断面図である
【図5】図1に示す半導体パッケージの製造工程を順に説明するための図であり、(a)はその平面図、(b)はその断面図である
【図6】図1に示す半導体パッケージの製造工程を順に説明するための断面図である
【図7】図1に示す半導体パッケージの製造工程を順に説明するための断面図である
【図8】図1に示す半導体パッケージの製造工程を順に説明するための断面図である
【図9】図1に示す半導体パッケージの製造工程を順に説明するための断面図である
【図10】従来の半導体パッケージの一例を示す平面図である。
【図11】図10に示す半導体パッケージの要部を拡大して示す平面図である。
【図12】図10に示す半導体パッケージのチップパッド列の両端においてボンディングワイヤーの角度θが45゜を超えてしまう場合を示す平面図である。
【図13】ボンディングパッドが千鳥配置された半導体パッケージの一例を示す平面図である。
【発明を実施するための形態】
【0018】
以下、本発明を適用した半導体装置について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【0019】
先ず、本発明を適用した半導体装置の一例として、例えば図1及び図2に示すwBGA型の半導体パッケージ1について説明する。なお、図1は、この半導体パッケージ1の要部を示す平面図であり、図2は、この半導体パッケージ1の要部を示す断面図である。
【0020】
この半導体パッケージ1は、図1及び図2に示すように、平面視で矩形状を為す半導体チップ2が、平面視で矩形状を為すパッケージ基板3上に実装された構造を有している。
【0021】
半導体チップ2は、パッケージ基板3よりも小さく、接着剤や接着フィルム(DAF:Die Attached Film)などの接着層2aを介してパッケージ基板3の実装面の中央部分に接着固定されている。
【0022】
また、半導体チップ2のパッケージ基板3と対向する側の面には、複数のチップパッド4が配置されている。これら複数のチップパッド4は、半導体チップ2の中央部分に位置して、一の方向(図1中に示すX方向)に直線状に並ぶ2列の第1チップパッド列4A及び第2のチップパッド列4Bと、これら第1及び第2チップパッド列4A,4Bの端部よりも外側に位置して、X方向に直線状に並ぶ1列の第3チップパッド列4Cとを構成している。
【0023】
このうち、第1チップパッド列4Aを構成するチップパッド4と、第2チップパッド列4Bを構成するチップパッド4とは、互いに平行に並んで配置されている。一方、第3チップパッド列4Cを構成するチップパッド4は、第1チップパッド列4Aと第2チップパッド列4Bとの間の中心線の延長線上に並んで配置されている。
【0024】
パッケージ基板3は、プリント配線板からなり、その中央部分には、半導体チップ2の第1、第2及び第3チップパッド列4A,4B,4Cを外方に臨ませる矩形状の開口部5が設けられている。この開口部5は、X方向において半導体チップ2よりも大きく、Y方向において半導体チップ2よりも小さい平面視略矩形状の孔部を形成している。
【0025】
パッケージ基板3の半導体チップ2が実装される面とは反対側の面には、複数のボンディングパッド6が配置されている。これら複数のボンディングパッド6は、開口部5の第1チップパッド列4A側の開口端に沿って直線状に並ぶ1列の第1ボンディングパッド列6Aと、開口部5の第2チップパッド列4B側の開口端に沿って直線状に並ぶ1列の第2ボンディングパッド列6Bとを構成している。
【0026】
そして、第1チップパッド列4Aを構成するチップパッド4は、その並び方向(X方向)において順に、第1ボンディングパッド列6Aを構成するボンディングパッド6とボンディングワイヤー7を介して電気的に接続されている。また、第2チップパッド列4Bを構成するチップパッド4は、その並び方向(X方向)において順に、第2ボンディングパッド列6Bを構成するボンディングパッド6とボンディングワイヤー7を介して電気的に接続されている。
【0027】
一方、第3チップパッド列4Cを構成するチップパッド4は、その並び方向(X方向)において順に、第1又は第2ボンディングパッド列6A,6Bを構成するボンディングパッド6とボンディングワイヤー7を介して電気的に接続されている。さらに、第3チップパッド列4Cを構成するチップパッド4は、その並び方向(X方向)において、第1ボンディングパッド列6Aを構成するボンディングパッド6と、第2ボンディングパッド列6Bを構成するボンディングパッド6とに対してボンディングワイヤー7により交互に(互い違いに)接続されている。
【0028】
パッケージ基板3の半導体チップ2が実装される面とは反対側の面には、外部接続端子となる複数のはんだボール8が設けられている。これら複数のはんだボール8は、第1及び第2ボンディングパッド列6A,6Bの外側において、X方向及びY方向にそれぞれ格子状に並んで配置されている。
【0029】
また、パッケージ基板3の半導体チップ2が実装される面とは反対側の面には、開口部5を挟んだ第1ボンディングパッド列6A側に位置して複数のパッケージ配線9が引き回された第1引回し領域S1と、開口部5を挟んだ第2ボンディングパッド列6B側に位置して複数のパッケージ配線9が引き回された第2引回し領域S2とが設けられている。
【0030】
そして、第1引回し領域S1に配置されたパッケージ配線9の一端には、それぞれ第1ボンディングパッド列6Aを構成するボンディングパッド6が配置され、その他端には、それぞれはんだボール8が配置されている。一方、第2引回し領域S2に配置されたパッケージ配線9の一端には、それぞれ第2ボンディングパッド6Bを構成するボンディングパッド6が配置され、その他端には、それぞれ上記はんだボール8が配置されている。
【0031】
また、半導体パッケージ1では、チップパッド4とボンディングパッド6との間の結線部分を保護するため、開口部5が結線後に封止樹脂(封止材)10によって封止されている。また、この半導体パッケージ1では、半導体チップ2を保護するため、最終的にパッケージ基板3の半導体チップ2が実装される側の面が封止樹脂(封止材)11により封止されている。これらの封止樹脂10,11は、例えば、エポキシ樹脂などの熱硬化性樹脂に、ガラス繊維などからなるフィラーを充填したものからなる。
【0032】
一方、パッケージ基板3の半導体チップ2が実装される面とは反対側の面は、上記ボンディングパッド6と上記はんだボール8が配置された部分を除いてソルダーレジストなどの絶縁膜12によって覆われている。
【0033】
以上のような構造を有する半導体パッケージ1では、第1及び第2チップパッド列4A,4Bの端部よりも外側に位置する第3チップパッド列4Cが、第1チップパッド列4Aと第2チップパッド列4Bとの間の中心線の延長線上に並んで配置されている。
【0034】
ここで、図3に示すように、X方向において隣接するチップパッド4の間隔Aと、X方向において隣接するボンディングパッド6の間隔Bと、これらチップパッド4とボンディングパッド6とのX方向におけるオフセット量Cを同一としたときに、チップパッド4とボンディングパッド6とのY方向の距離が図3(A)に示す短い距離D1の場合と、図3(B)に示す長い距離D2の場合において、チップパッド4とボンディングパッド6との間を接続するボンディングワイヤー7のY方向に対する角度を比較すると、図3(A)に示す距離Dが短い場合の角度θ1よりも、図3(B)に示す距離Dが長い場合の角度θ2の方が、その角度を緩和(θ1>θ2)することが可能である。
【0035】
このことから、上記第3チップパッド列4Cを構成するチップパッド4は、第1及び第2チップパッド列4A,4Bを構成するチップパッド4よりも、第1又は第2ボンディングパッド列6A,6Bを構成するボンディングパッド6に対するY方向の距離を大きく確保することができる。したがって、これらチップパッド4とボンディングパッド6との間を接続するボンディングワイヤー7のY方向に対する角度を緩和することが可能である。
【0036】
これにより、上記図10に示す従来の半導体パッケージ100では、第1及び第2チップパッド列103A,103Bの両端において、ボンディングワイヤー106のY方向に対する角度θが45゜を超えてしまうのに対して、上記図1に示す本発明の半導体パッケージ100では、各ボンディングワイヤー7のY方向に対する角度を45゜以下にすることが可能である。
【0037】
以上のようにして、本発明を適用した半導体パッケージ1では、チップサイズの縮小化や多ビット化に対応したレイアウトが可能となる。すなわち、半導体チップ2に配置されるチップパッド4の数が増加する場合でも、信頼性を犠牲にすることなく、パッケージ基板3上にチップパッド4の数に応じたパッケージ配線9の引回し領域S1,S2を確保すことが可能となる。また、隣接するボンディングワイヤー7同士の短絡や、ボンディングワイヤー7と隣接するチップパッド4又はボンディングパッド6との短絡といった問題も回避することが可能である。
【0038】
次に、上記半導体パッケージ1の製造工程について説明する。
上記半導体パッケージ1を製造する際は、先ず、図4(a),(b)に示すように、上記パッケージ基板3となる部分30aが複数並んで形成された母パッケージ基板30を用意する。この母パッケージ基板30は、枠部30bの内側に上記パッケージ基板3となる部分30aをマトリックス状に複数並べて形成したものであり、上記パッケージ基板3となる部分30aには、それぞれ上記開口部5が設けられている。また、枠部30bには、この母パッケージ基板30を位置決めするための孔部30cが設けられている。そして、この母パッケージ基板30は、最終的にダイシングラインLに沿って切断することで、上記パッケージ基板3となる部分30aを個々のパッケージ基板3として切り出すことが可能となっている。
【0039】
次に、図5(a),(b)に示すように、母パッケージ基板30の各パッケージ基板3の実装面となる部分に半導体チップ2を実装する。具体的には、半導体チップ2の第1、第2及び第3チップパッド列4A,4B,4Cが開口部5から露出するように、母パッケージ基板30の各パッケージ基板3となる部分30aに接着層2aを介して半導体チップ2を固定する。
【0040】
次に、図6に示すように、各パッケージ基板3となる部分30aに設けられた上記ボンディングパッド6と、各半導体チップ2に設けられた上記チップパッド4との間を、Au線やCu線等からなるボンディングワイヤー7により結線する。
【0041】
すなわち、第1チップパッド列4Aを構成するチップパッド4と、第1ボンディングパッド列6Aを構成するボンディングパッド6との間を、その並び方向(X方向)において順にボンディングワイヤー7により結線していく。また、第2チップパッド列4Bを構成するチップパッド4と、第2ボンディングパッド列6Bを構成するボンディングパッド6との間を、その並び方向(X方向)において順にボンディングワイヤー7により結線していく。
【0042】
一方、第3チップパッド列4Cを構成するチップパッド4と、第1又は第2ボンディングパッド列6A,6Bを構成するボンディングパッド6との間を、その並び方向(X方向)において順にボンディングワイヤー7により結線していく。さらに、第3チップパッド列4Cを構成するチップパッド4を、その並び方向(X方向)において、第1ボンディングパッド列6Aを構成するボンディングパッド6と、第2ボンディングパッド列6Bを構成するボンディングパッド6とに対してボンディングワイヤー7により交互に(互い違いに)結線していく。
【0043】
本発明では、上述したようにチップパッド4とボンディングパッド6との間を接続するボンディングワイヤー7のY方向に対する角度θを45゜以下に緩和することが可能であり、チップサイズの縮小化や多ビット化に対応したレイアウトが可能となっている。
【0044】
次に、図7に示すように、チップパッド4とボンディングパッド6との間の結線部分を保護するため、結線後に開口部5を封止樹脂(封止材)10により封止する。具体的に、この開口部5を封止樹脂10によって封止する際は、半導体チップ2のX方向の両端部よりも外側にはみ出した開口部5の隙間から封止樹脂10をパッケージ基板3の半導体チップ2を実装する面側から流し込むことによって行うことができる。
【0045】
また、各半導体チップ2を保護するため、母パッケージ基板30の各パッケージ基板3となる部分30aの実装面を封止樹脂(封止材)11により封止する。この封止工程では、例えばトランスファー方式やポッティング方式などのモールド成形法を用いることができる。
【0046】
次に、図8に示すように、母パッケージ基板30の各パッケージ基板3となる部分30aの実装面とは反対側の面にはんだボール8を配置する。このはんだボール8の配置は、吸着機構41を用いてパッケージ基板3となる部分30a毎に行う。
【0047】
次に、図9に示すように、母パッケージ基板30の封止材11側にダイシングテープ42を貼着した後、ダイシングブレード43を用いて母パッケージ基板30をダイシングテープ42とは反対側からダイシングラインLに沿って切断する。これにより、個々の半導体パッケージ1に分割する。そして、これら半導体パッケージ1をダイシングテープ42から引き剥がすことで、上記図1に示す半導体パッケージ1を得ることができる。
【0048】
以上のような工程を経ることによって、上記半導体パッケージ1を一括して製造することが可能である。また、本発明では、このようなMAP(Mold Array Process)と呼ばれる複数の半導体パッケージ1を一括して封止する生産方式を用いることにより、上記半導体パッケージ1を効率良く製造することができるため、その製造コストの低減を図ることが可能である。
【0049】
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
具体的に、上記実施形態では、パッケージ基板3及び母パッケージ基板30として、例えばガラスエポキシ樹脂からなる基材の面上にCu等の導電材料からなる配線を形成したプリント配線板を用いることができるが、例えばTCP(Tape Carrier Package)型の半導体装置のように、ポリイミド樹脂等からなるフレキシブルプリント配線板の上に半導体チップを実装した半導体パッケージに対しても、本発明を適用することが可能である。
【0050】
また、上記実施形態では、パッケージ基板3の一面にパッケージ配線9が配置された構成となっているが、このような構成に限らず、上記パッケージ基板3として、複数のプリント配線板が積層された多層プリント配線板を用いることも可能である。
【0051】
また、上記実施形態では、パッケージ基板3の中央部分に開口部5が設けられた構成について説明したが、この開口部5によってパッケージ基板3が2つに分割された構成であってもよい。
【0052】
また、上記実施形態では、パッケージ基板3上に1つの半導体チップ2が実装された構成について説明したが、パッケージ基板3上に複数の半導体チップ2が実装された構成であってもよい。
【0053】
また、上記実施形態では、外部接続端子としてはんだボールを用いたBGA型の半導体装置に適用した場合について説明したが、外部接続端子として電極パッドを用いたLGA(Land Grid Array)型の半導体装置に本発明を適用することも可能である。
【符号の説明】
【0054】
1…半導体パッケージ 2…半導体チップ 2a…接着層 3…パッケージ基板 4…チップパッド 4A…第1チップパッド列 4B…第2チップパッド列 4B…第3チップパッド列 5…開口部 6…ボンディングパッド 6A…第1ボンディングパッド列 6B…第2ボンディングパッド列 7…ボンディングワイヤー 8…はんだボール(外部接続端子) 9…パッケージ配線 10,11…封止樹脂(封止材) 12…絶縁膜 30…母パッケージ基板
【技術分野】
【0001】
本発明は、半導体チップがパッケージ基板上に実装されてなる半導体装置に関する。
【背景技術】
【0002】
近年、半導体チップの集積度が年々向上し、それに伴って配線の微細化や多層化などが進んでいる。一方、半導体パッケージ(半導体装置)の高密度実装化のためには、パッケージサイズの小型化が必要となっている。例えば、BGA(Ball Grid Array)やCSP(Chip Size Package)などの半導体パッケージは、パッケージ基板上に半導体チップを実装し、この半導体チップとパッケージ基板との間をワイヤーボンディング等で接続した構造を有している。この場合、パッケージ基板の裏面全面に外部接続用のはんだボール等の外部接続端子を配置することができるため、多ピン化に対応可能なパッケージ形態となっている。
【0003】
ここで、従来の半導体装置の一例として図10に示すwBGA(window Ball Grid Array)型の半導体パッケージ100について説明する。
この半導体パッケージ100は、半導体チップ101がパッケージ基板102上に実装されてなるものであり、この半導体チップ101のパッケージ基板102と対向する側の面には、複数のチップパッド103が配置されている。これら複数のチップパッド103は、半導体チップ101の中央部分において、一の方向(図10中に示すX方向)に並ぶ2列の第1チップパッド列103A及び第2チップパッド列103Bを構成している。
【0004】
一方、パッケージ基板102には、半導体チップ101の第1及び第2チップパッド列103A,103Bを外方に臨ませる開口部104が設けられている。また、パッケージ基板102の半導体チップ101が実装される面とは反対側の面には、複数のボンディングパッド105が配置されている。これら複数のボンディングパッド105は、開口部104を挟んだ一の方向と直交する方向(図10中に示すY方向)の一方側において、X方向に並ぶ1列の第1ボンディングパッド列105Aと、その他方側において、X方向に並ぶ1列の第2ボンディングパッド列105Bとを構成している。
【0005】
そして、第1チップパッド列103Aを構成するチップパッド103は、その並び方向(X方向)において順に、第1ボンディングパッド列105Aを構成するボンディングパッド105とボンディングワイヤー106を介して電気的に接続されている。同様に、第2チップパッド列103Bを構成するチップパッド103は、その並び方向(X方向)において順に、第2ボンディングパッド列105Bを構成するボンディングパッド105とボンディングワイヤー106を介して電気的に接続されている。
【0006】
また、パッケージ基板102の半導体チップ101が実装される面とは反対側の面には、複数のはんだボール107が設けられている。これら複数のはんだボール107は、第1及び第2ボンディングパッド列105A,105Bの外側において、X方向及びY方向にそれぞれ並んで配置されている。また、パッケージ基板102の半導体チップ101が実装される面とは反対側の面には、複数のパッケージ配線108が形成されており、その一端に上記ボンディングパッド105が配置され、その他端に上記はんだボール107が配置された構成となっている。
【0007】
ところで、近年のチップサイズの縮小化や多ビット化に伴って、上記半導体チップ101に配置されるチップパッド103の数が増加すると共に、その狭ピッチ化も進んできている。これに伴って、設計ルールの制約条件によって、パッケージ配線108のレイアウトが非常に困難となってきている。
【0008】
具体的に、図11に拡大して示す半導体パッケージ100において、パッケージ基板102上のボンディングパッド105からはんだボール107までパッケージ配線108を引き回すことが可能な領域(引回し領域)Sには制限がある。したがって、上述したチップサイズの縮小化や多ビット化に伴って、第1及び第2ボンディングパッド列105A,105Bを構成するチップパッド103の数が増加したり、隣接するチップパッド103の間隔(ピッチ)が狭くなったりすると、図11中の囲み部分Zに示すチップパッド列103A,103Bの両端において、チップパッド103とボンディングパッド105との間を接続するボンディングワイヤー106の角度が設計ルールの制約条件を超えてしまう可能性がある。
【0009】
例えば図12に示すように、X方向において隣接するチップパッド103の間隔Eを300μm、Y方向において隣接するボンディングパッド105の間隔Fを150μmとした設計ルールでは、ボンディングワイヤー106のY方向に対する角度θは、このボンディングワイヤー106と隣接するチップパッド103又はボンディングパッド105との干渉(短絡)を防ぐために、45゜以下となるように規定されている。なお、上記チップパッド103の間隔E及びボンディングパッド105の間隔Fは、キャピラリー(ボンディング時のツール)サイズに起因して、このキャピラリーとボンディングワイヤー106との接触を防ぐために規定されている。
【0010】
しかしながら、DDR2×32のように多ビット化が進むと、DDR2×16などに比べてパッケージ配線108の本数が増加することになる。このため、上記半導体パッケージ100では、チップパッド103の間隔Bを最小値とした2列のチップパッド列103A,103Bを配置しても、上記ボンディングパッド105の間隔Bを最小値とし、なお且つ、上記引回し領域Sの確保を優先したボンディングパッド105の配置では、チップパッド列103A,103Bの両端において、ボンディングワイヤー106の角度θが45゜を超えてしまうため、設計ルール違反となってしまう。
【0011】
このような問題の解消するため、例えば図13に示すように、上記ボンディングパッド105を千鳥配置とすることが考えられる。しかしながら、千鳥配置では、ボンディングワイヤー106の角度θが設計ルールを超える問題が解消される代わりに、パッケージ基板102上の一部の引回し領域Sにパッケージ配線108が集中し過ぎてしまい、現状の設計ルールでは全てのパッケージ配線108を引き回すことが困難となる。
【0012】
なお、本発明に関連する先行技術文献としては、例えば下記特許文献1がある。この特許文献1には、半導体チップの中央部分に軸対照的に2列に配列されたチップパッドと、1列に配列されたチップパッドとを含む構成が記載されている。しかしながら、この特許文献1には、上述したチップパッド103とボンディングパッド105との間を接続するボンディングワイヤー106の角度θが設計ルールの制約条件を超えてしまう可能性についての記載はなく、多ビット化に対応するためにチップパッドを2列に配列した構成が記載されているだけである。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】特開平6−350052号公報
【発明の概要】
【発明が解決しようとする課題】
【0014】
上述したように、近年のチップサイズの縮小化や多ビット化に伴って、半導体チップ101に配置されるチップパッド103の数が増加する(具体的にはチップパッド列が1列から2列となる)と共に、その狭ピッチ化も進む傾向にある。したがって、上述した設計ルールを満足しつつ、チップサイズの縮小化や多ビット化に対応できるレイアウトが求められている。
【課題を解決するための手段】
【0015】
本発明に係る半導体装置は、半導体チップがパッケージ基板上に実装されてなる半導体装置であって、半導体チップは、パッケージ基板と対向する面の中央部分に位置して、複数のチップパッドが一の方向に平行に並ぶ第1チップパッド列及び第2チップパッド列と、第1及び第2チップパッド列の端部よりも外側に位置して、複数のチップパッドが一の方向に並ぶ第3チップパッド列とを有し、パッケージ基板は、半導体チップの第1、第2及び第3チップパッド列を外方に臨ませる開口部と、半導体チップが実装される面とは反対側の面に位置して、複数のボンディングパッドが開口部の第1チップパッド列側の開口端に沿って並ぶ第1ボンディングパッド列と、複数のボンディングパッドが開口部の第2チップパッド列側の開口端に沿って並ぶ第2ボンディングパッド列とを有し、第1チップパッド列を構成するチップパッドがボンディングワイヤーを介して第1ボンディングパッド列を構成するボンディングパッドと電気的に接続され、第2チップパッド列を構成するチップパッドがボンディングワイヤーを介して第2ボンディングパッド列を構成するボンディングパッドと電気的に接続され、第3チップパッド列を構成するチップパッドがボンディングワイヤーを介して第1又は第2ボンディングパッド列を構成するボンディングパッドと電気的に接続され、なお且つ、各ボンディングワイヤーの一の方向と直交する方向に対する角度が45゜以下であることを特徴とする。
【発明の効果】
【0016】
以上のように、本発明によれば、チップサイズの縮小化や多ビット化に対応したレイアウトが可能となる。したがって、半導体チップに配置されるチップパッドの数が増加する場合でも、信頼性を犠牲にすることなく、パッケージ基板上にチップパッドの数に応じたパッケージ配線の引回し領域を確保すことが可能となる。また、隣接するボンディングワイヤー同士の短絡や、ボンディングワイヤーと隣接するチップパッド又はボンディングパッドとの短絡といった問題も回避することが可能である。
【図面の簡単な説明】
【0017】
【図1】本発明を適用した半導体パッケージの一例を示す平面図である。
【図2】図1に示す半導体パッケージのY方向の縦断面図である。
【図3】チップパッドとボンディングパッドとの間を接続するボンディングワイヤーの角度を説明するための平面図である。
【図4】図1に示す半導体パッケージの製造工程を順に説明するための図であり、(a)はその平面図、(b)はその断面図である
【図5】図1に示す半導体パッケージの製造工程を順に説明するための図であり、(a)はその平面図、(b)はその断面図である
【図6】図1に示す半導体パッケージの製造工程を順に説明するための断面図である
【図7】図1に示す半導体パッケージの製造工程を順に説明するための断面図である
【図8】図1に示す半導体パッケージの製造工程を順に説明するための断面図である
【図9】図1に示す半導体パッケージの製造工程を順に説明するための断面図である
【図10】従来の半導体パッケージの一例を示す平面図である。
【図11】図10に示す半導体パッケージの要部を拡大して示す平面図である。
【図12】図10に示す半導体パッケージのチップパッド列の両端においてボンディングワイヤーの角度θが45゜を超えてしまう場合を示す平面図である。
【図13】ボンディングパッドが千鳥配置された半導体パッケージの一例を示す平面図である。
【発明を実施するための形態】
【0018】
以下、本発明を適用した半導体装置について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【0019】
先ず、本発明を適用した半導体装置の一例として、例えば図1及び図2に示すwBGA型の半導体パッケージ1について説明する。なお、図1は、この半導体パッケージ1の要部を示す平面図であり、図2は、この半導体パッケージ1の要部を示す断面図である。
【0020】
この半導体パッケージ1は、図1及び図2に示すように、平面視で矩形状を為す半導体チップ2が、平面視で矩形状を為すパッケージ基板3上に実装された構造を有している。
【0021】
半導体チップ2は、パッケージ基板3よりも小さく、接着剤や接着フィルム(DAF:Die Attached Film)などの接着層2aを介してパッケージ基板3の実装面の中央部分に接着固定されている。
【0022】
また、半導体チップ2のパッケージ基板3と対向する側の面には、複数のチップパッド4が配置されている。これら複数のチップパッド4は、半導体チップ2の中央部分に位置して、一の方向(図1中に示すX方向)に直線状に並ぶ2列の第1チップパッド列4A及び第2のチップパッド列4Bと、これら第1及び第2チップパッド列4A,4Bの端部よりも外側に位置して、X方向に直線状に並ぶ1列の第3チップパッド列4Cとを構成している。
【0023】
このうち、第1チップパッド列4Aを構成するチップパッド4と、第2チップパッド列4Bを構成するチップパッド4とは、互いに平行に並んで配置されている。一方、第3チップパッド列4Cを構成するチップパッド4は、第1チップパッド列4Aと第2チップパッド列4Bとの間の中心線の延長線上に並んで配置されている。
【0024】
パッケージ基板3は、プリント配線板からなり、その中央部分には、半導体チップ2の第1、第2及び第3チップパッド列4A,4B,4Cを外方に臨ませる矩形状の開口部5が設けられている。この開口部5は、X方向において半導体チップ2よりも大きく、Y方向において半導体チップ2よりも小さい平面視略矩形状の孔部を形成している。
【0025】
パッケージ基板3の半導体チップ2が実装される面とは反対側の面には、複数のボンディングパッド6が配置されている。これら複数のボンディングパッド6は、開口部5の第1チップパッド列4A側の開口端に沿って直線状に並ぶ1列の第1ボンディングパッド列6Aと、開口部5の第2チップパッド列4B側の開口端に沿って直線状に並ぶ1列の第2ボンディングパッド列6Bとを構成している。
【0026】
そして、第1チップパッド列4Aを構成するチップパッド4は、その並び方向(X方向)において順に、第1ボンディングパッド列6Aを構成するボンディングパッド6とボンディングワイヤー7を介して電気的に接続されている。また、第2チップパッド列4Bを構成するチップパッド4は、その並び方向(X方向)において順に、第2ボンディングパッド列6Bを構成するボンディングパッド6とボンディングワイヤー7を介して電気的に接続されている。
【0027】
一方、第3チップパッド列4Cを構成するチップパッド4は、その並び方向(X方向)において順に、第1又は第2ボンディングパッド列6A,6Bを構成するボンディングパッド6とボンディングワイヤー7を介して電気的に接続されている。さらに、第3チップパッド列4Cを構成するチップパッド4は、その並び方向(X方向)において、第1ボンディングパッド列6Aを構成するボンディングパッド6と、第2ボンディングパッド列6Bを構成するボンディングパッド6とに対してボンディングワイヤー7により交互に(互い違いに)接続されている。
【0028】
パッケージ基板3の半導体チップ2が実装される面とは反対側の面には、外部接続端子となる複数のはんだボール8が設けられている。これら複数のはんだボール8は、第1及び第2ボンディングパッド列6A,6Bの外側において、X方向及びY方向にそれぞれ格子状に並んで配置されている。
【0029】
また、パッケージ基板3の半導体チップ2が実装される面とは反対側の面には、開口部5を挟んだ第1ボンディングパッド列6A側に位置して複数のパッケージ配線9が引き回された第1引回し領域S1と、開口部5を挟んだ第2ボンディングパッド列6B側に位置して複数のパッケージ配線9が引き回された第2引回し領域S2とが設けられている。
【0030】
そして、第1引回し領域S1に配置されたパッケージ配線9の一端には、それぞれ第1ボンディングパッド列6Aを構成するボンディングパッド6が配置され、その他端には、それぞれはんだボール8が配置されている。一方、第2引回し領域S2に配置されたパッケージ配線9の一端には、それぞれ第2ボンディングパッド6Bを構成するボンディングパッド6が配置され、その他端には、それぞれ上記はんだボール8が配置されている。
【0031】
また、半導体パッケージ1では、チップパッド4とボンディングパッド6との間の結線部分を保護するため、開口部5が結線後に封止樹脂(封止材)10によって封止されている。また、この半導体パッケージ1では、半導体チップ2を保護するため、最終的にパッケージ基板3の半導体チップ2が実装される側の面が封止樹脂(封止材)11により封止されている。これらの封止樹脂10,11は、例えば、エポキシ樹脂などの熱硬化性樹脂に、ガラス繊維などからなるフィラーを充填したものからなる。
【0032】
一方、パッケージ基板3の半導体チップ2が実装される面とは反対側の面は、上記ボンディングパッド6と上記はんだボール8が配置された部分を除いてソルダーレジストなどの絶縁膜12によって覆われている。
【0033】
以上のような構造を有する半導体パッケージ1では、第1及び第2チップパッド列4A,4Bの端部よりも外側に位置する第3チップパッド列4Cが、第1チップパッド列4Aと第2チップパッド列4Bとの間の中心線の延長線上に並んで配置されている。
【0034】
ここで、図3に示すように、X方向において隣接するチップパッド4の間隔Aと、X方向において隣接するボンディングパッド6の間隔Bと、これらチップパッド4とボンディングパッド6とのX方向におけるオフセット量Cを同一としたときに、チップパッド4とボンディングパッド6とのY方向の距離が図3(A)に示す短い距離D1の場合と、図3(B)に示す長い距離D2の場合において、チップパッド4とボンディングパッド6との間を接続するボンディングワイヤー7のY方向に対する角度を比較すると、図3(A)に示す距離Dが短い場合の角度θ1よりも、図3(B)に示す距離Dが長い場合の角度θ2の方が、その角度を緩和(θ1>θ2)することが可能である。
【0035】
このことから、上記第3チップパッド列4Cを構成するチップパッド4は、第1及び第2チップパッド列4A,4Bを構成するチップパッド4よりも、第1又は第2ボンディングパッド列6A,6Bを構成するボンディングパッド6に対するY方向の距離を大きく確保することができる。したがって、これらチップパッド4とボンディングパッド6との間を接続するボンディングワイヤー7のY方向に対する角度を緩和することが可能である。
【0036】
これにより、上記図10に示す従来の半導体パッケージ100では、第1及び第2チップパッド列103A,103Bの両端において、ボンディングワイヤー106のY方向に対する角度θが45゜を超えてしまうのに対して、上記図1に示す本発明の半導体パッケージ100では、各ボンディングワイヤー7のY方向に対する角度を45゜以下にすることが可能である。
【0037】
以上のようにして、本発明を適用した半導体パッケージ1では、チップサイズの縮小化や多ビット化に対応したレイアウトが可能となる。すなわち、半導体チップ2に配置されるチップパッド4の数が増加する場合でも、信頼性を犠牲にすることなく、パッケージ基板3上にチップパッド4の数に応じたパッケージ配線9の引回し領域S1,S2を確保すことが可能となる。また、隣接するボンディングワイヤー7同士の短絡や、ボンディングワイヤー7と隣接するチップパッド4又はボンディングパッド6との短絡といった問題も回避することが可能である。
【0038】
次に、上記半導体パッケージ1の製造工程について説明する。
上記半導体パッケージ1を製造する際は、先ず、図4(a),(b)に示すように、上記パッケージ基板3となる部分30aが複数並んで形成された母パッケージ基板30を用意する。この母パッケージ基板30は、枠部30bの内側に上記パッケージ基板3となる部分30aをマトリックス状に複数並べて形成したものであり、上記パッケージ基板3となる部分30aには、それぞれ上記開口部5が設けられている。また、枠部30bには、この母パッケージ基板30を位置決めするための孔部30cが設けられている。そして、この母パッケージ基板30は、最終的にダイシングラインLに沿って切断することで、上記パッケージ基板3となる部分30aを個々のパッケージ基板3として切り出すことが可能となっている。
【0039】
次に、図5(a),(b)に示すように、母パッケージ基板30の各パッケージ基板3の実装面となる部分に半導体チップ2を実装する。具体的には、半導体チップ2の第1、第2及び第3チップパッド列4A,4B,4Cが開口部5から露出するように、母パッケージ基板30の各パッケージ基板3となる部分30aに接着層2aを介して半導体チップ2を固定する。
【0040】
次に、図6に示すように、各パッケージ基板3となる部分30aに設けられた上記ボンディングパッド6と、各半導体チップ2に設けられた上記チップパッド4との間を、Au線やCu線等からなるボンディングワイヤー7により結線する。
【0041】
すなわち、第1チップパッド列4Aを構成するチップパッド4と、第1ボンディングパッド列6Aを構成するボンディングパッド6との間を、その並び方向(X方向)において順にボンディングワイヤー7により結線していく。また、第2チップパッド列4Bを構成するチップパッド4と、第2ボンディングパッド列6Bを構成するボンディングパッド6との間を、その並び方向(X方向)において順にボンディングワイヤー7により結線していく。
【0042】
一方、第3チップパッド列4Cを構成するチップパッド4と、第1又は第2ボンディングパッド列6A,6Bを構成するボンディングパッド6との間を、その並び方向(X方向)において順にボンディングワイヤー7により結線していく。さらに、第3チップパッド列4Cを構成するチップパッド4を、その並び方向(X方向)において、第1ボンディングパッド列6Aを構成するボンディングパッド6と、第2ボンディングパッド列6Bを構成するボンディングパッド6とに対してボンディングワイヤー7により交互に(互い違いに)結線していく。
【0043】
本発明では、上述したようにチップパッド4とボンディングパッド6との間を接続するボンディングワイヤー7のY方向に対する角度θを45゜以下に緩和することが可能であり、チップサイズの縮小化や多ビット化に対応したレイアウトが可能となっている。
【0044】
次に、図7に示すように、チップパッド4とボンディングパッド6との間の結線部分を保護するため、結線後に開口部5を封止樹脂(封止材)10により封止する。具体的に、この開口部5を封止樹脂10によって封止する際は、半導体チップ2のX方向の両端部よりも外側にはみ出した開口部5の隙間から封止樹脂10をパッケージ基板3の半導体チップ2を実装する面側から流し込むことによって行うことができる。
【0045】
また、各半導体チップ2を保護するため、母パッケージ基板30の各パッケージ基板3となる部分30aの実装面を封止樹脂(封止材)11により封止する。この封止工程では、例えばトランスファー方式やポッティング方式などのモールド成形法を用いることができる。
【0046】
次に、図8に示すように、母パッケージ基板30の各パッケージ基板3となる部分30aの実装面とは反対側の面にはんだボール8を配置する。このはんだボール8の配置は、吸着機構41を用いてパッケージ基板3となる部分30a毎に行う。
【0047】
次に、図9に示すように、母パッケージ基板30の封止材11側にダイシングテープ42を貼着した後、ダイシングブレード43を用いて母パッケージ基板30をダイシングテープ42とは反対側からダイシングラインLに沿って切断する。これにより、個々の半導体パッケージ1に分割する。そして、これら半導体パッケージ1をダイシングテープ42から引き剥がすことで、上記図1に示す半導体パッケージ1を得ることができる。
【0048】
以上のような工程を経ることによって、上記半導体パッケージ1を一括して製造することが可能である。また、本発明では、このようなMAP(Mold Array Process)と呼ばれる複数の半導体パッケージ1を一括して封止する生産方式を用いることにより、上記半導体パッケージ1を効率良く製造することができるため、その製造コストの低減を図ることが可能である。
【0049】
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
具体的に、上記実施形態では、パッケージ基板3及び母パッケージ基板30として、例えばガラスエポキシ樹脂からなる基材の面上にCu等の導電材料からなる配線を形成したプリント配線板を用いることができるが、例えばTCP(Tape Carrier Package)型の半導体装置のように、ポリイミド樹脂等からなるフレキシブルプリント配線板の上に半導体チップを実装した半導体パッケージに対しても、本発明を適用することが可能である。
【0050】
また、上記実施形態では、パッケージ基板3の一面にパッケージ配線9が配置された構成となっているが、このような構成に限らず、上記パッケージ基板3として、複数のプリント配線板が積層された多層プリント配線板を用いることも可能である。
【0051】
また、上記実施形態では、パッケージ基板3の中央部分に開口部5が設けられた構成について説明したが、この開口部5によってパッケージ基板3が2つに分割された構成であってもよい。
【0052】
また、上記実施形態では、パッケージ基板3上に1つの半導体チップ2が実装された構成について説明したが、パッケージ基板3上に複数の半導体チップ2が実装された構成であってもよい。
【0053】
また、上記実施形態では、外部接続端子としてはんだボールを用いたBGA型の半導体装置に適用した場合について説明したが、外部接続端子として電極パッドを用いたLGA(Land Grid Array)型の半導体装置に本発明を適用することも可能である。
【符号の説明】
【0054】
1…半導体パッケージ 2…半導体チップ 2a…接着層 3…パッケージ基板 4…チップパッド 4A…第1チップパッド列 4B…第2チップパッド列 4B…第3チップパッド列 5…開口部 6…ボンディングパッド 6A…第1ボンディングパッド列 6B…第2ボンディングパッド列 7…ボンディングワイヤー 8…はんだボール(外部接続端子) 9…パッケージ配線 10,11…封止樹脂(封止材) 12…絶縁膜 30…母パッケージ基板
【特許請求の範囲】
【請求項1】
半導体チップがパッケージ基板上に実装されてなる半導体装置であって、
前記半導体チップは、前記パッケージ基板と対向する面の中央部分に位置して、複数のチップパッドが一の方向に平行に並ぶ第1チップパッド列及び第2チップパッド列と、前記第1及び第2チップパッド列の端部よりも外側に位置して、複数のチップパッドが前記一の方向に並ぶ第3チップパッド列とを有し、
前記パッケージ基板は、前記半導体チップの第1、第2及び第3チップパッド列を外方に臨ませる開口部と、前記半導体チップが実装される面とは反対側の面に位置して、複数のボンディングパッドが前記開口部の第1チップパッド列側の開口端に沿って並ぶ第1ボンディングパッド列と、複数のボンディングパッドが前記開口部の第2チップパッド列側の開口端に沿って並ぶ第2ボンディングパッド列とを有し、
前記第1チップパッド列を構成するチップパッドがボンディングワイヤーを介して前記第1ボンディングパッド列を構成するボンディングパッドと電気的に接続され、
前記第2チップパッド列を構成するチップパッドがボンディングワイヤーを介して前記第2ボンディングパッド列を構成するボンディングパッドと電気的に接続され、
前記第3チップパッド列を構成するチップパッドがボンディングワイヤーを介して前記第1又は第2ボンディングパッド列を構成するボンディングパッドと電気的に接続され、
なお且つ、各ボンディングワイヤーの前記一の方向と直交する方向に対する角度が45゜以下であることを特徴とする半導体装置。
【請求項2】
前記第1及び第2チップパッド列を構成するチップパッドは、その並び方向において前記第1及び第2ボンディングパッド列を構成するボンディングパッドと順に接続されていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記第3チップパッド列を構成するチップパッドは、その並び方向において前記第1又は第2ボンディングパッド列を構成するボンディングパッドと交互に接続されていることを特徴とする請求項1又は2に記載の半導体装置。
【請求項4】
前記第3チップパッド列は、記第1チップパッド列と前記第2チップパッド列との間の中心線の延長線上に並んで配置されていることを特徴とする請求項1〜3の何れか一項に記載の半導体装置。
【請求項5】
前記第3チップパッド列は、前記第1及び第2チップパッド列を挟んだ一の方向の両側に配置されていることを特徴とする請求項1〜4の何れか一項に記載の半導体装置。
【請求項6】
前記第1及び第2ボンディングパッドは、前記半導体チップが実装される面とは反対側の面に配置された複数のパッケージ配線の一端に設けられていることを特徴とする請求項1〜5の何れか一項に記載の半導体装置。
【請求項7】
前記複数のパッケージ配線の他端には、それぞれ外部接続端子が設けられ、
前記外部接続端子は、前記第1及び第2ボンディングパッド列の外側に位置して、前記一の方向及び前記一の方向と直交する方向に複数並んで配置されていることを特徴とする請求項6に記載の半導体装置。
【請求項8】
前記外部接続端子は、はんだボール又は電極パッドであることを特徴とする請求項7に記載の半導体装置。
【請求項9】
前記開口部が封止材によって封止されていることを特徴とする請求項1〜8の何れか一項に記載の半導体装置。
【請求項1】
半導体チップがパッケージ基板上に実装されてなる半導体装置であって、
前記半導体チップは、前記パッケージ基板と対向する面の中央部分に位置して、複数のチップパッドが一の方向に平行に並ぶ第1チップパッド列及び第2チップパッド列と、前記第1及び第2チップパッド列の端部よりも外側に位置して、複数のチップパッドが前記一の方向に並ぶ第3チップパッド列とを有し、
前記パッケージ基板は、前記半導体チップの第1、第2及び第3チップパッド列を外方に臨ませる開口部と、前記半導体チップが実装される面とは反対側の面に位置して、複数のボンディングパッドが前記開口部の第1チップパッド列側の開口端に沿って並ぶ第1ボンディングパッド列と、複数のボンディングパッドが前記開口部の第2チップパッド列側の開口端に沿って並ぶ第2ボンディングパッド列とを有し、
前記第1チップパッド列を構成するチップパッドがボンディングワイヤーを介して前記第1ボンディングパッド列を構成するボンディングパッドと電気的に接続され、
前記第2チップパッド列を構成するチップパッドがボンディングワイヤーを介して前記第2ボンディングパッド列を構成するボンディングパッドと電気的に接続され、
前記第3チップパッド列を構成するチップパッドがボンディングワイヤーを介して前記第1又は第2ボンディングパッド列を構成するボンディングパッドと電気的に接続され、
なお且つ、各ボンディングワイヤーの前記一の方向と直交する方向に対する角度が45゜以下であることを特徴とする半導体装置。
【請求項2】
前記第1及び第2チップパッド列を構成するチップパッドは、その並び方向において前記第1及び第2ボンディングパッド列を構成するボンディングパッドと順に接続されていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記第3チップパッド列を構成するチップパッドは、その並び方向において前記第1又は第2ボンディングパッド列を構成するボンディングパッドと交互に接続されていることを特徴とする請求項1又は2に記載の半導体装置。
【請求項4】
前記第3チップパッド列は、記第1チップパッド列と前記第2チップパッド列との間の中心線の延長線上に並んで配置されていることを特徴とする請求項1〜3の何れか一項に記載の半導体装置。
【請求項5】
前記第3チップパッド列は、前記第1及び第2チップパッド列を挟んだ一の方向の両側に配置されていることを特徴とする請求項1〜4の何れか一項に記載の半導体装置。
【請求項6】
前記第1及び第2ボンディングパッドは、前記半導体チップが実装される面とは反対側の面に配置された複数のパッケージ配線の一端に設けられていることを特徴とする請求項1〜5の何れか一項に記載の半導体装置。
【請求項7】
前記複数のパッケージ配線の他端には、それぞれ外部接続端子が設けられ、
前記外部接続端子は、前記第1及び第2ボンディングパッド列の外側に位置して、前記一の方向及び前記一の方向と直交する方向に複数並んで配置されていることを特徴とする請求項6に記載の半導体装置。
【請求項8】
前記外部接続端子は、はんだボール又は電極パッドであることを特徴とする請求項7に記載の半導体装置。
【請求項9】
前記開口部が封止材によって封止されていることを特徴とする請求項1〜8の何れか一項に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2012−18988(P2012−18988A)
【公開日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願番号】特願2010−154220(P2010−154220)
【出願日】平成22年7月6日(2010.7.6)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願日】平成22年7月6日(2010.7.6)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]