半導体装置
【目的】 逆漏れ電流及び順電圧降下を増大することなく、高速でかつ高耐圧の半導体装置を得る。
【構成】 Ｎ+ 型半導体層４上に設けられたＮ型半導体層３とＰＮ接合を形成すると共に、前記Ｎ型半導体層３の表面に該Ｎ型半導体層３の複数個の露出した領域を画成するように設けられたＰ+ 型半導体層２を形成し、前記Ｎ型及びＰ+ 型半導体層の表面に亘って接触させ、ショットキ接触又はオーミック接触を有する金属電極１を設け、前記Ｎ型半導体層３と金属電極１の接触面ｅからの深さＤと、該接触面ｅの直下にあってＰ+ 型半導体層２の対向する領域間の最近接距離Ｗとの関係をＤ≧０．５Ｗとすることを特徴とする。
【構成】 Ｎ+ 型半導体層４上に設けられたＮ型半導体層３とＰＮ接合を形成すると共に、前記Ｎ型半導体層３の表面に該Ｎ型半導体層３の複数個の露出した領域を画成するように設けられたＰ+ 型半導体層２を形成し、前記Ｎ型及びＰ+ 型半導体層の表面に亘って接触させ、ショットキ接触又はオーミック接触を有する金属電極１を設け、前記Ｎ型半導体層３と金属電極１の接触面ｅからの深さＤと、該接触面ｅの直下にあってＰ+ 型半導体層２の対向する領域間の最近接距離Ｗとの関係をＤ≧０．５Ｗとすることを特徴とする。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特に半導体整流器、バイポ−ラトランジスタ、静電誘導トランジスタなどの高耐圧および高速動作を有する半導体装置に関する。
【０００２】
【従来の技術】周知のように、整流器等の半導体装置の特性改善、特に、スイッチング速度、順方向及び逆方向特性について改善のための開発が進められ、種々の半導体装置が提案されている。
【０００３】図１９に通常のＰＮ接合による整流器の構造を示す。１はオ−ミック接合を形成する金属電極、２はＰ+ −型半導体層、３はＮ−型半導体層、４はＮ+ −型半導体層、５はオーミック金属電極であり、Ａはアノード、Ｃはカソードを示す。
【０００４】一般に、図１９で示されたような整流器における順方向特性は図６のＶF −ＪF （順電圧降下−順電流）特性図の（ａ）のごとく、又、逆方向特性は図７のＶR −ＪR （逆方向電圧−逆漏れ電流）特性図の（ａ）のごとき特性曲線を示す。
【０００５】一方、順方向から逆方向に印加電圧をスイッチすると、Ｎ−型半導体層３に多量に注入された移動速度の遅い正孔の存在により、完全にＰＮ接合を逆方向特性に回復するまでの時間（逆回復時間ｔｒｒ）として例えば、数百ｎｓｅｃ以上もの長時間を要し、高速回路の用途には適さない。このような欠点を解消するため、従来から種々の構造が提案されている。例えば、図１９の整流器に金、白金等の重金属を拡散することにより、少数キャリア（正孔）の消滅を促進することが一般的に行われている。
【０００６】このような重金属拡散を用いた構造ではｔｒｒを約１／１０程度まで減少できるが、通常のＰＮ接合の整流器より逆漏れ電流、及び順方向電圧降下が大となり、損失が増大する。
【０００７】また、ショットキバリア接合を用いた整流器も高速化を目的とした整流器として提案されているが、順方向については、図６のＶF −ＪF 特性図の（ｂ）のごとき特性を示し、逆方向については、図７のＶR −ＪR 特性図の（ｂ）のごとき特性を示す。即ち、スイッチング速度及び順方向電圧降下は通常のＰＮ接合型整流器に比較して改善されるが、図７の（ａ）と（ｂ）の対比で明らかなように、逆漏れ電流および耐圧を改善することはできない。
【０００８】ショットキバリア型接合の前記の欠点を改善するため、特公昭５９−３５１８３や特開昭６０−７４５８２が提案されているが、逆漏れ電流を抑制するための要件及び高速化のための要件の提供において十分なものではない。
【０００９】
【発明の目的】本発明の一の目的は、従来のＰＮ接合型及びショットキバリア接合型の半導体装置の問題点を解消し、高耐圧、高速の新規な半導体装置を提供することにある。本発明の他の目的は、順電圧降下および逆漏れ電流の小さい半導体装置を提供することにある。本発明の別の目的は、逆回復時間の小さい半導体装置を提供することにある。
【００１０】
【実施例】以下、本発明の実施例について、図面を参照して説明する。図１および図２は本発明の第１実施例による整流器の単位セルを示し、また、図３は複数個の単位セルを含む整流器を示す。なお、図１９と同一符号は同一部分を示す。
【００１１】図１および図２において、整流器の単位セルはＮ+ −型半導体層４とＮ−型半導体層３とを有する半導体基板を含む。Ｎ−型半導体層３には、深さＤを有するＰ+ −型半導体層２が設けられＰＮ接合を形成している。上記基板表面に金属電極１を設けて露出したＮ−型半導体層３の表面と接触面ｅを形成する。Ｐ+ −型半導体層２の上記深さＤは接触面ｅからの距離により与えられる。また、接触面ｅ、即ち、基板表面に露出したＮ−型半導体層３の直下において、Ｐ+ −型半導体層２の互いに対向する部分或るいはＰＮ接合間の最近接距離はＷで与えられる。この場合、互いに対向するＰ+ −型半導体層２の上記部分は接触面ｅの外側に存在する、言い換えると、接触面ｅの内側に存在しないので、上記最近接距離Ｗは、基板表面においてＮ−型半導体層３が露出する幅により実質的に与えられる。Ｎ+ −型半導体層４にはオ−ミック金属電極５が設けられる。図３から明らかなように、基板表面に露出したＮ−型半導体層３は幅（最近接距離）Ｗを有する正方形である。
【００１２】このような整流器のアノ−ドＡとカソ−ドＣ間に電圧を印加しない、即ち、零バイアス時の空乏層６は、低い不純物濃度を有するＮ−型半導体層３中に伸び、その幅はＷｂｉで与えられる。
【００１３】図１は基板表面に露出したＮ−型半導体層３の幅Ｗと上記空乏層６の幅Ｗｂｉとの関係がＷ＜２Ｗｂｉで与えられる構造を示し、また、図２は同様にＷ＞２Ｗｂｉで与えられる構造を示す。図１および図２の構造で重要な要件は、Ｐ+ −型半導体２の深さＤと上記最近接距離Ｗの関係をＤ≧０．５Ｗとすることである。
【００１４】なお、深さＤは接触面ｅからの距離で与えられるから、例えば、接触面ｅの部分がＰ+ −型半導体層２の表面より突出する構造の場合はその突出せる接触面からの深さとなり、また、最近接距離Ｗが接触面ｅより下方（Ｎ−型半導体層３の内部）にあるときはその位置での距離となる、ことは明らかである。
【００１５】図３に示されたように、基板表面に露出したＮ−型半導体層３は幅（最近接距離）Ｗを有する正方形としているが、図４に示すように、基板表面に露出したＮ−型半導体層３を幅（最近接距離）Ｗのストライプ状にしても良い。なお、図５はその断面図である。
【００１６】図１に示した整流器は、例えば、次のように形成される。比抵抗が０．０１０Ω−ｃｍのＮ+ −型半導体層４と、該半導体層上にエピタキシャル成長技術により成長され、比抵抗が５Ω−ｃｍ、厚さが１４μｍのＮ−型半導体層３とを有する半導体基板を用意する。次いで、Ｎ−型半導体層３に選択的にＰ−型不純物を導入して、基板表面に露出したＮ−型半導体層３が２μｍの幅（最近接距離）Ｗを有する正方形となるように、深さＤが３μｍのＰ+ −型半導体層２を形成する。上記基板表面にＴｉ電極１を設けて露出したＮ−型半導体層３の表面と接触面ｅを形成する。この場合、金属電極１とＮ−型半導体層３と間にショットキバリア接合が形成され、また、金属電極１とＰ+ −型半導体層２との間にオーミック接合が形成される。Ｔｉに代えて、Ｍｏ，Ｗ，Ｃｒ，Ａｌ等を用いても良い。Ｎ+ −型半導体層４には、リンを１０21Ａｔｏｍｓ／ｃｍ3 の濃度となるように導入した後、Ｃｒによりオ−ミック金属電極５が設けられる。しかる後、半導体基板を１．６×１．６mmの大きさのチップに分割して整流器を得る。
【００１７】このような整流器においては、零バイアス時の空乏層６の幅Ｗｂｉは１．０５μｍで与えられる。なお、この空乏層６の幅Ｗｂｉは、上記Ｎ−型半導体層３における比抵抗の製作上のバラツキ、或るいはＰ+ −型半導体層２の形成条件等により１〜１．５μｍの範囲で変化する。
【００１８】上記第１実施例においてＮ−型半導体層３と金属電極１との間をショットキバリア接合、Ｐ+ −型半導体層２と金属電極１との間をオーミック接合としたが、Ｐ+ −型半導体層２或るいはＮ−型半導体層３の不純物濃度を変えることにより、３−１間および２−１間をショトキバリア接合で、３−１間および２−１間をオーミック接合で、および３−１間をオーミック接合、２−１間をショットキバリア接合でそれぞれ形成することもできる。
【００１９】図６は種々に組み合わせられた接合を有する整流器の順方向特性を示すＶF −ＪF 特性図であり、図７はそれらの逆方向特性を示すＶR −ＪR 特性図である。
【００２０】即ち、図６および図７において、本発明の構造による順方向特性および逆方向特性は、（ｃ）、（ｄ）、（ｅ）、および（ｆ）の曲線により、それぞれ示される。曲線（ｃ）〜（ｆ）は、下記のようなＮ−型半導体層３又はＰ+ −型半導体層２と金属電極１との接合の組み合わせを示す。
曲線（ｃ）：３−１間をオーミックコンタクトおよび２−１間をオーミックコンタクト曲線（ｄ）：３−１間をオーミックコンタクトおよび２−１間をショットキバリア接合曲線（ｅ）：３−１間をショットキバリア接合および２−１間をオーミックコンタクト曲線（ｆ）：３−１間をショットキバリア接合および２−１間をショットキバリア接合なお、曲線（ａ）は上記したように、ＰＮ接合を用いた整流器の特性を、また、曲線（ｂ）はショットキバリア接合を用いた整流器の特性をそれぞれ示す。
【００２１】これらの特性から明らかなように、（ｃ）、（ｄ）、（ｅ）および（ｆ）の構造を有する整流器においては順方向特性の小さなＪF 領域では、従来型ショットキバリア整流器の特性（ｂ）とＰＮ接合型整流器の特性（ａ）との間のＶF 値となり、逆方向特性はＰＮ接合型整流器の特性（ａ）と同等の特性となることがわかる。図８および図９は基板表面に露出したＮ−型半導体層３の幅（最近接距離）Ｗと零バイアス時の空乏層の幅Ｗbiとの関係について示す。
【００２２】即ち、図８はＷ−ＪR （最近接距離−逆漏れ電流）特性図を、図９はＷ−ＶF（最近接距離−順電圧降下）特性図をそれぞれ示す。これらはＤとＷの関係において、本発明の範囲外のＤ＝０．１ＷやＤ＝０．０５Ｗの曲線についても図示している。
【００２３】なお、図８のＷ−ＪR 特性において、本発明の範囲外のＤ＝０．０５ＷやＤ＝０．１Ｗの構造のものは逆漏れ電流ＪR が著しく大きくなることがわかる。Ｗ＜３Ｗbiの範囲でＤ≧０．５Ｗではきわめて逆漏れ電流ＪR が小さくなることは明らかである。さらに、図１０R>０は本発明の整流器のＷ−ｔｒｒ（最近接距離−逆回復時間）特性図を示す。
【００２４】図１０においては本発明の構造によるＤ＝Ｗの値を示している。実線は２−１間をオーミックとした場合であり、単一接合のショットキバリア接合型整流器に比し、若干、ｔｒｒが増加するが、実用上、同等である。
【００２５】図１０において、破線は２−１間をショットキバリアとした場合であり、極めてｔｒｒの小なる特性が得られる。即ち、アノードＡ、カソードＣ間に順バイアスが印加されると、２−１間のショットキバリア接合が逆バイアスされ、Ｐ+ Ｎ接合にはほとんど順バイアス電圧がかからない。そのためＰ+ −型半導体層２からＮ−型半導体層３への正孔の注入がほとんどなく、結果として、順方向特性は図６の（ｄ）、（ｆ）の高シリーズ抵抗をもった特性となるが、図１０の破線のごとく高速スイッチング特性が得られる。
【００２６】上記したように、本発明の重要な要件であるＤ≧０．５Ｗを満足する構造であっても、既に図８、図９、図１０に提示するごとく、それらの特性はＷとＷbiの関係に影響を受けることがわかる。即ち、Ｗ≦３Ｗbi又はＷ≧Ｗbiの条件を満たすことにより、本発明の整流器として、更に、優れた特性を示すものとなる。次ぎに、本発明の第２実施例による整流器について説明する。図１１〜図１４は、本発明の第１実施例と同様に、整流器の単位セルを示し、その平面図は図３〜図４と同じである。
【００２７】この実施例においては、第１実施例におけるＤ≧０．５Ｗに加えて、接触面ｅまたはＮ−型半導体層３の表面とＰＮ接合上の点ｆを通る接線ｓとのなす角度θを６０°≦θ≦１２０°とすることである。この場合、ＰＮ接合上の点ｆは、ＰＮ接合と、零バイアス時の空乏層６の頂部を通り上記接触面ｅまたは露出したＮ−型半導体層３の表面と平行に伸びる直線ｇとの交点で与えられる。
【００２８】図１１は、Ｎ−型半導体層３と金属電極１との間の接触面ｅがＰ+ −型半導体層２と電極金属１との間の接触面より一層突出した構造を有する整流器の単位セルを示し、接触面ｅとＰＮ接合上の点ｆを通る接線ｓとのなす角度θは鋭角、例えば、６０°であり、その範囲は６０°≦θ＜９０°となる。この場合、図１および図２で示した第１実施例とは異なり、Ｐ+ −型半導体層２の互いに対向する部分は、接触面ｅの内側に存在するので、上記最近接距離Ｗは、Ｐ+ −型半導体層２の互いに対向する上記部分或るいはＰＮ接合間の距離により与えられる。また、Ｐ+ −型半導体層２の上記深さＤは接触面ｅからの深さであるから、それは突出せる接触面ｅとＰ+ −型半導体層２との間の距離となる。
【００２９】図１１、図１２、図１３および図１４は、角度θを６０°≦θ≦１２０°の範囲で変化した整流器の単位セルを示し、角度θは順次大きくなっており、図１４１４において角度θは１２０°である。この場合、Ｐ+ −型半導体層２の上記深さＤは接触面ｅからの深さであるが、上記最近接距離Ｗは、基板表面においてＮ−型半導体層３が露出する幅により実質的に与えられる。
【００３０】さらに、第２実施例における整流器は第１実施例と同様に製造される。また、それらのＶF −ＪF 順方向特性およびＶR−ＪR 逆方向特性は、第１実施例における図６および図７と同様である。図１５はθ−ＪR （角度−逆漏れ電流）特性図を示す。
【００３１】図１５から明らかなように、図７の（ｃ）、（ｄ）、（ｅ）および（ｆ）のような特性を示すためには、６０°≦θ≦１２０°の範囲になる必要がある。即ち、θが６０°より小さくなる場合、及び１２０°を超える場合は、Ｄ≧０．５Ｗの条件を満足していても逆漏れ電流ＪR は増大し、本発明の目的を達成できない。なお、図１５はＤ＝Ｗにおいて、３−１間をショットキバリア接合で形成し、２−１間をショットキバリア接合又はオーミック接合で形成した際の曲線を示している。ここで、θを変えた試料はボロン源からの熱処理拡散条件、表面からの研磨及びイオン注入の技術の一つ又は組合せた製作工程により作製した。また、図１５に示すように、最近接距離Ｗと零バイアス時の空乏層の幅Ｗbiの関係をパラメータとして示した。
【００３２】図１６はＤをパラメータとしたＶR −ＥJ （逆方向電圧−電界強度）特性図を示す。ここでＥJ は３−１間の接合（接触面ｅ）を横切る電界強度である。
【００３３】図１６から明らかなように、上記した条件であるＤ≧０．５Ｗの範囲では電界強度ＥJ は小さな値で飽和することがわかる。又、ＥJ が小さな値で飽和すると逆漏れ電流ＪR も電圧依存性をもたない小電流値となることは一般に知られる理論式から明らかである。上記条件の範囲外であるＤ＝０．０５ＷやＤ＝０．１ＷではＥJ が電圧依存性をもった大きな値となっている。逆回復時間ｔｒｒについては、第１実施例における図１０のＷ−ｔｒｒ（最近接距離−逆回復時間）特性図と同様である。
【００３４】以上述べたように、第２実施例において二つの条件６０°≦θ≦１２０°およびＤ≧０．５Ｗを満たしても、既に図１０および図１５に示したように、それらの特性はＷとＷbiの関係に影響を受けることがわかる。即ち、Ｗ≦３Ｗbi又はＷ≧Ｗbiの条件を満足することにより、本発明の半導体整流器として、更に、優れた特性を示すものとなる。
【００３５】上記した第２実施例から明らかなように、本発明者は、Ｐ+ −型半導体層２と金属電極１がオ−ミック接触で少数キャリアの注入を伴う場合においても、Ｄ≧０．５Ｗ、Ｗbi≦Ｗ≦３Ｗbiおよび６０°≦θ≦１２０°の条件を満たす構造においては、金属電極１とＮ−型半導体層３との接触がショットキ接触或いはオ−ミック接触にかかわらず、逆回復特性で著しく特異な現象が起こっていることを見出だした。
【００３６】即ち、逆転流時の初期の数ナノ秒の極く短時間の間に、Ｎ−型半導体層３に過剰に注入された少数キャリア（ホ−ル）は金属電極１の方向へＰ+ −型半導体層２を通って流れ込み、同時に、Ｎ−型半導体層３内の多数キャリア（電子）が上記過剰少数キャリア（ホ−ル）と同量だけ金属電極１内に電位方向に逆らって流れ、金属電極１内でホ−ルと電子が再結合して消滅する。外部電極には、極く短時間のこれらのキャリアの流れは観測されない。その後、残留少数キャリアはＰ+ −型半導体層２の下部のＮ−型半導体層３内で自然消滅する。したがって、極めてすぐれたｔｒｒ特性が得られる。図１７は本発明の第３実施例を示し、本発明をバイポ−ラトランジスタ、例えば、拡散型ＰＮＰトランジスタのエミッタ部に適用した構造を示している。
【００３７】即ち、このバイポ−ラトランジスタは、Ｐ+ −型半導体層１２２からなるコレクタ領域と、Ｎ−型半導体層１２３からなるベ−ス領域と、該ベ−ス領域に形成された複数個のＰ+ −型半導体層１２５からなるエミッタ領域と、コレクタ領域に設けられたコレクタ電極１２１と、絶縁膜１２４の開口部を介してベ−ス領域に設けられたベ−ス電極１２６と、露出したベ−ス領域およびエミッタ領域に形成され、ベ−ス領域とショットキバリア接合を形成するエミッタ電極１２７とを含んでいる。この場合、上記第１および第２実施例と同様に、エミッタ領域を形成するＰ+ −型半導体層１２５の深さ、表面に露出したベ−ス領域の幅、接触面ｅまたはベ−ス領域の表面とＰ+ Ｎ接合上の点ｆを通る接線ｓとのなす角度（図示せず）は、それぞれ、Ｄ、Ｗおよびθで与えられ、しかも、Ｄ≧０．５Ｗ、Ｗbi≦Ｗ≦３Ｗbiおよび／または６０°≦θ≦１２０°の条件を有している。
【００３８】通常のエミッタ構造を有するＰ+ ＮＰ+ 型トランジスタではエミッタ領域から注入された少数キャリアがベ−ス領域中に蓄積されて、スイッチング時間ｔOFFを小さくできないが、上記したエミッタ構造を有するバイポ−ラトランジスタにおいては、ベ−ス領域中に蓄積された少数キャリアのホ−ルはタ−ンオフ期間の初期にエミッタ領域からエミッタ電極１２７に抜け、同時にベ−ス領域中の多数キャリアの電子がエミッタ電極１２７側に数ナノ秒という高速で達し、エミッタ電極内で同量のホ−ルと電子の再結合が起こり、スイッチング時間ｔOFF を極めて短くできる。また、ショットキ接合からベ−ス領域へ多量の多数キャリアの流入があるため、従来構造に比較してベ−ス抵抗を強く変調し、低抵抗化する。その結果、ＶCEの飽和特性、ｈFEが著しく改善される。
【００３９】例えば、比抵抗が５Ω−ｃｍのＮ−型半導体層１２３を用い、エミッタ電極１２７をＴｉにより形成して、露出したベ−ス領域（Ｎ−型半導体層１２３）との間をショットキバリア接合とし、しかも、Ｗ＝２μｍ、Ｄ＝３μｍ、θ＝９５°とした際、次のような良好な結果が得られた。
【００４０】
更に、図１８は本発明の第４実施例を示し、本発明を静電誘導トランジスタ（ＳＩＴ）のゲ−ト部に適用した構造を示している。
【００４１】この静電誘導トランジスタは、金属電極１３１を有するＮ+ −型半導体層１３２からなるドレイン領域と、Ｎ−型半導体層１３３からなるチャンネル領域と、絶縁膜１３４を介してチャンネル領域に形成された複数個のＰ+ −型半導体層１３５および露出したチャンネル領域およびＰ+ −型半導体層１３５に形成され、テャンネル領域とショットキバリア接合を形成するゲ−ト電極１３６とからなるゲ−ト部と、該ゲ−ト部に隣接してチャンネル領域に形成され、Ｎ+ −型半導体層１３７からなるソ−ス領域と、該ソ−ス領域に設けられたソ−ス電極１３８とを備えている。この場合、上記第３実施例と同様に、ゲ−ト部を形成するＰ+ −型半導体層１３５の深さ、表面に露出したチャンネル領域の幅、接触面ｅまたはチャンネル領域の表面とＰ+ Ｎ接合上の点ｆを通る接線ｓとのなす角度（図示せず）は、それぞれ、Ｄ、Ｗおよびθで与えられ、しかも、Ｄ≧０．５Ｗ、Ｗbi≦Ｗ≦３Ｗbiおよび／または６０°≦θ≦１２０°の条件を有している。
【００４２】従来の静電誘導トランジスタでは単一のＰ+ −型半導体層からなるゲ−トを順バイアスすると、少数キャリアがＮ−型半導体層のチャンネル領域に注入されると共に蓄積されて、静電誘導トランジスタのスイッチング時間が遅れ高周波対応のデバイスとして限界がある。
【００４３】一方、上記したゲ−ト構造を有する静電誘導トランジスタにおいては、テャンネル領域中に蓄積された少数キャリアのホ−ルはタ−ンオフ期間の初期にＰ+ −型半導体層１３５からゲ−ト電極１３６に抜け、同時にチャンネル領域中の多数キャリアの電子がショットキバリア接合を有するゲ−ト電極１３６側に数ナノ秒という高速で達し、ゲ−ト部を形成する金属電極内で同量のホ−ルと電子の再結合が起こる。
【００４４】その結果、従来の静電誘導トランジスタにおいては、チャンネル領域内に蓄積された少数キャリアの消滅がキャリアライフタイムにしたがって自然消滅していたのに対し、本発明においてチャンネル領域と接するゲ−ト電極はショットキバリア接合を有するので、キャリア濃度に大きな濃度勾配と内部電界勾配を形成する。したがって、チャンネル領域に蓄積された少数キャリアはこのような濃度勾配と内部電界勾配により超高速で消滅する。その後、残留した少量の少数キャリアはライフタイムに応じて自然消滅する。それ故、本発明によれば、スイッチング時間が著しく改善され、良好な高周波特性を有する静電誘導トランジスタが得られる。
【００４５】例えば、比抵抗が１００Ω−ｃｍのＮ−型半導体層１３３を用い、ゲ−ト電極１３６をＡｌにより形成して、露出したチャンネル領域（Ｎ−型半導体層１３３）との間をショットキバリア接合とし、しかも、Ｗ＝５μｍ、Ｄ＝５μｍ、θ＝９５°とした際、良好な結果が得られた。
【００４６】
【発明の効果】以上、説明したごとく、本発明の半導体装置は特に、高耐圧、かつ高速の特性を得ることができ、パワー用をはじめ、各種の産業機器に利用される整流素子、トランジスタ、スイッチ素子等の半導体装置として広く適用でき、その効果極めて大なるものである。
【図面の簡単な説明】
【図１】本発明の第１実施例による整流器（Ｗ＜２Ｗbi）の単位セルを示す断面図である。
【図２】本発明の第１実施例による整流器（Ｗ＞２Ｗbi）の単位セルを示す断面図である。
【図３】図１または図２の単位セルを多数個配列した整流器の平面図である。
【図４】図１または図２の単位セルを多数個配列した整流器の平面図である。
【図５】図４の線Ｘ−Ｘに沿う断面図である。
【図６】整流器のＶF −ＪF （順電圧降下−順電流）特性図である。
【図７】整流器のＶR −ＪR （逆方向電圧−逆漏れ電流）特性図である。
【図８】整流器のＷ−ＪR （最近接距離−逆漏れ電流）特性図である。
【図９】整流器のＷ−ＶF （最近接距離−順電圧降下）特性図である。
【図１０】整流器のＷ−ｔｒｒ（最近接距離−逆回復時間）特性図である。
【図１１】本発明の第２実施例による整流器の単位セルを示す断面図である。
【図１２】本発明の第２実施例による他の整流器の単位セルを示す断面図である。
【図１３】本発明の第２実施例による別の整流器の単位セルを示す断面図である。
【図１４】本発明の第２実施例によるさらに別の整流器の単位セルを示す断面図である。
【図１５】整流器のθ−ＪR （角度−逆漏れ電流）特性図である。
【図１６】整流器のＶR −ＥJ （逆方向電圧−電界強度）特性図である。
【図１７】本発明の第３実施例によるバイポ−ラトランジスタを示す断面図である。
【図１８】本発明の第４実施例による静電誘導トランジスタを示す断面図である。
【図１９】従来の整流器を示す断面図である。
【符号の説明】
１…金属電極
２…Ｐ+ 導電型半導体層
３…Ｎ導電型半導体層
４…Ｎ+ 導電型半導体層
５…オーミック金属電極
Ａ…アノード
Ｃ…カソード
Ｗ…相互間の最近接距離
Ｗbi…零バイアス時の空乏層６の幅
ＶF …順電圧
ＪF …順電流
ＶR …逆方向電圧
ＪR …逆漏れ電流
ｔｒｒ…逆回復時間
θ…角度
ｅ…接触面
ｆ…ＰＮ接合上の接点
ｓ…ＰＮ接合上の接線
Ｄ…接触面ｅからの深さ
Ｂ…ベース
Ｅ…エミッタ
Ｇ…ゲート
Ｓ…ソース
ＤＲ…ドレーン
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特に半導体整流器、バイポ−ラトランジスタ、静電誘導トランジスタなどの高耐圧および高速動作を有する半導体装置に関する。
【０００２】
【従来の技術】周知のように、整流器等の半導体装置の特性改善、特に、スイッチング速度、順方向及び逆方向特性について改善のための開発が進められ、種々の半導体装置が提案されている。
【０００３】図１９に通常のＰＮ接合による整流器の構造を示す。１はオ−ミック接合を形成する金属電極、２はＰ+ −型半導体層、３はＮ−型半導体層、４はＮ+ −型半導体層、５はオーミック金属電極であり、Ａはアノード、Ｃはカソードを示す。
【０００４】一般に、図１９で示されたような整流器における順方向特性は図６のＶF −ＪF （順電圧降下−順電流）特性図の（ａ）のごとく、又、逆方向特性は図７のＶR −ＪR （逆方向電圧−逆漏れ電流）特性図の（ａ）のごとき特性曲線を示す。
【０００５】一方、順方向から逆方向に印加電圧をスイッチすると、Ｎ−型半導体層３に多量に注入された移動速度の遅い正孔の存在により、完全にＰＮ接合を逆方向特性に回復するまでの時間（逆回復時間ｔｒｒ）として例えば、数百ｎｓｅｃ以上もの長時間を要し、高速回路の用途には適さない。このような欠点を解消するため、従来から種々の構造が提案されている。例えば、図１９の整流器に金、白金等の重金属を拡散することにより、少数キャリア（正孔）の消滅を促進することが一般的に行われている。
【０００６】このような重金属拡散を用いた構造ではｔｒｒを約１／１０程度まで減少できるが、通常のＰＮ接合の整流器より逆漏れ電流、及び順方向電圧降下が大となり、損失が増大する。
【０００７】また、ショットキバリア接合を用いた整流器も高速化を目的とした整流器として提案されているが、順方向については、図６のＶF −ＪF 特性図の（ｂ）のごとき特性を示し、逆方向については、図７のＶR −ＪR 特性図の（ｂ）のごとき特性を示す。即ち、スイッチング速度及び順方向電圧降下は通常のＰＮ接合型整流器に比較して改善されるが、図７の（ａ）と（ｂ）の対比で明らかなように、逆漏れ電流および耐圧を改善することはできない。
【０００８】ショットキバリア型接合の前記の欠点を改善するため、特公昭５９−３５１８３や特開昭６０−７４５８２が提案されているが、逆漏れ電流を抑制するための要件及び高速化のための要件の提供において十分なものではない。
【０００９】
【発明の目的】本発明の一の目的は、従来のＰＮ接合型及びショットキバリア接合型の半導体装置の問題点を解消し、高耐圧、高速の新規な半導体装置を提供することにある。本発明の他の目的は、順電圧降下および逆漏れ電流の小さい半導体装置を提供することにある。本発明の別の目的は、逆回復時間の小さい半導体装置を提供することにある。
【００１０】
【実施例】以下、本発明の実施例について、図面を参照して説明する。図１および図２は本発明の第１実施例による整流器の単位セルを示し、また、図３は複数個の単位セルを含む整流器を示す。なお、図１９と同一符号は同一部分を示す。
【００１１】図１および図２において、整流器の単位セルはＮ+ −型半導体層４とＮ−型半導体層３とを有する半導体基板を含む。Ｎ−型半導体層３には、深さＤを有するＰ+ −型半導体層２が設けられＰＮ接合を形成している。上記基板表面に金属電極１を設けて露出したＮ−型半導体層３の表面と接触面ｅを形成する。Ｐ+ −型半導体層２の上記深さＤは接触面ｅからの距離により与えられる。また、接触面ｅ、即ち、基板表面に露出したＮ−型半導体層３の直下において、Ｐ+ −型半導体層２の互いに対向する部分或るいはＰＮ接合間の最近接距離はＷで与えられる。この場合、互いに対向するＰ+ −型半導体層２の上記部分は接触面ｅの外側に存在する、言い換えると、接触面ｅの内側に存在しないので、上記最近接距離Ｗは、基板表面においてＮ−型半導体層３が露出する幅により実質的に与えられる。Ｎ+ −型半導体層４にはオ−ミック金属電極５が設けられる。図３から明らかなように、基板表面に露出したＮ−型半導体層３は幅（最近接距離）Ｗを有する正方形である。
【００１２】このような整流器のアノ−ドＡとカソ−ドＣ間に電圧を印加しない、即ち、零バイアス時の空乏層６は、低い不純物濃度を有するＮ−型半導体層３中に伸び、その幅はＷｂｉで与えられる。
【００１３】図１は基板表面に露出したＮ−型半導体層３の幅Ｗと上記空乏層６の幅Ｗｂｉとの関係がＷ＜２Ｗｂｉで与えられる構造を示し、また、図２は同様にＷ＞２Ｗｂｉで与えられる構造を示す。図１および図２の構造で重要な要件は、Ｐ+ −型半導体２の深さＤと上記最近接距離Ｗの関係をＤ≧０．５Ｗとすることである。
【００１４】なお、深さＤは接触面ｅからの距離で与えられるから、例えば、接触面ｅの部分がＰ+ −型半導体層２の表面より突出する構造の場合はその突出せる接触面からの深さとなり、また、最近接距離Ｗが接触面ｅより下方（Ｎ−型半導体層３の内部）にあるときはその位置での距離となる、ことは明らかである。
【００１５】図３に示されたように、基板表面に露出したＮ−型半導体層３は幅（最近接距離）Ｗを有する正方形としているが、図４に示すように、基板表面に露出したＮ−型半導体層３を幅（最近接距離）Ｗのストライプ状にしても良い。なお、図５はその断面図である。
【００１６】図１に示した整流器は、例えば、次のように形成される。比抵抗が０．０１０Ω−ｃｍのＮ+ −型半導体層４と、該半導体層上にエピタキシャル成長技術により成長され、比抵抗が５Ω−ｃｍ、厚さが１４μｍのＮ−型半導体層３とを有する半導体基板を用意する。次いで、Ｎ−型半導体層３に選択的にＰ−型不純物を導入して、基板表面に露出したＮ−型半導体層３が２μｍの幅（最近接距離）Ｗを有する正方形となるように、深さＤが３μｍのＰ+ −型半導体層２を形成する。上記基板表面にＴｉ電極１を設けて露出したＮ−型半導体層３の表面と接触面ｅを形成する。この場合、金属電極１とＮ−型半導体層３と間にショットキバリア接合が形成され、また、金属電極１とＰ+ −型半導体層２との間にオーミック接合が形成される。Ｔｉに代えて、Ｍｏ，Ｗ，Ｃｒ，Ａｌ等を用いても良い。Ｎ+ −型半導体層４には、リンを１０21Ａｔｏｍｓ／ｃｍ3 の濃度となるように導入した後、Ｃｒによりオ−ミック金属電極５が設けられる。しかる後、半導体基板を１．６×１．６mmの大きさのチップに分割して整流器を得る。
【００１７】このような整流器においては、零バイアス時の空乏層６の幅Ｗｂｉは１．０５μｍで与えられる。なお、この空乏層６の幅Ｗｂｉは、上記Ｎ−型半導体層３における比抵抗の製作上のバラツキ、或るいはＰ+ −型半導体層２の形成条件等により１〜１．５μｍの範囲で変化する。
【００１８】上記第１実施例においてＮ−型半導体層３と金属電極１との間をショットキバリア接合、Ｐ+ −型半導体層２と金属電極１との間をオーミック接合としたが、Ｐ+ −型半導体層２或るいはＮ−型半導体層３の不純物濃度を変えることにより、３−１間および２−１間をショトキバリア接合で、３−１間および２−１間をオーミック接合で、および３−１間をオーミック接合、２−１間をショットキバリア接合でそれぞれ形成することもできる。
【００１９】図６は種々に組み合わせられた接合を有する整流器の順方向特性を示すＶF −ＪF 特性図であり、図７はそれらの逆方向特性を示すＶR −ＪR 特性図である。
【００２０】即ち、図６および図７において、本発明の構造による順方向特性および逆方向特性は、（ｃ）、（ｄ）、（ｅ）、および（ｆ）の曲線により、それぞれ示される。曲線（ｃ）〜（ｆ）は、下記のようなＮ−型半導体層３又はＰ+ −型半導体層２と金属電極１との接合の組み合わせを示す。
曲線（ｃ）：３−１間をオーミックコンタクトおよび２−１間をオーミックコンタクト曲線（ｄ）：３−１間をオーミックコンタクトおよび２−１間をショットキバリア接合曲線（ｅ）：３−１間をショットキバリア接合および２−１間をオーミックコンタクト曲線（ｆ）：３−１間をショットキバリア接合および２−１間をショットキバリア接合なお、曲線（ａ）は上記したように、ＰＮ接合を用いた整流器の特性を、また、曲線（ｂ）はショットキバリア接合を用いた整流器の特性をそれぞれ示す。
【００２１】これらの特性から明らかなように、（ｃ）、（ｄ）、（ｅ）および（ｆ）の構造を有する整流器においては順方向特性の小さなＪF 領域では、従来型ショットキバリア整流器の特性（ｂ）とＰＮ接合型整流器の特性（ａ）との間のＶF 値となり、逆方向特性はＰＮ接合型整流器の特性（ａ）と同等の特性となることがわかる。図８および図９は基板表面に露出したＮ−型半導体層３の幅（最近接距離）Ｗと零バイアス時の空乏層の幅Ｗbiとの関係について示す。
【００２２】即ち、図８はＷ−ＪR （最近接距離−逆漏れ電流）特性図を、図９はＷ−ＶF（最近接距離−順電圧降下）特性図をそれぞれ示す。これらはＤとＷの関係において、本発明の範囲外のＤ＝０．１ＷやＤ＝０．０５Ｗの曲線についても図示している。
【００２３】なお、図８のＷ−ＪR 特性において、本発明の範囲外のＤ＝０．０５ＷやＤ＝０．１Ｗの構造のものは逆漏れ電流ＪR が著しく大きくなることがわかる。Ｗ＜３Ｗbiの範囲でＤ≧０．５Ｗではきわめて逆漏れ電流ＪR が小さくなることは明らかである。さらに、図１０R>０は本発明の整流器のＷ−ｔｒｒ（最近接距離−逆回復時間）特性図を示す。
【００２４】図１０においては本発明の構造によるＤ＝Ｗの値を示している。実線は２−１間をオーミックとした場合であり、単一接合のショットキバリア接合型整流器に比し、若干、ｔｒｒが増加するが、実用上、同等である。
【００２５】図１０において、破線は２−１間をショットキバリアとした場合であり、極めてｔｒｒの小なる特性が得られる。即ち、アノードＡ、カソードＣ間に順バイアスが印加されると、２−１間のショットキバリア接合が逆バイアスされ、Ｐ+ Ｎ接合にはほとんど順バイアス電圧がかからない。そのためＰ+ −型半導体層２からＮ−型半導体層３への正孔の注入がほとんどなく、結果として、順方向特性は図６の（ｄ）、（ｆ）の高シリーズ抵抗をもった特性となるが、図１０の破線のごとく高速スイッチング特性が得られる。
【００２６】上記したように、本発明の重要な要件であるＤ≧０．５Ｗを満足する構造であっても、既に図８、図９、図１０に提示するごとく、それらの特性はＷとＷbiの関係に影響を受けることがわかる。即ち、Ｗ≦３Ｗbi又はＷ≧Ｗbiの条件を満たすことにより、本発明の整流器として、更に、優れた特性を示すものとなる。次ぎに、本発明の第２実施例による整流器について説明する。図１１〜図１４は、本発明の第１実施例と同様に、整流器の単位セルを示し、その平面図は図３〜図４と同じである。
【００２７】この実施例においては、第１実施例におけるＤ≧０．５Ｗに加えて、接触面ｅまたはＮ−型半導体層３の表面とＰＮ接合上の点ｆを通る接線ｓとのなす角度θを６０°≦θ≦１２０°とすることである。この場合、ＰＮ接合上の点ｆは、ＰＮ接合と、零バイアス時の空乏層６の頂部を通り上記接触面ｅまたは露出したＮ−型半導体層３の表面と平行に伸びる直線ｇとの交点で与えられる。
【００２８】図１１は、Ｎ−型半導体層３と金属電極１との間の接触面ｅがＰ+ −型半導体層２と電極金属１との間の接触面より一層突出した構造を有する整流器の単位セルを示し、接触面ｅとＰＮ接合上の点ｆを通る接線ｓとのなす角度θは鋭角、例えば、６０°であり、その範囲は６０°≦θ＜９０°となる。この場合、図１および図２で示した第１実施例とは異なり、Ｐ+ −型半導体層２の互いに対向する部分は、接触面ｅの内側に存在するので、上記最近接距離Ｗは、Ｐ+ −型半導体層２の互いに対向する上記部分或るいはＰＮ接合間の距離により与えられる。また、Ｐ+ −型半導体層２の上記深さＤは接触面ｅからの深さであるから、それは突出せる接触面ｅとＰ+ −型半導体層２との間の距離となる。
【００２９】図１１、図１２、図１３および図１４は、角度θを６０°≦θ≦１２０°の範囲で変化した整流器の単位セルを示し、角度θは順次大きくなっており、図１４１４において角度θは１２０°である。この場合、Ｐ+ −型半導体層２の上記深さＤは接触面ｅからの深さであるが、上記最近接距離Ｗは、基板表面においてＮ−型半導体層３が露出する幅により実質的に与えられる。
【００３０】さらに、第２実施例における整流器は第１実施例と同様に製造される。また、それらのＶF −ＪF 順方向特性およびＶR−ＪR 逆方向特性は、第１実施例における図６および図７と同様である。図１５はθ−ＪR （角度−逆漏れ電流）特性図を示す。
【００３１】図１５から明らかなように、図７の（ｃ）、（ｄ）、（ｅ）および（ｆ）のような特性を示すためには、６０°≦θ≦１２０°の範囲になる必要がある。即ち、θが６０°より小さくなる場合、及び１２０°を超える場合は、Ｄ≧０．５Ｗの条件を満足していても逆漏れ電流ＪR は増大し、本発明の目的を達成できない。なお、図１５はＤ＝Ｗにおいて、３−１間をショットキバリア接合で形成し、２−１間をショットキバリア接合又はオーミック接合で形成した際の曲線を示している。ここで、θを変えた試料はボロン源からの熱処理拡散条件、表面からの研磨及びイオン注入の技術の一つ又は組合せた製作工程により作製した。また、図１５に示すように、最近接距離Ｗと零バイアス時の空乏層の幅Ｗbiの関係をパラメータとして示した。
【００３２】図１６はＤをパラメータとしたＶR −ＥJ （逆方向電圧−電界強度）特性図を示す。ここでＥJ は３−１間の接合（接触面ｅ）を横切る電界強度である。
【００３３】図１６から明らかなように、上記した条件であるＤ≧０．５Ｗの範囲では電界強度ＥJ は小さな値で飽和することがわかる。又、ＥJ が小さな値で飽和すると逆漏れ電流ＪR も電圧依存性をもたない小電流値となることは一般に知られる理論式から明らかである。上記条件の範囲外であるＤ＝０．０５ＷやＤ＝０．１ＷではＥJ が電圧依存性をもった大きな値となっている。逆回復時間ｔｒｒについては、第１実施例における図１０のＷ−ｔｒｒ（最近接距離−逆回復時間）特性図と同様である。
【００３４】以上述べたように、第２実施例において二つの条件６０°≦θ≦１２０°およびＤ≧０．５Ｗを満たしても、既に図１０および図１５に示したように、それらの特性はＷとＷbiの関係に影響を受けることがわかる。即ち、Ｗ≦３Ｗbi又はＷ≧Ｗbiの条件を満足することにより、本発明の半導体整流器として、更に、優れた特性を示すものとなる。
【００３５】上記した第２実施例から明らかなように、本発明者は、Ｐ+ −型半導体層２と金属電極１がオ−ミック接触で少数キャリアの注入を伴う場合においても、Ｄ≧０．５Ｗ、Ｗbi≦Ｗ≦３Ｗbiおよび６０°≦θ≦１２０°の条件を満たす構造においては、金属電極１とＮ−型半導体層３との接触がショットキ接触或いはオ−ミック接触にかかわらず、逆回復特性で著しく特異な現象が起こっていることを見出だした。
【００３６】即ち、逆転流時の初期の数ナノ秒の極く短時間の間に、Ｎ−型半導体層３に過剰に注入された少数キャリア（ホ−ル）は金属電極１の方向へＰ+ −型半導体層２を通って流れ込み、同時に、Ｎ−型半導体層３内の多数キャリア（電子）が上記過剰少数キャリア（ホ−ル）と同量だけ金属電極１内に電位方向に逆らって流れ、金属電極１内でホ−ルと電子が再結合して消滅する。外部電極には、極く短時間のこれらのキャリアの流れは観測されない。その後、残留少数キャリアはＰ+ −型半導体層２の下部のＮ−型半導体層３内で自然消滅する。したがって、極めてすぐれたｔｒｒ特性が得られる。図１７は本発明の第３実施例を示し、本発明をバイポ−ラトランジスタ、例えば、拡散型ＰＮＰトランジスタのエミッタ部に適用した構造を示している。
【００３７】即ち、このバイポ−ラトランジスタは、Ｐ+ −型半導体層１２２からなるコレクタ領域と、Ｎ−型半導体層１２３からなるベ−ス領域と、該ベ−ス領域に形成された複数個のＰ+ −型半導体層１２５からなるエミッタ領域と、コレクタ領域に設けられたコレクタ電極１２１と、絶縁膜１２４の開口部を介してベ−ス領域に設けられたベ−ス電極１２６と、露出したベ−ス領域およびエミッタ領域に形成され、ベ−ス領域とショットキバリア接合を形成するエミッタ電極１２７とを含んでいる。この場合、上記第１および第２実施例と同様に、エミッタ領域を形成するＰ+ −型半導体層１２５の深さ、表面に露出したベ−ス領域の幅、接触面ｅまたはベ−ス領域の表面とＰ+ Ｎ接合上の点ｆを通る接線ｓとのなす角度（図示せず）は、それぞれ、Ｄ、Ｗおよびθで与えられ、しかも、Ｄ≧０．５Ｗ、Ｗbi≦Ｗ≦３Ｗbiおよび／または６０°≦θ≦１２０°の条件を有している。
【００３８】通常のエミッタ構造を有するＰ+ ＮＰ+ 型トランジスタではエミッタ領域から注入された少数キャリアがベ−ス領域中に蓄積されて、スイッチング時間ｔOFFを小さくできないが、上記したエミッタ構造を有するバイポ−ラトランジスタにおいては、ベ−ス領域中に蓄積された少数キャリアのホ−ルはタ−ンオフ期間の初期にエミッタ領域からエミッタ電極１２７に抜け、同時にベ−ス領域中の多数キャリアの電子がエミッタ電極１２７側に数ナノ秒という高速で達し、エミッタ電極内で同量のホ−ルと電子の再結合が起こり、スイッチング時間ｔOFF を極めて短くできる。また、ショットキ接合からベ−ス領域へ多量の多数キャリアの流入があるため、従来構造に比較してベ−ス抵抗を強く変調し、低抵抗化する。その結果、ＶCEの飽和特性、ｈFEが著しく改善される。
【００３９】例えば、比抵抗が５Ω−ｃｍのＮ−型半導体層１２３を用い、エミッタ電極１２７をＴｉにより形成して、露出したベ−ス領域（Ｎ−型半導体層１２３）との間をショットキバリア接合とし、しかも、Ｗ＝２μｍ、Ｄ＝３μｍ、θ＝９５°とした際、次のような良好な結果が得られた。
【００４０】
更に、図１８は本発明の第４実施例を示し、本発明を静電誘導トランジスタ（ＳＩＴ）のゲ−ト部に適用した構造を示している。
【００４１】この静電誘導トランジスタは、金属電極１３１を有するＮ+ −型半導体層１３２からなるドレイン領域と、Ｎ−型半導体層１３３からなるチャンネル領域と、絶縁膜１３４を介してチャンネル領域に形成された複数個のＰ+ −型半導体層１３５および露出したチャンネル領域およびＰ+ −型半導体層１３５に形成され、テャンネル領域とショットキバリア接合を形成するゲ−ト電極１３６とからなるゲ−ト部と、該ゲ−ト部に隣接してチャンネル領域に形成され、Ｎ+ −型半導体層１３７からなるソ−ス領域と、該ソ−ス領域に設けられたソ−ス電極１３８とを備えている。この場合、上記第３実施例と同様に、ゲ−ト部を形成するＰ+ −型半導体層１３５の深さ、表面に露出したチャンネル領域の幅、接触面ｅまたはチャンネル領域の表面とＰ+ Ｎ接合上の点ｆを通る接線ｓとのなす角度（図示せず）は、それぞれ、Ｄ、Ｗおよびθで与えられ、しかも、Ｄ≧０．５Ｗ、Ｗbi≦Ｗ≦３Ｗbiおよび／または６０°≦θ≦１２０°の条件を有している。
【００４２】従来の静電誘導トランジスタでは単一のＰ+ −型半導体層からなるゲ−トを順バイアスすると、少数キャリアがＮ−型半導体層のチャンネル領域に注入されると共に蓄積されて、静電誘導トランジスタのスイッチング時間が遅れ高周波対応のデバイスとして限界がある。
【００４３】一方、上記したゲ−ト構造を有する静電誘導トランジスタにおいては、テャンネル領域中に蓄積された少数キャリアのホ−ルはタ−ンオフ期間の初期にＰ+ −型半導体層１３５からゲ−ト電極１３６に抜け、同時にチャンネル領域中の多数キャリアの電子がショットキバリア接合を有するゲ−ト電極１３６側に数ナノ秒という高速で達し、ゲ−ト部を形成する金属電極内で同量のホ−ルと電子の再結合が起こる。
【００４４】その結果、従来の静電誘導トランジスタにおいては、チャンネル領域内に蓄積された少数キャリアの消滅がキャリアライフタイムにしたがって自然消滅していたのに対し、本発明においてチャンネル領域と接するゲ−ト電極はショットキバリア接合を有するので、キャリア濃度に大きな濃度勾配と内部電界勾配を形成する。したがって、チャンネル領域に蓄積された少数キャリアはこのような濃度勾配と内部電界勾配により超高速で消滅する。その後、残留した少量の少数キャリアはライフタイムに応じて自然消滅する。それ故、本発明によれば、スイッチング時間が著しく改善され、良好な高周波特性を有する静電誘導トランジスタが得られる。
【００４５】例えば、比抵抗が１００Ω−ｃｍのＮ−型半導体層１３３を用い、ゲ−ト電極１３６をＡｌにより形成して、露出したチャンネル領域（Ｎ−型半導体層１３３）との間をショットキバリア接合とし、しかも、Ｗ＝５μｍ、Ｄ＝５μｍ、θ＝９５°とした際、良好な結果が得られた。
【００４６】
【発明の効果】以上、説明したごとく、本発明の半導体装置は特に、高耐圧、かつ高速の特性を得ることができ、パワー用をはじめ、各種の産業機器に利用される整流素子、トランジスタ、スイッチ素子等の半導体装置として広く適用でき、その効果極めて大なるものである。
【図面の簡単な説明】
【図１】本発明の第１実施例による整流器（Ｗ＜２Ｗbi）の単位セルを示す断面図である。
【図２】本発明の第１実施例による整流器（Ｗ＞２Ｗbi）の単位セルを示す断面図である。
【図３】図１または図２の単位セルを多数個配列した整流器の平面図である。
【図４】図１または図２の単位セルを多数個配列した整流器の平面図である。
【図５】図４の線Ｘ−Ｘに沿う断面図である。
【図６】整流器のＶF −ＪF （順電圧降下−順電流）特性図である。
【図７】整流器のＶR −ＪR （逆方向電圧−逆漏れ電流）特性図である。
【図８】整流器のＷ−ＪR （最近接距離−逆漏れ電流）特性図である。
【図９】整流器のＷ−ＶF （最近接距離−順電圧降下）特性図である。
【図１０】整流器のＷ−ｔｒｒ（最近接距離−逆回復時間）特性図である。
【図１１】本発明の第２実施例による整流器の単位セルを示す断面図である。
【図１２】本発明の第２実施例による他の整流器の単位セルを示す断面図である。
【図１３】本発明の第２実施例による別の整流器の単位セルを示す断面図である。
【図１４】本発明の第２実施例によるさらに別の整流器の単位セルを示す断面図である。
【図１５】整流器のθ−ＪR （角度−逆漏れ電流）特性図である。
【図１６】整流器のＶR −ＥJ （逆方向電圧−電界強度）特性図である。
【図１７】本発明の第３実施例によるバイポ−ラトランジスタを示す断面図である。
【図１８】本発明の第４実施例による静電誘導トランジスタを示す断面図である。
【図１９】従来の整流器を示す断面図である。
【符号の説明】
１…金属電極
２…Ｐ+ 導電型半導体層
３…Ｎ導電型半導体層
４…Ｎ+ 導電型半導体層
５…オーミック金属電極
Ａ…アノード
Ｃ…カソード
Ｗ…相互間の最近接距離
Ｗbi…零バイアス時の空乏層６の幅
ＶF …順電圧
ＪF …順電流
ＶR …逆方向電圧
ＪR …逆漏れ電流
ｔｒｒ…逆回復時間
θ…角度
ｅ…接触面
ｆ…ＰＮ接合上の接点
ｓ…ＰＮ接合上の接線
Ｄ…接触面ｅからの深さ
Ｂ…ベース
Ｅ…エミッタ
Ｇ…ゲート
Ｓ…ソース
ＤＲ…ドレーン
【特許請求の範囲】
【請求項１】 一導電型半導体層を有する半導体基板と、該一導電型半導体層とＰＮ接合を形成すると共に、前記一導電型半導体層の表面に該一導電型半導体層の複数個の露出した領域を画成するように設けられた逆導電型半導体層と、前記一導電型半導体層の複数個の露出した領域と前記逆導電型半導体層とに亘って設けられた金属電極とを備え、前記一導電型半導体層の複数個の露出した領域の中の一つの領域と前記金属電極とにより形成される接触面と前記逆導電型半導体層の底部との間の深さＤと、前記接触面下にあって前記逆導電型半導体層の互いに対向する領域間の最近接距離Ｗとの関係をＤ≧０．５Ｗにすることを特徴とする半導体装置。
【請求項２】 前記一導電型半導体層の比抵抗できまる零バイアス時の空乏層の幅をＷbiとしたとき、前記最近接距離ＷはＷbi≦Ｗ≦３Ｗbiであることを特徴とする請求項１記載の半導体装置。
【請求項３】 前記電極金属と前記一導電型半導体層との前記接触面、及び前記電極金属と前記逆導電型半導体層との前記接触面をオーミック接触、又はショットキバリア接触のいずれかに形成することを特徴とする請求項１又は請求項２記載の半導体装置。
【請求項４】 前記接触面又は前記−導電型半導体層の表面と、前記空乏層の頂部を通り上記接触面又は前記露出した前記−導電型半導体層の表面と平行に伸びる直線と前記ＰＮ接合との交点を通る接線とのなす角度をθとしたとき、該θは６０°≦θ≦１２０°で与えられることを特徴とする請求項１、請求項２又は請求項３記載の半導体装置。
【請求項５】 前記半導体基板が高不純物濃度を有する−導電型半導体からなり、前記−導電型半導体層が低不純物濃度を有することを特徴とする請求項１、請求項２、請求項３又は請求項４記載の半導体整流器。
【請求項６】 前記半導体基板が高不純物濃度を有する逆導電型半導体からなるコレクタ、前記−導電型半導体層が低不純物濃度を有するベース、前記接触面を含む前記金属電極がエミッタとなることを特徴とする請求項１、請求項２、請求項３又は請求項４記載のバイポーラトランジスタ。
【請求項７】 前記半導体基板が高不純物濃度を有する−導電型半導体からなるドレイン、前記−導電型半導体層が低不純物濃度を有するチャンネル、前記接触面を含む前記金属電極がゲートとなり、前記−導電型半導体層に設けられ，高不純物濃度を有する−導電型半導体からなるソースを有することを特徴とする請求項１、請求項２、請求項３又は請求項４記載の静電誘導トランジスタ。
【請求項１】 一導電型半導体層を有する半導体基板と、該一導電型半導体層とＰＮ接合を形成すると共に、前記一導電型半導体層の表面に該一導電型半導体層の複数個の露出した領域を画成するように設けられた逆導電型半導体層と、前記一導電型半導体層の複数個の露出した領域と前記逆導電型半導体層とに亘って設けられた金属電極とを備え、前記一導電型半導体層の複数個の露出した領域の中の一つの領域と前記金属電極とにより形成される接触面と前記逆導電型半導体層の底部との間の深さＤと、前記接触面下にあって前記逆導電型半導体層の互いに対向する領域間の最近接距離Ｗとの関係をＤ≧０．５Ｗにすることを特徴とする半導体装置。
【請求項２】 前記一導電型半導体層の比抵抗できまる零バイアス時の空乏層の幅をＷbiとしたとき、前記最近接距離ＷはＷbi≦Ｗ≦３Ｗbiであることを特徴とする請求項１記載の半導体装置。
【請求項３】 前記電極金属と前記一導電型半導体層との前記接触面、及び前記電極金属と前記逆導電型半導体層との前記接触面をオーミック接触、又はショットキバリア接触のいずれかに形成することを特徴とする請求項１又は請求項２記載の半導体装置。
【請求項４】 前記接触面又は前記−導電型半導体層の表面と、前記空乏層の頂部を通り上記接触面又は前記露出した前記−導電型半導体層の表面と平行に伸びる直線と前記ＰＮ接合との交点を通る接線とのなす角度をθとしたとき、該θは６０°≦θ≦１２０°で与えられることを特徴とする請求項１、請求項２又は請求項３記載の半導体装置。
【請求項５】 前記半導体基板が高不純物濃度を有する−導電型半導体からなり、前記−導電型半導体層が低不純物濃度を有することを特徴とする請求項１、請求項２、請求項３又は請求項４記載の半導体整流器。
【請求項６】 前記半導体基板が高不純物濃度を有する逆導電型半導体からなるコレクタ、前記−導電型半導体層が低不純物濃度を有するベース、前記接触面を含む前記金属電極がエミッタとなることを特徴とする請求項１、請求項２、請求項３又は請求項４記載のバイポーラトランジスタ。
【請求項７】 前記半導体基板が高不純物濃度を有する−導電型半導体からなるドレイン、前記−導電型半導体層が低不純物濃度を有するチャンネル、前記接触面を含む前記金属電極がゲートとなり、前記−導電型半導体層に設けられ，高不純物濃度を有する−導電型半導体からなるソースを有することを特徴とする請求項１、請求項２、請求項３又は請求項４記載の静電誘導トランジスタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１１】
【図１２】
【図１３】
【図１９】
【図９】
【図１０】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１１】
【図１２】
【図１３】
【図１９】
【図９】
【図１０】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開平５−１３６０１５
【公開日】平成５年（１９９３）６月１日
【国際特許分類】
【出願番号】特願平４−５８３９４
【出願日】平成４年（１９９２）３月１６日
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【公開日】平成５年（１９９３）６月１日
【国際特許分類】
【出願日】平成４年（１９９２）３月１６日
【出願人】（０００００２０３７）新電元工業株式会社 (776)
[ Back to top ]