半導体電力変換装置
【課題】運転周波数にかかわらず高調波の少ない電圧を出力でき損失を低減した小型の半導体電力変換装置を提供する。
【解決手段】n(nは自然数)個の互いに絶縁された3レベルの電圧を出力する逆変換装置INVU1〜INVUnと、逆変換装置INVU1〜INVUnの入力直流電圧VDCの2分の1あるいは3分の1の電圧VDCSを入力直流電圧として逆変換装置INVU1〜INVUnと絶縁された3レベルの電圧を出力する逆変換装置INVUSとを有する。そして、逆変換装置INVU1〜INVUnと逆変換装置INVuとを直列従属接続し、最大VDC×n+VDCSを出力する。
【解決手段】n(nは自然数)個の互いに絶縁された3レベルの電圧を出力する逆変換装置INVU1〜INVUnと、逆変換装置INVU1〜INVUnの入力直流電圧VDCの2分の1あるいは3分の1の電圧VDCSを入力直流電圧として逆変換装置INVU1〜INVUnと絶縁された3レベルの電圧を出力する逆変換装置INVUSとを有する。そして、逆変換装置INVU1〜INVUnと逆変換装置INVuとを直列従属接続し、最大VDC×n+VDCSを出力する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、直流電力を交流電力に変換する逆変換装置を複数直列接続した半導体電力変換装置に関する。
【背景技術】
【0002】
大電力を出力する半導体電力変換装置は高電圧を変換する必要があるため、耐電圧を確保する必要がある。従来においては、耐電圧を確保するために、変換器とトランスとを直列多重化する方法が用いられてきた。変換器とトランスとを直列接続して多重化することにより、正弦波に近い階段状の電圧波形を生成することができ、高調波を低減する効果も得られる。
【0003】
従来の三相多重インバータ装置は、三相ハーフブリッジ回路を直列接続した構成が一般的である(例えば非特許文献1)。もしくは単相フルブリッジインバータを直列接続した回路を3つ用意し、三相負荷の入力にそれぞれ接続して三相としたものもある(例えば非特許文献2)。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】「パワーエレクトロニクス回路」第1版、オーム社、2000年11月30日、p.153、pp.161〜171
【非特許文献2】「パワーエレクトロニクス入門」第4版、オーム社、2006年9月10日、p.183
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかし、従来の直列多重回路を交流負荷の駆動に用いる場合、出力電圧が完全な正弦波ではないため高調波が発生する。出力電圧をPWM(Pulse Width Modulation)波形にしてスイッチング周波数を上げれば高調波を低減できるが、高耐圧のスイッチング素子はスイッチング損失が大きく、スイッチング周波数には上限がある。このため、出力段に大きなフィルタを設置する必要があり、装置が大型化する。
【0006】
本発明の実施形態は、運転周波数にかかわらず高調波の少ない電圧を出力でき損失を低減した小型の半導体電力変換装置を提供する。
【課題を解決するための手段】
【0007】
本発明の実施形態によれば、n(nは自然数)個の互いに絶縁された3レベルの電圧を出力する逆変換装置INVU1〜INVUnと、逆変換装置INVU1〜INVUnの入力直流電圧VDCの2分の1あるいは3分の1の電圧VDCSを入力直流電圧として前記逆変換装置INVU1〜INVUnと絶縁された3レベルの電圧を出力する逆変換装置INVUSとを有する。そして、逆変換装置INVU1〜INVUnと逆変換装置INVuとを直列従属接続し、最大VDC×n+VDCSを出力する。
【図面の簡単な説明】
【0008】
【図1】本発明の実施形態に係る半導体電力変換装置を三相交流負荷を駆動するインバータとして適用した構成図。
【図2】本発明の実施形態に係る単相の半導体電力変換装置を構成する各々のインバータINVの一例を示す回路構成図。
【図3】本発明の実施例1におけるU相の半導体電力変換装置のU相電圧指令値VUD*の各段階に対するインバータINVU1、INVU2、INVUSの出力電圧波形図。
【図4】本発明の実施例1におけるU相の半導体電力変換装置のインバータINVUSのスイッチング素子のタイミングチャート。
【図5】本発明の実施例1におけるU相の半導体電力変換装置のU相電圧指令値VUD*の各段階に対するインバータINVU1、INVU2、INVUSの出力電圧とINVUSの充放電電荷量との波形図。
【図6】本発明の実施形態に係る実施例2の単相の半導体電力変換装置を構成する各々のインバータINVの一例を示す回路構成図。
【図7】本発明の実施形態に係る実施例2で出力電圧が−VDC/2または+VDC/2のときに中性点電位変動を抑制するインバータINVのスイッチングパターンの選択方法を示すフローチャート。
【図8】本発明の実施例2におけるU相の半導体電力変換装置のU相電圧指令値VUD*の各段階に対するインバータINVU1、INVU2、INVUSの出力電圧波形図。
【図9】本発明の実施例2における三角波carUA1が最大値1で最小値0.5の場合のスイッチング素子のタイミングチャート。
【図10】本発明の実施例2における三角波carUA2が最大値0.5で最小値0の場合のスイッチング素子のタイミングチャート。
【図11】本発明の実施例2における三角波carUB1が最大値0.0で最小値−0.5の場合のスイッチング素子のタイミングチャート。
【図12】本発明の実施例2における三角波carUB2が最大値−0.5で最小値−1.0のスイッチング素子のタイミングチャート。
【発明を実施するための形態】
【0009】
(実施例1)
図1は本発明の実施形態に係る半導体電力変換装置を三相交流負荷を駆動するインバータとして適用した構成図である。三相交流U、V、Wに対応して、単相の半導体電力変換装置11U、11V、11Wがそれぞれ設けられている。
【0010】
U相の半導体電力変換装置11Uは、1個の低電圧のインバータINVUSとn個の高電圧のインバータINVU1〜INVUNとからなり、インバータINVUSは直流電圧VDCUSを入力とし、INVU1〜INVUNは直流電圧VDCU1〜VDCUNを入力とする。直流電圧VDCU1〜VDCUNは全て同じ電圧とし、直流電圧VDCUSは直流電圧VDCU1〜VDCUNの1/2または1/3とする。インバータINVU1〜INVUNとINVUSとは出力を従属接続する。
【0011】
図1ではインバータINVU1を最下段とし、インバータINVUSを最上段として従属接続している場合を示しているが、接続の順番はこれに限るものではなく、構成のし易さに応じて自由に変えてよい。この構成により、直流電圧VDCUS、VDCU1〜VDCUNが、それぞれ交流電圧VACUS、VACU1〜VACUnに変換され、U相の半導体電力変換装置11Uは、それぞれの電圧を加算した交流電圧VACUを出力する。
【0012】
また、直流電圧VDCUS、VDCU1〜VDCUNにおいて、有効電力を供給する場合は直流電圧VDCU1〜VDCUNの少なくとも1つは有効電力を供給できる直流電圧源であり、他の直流電圧源はコンデンサとしてもよい。系統連系する際の電圧調整装置として使用する場合は無効電力の供給のみでよく、全ての直流電圧源をコンデンサで構成することができる。このとき、直流電圧VDCUSは直流電圧VDCU1〜VDCUNの1/2または1/3より僅かながら大きい値とする。
【0013】
V相の半導体電力変換装置11V、W相の半導体電力変換装置11Wもそれぞれ高電圧のインバータINVV1〜INVVNと低電圧のインバータINVVS、高電圧のインバータINVW1〜INVWNと低電圧のインバータINVWSでU相と同じように従属接続で構成する。この構成により、V相では、直流電圧VDCVS、VDCV1〜VDCVNが、それぞれ交流電圧VACVS、VACV1〜VACVnに変換され、V相の半導体電力変換装置11Vは、それぞれの電圧を加算した交流電圧VACVを出力し、W相では、直流電圧VDCWS、VDCW1〜VDCWNが、それぞれ交流電圧VACWS、VACW1〜VACWnに変換され、V相の半導体電力変換装置11Wは、それぞれの電圧を加算した交流電圧VACWを出力する。これにより、三相交流負荷のLU、LV、LWをそれぞれ駆動する。
【0014】
図2は、本発明の実施形態に係る単相の半導体電力変換装置11U、11V、11Wを構成する各々のインバータINVの一例を示す回路構成図である。各々のインバータINVは、4つのスイッチング素子SA1、SA2、SB1、SB2と全スイッチング素子にそれぞれ逆並列される還流ダイオードDA1、DA2、DB1、DB2とから成り、スイッチング素子SA1とスイッチング素子SA2とを従属接続したレグと、スイッチング素子SB1とスイッチング素子SB2を従属接続したレグとの2つのレグで構成されるフルブリッジインバータである。
【0015】
スイッチング素子SA1、SA2で構成したレグは上段のインバータに接続され、スイッチング素子SB1、SB2で構成したレグは下段のインバータに接続される。図1のすべてのインバータINVは、図2に示す構成である。
【0016】
高電圧のインバータINVU1〜INVUN、INVV1〜INVVN、INVW1〜INVWNを構成する4つのスイッチング素子はシリコンを用いた半導体デバイスとし、直流電圧や負荷電流に応じてIGBTやMOS−FETなどを用いる。4つの還流ダイオードもシリコンを用いた半導体デバイスとする。
【0017】
低電圧のインバータINVUS、INVVS、INVWSを構成する4つのスイッチング素子はシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとし、直流電圧や負荷電流に応じてIGBTやMOS−FETなどを用いる。4つの還流ダイオードもシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとする。
【0018】
次に、このように構成された実施例1の作用を説明する。以下、コンバータ段数n=2の場合のU相インバータINVU1、INVU2、INVUSを例として動作を説明する。このときの直流電圧は、インバータINVU1の直流電圧VDCU1とインバータINVU2の直流電圧VDCU2とは等しい直流電圧VDCとし、インバータINVUSの直流電圧VDCUSはVDCの1/2とする。
【0019】
インバータINVU1、INVU2は、図2に示すようにフルブリッジ構成であるため、3レベルの電圧を出力する。つまり、VDC、0、+VDCの電圧を出力する。いま、インバータINVU1を例として、インバータINVU1を構成するスイッチング素子SU1A1、SU1A2、SU1B1、SU1B2の駆動方法を述べる。図2のスイッチング素子SA1、SA2、SB1、SB2がスイッチング素子SU1A1、SU1A2、SU1B1、SU1B2にそれぞれ対応している。
【0020】
インバータINVU1は、スイッチング素子SU1A1、SU1A2、SU1B1、SU1B2のオン/オフによって3レベルの−VDC、0、+VDCの電圧を出力する。表1にインバータINVU1のスイッチングパターンの一例を示す。
【表1】
【0021】
表1は出力電圧を0→+VDC→0→−VDC→0と遷移させるときのスイッチング素子のON/OFF状態を示している。例えば、スイッチング素子SU1A1とスイッチング素子SU1B2とがONで、スイッチング素子SU1A2とスイッチング素子SU1B1とがOFFであれば、+VDCの電圧を出力する。また、スイッチング素子SU1A1がONのときスイッチング素子SU1A2はOFF、スイッチング素子SU1_B1がONのときスイッチング素子SU1_B2はOFFのように、必ず相補的に動作する。また、出力電圧を変化させるときに4つのスイッチング素子が同時にスイッチングすることはなく、必ずどちらかの上下アームのペアのみがスイッチングする。以上のインバータユニットの動作はインバータユニットINVUS、INVU2にも共通する。
【0022】
次に、インバータINVUSも含めてU相の半導体電力変換装置全体の動作を説明する。まず、U相電圧指令値VU*の最大値を2×インバータ段数2+1=5とし、アナログ値であるU相電圧指令値VU*を5段階のデジタル値VUD*に変換する。図3は、U相の半導体電力変換装置のU相電圧指令値VUD*の各段階に対するインバータINVU1、INVU2、INVUSの出力電圧波形図であり、表2は実施例1におけるインバータINVU1、INVU2、INVUSの出力電圧タイミングを示す表である。
【表2】
【0023】
インバータINVU1、INVU2は1周期に1パルス出力し、U相電圧指令値VUD*とインバータINVU1、INVU2の出力電圧VACU1、VACU2との差をインバータINVUSの電圧指令値VUS*として出力する。これによって、インバータINVU1、INVU2の合計出力電圧(VACU、+VACU2)は階段状の波形となる。また、インバータINVUSはPWM波形を出力することによって、インバータINVUSの出力電圧VACUSが電圧指令値VUS*になるように制御するので、U相の半導体電力変換装置は、U相電圧指令値VU*に対しさらに精度良く一致する電圧を出力できる。
【0024】
次に、インバータINVUSのPWM制御法を説明する。インバータINVUSを構成するスイッチング素子は、図2と同様にスイッチング素子SUSA1、SUSA2、SUSB1、SUSB2である。
【0025】
図4は、本発明の実施例1におけるU相の半導体電力変換装置のインバータINVUSのスイッチング素子のタイミングチャートである。図4において、各スイッチング素子の動作状態は、信号波形がHighのときはON状態、LowのときはOFF状態を表している。インバータINVUSの電圧指令値VUS*はU相電圧指令値VU*とインバータINVU1、INVU2の出力電圧との差であり、連続した値として計算される。インバータINVUSの電圧指令値VUS*は、図3に示すような波形となるが、図4では、説明を簡単にするため直線で示している。
【0026】
あるキャリア周波数で生成される三角波carUAと電圧指令値VUS*とが比較され、インバータINVUSの電圧指令値VUS*が三角波carUAより大きいときはスイッチング素子SUSA1がONし、スイッチング素子SUSA2がOFFする。電圧指令値VUS*が三角波carUAより小さいときはスイッチング素子SUSA1がOFFし、スイッチング素子SUSA2がONする。
【0027】
また、三角波carUAと位相を180°ずらした三角波carUBと電圧指令値VUS*とを比較し、電圧指令値VUS*が三角波carUBより大きいときはスイッチング素子SU1B1がONしスイッチング素子SU1B2がOFFする。電圧指令値VUS*が三角波carUBより小さいときはスイッチング素子SU1B1がOFFしスイッチング素子SU1B2がオンする。三角波carの位相をレグごとに180°ずらすことによって、インバータINVUSの出力電圧波形は、図4のVACUSようになり、キャリア周波数の2倍の電圧波形を出力できる。
【0028】
インバータINVUSをPWM制御して電圧出力した結果、インバータINVU1、INVU2、INVUSの出力を合計した出力電圧波形は正弦波に近くなる。インバータ段数が2段の場合、インバータINVU1、INVU2のみの正のレベル数2に対し、各レベル間の電圧と最大電圧とをINVUSが出力するので、2×2+1=5レベルが正の電圧レベル数となり、負の電圧と0電圧を加えて、5×2+1=11レベルの電圧が出力できる。つまり、インバータn段の場合は{(n×2+1)×2+1}=4n+3の電圧レベル数になる。
【0029】
直流電圧VDCUS、VDCU1〜VDCUNの一部または全ての直流電圧源がコンデンサで構成される場合、コンデンサの電圧をバランスさせる必要がある。 以下、直流電圧VDCU1、VDCU2の直流電圧源を有効電力供給する電圧源とし、直流電圧VDCUSの直流電圧源をコンデンサとしたとき、コンデンサの電圧をバランスさせる方法について説明する。
【0030】
まず、図3の方法で電圧出力した場合について述べる。出力電圧と出力電流の向きによってコンデンサ電荷の充電、放電が決まる。出力電圧と出力電流を乗算した結果の極性が正であるときは、コンデンサ電荷が放電され、コンデンサ電圧が低下する。出力電圧と出力電流を乗算した結果の極性が負であるときは、コンデンサ電荷が充電され、コンデンサ電圧が上昇する。
【0031】
負荷の力率が1であるとき、電流と電圧の位相は一致しているので、充放電電荷は図5のQUSの波形で表わされる。波形QUSにおいて、ゼロより大きい正の面積が放電電荷量であり、ゼロより小さい負の面積が充電電荷量である。電圧をバランスさせるためには、充電電荷量と放電電荷量を一致させる必要があるが、図3の方法で電圧出力した場合、放電電荷量が充電電荷量を上回り、直流電圧VDCUSが低下する。
【0032】
このとき、インバータINVU1が電圧をゼロにする時間t3を遅らせ、インバータINVU2が電圧を出力する時間t2を早めれば、直流電圧VDCUSのコンデンサへの充電電荷量が増加し、放電電荷量と充電電荷量を一致させることができる。
【0033】
なお、インバータINVU1、INVU2の電圧出力のタイミングを変えるため、電圧指令値VU*とンバータINVU1、INVU2の合計出力電圧(VACU、+VACU2)の差が直流電圧VDCU1、VDCU2の1/2より大きくなる期間がある。このため、直流電圧VDCUSの直流電圧は直流電圧VDCU1、VDCU2の1/2より僅かながら大きい値とする必要がある。
【0034】
以上の動作により、直流電圧VDCUSを一定に保つことができる。
【0035】
以上、U相のインバータINVUSを例として動作方法を述べたが、V相、W相のインバータINVVS、INVWSもそれぞれの電圧指令値VV*、VW*に従ってU相インバータと同様に電圧を出力することになる。
【0036】
このように、単相の半導体電力変換装置11の各インバータINVUS、INVU1、INVU2の動作により、出力電圧のレベル数が増大し高調波の小さい階段波形が得られる。同じ大きさの直流電圧を有するフルブリッジインバータが3段の場合には、出力電圧のレベル数はインバータ段数3×2+1=7レベルであるのに対し、本発明の実施例1のインバータINVU1、INVU2、INVUSの3段構成では11レベル出力でき高調波を低減できる。
【0037】
さらに、電圧の高いインバータINVU1〜INVUNは出力電圧が1周期のうちに1パルス電圧を出力するため、スイッチング回数が最小限で済み、スイッチングに伴う損失を抑制できる。直流電圧がインバータVDCU1〜VDCUNに対し1/2と低いインバータINVUSは、素子耐圧の低いスイッチング素子で構成できる。PWM制御などで高周波のスイッチングを行ったとしても、インバータ全体から見た損失は小さい。このように、複数の高電圧インバータVDCU1〜VDCUNと1つの低電圧インバータINVUSとを組み合わせることによって、高調波が小さくかつ損失の小さい半導体電力変換装置が得られる。
【0038】
加えて、インバータINVUSのスイッチング素子をスイッチング損失の小さいシリコンカーバイドやガリウムナイトライドを用いた半導体デバイスで構成することによって、電力損失のさらなる低減が可能である。つまり、スイッチング周波数を増大してさらに高調波を低減することもできる。シリコンカーバイドやガリウムナイトライド素子は高価であるが、使用する数はインバータINVUSのみに限定されるため全体の半導体素子数に比べて少なく、全体コストの上昇を抑えられる。
【0039】
また、これらの単相の半導体電力変換装置をそれぞれ三相UVWに適用し、半導体電力変換装置U、V、Wで三相交流電力の一相分をそれぞれ出力するように構成できる。これにより、三相の半導体電力変換装置が得られる。
【0040】
(実施例2)
次に、本発明の実施形態に係る半導体電力変換装置の実施例2について説明する。図6は、本発明の実施形態に係る実施例2の単相の半導体電力変換装置を構成する各々のインバータINVの一例を示す回路構成図である。この実施例2は、図2に示した実施例1に対し、スイッチング素子SA1、SA2、SB1、SB2に加え、スイッチング素子SA3、SA4、SB3、SB4を追加して設け、コンデンサCP、CN及びクランプダイオードDA5、DA6、DB5、DB6を追加して設けたものである。実施例1と同一要素には同一の符号を付し、重複する説明は省略する。
【0041】
図5において、インバータINSは、2つのコンデンサCP、CN、8つのスイッチング素子SA1、SA2、SA3、SA4、SB1、SB2、SB3、SB4、これらスイッチング素子SA1、SA2、SA3、SA4、SB1、SB2、SB3、SB4にそれぞれ逆並列される8つの還流ダイオードDA1、DA2、DA3、DA4、DB1、DB2、DB3、DB4と、さらにコンデンサCP、CNで作られる中性点に接続する4つのクランプダイオードDA5、DA6、DB5、DB6で構成される。スイッチング素子SA1、SA2、SA3、SA4およびスイッチング素子SB1、SB2、SB3、SB4をそれぞれ従属接続する。これにより、2つのレグを構成するNPCフルブリッジインバータとしている。図1のすべてのインバータINSは、図6に示したインバータ構成である。
【0042】
図1において、三相交流負荷のLU、LV、LWをそれぞれ駆動するインバータの構成を述べる。インバータINVUSは直流電圧VDCUSを入力とし、INVU1〜INVUNは直流電圧VDCU1〜VDCUNを入力とする。直流電圧VDCU1〜VDCUNは全て同じ電圧とし、直流電圧VDCUSは直流電圧VDCU1〜VDCUNの1/4とし、インバータINVU1〜INVUNとINVUSは出力を従属接続する。V相、W相もそれぞれインバータINVV1〜INVVNとINVVS、INVW1〜INVWNとINVWSとでU相と同じように従属接続で構成する。この構成により、直流電圧VDCUS、VDCU1〜VDCUNが電圧VACUS、VACU1〜VACUnに変換され、それぞれの電圧を加算した交流電圧VACUを出力する。
【0043】
次に、実施例2の半導体電力変換装置の動作を説明する。以下、コンバータ段数n=2の場合のU相インバータINVU1、INVU2、INVUSを例として動作方法を述べる。このときの直流電圧は、インバータINVUSの直流電圧VDCUSがインバータINVU1、INVU2の直流電圧VDCU1〜VDCUNの1/4である。
【0044】
インバータINVU1、INVU2はフルブリッジ構成であるため、直流電圧をVDCとすると、5レベルの電圧を出力する。すなわち、−VDC、−VDC/2、0、+VDC/2、+VDCの電圧を出力する。
【0045】
次に、インバータINVU1を例として、構成されるスイッチング素子SU1A1、SU1A2、SU1A3、SU1A4、SU1B1、SU1B2、SU1B3、SU1B4の駆動方法を述べる。なお、図5のスイッチング素子SA1がSU1A1に、スイッチング素子SA2がSU1A2に、スイッチング素子SA3がSU1A3に、スイッチング素子SA4がSU1A4に、スイッチング素子SB1がSU1B1に、スイッチング素子SB2がSU1B2に、スイッチング素子SB3がSU1B3に、スイッチング素子SB4がSU1B4にそれぞれ対応している。
【0046】
インバータINVU1はスイッチング素子SU1A1、SU1A2、SU1A3、SU1A4、SU1B1、SU1B2、SU1B3、SU1B4のオン/オフによって、5レベルの電圧を出力する。すなわち、−VDC、−VDC/2、0、+VDC/2、+VDCの電圧を出力する。表3は実施例2におけるインバータINVU1、INVU2、INVUSの出力電圧タイミングを示す表である。
【表3】
【0047】
表3では、出力電圧ごとに決定されるスイッチング素子のON/OFF状態を示しており、スイッチング素子のON/OFF状態は9通りのスイッチングパターンから成る。また、スイッチング素子SU1A1がONのときはスイッチング素子SU1A3はOFF、スイッチング素子SU1A4がONのときはスイッチング素子SU1A2はOFF、スイッチング素子SU1B1がONのときはスイッチング素子SU1B3はOFF、スイッチング素子SU1B4がONのときはスイッチング素子SU1B2はOFFのように必ず相補的に動作する。そして、0電圧の出力パターンは3通り、+VDCおよび−VDCの出力パターンは2通りずつあり冗長性がある。
【0048】
この冗長性を利用し、NPCインバータの中性点電位変動を抑制するようにスイッチングパターンを決定する。中性点電位が変動するのは、2つのレグの片方のみが中性点に接続されているときであり、出力電圧が−VDC/2、+VDC/2のときである。中性点電位が変動する方向は接続されているレグと出力電流Ioutの方向で決定される。
【0049】
出力電圧が−VDC、+VDCのときは中性点に電流が流入せず、スイッチングパターンは一意に決定される。
【0050】
出力電圧が0のときはスイッチングパターン(1)〜(3)の3通りスイッチングパターンがあるが、1組のスイッチング素子のON/OFFで電圧が移行できるように、スイッチングパターン(1)を常に選択する。例えば出力電圧を0から+VDC/2へ変化させたいとき、スイッチングパターン(1)からスイッチングパターン(4)へはスイッチング素子SU1A1とスイッチング素子SU1A3との1組のみのスイッチングで移行できるが、スイッチングパターン(3)からスイッチングパターン(4)へはスイッチング素子SU1A1とスイッチング素子SU1A3、スイッチング素子SU1A2とスイッチング素子SU1A4、スイッチング素子SU1B2とスイッチング素子SU1B4の3組のスイッチングが必要となる。このように、スイッチングパターン(1)からスイッチングパターン(4)、(5)、(7)、(8)へは1組のスイッチング素子のON/OFFで移行でき、スイッチングの回数を最低限にできる。
【0051】
図7は、本発明の実施形態に係る実施例2で出力電圧が−VDC/2または+VDC/2のときに中性点電位変動を抑制するインバータINVのスイッチングパターンの選択方法を示すフローチャートである。
【0052】
ここで、コンデンサCPの電位をVP、コンデンサCNの電位をVNとし、出力電流Ioutがインバータから負荷に向かう方向を正方向とする。例えば、電位VPが電位VNより大きく、電流方向が正のときを考える。このとき、コンデンサCNに充電する方向に電流を流せば電位VNが上昇し、中性点電位変動が抑制される。
【0053】
コンデンサCPの電位VPがコンデンサCNの電位VNより大きいか否かを判定し(S1)、コンデンサCPの電位VPがコンデンサCNの電位VNより大きいときは、出力電流Ioutがインバータから負荷に向かう方向か否かを判定し(S2)、出力電流Ioutがインバータから負荷に向かう方向であるとき、電圧−VDC/2を出力したいときはスイッチングパターン(7)を選択し、電圧+VDC/2を出力したいときはスイッチングパターン(4)を選択する(S3)。これにより、電位VNが上昇する方向に電流が流れ、中性点電位変動が抑制される。
【0054】
ステップS2の判定で、出力電流Ioutがインバータから負荷に向かう方向でないとき、電圧−VDC/2を出力したいときはスイッチングパターン(8)を選択し、電圧+VDC/2を出力したいときはスイッチングパターン(5)を選択する(S4)。これにより、電位VNが上昇する方向に電流が流れ、中性点電位変動が抑制される。
【0055】
ステップS1の判定で、コンデンサCPの電位VPがコンデンサCNの電位VNより大きくないときは、出力電流Ioutがインバータから負荷に向かう方向か否かを判定し(S5)、出力電流Ioutがインバータから負荷に向かう方向であるとき、電圧−VDC/2を出力したいときはスイッチングパターン(8)を選択し、電圧+VDC/2を出力したいときはスイッチングパターン(5)を選択する(S6)。これにより、電位VNが下降する方向に電流が流れ、中性点電位変動が抑制される。
【0056】
ステップS5の判定で、出力電流Ioutがインバータから負荷に向かう方向でないとき、電圧−VDC/2を出力したいときはスイッチングパターン(7)を選択し、電圧+VDC/2を出力したいときはスイッチングパターン(4)を選択する(S7)。これにより、電位VNが下降する方向に電流が流れ、中性点電位変動が抑制される。
【0057】
このように、電位VP、電位VNの大小と出力電流Ioutの方向に従ってスイッチングパターンを決定する。以上のインバータユニットの動作はインバータINVU1、INVU2に共通する。
【0058】
次に、インバータユニットINVSも含めてU相インバータ全体の動作を説明する。まず、U相電圧指令値VU*の最大値を8×インバータ段数2+2=18とし、アナログ値であるU相電圧指令値VU*を18段階のデジタル値VUD*に変換する。
【0059】
図8は、U相の半導体電力変換装置のU相電圧指令値VUD*の各段階に対するインバータINVU1、INVU2、INVUSの出力電圧波形であり、表4は、実施例2におけるインバータINVU1、INVU2、INVUSの出力電圧タイミングを示す表である。
【表4】
【0060】
インバータINVU1、INVU2は1周期に1パルス出力し、U相電圧指令値VUD*とインバータINVU1、INVU2の出力電圧VACU1、VACU2との差をインバータINVUSの電圧指令値VUS*として出力する。これによって、インバータINVU1、INVU2の合計出力電圧(VACU、+VACU2)は階段状の波形となる。また、インバータINVUSがPWM波形を出力することによって、U相の半導体電力変換装置は、U相電圧指令値VU*に対しさらに精度良く一致する電圧を出力できる。
【0061】
次に、インバータINVUSのPWM制御法を説明する。インバータINVUSを構成するスイッチング素子は、図6のように、スイッチング素子SUSA1、SUSA2、SUSA3、SUSA4、SUSB1、SUSB2、SUSB3、SUSB4である。
【0062】
あるキャリア周波数で生成される4つの三角波carUA1、carUA2、carUB1、carUB2と電圧指令値VUS*とを比較し、スイッチング素子SUSA1、SUSA2、SUSA3、SUSA4、SUSB1、SUSB2、SUSB3、SUSB4のスイッチングパターンを決定する。電圧指令値VUS*の最大値を1.0、最小値を−1.0とすると、三角波carUA1は最大値1で最小値0.5、三角波carUA2は最大値0.5で最小値0、三角波carUB1は最大値0.0で最小値−0.5、三角波carUB2は最大値−0.5で最小値−1.0の4つの領域に分担される。
【0063】
図9乃至図12は、本発明の実施例2におけるU相の半導体電力変換装置のインバータINVUSのスイッチング素子のタイミングチャートであり、図9は三角波carUA1が最大値1で最小値0.5の場合のタイミングチャート、図10は三角波carUA2が最大値0.5で最小値0の場合のタイミングチャート、図11は三角波carUB1が最大値0.0で最小値−0.5の場合のタイミングチャート、図11は三角波carUB2が最大値−0.5で最小値−1.0のタイミングチャートである。
【0064】
図9乃至図12において、各スイッチング素子の動作状態は、信号波形がHighのときはON状態、LowのときはOFF状態を表している。また、インバータINVUSの電圧指令値VUS*はU相電圧指令値VU*とインバータINVU1、INVU2の出力電圧との差であり、連続した値として計算される。インバータINVUSの電圧指令値VUS*は、図8に示すような波形となるが、図9乃至図12では、説明を簡単にするため直線で示している。
【0065】
図9において、電圧指令値VUS*が0.5〜1.0の間にあるときのスイッチング素子SUSA1、SUSA3の動作状態を示しており、信号波形がHighのときはON状態、LowのときはOFF状態を表している。インバータINVUSの電圧指令値VUS*が三角波carUA1より大きいときはスイッチング素子SUSA1がONし、スイッチング素子SUSA3がOFFする。電圧指令値VUS*が三角波carUA1より小さいときはスイッチング素子SUSA1がOFFし、スイッチング素子SUS_A3がONする。
【0066】
図10において、電圧指令値VUS*が0〜0.5の間にあるときのスイッチング素子SUS_A4、SUSA2の動作状態を示しており、信号波形がHighのときはON状態、LowのときはOFF状態を表している。インバータINVUS電圧指令値VUS*が三角波carUA2より大きいときはスイッチング素子SUSA4がONし、スイッチング素子SUSA2がOFFする。電圧指令値VUS*が三角波carUA2より小さいときはスイッチング素子SUSA4がOFFし、スイッチング素子SUSA2がONする。
【0067】
図11において、電圧指令値VUS*が−0.5〜0の間にあるときのスイッチング素子SUSB3、SUSB1の動作状態を示しており、信号波形がHighのときはON状態、LowのときはOFF状態を表している。インバータINVUS電圧指令値VUS*が三角波carUB1より大きいときはスイッチング素子SUSB3がONし、スイッチング素子SUSB1がOFFする。電圧指令値VUS*が三角波carUB1より小さいときはスイッチング素子SUSB3がOFFし、スイッチング素子SUSB1がONする。
【0068】
図12において、電圧指令値VUS*が−1.0〜−0.5の間にあるときのスイッチング素子SUSB2、SUSB4の動作状態を示しており、信号波形がHighのときはON状態、LowのときはOFF状態を表している。
【0069】
インバータINVUS電圧指令値VUS*が三角波carUB2より大きいときはスイッチング素子SUSB2がONし、スイッチング素子SUSB4がOFFする。電圧指令値VUS*が三角波carUB2より小さいときはスイッチング素子SUSB2がOFFし、スイッチング素子SUSB4がONする。
【0070】
このように、インバータINVUSをPWM制御して電圧出力した結果、インバータINVU1、INVU2、INVUSの出力電圧波形は、正弦波に近い波形となる。
【0071】
インバータ段数2段の場合、インバータINVU1、INVU2のみの正のレベル数4に対し、各レベル間の電圧と最大電圧をINVUSが出力するので、4×4+2=18レベルが正の電圧レベル数となり、負の電圧と0電圧を加えて、18×2+1=37レベルの電圧が出力できる。つまり、インバータn段の場合は{(n×2×4+2)×2+1}=16n+5の電圧レベル数になる。
【0072】
以上の説明では、U相の半導体電力変換装置を例として動作方法を述べたが、V相、W相の半導体電力変換装置もそれぞれの電圧指令値VV*、VW*に従ってU相の半導体電力変換装置と同様に正弦波に近い電圧を出力する。
【0073】
このように、実施例2によれば、出力電圧のレベル数が増大し、高調波の小さい階段波形が得られる。同じ大きさの直流電圧を有するフルブリッジNPCインバータが3段の場合には、出力電圧のレベル数はインバータ段数3×4+1=13レベルであるのに対し、実施例2のインバータINVU1、INVU2、INVUSの3段構成では37レベル出力でき、高調波を低減できる。
【0074】
さらに、電圧の高いインバータVDCU1〜VDCUNは出力電圧が1周期のうちに1パルス電圧を出力するため、スイッチング回数が最小限で済み、スイッチングに伴う損失を抑制できる。電圧がインバータVDCU1〜VDCUNに対し1/4と低いインバータVDCUSは、素子耐圧の低いスイッチング素子で構成できる。PWM制御などで高周波のスイッチングを行ったとしても、インバータ全体から見た損失は小さい。
【0075】
このように、複数の高電圧インバータと1つの低電圧インバータを組み合わせることによって、高調波が小さく、かつ損失の小さいインバータが得られる。
【0076】
また、これらの単相の半導体電力変換装置をそれぞれ三相UVWに適用し、半導体電力変換装置U、V、Wで三相交流電力の一相分をそれぞれ出力するように構成できる。これにより、三相の半導体電力変換装置が得られる。
【0077】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0078】
11…単相の半導体電力変換装置、INV…インバータ、S…スイッチング素子、C…コンデンサ
【技術分野】
【0001】
本発明の実施形態は、直流電力を交流電力に変換する逆変換装置を複数直列接続した半導体電力変換装置に関する。
【背景技術】
【0002】
大電力を出力する半導体電力変換装置は高電圧を変換する必要があるため、耐電圧を確保する必要がある。従来においては、耐電圧を確保するために、変換器とトランスとを直列多重化する方法が用いられてきた。変換器とトランスとを直列接続して多重化することにより、正弦波に近い階段状の電圧波形を生成することができ、高調波を低減する効果も得られる。
【0003】
従来の三相多重インバータ装置は、三相ハーフブリッジ回路を直列接続した構成が一般的である(例えば非特許文献1)。もしくは単相フルブリッジインバータを直列接続した回路を3つ用意し、三相負荷の入力にそれぞれ接続して三相としたものもある(例えば非特許文献2)。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】「パワーエレクトロニクス回路」第1版、オーム社、2000年11月30日、p.153、pp.161〜171
【非特許文献2】「パワーエレクトロニクス入門」第4版、オーム社、2006年9月10日、p.183
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかし、従来の直列多重回路を交流負荷の駆動に用いる場合、出力電圧が完全な正弦波ではないため高調波が発生する。出力電圧をPWM(Pulse Width Modulation)波形にしてスイッチング周波数を上げれば高調波を低減できるが、高耐圧のスイッチング素子はスイッチング損失が大きく、スイッチング周波数には上限がある。このため、出力段に大きなフィルタを設置する必要があり、装置が大型化する。
【0006】
本発明の実施形態は、運転周波数にかかわらず高調波の少ない電圧を出力でき損失を低減した小型の半導体電力変換装置を提供する。
【課題を解決するための手段】
【0007】
本発明の実施形態によれば、n(nは自然数)個の互いに絶縁された3レベルの電圧を出力する逆変換装置INVU1〜INVUnと、逆変換装置INVU1〜INVUnの入力直流電圧VDCの2分の1あるいは3分の1の電圧VDCSを入力直流電圧として前記逆変換装置INVU1〜INVUnと絶縁された3レベルの電圧を出力する逆変換装置INVUSとを有する。そして、逆変換装置INVU1〜INVUnと逆変換装置INVuとを直列従属接続し、最大VDC×n+VDCSを出力する。
【図面の簡単な説明】
【0008】
【図1】本発明の実施形態に係る半導体電力変換装置を三相交流負荷を駆動するインバータとして適用した構成図。
【図2】本発明の実施形態に係る単相の半導体電力変換装置を構成する各々のインバータINVの一例を示す回路構成図。
【図3】本発明の実施例1におけるU相の半導体電力変換装置のU相電圧指令値VUD*の各段階に対するインバータINVU1、INVU2、INVUSの出力電圧波形図。
【図4】本発明の実施例1におけるU相の半導体電力変換装置のインバータINVUSのスイッチング素子のタイミングチャート。
【図5】本発明の実施例1におけるU相の半導体電力変換装置のU相電圧指令値VUD*の各段階に対するインバータINVU1、INVU2、INVUSの出力電圧とINVUSの充放電電荷量との波形図。
【図6】本発明の実施形態に係る実施例2の単相の半導体電力変換装置を構成する各々のインバータINVの一例を示す回路構成図。
【図7】本発明の実施形態に係る実施例2で出力電圧が−VDC/2または+VDC/2のときに中性点電位変動を抑制するインバータINVのスイッチングパターンの選択方法を示すフローチャート。
【図8】本発明の実施例2におけるU相の半導体電力変換装置のU相電圧指令値VUD*の各段階に対するインバータINVU1、INVU2、INVUSの出力電圧波形図。
【図9】本発明の実施例2における三角波carUA1が最大値1で最小値0.5の場合のスイッチング素子のタイミングチャート。
【図10】本発明の実施例2における三角波carUA2が最大値0.5で最小値0の場合のスイッチング素子のタイミングチャート。
【図11】本発明の実施例2における三角波carUB1が最大値0.0で最小値−0.5の場合のスイッチング素子のタイミングチャート。
【図12】本発明の実施例2における三角波carUB2が最大値−0.5で最小値−1.0のスイッチング素子のタイミングチャート。
【発明を実施するための形態】
【0009】
(実施例1)
図1は本発明の実施形態に係る半導体電力変換装置を三相交流負荷を駆動するインバータとして適用した構成図である。三相交流U、V、Wに対応して、単相の半導体電力変換装置11U、11V、11Wがそれぞれ設けられている。
【0010】
U相の半導体電力変換装置11Uは、1個の低電圧のインバータINVUSとn個の高電圧のインバータINVU1〜INVUNとからなり、インバータINVUSは直流電圧VDCUSを入力とし、INVU1〜INVUNは直流電圧VDCU1〜VDCUNを入力とする。直流電圧VDCU1〜VDCUNは全て同じ電圧とし、直流電圧VDCUSは直流電圧VDCU1〜VDCUNの1/2または1/3とする。インバータINVU1〜INVUNとINVUSとは出力を従属接続する。
【0011】
図1ではインバータINVU1を最下段とし、インバータINVUSを最上段として従属接続している場合を示しているが、接続の順番はこれに限るものではなく、構成のし易さに応じて自由に変えてよい。この構成により、直流電圧VDCUS、VDCU1〜VDCUNが、それぞれ交流電圧VACUS、VACU1〜VACUnに変換され、U相の半導体電力変換装置11Uは、それぞれの電圧を加算した交流電圧VACUを出力する。
【0012】
また、直流電圧VDCUS、VDCU1〜VDCUNにおいて、有効電力を供給する場合は直流電圧VDCU1〜VDCUNの少なくとも1つは有効電力を供給できる直流電圧源であり、他の直流電圧源はコンデンサとしてもよい。系統連系する際の電圧調整装置として使用する場合は無効電力の供給のみでよく、全ての直流電圧源をコンデンサで構成することができる。このとき、直流電圧VDCUSは直流電圧VDCU1〜VDCUNの1/2または1/3より僅かながら大きい値とする。
【0013】
V相の半導体電力変換装置11V、W相の半導体電力変換装置11Wもそれぞれ高電圧のインバータINVV1〜INVVNと低電圧のインバータINVVS、高電圧のインバータINVW1〜INVWNと低電圧のインバータINVWSでU相と同じように従属接続で構成する。この構成により、V相では、直流電圧VDCVS、VDCV1〜VDCVNが、それぞれ交流電圧VACVS、VACV1〜VACVnに変換され、V相の半導体電力変換装置11Vは、それぞれの電圧を加算した交流電圧VACVを出力し、W相では、直流電圧VDCWS、VDCW1〜VDCWNが、それぞれ交流電圧VACWS、VACW1〜VACWnに変換され、V相の半導体電力変換装置11Wは、それぞれの電圧を加算した交流電圧VACWを出力する。これにより、三相交流負荷のLU、LV、LWをそれぞれ駆動する。
【0014】
図2は、本発明の実施形態に係る単相の半導体電力変換装置11U、11V、11Wを構成する各々のインバータINVの一例を示す回路構成図である。各々のインバータINVは、4つのスイッチング素子SA1、SA2、SB1、SB2と全スイッチング素子にそれぞれ逆並列される還流ダイオードDA1、DA2、DB1、DB2とから成り、スイッチング素子SA1とスイッチング素子SA2とを従属接続したレグと、スイッチング素子SB1とスイッチング素子SB2を従属接続したレグとの2つのレグで構成されるフルブリッジインバータである。
【0015】
スイッチング素子SA1、SA2で構成したレグは上段のインバータに接続され、スイッチング素子SB1、SB2で構成したレグは下段のインバータに接続される。図1のすべてのインバータINVは、図2に示す構成である。
【0016】
高電圧のインバータINVU1〜INVUN、INVV1〜INVVN、INVW1〜INVWNを構成する4つのスイッチング素子はシリコンを用いた半導体デバイスとし、直流電圧や負荷電流に応じてIGBTやMOS−FETなどを用いる。4つの還流ダイオードもシリコンを用いた半導体デバイスとする。
【0017】
低電圧のインバータINVUS、INVVS、INVWSを構成する4つのスイッチング素子はシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとし、直流電圧や負荷電流に応じてIGBTやMOS−FETなどを用いる。4つの還流ダイオードもシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとする。
【0018】
次に、このように構成された実施例1の作用を説明する。以下、コンバータ段数n=2の場合のU相インバータINVU1、INVU2、INVUSを例として動作を説明する。このときの直流電圧は、インバータINVU1の直流電圧VDCU1とインバータINVU2の直流電圧VDCU2とは等しい直流電圧VDCとし、インバータINVUSの直流電圧VDCUSはVDCの1/2とする。
【0019】
インバータINVU1、INVU2は、図2に示すようにフルブリッジ構成であるため、3レベルの電圧を出力する。つまり、VDC、0、+VDCの電圧を出力する。いま、インバータINVU1を例として、インバータINVU1を構成するスイッチング素子SU1A1、SU1A2、SU1B1、SU1B2の駆動方法を述べる。図2のスイッチング素子SA1、SA2、SB1、SB2がスイッチング素子SU1A1、SU1A2、SU1B1、SU1B2にそれぞれ対応している。
【0020】
インバータINVU1は、スイッチング素子SU1A1、SU1A2、SU1B1、SU1B2のオン/オフによって3レベルの−VDC、0、+VDCの電圧を出力する。表1にインバータINVU1のスイッチングパターンの一例を示す。
【表1】
【0021】
表1は出力電圧を0→+VDC→0→−VDC→0と遷移させるときのスイッチング素子のON/OFF状態を示している。例えば、スイッチング素子SU1A1とスイッチング素子SU1B2とがONで、スイッチング素子SU1A2とスイッチング素子SU1B1とがOFFであれば、+VDCの電圧を出力する。また、スイッチング素子SU1A1がONのときスイッチング素子SU1A2はOFF、スイッチング素子SU1_B1がONのときスイッチング素子SU1_B2はOFFのように、必ず相補的に動作する。また、出力電圧を変化させるときに4つのスイッチング素子が同時にスイッチングすることはなく、必ずどちらかの上下アームのペアのみがスイッチングする。以上のインバータユニットの動作はインバータユニットINVUS、INVU2にも共通する。
【0022】
次に、インバータINVUSも含めてU相の半導体電力変換装置全体の動作を説明する。まず、U相電圧指令値VU*の最大値を2×インバータ段数2+1=5とし、アナログ値であるU相電圧指令値VU*を5段階のデジタル値VUD*に変換する。図3は、U相の半導体電力変換装置のU相電圧指令値VUD*の各段階に対するインバータINVU1、INVU2、INVUSの出力電圧波形図であり、表2は実施例1におけるインバータINVU1、INVU2、INVUSの出力電圧タイミングを示す表である。
【表2】
【0023】
インバータINVU1、INVU2は1周期に1パルス出力し、U相電圧指令値VUD*とインバータINVU1、INVU2の出力電圧VACU1、VACU2との差をインバータINVUSの電圧指令値VUS*として出力する。これによって、インバータINVU1、INVU2の合計出力電圧(VACU、+VACU2)は階段状の波形となる。また、インバータINVUSはPWM波形を出力することによって、インバータINVUSの出力電圧VACUSが電圧指令値VUS*になるように制御するので、U相の半導体電力変換装置は、U相電圧指令値VU*に対しさらに精度良く一致する電圧を出力できる。
【0024】
次に、インバータINVUSのPWM制御法を説明する。インバータINVUSを構成するスイッチング素子は、図2と同様にスイッチング素子SUSA1、SUSA2、SUSB1、SUSB2である。
【0025】
図4は、本発明の実施例1におけるU相の半導体電力変換装置のインバータINVUSのスイッチング素子のタイミングチャートである。図4において、各スイッチング素子の動作状態は、信号波形がHighのときはON状態、LowのときはOFF状態を表している。インバータINVUSの電圧指令値VUS*はU相電圧指令値VU*とインバータINVU1、INVU2の出力電圧との差であり、連続した値として計算される。インバータINVUSの電圧指令値VUS*は、図3に示すような波形となるが、図4では、説明を簡単にするため直線で示している。
【0026】
あるキャリア周波数で生成される三角波carUAと電圧指令値VUS*とが比較され、インバータINVUSの電圧指令値VUS*が三角波carUAより大きいときはスイッチング素子SUSA1がONし、スイッチング素子SUSA2がOFFする。電圧指令値VUS*が三角波carUAより小さいときはスイッチング素子SUSA1がOFFし、スイッチング素子SUSA2がONする。
【0027】
また、三角波carUAと位相を180°ずらした三角波carUBと電圧指令値VUS*とを比較し、電圧指令値VUS*が三角波carUBより大きいときはスイッチング素子SU1B1がONしスイッチング素子SU1B2がOFFする。電圧指令値VUS*が三角波carUBより小さいときはスイッチング素子SU1B1がOFFしスイッチング素子SU1B2がオンする。三角波carの位相をレグごとに180°ずらすことによって、インバータINVUSの出力電圧波形は、図4のVACUSようになり、キャリア周波数の2倍の電圧波形を出力できる。
【0028】
インバータINVUSをPWM制御して電圧出力した結果、インバータINVU1、INVU2、INVUSの出力を合計した出力電圧波形は正弦波に近くなる。インバータ段数が2段の場合、インバータINVU1、INVU2のみの正のレベル数2に対し、各レベル間の電圧と最大電圧とをINVUSが出力するので、2×2+1=5レベルが正の電圧レベル数となり、負の電圧と0電圧を加えて、5×2+1=11レベルの電圧が出力できる。つまり、インバータn段の場合は{(n×2+1)×2+1}=4n+3の電圧レベル数になる。
【0029】
直流電圧VDCUS、VDCU1〜VDCUNの一部または全ての直流電圧源がコンデンサで構成される場合、コンデンサの電圧をバランスさせる必要がある。 以下、直流電圧VDCU1、VDCU2の直流電圧源を有効電力供給する電圧源とし、直流電圧VDCUSの直流電圧源をコンデンサとしたとき、コンデンサの電圧をバランスさせる方法について説明する。
【0030】
まず、図3の方法で電圧出力した場合について述べる。出力電圧と出力電流の向きによってコンデンサ電荷の充電、放電が決まる。出力電圧と出力電流を乗算した結果の極性が正であるときは、コンデンサ電荷が放電され、コンデンサ電圧が低下する。出力電圧と出力電流を乗算した結果の極性が負であるときは、コンデンサ電荷が充電され、コンデンサ電圧が上昇する。
【0031】
負荷の力率が1であるとき、電流と電圧の位相は一致しているので、充放電電荷は図5のQUSの波形で表わされる。波形QUSにおいて、ゼロより大きい正の面積が放電電荷量であり、ゼロより小さい負の面積が充電電荷量である。電圧をバランスさせるためには、充電電荷量と放電電荷量を一致させる必要があるが、図3の方法で電圧出力した場合、放電電荷量が充電電荷量を上回り、直流電圧VDCUSが低下する。
【0032】
このとき、インバータINVU1が電圧をゼロにする時間t3を遅らせ、インバータINVU2が電圧を出力する時間t2を早めれば、直流電圧VDCUSのコンデンサへの充電電荷量が増加し、放電電荷量と充電電荷量を一致させることができる。
【0033】
なお、インバータINVU1、INVU2の電圧出力のタイミングを変えるため、電圧指令値VU*とンバータINVU1、INVU2の合計出力電圧(VACU、+VACU2)の差が直流電圧VDCU1、VDCU2の1/2より大きくなる期間がある。このため、直流電圧VDCUSの直流電圧は直流電圧VDCU1、VDCU2の1/2より僅かながら大きい値とする必要がある。
【0034】
以上の動作により、直流電圧VDCUSを一定に保つことができる。
【0035】
以上、U相のインバータINVUSを例として動作方法を述べたが、V相、W相のインバータINVVS、INVWSもそれぞれの電圧指令値VV*、VW*に従ってU相インバータと同様に電圧を出力することになる。
【0036】
このように、単相の半導体電力変換装置11の各インバータINVUS、INVU1、INVU2の動作により、出力電圧のレベル数が増大し高調波の小さい階段波形が得られる。同じ大きさの直流電圧を有するフルブリッジインバータが3段の場合には、出力電圧のレベル数はインバータ段数3×2+1=7レベルであるのに対し、本発明の実施例1のインバータINVU1、INVU2、INVUSの3段構成では11レベル出力でき高調波を低減できる。
【0037】
さらに、電圧の高いインバータINVU1〜INVUNは出力電圧が1周期のうちに1パルス電圧を出力するため、スイッチング回数が最小限で済み、スイッチングに伴う損失を抑制できる。直流電圧がインバータVDCU1〜VDCUNに対し1/2と低いインバータINVUSは、素子耐圧の低いスイッチング素子で構成できる。PWM制御などで高周波のスイッチングを行ったとしても、インバータ全体から見た損失は小さい。このように、複数の高電圧インバータVDCU1〜VDCUNと1つの低電圧インバータINVUSとを組み合わせることによって、高調波が小さくかつ損失の小さい半導体電力変換装置が得られる。
【0038】
加えて、インバータINVUSのスイッチング素子をスイッチング損失の小さいシリコンカーバイドやガリウムナイトライドを用いた半導体デバイスで構成することによって、電力損失のさらなる低減が可能である。つまり、スイッチング周波数を増大してさらに高調波を低減することもできる。シリコンカーバイドやガリウムナイトライド素子は高価であるが、使用する数はインバータINVUSのみに限定されるため全体の半導体素子数に比べて少なく、全体コストの上昇を抑えられる。
【0039】
また、これらの単相の半導体電力変換装置をそれぞれ三相UVWに適用し、半導体電力変換装置U、V、Wで三相交流電力の一相分をそれぞれ出力するように構成できる。これにより、三相の半導体電力変換装置が得られる。
【0040】
(実施例2)
次に、本発明の実施形態に係る半導体電力変換装置の実施例2について説明する。図6は、本発明の実施形態に係る実施例2の単相の半導体電力変換装置を構成する各々のインバータINVの一例を示す回路構成図である。この実施例2は、図2に示した実施例1に対し、スイッチング素子SA1、SA2、SB1、SB2に加え、スイッチング素子SA3、SA4、SB3、SB4を追加して設け、コンデンサCP、CN及びクランプダイオードDA5、DA6、DB5、DB6を追加して設けたものである。実施例1と同一要素には同一の符号を付し、重複する説明は省略する。
【0041】
図5において、インバータINSは、2つのコンデンサCP、CN、8つのスイッチング素子SA1、SA2、SA3、SA4、SB1、SB2、SB3、SB4、これらスイッチング素子SA1、SA2、SA3、SA4、SB1、SB2、SB3、SB4にそれぞれ逆並列される8つの還流ダイオードDA1、DA2、DA3、DA4、DB1、DB2、DB3、DB4と、さらにコンデンサCP、CNで作られる中性点に接続する4つのクランプダイオードDA5、DA6、DB5、DB6で構成される。スイッチング素子SA1、SA2、SA3、SA4およびスイッチング素子SB1、SB2、SB3、SB4をそれぞれ従属接続する。これにより、2つのレグを構成するNPCフルブリッジインバータとしている。図1のすべてのインバータINSは、図6に示したインバータ構成である。
【0042】
図1において、三相交流負荷のLU、LV、LWをそれぞれ駆動するインバータの構成を述べる。インバータINVUSは直流電圧VDCUSを入力とし、INVU1〜INVUNは直流電圧VDCU1〜VDCUNを入力とする。直流電圧VDCU1〜VDCUNは全て同じ電圧とし、直流電圧VDCUSは直流電圧VDCU1〜VDCUNの1/4とし、インバータINVU1〜INVUNとINVUSは出力を従属接続する。V相、W相もそれぞれインバータINVV1〜INVVNとINVVS、INVW1〜INVWNとINVWSとでU相と同じように従属接続で構成する。この構成により、直流電圧VDCUS、VDCU1〜VDCUNが電圧VACUS、VACU1〜VACUnに変換され、それぞれの電圧を加算した交流電圧VACUを出力する。
【0043】
次に、実施例2の半導体電力変換装置の動作を説明する。以下、コンバータ段数n=2の場合のU相インバータINVU1、INVU2、INVUSを例として動作方法を述べる。このときの直流電圧は、インバータINVUSの直流電圧VDCUSがインバータINVU1、INVU2の直流電圧VDCU1〜VDCUNの1/4である。
【0044】
インバータINVU1、INVU2はフルブリッジ構成であるため、直流電圧をVDCとすると、5レベルの電圧を出力する。すなわち、−VDC、−VDC/2、0、+VDC/2、+VDCの電圧を出力する。
【0045】
次に、インバータINVU1を例として、構成されるスイッチング素子SU1A1、SU1A2、SU1A3、SU1A4、SU1B1、SU1B2、SU1B3、SU1B4の駆動方法を述べる。なお、図5のスイッチング素子SA1がSU1A1に、スイッチング素子SA2がSU1A2に、スイッチング素子SA3がSU1A3に、スイッチング素子SA4がSU1A4に、スイッチング素子SB1がSU1B1に、スイッチング素子SB2がSU1B2に、スイッチング素子SB3がSU1B3に、スイッチング素子SB4がSU1B4にそれぞれ対応している。
【0046】
インバータINVU1はスイッチング素子SU1A1、SU1A2、SU1A3、SU1A4、SU1B1、SU1B2、SU1B3、SU1B4のオン/オフによって、5レベルの電圧を出力する。すなわち、−VDC、−VDC/2、0、+VDC/2、+VDCの電圧を出力する。表3は実施例2におけるインバータINVU1、INVU2、INVUSの出力電圧タイミングを示す表である。
【表3】
【0047】
表3では、出力電圧ごとに決定されるスイッチング素子のON/OFF状態を示しており、スイッチング素子のON/OFF状態は9通りのスイッチングパターンから成る。また、スイッチング素子SU1A1がONのときはスイッチング素子SU1A3はOFF、スイッチング素子SU1A4がONのときはスイッチング素子SU1A2はOFF、スイッチング素子SU1B1がONのときはスイッチング素子SU1B3はOFF、スイッチング素子SU1B4がONのときはスイッチング素子SU1B2はOFFのように必ず相補的に動作する。そして、0電圧の出力パターンは3通り、+VDCおよび−VDCの出力パターンは2通りずつあり冗長性がある。
【0048】
この冗長性を利用し、NPCインバータの中性点電位変動を抑制するようにスイッチングパターンを決定する。中性点電位が変動するのは、2つのレグの片方のみが中性点に接続されているときであり、出力電圧が−VDC/2、+VDC/2のときである。中性点電位が変動する方向は接続されているレグと出力電流Ioutの方向で決定される。
【0049】
出力電圧が−VDC、+VDCのときは中性点に電流が流入せず、スイッチングパターンは一意に決定される。
【0050】
出力電圧が0のときはスイッチングパターン(1)〜(3)の3通りスイッチングパターンがあるが、1組のスイッチング素子のON/OFFで電圧が移行できるように、スイッチングパターン(1)を常に選択する。例えば出力電圧を0から+VDC/2へ変化させたいとき、スイッチングパターン(1)からスイッチングパターン(4)へはスイッチング素子SU1A1とスイッチング素子SU1A3との1組のみのスイッチングで移行できるが、スイッチングパターン(3)からスイッチングパターン(4)へはスイッチング素子SU1A1とスイッチング素子SU1A3、スイッチング素子SU1A2とスイッチング素子SU1A4、スイッチング素子SU1B2とスイッチング素子SU1B4の3組のスイッチングが必要となる。このように、スイッチングパターン(1)からスイッチングパターン(4)、(5)、(7)、(8)へは1組のスイッチング素子のON/OFFで移行でき、スイッチングの回数を最低限にできる。
【0051】
図7は、本発明の実施形態に係る実施例2で出力電圧が−VDC/2または+VDC/2のときに中性点電位変動を抑制するインバータINVのスイッチングパターンの選択方法を示すフローチャートである。
【0052】
ここで、コンデンサCPの電位をVP、コンデンサCNの電位をVNとし、出力電流Ioutがインバータから負荷に向かう方向を正方向とする。例えば、電位VPが電位VNより大きく、電流方向が正のときを考える。このとき、コンデンサCNに充電する方向に電流を流せば電位VNが上昇し、中性点電位変動が抑制される。
【0053】
コンデンサCPの電位VPがコンデンサCNの電位VNより大きいか否かを判定し(S1)、コンデンサCPの電位VPがコンデンサCNの電位VNより大きいときは、出力電流Ioutがインバータから負荷に向かう方向か否かを判定し(S2)、出力電流Ioutがインバータから負荷に向かう方向であるとき、電圧−VDC/2を出力したいときはスイッチングパターン(7)を選択し、電圧+VDC/2を出力したいときはスイッチングパターン(4)を選択する(S3)。これにより、電位VNが上昇する方向に電流が流れ、中性点電位変動が抑制される。
【0054】
ステップS2の判定で、出力電流Ioutがインバータから負荷に向かう方向でないとき、電圧−VDC/2を出力したいときはスイッチングパターン(8)を選択し、電圧+VDC/2を出力したいときはスイッチングパターン(5)を選択する(S4)。これにより、電位VNが上昇する方向に電流が流れ、中性点電位変動が抑制される。
【0055】
ステップS1の判定で、コンデンサCPの電位VPがコンデンサCNの電位VNより大きくないときは、出力電流Ioutがインバータから負荷に向かう方向か否かを判定し(S5)、出力電流Ioutがインバータから負荷に向かう方向であるとき、電圧−VDC/2を出力したいときはスイッチングパターン(8)を選択し、電圧+VDC/2を出力したいときはスイッチングパターン(5)を選択する(S6)。これにより、電位VNが下降する方向に電流が流れ、中性点電位変動が抑制される。
【0056】
ステップS5の判定で、出力電流Ioutがインバータから負荷に向かう方向でないとき、電圧−VDC/2を出力したいときはスイッチングパターン(7)を選択し、電圧+VDC/2を出力したいときはスイッチングパターン(4)を選択する(S7)。これにより、電位VNが下降する方向に電流が流れ、中性点電位変動が抑制される。
【0057】
このように、電位VP、電位VNの大小と出力電流Ioutの方向に従ってスイッチングパターンを決定する。以上のインバータユニットの動作はインバータINVU1、INVU2に共通する。
【0058】
次に、インバータユニットINVSも含めてU相インバータ全体の動作を説明する。まず、U相電圧指令値VU*の最大値を8×インバータ段数2+2=18とし、アナログ値であるU相電圧指令値VU*を18段階のデジタル値VUD*に変換する。
【0059】
図8は、U相の半導体電力変換装置のU相電圧指令値VUD*の各段階に対するインバータINVU1、INVU2、INVUSの出力電圧波形であり、表4は、実施例2におけるインバータINVU1、INVU2、INVUSの出力電圧タイミングを示す表である。
【表4】
【0060】
インバータINVU1、INVU2は1周期に1パルス出力し、U相電圧指令値VUD*とインバータINVU1、INVU2の出力電圧VACU1、VACU2との差をインバータINVUSの電圧指令値VUS*として出力する。これによって、インバータINVU1、INVU2の合計出力電圧(VACU、+VACU2)は階段状の波形となる。また、インバータINVUSがPWM波形を出力することによって、U相の半導体電力変換装置は、U相電圧指令値VU*に対しさらに精度良く一致する電圧を出力できる。
【0061】
次に、インバータINVUSのPWM制御法を説明する。インバータINVUSを構成するスイッチング素子は、図6のように、スイッチング素子SUSA1、SUSA2、SUSA3、SUSA4、SUSB1、SUSB2、SUSB3、SUSB4である。
【0062】
あるキャリア周波数で生成される4つの三角波carUA1、carUA2、carUB1、carUB2と電圧指令値VUS*とを比較し、スイッチング素子SUSA1、SUSA2、SUSA3、SUSA4、SUSB1、SUSB2、SUSB3、SUSB4のスイッチングパターンを決定する。電圧指令値VUS*の最大値を1.0、最小値を−1.0とすると、三角波carUA1は最大値1で最小値0.5、三角波carUA2は最大値0.5で最小値0、三角波carUB1は最大値0.0で最小値−0.5、三角波carUB2は最大値−0.5で最小値−1.0の4つの領域に分担される。
【0063】
図9乃至図12は、本発明の実施例2におけるU相の半導体電力変換装置のインバータINVUSのスイッチング素子のタイミングチャートであり、図9は三角波carUA1が最大値1で最小値0.5の場合のタイミングチャート、図10は三角波carUA2が最大値0.5で最小値0の場合のタイミングチャート、図11は三角波carUB1が最大値0.0で最小値−0.5の場合のタイミングチャート、図11は三角波carUB2が最大値−0.5で最小値−1.0のタイミングチャートである。
【0064】
図9乃至図12において、各スイッチング素子の動作状態は、信号波形がHighのときはON状態、LowのときはOFF状態を表している。また、インバータINVUSの電圧指令値VUS*はU相電圧指令値VU*とインバータINVU1、INVU2の出力電圧との差であり、連続した値として計算される。インバータINVUSの電圧指令値VUS*は、図8に示すような波形となるが、図9乃至図12では、説明を簡単にするため直線で示している。
【0065】
図9において、電圧指令値VUS*が0.5〜1.0の間にあるときのスイッチング素子SUSA1、SUSA3の動作状態を示しており、信号波形がHighのときはON状態、LowのときはOFF状態を表している。インバータINVUSの電圧指令値VUS*が三角波carUA1より大きいときはスイッチング素子SUSA1がONし、スイッチング素子SUSA3がOFFする。電圧指令値VUS*が三角波carUA1より小さいときはスイッチング素子SUSA1がOFFし、スイッチング素子SUS_A3がONする。
【0066】
図10において、電圧指令値VUS*が0〜0.5の間にあるときのスイッチング素子SUS_A4、SUSA2の動作状態を示しており、信号波形がHighのときはON状態、LowのときはOFF状態を表している。インバータINVUS電圧指令値VUS*が三角波carUA2より大きいときはスイッチング素子SUSA4がONし、スイッチング素子SUSA2がOFFする。電圧指令値VUS*が三角波carUA2より小さいときはスイッチング素子SUSA4がOFFし、スイッチング素子SUSA2がONする。
【0067】
図11において、電圧指令値VUS*が−0.5〜0の間にあるときのスイッチング素子SUSB3、SUSB1の動作状態を示しており、信号波形がHighのときはON状態、LowのときはOFF状態を表している。インバータINVUS電圧指令値VUS*が三角波carUB1より大きいときはスイッチング素子SUSB3がONし、スイッチング素子SUSB1がOFFする。電圧指令値VUS*が三角波carUB1より小さいときはスイッチング素子SUSB3がOFFし、スイッチング素子SUSB1がONする。
【0068】
図12において、電圧指令値VUS*が−1.0〜−0.5の間にあるときのスイッチング素子SUSB2、SUSB4の動作状態を示しており、信号波形がHighのときはON状態、LowのときはOFF状態を表している。
【0069】
インバータINVUS電圧指令値VUS*が三角波carUB2より大きいときはスイッチング素子SUSB2がONし、スイッチング素子SUSB4がOFFする。電圧指令値VUS*が三角波carUB2より小さいときはスイッチング素子SUSB2がOFFし、スイッチング素子SUSB4がONする。
【0070】
このように、インバータINVUSをPWM制御して電圧出力した結果、インバータINVU1、INVU2、INVUSの出力電圧波形は、正弦波に近い波形となる。
【0071】
インバータ段数2段の場合、インバータINVU1、INVU2のみの正のレベル数4に対し、各レベル間の電圧と最大電圧をINVUSが出力するので、4×4+2=18レベルが正の電圧レベル数となり、負の電圧と0電圧を加えて、18×2+1=37レベルの電圧が出力できる。つまり、インバータn段の場合は{(n×2×4+2)×2+1}=16n+5の電圧レベル数になる。
【0072】
以上の説明では、U相の半導体電力変換装置を例として動作方法を述べたが、V相、W相の半導体電力変換装置もそれぞれの電圧指令値VV*、VW*に従ってU相の半導体電力変換装置と同様に正弦波に近い電圧を出力する。
【0073】
このように、実施例2によれば、出力電圧のレベル数が増大し、高調波の小さい階段波形が得られる。同じ大きさの直流電圧を有するフルブリッジNPCインバータが3段の場合には、出力電圧のレベル数はインバータ段数3×4+1=13レベルであるのに対し、実施例2のインバータINVU1、INVU2、INVUSの3段構成では37レベル出力でき、高調波を低減できる。
【0074】
さらに、電圧の高いインバータVDCU1〜VDCUNは出力電圧が1周期のうちに1パルス電圧を出力するため、スイッチング回数が最小限で済み、スイッチングに伴う損失を抑制できる。電圧がインバータVDCU1〜VDCUNに対し1/4と低いインバータVDCUSは、素子耐圧の低いスイッチング素子で構成できる。PWM制御などで高周波のスイッチングを行ったとしても、インバータ全体から見た損失は小さい。
【0075】
このように、複数の高電圧インバータと1つの低電圧インバータを組み合わせることによって、高調波が小さく、かつ損失の小さいインバータが得られる。
【0076】
また、これらの単相の半導体電力変換装置をそれぞれ三相UVWに適用し、半導体電力変換装置U、V、Wで三相交流電力の一相分をそれぞれ出力するように構成できる。これにより、三相の半導体電力変換装置が得られる。
【0077】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0078】
11…単相の半導体電力変換装置、INV…インバータ、S…スイッチング素子、C…コンデンサ
【特許請求の範囲】
【請求項1】
直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、n(nは自然数)個の互いに絶縁された3レベルの電圧を出力する逆変換装置INVU1〜INVUnと、前記逆変換装置INVU1〜INVUnの入力直流電圧VDCの2分の1あるいは3分の1の電圧VDCSを入力直流電圧として前記逆変換装置INVU1〜INVUnと絶縁された3レベルの電圧を出力する逆変換装置INVUSとを有し、前記逆変換装置INVU1〜INVUnと前記逆変換装置INVuとを直列従属接続し、最大VDC×n+VDCSを出力することを特徴とする半導体電力変換装置。
【請求項2】
直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、n(nは自然数)個の互いに絶縁された3レベルの電圧を出力する逆変換装置INVU1〜INVUnと、前記逆変換装置INVU1〜INVUnの入力直流電圧VDCのk(kは4以上の自然数)分の1の電圧VDCSを入力直流電圧として前記逆変換装置INVU1〜INVUnと絶縁された3レベルの電圧を出力するl(lは2以上の自然数)台の逆変換装置INVUSとを有し、前記逆変換装置INVU1〜INVUnと前記逆変換装置INVuとを直列従属接続し、最大VDC×n+VDCS×kを出力することを特徴とする半導体電力変換装置。
【請求項3】
前記逆変換装置INVUSの台数k=2のとき、前記入力直流電圧VDCSを前記入力直流電圧VDCのl=4分の1とすることを特徴とする請求項2記載の半導体電力変換装置。
【請求項4】
前記逆変換装置INVU1〜INVUnが交流電力の1周期あたり1パルス電圧を出力し、前記逆変換装置INVUSがパルス幅変調した電圧を出力することを特徴とする請求項1または2または3記載の半導体電力変換装置。
【請求項5】
単相U相のU相出力交流電圧指令値VU*が前記直流電圧VDC×m/2(mはn以下の整数)に達するときに前記逆変換装置INVU1〜INVUnのINVUmが電圧を出力し、前記U相出力交流電圧指令値VU*と前記逆変換装置INVU1〜INVUnの出力電圧との差電圧を前記逆変換装置INVuがパルス幅変調して出力することを特徴とする請求項4記載の半導体電力変換装置。
【請求項6】
前記交流電力を三相UVWとし、請求項6の単相の半導体電力変換装置と同一の構成で互いに絶縁された半導体電力変換装置U、V、Wを有し、前記半導体電力変換装置U、V、Wで前記三相交流電力の一相分をそれぞれ出力することを特徴とする半導体電力変換装置。
【請求項7】
直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、n(nは自然数)個の互いに絶縁された5レベルの電圧を出力する逆変換装置INVU1〜INVUnと、前記逆変換装置INVU1〜INVUnの入力直流電圧VDCの4分の1の電圧VDCSを入力直流電圧として前記逆変換装置INVU1〜INVUnと絶縁された5レベルの電圧を出力する逆変換装置INVUSとを有し、前記逆変換装置INVU1〜INVUnと前記逆変換装置INVuを直列従属接続し、最大VDC×n+VDCSを出力することを特徴とする半導体電力変換装置。
【請求項8】
前記逆変換装置INVU1〜INVUnが交流電力の1周期あたり1パルス電圧を出力し、前記逆変換装置INVUSがパルス幅変調した電圧を出力することを特徴とする請求項7記載の半導体電力変換装置。
【請求項9】
単相U相のU相出力交流電圧指令値VU*が前記直流電圧VDC×m/2(mは前記n以下の整数)に達するときに前記逆変換装置INVU1〜INVUnのINVUmが電圧を出力し、前記U相出力交流電圧指令値VU*と前記逆変換装置INVU1〜INVUnの出力電圧との差電圧を前記逆変換装置INVuがパルス幅変調して出力することを特徴とする請求項8記載の半導体電力変換装置。
【請求項10】
前記逆変換装置INVU1〜INVUnを中性点クランプした逆変換装置とし、中性点電位変動の方向と出力電流の方向に従い、前記逆変換装置INVU1〜INVUnのスイッチングパターンを決定することを特徴とする請求項9記載の半導体電力変換装置。
【請求項11】
前記交流電力を三相U、V、Wとし、請求項10の単相の半導体電力変換装置と同一の構成で互いに絶縁された半導体電力変換装置U、V、Wを有し、前記半導体電力変換装置U,V,Wで前記三相交流電力の一相分をそれぞれ出力することを特徴とする半導体電力変換装置。
【請求項12】
前記直流電圧VDC、VDCSをコンデンサとし、コンデンサ電圧がバランスするように前記逆変換装置INVU1〜INVUnのパルス幅、および前記逆変換装置INVUSの出力電圧を制御することを特徴とする請求項4、5、10、11記載の半導体電力変換装置。
【請求項13】
前記逆変換装置INVU1〜INVUnを構成するスイッチング素子をシリコンを用いた半導体デバイスとし、前記逆変換装置INVUSを構成するスイッチング素子をシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとすることを特徴とする請求項4、5、10、11、12記載の半導体電力変換装置。
【請求項1】
直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、n(nは自然数)個の互いに絶縁された3レベルの電圧を出力する逆変換装置INVU1〜INVUnと、前記逆変換装置INVU1〜INVUnの入力直流電圧VDCの2分の1あるいは3分の1の電圧VDCSを入力直流電圧として前記逆変換装置INVU1〜INVUnと絶縁された3レベルの電圧を出力する逆変換装置INVUSとを有し、前記逆変換装置INVU1〜INVUnと前記逆変換装置INVuとを直列従属接続し、最大VDC×n+VDCSを出力することを特徴とする半導体電力変換装置。
【請求項2】
直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、n(nは自然数)個の互いに絶縁された3レベルの電圧を出力する逆変換装置INVU1〜INVUnと、前記逆変換装置INVU1〜INVUnの入力直流電圧VDCのk(kは4以上の自然数)分の1の電圧VDCSを入力直流電圧として前記逆変換装置INVU1〜INVUnと絶縁された3レベルの電圧を出力するl(lは2以上の自然数)台の逆変換装置INVUSとを有し、前記逆変換装置INVU1〜INVUnと前記逆変換装置INVuとを直列従属接続し、最大VDC×n+VDCS×kを出力することを特徴とする半導体電力変換装置。
【請求項3】
前記逆変換装置INVUSの台数k=2のとき、前記入力直流電圧VDCSを前記入力直流電圧VDCのl=4分の1とすることを特徴とする請求項2記載の半導体電力変換装置。
【請求項4】
前記逆変換装置INVU1〜INVUnが交流電力の1周期あたり1パルス電圧を出力し、前記逆変換装置INVUSがパルス幅変調した電圧を出力することを特徴とする請求項1または2または3記載の半導体電力変換装置。
【請求項5】
単相U相のU相出力交流電圧指令値VU*が前記直流電圧VDC×m/2(mはn以下の整数)に達するときに前記逆変換装置INVU1〜INVUnのINVUmが電圧を出力し、前記U相出力交流電圧指令値VU*と前記逆変換装置INVU1〜INVUnの出力電圧との差電圧を前記逆変換装置INVuがパルス幅変調して出力することを特徴とする請求項4記載の半導体電力変換装置。
【請求項6】
前記交流電力を三相UVWとし、請求項6の単相の半導体電力変換装置と同一の構成で互いに絶縁された半導体電力変換装置U、V、Wを有し、前記半導体電力変換装置U、V、Wで前記三相交流電力の一相分をそれぞれ出力することを特徴とする半導体電力変換装置。
【請求項7】
直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、n(nは自然数)個の互いに絶縁された5レベルの電圧を出力する逆変換装置INVU1〜INVUnと、前記逆変換装置INVU1〜INVUnの入力直流電圧VDCの4分の1の電圧VDCSを入力直流電圧として前記逆変換装置INVU1〜INVUnと絶縁された5レベルの電圧を出力する逆変換装置INVUSとを有し、前記逆変換装置INVU1〜INVUnと前記逆変換装置INVuを直列従属接続し、最大VDC×n+VDCSを出力することを特徴とする半導体電力変換装置。
【請求項8】
前記逆変換装置INVU1〜INVUnが交流電力の1周期あたり1パルス電圧を出力し、前記逆変換装置INVUSがパルス幅変調した電圧を出力することを特徴とする請求項7記載の半導体電力変換装置。
【請求項9】
単相U相のU相出力交流電圧指令値VU*が前記直流電圧VDC×m/2(mは前記n以下の整数)に達するときに前記逆変換装置INVU1〜INVUnのINVUmが電圧を出力し、前記U相出力交流電圧指令値VU*と前記逆変換装置INVU1〜INVUnの出力電圧との差電圧を前記逆変換装置INVuがパルス幅変調して出力することを特徴とする請求項8記載の半導体電力変換装置。
【請求項10】
前記逆変換装置INVU1〜INVUnを中性点クランプした逆変換装置とし、中性点電位変動の方向と出力電流の方向に従い、前記逆変換装置INVU1〜INVUnのスイッチングパターンを決定することを特徴とする請求項9記載の半導体電力変換装置。
【請求項11】
前記交流電力を三相U、V、Wとし、請求項10の単相の半導体電力変換装置と同一の構成で互いに絶縁された半導体電力変換装置U、V、Wを有し、前記半導体電力変換装置U,V,Wで前記三相交流電力の一相分をそれぞれ出力することを特徴とする半導体電力変換装置。
【請求項12】
前記直流電圧VDC、VDCSをコンデンサとし、コンデンサ電圧がバランスするように前記逆変換装置INVU1〜INVUnのパルス幅、および前記逆変換装置INVUSの出力電圧を制御することを特徴とする請求項4、5、10、11記載の半導体電力変換装置。
【請求項13】
前記逆変換装置INVU1〜INVUnを構成するスイッチング素子をシリコンを用いた半導体デバイスとし、前記逆変換装置INVUSを構成するスイッチング素子をシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとすることを特徴とする請求項4、5、10、11、12記載の半導体電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2012−147559(P2012−147559A)
【公開日】平成24年8月2日(2012.8.2)
【国際特許分類】
【出願番号】特願2011−3662(P2011−3662)
【出願日】平成23年1月12日(2011.1.12)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成24年8月2日(2012.8.2)
【国際特許分類】
【出願日】平成23年1月12日(2011.1.12)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]