原子発振器
【課題】ＰＬＬ回路の回路構成を単純化することが可能となり、調整箇所の削減と低消費
電力化を実現した原子発振器を提供する。
【解決手段】この原子発振器４０のＰＬＬ回路４は、ＶＣＸＯ２の出力周波数を１／Ｒに
分周する１／Ｒ分周器５と、ＶＣＸＯ２に同期したマイクロ波周波数を生成する電圧制御
発振器６と、ＶＣＯ６から出力されるマイクロ波周波数を分周する１／Ｍプリスケーラ７
と、１／Ｍプリスケーラ７の出力周波数をＫ／Ｌに分周するＫ／Ｌ分周器８と、１／Ｒ分
周器５の出力とＫ／Ｌ分周器８の出力との位相差を出力する位相比較器９と、位相比較器
９の出力に基づいて直流分を取り出すＬＰＦ１０と、を備えて構成されている。
電力化を実現した原子発振器を提供する。
【解決手段】この原子発振器４０のＰＬＬ回路４は、ＶＣＸＯ２の出力周波数を１／Ｒに
分周する１／Ｒ分周器５と、ＶＣＸＯ２に同期したマイクロ波周波数を生成する電圧制御
発振器６と、ＶＣＯ６から出力されるマイクロ波周波数を分周する１／Ｍプリスケーラ７
と、１／Ｍプリスケーラ７の出力周波数をＫ／Ｌに分周するＫ／Ｌ分周器８と、１／Ｒ分
周器５の出力とＫ／Ｌ分周器８の出力との位相差を出力する位相比較器９と、位相比較器
９の出力に基づいて直流分を取り出すＬＰＦ１０と、を備えて構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原子発振器に関し、さらに詳しくは、ＰＬＬ回路内の分周回路を単純化する
技術に関するものである。
【背景技術】
【０００２】
図４は、特許文献１に開示されている従来のルビジウム原子発振器の構成を示すブロッ
ク図である。このルビジウム原子発振器５０は、電圧制御水晶発振器５１からの出力は、
シンセサイザー５７で５．３１２５ＭＨｚの信号に変換され混合器５９において電圧制御
発振器５６の信号６８４０ＭＨｚと混合され、光マイクロ波共鳴部５３に供給される。光
マイクロ波共鳴部５３は、与えられたマイクロ波によって誤差信号を発生させ、周波数制
御器５２に供給し、周波数制御器５２は、光マイクロ波共鳴部５３からの誤差信号を電圧
制御水晶発振器５１への制御電圧に変換している。これにより電圧制御水晶発振器５１の
出力周波数は、光マイクロ波共鳴部５３の周波数安定度と同等となり高安定となる。
一方、電圧制御発振器５６からの信号は、分周器６０、分周器６１、分周器６２によっ
て分周され、電圧制御水晶発振器５１からの信号は、分周器５４によって分周される。分
周器６０、６１、６２によって分周された信号と、分周器５４によって分周された信号と
は、位相比較器５８によって位相比較することができる。例えば、電圧制御水晶発振器５
１の周波数を１０ＭＨｚ、分周器５４及び分周器６０のプリスケーラをそれぞれ１／１６
、１／６４とすると、位相比較周波数は０．６２５ＭＨｚとなり、その位相比較時の差分
を所定ループ定数で直流電圧に変換するローパスフィルタ５５を組み合せることにより電
圧制御発振器５６は電圧制御水晶発振器５１の周波数安定度と同等となる。即ち、電圧制
御発振器５６の出力周波数も光マイクロ波共鳴部の周波数安定度と同等となり高安定なル
ビジウム原子発振器を構成できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−２５７１１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の従来技術は、光マイクロ波共鳴部へ供給するマイクロ波を電圧制御発振器
の出力とシンセサイザーからの信号とを混合することによって得られる構成をとることに
より、マイクロ波を発生させるための逓倍用ダイオード及び整合器が不要となり、調整箇
所を大幅に減少させることができるため、安価なルビジウム原子発振器を提供できる。又
、逓倍用ダイオードを用いないことにより、消費電力に対する信号の効率を大幅に改善で
き、低消費電力化できる効果がある。しかし、電圧制御発振器５６の出力周波数が、電圧
制御水晶発振器５１の出力周波数の整数倍でしか設定できない構成であるため、原子共鳴
周波数を得るためにシンセサイザー５７と混合器５９が必要となり、依然として回路構成
が複雑となるといった問題がある。
本発明は、かかる課題に鑑みてなされたものであり、ＰＬＬ回路にフラクショナル分周
器を用いることにより、ＰＬＬ回路の回路構成を単純化することが可能となり、調整箇所
の削減と低消費電力化を実現した原子発振器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の
形態又は適用例として実現することが可能である。
【０００６】
［適用例１］原子共鳴周波数と入力されたマイクロ波の周波数との差を周波数誤差信号
として出力する原子共鳴器と、該原子共鳴周波数に同期した周波数の信号を出力する電圧
制御型圧電発振器と、前記周波数誤差信号に応じた制御信号を生成し、前記電圧制御型圧
電発振器の出力信号の周波数を制御する周波数制御器と、前記電圧制御型圧電発振器の出
力信号を基準信号として、ループ内の発振器からの出力信号との位相差が一定になるよう
、ループ内発振器にフィードバック制御をかけて発振をさせるＰＬＬ回路と、を備えた原
子発振器であって、前記ＰＬＬ回路は、前記電圧制御型圧電発振器の出力周波数を１／Ｒ
に分周する１／Ｒ分周器と、前記電圧制御型圧電発振器の出力信号の周波数に同期した周
波数の前記マイクロ波を生成する電圧制御発振器と、該電圧制御発振器から出力されるマ
イクロ波の周波数を分周する１／Ｍプリスケーラと、該１／Ｍプリスケーラの出力周波数
をＫ／Ｌに分周するＫ／Ｌ分周器と、前記１／Ｒ分周器の出力とＫ／Ｌ分周器の出力との
位相差を出力する位相比較器と、該位相比較器の出力に基づいて直流分を取り出すＬＰＦ
と、を備え、前記Ｋ／Ｌ分周器は、前記１／Ｒ分周器の出力をＦｐｄ、前記１／Ｍプリス
ケーラの出力をＦｐｏとすると、前記Ｋ／Ｌ分周器の分周比Ｋ／ＬをＦｐｏ／Ｆｐｄによ
り決定することを特徴とする。
【０００７】
ＰＬＬ回路は、１／Ｒ分周器とＫ／Ｌ分周器により、ＶＣＯのマイクロ波周波数が、Ｖ
ＣＸＯ周波数の整数倍でなくても位相同期が可能な構成になっていることが必要である。
即ち、原子共鳴器の周波数とＶＣＸＯの周波数は、整数で割り切れるとは限らず、端数が
必ず発生する。従って、整数部分と少数部分に分かれるため、分周比Ｋ／Ｌを決定してそ
の分周比で分周することが必要がある。これにより、原子共鳴周波数を得るためにシンセ
サイザーが不要となり、調整箇所の削減と低消費電力化が可能となる。
【０００８】
［適用例２］前記Ｋ／Ｌ分周器がフラクショナル分周器により構成されていることを特
徴とする。
【０００９】
フラクショナルＰＬＬ回路は、ＰＬＬ回路の負帰還ループ中の分周器の分周比Ｎが整数
だけでなく分数（小数）を含む有理数である。このフラクショナルＮ分周によって、与え
られたチャンネルスペーシングに対する広いループ帯域は高速・セットリングタイムを可
能とし、電圧制御発振器に要求される位相ノイズ要求を低くすることができる。
【００１０】
［適用例３］前記ＰＬＬ回路をモジュール化したことを特徴とする。
【００１１】
ＰＬＬ部分をモジュール化することで、筐体や構造を変えずに、簡単にルビジウム・セ
シウム等の原子共鳴周波数に対応することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係る原子発振器の構成を示すブロック図である。
【図２】本発明の第２の実施形態に係る原子発振器の構成を示すブロック図である。
【図３】図１の回路構成に基づいて計算した結果を一覧にした図であり、（ａ）はＭ＝１の場合の計算結果を示し、（ｂ）はＭ＝１０の場合の計算結果を示す図である。
【図４】特許文献１に開示されている従来のルビジウム原子発振器の構成を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記
載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限
り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
【００１４】
図１は本発明の第１の実施形態に係る原子発振器の構成を示すブロック図である。この
原子発振器４０は、原子共鳴周波数と入力されたマイクロ波周波数との差を周波数誤差信
号として出力する原子共鳴器１と、原子共鳴周波数に同期した周波数の信号を出力する電
圧制御型圧電発振器（以下、ＶＣＸＯと呼ぶ）２と、周波数誤差信号に応じた制御信号を
生成し、ＶＣＸＯ２を制御する周波数制御器３と、前記電圧制御型圧電発振器の出力信号
を基準信号として、ループ内の発振器からの出力との位相差が一定になるよう、ループ内
発振器にフィードバック制御をかけて発振をさせるＰＬＬ回路４と、を備えた原子発振器
４０であって、ＰＬＬ回路４は、ＶＣＸＯ２の出力周波数を１／Ｒに分周する１／Ｒ分周
器５と、ＶＣＸＯ２に同期したマイクロ波周波数を生成する電圧制御発振器（以下、ＶＣ
Ｏと呼ぶ）６と、ＶＣＯ６から出力されるマイクロ波周波数を分周する１／Ｍプリスケー
ラ７と、１／Ｍプリスケーラ７の出力周波数をＫ／Ｌに分周するＫ／Ｌ分周器８と、１／
Ｒ分周器５の出力とＫ／Ｌ分周器８の出力との位相差を出力する位相比較器９と、位相比
較器９の出力に基づいて直流分を取り出すＬＰＦ１０と、を備えて構成されている。
【００１５】
そして、Ｋ／Ｌ分周器８は、１／Ｒ分周器５の出力周波数をＦｐｄ、１／Ｍプリスケー
ラの出力周波数をＦｐｏとすると、Ｋ／Ｌ分周器８の分周比Ｋ／ＬをＦｐｏ／Ｆｐｄによ
り決定する。
即ち、ＰＬＬ回路４は、１／Ｒ分周器５とＫ／Ｌ分周器８により、ＶＣＯ６のマイクロ
波周波数が、ＶＣＸＯ２の周波数の整数倍でなくても位相同期が可能な構成になっている
ことが必要である。つまり、原子共鳴器１の周波数とＶＣＸＯ２の周波数は、整数で割り
切れるとは限らず、端数が必ず発生する。従って、整数部分と少数部分に分かれるため、
分周比Ｋ／Ｌを決定してその分周比で分周することが必要である。これにより、原子共鳴
周波数を得るためにシンセサイザーが不要となり、調整箇所の削減と低消費電力化が可能
となる。
【００１６】
また、Ｋ／Ｌ分周器８がフラクショナル分周器により構成されている。フラクショナル
ＰＬＬ回路は、ＰＬＬ回路の負帰還ループ中の分周器の分周比Ｎが整数だけでなく分数（
小数）を含む有理数である。このフラクショナルＮ分周によって、与えられたチャンネル
スペーシングに対する広いループ帯域は高速・セットリングタイムを可能とし、電圧制御
発振器に要求される位相ノイズ要求を低くすることができる。
また、ＰＬＬ回路４をモジュール化することで、筐体や構造を変えずに、簡単にルビジ
ウム・セシウム等の原子共鳴周波数に対応することができる。
【００１７】
次にフラクショナルＰＬＬの計算例について説明する。
ここで、位相比較周波数をＦＰＤ＝ＲＥＦＩＮ／Ｒ、ＶＣＯ出力周波数をＦＬＯ、プリ
スケーラ出力周波数をＦＰＯ＝ＦＬＯ／Ｍとすると、このための分周比はＤＩＶ＝Ｋ／Ｌ
＝ＦＰＯ／ＦＰＤとなる。
フラクショナルＰＬＬでは、ＤＩＶが整数でないのが特徴である。ＤＩＶの整数部分を
ＩＮＴとすると、小数部分はＦＲＡＣ＝ＦＰＯ／ＦＰＤ−ＩＮＴとなる。
分周比ＤＩＶは、ＩＮＴとＩＮＴ＋１の間の値である。
そこで、整数分周器の分周比をＩＮＴとＩＮＴ＋１の間で適切な設定にて切替を行うこ
とにより、平均した分周比がＤＩＶに等しくなるようにすればよい。
今、分周比ＩＮＴの回数をＴ１、分周比Ｔ２の回数をＴ２とすると、その平均分周比が
ＤＩＶに等しいので、
｛ＩＮＴ・Ｔ１＋（ＩＮＴ＋１）・Ｔ２｝／（Ｔ１＋Ｔ２）＝ＦＰＯ／ＦＰＤ
これを変形すると、
Ｔ２／Ｔ１＝（ＦＰＯ／ＦＰＤ−ＩＮＴ）／｛１−（ＦＰＯ／ＦＰＤ−ＩＮＴ）＝ＦＲ
ＡＣ／（１−ＦＲＡＣ）
となり、Ｔ１とＴ２の比が求まるので、最も小さい整数比をＴ１とＴ２とすればよい。
【００１８】
図２は本発明の第２の実施形態に係る原子発振器の構成を示すブロック図である。
図２が図１と異なる点は、図１の１／Ｒ分周器５とＫ／Ｌ分周器８の配置を入れ替えた
点である。位相比較器９は１／Ｒ分周器５とＫ／Ｌ分周器８との位相を比較して、その差
分又は加算分を生成するので、基本的にはどちらに配置されても構わない。
図３は図１の回路構成に基づいて計算した結果を一覧にした図である。図３（ａ）はＭ
＝１の場合の計算結果を示し、図３（ｂ）はＭ＝１０の場合の計算結果を示す図である。
【符号の説明】
【００１９】
１ 原子共鳴器、２ ＶＣＸＯ、３ 周波数制御器、４ ＰＬＬ回路、５ １／Ｒ分周器
、６ ＶＣＯ、７ １／Ｍプリスケーラ、８ Ｋ／Ｌ分周器、９ 位相比較器、１０ Ｌ
ＰＦ、４０ 原子発振器
【技術分野】
【０００１】
本発明は、原子発振器に関し、さらに詳しくは、ＰＬＬ回路内の分周回路を単純化する
技術に関するものである。
【背景技術】
【０００２】
図４は、特許文献１に開示されている従来のルビジウム原子発振器の構成を示すブロッ
ク図である。このルビジウム原子発振器５０は、電圧制御水晶発振器５１からの出力は、
シンセサイザー５７で５．３１２５ＭＨｚの信号に変換され混合器５９において電圧制御
発振器５６の信号６８４０ＭＨｚと混合され、光マイクロ波共鳴部５３に供給される。光
マイクロ波共鳴部５３は、与えられたマイクロ波によって誤差信号を発生させ、周波数制
御器５２に供給し、周波数制御器５２は、光マイクロ波共鳴部５３からの誤差信号を電圧
制御水晶発振器５１への制御電圧に変換している。これにより電圧制御水晶発振器５１の
出力周波数は、光マイクロ波共鳴部５３の周波数安定度と同等となり高安定となる。
一方、電圧制御発振器５６からの信号は、分周器６０、分周器６１、分周器６２によっ
て分周され、電圧制御水晶発振器５１からの信号は、分周器５４によって分周される。分
周器６０、６１、６２によって分周された信号と、分周器５４によって分周された信号と
は、位相比較器５８によって位相比較することができる。例えば、電圧制御水晶発振器５
１の周波数を１０ＭＨｚ、分周器５４及び分周器６０のプリスケーラをそれぞれ１／１６
、１／６４とすると、位相比較周波数は０．６２５ＭＨｚとなり、その位相比較時の差分
を所定ループ定数で直流電圧に変換するローパスフィルタ５５を組み合せることにより電
圧制御発振器５６は電圧制御水晶発振器５１の周波数安定度と同等となる。即ち、電圧制
御発振器５６の出力周波数も光マイクロ波共鳴部の周波数安定度と同等となり高安定なル
ビジウム原子発振器を構成できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−２５７１１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の従来技術は、光マイクロ波共鳴部へ供給するマイクロ波を電圧制御発振器
の出力とシンセサイザーからの信号とを混合することによって得られる構成をとることに
より、マイクロ波を発生させるための逓倍用ダイオード及び整合器が不要となり、調整箇
所を大幅に減少させることができるため、安価なルビジウム原子発振器を提供できる。又
、逓倍用ダイオードを用いないことにより、消費電力に対する信号の効率を大幅に改善で
き、低消費電力化できる効果がある。しかし、電圧制御発振器５６の出力周波数が、電圧
制御水晶発振器５１の出力周波数の整数倍でしか設定できない構成であるため、原子共鳴
周波数を得るためにシンセサイザー５７と混合器５９が必要となり、依然として回路構成
が複雑となるといった問題がある。
本発明は、かかる課題に鑑みてなされたものであり、ＰＬＬ回路にフラクショナル分周
器を用いることにより、ＰＬＬ回路の回路構成を単純化することが可能となり、調整箇所
の削減と低消費電力化を実現した原子発振器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の
形態又は適用例として実現することが可能である。
【０００６】
［適用例１］原子共鳴周波数と入力されたマイクロ波の周波数との差を周波数誤差信号
として出力する原子共鳴器と、該原子共鳴周波数に同期した周波数の信号を出力する電圧
制御型圧電発振器と、前記周波数誤差信号に応じた制御信号を生成し、前記電圧制御型圧
電発振器の出力信号の周波数を制御する周波数制御器と、前記電圧制御型圧電発振器の出
力信号を基準信号として、ループ内の発振器からの出力信号との位相差が一定になるよう
、ループ内発振器にフィードバック制御をかけて発振をさせるＰＬＬ回路と、を備えた原
子発振器であって、前記ＰＬＬ回路は、前記電圧制御型圧電発振器の出力周波数を１／Ｒ
に分周する１／Ｒ分周器と、前記電圧制御型圧電発振器の出力信号の周波数に同期した周
波数の前記マイクロ波を生成する電圧制御発振器と、該電圧制御発振器から出力されるマ
イクロ波の周波数を分周する１／Ｍプリスケーラと、該１／Ｍプリスケーラの出力周波数
をＫ／Ｌに分周するＫ／Ｌ分周器と、前記１／Ｒ分周器の出力とＫ／Ｌ分周器の出力との
位相差を出力する位相比較器と、該位相比較器の出力に基づいて直流分を取り出すＬＰＦ
と、を備え、前記Ｋ／Ｌ分周器は、前記１／Ｒ分周器の出力をＦｐｄ、前記１／Ｍプリス
ケーラの出力をＦｐｏとすると、前記Ｋ／Ｌ分周器の分周比Ｋ／ＬをＦｐｏ／Ｆｐｄによ
り決定することを特徴とする。
【０００７】
ＰＬＬ回路は、１／Ｒ分周器とＫ／Ｌ分周器により、ＶＣＯのマイクロ波周波数が、Ｖ
ＣＸＯ周波数の整数倍でなくても位相同期が可能な構成になっていることが必要である。
即ち、原子共鳴器の周波数とＶＣＸＯの周波数は、整数で割り切れるとは限らず、端数が
必ず発生する。従って、整数部分と少数部分に分かれるため、分周比Ｋ／Ｌを決定してそ
の分周比で分周することが必要がある。これにより、原子共鳴周波数を得るためにシンセ
サイザーが不要となり、調整箇所の削減と低消費電力化が可能となる。
【０００８】
［適用例２］前記Ｋ／Ｌ分周器がフラクショナル分周器により構成されていることを特
徴とする。
【０００９】
フラクショナルＰＬＬ回路は、ＰＬＬ回路の負帰還ループ中の分周器の分周比Ｎが整数
だけでなく分数（小数）を含む有理数である。このフラクショナルＮ分周によって、与え
られたチャンネルスペーシングに対する広いループ帯域は高速・セットリングタイムを可
能とし、電圧制御発振器に要求される位相ノイズ要求を低くすることができる。
【００１０】
［適用例３］前記ＰＬＬ回路をモジュール化したことを特徴とする。
【００１１】
ＰＬＬ部分をモジュール化することで、筐体や構造を変えずに、簡単にルビジウム・セ
シウム等の原子共鳴周波数に対応することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係る原子発振器の構成を示すブロック図である。
【図２】本発明の第２の実施形態に係る原子発振器の構成を示すブロック図である。
【図３】図１の回路構成に基づいて計算した結果を一覧にした図であり、（ａ）はＭ＝１の場合の計算結果を示し、（ｂ）はＭ＝１０の場合の計算結果を示す図である。
【図４】特許文献１に開示されている従来のルビジウム原子発振器の構成を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記
載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限
り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
【００１４】
図１は本発明の第１の実施形態に係る原子発振器の構成を示すブロック図である。この
原子発振器４０は、原子共鳴周波数と入力されたマイクロ波周波数との差を周波数誤差信
号として出力する原子共鳴器１と、原子共鳴周波数に同期した周波数の信号を出力する電
圧制御型圧電発振器（以下、ＶＣＸＯと呼ぶ）２と、周波数誤差信号に応じた制御信号を
生成し、ＶＣＸＯ２を制御する周波数制御器３と、前記電圧制御型圧電発振器の出力信号
を基準信号として、ループ内の発振器からの出力との位相差が一定になるよう、ループ内
発振器にフィードバック制御をかけて発振をさせるＰＬＬ回路４と、を備えた原子発振器
４０であって、ＰＬＬ回路４は、ＶＣＸＯ２の出力周波数を１／Ｒに分周する１／Ｒ分周
器５と、ＶＣＸＯ２に同期したマイクロ波周波数を生成する電圧制御発振器（以下、ＶＣ
Ｏと呼ぶ）６と、ＶＣＯ６から出力されるマイクロ波周波数を分周する１／Ｍプリスケー
ラ７と、１／Ｍプリスケーラ７の出力周波数をＫ／Ｌに分周するＫ／Ｌ分周器８と、１／
Ｒ分周器５の出力とＫ／Ｌ分周器８の出力との位相差を出力する位相比較器９と、位相比
較器９の出力に基づいて直流分を取り出すＬＰＦ１０と、を備えて構成されている。
【００１５】
そして、Ｋ／Ｌ分周器８は、１／Ｒ分周器５の出力周波数をＦｐｄ、１／Ｍプリスケー
ラの出力周波数をＦｐｏとすると、Ｋ／Ｌ分周器８の分周比Ｋ／ＬをＦｐｏ／Ｆｐｄによ
り決定する。
即ち、ＰＬＬ回路４は、１／Ｒ分周器５とＫ／Ｌ分周器８により、ＶＣＯ６のマイクロ
波周波数が、ＶＣＸＯ２の周波数の整数倍でなくても位相同期が可能な構成になっている
ことが必要である。つまり、原子共鳴器１の周波数とＶＣＸＯ２の周波数は、整数で割り
切れるとは限らず、端数が必ず発生する。従って、整数部分と少数部分に分かれるため、
分周比Ｋ／Ｌを決定してその分周比で分周することが必要である。これにより、原子共鳴
周波数を得るためにシンセサイザーが不要となり、調整箇所の削減と低消費電力化が可能
となる。
【００１６】
また、Ｋ／Ｌ分周器８がフラクショナル分周器により構成されている。フラクショナル
ＰＬＬ回路は、ＰＬＬ回路の負帰還ループ中の分周器の分周比Ｎが整数だけでなく分数（
小数）を含む有理数である。このフラクショナルＮ分周によって、与えられたチャンネル
スペーシングに対する広いループ帯域は高速・セットリングタイムを可能とし、電圧制御
発振器に要求される位相ノイズ要求を低くすることができる。
また、ＰＬＬ回路４をモジュール化することで、筐体や構造を変えずに、簡単にルビジ
ウム・セシウム等の原子共鳴周波数に対応することができる。
【００１７】
次にフラクショナルＰＬＬの計算例について説明する。
ここで、位相比較周波数をＦＰＤ＝ＲＥＦＩＮ／Ｒ、ＶＣＯ出力周波数をＦＬＯ、プリ
スケーラ出力周波数をＦＰＯ＝ＦＬＯ／Ｍとすると、このための分周比はＤＩＶ＝Ｋ／Ｌ
＝ＦＰＯ／ＦＰＤとなる。
フラクショナルＰＬＬでは、ＤＩＶが整数でないのが特徴である。ＤＩＶの整数部分を
ＩＮＴとすると、小数部分はＦＲＡＣ＝ＦＰＯ／ＦＰＤ−ＩＮＴとなる。
分周比ＤＩＶは、ＩＮＴとＩＮＴ＋１の間の値である。
そこで、整数分周器の分周比をＩＮＴとＩＮＴ＋１の間で適切な設定にて切替を行うこ
とにより、平均した分周比がＤＩＶに等しくなるようにすればよい。
今、分周比ＩＮＴの回数をＴ１、分周比Ｔ２の回数をＴ２とすると、その平均分周比が
ＤＩＶに等しいので、
｛ＩＮＴ・Ｔ１＋（ＩＮＴ＋１）・Ｔ２｝／（Ｔ１＋Ｔ２）＝ＦＰＯ／ＦＰＤ
これを変形すると、
Ｔ２／Ｔ１＝（ＦＰＯ／ＦＰＤ−ＩＮＴ）／｛１−（ＦＰＯ／ＦＰＤ−ＩＮＴ）＝ＦＲ
ＡＣ／（１−ＦＲＡＣ）
となり、Ｔ１とＴ２の比が求まるので、最も小さい整数比をＴ１とＴ２とすればよい。
【００１８】
図２は本発明の第２の実施形態に係る原子発振器の構成を示すブロック図である。
図２が図１と異なる点は、図１の１／Ｒ分周器５とＫ／Ｌ分周器８の配置を入れ替えた
点である。位相比較器９は１／Ｒ分周器５とＫ／Ｌ分周器８との位相を比較して、その差
分又は加算分を生成するので、基本的にはどちらに配置されても構わない。
図３は図１の回路構成に基づいて計算した結果を一覧にした図である。図３（ａ）はＭ
＝１の場合の計算結果を示し、図３（ｂ）はＭ＝１０の場合の計算結果を示す図である。
【符号の説明】
【００１９】
１ 原子共鳴器、２ ＶＣＸＯ、３ 周波数制御器、４ ＰＬＬ回路、５ １／Ｒ分周器
、６ ＶＣＯ、７ １／Ｍプリスケーラ、８ Ｋ／Ｌ分周器、９ 位相比較器、１０ Ｌ
ＰＦ、４０ 原子発振器
【特許請求の範囲】
【請求項１】
原子共鳴周波数と入力されたマイクロ波の周波数との差を周波数誤差信号として出力す
る原子共鳴器と、該原子共鳴周波数に同期した周波数の信号を出力する電圧制御型圧電発
振器と、前記周波数誤差信号に応じた制御信号を生成し、前記電圧制御型圧電発振器の出
力信号の周波数を制御する周波数制御器と、前記電圧制御型圧電発振器の出力信号を基準
信号として、ループ内の発振器からの出力信号との位相差が一定になるよう、ループ内発
振器にフィードバック制御をかけて発振をさせるＰＬＬ回路と、を備えた原子発振器であ
って、
前記ＰＬＬ回路は、前記電圧制御型圧電発振器の出力周波数を１／Ｒに分周する１／Ｒ
分周器と、
前記電圧制御型圧電発振器の出力信号の周波数に同期した周波数の前記マイクロ波を生
成する電圧制御発振器と、
該電圧制御発振器から出力されるマイクロ波の周波数を分周する１／Ｍプリスケーラと
、
該１／Ｍプリスケーラの出力周波数をＫ／Ｌに分周するＫ／Ｌ分周器と、
前記１／Ｒ分周器の出力とＫ／Ｌ分周器の出力との位相差を出力する位相比較器と、
該位相比較器の出力に基づいて直流分を取り出すＬＰＦと、を備え、
前記Ｋ／Ｌ分周器は、前記１／Ｒ分周器の出力をＦｐｄ、前記１／Ｍプリスケーラの出
力をＦｐｏとすると、前記Ｋ／Ｌ分周器の分周比Ｋ／ＬをＦｐｏ／Ｆｐｄにより決定する
ことを特徴とする原子発振器。
【請求項２】
前記Ｋ／Ｌ分周器がフラクショナル分周器により構成されていることを特徴とする請求
項１に記載の原子発振器。
【請求項３】
前記ＰＬＬ回路をモジュール化したことを特徴とする請求項１又は２に記載の原子発振
器。
【請求項１】
原子共鳴周波数と入力されたマイクロ波の周波数との差を周波数誤差信号として出力す
る原子共鳴器と、該原子共鳴周波数に同期した周波数の信号を出力する電圧制御型圧電発
振器と、前記周波数誤差信号に応じた制御信号を生成し、前記電圧制御型圧電発振器の出
力信号の周波数を制御する周波数制御器と、前記電圧制御型圧電発振器の出力信号を基準
信号として、ループ内の発振器からの出力信号との位相差が一定になるよう、ループ内発
振器にフィードバック制御をかけて発振をさせるＰＬＬ回路と、を備えた原子発振器であ
って、
前記ＰＬＬ回路は、前記電圧制御型圧電発振器の出力周波数を１／Ｒに分周する１／Ｒ
分周器と、
前記電圧制御型圧電発振器の出力信号の周波数に同期した周波数の前記マイクロ波を生
成する電圧制御発振器と、
該電圧制御発振器から出力されるマイクロ波の周波数を分周する１／Ｍプリスケーラと
、
該１／Ｍプリスケーラの出力周波数をＫ／Ｌに分周するＫ／Ｌ分周器と、
前記１／Ｒ分周器の出力とＫ／Ｌ分周器の出力との位相差を出力する位相比較器と、
該位相比較器の出力に基づいて直流分を取り出すＬＰＦと、を備え、
前記Ｋ／Ｌ分周器は、前記１／Ｒ分周器の出力をＦｐｄ、前記１／Ｍプリスケーラの出
力をＦｐｏとすると、前記Ｋ／Ｌ分周器の分周比Ｋ／ＬをＦｐｏ／Ｆｐｄにより決定する
ことを特徴とする原子発振器。
【請求項２】
前記Ｋ／Ｌ分周器がフラクショナル分周器により構成されていることを特徴とする請求
項１に記載の原子発振器。
【請求項３】
前記ＰＬＬ回路をモジュール化したことを特徴とする請求項１又は２に記載の原子発振
器。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−２４４１２０（Ｐ２０１１−２４４１２０Ａ）
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願番号】特願２０１０−１１２８８１（Ｐ２０１０−１１２８８１）
【出願日】平成２２年５月１７日（２０１０．５．１７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願日】平成２２年５月１７日（２０１０．５．１７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]